JPH11298007A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11298007A
JPH11298007A JP11427198A JP11427198A JPH11298007A JP H11298007 A JPH11298007 A JP H11298007A JP 11427198 A JP11427198 A JP 11427198A JP 11427198 A JP11427198 A JP 11427198A JP H11298007 A JPH11298007 A JP H11298007A
Authority
JP
Japan
Prior art keywords
material layer
aluminum
layer
film
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11427198A
Other languages
Japanese (ja)
Other versions
JP4190612B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP11427198A priority Critical patent/JP4190612B2/en
Publication of JPH11298007A publication Critical patent/JPH11298007A/en
Application granted granted Critical
Publication of JP4190612B2 publication Critical patent/JP4190612B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and a method of manufacturing thereof, in which device failures due to contact failure is reduced by electrically connecting a first material layer and a second material layer at a contact hole, and featuring a second material layer in the contact hole with comparatively higher density of group 12-15 elements as compared to other parts. SOLUTION: A first interlayer isolation film 114 is formed on an aluminum gate electrode 108 of a first materials layer, and an opening 301 is formed on it. A thin-metal film 215 is formed covering the opening 301 and the first interlayer isolation film 114. Next, a solution containing group 12-15 elements such as germanium is applied to the thin metallic film 215 to form a layer containing germanium. An alloyed material layer 220, formed by a film containing aluminum and the second material layer containing germanium, is formed by fluidizing the film containing germanium and the thin metallic film 215 at a temperature treatment. The alloyed material layer 220 assured the connection between the gate electrode 108 and the thin metal film 215.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本明細書で開示する発明は、
アルミニウムまたはアルミニウムを主成分とする電極や
配線を有する半導体装置およびその作製方法に関する。
TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a semiconductor device having aluminum or an electrode or a wiring containing aluminum as a main component and a manufacturing method thereof.

【0002】なお、本明細書中では半導体特性を利用し
て機能しうる装置全てを半導体装置と呼ぶ。従って、上
記特許請求の範囲に記載された半導体装置は、TFT等
の単体素子だけでなく、TFTで構成した半導体回路や
電気光学装置およびそれらを部品として搭載した電気機
器をも包含する。
[0002] In this specification, all devices that can function by utilizing semiconductor characteristics are called semiconductor devices. Therefore, the semiconductor device described in the claims includes not only a single element such as a TFT, but also a semiconductor circuit and an electro-optical device including a TFT, and an electric device having the components as components.

【0003】[0003]

【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ(以下TFTと称する)を作製する技術が急速に
発達している。その理由は、アクティブマトリクス型液
晶表示装置の需要が高まったことにある。
2. Description of the Related Art Recently, a technique for manufacturing a thin film transistor (hereinafter referred to as a TFT) on an inexpensive glass substrate has been rapidly developed. The reason is that the demand for the active matrix type liquid crystal display device has increased.

【0004】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数百万個もの画素それぞれに
TFT(画素TFTと称する)を配置し、各画素電極に
出入りする電荷をTFTのスイッチング機能により制御
するものである。
An active matrix type liquid crystal display device is
TFTs (referred to as pixel TFTs) are arranged in each of millions of pixels arranged in a matrix, and electric charges entering and exiting each pixel electrode are controlled by a switching function of the TFTs.

【0005】また、この画素TFTを駆動するためのT
FT(便宜上回路TFTと称する)を周辺駆動回路に組
み込み、画素TFTが配置された表示用画素部と、回路
TFTが配置された駆動回路部とを同一基板上に形成し
た集積化回路が考えられている。
[0005] In addition, T for driving the pixel TFT is used.
An integrated circuit in which an FT (referred to as a circuit TFT for convenience) is incorporated in a peripheral driving circuit, and a display pixel portion in which a pixel TFT is arranged and a driving circuit portion in which a circuit TFT is arranged is formed on the same substrate is considered. ing.

【0006】即ち、このような集積化回路には、数百万
個もの画素TFTと数百個以上の回路TFTから形成さ
れている。このような構成においては、当然のことなが
ら生産歩留りの低さが問題となる。
That is, such an integrated circuit is formed from millions of pixel TFTs and hundreds or more circuit TFTs. In such a configuration, of course, low production yield poses a problem.

【0007】例えば、一個の画素TFTが動作しなけれ
ば、それに接続された画素電極は表示素子としての機能
を失うことになる。これは、いわゆる点欠陥の原因とな
る。例えば、ノーマリブラックの液晶表示装置であれ
ば、白色表示した時に点欠陥が黒点として表示され、外
観を非常に害してしまう。
For example, if one pixel TFT does not operate, the pixel electrode connected thereto loses its function as a display element. This causes a so-called point defect. For example, in the case of a normally black liquid crystal display device, a point defect is displayed as a black point when white is displayed, which greatly impairs the appearance.

【0008】また、回路TFTが動作しなければ、その
回路TFTから駆動電圧を印加される画素TFT全てが
スイッチング素子として機能しなくなる。これは、いわ
ゆる線欠陥の原因となり、液晶表示装置として致命的な
障害となる。
If the circuit TFT does not operate, all the pixel TFTs to which the drive voltage is applied from the circuit TFT do not function as switching elements. This causes a so-called line defect, which is a fatal obstacle for the liquid crystal display device.

【0009】従って、アクティブマトリクス型液晶表示
装置は、数百万個ものTFTが長期的に正常、かつ、安
定した動作を維持しうるものでなくてはならない。しか
しながら、点欠陥や線欠陥を完全に排除するのは極めて
困難であるのが現状である。
Therefore, in the active matrix type liquid crystal display device, it is necessary that millions of TFTs can maintain normal and stable operation for a long time. However, at present, it is extremely difficult to completely eliminate point defects and line defects.

【0010】上記の点欠陥や線欠陥は、TFTの動作不
要に主に起因するものである。TFTの動作不良の主な
原因の1つに、コンタクト不良が挙げられる。
The above-mentioned point defects and line defects are mainly caused by unnecessary operation of the TFT. One of the main causes of TFT malfunction is contact failure.

【0011】コンタクト不良とは、配線電極とTFTの
活性層(薄膜半導体層で構成される)やゲート電極との
電気的な接続箇所(以後、コンタクトと呼ぶ)が、接続
不良を起こした時に生ずる動作不良のことである。特
に、プレーナー型TFTでは、配線電極とTFTとは細
い開孔(コンタクトホール)を介して電気的に接続され
るため、コンタクト不良は重大な問題となっている。
A contact failure occurs when an electrical connection (hereinafter referred to as a contact) between a wiring electrode and an active layer (formed of a thin film semiconductor layer) or a gate electrode of a TFT causes a connection failure. It is a malfunction. In particular, in the planar type TFT, since the wiring electrode and the TFT are electrically connected through a thin hole (contact hole), defective contact is a serious problem.

【0012】コンタクト不良は半導体素子特性の早期劣
化の主原因であり、大電流が流れる場合や高温動作にお
いて特に劣化が加速される。従って、コンタクトの信頼
性が半導体素子の信頼性を決めるとまで言われている。
[0012] Contact failure is a main cause of early deterioration of semiconductor element characteristics, and the deterioration is particularly accelerated when a large current flows or in high-temperature operation. Therefore, it is said that the reliability of the contact determines the reliability of the semiconductor element.

【0013】一般的に、アクティブマトリクス型液晶表
示装置における画素表示領域の場合、ゲート電極はその
まま画素表示領域外へ引き出されるため、TFTの活性
層とのコンタクトしか存在しない。
Generally, in the case of a pixel display region in an active matrix type liquid crystal display device, the gate electrode is drawn out of the pixel display region as it is, so that there is only a contact with the active layer of the TFT.

【0014】また、周辺駆動回路の場合は、数十万〜数
百万個のコンタクトが存在する。特にゲート電極のコン
タクトがあること、大電流動作に伴う温度上昇があるこ
とは、コンタクトに対して画素表示領域以上の信頼性が
要求されることを意味する。
In the case of a peripheral drive circuit, there are several hundred thousand to several million contacts. In particular, the presence of the contact of the gate electrode and the rise in temperature due to the large current operation mean that the contact is required to have reliability higher than that of the pixel display region.

【0015】コンタクト不良の原因は、大別して3つを
挙げられる。その1つとしては、配線電極を形成する導
電性膜と、TFTのソース/ドレインを形成する半導体
膜とが、オーミック接合により接触していないことが挙
げられる。
There are roughly three causes of contact failure. One of the reasons is that the conductive film forming the wiring electrode and the semiconductor film forming the source / drain of the TFT are not in contact with each other through ohmic junction.

【0016】これは、接合面に絶縁性の被膜、例えば金
属酸化物等が形成されたりすることによる。また、半導
体膜表面近傍の状態(不純物濃度、欠陥準位密度、清浄
度等)が、コンタクトの性能を大きく左右する。
This is because an insulating film such as a metal oxide is formed on the joint surface. The state near the semiconductor film surface (impurity concentration, defect state density, cleanliness, etc.) greatly affects the performance of the contact.

【0017】第2の原因としては、配線電極を形成する
導電性膜のカバレッジが悪く、コンタクトホール内で断
線していることが挙げられる。この場合、配線電極の成
膜方法や成膜条件によって改善を図る必要がある。
The second cause is that the coverage of the conductive film forming the wiring electrode is poor and the wire is disconnected in the contact hole. In this case, it is necessary to improve by the film forming method and the film forming condition of the wiring electrode.

【0018】また、第3の原因としては、コンタクトホ
ールの断面形状等に起因する配線電極の断線が挙げられ
る。コンタクトホールの断面形状は、コンタクト部に覆
われた絶縁物(SiN、SiO2 等)のエッチング条件
に強く依存する。
A third cause is a disconnection of a wiring electrode caused by a cross-sectional shape of a contact hole or the like. Cross-sectional shape of the contact hole is strongly dependent on the etching conditions of the insulator covered by the contact portion (SiN, SiO 2, etc.).

【0019】特に、オーバーエッチングにより形成され
るえぐれやブローホール(巣)はカバレッジを著しく悪
化させるため重大な問題となっている。その例として、
ゲート電極にえぐれが形成される様子を図8を用いて説
明する。
In particular, scouring and blowholes (nests) formed by over-etching are serious problems because coverage is significantly deteriorated. As an example,
The formation of scouring in the gate electrode will be described with reference to FIG.

【0020】図8に示されるのは、プレーナ型薄膜トラ
ンジスタのゲート電極と配線を接続させるためのコンタ
クトホール部分の拡大図である。
FIG. 8 is an enlarged view of a contact hole portion for connecting a gate electrode of a planar type thin film transistor and a wiring.

【0021】図8(A)において、1101は陽極酸化
可能な材料からなる金属材料、ここではAl(アルミニ
ウム)を主成分とする材料からなるゲート電極である。
なお、ゲート電極1101の下はゲート絶縁膜や半導体
層等が存在するが図の簡略化のため省略する。
In FIG. 8A, reference numeral 1101 denotes a gate electrode made of a metal material made of a material capable of being anodized, in this case, a material mainly containing Al (aluminum).
Note that a gate insulating film, a semiconductor layer, and the like are present below the gate electrode 1101, but are omitted for simplification of the drawing.

【0022】1102はゲート電極1101を電解溶液
中で陽極酸化することによって形成される陽極酸化膜
(Al23 を主成分とする)である。この陽極酸化膜
1102は非常に緻密で強固な膜であり、加熱処理工程
において加えられる熱からゲート電極1101を保護し
て、ヒロックやウィスカーの発生を抑制する役割をはた
す。
Reference numeral 1102 denotes an anodized film (mainly composed of Al 2 O 3 ) formed by anodizing the gate electrode 1101 in an electrolytic solution. The anodic oxide film 1102 is a very dense and strong film, and serves to protect the gate electrode 1101 from heat applied in the heat treatment step and to suppress generation of hillocks and whiskers.

【0023】ヒロックやウィスカーは、アルミニウムの
異常成長に起因する針状あるいは刺状の突起物のことで
ある。
Hillocks and whiskers are needle-like or barbed projections resulting from abnormal growth of aluminum.

【0024】さらにゲート電極1102の上には、11
03で示される層間絶縁膜が成膜されている。この層間
絶縁膜1103としては、酸化珪素膜、窒化珪素膜、酸
化窒化珪素膜などを用いることができる。
Further, on the gate electrode 1102, 11
An interlayer insulating film indicated by 03 is formed. As the interlayer insulating film 1103, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like can be used.

【0025】そして、図8(A)に示すように層間絶縁
膜1103をウェットエッチング法もしくはドライエッ
チング法によってエッチングして、コンタクトホール1
104を形成する。
Then, as shown in FIG. 8A, the interlayer insulating film 1103 is etched by a wet etching method or a dry etching method to form the contact hole 1.
104 is formed.

【0026】このコンタクトホール1104を形成する
ためには、まず珪化膜である層間絶縁膜103をエッチ
ングし、次いで、陽極酸化膜1102をエッチングしな
ければならない。
In order to form the contact hole 1104, the interlayer insulating film 103, which is a silicide film, must be etched first, and then the anodic oxide film 1102 must be etched.

【0027】しかし、陽極酸化膜1102は非常に緻密
で強固な膜であるためエッチングに時間を要してしま
う。そのため、等方性エッチングの際には横方向にもか
なりエッチングが進行し、図8(B)に示されるような
えぐれ部分1105が形成されてしまう。
However, since the anodic oxide film 1102 is a very dense and strong film, it takes time for etching. Therefore, when the isotropic etching is performed, the etching proceeds considerably in the lateral direction, and a scoured portion 1105 as shown in FIG. 8B is formed.

【0028】この状態で配線電極1106を形成した時
の様子を図8(C)に示す。このような場合、図8
(C)に示すように、えぐれ部分1105は配線電極1
106で被覆することができず、断線を引き起こす原因
となる。このような状態は往々にしてコンタクト不良の
要因となる。
FIG. 8C shows a state where the wiring electrode 1106 is formed in this state. In such a case, FIG.
As shown in (C), the scorched portion 1105 is the wiring electrode 1
It cannot be covered with 106, which causes disconnection. Such a condition often causes a contact failure.

【0029】また、陽極酸化膜のエッチング終了時のオ
ーバーエッチングが長いとゲート電極1101のエッチ
ングが少しずつ進行してしまい、ブローホールが形成さ
れる場合もある。この場合もコンタクト不良の要因とな
る。
If the over-etching at the end of the etching of the anodic oxide film is long, the etching of the gate electrode 1101 progresses little by little, and a blow hole may be formed. This case also causes a contact failure.

【0030】上記問題を避けるには、電極材料として他
の金属材料やシリサイド材料等を用いればよいが、低抵
抗性を有するというアルミニウムの特質を考えると、一
概に、このような対策が得策とはいえない。
In order to avoid the above problem, another metal material or a silicide material may be used as an electrode material. However, considering the characteristic of aluminum having a low resistance, such a measure is generally considered to be an effective measure. I can't say.

【0031】[0031]

【発明が解決しようとする課題】本明細書で開示する発
明は、上記問題を解決してコンタクト不良による半導体
装置の動作不良を低減することを課題とする。
SUMMARY OF THE INVENTION It is an object of the invention disclosed in this specification to solve the above-mentioned problems and to reduce the operation failure of a semiconductor device due to a contact failure.

【0032】特に電極としてアルミニウムまたはアルミ
ニウムを主成分とする材料を用いた場合に、コンタクト
不良を排除する技術を提供することを課題とする。
It is an object of the present invention to provide a technique for eliminating a contact failure particularly when aluminum or a material mainly containing aluminum is used as an electrode.

【0033】そして、コンタクトの信頼性を改善するこ
とで、半導体装置を用いたデバイスや液晶表示装置の長
期信頼性を改善することを課題とする。また、液晶表示
装置の点欠陥や線欠陥を排除して、製造工程の歩留りの
向上を課題とする。
Another object of the present invention is to improve the long-term reliability of a device using a semiconductor device or a liquid crystal display by improving the reliability of a contact. Another object is to eliminate a point defect or a line defect of a liquid crystal display device and to improve the yield of a manufacturing process.

【0034】[0034]

【課題を解決するための手段】上記の課題を解決するた
めの本明細書で開示する半導体装置の構成の1つは、ア
ルミニウムまたはアルミニウムを主成分とする第1の材
料層と、前記第1の材料層上に形成され、開孔を有する
絶縁層と、前記絶縁層上にアルミニウムまたはアルミニ
ウムを主成分とする第2の材料層とを有する半導体装置
であって、前記第1の材料層と前記第2の材料層とが、
前記開孔を通じて電気的に接続され、前記開孔に存在す
る前記第2の材料層の領域には、12〜15族に属する
元素が他の領域と比較して高濃度に存在していることを
特徴とする半導体装置である。
One of the structures of a semiconductor device disclosed in this specification for solving the above-mentioned problems is as follows: aluminum or a first material layer mainly containing aluminum; A semiconductor device comprising: an insulating layer formed on a material layer of, having an opening; and a second material layer containing aluminum or aluminum as a main component on the insulating layer, wherein the first material layer comprises The second material layer comprises:
Electrically connected through the opening, an element belonging to Group 12 to Group 15 is present in a higher concentration in a region of the second material layer existing in the opening than in other regions. A semiconductor device characterized by the following.

【0035】上記第1の材料層および上記第2の材料層
としては、アルミニウムまたはアルミニウムを主成分と
する材料(例えば、配線電極、引き出し配線等を形成す
る)が挙げられる。
As the first material layer and the second material layer, aluminum or a material containing aluminum as a main component (for example, a wiring electrode, a lead wiring, or the like is formed) can be used.

【0036】本発明において、アルミニウムを主成分と
する材料を用いる場合には、スカンジウム、シリコン、
銅等を微量に含ませ配線材料の表面におけるヒロックや
ウィスカーの発生を抑制することが好ましい。
In the present invention, when a material mainly containing aluminum is used, scandium, silicon,
It is preferable to contain a trace amount of copper or the like to suppress generation of hillocks and whiskers on the surface of the wiring material.

【0037】なお、上記第1の材料層および上記第2の
材料層は、積層構造、または、アルミニウムまたはアル
ミニウムを主成分とする材料で他の金属層(例えばチタ
ン層)を挟み込む構造(Al/Ti/Al)であっても
よい。勿論、他の金属材料として、タンタル、チタン、
タングステン等の金属を用いることが可能である。
The first material layer and the second material layer may have a laminated structure or a structure in which another metal layer (for example, a titanium layer) is sandwiched between aluminum or a material containing aluminum as a main component. Ti / Al). Of course, tantalum, titanium,
It is possible to use a metal such as tungsten.

【0038】また、半導体装置の他の構成は、半導体層
と、前記半導体層上に形成され、開孔を有する絶縁層
と、アルミニウムまたはアルミニウムを主成分とする材
料層と、を有する半導体装置であって、前記半導体層と
前記材料層とが、前記開孔を通じて電気的に接続され、
前記開孔に存在する前記材料層の領域には、12〜15
族に属する元素が他の領域と比較して高濃度に存在して
いることを特徴とする半導体装置である。
Another structure of a semiconductor device is a semiconductor device having a semiconductor layer, an insulating layer formed on the semiconductor layer and having openings, and aluminum or a material layer containing aluminum as a main component. And the semiconductor layer and the material layer are electrically connected through the opening,
In the region of the material layer present in the opening, 12-15
A semiconductor device in which an element belonging to a group exists at a higher concentration than other regions.

【0039】上記半導体層としては、導電性を有する半
導体材料(例えば、TFTのソース領域、ドレイン領域
を形成する)が挙げられる。勿論、シリサイドも導電性
を有する半導体材料に含まれる。
The semiconductor layer includes a semiconductor material having conductivity (for example, a source region and a drain region of a TFT are formed). Needless to say, silicide is also included in the semiconductor material having conductivity.

【0040】また、本発明の上記各半導体装置の作製方
法の構成の一つは、アルミニウムまたはアルミニウムを
主成分とする第1の材料層を形成する工程と前記第1の
材料層上に絶縁層を形成する工程と、前記絶縁層に開孔
を形成し、前記開孔の底部において、前記第1の材料層
を露呈させる工程と、アルミニウムまたはアルミニウム
を主成分とする第2の材料層を形成する工程と、前記第
2の材料層と接して、12〜15族に属する元素を含む
溶液を塗布し、前記元素を含む層を形成する工程と、加
熱処理を加え、前記第2の材料層を流動化させる工程
と、を有することを特徴とする半導体装置の作製方法で
ある。
One of the structures of the method for manufacturing each semiconductor device of the present invention is a step of forming aluminum or a first material layer containing aluminum as a main component, and an insulating layer formed on the first material layer. Forming a hole in the insulating layer, exposing the first material layer at the bottom of the hole, and forming a second material layer containing aluminum or aluminum as a main component. Performing a step of applying a solution containing an element belonging to Group 12 to 15 in contact with the second material layer to form a layer containing the element; and applying a heat treatment to the second material layer. And a step of fluidizing the semiconductor device.

【0041】更に、本発明の上記各半導体装置の作製方
法の他の構成は、半導体層を形成する工程と、前記半導
体層上に絶縁層を形成する工程と、前記絶縁層に開孔を
形成し、前記開孔の底部において、前記半導体層を露呈
させる工程と、アルミニウムまたはアルミニウムを主成
分とする材料層を形成する工程と、前記材料層と接し
て、12〜15族に属する元素を含む溶液を塗布し、前
記元素を含む層を形成する工程と、加熱処理を加え、前
記材料層を流動化させる工程と、を有することを特徴と
する半導体装置の作製方法である。
Further, in another configuration of the method of manufacturing each of the above semiconductor devices of the present invention, a step of forming a semiconductor layer, a step of forming an insulating layer on the semiconductor layer, and a step of forming an opening in the insulating layer And a step of exposing the semiconductor layer at the bottom of the opening, a step of forming a material layer mainly containing aluminum or aluminum, and including an element belonging to Group 12 to 15 in contact with the material layer. A method for manufacturing a semiconductor device, comprising a step of applying a solution to form a layer containing the element, and a step of performing heat treatment to fluidize the material layer.

【0042】本発明は、特にアルミニウム(Al)また
はアルミニウムを主成分とする配線材料に対して12〜
15族に属する元素を添加することで配線材料の流動化
する温度を下げ、加熱処理により前記配線材料を流動化
させて、コンタクトホールに対するカバレッジを良好な
ものとする技術(リフロー技術と呼ぶ)である。
The present invention is particularly applicable to aluminum (Al) or a wiring material containing aluminum as a main component.
A technique for lowering the fluidization temperature of the wiring material by adding an element belonging to Group 15 and fluidizing the wiring material by heat treatment to improve the coverage of the contact hole (referred to as a reflow technique). is there.

【0043】上記12〜15族に属する元素としては、
特にゲルマニウム、スズ、ガリウム、亜鉛、インジウ
ム、アンチモンから選ばれた一種または複数種類のもの
を用いる。なお、前記12〜15族(旧2B〜5B族)
に属する元素というのは、元素表のZnから始まり、B
iで終わる元素のことをいう。
The elements belonging to groups 12 to 15 include:
In particular, one or more selected from germanium, tin, gallium, zinc, indium, and antimony are used. In addition, the said 12-15 group (former 2B-5B group)
Elements start with Zn in the element table and
An element ending with i.

【0044】本発明においては、溶媒(水、アルコール
系溶媒等)を用いて、前記12〜15族に属する元素を
含む溶液を作製し、その溶液を塗布し、乾燥させること
で12〜15族に属する元素を含む層を形成することを
特徴としている。
In the present invention, a solution containing the elements belonging to Groups 12 to 15 is prepared using a solvent (such as water or an alcoholic solvent), and the solution is applied and dried to form a solution. A layer containing an element belonging to

【0045】前記12〜15族に属する元素を含む溶液
の代表的なものとしては、酸化ゲルマニウム、塩化ゲル
マニウム、臭化ゲルマニウム、硫化ゲルマニウムまたは
酢酸ゲルマニウムから選ばれた化合物の水溶液等が挙げ
られる。
Representative examples of the solution containing an element belonging to Group 12 to Group 15 include an aqueous solution of a compound selected from germanium oxide, germanium chloride, germanium bromide, germanium sulfide or germanium acetate.

【0046】また、本発明において、アルミニウムまた
はアルミニウムを主成分とする材料を用いる場合には、
配線電極に流動性をもたらす工程(リフロー工程)の温
度は、アルミニウムの耐熱性を考慮して450 ℃以下に抑
えなくてはならない。
In the present invention, when aluminum or a material containing aluminum as a main component is used,
The temperature of the step of bringing fluidity to the wiring electrode (reflow step) must be kept below 450 ° C. in consideration of the heat resistance of aluminum.

【0047】450 ℃以下の温度で配線電極に対して流動
性をもたらす元素としては、前述の12〜15族に属す
る元素、例えば、ゲルマニウム、スズ、ガリウム、亜
鉛、鉛、インジウム、アンチモン等が挙げられる。
Examples of the element which brings fluidity to the wiring electrode at a temperature of 450 ° C. or less include the above-mentioned elements belonging to Groups 12 to 15, such as germanium, tin, gallium, zinc, lead, indium, and antimony. Can be

【0048】上記の構成においては、コンタクトホール
内に形成されたゲルマニウムを主成分とする溶液層およ
びアルミニウムを主成分とする薄膜でなる積層膜を、加
熱処理を施すことで化合させて、いわゆる合金層を形成
する。勿論、この合金層は450 ℃以下の温度のリフロー
工程により容易に流動性を示す。この時の合金層中のゲ
ルマニウム元素の濃度は、共晶点が存在するゲルマニウ
ムの含有率が30原子%であることを考えると、20〜40
原子%の濃度であることが望ましい。
In the above structure, a so-called alloy is formed by subjecting a solution layer mainly composed of germanium formed in the contact hole and a laminated film composed of a thin film mainly composed of aluminum to heat treatment. Form a layer. Of course, this alloy layer easily shows fluidity by a reflow process at a temperature of 450 ° C. or less. At this time, the concentration of the germanium element in the alloy layer is 20 to 40, considering that the content of germanium having an eutectic point is 30 atomic%.
It is desirable to have a concentration of atomic%.

【0049】そして、リフロー工程で用いる加熱手段は
電熱炉で加熱する手段、紫外光、赤外光等の強光を照射
する手段のいずれによっても良い。例えば、強光を利用
する加熱手段としてはRTA(ラピッド・サーマル・ア
ニール)と呼ばれる技術が知られている。
The heating means used in the reflow step may be any of means for heating with an electric furnace or means for irradiating strong light such as ultraviolet light or infrared light. For example, a technique called RTA (rapid thermal annealing) is known as a heating means using strong light.

【0050】なお、本明細書では、プレーナ型TFTの
作製方法について説明するが、本発明はTFT構造に拘
らず実施できる。即ち、TFT構造は図1、図2に示す
構造に限定されるものではなく、例えば逆スタガ型TF
Tやシリサイド構造を有するような構造であっても実施
者の必要に応じて本発明を適用することは容易である。
In this specification, a method for manufacturing a planar type TFT will be described. However, the present invention can be implemented regardless of the TFT structure. That is, the TFT structure is not limited to the structure shown in FIGS.
The present invention can be easily applied to a structure having a T or silicide structure as required by a practitioner.

【0051】[0051]

【発明の実施の形態】例えば、図2に示すような構成に
おいて、アルミニウムでなるゲート電極108に対し
て、アルミニウムでなる配線217をコンタクトさせる
場合、図2(A)に示すように、まず、絶縁膜を選択的
にエッチングし、ゲートコンタクトホールを形成する。
その後、図2(B)に示すように、アルミニウム膜21
5を形成し、その上にゲルマニウムを含む溶液を塗布
し、乾燥させてゲルマニウム層200を形成する。そし
て、加熱処理(リフロー工程)を行う。
DESCRIPTION OF THE PREFERRED EMBODIMENTS For example, in the structure shown in FIG. 2, when a wiring 217 made of aluminum is brought into contact with a gate electrode 108 made of aluminum, first, as shown in FIG. The insulating film is selectively etched to form a gate contact hole.
After that, as shown in FIG.
5 is formed, and a solution containing germanium is applied thereon and dried to form a germanium layer 200. Then, a heat treatment (reflow step) is performed.

【0052】上記リフロー工程によって、図2(C)に
示すように、アルミニウムとゲルマニウムとでなる混合
層220が形成される。この混合層220を形成するこ
とで、アルミニウムでなる配線の断線部(えぐれ部分
等)が埋められて良好なコンタクトが形成される。
By the above reflow process, as shown in FIG. 2C, a mixed layer 220 of aluminum and germanium is formed. By forming the mixed layer 220, a broken portion (a scorched portion or the like) of a wiring made of aluminum is filled and a good contact is formed.

【0053】[0053]

【実施例】〔実施例1〕本実施例は、薄膜トラジスタの
作製工程に関するものであり、配線電極としてアルミニ
ウムを主成分とする金属材料を用いてリフロー工程を施
す例を示す。本実施例における薄膜トランジスタ(TF
T)の作製工程例を図1、図2に示す。
[Embodiment 1] This embodiment relates to a manufacturing process of a thin film transistor, and shows an example in which a reflow process is performed using a metal material containing aluminum as a main component as a wiring electrode. The thin film transistor (TF
FIGS. 1 and 2 show examples of the manufacturing process of T).

【0054】まず、図1(A)に示すように、絶縁表面
を有したガラス基板101を用意して、下地膜となる酸
化窒化珪素(SiOx y で示される)102を200nm
の厚さに成膜した。
First, as shown in FIG. 1A, a glass substrate 101 having an insulating surface is prepared, and silicon oxynitride (indicated by SiO x N y ) 102 serving as a base film is formed to a thickness of 200 nm.
Was formed to a thickness of

【0055】基板としては、ガラス基板の他に石英基
板、結晶化ガラス、セラミックス基板、シリコン基板な
どの耐熱性の高い材料を用いることができる。また多層
構造を有する集積回路において、適当な絶縁膜を基体と
して用いることもできる。また、基板には必要に応じて
下地膜を形成すると良い。なお、下地膜としては、酸化
珪素膜や窒化珪素膜を用いることができる。
As the substrate, a material having high heat resistance, such as a quartz substrate, a crystallized glass, a ceramic substrate, a silicon substrate, etc. can be used in addition to a glass substrate. In an integrated circuit having a multilayer structure, a suitable insulating film can be used as a base. A base film may be formed on the substrate as needed. Note that a silicon oxide film or a silicon nitride film can be used as the base film.

【0056】その上に、図示しない50nmの厚さの非晶
質珪素膜をプラズマCVD法や減圧熱CVD法により形
成し、適当な結晶化方法により結晶化させた。この結晶
化は加熱によるものでも、レーザー光の照射によるもの
でもよい。また、結晶化の際に結晶化を助長する元素
(例えばNi)を添加する方法(代表的には、特願平8
−335152号)でもよい。加えて、結晶化の際にゲ
ルマニウムを添加する方法でもよい。
An amorphous silicon film (not shown) having a thickness of 50 nm was formed thereon by a plasma CVD method or a low pressure thermal CVD method, and crystallized by an appropriate crystallization method. This crystallization may be caused by heating or irradiation of laser light. In addition, a method of adding an element (for example, Ni) that promotes crystallization during crystallization (typically, Japanese Patent Application No. 8-214,197).
-335152). In addition, a method of adding germanium during crystallization may be used.

【0057】次に、前記非晶質珪素膜を結晶化して得ら
れた結晶性珪素膜をパターニングして、活性層を構成す
る島状の半導体層103を形成した。
Next, the crystalline silicon film obtained by crystallizing the amorphous silicon film was patterned to form an island-shaped semiconductor layer 103 constituting an active layer.

【0058】その上に、後にゲート絶縁膜として機能す
る酸化珪素膜104を150nm の厚さに形成した。この酸
化珪素膜104の形成方法は、プラズマCVD法や減圧
熱CVD法によれば良い。なお、他にも酸化窒化珪素
膜、窒化珪素膜を用いることができる。さらにこれらを
組み合わせて積層構造としてもよい。
On top of this, a silicon oxide film 104 which later functions as a gate insulating film was formed to a thickness of 150 nm. The silicon oxide film 104 may be formed by a plasma CVD method or a low pressure thermal CVD method. Note that a silicon oxynitride film or a silicon nitride film can also be used. Further, these may be combined to form a laminated structure.

【0059】次に、アルミニウムまたはアルミニウムを
主成分とする材料からなる金属薄膜105を400nm の厚
さに形成した。このアルミニウム膜105は、後にゲー
ト電極108を構成するものである。勿論、アルミニウ
ムの他に陽極酸化可能な材料、例えば、タンタル、ニオ
ブ等を用いることも可能である。
Next, a metal thin film 105 made of aluminum or a material containing aluminum as a main component was formed to a thickness of 400 nm. This aluminum film 105 is to form the gate electrode 108 later. Of course, it is also possible to use a material that can be anodized, such as tantalum or niobium, in addition to aluminum.

【0060】次に、電解溶液中でアルミニウム膜105
を陽極として、陽極酸化を行った。電解溶液としては、
3%の酒石酸のエチレングリコール溶液をアンモニア水
で中和して、PH=6.92に調整したものを使用し
た。また、白金を陰極として、化成電流5mA、到達電
圧10Vの条件で処理した。この結果、図示しない緻密
な陽極酸化膜がアルミニウム膜105の表面に形成され
た。この緻密な膜質を有する陽極酸化膜の膜厚は、電圧
印加時間を制御することで制御することができる。この
緻密な陽極酸化膜は、次に形成されるフォトレジストと
アルミニウム膜105との密着性を高める効果を奏する
ものである。(図1(A))
Next, the aluminum film 105 is placed in an electrolytic solution.
Was used as an anode to perform anodic oxidation. As the electrolytic solution,
A 3% tartaric acid solution in ethylene glycol was neutralized with aqueous ammonia to adjust the pH to 6.92. The treatment was performed using platinum as a cathode under the conditions of a formation current of 5 mA and a reaching voltage of 10 V. As a result, a dense anodic oxide film (not shown) was formed on the surface of the aluminum film 105. The thickness of the anodic oxide film having this dense film quality can be controlled by controlling the voltage application time. This dense anodic oxide film has the effect of increasing the adhesion between the next photoresist to be formed and the aluminum film 105. (Fig. 1 (A))

【0061】こうして、図1(A)の構成が得られた
ら、図示しないレジストマスクを配置し、アルミニウム
膜105をパターニングした。そして、後にゲート電極
108と陽極酸化膜106、107を構成する図示しな
いアルミニウムのパターンを形成した。
When the structure shown in FIG. 1A was obtained, a resist mask (not shown) was arranged and the aluminum film 105 was patterned. Then, an aluminum pattern (not shown) constituting the gate electrode 108 and the anodic oxide films 106 and 107 was formed later.

【0062】次に、2度目の陽極酸化を行い、多孔質状
の陽極酸化膜106を形成した。電解溶液は3%のシュ
ウ酸水溶液とし、上記のアルミニウムのパターンを陽極
とし、白金を陰極として化成電流2〜3mA、到達電圧
8Vとして処理した。この時陽極酸化は基板に対して平
行な方向に進行する。これは図示しないレジストマスク
が上面に存在し、そこでは陽極酸化が進行しないからで
ある。ここでは、電圧印加時間を制御することで多孔質
の陽極酸化膜106の長さを制御する。本実施例では、
陽極酸化膜106の膜厚を0.7 μmの長さとした。
Next, a second anodic oxidation was performed to form a porous anodic oxide film 106. The electrolytic solution was a 3% oxalic acid aqueous solution, and the above aluminum pattern was used as an anode, platinum was used as a cathode, and a formation current was 2-3 mA, and a treatment voltage was 8 V. At this time, the anodic oxidation proceeds in a direction parallel to the substrate. This is because a resist mask (not shown) exists on the upper surface, where anodic oxidation does not proceed. Here, the length of the porous anodic oxide film 106 is controlled by controlling the voltage application time. In this embodiment,
The thickness of the anodic oxide film 106 was set to 0.7 μm.

【0063】さらに、専用の剥離液でレジストマスクを
除去した後、3度目の陽極酸化を行い、図1(B)の状
態を得た。この時、電解溶液は3%の酒石酸のエチレン
グリコール溶液をアンモニア水で中和して、PH=6.
92に調整したものを使用した。そして、白金を陰極と
して化成電流5〜6mA、到達電圧100Vとして処理
した。この際形成される陽極酸化膜107は、非常に緻
密、かつ、強固である。そのため、ド−ピング工程など
の後工程で生ずるダメージや加熱工程の熱からゲート電
極208を保護する効果を有する。この陽極酸化工程で
は、多孔質状の陽極酸化膜106中に電解溶液が侵入す
るので、陽極酸化膜107がアルミニウムパターンの周
囲に形成された。図1(B)において、陽極酸化されず
に残存したアルミニウムパターンが実質的なゲート電極
108となる。
Further, after the resist mask was removed with a dedicated stripper, a third anodic oxidation was performed to obtain the state shown in FIG. 1 (B). At this time, the electrolytic solution was prepared by neutralizing an ethylene glycol solution of tartaric acid of 3% with ammonia water, and PH = 6.
The one adjusted to 92 was used. Then, the treatment was performed using platinum as a cathode at a formation current of 5 to 6 mA and an ultimate voltage of 100 V. The anodic oxide film 107 formed at this time is very dense and strong. Therefore, it has an effect of protecting the gate electrode 208 from damage caused in a later step such as a doping step and heat from a heating step. In this anodic oxidation step, since the electrolytic solution penetrated into the porous anodic oxide film 106, the anodic oxide film 107 was formed around the aluminum pattern. In FIG. 1B, the aluminum pattern remaining without being anodized substantially becomes the gate electrode 108.

【0064】次いで、イオンドーピング法またはプラズ
マドーピング法により、島状の半導体層103に不純物
を注入した。ここでば、Nチャネル型TFTを作製する
ために、不純物としてP(リン)を用いた。なお、Pチ
ャネル型TFTを形成するのであれば、B(ボロン)を
利用する。
Next, impurities were implanted into the island-shaped semiconductor layer 103 by an ion doping method or a plasma doping method. In this case, P (phosphorus) was used as an impurity in order to manufacture an N-channel TFT. In the case of forming a P-channel TFT, B (boron) is used.

【0065】まず、図1(B)の状態で1度目のイオン
ドーピングを行った。なお、P(リン)の注入は加速電
圧60〜90kV、ドーズ量0.2 〜5 ×1015原子/c
2で行う。本実施例では、加速電圧80kV、ドーズ
量1×1015原子/cm2 としてイオンドーピングを行
った。すると、ゲート電極108、多孔質の陽極酸化膜
106がマスクとなり、後にソース/ドレインとなる領
域109、110が自己整合的に形成される。(図1
(C)参照)
First, the first ion doping was performed in the state shown in FIG. The implantation of P (phosphorus) is performed at an acceleration voltage of 60 to 90 kV and a dose of 0.2 to 5 × 10 15 atoms / c.
carried out in m 2. In this embodiment, ion doping was performed at an acceleration voltage of 80 kV and a dose of 1 × 10 15 atoms / cm 2 . Then, the gate electrode 108 and the porous anodic oxide film 106 serve as a mask, and regions 109 and 110 which will later become the source / drain are formed in a self-aligned manner. (Figure 1
(See (C))

【0066】次に、図1(C)に示す様に、多孔質状の
陽極酸化膜106を除去して、2度目のドーピングを行
った。なお、2度目のP(リン)の注入は加速電圧60
〜90kV、ドーズ量0.1 〜5 ×1014原子/cm2
行う。本実施例では、加速電圧80kV、ドーズ量1×
1014原子/cm2 とした。すると、ゲート電極108
がマスクとなり、ソース領域109、ドレイン領域11
0と比較して不純物濃度の低い、低濃度不純物領域11
1、112が自己整合的に形成される。
Next, as shown in FIG. 1C, the porous anodic oxide film 106 was removed, and the second doping was performed. The second injection of P (phosphorus) is performed at an acceleration voltage of 60.
The operation is performed at 90 kV and a dose of 0.1-5 × 10 14 atoms / cm 2 . In this embodiment, the accelerating voltage is 80 kV and the dose is 1 ×
It was 10 14 atoms / cm 2 . Then, the gate electrode 108
Serve as a mask, and the source region 109 and the drain region 11
Low-concentration impurity region 11 having a lower impurity concentration than 0
1, 112 are formed in a self-aligned manner.

【0067】同時に、ゲート電極108の直下は不純物
が全く注入されないため、TFTのチャネルとして機能
する領域113が自己整合的に画定される。また、陽極
酸化膜107の膜厚分だけゲート電圧の印加されないオ
フセット領域(図示せず)が形成される。
At the same time, since no impurity is implanted directly below the gate electrode 108, the region 113 functioning as a channel of the TFT is defined in a self-aligned manner. Further, an offset region (not shown) to which a gate voltage is not applied is formed by an amount corresponding to the thickness of the anodic oxide film 107.

【0068】上記低濃度不純物領域112は、チャネル
領域113とドレイン領域110との間に高電界が形成
されることを抑制する効果をもつ。この領域は一般にL
DD(ライトドープドレイン)領域と称されている。
The low-concentration impurity region 112 has an effect of suppressing the formation of a high electric field between the channel region 113 and the drain region 110. This region is generally L
It is called a DD (lightly doped drain) region.

【0069】次に、KrFエキシマレ−ザ−光の照射に
よるレーザーアニール及び熱アニ−ルを行う。本実施例
では、レ−ザ−光のエネルギ−密度は250 〜300mJ/cm2
とし、熱アニ−ルは300 〜450 ℃(1hr)で行った。こ
のアニール工程により、イオンド−ピング工程で損傷を
受けた、島状の半導体層103の結晶性を改善すること
ができる。
Next, laser annealing by irradiation with KrF excimer laser light and thermal annealing are performed. In this embodiment, the energy density of the laser light is 250 to 300 mJ / cm 2.
The thermal annealing was performed at 300 to 450 ° C. (1 hour). By this annealing step, the crystallinity of the island-shaped semiconductor layer 103 damaged in the ion doping step can be improved.

【0070】次に、図1(D)に示すように、酸化窒化
珪素膜からなる第1の層間絶縁膜114をプラズマCV
D法により形成した。この層間絶縁膜114は、酸化珪
素膜や窒化珪素膜でもよい。また、これらの絶縁膜の多
層構造としてもよい。
Next, as shown in FIG. 1D, a first interlayer insulating film 114 made of a silicon oxynitride film is
Formed by Method D. This interlayer insulating film 114 may be a silicon oxide film or a silicon nitride film. Further, a multilayer structure of these insulating films may be used.

【0071】次に、図2(A)に示すように、ソース電
極およびゲート電極とTFTとを電気的に接続させるた
めのコンタクトホール(開孔)を形成する。本実施例で
は、このコンタクトホールの形成をバッファーフッ酸を
用いたウェットエッチング法により行った。なお、この
コンタクトホール(開孔)の形成は、ドライエッチング
法を用いても良い。
Next, as shown in FIG. 2A, a contact hole (opening) for electrically connecting the source electrode and the gate electrode to the TFT is formed. In this embodiment, this contact hole is formed by a wet etching method using buffered hydrofluoric acid. The formation of the contact hole (opening) may be performed by a dry etching method.

【0072】この際、ソースコンタクト部とゲートコン
タクト部の開孔を同時に形成した。即ち、半導体層に対
するコンタクトホールの形成とゲート電極に対するコン
タクトホールの形成を同時に行う。この手法は、パター
ニング回数を減らし、工程を簡略化する上で望ましい手
段である。
At this time, openings for the source contact portion and the gate contact portion were simultaneously formed. That is, the formation of the contact hole for the semiconductor layer and the formation of the contact hole for the gate electrode are performed simultaneously. This method is a desirable means for reducing the number of times of patterning and simplifying the process.

【0073】まず、ソースコンタクト部では第1の層間
絶縁膜114、ゲート絶縁膜104の順にエッチングさ
れ、島状の半導体層103のソース領域109が露出さ
れる。この状態において、ゲートコンタクト部では陽極
酸化膜107のエッチングレートが小さいためエッチン
グはまだ進行中である。
First, in the source contact portion, the first interlayer insulating film 114 and the gate insulating film 104 are etched in this order, so that the source region 109 of the island-shaped semiconductor layer 103 is exposed. In this state, the etching is still in progress because the etching rate of the anodic oxide film 107 is low in the gate contact portion.

【0074】また、陽極酸化膜107をフッ酸系のエッ
チャントでエッチングすると、不均一にエッチングが進
むためエッチャントが浸透した箇所からゲート電極10
8のエッチングも同時に進行してしまう。
When the anodic oxide film 107 is etched with a hydrofluoric acid-based etchant, the etching proceeds non-uniformly.
8 also proceeds at the same time.

【0075】従って、陽極酸化膜107のエッチングが
終了した時点では、ソースコンタクトホール部ではオー
バーエッチングが進み、ゲートコンタクトホール部では
ゲート電極108が浸食されて、それぞれのコンタクト
ホール部には図2(A)のようなえぐれ部分が形成され
てしまう。
Therefore, when the etching of the anodic oxide film 107 is completed, over-etching proceeds in the source contact hole portion, the gate electrode 108 is eroded in the gate contact hole portion, and the respective contact hole portions are etched as shown in FIG. A scrambled portion as shown in A) is formed.

【0076】このような状態は、程度の問題とはいえ不
可避的に発生してしまうものであり、コンタクト不良の
大きな要因となっていた。
Such a state is inevitably generated, although it is a matter of degree, and has been a major cause of contact failure.

【0077】次に、前記コンタクトホール及び第1の層
間絶縁膜を覆って、金属薄膜215をスパッタ法により
400nm の厚さに成膜する。本実施例では金属薄膜215
としてアルミニウムにスカンジウムを0.2wt%添加
したアルミニウム膜を用いた。なお、スカンジウムを添
加するのは、アルミニウムの異常成長に起因するヒロッ
クやウィスカーの発生を抑制するためである。スカンジ
ウムに代えて、シリコンや銅を添加したものを用いても
よい。
Next, a metal thin film 215 covering the contact hole and the first interlayer insulating film is formed by a sputtering method.
The film is formed to a thickness of 400 nm. In this embodiment, the metal thin film 215 is used.
An aluminum film obtained by adding 0.2 wt% of scandium to aluminum was used. The reason why scandium is added is to suppress generation of hillocks and whiskers due to abnormal growth of aluminum. Instead of scandium, silicon or copper may be used.

【0078】上記工程後の状態では、えぐれ部分やブロ
ーホールを完全には被覆しきれないため、コンタクトホ
ール内で断線している可能性が高い。この時における、
ゲート電極108上部に設けられたコンタクトホールの
みに注目した様子を図3(A)を用いて説明する。
In the state after the above-mentioned steps, since the undercut portion and the blow hole cannot be completely covered, there is a high possibility that the wire is disconnected in the contact hole. At this time,
A state in which attention is paid only to the contact hole provided above the gate electrode 108 will be described with reference to FIG.

【0079】図3はゲート電極108上に成膜した層間
絶縁膜114に設けられたコンタクトホール301の断
面形状を示しており、コンタクトホール301内部には
ゲルマニウム層200および金属薄膜215が成膜され
ている。即ち、図2(B)における、ゲート電極108
上部のコンタクトホールの拡大断面図に相当する。
FIG. 3 shows a cross-sectional shape of a contact hole 301 provided in the interlayer insulating film 114 formed on the gate electrode 108. In the contact hole 301, a germanium layer 200 and a metal thin film 215 are formed. ing. That is, the gate electrode 108 in FIG.
This corresponds to an enlarged sectional view of the upper contact hole.

【0080】上記工程後の状態では、図3(A)に示す
様に金属薄膜215はコンタクトホール301の底部に
おいてカバレッジ不良による断線を起こしている可能性
が高い(302で示される円内)。
In the state after the above steps, there is a high possibility that the metal thin film 215 is disconnected at the bottom of the contact hole 301 due to poor coverage as shown in FIG. 3A (within a circle indicated by 302).

【0081】また、スパッタ法ではコンタクトホール3
01の側壁に厚い膜を形成しにくく、所望の膜厚よりも
極端に薄くなっていることが多い(303で示される円
内)。
In the sputtering method, contact holes 3
It is difficult to form a thick film on the side wall of the substrate 01, and it is often extremely thinner than a desired film thickness (in a circle indicated by 303).

【0082】また、コンタクトホール301の開口部入
口では、成膜した金属薄膜215が迫り出し(304で
示される円内)、場合によっては接触して開口部入口を
塞いでしまい、コンタクトホール内部に巣(カスプ)を
形成してしまうこともありうる。
At the entrance of the contact hole 301, the deposited metal thin film 215 protrudes (within a circle indicated by 304), and in some cases, comes into contact with it to close the entrance of the opening, so that the inside of the contact hole is closed. A nest (cusp) may be formed.

【0083】そこで、本実施例では、金属膜215の成
膜工程の次に、前記金属膜を覆って、ゲルマニウムを含
む溶液を塗布し、ゲルマニウムを含む層を形成した後、
リフロー工程を施すことを特徴としている。
Therefore, in this embodiment, after the step of forming the metal film 215, a solution containing germanium is applied to cover the metal film to form a layer containing germanium.
It is characterized by performing a reflow process.

【0084】その様な溶液としては酸化ゲルマニウム
( GeOX 、代表的には GeO2 )、塩化ゲルマニウム( G
eCl4)、臭化ゲルマニウム( GeBr4)、硫化ゲルマニウ
ム( GeS2 )、酢酸ゲルマニウム(Ge(CH3CO2))の水溶
液が挙げられる。
Examples of such a solution include germanium oxide (GeO x , typically GeO 2 ), germanium chloride (G
aqueous solution of eCl 4 ), germanium bromide (GeBr 4 ), germanium sulfide (GeS 2 ), and germanium acetate (Ge (CH 3 CO 2 )).

【0085】また、場合によっては溶媒としてエタノー
ル、イソプロピルアルコール等のアルコール系溶媒を用
いても良い。
In some cases, an alcoholic solvent such as ethanol or isopropyl alcohol may be used as the solvent.

【0086】本実施例では、10〜100ppmの酸化ゲルマニ
ウム水溶液を作製して金属膜215上に塗布し、スピン
乾燥することで金属膜215上にゲルマニウムを含む層
200を形成した。なお、望ましくはスピン乾燥する
際、酸素に触れさせることなく実施することが好まし
い。
In this embodiment, a layer 200 containing germanium was formed on the metal film 215 by preparing a 10 to 100 ppm aqueous solution of germanium oxide, applying the solution on the metal film 215, and spin-drying. Preferably, the spin drying is performed without contacting oxygen.

【0087】この際、コンタクトホール内部に、前記酸
化ゲルマニウム水溶液が溜まりやすく、コンタクトホー
ルの底部においてカバレッジ不良(302で示される円
内)にも、ゲルマニウムを含む層200を形成すること
ができる。(図3(A))
At this time, the germanium oxide aqueous solution easily accumulates inside the contact hole, and the germanium-containing layer 200 can be formed even at poor coverage (in the circle indicated by 302) at the bottom of the contact hole. (FIG. 3 (A))

【0088】また、リフロー工程は、加熱により金属薄
膜215を流動化させ、アルミニウムでなるゲート電極
108とアルミニウムでなる金属薄膜215とのコンタ
クトを確実なものとするための工程である。このリフロ
ー工程はアルミニウムでなるゲート電極108の耐熱性
を考慮して、375 〜450 ℃の温度範囲で行う必要がある
(本実施例では、陽極酸化膜107で保護されているた
め、通常より耐熱性が増している)。
The reflow step is a step for fluidizing the metal thin film 215 by heating to secure the contact between the gate electrode 108 made of aluminum and the metal thin film 215 made of aluminum. This reflow step needs to be performed at a temperature in the range of 375 to 450 ° C. in consideration of the heat resistance of the gate electrode 108 made of aluminum. Is increasing).

【0089】本実施例では、電熱炉内において450 ℃、
1時間の加熱処理を行った。その際、処理雰囲気は真空
中、窒素等の不活性雰囲気中、水素雰囲気中とすれば良
い。
In this embodiment, the temperature was set at 450 ° C. in an electric furnace.
Heat treatment was performed for one hour. At this time, the processing atmosphere may be a vacuum, an inert atmosphere such as nitrogen, or a hydrogen atmosphere.

【0090】この加熱処理により、まずゲルマニウム層
200と金属薄膜215との界面において反応が起こ
り、アルミニウムとスカンジウムとゲルマニウムを組成
に持つ合金層220が形成される。
By this heat treatment, first, a reaction occurs at the interface between the germanium layer 200 and the metal thin film 215, and an alloy layer 220 having a composition of aluminum, scandium, and germanium is formed.

【0091】この反応はゲルマニウムおよびアルミニウ
ムの拡散により徐々に進行し、ゲルマニウムを含有した
組成を持つようになる。このため、400 ℃の温度で流動
性を示すようになり、リフロー工程が進行する。
This reaction proceeds gradually due to the diffusion of germanium and aluminum, and has a composition containing germanium. For this reason, it becomes fluid at a temperature of 400 ° C., and the reflow process proceeds.

【0092】このリフロー工程により金属薄膜215と
ゲルマニウム層200の界面付近は流動性を持ち、えぐ
れ部分やブローホールのすきまを断線することなく被覆
していく。従って、金属薄膜215の断線箇所または接
触不良の箇所はすべて短絡され、完全にゲート電極10
8(またはソース領域109)と電気的に接続させるこ
とができる。
By the reflow process, the vicinity of the interface between the metal thin film 215 and the germanium layer 200 has fluidity and covers the scorched portions and the gaps of the blow holes without breaking. Therefore, all the disconnection portions or contact failure portions of the metal thin film 215 are short-circuited, and the gate electrode 10
8 (or the source region 109).

【0093】リフロー工程終了後のコンタクトホールの
拡大断面図を図3(B)に示す。リフロー工程によって
一時的に流動性を持った金属薄膜215は、断線箇所ま
たは接触不良箇所を被覆してコンタクトホール内部を埋
める。なお、コンタクトホール内部は、合金層220と
なり、コンタクトホール以外の領域では、図示しないが
合金層220の下層に金属薄膜215が残存する。従っ
て、コンタクトホール内部(特に、合金層220がコン
タクトホールの側壁及び底部に接する領域)は、ゲルマ
ニウム元素がコンタクトホール以外の領域と比較して高
濃度に存在する。
FIG. 3B is an enlarged sectional view of the contact hole after the completion of the reflow step. The metal thin film 215 temporarily having fluidity by the reflow process covers the disconnection location or the poor contact location and fills the inside of the contact hole. The inside of the contact hole becomes the alloy layer 220, and in a region other than the contact hole, the metal thin film 215 remains below the alloy layer 220 although not shown. Therefore, in the inside of the contact hole (particularly, the region where the alloy layer 220 is in contact with the side wall and the bottom of the contact hole), the germanium element exists at a higher concentration than the region other than the contact hole.

【0094】なお、アルミニウムとゲルマニウムとの共
晶点は最低で424℃であるが、上記のゲルマニウムの
流動化は400℃程度でも行わすことができる。しか
し、このリフロー工程における加熱温度は375℃以上
で行うことがその効果の再現性から好ましい。また、そ
の上限は、アルミニウムの耐熱性を考慮して450℃以
下とすることが好ましい。
Although the eutectic point of aluminum and germanium is at least 424 ° C., the above-mentioned fluidization of germanium can be performed even at about 400 ° C. However, it is preferable to perform the heating at a temperature of 375 ° C. or more in the reflow step from the viewpoint of reproducibility of the effect. The upper limit is preferably set to 450 ° C. or less in consideration of the heat resistance of aluminum.

【0095】以上の工程を経た後、合金層220をパタ
ーニングして、ソース電極216、ゲート電極217を
形成する。なお、上記工程順序を適宜変更し、例えば、
ソース電極216とゲート電極217を形成した後に、
前記リフロー工程を実施する工程としてもよい。
After the above steps, the alloy layer 220 is patterned to form a source electrode 216 and a gate electrode 217. In addition, the above-mentioned process order is appropriately changed, for example,
After forming the source electrode 216 and the gate electrode 217,
The step of performing the reflow step may be performed.

【0096】次いで、第2の層間絶縁膜218を成膜す
る。本実施例では、まず図示しない窒化珪素膜または酸
化窒化珪素膜でソース電極216およびゲート電極21
7を覆った。これは、樹脂材料を密着性よく成膜するた
めの緩衝膜に相当する。
Next, a second interlayer insulating film 218 is formed. In this embodiment, first, the source electrode 216 and the gate electrode 21 are formed of a silicon nitride film or a silicon oxynitride film (not shown).
7 covered. This corresponds to a buffer film for forming a resin material with good adhesion.

【0097】その上に第2の層間絶縁膜218として樹
脂からなる材料を積層した。この樹脂材料は酸化珪素や
窒化珪素に比較して低い比誘電率を有するものを選択で
きるので、後に形成される透明電極とTFTとの間に形
成される容量の影響を低減させることができる。
A material made of a resin was laminated thereon as the second interlayer insulating film 218. Since this resin material can be selected to have a lower dielectric constant than silicon oxide or silicon nitride, it is possible to reduce the influence of the capacitance formed between the transparent electrode formed later and the TFT.

【0098】また、第2の層間絶縁膜218として用い
た樹脂からなる材料は、デバイス上面を平坦化するのに
優れているため、均一な電圧を透明電極から液晶(図示
せず)に加えることができる。
Since the resin material used for the second interlayer insulating film 218 is excellent in flattening the upper surface of the device, it is necessary to apply a uniform voltage to the liquid crystal (not shown) from the transparent electrode. Can be.

【0099】最後に、ITOでなる透明電極219を形
成して図2(C)に示すようなアクティブマトリクス型
の液晶表示装置の画素領域に配置される薄膜トランジス
タ(TFT)を作製した。こうして、アクティブマトリ
クス基板が完成した。後は、公知のセル組み工程によっ
て、対向基板との間に液晶層を挟持すれば、図6に示す
ようなAMLCDが完成する。
Finally, a transparent electrode 219 made of ITO was formed to produce a thin film transistor (TFT) arranged in a pixel region of an active matrix type liquid crystal display device as shown in FIG. Thus, an active matrix substrate was completed. Thereafter, by sandwiching a liquid crystal layer between the counter substrate and a known substrate by a known cell assembling process, an AMLCD as shown in FIG. 6 is completed.

【0100】本実施例の工程に従って作製されたTFT
はコンタクトホールの形状によらず良好なコンタクトを
示すため、配線または電極の断線によるTFTの動作不
良といった問題の恐れがない。
TFT manufactured according to the steps of this embodiment
Shows good contact irrespective of the shape of the contact hole, so there is no possibility of a problem such as a malfunction of the TFT due to disconnection of a wiring or an electrode.

【0101】〔実施例2〕 本実施例では、実施例1に
おいて、ゲルマニウム層の形成方法として異なる手段を
採用した場合の例について説明する。
[Embodiment 2] In this embodiment, an example in which a different means is employed as the method for forming a germanium layer in Embodiment 1 will be described.

【0102】実施例1では、ゲルマニウムを含む溶液を
金属膜上に直接塗布しているため、金属薄膜の表面に自
然酸化膜が形成される恐れがある。特に、酸化アルミニ
ウムは、後のリフロー工程において、流動化を阻害する
可能性がある。そこで、本実施例では、望ましくは大気
開放することなく、金属薄膜成膜後、連続してゲルマニ
ウム薄膜を成膜した後、窒素雰囲気下でゲルマニウムを
含む溶液をゲルマニウム薄膜上に塗布する。
In the first embodiment, since the solution containing germanium is applied directly on the metal film, a natural oxide film may be formed on the surface of the metal thin film. In particular, aluminum oxide may inhibit fluidization in a later reflow step. Therefore, in this embodiment, a germanium thin film is continuously formed after forming the metal thin film, preferably without opening to the atmosphere, and then a solution containing germanium is applied on the germanium thin film in a nitrogen atmosphere.

【0103】こうすることによって、後のリフロー工程
で流動化を妨げる金属薄膜表面の自然酸化膜の形成を防
止し、且つ、連続成膜では被覆しきれないコンタクトホ
ールの底部におけるカバレッジ不良の箇所に、ゲルマニ
ウムを含む溶液を存在させることができた。
This prevents the formation of a natural oxide film on the surface of the metal thin film which hinders fluidization in the subsequent reflow step, and prevents poor coverage at the bottom of the contact hole which cannot be covered by continuous film formation. , A solution containing germanium could be present.

【0104】その後、リフロー工程を施し、ゲルマニウ
ムとアルミニウムの合金層で断線箇所または接触不良箇
所を被覆してコンタクトホール内部を埋める。こうして
コンタクトホール内部のゲルマニウム元素をコンタクト
ホール以外の領域と比較して高濃度に存在させた。
Thereafter, a reflow process is performed to cover the disconnection location or the poor contact location with an alloy layer of germanium and aluminum to fill the inside of the contact hole. Thus, the germanium element inside the contact hole was present at a higher concentration than in the region other than the contact hole.

【0105】以上のようにして合金層が得られたら、後
は実施例1の工程に従って、アクティブマトリクス基板
を完成させる。
After the alloy layer is obtained as described above, the active matrix substrate is completed according to the steps of the first embodiment.

【0106】〔実施例3〕上記実施例1、2では、トッ
プゲイト型TFTの例を示したが、ボトムゲイト型TF
Tを用いた構成としてもよい。図6にボトムゲイト型T
FTの構造の一例を示す。601は基板、602は下地
膜、603はゲイト電極、604は、ゲイト絶縁膜、6
05はソース領域、606はドレイン領域、607はL
DD領域、608は、チャネル形成領域、609はチャ
ネル保護膜、610は層間絶縁膜、611はソース電
極、612はドレイン電極である。なお、前記ソース電
極611、ドレイン電極612は、本願発明で開示した
リフロ─工程を用いて実施例1、2と同様に作製する。
[Embodiment 3] In the above Embodiments 1 and 2, the example of the top gate type TFT is shown.
A configuration using T may be used. Figure 6 shows the bottom gate type T
1 shows an example of the structure of an FT. 601 is a substrate, 602 is a base film, 603 is a gate electrode, 604 is a gate insulating film, 6
05 is a source region, 606 is a drain region, and 607 is L
DD region, 608 is a channel formation region, 609 is a channel protective film, 610 is an interlayer insulating film, 611 is a source electrode, and 612 is a drain electrode. The source electrode 611 and the drain electrode 612 are manufactured in the same manner as in the first and second embodiments using the reflow process disclosed in the present invention.

【0107】〔実施例4〕 実施例1〜3に示した構成
を含むアクティブマトリクス基板(素子形成側基板)を
用いてAMLCDを構成した場合の例について説明す
る。ここで本実施例のAMLCDの外観を図6に示す。
[Embodiment 4] An example in which an AMLCD is formed using an active matrix substrate (element formation side substrate) including the configuration shown in Embodiments 1 to 3 will be described. Here, the appearance of the AMLCD of this embodiment is shown in FIG.

【0108】図6(A)において、801はアクティブ
マトリクス基板であり、画素マトリクス回路802、ソ
ース側駆動回路803、ゲート側駆動回路804が形成
されている。駆動回路はN型TFTとP型TFTとを相
補的に組み合わせたCMOS回路で構成することが好ま
しい。また、805は対向基板である。
In FIG. 6A, reference numeral 801 denotes an active matrix substrate on which a pixel matrix circuit 802, a source driver 803, and a gate driver 804 are formed. It is preferable that the drive circuit be formed of a CMOS circuit in which an N-type TFT and a P-type TFT are complementarily combined. Reference numeral 805 denotes a counter substrate.

【0109】図6(A)に示すAMLCDはアクティブ
マトリクス基板801と対向基板805とが端面を揃え
て貼り合わされている。ただし、ある一部だけは対向基
板805を取り除き、露出したアクティブマトリクス基
板に対してFPC(フレキシブル・プリント・サーキッ
ト)806を接続してある。このFPC806によって
外部信号を回路内部へと伝達する。
In the AMLCD shown in FIG. 6A, an active matrix substrate 801 and a counter substrate 805 are bonded together with their end faces aligned. However, only a part of the counter substrate 805 is removed, and an FPC (flexible print circuit) 806 is connected to the exposed active matrix substrate. The FPC 806 transmits an external signal to the inside of the circuit.

【0110】また、FPC806を取り付ける面を利用
してICチップ807、808が取り付けられている。
これらのICチップはビデオ信号の処理回路、タイミン
グパルス発生回路、γ補正回路、メモリ回路、演算回路
など、様々な回路をシリコン基板上に形成して構成され
る。図6(A)では2個取り付けられているが、1個で
も良いし、さらに複数個であっても良い。
Further, IC chips 807 and 808 are attached using the surface on which the FPC 806 is attached.
These IC chips are configured by forming various circuits such as a video signal processing circuit, a timing pulse generating circuit, a gamma correction circuit, a memory circuit, and an arithmetic circuit on a silicon substrate. In FIG. 6A, two are attached, but one or more may be attached.

【0111】また、図6(B)の様な構成もとりうる。
図6(B)において図6(A)と同一の部分は同じ符号
を付してある。ここでは図6(A)でICチップが行っ
ていた信号処理を、同一基板上にTFTでもって形成さ
れたロジック回路809によって行う例を示している。
この場合、ロジック回路809も駆動回路803、80
4と同様にCMOS回路を基本として構成される。
Also, a configuration as shown in FIG. 6B can be adopted.
6B, the same parts as those in FIG. 6A are denoted by the same reference numerals. Here, FIG. 6A illustrates an example in which signal processing performed by an IC chip is performed by a logic circuit 809 formed using TFTs over the same substrate.
In this case, the logic circuit 809 also includes the drive circuits 803 and 80
As in the case of No. 4, a CMOS circuit is basically used.

【0112】また、本実施例のAMLCDはブラックマ
スクをアクティブマトリクス基板に設ける構成(BM o
n TFT)を採用するが、それに加えて対向側にブラッ
クマスクを設ける構成とすることも可能である。
The AMLCD of this embodiment has a structure in which a black mask is provided on an active matrix substrate (BM0).
n TFT), but a black mask may be provided on the opposite side in addition to the TFT.

【0113】また、カラーフィルターを用いてカラー表
示を行っても良いし、ECB(電界制御複屈折)モー
ド、GH(ゲストホスト)モードなどで液晶を駆動し、
カラーフィルターを用いない構成としても良い。
Color display may be performed using a color filter, or the liquid crystal may be driven in an ECB (electric field control birefringence) mode, a GH (guest host) mode, or the like.
It is good also as composition not using a color filter.

【0114】〔実施例5〕本願発明の構成は、AMLC
D以外にも他の様々な電気光学装置や半導体回路に適用
することができる。
[Embodiment 5] The construction of the present invention is similar to that of the AMLC
In addition to D, the present invention can be applied to various other electro-optical devices and semiconductor circuits.

【0115】AMLCD以外の電気光学装置としてはE
L(エレクトロルミネッセンス)表示装置やイメージセ
ンサ等を挙げることができる。
An electro-optical device other than AMLCD is E
Examples include an L (electroluminescence) display device and an image sensor.

【0116】また、半導体回路としては、ICチップで
構成されるマイクロプロセッサの様な演算処理回路、携
帯機器の入出力信号を扱う高周波モジュール(MMIC
など)が挙げられる。
The semiconductor circuit includes an arithmetic processing circuit such as a microprocessor constituted by an IC chip, and a high-frequency module (MMIC) for handling input / output signals of a portable device.
Etc.).

【0117】図5に示すのは、マイクロプロセッサの一
例である。マイクロプロセッサは典型的にはCPUコア
11、フラッシュメモリ12(RAMでも良い)、クロ
ックコントローラ13、キャッシュメモリ14、キャッ
シュコントローラ15、シリアルインターフェース1
6、I/Oポート17等から構成される。
FIG. 5 shows an example of a microprocessor. The microprocessor typically includes a CPU core 11, a flash memory 12 (or a RAM), a clock controller 13, a cache memory 14, a cache controller 15, and a serial interface 1.
6, an I / O port 17 and the like.

【0118】勿論、図5に示すマイクロプロセッサは簡
略化した一例であり、実際のマイクロプロセッサはその
用途によって多種多様な回路設計が行われる。
Of course, the microprocessor shown in FIG. 5 is a simplified example, and an actual microprocessor is designed for various circuits depending on the application.

【0119】図5に示すマイクロプロセッサではCPU
コア11、クロックコントローラ13、キャッシュコン
トローラ15、シリアルインターフェース16、I/O
ポート17をSOI構造を有するCMOS回路18で構
成している。そして、CMOS回路18には本願発明で
開示したリフロ─工程を用いた配線電極20が設けられ
ている。なお、図5に示すCMOS回路18の作製方法
としては、SIMOX基板を用いた方法や、ELTRA
N法や、スマートカット法等を用いたSOI基板を用い
る。本実施例では、SIMOX基板を用い、シリコンゲ
ート19を形成して、CMOS回路18を作製した。
In the microprocessor shown in FIG.
Core 11, clock controller 13, cache controller 15, serial interface 16, I / O
The port 17 is constituted by a CMOS circuit 18 having an SOI structure. The CMOS circuit 18 is provided with a wiring electrode 20 using the reflow process disclosed in the present invention. As a method for manufacturing the CMOS circuit 18 shown in FIG. 5, a method using a SIMOX substrate, an ELTRA
An SOI substrate using an N method, a smart cut method, or the like is used. In this embodiment, a CMOS circuit 18 was manufactured by forming a silicon gate 19 using a SIMOX substrate.

【0120】このように本発明は絶縁ゲート型トランジ
スタで構成される回路によって機能する全ての半導体装
置に対して適用することが可能である。
As described above, the present invention can be applied to all semiconductor devices functioning with circuits constituted by insulated gate transistors.

【0121】〔実施例6〕実施例4に示したAMLCD
は、様々な電子機器のディスプレイとして利用される。
なお、本実施例に挙げる電子機器とは、アクティブマト
リクス型液晶表示装置を搭載した製品と定義する。
[Embodiment 6] The AMLCD shown in Embodiment 4
Are used as displays of various electronic devices.
Note that an electronic device described in this embodiment is defined as a product equipped with an active matrix liquid crystal display device.

【0122】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。それらの一例を図7に示す。
Examples of such electronic devices include a video camera, a still camera, a projector, a projection TV, a head mounted display, a car navigation, a personal computer (including a notebook type), a portable information terminal (a mobile computer, a mobile phone, and the like). Is mentioned. One example is shown in FIG.

【0123】図7(A)はモバイルコンピュータ(モー
ビルコンピュータ)であり、本体2001、カメラ部2
002、受像部2003、操作スイッチ2004、表示
装置2005で構成される。本願発明は受像部200
3、表示装置2005等に適用できる。
FIG. 7A shows a mobile computer (mobile computer), which includes a main body 2001 and a camera section 2.
002, an image receiving unit 2003, operation switches 2004, and a display device 2005. The present invention is applied to an image receiving unit 200.
3. Applicable to the display device 2005 and the like.

【0124】図7(B)はヘッドマウントディスプレイ
であり、本体2101、表示装置2102、バンド部2
103で構成される。本発明は表示装置2102に適用
することができる。
FIG. 7B shows a head mounted display, which comprises a main body 2101, a display device 2102, and a band 2
103. The present invention can be applied to the display device 2102.

【0125】図7(C)は携帯電話であり、本体220
1、音声出力部2202、音声入力部2203、表示装
置2204、操作スイッチ2205、アンテナ2206
で構成される。本願発明は音声出力部2202、音声入
力部2203、表示装置2204等に適用することがで
きる。
FIG. 7C shows a mobile phone, which is a main body 220.
1, audio output unit 2202, audio input unit 2203, display device 2204, operation switch 2205, antenna 2206
It consists of. The present invention can be applied to the audio output unit 2202, the audio input unit 2203, the display device 2204, and the like.

【0126】図7(D)はビデオカメラであり、本体2
301、表示装置2302、音声入力部2303、操作
スイッチ2304、バッテリー2305、受像部230
6で構成される。本願発明は表示装置2302、音声入
力部2303、受像部2306に適用することができ
る。
FIG. 7D shows a video camera,
301, display device 2302, audio input unit 2303, operation switch 2304, battery 2305, image receiving unit 230
6. The present invention can be applied to the display device 2302, the sound input unit 2303, and the image receiving unit 2306.

【0127】図7(E)はリア型プロジェクターであ
り、本体2401、光源2402、表示装置2403、
偏光ビームスプリッタ2404、リフレクター240
5、2406、スクリーン2407で構成される。本発
明は表示装置2403に適用することができる。
FIG. 7E shows a rear type projector, which includes a main body 2401, a light source 2402, a display device 2403,
Polarizing beam splitter 2404, reflector 240
5, 2406 and a screen 2407. The invention can be applied to the display device 2403.

【0128】図7(F)はフロント型プロジェクターで
あり、本体2501、光源2502、表示装置250
3、光学系2504、スクリーン2505で構成され
る。本発明は表示装置2503に適用することができ
る。
FIG. 7F shows a front type projector, which includes a main body 2501, a light source 2502, and a display device 250.
3. It comprises an optical system 2504 and a screen 2505. The invention can be applied to the display device 2503.

【0129】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、他にも電光掲示盤、宣伝公告用ディスプレイ
などにも活用することができる。
As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in all fields. In addition, the present invention can be used for an electronic bulletin board, a display for advertising, and the like.

【0130】[0130]

【発明の効果】アルミニウムを主成分とする配線電極に
コンタクトを形成する際に、12〜15族に属する元
素、代表的にはゲルマニウムやスズ等の元素を含む溶液
を塗布し、リフロー工程を施すことにより、当該元素の
作用によって確実なコンタクトを形成することができ
る。
When a contact is formed on a wiring electrode containing aluminum as a main component, a solution containing an element belonging to Groups 12 to 15, typically, such as germanium or tin, is applied and a reflow process is performed. Thereby, a reliable contact can be formed by the action of the element.

【0131】その結果、コンタクトホール内にえぐれ部
分やブローホールが形成された場合においても良好なコ
ンタクトをとることが可能となり、TFTの信頼性を大
幅に向上させることができる。
As a result, it is possible to make good contact even in the case where an undercut portion or a blow hole is formed in the contact hole, and it is possible to greatly improve the reliability of the TFT.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例1のTFTの作製工程を示す図FIG. 1 is a diagram showing a manufacturing process of a TFT of Example 1.

【図2】 実施例1のTFTの作製工程を示す図FIG. 2 is a view showing a manufacturing process of the TFT of Example 1.

【図3】 実施例1のTFTの作製工程を示す図であ
り、リフロー工程の説明図。
FIG. 3 is a diagram illustrating a manufacturing process of the TFT of Example 1, and is an explanatory diagram of a reflow process.

【図4】 本願発明をボトムゲ─ト型TFTに適用し
た図(実施例3)
FIG. 4 is a diagram in which the present invention is applied to a bottom gate type TFT (Example 3).

【図5】 本願発明を半導体回路に適用した図(実施
例5)
FIG. 5 is a diagram in which the present invention is applied to a semiconductor circuit (Embodiment 5).

【図6】 AMLCD装置の構成を示す図FIG. 6 is a diagram showing a configuration of an AMLCD device.

【図7】 応用製品としての半導体装置を示す図。FIG. 7 illustrates a semiconductor device as an applied product.

【図8】 従来例のコンタクトホールの拡大断面図を
示す図
FIG. 8 is an enlarged sectional view of a conventional contact hole.

【符号の説明】[Explanation of symbols]

101 基板 102 下地膜 103 島状の半導体層 104 ゲート絶縁膜 105 金属薄膜 106 多孔質の陽極酸化膜 107 緻密な陽極酸化膜 108 ゲート電極 109 ソース領域 110 ドレイン領域 111 低濃度不純物領域 112 低濃度不純物領域 113 チャネル形成領域 114 第1の層間絶縁膜 200 12〜15族に属する元素でなる溶液層 215 金属薄膜 216 ソース電極 217 ドレイン電極 218 第2の層間絶縁膜 219 透明電極 220 合金層 301 コンタクトホール(開孔) Reference Signs List 101 substrate 102 base film 103 island-shaped semiconductor layer 104 gate insulating film 105 metal thin film 106 porous anodic oxide film 107 dense anodic oxide film 108 gate electrode 109 source region 110 drain region 111 low concentration impurity region 112 low concentration impurity region 113 Channel formation region 114 First interlayer insulating film 200 Solution layer made of elements belonging to groups 12 to 15 215 Metal thin film 216 Source electrode 217 Drain electrode 218 Second interlayer insulating film 219 Transparent electrode 220 Alloy layer 301 Contact hole (open Hole)

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】アルミニウムまたはアルミニウムを主成分
とする第1の材料層と、前記第1の材料層上に形成さ
れ、開孔を有する絶縁層と、前記絶縁層上にアルミニウ
ムまたはアルミニウムを主成分とする第2の材料層とを
有する半導体装置であって、前記第1の材料層と前記第
2の材料層とが、前記開孔を通じて電気的に接続され、
前記開孔に存在する前記第2の材料層の領域には、12
〜15族に属する元素が他の領域と比較して高濃度に存
在していることを特徴とする半導体装置。
A first material layer containing aluminum or aluminum as a main component; an insulating layer formed on the first material layer and having openings; and aluminum or aluminum as a main component on the insulating layer. A second material layer, wherein the first material layer and the second material layer are electrically connected through the opening,
In the region of the second material layer present in the aperture, 12
A semiconductor device in which an element belonging to Groups 15 to 15 is present at a higher concentration than other regions.
【請求項2】半導体層と、前記半導体層上に形成され、
開孔を有する絶縁層と、アルミニウムまたはアルミニウ
ムを主成分とする材料層と、を有する半導体装置であっ
て、前記半導体層と前記材料層とが、前記開孔を通じて
電気的に接続され、前記開孔に存在する前記材料層の領
域には、12〜15族に属する元素が他の領域と比較し
て高濃度に存在していることを特徴とする半導体装置。
2. A semiconductor layer, formed on the semiconductor layer,
A semiconductor device comprising: an insulating layer having an opening; and aluminum or a material layer containing aluminum as a main component, wherein the semiconductor layer and the material layer are electrically connected to each other through the opening. A semiconductor device, wherein an element belonging to Group 12 to 15 is present at a higher concentration in a region of the material layer existing in the hole than in other regions.
【請求項3】請求項1または請求項2において、前記1
2〜15族に属する元素は、ゲルマニウム、スズ、ガリ
ウム、亜鉛、インジウム、アンチモンから選ばれた一種
または複数種類の元素であることを特徴とする半導体装
置。
3. The method according to claim 1, wherein
A semiconductor device, wherein the element belonging to Group 2 to 15 is one or more elements selected from germanium, tin, gallium, zinc, indium, and antimony.
【請求項4】アルミニウムまたはアルミニウムを主成分
とする第1の材料層を形成する工程と前記第1の材料層
上に絶縁層を形成する工程と、前記絶縁層に開孔を形成
し、前記開孔の底部において、前記第1の材料層を露呈
させる工程と、アルミニウムまたはアルミニウムを主成
分とする第2の材料層を形成する工程と、前記第2の材
料層と接して、12〜15族に属する元素を含む溶液を
塗布し、前記元素を含む層を形成する工程と、加熱処理
を加え、前記第2の材料層を流動化させる工程と、を有
することを特徴とする半導体装置の作製方法。
4. A step of forming a first material layer containing aluminum or aluminum as a main component, a step of forming an insulating layer on the first material layer, and forming an opening in the insulating layer. Exposing the first material layer at the bottom of the opening, forming aluminum or a second material layer containing aluminum as a main component, and contacting the second material layer with 12 to 15 A step of applying a solution containing an element belonging to group III to form a layer containing the element, and applying a heat treatment to fluidize the second material layer. Production method.
【請求項5】半導体層を形成する工程と、前記半導体層
上に絶縁層を形成する工程と、前記絶縁層に開孔を形成
し、前記開孔の底部において、前記半導体層を露呈させ
る工程と、アルミニウムまたはアルミニウムを主成分と
する材料層を形成する工程と、前記材料層と接して、1
2〜15族に属する元素を含む溶液を塗布し、前記元素
を含む層を形成する工程と、加熱処理を加え、前記材料
層を流動化させる工程と、を有することを特徴とする半
導体装置の作製方法。
5. A step of forming a semiconductor layer, a step of forming an insulating layer on the semiconductor layer, a step of forming an opening in the insulating layer, and exposing the semiconductor layer at a bottom of the opening. Forming a material layer containing aluminum or aluminum as a main component;
A step of applying a solution containing an element belonging to Groups 2 to 15 to form a layer containing the element; and performing a heat treatment to fluidize the material layer. Production method.
【請求項6】請求項4または請求項5において、前記1
2〜15族に属する元素は、ゲルマニウム、スズ、ガリ
ウム、亜鉛、インジウム、アンチモンから選ばれた一種
または複数種類の元素であることを特徴とする半導体装
置の作製方法。
6. The method according to claim 4, wherein
A method for manufacturing a semiconductor device, wherein the element belonging to Groups 2 to 15 is one or more elements selected from germanium, tin, gallium, zinc, indium, and antimony.
【請求項7】請求項4乃至6のいずれか一において、前
記12〜15族に属する元素を含む溶液とは、酸化ゲル
マニウム、塩化ゲルマニウム、臭化ゲルマニウム、硫化
ゲルマニウムまたは酢酸ゲルマニウムから選ばれた化合
物の水溶液であることを特徴とする半導体装置の作製方
法。
7. The solution according to claim 4, wherein the solution containing an element belonging to Groups 12 to 15 is a compound selected from germanium oxide, germanium chloride, germanium bromide, germanium sulfide, and germanium acetate. A method for manufacturing a semiconductor device, characterized by being an aqueous solution of:
JP11427198A 1998-04-09 1998-04-09 Method for manufacturing semiconductor device Expired - Fee Related JP4190612B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11427198A JP4190612B2 (en) 1998-04-09 1998-04-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11427198A JP4190612B2 (en) 1998-04-09 1998-04-09 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH11298007A true JPH11298007A (en) 1999-10-29
JP4190612B2 JP4190612B2 (en) 2008-12-03

Family

ID=14633645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11427198A Expired - Fee Related JP4190612B2 (en) 1998-04-09 1998-04-09 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4190612B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311984A (en) * 2003-03-26 2004-11-04 Semiconductor Energy Lab Co Ltd Process for fabricating semiconductor device
JP2012038821A (en) * 2010-08-04 2012-02-23 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device and semiconductor device
WO2019220266A1 (en) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 Semiconductor device, and semiconductor device manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311984A (en) * 2003-03-26 2004-11-04 Semiconductor Energy Lab Co Ltd Process for fabricating semiconductor device
JP4509622B2 (en) * 2003-03-26 2010-07-21 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2012038821A (en) * 2010-08-04 2012-02-23 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device and semiconductor device
WO2019220266A1 (en) * 2018-05-18 2019-11-21 株式会社半導体エネルギー研究所 Semiconductor device, and semiconductor device manufacturing method
JPWO2019220266A1 (en) * 2018-05-18 2021-06-10 株式会社半導体エネルギー研究所 Semiconductor devices and methods for manufacturing semiconductor devices

Also Published As

Publication number Publication date
JP4190612B2 (en) 2008-12-03

Similar Documents

Publication Publication Date Title
JP6495973B2 (en) Liquid crystal display
JP3402400B2 (en) Manufacturing method of semiconductor integrated circuit
US6396147B1 (en) Semiconductor device with metal-oxide conductors
US6369410B1 (en) Semiconductor device and method of manufacturing the semiconductor device
US6677221B2 (en) Semiconductor device and the fabricating method therefor
KR100654927B1 (en) semiconductor device and manufacturing method thereof
US6590227B2 (en) Active matrix display device
JP3253808B2 (en) Semiconductor device and manufacturing method thereof
US20050042798A1 (en) Method of fabricating display device
JPH07106594A (en) Semiconductor device and its forming method
JPH09311342A (en) Display device
JP4312851B2 (en) Semiconductor device and manufacturing method thereof
JPH11112002A (en) Semiconductor device and manufacture therefor
KR100395705B1 (en) Semiconductor device forming method
JP3980159B2 (en) Method for manufacturing semiconductor device
US7348631B2 (en) Thin film transistor substrate and manufacturing method for the same
JPH07209672A (en) Electronic device with light nonemission type display
JP2000315798A (en) Semiconductor device and its manufacture
JPH11261075A (en) Semiconductor device and its manufacture
JPH11330478A (en) Manufacture of semiconductor device
JPH11112001A (en) Semiconductor device and manufacture therefor
JP4190612B2 (en) Method for manufacturing semiconductor device
JPH11261076A (en) Semiconductor device and its manufacture
JP3942878B2 (en) Method for manufacturing semiconductor device
JP2000200763A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees