JPH11297711A - Manufacture of semiconductor wafer and epitaxial wafer for heterobipolar transistor - Google Patents

Manufacture of semiconductor wafer and epitaxial wafer for heterobipolar transistor

Info

Publication number
JPH11297711A
JPH11297711A JP9931398A JP9931398A JPH11297711A JP H11297711 A JPH11297711 A JP H11297711A JP 9931398 A JP9931398 A JP 9931398A JP 9931398 A JP9931398 A JP 9931398A JP H11297711 A JPH11297711 A JP H11297711A
Authority
JP
Japan
Prior art keywords
layer
emitter
growth
manufacturing
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9931398A
Other languages
Japanese (ja)
Inventor
Takeshi Meguro
健 目黒
Harunori Sakaguchi
春典 坂口
Jiro Wada
次郎 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP9931398A priority Critical patent/JPH11297711A/en
Publication of JPH11297711A publication Critical patent/JPH11297711A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To eliminate the interrupt of growth between a base and an emitter for temperature rise, when having an emitter layer grown following the growth of the base layer of an epitaxial wafer for an HBT(heterobipolar transistor). SOLUTION: In this manufacturing method, an organometallic vapor phase epitaxy(MOVPE) method or a gas source molecular beam epitaxial growth(MBE) method is used and an n-type collector contact layer 2, an n-type collector layer 3, a p-type GaAs base layer 4, an n-type AlGaAs emitter layer 5 and an n-type emitter contact layer 6 are made to grow successively. In this case, at the epitaxial growing of the AlGaAs emitter layer 5, triethylgallium(TEG) is used as a gallium(Ga) source, and the growth temperature of the emitter layer 5 is made identical to the growing temperature of the base layer 4 in the temperature range of 500 deg.C-550 deg.C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェハの製
造方法およびこれを用いて製造したヘテロバイポーラト
ランジスタ(HBT)用エピタキシャルウェハ、特にA
lGaAs/GaAs系HBTの電流増幅率βの改善に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor wafer and an epitaxial wafer for a hetero-bipolar transistor (HBT) manufactured by using the method, and more particularly to an A-type epitaxial wafer.
The present invention relates to improvement of current amplification factor β of 1GaAs / GaAs HBT.

【0002】[0002]

【従来の技術】エミッタ・ベース接合にヘテロ接合を用
いたヘテロ接合バイポーラトランジスタ(HBT)は、
エミッタ層のバンドギャップがベース層のバンドギャッ
プよりも広いことにより、エミッタ注入孔率を高くする
ことができるため、超高速、高出力デバイスとしての利
用が期待されている。特に、AlGaAs/GaAsを
材料とするHBTは、高速性・高電流駆動能力に優れて
いるため、光通信用の高速電子デバイスとして開発が盛
んに行われている。
2. Description of the Related Art A hetero-junction bipolar transistor (HBT) using a hetero-junction for an emitter-base junction is known.
When the band gap of the emitter layer is wider than the band gap of the base layer, the porosity of the emitter can be increased. Therefore, it is expected to be used as an ultra-high-speed and high-output device. In particular, HBTs made of AlGaAs / GaAs are excellent in high-speed operation and high-current driving capability, and are therefore being actively developed as high-speed electronic devices for optical communication.

【0003】このGaAs/AlGaAs系HBTを構
成する化合物半導体層は、主としてエピタキシャル成長
法により結晶成長されている。そして、このGaAs等
の化合物半導体のエピタキシャル成長法としては、現
在、有機金属気相成長(MOVPE)法が一般的に用い
られている。即ち、GaAsやAlGaAs等を有機金
属気相成長させる際には、Gaの原料としてトリメチル
ガリウム(TMG)を、Alの原料としてトリメチルア
ルミニウム(TMAl)を、また、Asの原料にはアル
シン(AsH3 )を用いて成長温度を600℃〜700
℃にして成長させている。
The compound semiconductor layer constituting the GaAs / AlGaAs-based HBT is mainly grown by an epitaxial growth method. As a method of epitaxially growing a compound semiconductor such as GaAs, a metal organic chemical vapor deposition (MOVPE) method is currently generally used. That is, when GaAs, AlGaAs or the like is subjected to metal organic chemical vapor deposition, trimethyl gallium (TMG) is used as a Ga source, trimethyl aluminum (TMAl) is used as an Al source, and arsine (AsH 3 ) is used as an As source. ) To a growth temperature of 600 ° C. to 700 ° C.
℃ to grow.

【0004】ところで、HBT用エピタキシャルウェハ
は、構造上、高濃度p型GaAsベース層と、その層の
前後に高急峻なpn接合が必要になる。そのためp型ド
ーパントをGaAs層に高濃度にドープしてやる必要が
ある。従来、GaAs層にドーパントするp型ドーパン
トとして、亜鉛(Zn)、ベリリウム(Be)、マグネ
シウム(Mg)が用いられてきた。
Incidentally, the epitaxial wafer for HBT requires a high-concentration p-type GaAs base layer, and a high-steep pn junction before and after the layer. Therefore, it is necessary to dope the GaAs layer with a p-type dopant at a high concentration. Conventionally, zinc (Zn), beryllium (Be), and magnesium (Mg) have been used as p-type dopants for doping the GaAs layer.

【0005】最近では、GaAs/AlGaAs系HB
Tにおいて、エピタキシャル成長技術の発展に伴い、G
aAsぺ一ス層のp型不純物として従来用いられてきた
亜鉛やベリリウムに代わり、高い不純物濃度(最大1×
1020cm-3程度)が実現できかつ拡散定数が非常に小さ
いp型不純物として理想的なカーボンが用いられるよう
になった。このカーボン源としては四臭化炭素(CBr
4 )等のハロゲン化炭素がある。しかし、このCBr4
等をカーボン源として用いた場合、GaAs結晶の成長
温度が高いとドーピング効率が悪化し、目標とする10
19cm-3台半ばの不純物濃度を得ることが難しくなり、ま
たハロゲン化炭素のハロゲン基によるエッチング作用が
起こり、エピタキシャルウェハの表面に曇りが発生す
る。このため、良好な表面と結晶性を満足するGaAs
ベース層を得るためには、GaAsベース層の成長温度
を下げる必要があった。
Recently, GaAs / AlGaAs based HB
At T, with the development of epitaxial growth technology, G
High impurity concentration (maximum 1 ×) instead of zinc or beryllium, which has been conventionally used as the p-type impurity of the aAs layer,
( Approximately 10 20 cm −3 ), and ideal carbon has been used as a p-type impurity having a very small diffusion constant. The carbon source is carbon tetrabromide (CBr).
4 ) There are halogenated carbons. However, this CBr 4
In the case where GaAs is used as a carbon source, if the growth temperature of the GaAs crystal is high, the doping efficiency deteriorates.
It is difficult to obtain an impurity concentration of the order of 19 cm −3 or less, and the etching action is caused by the halogen group of the halogenated carbon, and the surface of the epitaxial wafer is fogged. Therefore, GaAs that satisfies good surface and crystallinity
In order to obtain a base layer, it was necessary to lower the growth temperature of the GaAs base layer.

【0006】一方、エミッタ層のAlGaAs結晶の成
長には、従来よりIII 族原料としてTMGとTMAlが
用いられており、上記ベース層の成長温度の低下に伴っ
てAlGaAsの成長温度を下げると、TMAl原料自
体に含まれる酸素やカーボンが結晶中に入り込み、深い
エネルギー順位やカーボンアクセプタによるドナーの補
償が起き、結晶の質が悪化して、HBTの電流増幅率β
や素子の寿命が低下してしまう。また成長温度を下げる
と、成長モードが原料律速モードから供給律速モードに
替わり、膜厚の均一性も悪化してしまう。これは素子の
製造の歩留に直接影響を与えるため、重要な問題にな
る。
On the other hand, TMG and TMAl have conventionally been used as Group III raw materials for the growth of the AlGaAs crystal of the emitter layer. When the growth temperature of the AlGaAs is lowered along with the lowering of the growth temperature of the base layer, the TMAl Oxygen or carbon contained in the raw material itself penetrates into the crystal, and the donor is compensated by a deep energy order or a carbon acceptor, thereby deteriorating the quality of the crystal and increasing the current amplification factor β of the HBT.
And the life of the element is shortened. Also, when the growth temperature is lowered, the growth mode is switched from the raw material rate control mode to the supply rate control mode, and the uniformity of the film thickness is deteriorated. This is an important problem because it directly affects the yield of device fabrication.

【0007】そこで、図1の左側欄に示すように、従来
の半導体ウェハの製造方法においては、通常高周波デバ
イス用エピタキシャルウェハの成長に用いる成長温度
(600℃〜700℃)より低温(例えば520℃)で
ベース層を成長させている。従って、エミッタ層となる
AlGaAsの成長温度は600℃〜700℃であるた
め、ベース層の成長後、エミッタ層を成長する際に成長
中断を設け、半導体成長装置を昇温してからエミッタ層
を成長させている。
Therefore, as shown in the left column of FIG. 1, in the conventional method of manufacturing a semiconductor wafer, the growth temperature (for example, 520 ° C.) is lower than the growth temperature (600 ° C. to 700 ° C.) normally used for growing an epitaxial wafer for a high-frequency device. ) Grows the base layer. Therefore, since the growth temperature of AlGaAs serving as the emitter layer is 600 ° C. to 700 ° C., after the base layer is grown, the growth is interrupted when the emitter layer is grown, and after the semiconductor growth apparatus is heated, the emitter layer is cooled. Growing.

【0008】[0008]

【発明が解決しようとする課題】前述の通り、従来技術
では、AlGaAs結晶からなるエミッタ層の質を上げ
ようとすると、ベース層の成長とエミッタ層の成長との
間に、必ず、成長温度を変更するための成長中断を入れ
る必要があった。
As described above, in the prior art, in order to improve the quality of the emitter layer made of AlGaAs crystal, the growth temperature must be increased between the growth of the base layer and the growth of the emitter layer. We had to put in a growth break to change.

【0009】しかし、この成長中断により、ベース・エ
ミッタ層界面に熱的ダメージによる欠陥などが入り、こ
の欠陥を介してベース電流がエミッタ側に流れ込み、電
流増幅率βや寿命を低下させてしまうことが分かってき
た。そこで、この問題点を解決するため、従来方法と同
等のエミッタ層のAlGaAs結晶性を保ちながら、ベ
ース・エミッタ間の成長の中断を無くすこと、もしくは
成長中断時間を短縮することのできる製造技術の提供が
望まれている。
However, due to the interruption of the growth, a defect due to thermal damage enters the interface between the base and the emitter layer, and the base current flows to the emitter side via the defect, thereby reducing the current amplification factor β and the life. I knew it. Therefore, in order to solve this problem, a manufacturing technique capable of eliminating the interruption of the growth between the base and the emitter or shortening the growth interruption time while maintaining the AlGaAs crystallinity of the emitter layer equivalent to that of the conventional method. Provision is desired.

【0010】本発明の目的は、MOVPE法またはガス
ソースMBE(分子線エピタキシャル成長)法を用いて
ベース層とエミッタ層を成長させる半導体ウェハの製造
方法において、上記課題を解決し、エミッタ層の従来方
法と同等のAlGaAs結晶性を保ちながら、ベース・
エミッタ間の成長の中断を無くすこと、もしくは成長中
断時間を短縮することのできる半導体ウェハの製造方法
およびそれにより製造したHBT用エピタキシャルウェ
ハを提供することにある。
An object of the present invention is to solve the above-mentioned problems in a method of manufacturing a semiconductor wafer in which a base layer and an emitter layer are grown by MOVPE or gas source MBE (Molecular Beam Epitaxial Growth). While maintaining the same AlGaAs crystallinity as the base,
An object of the present invention is to provide a method of manufacturing a semiconductor wafer capable of eliminating the interruption of the growth between the emitters or shortening the interruption time of the growth, and an epitaxial wafer for HBT manufactured by the method.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
Means for Solving the Problems In order to achieve the above object, the present invention is configured as follows.

【0012】請求項1に記載の発明は、MOVPE法ま
たはガスソースMBE法を用い、n型の伝導を示すコレ
クタコンタクト層と、n型の伝導を示すコレクタ層と、
p型の伝導を示すGaAs(ガリウム砒素)結晶からな
るベース層と、前記ベース層に対してへテロ接合を形成
するn型の伝導を示すAlGaAs(アルミニウムガリ
ウム砒素)結晶からなるエミッタ層と、n型の伝導を示
すエミッタコンタクト層とを順次成長させた半導体ウェ
ハの製造方法において、前記エミッタ層のエピタキシャ
ル成長に際し、ガリウム(Ga)源としてトリエチルガ
リウム(TEG)を用い、エミッタ層の成長温度をベー
ス層の成長温度以上550℃以下とするものである。こ
のエミッタ層のエピタキシャル成長に際し、アルミニウ
ム(Al)源としては、トリメチルアルミニウム(TM
Al)を用いることができる(請求項2)。
According to the first aspect of the present invention, a collector contact layer exhibiting n-type conduction, a collector layer exhibiting n-type conduction,
a base layer made of GaAs (gallium arsenide) crystal showing p-type conductivity, an emitter layer made of AlGaAs (aluminum gallium arsenide) crystal showing n-type conductivity forming a heterojunction with the base layer, and n In the method of manufacturing a semiconductor wafer in which an emitter contact layer exhibiting a negative conduction is sequentially grown, triethylgallium (TEG) is used as a gallium (Ga) source, and the growth temperature of the emitter layer is controlled by a base layer during epitaxial growth of the emitter layer. At a growth temperature of 550 ° C. or higher. In the epitaxial growth of the emitter layer, trimethyl aluminum (TM) is used as an aluminum (Al) source.
Al) can be used (claim 2).

【0013】このように構成することで、ベース・エミ
ッタ層界面に従来の成長中断による熱的ダメージによる
欠陥を生じさせないで、従来方法と同等のAlGaAs
結晶性を呈するAlGaAsエミッタ層を成長させるこ
とができる。従って、本発明の製造方法によれば、従来
のベース・エミッタ間の成長の中断を無くし、もしくは
成長中断時間を短縮しつつ、高い電流増幅率βと高寿命
の半導体ウェハを得ることができる。
[0013] With such a structure, a defect due to thermal damage due to the conventional interruption of the growth is not generated at the interface between the base and the emitter layer, and AlGaAs equivalent to the conventional method is formed.
An AlGaAs emitter layer exhibiting crystallinity can be grown. Therefore, according to the manufacturing method of the present invention, a semiconductor wafer having a high current amplification factor β and a long life can be obtained while eliminating the conventional interruption of the growth between the base and the emitter or shortening the interruption time of the growth.

【0014】本発明においては、上記エミッタ層のエピ
タキシャル成長温度を具体的には500℃〜550℃と
する(請求項3)。このように、AlGaAsエミッタ
層の成長温度を500℃〜550℃に限定した理由は次
による。即ち、本発明者等が試験を繰り返した結果、原
料にTEGとアルシンを用いたGaAs結晶の場合、膜
厚均一性の良い原料輸送律速で成長する温度範囲は、お
およそ400℃〜550℃であった。他方、原料にTM
Alとアルシンを用いたAlAs結晶の場合、膜厚均一
性の良い原料輸送律速で成長する温度範囲の下限は、意
外なことに従来考えられていた550℃程度よりもさら
に低温の500℃程度であることが分かった。両者よ
り、TEGとTMAlとアルシンを用いたAlGaAs
結晶の場合、これを膜厚均一性の良い原料輸送律速で成
長する温度範囲は、500℃〜550℃となるためであ
る。
In the present invention, the epitaxial growth temperature of the emitter layer is specifically set at 500 ° C. to 550 ° C. (claim 3). The reason why the growth temperature of the AlGaAs emitter layer is limited to 500 ° C. to 550 ° C. is as follows. That is, as a result of repeating the test by the present inventors, in the case of a GaAs crystal using TEG and arsine as the raw materials, the temperature range in which the growth of the raw materials with good uniformity in film thickness is controlled is approximately 400 ° C. to 550 ° C. Was. On the other hand, TM
In the case of an AlAs crystal using Al and arsine, the lower limit of the temperature range in which the material is transported with good film thickness uniformity and the rate is controlled is surprisingly about 500 ° C., which is lower than the conventionally considered about 550 ° C. I found it. From both, AlGaAs using TEG, TMAl and arsine
This is because, in the case of a crystal, the temperature range in which the crystal is grown at a rate of controlling the raw material transport with good uniformity of the film thickness is 500 ° C. to 550 ° C.

【0015】本発明においては、ベース層のエピタキシ
ャル成長に際しても、ガリウム(Ga)源としてトリエ
チルガリウム(TEG)を用いると、エミッタ層の成長
の場合と同じ材料になるため有利である(請求項4)。
また、ベース層のエピタキシャル成長に際し、p型のド
ーパントに四臭化炭素(CBr4 )を用いることができ
る。
In the present invention, it is advantageous to use triethylgallium (TEG) as the gallium (Ga) source in epitaxial growth of the base layer because the same material as in the growth of the emitter layer is used. .
In the epitaxial growth of the base layer, carbon tetrabromide (CBr 4 ) can be used as a p-type dopant.

【0016】本発明の製造方法において最も好ましいの
は、ベース層とエミッタ層のエピタキシャル成長温度を
一致させる形態である(請求項6)。このようにする
と、ベース層の成長に続いて温度昇温の中断を全く必要
とせずに次のエミッタ層の成長ができるためである。
In the manufacturing method of the present invention, the most preferable mode is one in which the epitaxial growth temperatures of the base layer and the emitter layer are matched. This is because the next emitter layer can be grown without interrupting the temperature rise after the growth of the base layer.

【0017】本発明の製造方法においては、ベース層と
エミッタ層の間に厚さ1〜8nmのアンドープGaAsス
ペーサ層を成長させてもよい(請求項7)。このような
スペーサ層を設けることにより、エミッタ層にp型ドー
パントであるカーボンが入り込むのを抑止することがで
き、へテロ界面とpn界面のずれをある程度解消するこ
とができる。この請求項7の発明において、アンドープ
GaAsスペ−サ層の厚さを1〜8nmと数値限定した理
由は、次による。即ち、1nm以上の厚さでスペーサ層を
入れないと、エミッタ層にp型ドーパントであるカーボ
ンが入り込むのを抑止し、へテロ界面とpn界面のずれ
を解消する、という効果がなく、他方、あまりスペーサ
層を厚くして8nmを超えるようにすると、エミッタ層か
らベース層に注入される電子に対して障壁となるため、
コレクタ電流が減り電流増幅率βが低下するためであ
る。
In the manufacturing method of the present invention, an undoped GaAs spacer layer having a thickness of 1 to 8 nm may be grown between the base layer and the emitter layer. By providing such a spacer layer, entry of carbon, which is a p-type dopant, into the emitter layer can be suppressed, and a shift between the hetero interface and the pn interface can be eliminated to some extent. The reason why the thickness of the undoped GaAs spacer layer is numerically limited to 1 to 8 nm in the invention of claim 7 is as follows. That is, if the spacer layer is not inserted with a thickness of 1 nm or more, the effect of suppressing the entry of carbon, which is a p-type dopant, into the emitter layer and eliminating the shift between the hetero interface and the pn interface has no effect. If the thickness of the spacer layer is too large to exceed 8 nm, it becomes a barrier to electrons injected from the emitter layer to the base layer.
This is because the collector current decreases and the current amplification factor β decreases.

【0018】請求項8の発明は、上記請求項1、2、
3、4、5、6又は7記載の半導体ウェハの製造方法を
用いて製造したヘテロバイポーラトランジスタ用エピタ
キシャルウェハである。良好な膜厚均一性を有しかつ電
流増幅率βと素子寿命を改善したHBT用エピタキシャ
ルウェハが提供され、HBT素子の歩留と特性を大幅に
向上させることが可能になる。
The invention according to claim 8 is the invention according to claims 1 and 2,
An epitaxial wafer for a hetero-bipolar transistor manufactured using the method for manufacturing a semiconductor wafer described in 3, 4, 5, 6, or 7. An HBT epitaxial wafer having good film thickness uniformity and improved current amplification factor β and device life is provided, and it is possible to greatly improve the yield and characteristics of HBT devices.

【0019】本発明の要点は、AlGaAsエミッタ層
の成長においてGa源にTEGを用いることにあり、こ
れによりCBr4 を用いたGaAs系ベース層の最適成
長温度500℃〜550℃においても、良好な膜厚均一
性が得られる原料輸送律速モードで、エミッタ層を成長
することができ、かつ従来方法であるTMG、TMAl
を用いた成長温度600℃程度のAlGaAs結晶とほ
ぼ同等程度の十分に低い酸素及びカーボン濃度を実現し
たAlGaAsエミッタ層を成長することができ、かつ
ベース層とエミッタ層間に成長温度を変更するための成
長中断を入れる必要が無くなり、欠陥の非常に少ないベ
ース・エミッタ界面を実現できる。
The gist of the present invention resides in the use of TEG as a Ga source in the growth of an AlGaAs emitter layer, thereby providing a good GaAs base layer using CBr 4 even at an optimum growth temperature of 500 ° C. to 550 ° C. An emitter layer can be grown in a material transport rate-controlling mode in which film thickness uniformity can be obtained.
To grow an AlGaAs emitter layer having a sufficiently low oxygen and carbon concentration substantially equivalent to that of an AlGaAs crystal having a growth temperature of about 600 ° C. using a semiconductor layer, and changing the growth temperature between the base layer and the emitter layer. There is no need to interrupt growth, and a base-emitter interface with very few defects can be realized.

【0020】[0020]

【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment.

【0021】(実施形態1)本発明を適用した第1の実
施形態に係るAlGaAs/GaAs系HBTウェハの
構造を図2に示す。図2において、半絶縁性GaAs基
板1上に、コレクタコンタクト層2と、コレクタ層3と
が積層されている。上記コレクタコンタクト層2は厚さ
500nm、キャリア濃度5×1018cm-3のn+ 型GaA
s層から、また上記コレクタ層3は厚さ500nm、キャ
リア濃度2×1016cm-3のn- 型GaAs層から構成さ
れている。
(Embodiment 1) FIG. 2 shows the structure of an AlGaAs / GaAs HBT wafer according to a first embodiment of the present invention. In FIG. 2, a collector contact layer 2 and a collector layer 3 are stacked on a semi-insulating GaAs substrate 1. N of the collector contact layer 2 has a thickness 500 nm, carrier concentration 5 × 10 18 cm -3 + -type GaA
The collector layer 3 is composed of an n -type GaAs layer having a thickness of 500 nm and a carrier concentration of 2 × 10 16 cm −3 .

【0022】4は上記コレクタ層3上に形成された厚さ
100nm、キャリア濃度が4×1019cm-3のp+ 型Ga
Asベース層で、その上にはエミッタ層5が形成されて
いる。
Reference numeral 4 denotes a p + -type Ga layer formed on the collector layer 3 and having a thickness of 100 nm and a carrier concentration of 4 × 10 19 cm -3.
An As base layer, on which an emitter layer 5 is formed.

【0023】エミッタ層5は、Siドープによるキャリ
ア濃度5×1017cm-3、厚さ120nmのn型Al0.25
0.75As層5aと、この層5aの上にAlAs混晶比
xを0.25から0まで徐々に減少させて成長した、厚
さ約30nm、Siドープによるキャリア濃度5×1017
cm-3から5×1018cm-3のn+ 型Alx Ga1-x Asグ
レーデッド層5bとから構成されている。
The emitter layer 5 is made of n-type Al 0.25 G having a carrier concentration of 5 × 10 17 cm −3 and a thickness of 120 nm by Si doping.
a 0.75 As layer 5a and a carrier concentration 5 × 10 17 by Si doping, grown on this layer 5a by gradually decreasing the AlAs mixed crystal ratio x from 0.25 to 0.
and an n + -type Al x Ga 1 -x As graded layer 5b of cm −3 to 5 × 10 18 cm −3 .

【0024】そして、エミッタ層5上には、エミッタコ
ンタクト層6として、厚さ100nm、Siドープによる
キャリア濃度5×1018cm-3のn+ 型GaAs層6a
と、この層6aの上に形成された厚さ50nm、Seドー
プによるキャリア濃度が1×1019cm-3から4×1019
cm-3のn+ 型Iny Ga1-y As(y=0→0.5)グ
レーデッド層6bと、このグレーデッド層6bの上に形
成された厚さ50nm、Seドープによるキャリア濃度4
×1019cm-3のn+ 型In0.5 Ga0.5 As層6cと
が、順に積層されている。
On the emitter layer 5, an n + -type GaAs layer 6 a having a thickness of 100 nm and a carrier concentration of 5 × 10 18 cm −3 by Si doping is formed as an emitter contact layer 6.
And a thickness of 50 nm formed on this layer 6a and a carrier concentration by Se doping of 1 × 10 19 cm −3 to 4 × 10 19
cm −3 n + -type In y Ga 1 -y As (y = 0 → 0.5) graded layer 6 b, 50 nm thick formed on graded layer 6 b, carrier concentration by Se doping 4
× 10 19 cm −3 n + type In 0.5 Ga 0.5 As layers 6c are sequentially stacked.

【0025】次に、以上のようなHBT用エピタキシャ
ルウェハの製造方法について説明する。
Next, a method for manufacturing the above-described epitaxial wafer for HBT will be described.

【0026】有機金属気相成長法MOVPE(Metal Or
ganic Vaper Phase Epitaxy )法により、図1に示すウ
ェハ構造をエピタキシャル成長させる。成長原料には、
Gaの原料としてトリエチルガリウム(TEG)、Al
原料としてTMAl(トリメチルアルミニウム)又はT
EAl(トリエチルアルミニウム)、As原料としてA
sH3 (アルシン)を用いる。さらに、n形のドーパン
ト原料としてジシラン(Si2 6 )、セレン化水素
(H2 Se)を、p形のドーパント原料として炭素
(C)のハロゲン化物(CBr4 、CCl4 等)を用い
る。
Metal organic vapor phase epitaxy MOVPE (Metal Or
The wafer structure shown in FIG. 1 is epitaxially grown by the ganic vapor phase epitaxy method. Growth materials include:
Triethyl gallium (TEG), Al as a raw material of Ga
TMAl (trimethylaluminum) or T as raw material
EAl (triethylaluminum), As raw material A
sH 3 (arsine) is used. Further, disilane (Si 2 H 6 ) and hydrogen selenide (H 2 Se) are used as n-type dopant raw materials, and carbon (C) halides (CBr 4 , CCl 4, etc.) are used as p-type dopant raw materials.

【0027】図示してない反応管内のサセプタに半絶縁
性GaAs基板1を配置し、高周波コイルによりサセプ
タを加熱して、GaAs基板1を暖める。
A semi-insulating GaAs substrate 1 is placed on a susceptor in a reaction tube (not shown), and the susceptor is heated by a high-frequency coil to heat the GaAs substrate 1.

【0028】GaAs層2,3,4,6aを成長する場
合、TEG(トリエチルガリウム)とAsH3 (アルシ
ン)を反応管へ送り込み、GaAs基板1上でTEGと
AsH3 の熱分解を生じさせ、GaAs結晶を成長させ
る。また、AlGaAs層5a,5bの結晶の場合に
は、TEGとTMAl(トリメチルアルミニウム)とA
sH3 を同時に流し、同一反応管中で連続的に成長す
る。
When growing the GaAs layers 2, 3 , 4, 6a, TEG (triethyl gallium) and AsH 3 (arsine) are fed into a reaction tube, and TEG and AsH 3 are thermally decomposed on the GaAs substrate 1, A GaAs crystal is grown. In the case of crystals of the AlGaAs layers 5a and 5b, TEG, TMAl (trimethylaluminum) and A
Simultaneously flow sH 3 and grow continuously in the same reaction tube.

【0029】これらコレクタコンタクト層2、コレクタ
層3、ベース層4、エミッタ層5及びエミッタコンタク
ト層6の化合物半導体を成長させる際には、成長温度を
500℃〜550℃の範囲内の一定温度に保って成長さ
せる。
When growing the compound semiconductors of the collector contact layer 2, the collector layer 3, the base layer 4, the emitter layer 5, and the emitter contact layer 6, the growth temperature is set to a constant temperature in the range of 500 ° C. to 550 ° C. Keep and grow.

【0030】ドーピング材料は、コレクタコンタクト層
2及びコレクタ層3についてはドーパント原料としてジ
シランSi2 6 を用いてSiをドープする。ベース層
4のドーピング材料にはここではCのハロゲン化物とし
てCBr4 を用いる。また、エミッタ層5のn型Al
0.25Ga0.75As層5aについてもSi2 6 を用いて
Siをドープする。そして、n+ 型InGaAsエミッ
タコンタクト層6については、セレン化水素(H2
e)を用いてSeをドープする。
As the doping material, the collector contact layer 2 and the collector layer 3 are doped with Si using disilane Si 2 H 6 as a dopant material. Here, CBr 4 is used as a doping material for the base layer 4 as a C halide. Further, the n-type Al
The 0.25 Ga 0.75 As layer 5 a is also doped with Si using Si 2 H 6 . Then, for the n + -type InGaAs emitter contact layer 6, hydrogen selenide (H 2 S
e) is doped with Se.

【0031】まず、半絶縁性GaAs基板1上に、コレ
クタコンタクト層2としてn+ 型GaAs結晶を成長す
るには、TEGa及びAsH3 ガス中にドーパントガス
のSi2 6 (ジシラン)を同時に流し、大量のSiを
ガス中にドーピングしながらGaAs結晶を成長する。
その上にコレクタ層3としてn- 型GaAs結晶を成長
する場合には、TMG及びAsH3 ガス中にSi2 6
を同時に流し、少量のSiをドーピングしながらn-
GaAs結晶を成長させる。
First, in order to grow an n + -type GaAs crystal as a collector contact layer 2 on a semi-insulating GaAs substrate 1, Si 2 H 6 (disilane) as a dopant gas is simultaneously flowed into TEGa and AsH 3 gas. Growing a GaAs crystal while doping a large amount of Si into the gas.
When an n -type GaAs crystal is grown thereon as the collector layer 3, Si 2 H 6 is added to TMG and AsH 3 gas.
At the same time to grow an n -type GaAs crystal while doping a small amount of Si.

【0032】ベース層4については、ドーピング材料に
Cのハロゲン化物CBr4 を用いて、キャリア濃度4×
1019cm-3、厚さ約100nmのp型GaAsを成長させ
る。この場合、Cのハロゲン化物の供給量を一定とし、
V族原料の供給量を変化させてC濃度を制御することに
より、p型GaAsからなるベース層4のキャリア濃度
及び膜厚を制御することができる。ここでは、成長温度
を520℃、CBr4流量を4.9×10-2cc/分、T
EGa流量を2.0cc/分とした。このような条件で、
AsH3 流量を13〜98cc/分に変えると、キャリア
濃度は、0.6〜3.3×1019cm-3に変化した。一
方、成長速度は、AsH3 流量を変えても一定である。
なお、ベース層4のGaAsのp型ドーパントとして炭
素(C)を採用したのは、Cは拡散定数が小さいためH
BT素子の寿命が長く信頼性も高いためである。
The base layer 4 has a carrier concentration of 4 × using a halide CBr 4 of C as a doping material.
A p-type GaAs of 10 19 cm -3 and a thickness of about 100 nm is grown. In this case, the supply amount of the halide of C is fixed,
The carrier concentration and the film thickness of the base layer 4 made of p-type GaAs can be controlled by changing the supply amount of the group V raw material and controlling the C concentration. Here, the growth temperature is 520 ° C., the CBr 4 flow rate is 4.9 × 10 −2 cc / min,
The EGa flow rate was 2.0 cc / min. Under these conditions,
When the AsH 3 flow rate was changed from 13 to 98 cc / min, the carrier concentration changed from 0.6 to 3.3 × 10 19 cm −3 . On the other hand, the growth rate is constant even when the flow rate of AsH 3 is changed.
The reason why carbon (C) was adopted as the GaAs p-type dopant for the base layer 4 is that C has a small diffusion constant,
This is because the BT element has a long life and high reliability.

【0033】次に、上記ベース層4と同じ温度、つまり
520℃で、昇温用の中断時間を置くことなく、連続的
にエミッタ層5の結晶を成長させる。このエミッタ層5
としてn型AlGaAs層5a、5bの結晶を成長させ
る場合には、TEGa、TMAl及びAsH3 のガス中
にドーパントガスのSi2 6 (ジシラン)を同時に流
し、Siをガス中にドーピングしながらAlGaAs結
晶を成長する。
Next, the crystal of the emitter layer 5 is grown continuously at the same temperature as that of the base layer 4, that is, at 520 ° C. without any interruption time for raising the temperature. This emitter layer 5
AlGaAs n-type AlGaAs layer 5a, when growing 5b crystals, TEGa, flow Si 2 H 6 dopant gas in the gas TMAl and AsH 3 (the disilane) simultaneously, while Si doping in the gas as Grow crystals.

【0034】エミッタコンタクト層6としてn+ 型Ga
As層の結晶を成長する場合には、TEGaとAsH3
のガス中に、ドーパントガスとしてセレン化水素(H2
Se)を同時に流し、Seをガス中に多量にドーピング
しながらn+ 型GaAs結晶を成長する。
N + -type Ga as emitter contact layer 6
When growing a crystal of an As layer, TEGa and AsH 3 are used.
Of hydrogen selenide (H 2
Se) is simultaneously flowed, and an n + -type GaAs crystal is grown while doping Se into the gas in a large amount.

【0035】図1に、従来方法と、上記した実施形態の
製造方法で成長条件が変った部分についての詳細を記
す。比較のため、従来方法と本実施形態の方法とでHB
T用エピタキシャルウェハを成長し、簡易プロセスによ
りエミッタサイズ100ミクロン角の評価HBTを作製
し、電流密度103 A/cm2 での電流増幅率βを比較し
た。なお、Ga源にTEGを用いて成長したAlGaA
sエミッタ層の効果を確認するため、エミッタ層とベー
ス・エミッタ界面の形成方法以外の成長条件は同じとし
た。
FIG. 1 shows details of a portion where the growth conditions are changed between the conventional method and the manufacturing method of the above embodiment. For comparison, the conventional method and the method according to the present embodiment have different HB values.
An epitaxial wafer for T was grown, and an HBT having an emitter size of 100 μm square was manufactured by a simple process, and the current amplification factor β at a current density of 10 3 A / cm 2 was compared. Note that AlGaAs grown using TEG as a Ga source was used.
In order to confirm the effect of the s emitter layer, the growth conditions were the same except for the method of forming the emitter layer and the base-emitter interface.

【0036】電流増幅率βを評価した結果、図2の構造
例の場合、従来方法で成長したHBTの電流増幅率βは
29程度であるのに対して、本実施形態で成長したHB
Tの電流増幅率βは62となり、2倍程度改善すること
ができた。この電流増幅率βの改善は、エミッタ層の質
を従来程度に保ちつつ、ベース・エミッタ層界面の欠陥
を大幅に低減することにより、可能になったものと考え
られる。また、この欠陥はHBT素子の寿命にも大き
く、影響を与えることが分かっている。
As a result of evaluating the current amplification factor β, in the case of the structure example of FIG. 2, the current amplification factor β of the HBT grown by the conventional method is about 29,
The current amplification factor β of T was 62, which could be improved about twice. It is considered that the improvement of the current amplification factor β has been made possible by greatly reducing defects at the interface between the base and the emitter layer while maintaining the quality of the emitter layer at the same level as in the related art. Further, it has been found that this defect has a large effect on the life of the HBT element and has an effect.

【0037】よって本発明により、HBTのベース・エ
ミッタ層界面の欠陥を大幅に低減でき、また、このこと
により素子の寿命もかなり向上するといえる。
Therefore, according to the present invention, it can be said that defects at the interface between the base and the emitter layer of the HBT can be greatly reduced, and that the life of the device can be considerably improved.

【0038】上記実施形態においては、TEGとTMA
lを用いたAlGaAsエミッタ層の成長温度を520
℃に設定したが、この温度は500℃〜500℃の範囲
で任意に設定することができる。これは次のような根拠
に基づく。
In the above embodiment, TEG and TMA
The growth temperature of the AlGaAs emitter layer using
C., but this temperature can be arbitrarily set in the range of 500.degree. This is based on the following grounds.

【0039】まず、それぞれ単独の結晶について成長濃
度範囲の検討を行った。原料にTEGとアルシンを用い
たGaAs結晶の場合、膜厚均一性の良い原料輸送律速
で成長する温度範囲は、おおよそ400℃〜550℃で
あった。原料にTMAlとアルシンを用いたアルミニウ
ム砒素(AlAs)結晶の場合、意外なことに膜厚均一
性の良い原料輸送律速で成長する温度範囲の下限は、従
来考えられていた550℃程度よりもさらに低温の50
0℃程度であることが分かった。両者より、TEGとT
MAlとアルシンを用いたAlGaAs結晶では、膜厚
均一性の良い原料輸送律速で成長する温度範囲は、50
0℃〜550℃と見積もれる。上記実施形態は、この温
度範囲のほぼ中間の値として520℃と設定したもので
ある。
First, the growth concentration range of each single crystal was examined. In the case of a GaAs crystal using TEG and arsine as the raw materials, the temperature range in which the raw materials were transported with good film thickness uniformity and the rate was controlled was approximately 400 ° C. to 550 ° C. In the case of an aluminum arsenide (AlAs) crystal using TMAl and arsine as the raw materials, the lower limit of the temperature range in which the growth is controlled by the raw material transport with good uniformity of the film thickness is surprisingly higher than that of about 550 ° C. which has been conventionally considered. Cold 50
It was found that the temperature was about 0 ° C. From both, TEG and T
In the case of an AlGaAs crystal using MAl and arsine, the temperature range in which the growth of the source with the uniformity of the film thickness being uniform is limited to 50.
It is estimated to be 0 ° C to 550 ° C. In the above embodiment, 520 ° C. is set as a substantially middle value of this temperature range.

【0040】実際にTEGとTMAlを用い、この温度
範囲500℃〜550℃でAlGaAsを成長させる
と、膜厚均一性やAl混晶比は十分に良いことが確認で
きた。逆に、この温度範囲から外れると上記均一性は徐
々に悪化して行くことも確認した。
When AlGaAs was actually grown in this temperature range of 500 ° C. to 550 ° C. using TEG and TMAl, it was confirmed that the film thickness uniformity and the Al mixed crystal ratio were sufficiently good. Conversely, it was also confirmed that when the temperature deviates from this temperature range, the uniformity gradually deteriorates.

【0041】(実施形態2)第2の実施形態として、ベ
ース層4とエミッタ層5の間に、厚さ4nmのアンドープ
GaAsスペーサ層(図示せず)を設けた以外、図1と
同じ構造のHBTを製造した。その製造方法は、ベース
層4の成長工程に次いで、スペーサ層の成長工程が増え
るだけで、他は上記第1の実施形態と同じである。
(Embodiment 2) As a second embodiment, an undoped GaAs spacer layer (not shown) having a thickness of 4 nm is provided between the base layer 4 and the emitter layer 5, and has the same structure as that of FIG. HBT was manufactured. The manufacturing method thereof is the same as that of the first embodiment except that the number of steps of growing the spacer layer increases after the step of growing the base layer 4.

【0042】この第2の実施形態のHBT用エピタキシ
ャルウェハの製造に当たっては、上記ベース層4の成長
後、上記ベース層4と同じ温度、つまり520℃で、ベ
ース層4とエミッタ層5の間に、厚さ4nmのアンドープ
GaAsスペーサ層(図示せず)を成長した。これは、
エミッタ層にp型ドーパントであるカーボンが入り込む
のを抑止し、へテロ界面とpn界面のずれをある程度解
消するためである。
In manufacturing the HBT epitaxial wafer of the second embodiment, after the growth of the base layer 4, at the same temperature as the base layer 4, that is, at 520 ° C., between the base layer 4 and the emitter layer 5. An undoped GaAs spacer layer (not shown) having a thickness of 4 nm was grown. this is,
This is to prevent carbon, which is a p-type dopant, from entering the emitter layer, and to eliminate a gap between the hetero interface and the pn interface to some extent.

【0043】次に、上記ベース層4と同じ温度、正確に
はスペーサ層と同一温度、つまり520℃で、昇温用の
中断時間を置くことなく、連続的にエミッタ層5の結晶
を成長した。
Next, the crystal of the emitter layer 5 was continuously grown at the same temperature as that of the base layer 4, more precisely, at the same temperature as that of the spacer layer, that is, at 520 ° C. without any interruption time for raising the temperature. .

【0044】この第2の実施形態では、アンドープGa
Asスペ−サ層の厚さを4nmとしているが、この厚さは
1〜8nmであればよい。
In the second embodiment, undoped Ga
Although the thickness of the As spacer layer is 4 nm, the thickness may be 1 to 8 nm.

【0045】この厚さも実験的に求めた。スペーサ層以
外全く同じ成長条件(第1の実施形態で記載した成長条
件)でHBTエピタキシャルウェハを成長し、簡易プロ
セスでエミッタ角100×100ミクロンのHBTを作
成し、電流密度103 A/cm2 での電流増幅率βを測定
した。この結果、電流増幅率βはスペーサ層無しのもの
に比べ、スペーサ層を1nm入れたものの方が高くなり、
5nm程度で最大値を取り、8nmを超えるとスペーサ層無
しと同じ値になった。これは、スペーサ層を入れると、
エミッタ層にp型ドーパントであるカーボンが入り込む
のを抑止でき、へテロ界面とpn界面のずれをある程度
解消できるためであると考えられる。あまりスペーサ層
が厚くなると、エミッタ層からベース層に注入される電
子に対して障壁となるため、コレクタ電流が減り電流増
幅率βが低下するものと考えられる。
This thickness was also determined experimentally. An HBT epitaxial wafer was grown under exactly the same growth conditions (growth conditions described in the first embodiment) except for the spacer layer, and an HBT having an emitter angle of 100 × 100 μm was formed by a simple process, and the current density was 10 3 A / cm 2. The current amplification factor β was measured. As a result, the current amplification factor β is higher when the spacer layer is 1 nm thick than when the spacer layer is not provided,
The maximum value was obtained at about 5 nm, and when it exceeded 8 nm, the value was the same as that without the spacer layer. This means that if you put in a spacer layer,
This is presumably because carbon as a p-type dopant can be prevented from entering the emitter layer, and the deviation between the hetero interface and the pn interface can be eliminated to some extent. If the spacer layer is too thick, it becomes a barrier to electrons injected from the emitter layer into the base layer, so that it is considered that the collector current decreases and the current amplification factor β decreases.

【0046】<変形例>上記実施形態では、Al源とし
てTMAlを用いたが、上記TMAlの代わりにトリエ
チルアルミニウム(TEAl)を用いても同様な効果が
得られると考えられる。
<Modification> In the above embodiment, TMAl was used as the Al source, but it is considered that the same effect can be obtained by using triethyl aluminum (TEAl) instead of TMAl.

【0047】[0047]

【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
As described above, according to the present invention, the following excellent effects can be obtained.

【0048】(1)請求項1〜8に記載の製造方法は、
MOVPE法またはガスソースMBE法を用いたAlG
aAsエミッタ層の成長において、Ga源にTEGを用
い、エミッタ層の成長温度をベース層の成長温度以上5
50℃以下とするものであるため、CBr4 を用いたG
aAs系ベース層の最適成長温度500℃〜550℃に
おいても、良好な膜厚均一性が得られる原料輸送律速モ
ードでエミッタ層を成長することができ、かつ、従来方
法であるTMG、TMAlを用いた成長温度600℃程
度のAlGaAs結晶とほぼ同等程度の十分に低い酸素
及びカーボン濃度を実現したAlGaAsエミッタ層を
成長することができる。従って、ベース層とエミッタ層
間に成長温度を変更するための成長中断を入れる必要が
無くなり、欠陥の非常に少ないベース・エミッタ界面を
実現することができる。また、ベース層とエミッタ層の
成長温度に違いがある場合でも、その温度差は従来の成
長中断を要する温度差よりも小さいので、従来より成長
中断時間を短縮することができる。
(1) The production method according to any one of claims 1 to 8,
AlG using MOVPE method or gas source MBE method
In the growth of the aAs emitter layer, TEG is used as a Ga source, and the growth temperature of the emitter layer is higher than the growth temperature of the base layer.
Since the temperature is set to 50 ° C. or less, G using CBr 4
The emitter layer can be grown in the source-transporting rate-controlling mode in which good film thickness uniformity can be obtained even at the optimum growth temperature of the aAs-based base layer of 500 ° C. to 550 ° C. It is possible to grow an AlGaAs emitter layer having a sufficiently low oxygen and carbon concentration substantially equal to that of an AlGaAs crystal having a growth temperature of about 600 ° C. Accordingly, there is no need to interrupt the growth for changing the growth temperature between the base layer and the emitter layer, and a base-emitter interface with very few defects can be realized. Further, even when there is a difference between the growth temperature of the base layer and the growth temperature of the emitter layer, the temperature difference is smaller than the conventional temperature difference requiring growth interruption, so that the growth interruption time can be shorter than before.

【0049】(2)請求項3に記載の製造方法では、A
lGaAsエミッタ層の成長温度を500℃〜550℃
に限定しているので、原料にTEGとアルシンを用いて
GaAs結晶を膜厚均一性良く成長する温度範囲400
℃〜550℃の条件を満たすと共に、原料にTMAlと
アルシンを用いてAlAs結晶を膜厚均一性良く成長す
る温度範囲の下限500℃程度という条件も満たし、両
者より、TEGとTMAlとアルシンを用いたAlGa
As結晶を、膜厚均一性の良い原料輸送律速で成長する
ことができる。
(2) In the manufacturing method according to the third aspect, A
The growth temperature of the lGaAs emitter layer is set to 500 ° C. to 550 ° C.
The temperature range is 400 for growing GaAs crystals with good film thickness uniformity using TEG and arsine as raw materials.
C. to 550.degree. C., and the lower limit of the temperature range of about 500.degree. C. for growing AlAs crystals with uniform film thickness using TMAl and arsine as raw materials is also satisfied, and both TEG, TMAl and arsine are used. AlGa
An As crystal can be grown at a rate of controlling material transport with good uniformity of film thickness.

【0050】(3)請求項6に記載の製造方法では、ベ
ース層とエミッタ層のエピタキシャル成長温度を一致さ
せているので、ベース層に引き続いて、即ち昇温のため
に成長中断時間を置くことなく、効率的にエミッタ層を
成長させることができる。
(3) In the manufacturing method according to the sixth aspect, since the epitaxial growth temperatures of the base layer and the emitter layer are made to coincide with each other, there is no growth interruption time subsequent to the base layer, that is, without raising the temperature. Thus, the emitter layer can be efficiently grown.

【0051】(4)請求項7に記載の製造方法では、ベ
ース層とエミッタ層の間に厚さ1〜8nmのアンドープG
aAsスペーサ層を成長するので、このスペーサ層の働
きにより、エミッタ層にp型ドーパントであるカーボン
の入り込みを抑止することができ、へテロ界面とpn界
面のずれをある程度解消することができる。
(4) In the manufacturing method according to the seventh aspect, an undoped G layer having a thickness of 1 to 8 nm is provided between the base layer and the emitter layer.
Since the aAs spacer layer is grown, the function of this spacer layer can suppress the entry of carbon, which is a p-type dopant, into the emitter layer, and can eliminate the misalignment between the hetero interface and the pn interface to some extent.

【0052】(5)請求項8に記載のエピタキシャルウ
ェハは、上記請求項1〜7記載の製造方法を用いて製造
したヘテロバイポーラトランジスタ用エピタキシャルウ
ェハであるので、良好な膜厚均一性を有しかつ電流増幅
率βと素子寿命を改善したHBT用エピタキシャルウェ
ハが提供され、HBT素子の歩留と特性を大幅に向上さ
せることが可能になる。
(5) Since the epitaxial wafer according to the eighth aspect is an epitaxial wafer for a hetero-bipolar transistor manufactured by using the manufacturing method according to the first to seventh aspects, it has good film thickness uniformity. In addition, an epitaxial wafer for HBT with improved current amplification factor β and device life is provided, and it is possible to greatly improve the yield and characteristics of the HBT device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の製造方法を従来の方法との比較にて示
した説明図である。
FIG. 1 is an explanatory diagram showing a manufacturing method of the present invention in comparison with a conventional method.

【図2】本発明の製造方法を適用したHBT用エピタキ
シャルウェハの構造例を示す図である。
FIG. 2 is a view showing a structural example of an epitaxial wafer for HBT to which the manufacturing method of the present invention is applied.

【符号の説明】[Explanation of symbols]

1 半絶縁性GaAs基板 2 コレクタコンタクト層 3 コレクタ層 4 ベース層 5 エミッタ層 6 エミッタコンタクト層 DESCRIPTION OF SYMBOLS 1 Semi-insulating GaAs substrate 2 Collector contact layer 3 Collector layer 4 Base layer 5 Emitter layer 6 Emitter contact layer

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】MOVPE法またはガスソースMBE法を
用い、n型の伝導を示すコレクタコンタクト層と、n型
の伝導を示すコレクタ層と、p型の伝導を示すGaAs
結晶からなるベース層と、前記ベース層に対してへテロ
接合を形成するn型の伝導を示すAlGaAs結晶から
なるエミッタ層と、n型の伝導を示すエミッタコンタク
ト層とを順次成長させた半導体ウェハの製造方法におい
て、前記エミッタ層のエピタキシャル成長に際し、ガリ
ウム(Ga)源としてトリエチルガリウム(TEG)を
用い、エミッタ層の成長温度をベース層の成長温度以上
550℃以下とすることを特徴とする半導体ウェハの製
造方法。
A collector contact layer exhibiting n-type conduction, a collector layer exhibiting n-type conduction, and a GaAs exhibiting p-type conduction by MOVPE or gas source MBE.
A semiconductor wafer in which a base layer made of a crystal, an emitter layer made of an AlGaAs crystal exhibiting an n-type conductivity that forms a hetero junction with the base layer, and an emitter contact layer exhibiting an n-type conductivity are sequentially grown. Wherein the epitaxial growth of the emitter layer uses triethylgallium (TEG) as a gallium (Ga) source, and the growth temperature of the emitter layer is not lower than the growth temperature of the base layer and not higher than 550 ° C. Manufacturing method.
【請求項2】請求項1記載の半導体ウェハの製造方法に
おいて、エミッタ層のエピタキシャル成長に際し、アル
ミニウム(Al)源としてトリメチルアルミニウム(T
MAl)を用いることを特徴とする半導体ウェハの製造
方法。
2. The method of manufacturing a semiconductor wafer according to claim 1, wherein trimethyl aluminum (T) is used as an aluminum (Al) source during the epitaxial growth of the emitter layer.
(MAl).
【請求項3】請求項2記載の半導体ウェハの製造方法に
おいて、エミッタ層のエピタキシャル成長温度を500
℃〜550℃とすることを特徴とする半導体ウェハの製
造方法。
3. The method of manufacturing a semiconductor wafer according to claim 2, wherein the epitaxial growth temperature of the emitter layer is set at 500.
A method for manufacturing a semiconductor wafer, which is performed at a temperature of from 550C to 550C.
【請求項4】請求項3記載の半導体ウェハの製造方法に
おいて、ベース層のエピタキシャル成長に際し、ガリウ
ム(Ga)源としてトリエチルガリウム(TEG)を用
いることを特徴とする半導体ウェハの製造方法。
4. The method of manufacturing a semiconductor wafer according to claim 3, wherein triethylgallium (TEG) is used as a gallium (Ga) source during epitaxial growth of the base layer.
【請求項5】請求項4記載の半導体ウェハの製造方法に
おいて、ベース層のエピタキシャル成長に際し、p型の
ドーパントに四臭化炭素(CBr4 )を用いることを特
徴とする半導体ウェハの製造方法。
5. The method of manufacturing a semiconductor wafer according to claim 4, wherein carbon tetrabromide (CBr 4 ) is used as a p-type dopant during epitaxial growth of the base layer.
【請求項6】請求項5記載の半導体ウェハの製造方法に
おいて、ベース層とエミッタ層のエピタキシャル成長温
度を一致させたことを特徴とする半導体ウェハの製造方
法。
6. A method for manufacturing a semiconductor wafer according to claim 5, wherein the base layers and the emitter layers have the same epitaxial growth temperature.
【請求項7】請求項6記載の半導体ウェハの製造方法に
おいて、ベース層とエミッタ層の間に厚さ1〜8nmのア
ンドープGaAsスペーサ層を成長したことを特徴とす
る半導体ウェハの製造方法。
7. The method for manufacturing a semiconductor wafer according to claim 6, wherein an undoped GaAs spacer layer having a thickness of 1 to 8 nm is grown between the base layer and the emitter layer.
【請求項8】請求項1、2、3、4、5、6又は7記載
の半導体ウェハの製造方法を用いて製造したヘテロバイ
ポーラトランジスタ用エピタキシャルウェハ。
8. An epitaxial wafer for a hetero-bipolar transistor manufactured using the method for manufacturing a semiconductor wafer according to claim 1, 2, 3, 4, 5, 6, or 7.
JP9931398A 1998-04-10 1998-04-10 Manufacture of semiconductor wafer and epitaxial wafer for heterobipolar transistor Pending JPH11297711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9931398A JPH11297711A (en) 1998-04-10 1998-04-10 Manufacture of semiconductor wafer and epitaxial wafer for heterobipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9931398A JPH11297711A (en) 1998-04-10 1998-04-10 Manufacture of semiconductor wafer and epitaxial wafer for heterobipolar transistor

Publications (1)

Publication Number Publication Date
JPH11297711A true JPH11297711A (en) 1999-10-29

Family

ID=14244160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9931398A Pending JPH11297711A (en) 1998-04-10 1998-04-10 Manufacture of semiconductor wafer and epitaxial wafer for heterobipolar transistor

Country Status (1)

Country Link
JP (1) JPH11297711A (en)

Similar Documents

Publication Publication Date Title
US20060051554A1 (en) Substrate for nitride semiconductor growth
JP3368452B2 (en) Compound semiconductor device and method of manufacturing the same
US6096617A (en) Method of manufacturing a carbon-doped compound semiconductor layer
JPH05175150A (en) Compound semiconductor and its manufacture
JP2013021024A (en) Transistor element
KR100990350B1 (en) Method for manufacturing compound semiconductor wafer and compound semiconductor device
JP4883547B2 (en) Compound semiconductor epitaxial substrate
JP2004128415A (en) Transistor, wafer, manufacturing method of transistor, manufacturing method of wafer, and forming method of semiconductor layer
JPH11297711A (en) Manufacture of semiconductor wafer and epitaxial wafer for heterobipolar transistor
JPH0917737A (en) Vapor growth method for semiconductor laminated structure
JP5324525B2 (en) Compound semiconductor epitaxial substrate
JPH11251329A (en) Semiconductor wafer and manufacture thereof
JP3502267B2 (en) Manufacturing method of bipolar transistor
JP2004134548A (en) Method for manufacturing heterojunction bipolar transistor
JP2000124444A (en) Semiconductor device and epitaxial wafer
US20060131607A1 (en) Compound semiconductor device and process for producing the same
JP5543302B2 (en) Compound semiconductor wafer manufacturing method and compound semiconductor device
JP2002083816A (en) Compound semiconductor hetero junction structure
JP2004241463A (en) Method of vapor depositing compound semiconductor
CN117747430A (en) Preparation method of heterojunction bipolar transistor epitaxial wafer
JPH02156522A (en) Manufacture of semiconductor device
JP2009081213A (en) High electron mobility transistor, and its manufacturing method
JP2000223498A (en) Fabrication of semiconductor device and heterojunction bipolar transistor, and amplifier
JP2003303825A (en) Manufacturing method of compound semiconductor wafer, and compound semiconductor device
JPH07321058A (en) Manufacture of iii-v mixed crystal compound semiconductor film

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030128