JPH11296892A - Light receiving amplifier circuit - Google Patents

Light receiving amplifier circuit

Info

Publication number
JPH11296892A
JPH11296892A JP10091306A JP9130698A JPH11296892A JP H11296892 A JPH11296892 A JP H11296892A JP 10091306 A JP10091306 A JP 10091306A JP 9130698 A JP9130698 A JP 9130698A JP H11296892 A JPH11296892 A JP H11296892A
Authority
JP
Japan
Prior art keywords
input terminal
differential amplifier
resistor
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10091306A
Other languages
Japanese (ja)
Other versions
JP3642675B2 (en
Inventor
Hiroaki Ito
弘朗 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP09130698A priority Critical patent/JP3642675B2/en
Publication of JPH11296892A publication Critical patent/JPH11296892A/en
Application granted granted Critical
Publication of JP3642675B2 publication Critical patent/JP3642675B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce an output noise due to a heat noise in a light receiving circuit for an optical pickup caused accompanying the speed up of a CD-ROM driver. SOLUTION: In the light receiving amplifier circuit in which one end of a photo-diode PD1 is connected to a first input terminal of a differential amplifier Al, and a first resistor Rf11 for converting the photocurrent of the photodiode PD1 to a voltage is connected between the first input terminal and the output terminal of the differential amplifier A1, and a reference voltage is supplied to the second input terminal of the differential amplifier A1 through an offset voltage correcting second resistor Rf12 of the same value as the first resistor Rf11, one end of a capacitor C1 is connected to a connection point between the second input terminal and the second resistor Rf12, and the other end of the capacitor C1 is connected to a fixed potential point.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はCD−ROM(コン
パクトディスク読み取り装置)等に用いられる光ピック
アップ用の受光増幅回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light receiving and amplifying circuit for an optical pickup used for a CD-ROM (compact disk reader) and the like.

【0002】[0002]

【従来の技術】従来のCD−ROMの光ピックアップ用
受光増幅器回路は図6(a)に示す様に差動増幅器A5
を用いてその負入力端子にフォトダイオードPD5を接
続し、反転入力端子(−)と出力端子12間に電流/電
圧変換用抵抗Rf51を接続し、フォトダイオードPD
5が出力する光電流Isc5をRf51を用いて電流/
電圧変換を行っている。
2. Description of the Related Art A conventional light receiving amplifier circuit for an optical pickup of a CD-ROM has a differential amplifier A5 as shown in FIG.
, A photodiode PD5 is connected to its negative input terminal, a current / voltage conversion resistor Rf51 is connected between the inverting input terminal (-) and the output terminal 12, and the photodiode PD5 is connected.
5 is output by using Rf51.
Voltage conversion is being performed.

【0003】差動増幅器の非反転入力端子(+)には差
動増幅器のバイアス電流IB51が電流/電圧変換用抵
抗Rf51を介して出力側から供給されるために生じる
オフセット電圧Rf51×IB51を補正するための抵
抗Rf52を介して基準電圧Vrefの端子11へ接続
され、IB51=IB52、Rf51=Rf52のとき
で、出力電圧V53はV53=Vref+Isc5×R
f51となる。
The offset voltage Rf51 × IB51 generated when the bias current IB51 of the differential amplifier is supplied from the output side via the current / voltage conversion resistor Rf51 to the non-inverting input terminal (+) of the differential amplifier is corrected. To the terminal 11 of the reference voltage Vref via the resistor Rf52 for performing the operation, when IB51 = IB52 and Rf51 = Rf52, the output voltage V53 becomes V53 = Vref + Isc5 × R
f51.

【0004】[0004]

【発明が解決しようとする課題】従来の方式では、図6
(a)に示すように差動増幅器A5の非反転入力端子
(+)にはオフセット電圧補正用抵抗Rf52が接続さ
れ、該抵抗の発生する熱雑音{4k(Rf52)T(△
f)}1/2を生じていた。ここで、k:ボルツマン定
数、Rf52:Rf52の抵抗値、T:絶対温度、△
f:帯域幅である。
In the conventional system, FIG.
As shown in (a), a non-inverting input terminal (+) of the differential amplifier A5 is connected to a resistor Rf52 for offset voltage correction, and the thermal noise generated by the resistor R4k (Rf52) T (T).
f)} 1/2 occurred. Here, k: Boltzmann constant, Rf52: resistance value of Rf52, T: absolute temperature, △
f: bandwidth.

【0005】ノイズ解析において、図6(a)の回路は
低周波領域ではフォトダイオードPD5の接合容量は回
路動作に影響を与えず、図6(b)で示される回路と同
等となり、出力に現れる抵抗Rf52による出力ノイズ
は増幅器A5によって増幅されることはなく{4k(R
f52)T(△f)}1/2のままとなる。
In the noise analysis, in the circuit shown in FIG. 6A, the junction capacitance of the photodiode PD5 does not affect the circuit operation in a low frequency region, and is equivalent to the circuit shown in FIG. The output noise due to the resistor Rf52 is not amplified by the amplifier A5,
f52) T ({f)} remains at 1/2 .

【0006】現在、CD−ROMドライバーが必要とし
ている20MHz以上の高周波領域においては図6
(a)の回路は図6(c)の回路と同等となり反転入力
端子(−)とグランド(GND)間に接続されたフォト
ダイオードPD5の接合容量C5によって抵抗Rf52
によるノイズは増幅され、 {4k(Rf52)T(△f)}1/2×{1+(jωC
5)×Rf51} で表される出力ノイズを生じていた。
At present, in a high frequency range of 20 MHz or more required by a CD-ROM driver, FIG.
The circuit of FIG. 6A is equivalent to the circuit of FIG. 6C, and the resistance Rf52 is set by the junction capacitance C5 of the photodiode PD5 connected between the inverting input terminal (-) and the ground (GND).
Is amplified and {4k (Rf52) T (Δf)} 1/2 × {1+ (jωC
5) Output noise represented by × Rf51} was generated.

【0007】[0007]

【課題が解決しようとするための手段】上記の課題を解
決するため請求項1の発明では、差動増幅器の第1入力
端子にフォトダイオードの一端が接続されるとともに前
記差動増幅器の第1入力端子と出力端子間にフォトダイ
オードの光電流を電圧に変換するための第1抵抗が接続
され、前記差動増幅器の第2入力端子に前記第1抵抗と
同一値のオフセット電圧補正用の第2抵抗を介して基準
電圧が供給される受光増幅回路において、前記第2入力
端子と第2抵抗の接続点にコンデンサの一端を接続し、
該コンデンサの他端を固定電位点に接続したことを特徴
とする。
According to the first aspect of the present invention, one end of a photodiode is connected to a first input terminal of a differential amplifier, and a first input terminal of the differential amplifier is connected to the first input terminal of the differential amplifier. A first resistor for converting a photocurrent of the photodiode into a voltage is connected between the input terminal and the output terminal, and a second input terminal of the differential amplifier has a second input terminal for correcting an offset voltage having the same value as the first resistor. In a light-receiving amplifier circuit to which a reference voltage is supplied via two resistors, one end of a capacitor is connected to a connection point between the second input terminal and the second resistor,
The other end of the capacitor is connected to a fixed potential point.

【0008】この構成によると、差動増幅器の第2入力
端子において生じている第2抵抗の熱雑音によるノイズ
を第2抵抗とコンデンサとにより積分することによっ
て、出力端子に生じる出力ノイズが低減される。
According to this configuration, the noise due to the thermal noise of the second resistor generated at the second input terminal of the differential amplifier is integrated by the second resistor and the capacitor, so that the output noise generated at the output terminal is reduced. You.

【0009】また、請求項2の発明は、請求項1の発明
において、前記コンデンサは前記フォトダイオードの接
合容量以上の容量値を持つことを特徴とする。この構成
によると、出力ノイズを数式的に表わしたとき、フォト
ダイオードの接合容量が分子側になり、コンデンサの容
量が分母側になる項が存在するので、コンデンサの容量
がダイオードの接合容量以上であれば、その項のノイズ
を低減できる。
The invention according to claim 2 is characterized in that, in the invention according to claim 1, the capacitor has a capacitance value equal to or larger than a junction capacitance of the photodiode. According to this configuration, when the output noise is expressed mathematically, there is a term in which the junction capacitance of the photodiode is on the numerator side and the capacitance of the capacitor is on the denominator side. If so, the noise in that term can be reduced.

【0010】また、請求項3の発明は、請求項1又は2
の発明において、前記コンデンサは絶縁膜を金属と半導
体で挟んで構成され、金属側が第2入力端子と接続さ
れ、半導体側が接地点と接続されていることを特徴とす
る。
[0010] The invention of claim 3 is based on claim 1 or 2.
In the invention, the capacitor is formed by sandwiching an insulating film between a metal and a semiconductor, the metal side is connected to the second input terminal, and the semiconductor side is connected to a ground point.

【0011】また、請求項4の発明は、第1差動増幅器
と、第1差動増幅器の第1入力端子と固定電位点間に接
続されたフォトダイオードと、第1差動増幅器の第1入
力端子と出力端子間に接続され前記フォトダイオードの
光電流を電圧に変換するための抵抗と、基準電圧入力点
と第1差動増幅器の第2入力端子間に接続されたオフセ
ット電圧補正用のトランジスタ回路とから成る受光増幅
回路である。この構成によると、コンデンサを設けるこ
となくトランジスタ回路のみで出力ノイズを低減でき
る。
According to a fourth aspect of the present invention, a first differential amplifier, a photodiode connected between a first input terminal of the first differential amplifier and a fixed potential point, and a first differential amplifier of the first differential amplifier are provided. A resistor connected between an input terminal and an output terminal for converting the photocurrent of the photodiode into a voltage, and a resistor for correcting an offset voltage connected between a reference voltage input point and a second input terminal of the first differential amplifier. This is a light receiving amplification circuit including a transistor circuit. According to this configuration, output noise can be reduced only by the transistor circuit without providing a capacitor.

【0012】また、請求項5の発明は、請求項4の発明
において、前記トランジスタ回路は、第1差動増幅器を
構成するエミッタ共通接続のトランジスタ対をバイアス
する電流を逓倍した定電流回路を備えた第2の差動増幅
器で構成されていることを特徴とする。
Further, according to a fifth aspect of the present invention, in the fourth aspect of the present invention, the transistor circuit includes a constant current circuit which multiplies a current for biasing a pair of transistors commonly connected to the emitter constituting the first differential amplifier. And a second differential amplifier.

【0013】[0013]

【発明の実施の形態】本発明の第1実施形態を図1に示
す。同図において、A1は差動増幅器であり、その反転
入力端子(−)にはフォトダイオードPD1及び、電流
/電圧変換用抵抗Rf11が接続され、非反転入力端子
(+)には電流/電圧変換用抵抗Rf11と同一値のオ
フセット電圧補正用抵抗Rf12及び、コンデンサC1
が接続されている。
FIG. 1 shows a first embodiment of the present invention. In the figure, A1 is a differential amplifier, the inverting input terminal (-) of which is connected to a photodiode PD1 and a current / voltage conversion resistor Rf11, and the non-inverting input terminal (+) of a differential amplifier. Voltage correction resistor Rf12 having the same value as the resistor Rf11
Is connected.

【0014】前記電流/電圧変換用抵抗Rf11は増幅
器A1の反転入力端子(−)と出力端子間に接続されて
いて、フォトダイオードPD1の光電流を電圧に変換す
る。オフセット電圧Vrefが与えられる補正用抵抗R
f12は基準電圧端子1と増幅器A1の非反転入力端子
(+)間に挿入されている。2は受光増幅回路の出力端
子であり、フォトダイオードPD1で検出されたコンパ
クトディスク上の記録情報が電圧の形で出力される。
The current / voltage conversion resistor Rf11 is connected between the inverting input terminal (-) and the output terminal of the amplifier A1, and converts the photocurrent of the photodiode PD1 into a voltage. Correction resistor R to which offset voltage Vref is given
f12 is inserted between the reference voltage terminal 1 and the non-inverting input terminal (+) of the amplifier A1. Reference numeral 2 denotes an output terminal of the photoreceiver / amplifier circuit, from which information recorded on the compact disk detected by the photodiode PD1 is output in the form of a voltage.

【0015】ここで、増幅器A1の反転入力端子(−)
入力電流IB11と非反転入力端子(+)入力電流IB
12は差動増幅器の正側、負側の入力回路の整合がとれ
ているとき等しいとおけるので、増幅器A1の出力電圧
V13は、 V13=V11+Rf11×IB11 となり、b点の電圧V11は、 V11=V12=Vref-Rf12×IB12 となる。ここで、IB12=IB11,Rf11=Rf
21であるとき V13=(Vref-Rf12×IB12)+Rf11
×IB11=Vref となる。
Here, the inverting input terminal (-) of the amplifier A1
Input current IB11 and non-inverting input terminal (+) input current IB
12 is equal when the positive and negative input circuits of the differential amplifier are matched, the output voltage V13 of the amplifier A1 becomes V13 = V11 + Rf11 × IB11, and the voltage V11 at the point b is V11 = V12 = Vref−Rf12 × IB12 Here, IB12 = IB11, Rf11 = Rf
When V21 = 21 V13 = (Vref−Rf12 × IB12) + Rf11
× IB11 = Vref.

【0016】従って、Rf12によってRf11×IB
11で表される出力電圧のVrefとの差電圧(オフセ
ット電圧と呼ぶ)を打ち消すことができる。図1におい
てフォトダイオードPD1にIsc1なる光電流が流れ
たとき、増幅器A1の出力電圧は、 V13=Vref+Rf11×Isc1 となる。上記に示す様に抵抗Rf12の働きによって入
力電流によって生じるオフセット電圧は補正可能となる
が増幅器A1の非反転入力端子(+)には抵抗Rf12
によって{4k(Rf12)T(△f)}1/2なる熱雑
音電圧が入力されることになる。
Therefore, Rf11 × IB is determined by Rf12.
A difference voltage (referred to as an offset voltage) between the output voltage represented by 11 and Vref can be canceled. In FIG. 1, when a photocurrent of Isc1 flows through the photodiode PD1, the output voltage of the amplifier A1 becomes V13 = Vref + Rf11 × Isc1. As described above, the offset voltage caused by the input current can be corrected by the action of the resistor Rf12, but the resistor Rf12 is connected to the non-inverting input terminal (+) of the amplifier A1.
As a result, a thermal noise voltage of {4k (Rf12) T ({f)} 1/2 is input.

【0017】前述したようにCD−ROMドライバーが
扱うような高周波信号帯域において、フォトダイオード
PD1の接合容量が差動増幅器A1の反転入力端子
(−)とグランドGND間をバイパスする。該接合容量
をCj1とすると、増幅器A1の出力端子には、 {4k(Rf12)T(△f)}1/2×{1+(jωC
j1)×Rf11} で表せる出力ノイズを生じる。
As described above, in a high-frequency signal band handled by the CD-ROM driver, the junction capacitance of the photodiode PD1 bypasses between the inverting input terminal (-) of the differential amplifier A1 and the ground GND. Assuming that the junction capacitance is Cj1, the output terminal of the amplifier A1 is {4k (Rf12) T (△ f)} 1/2 × {1+ (jωC
j1) × Rf11}.

【0018】増幅器A1の非反転入力端子(+)とグラ
ンドGND間にコンデンサC1を挿入することで抵抗R
f12で生じる熱雑音はRf12,C1で構成される時
定数(Rf12×C1)の積分回路によって積分され、
出力端子に生じる抵抗Rf12の熱雑音による出力ノイ
ズは、 {4k(Rf12)T(△f)}1/2×{1/(jωC
1×Rf12)}×{1+(jωCj1)×Rf1
1)} となる。
By inserting a capacitor C1 between the non-inverting input terminal (+) of the amplifier A1 and the ground GND, the resistance R
The thermal noise generated at f12 is integrated by an integrating circuit of a time constant (Rf12 × C1) composed of Rf12 and C1,
The output noise due to the thermal noise of the resistor Rf12 generated at the output terminal is {4k (Rf12) T (△ f)} 1/2 × {1 / (jωC
1 × Rf12)} × {1+ (jωCj1) × Rf1
1) It becomes}.

【0019】図1において、上記で示したようにフォト
ダイオードPD1の接合容量がCj1であるときコンデ
ンサC1の付加によって抵抗Rf12の熱雑音によって
生じる出力ノイズは、 {4k(Rf12)T(△f)}1/2×{1/(jωC
1×Rf12)}×{1+(jωCj1)×Rf1
1)} となる。
In FIG. 1, when the junction capacitance of the photodiode PD1 is Cj1 as described above, the output noise caused by the thermal noise of the resistor Rf12 due to the addition of the capacitor C1 is: {4k (Rf12) T (△ f) } 1/2 × {1 / (jωC
1 × Rf12)} × {1+ (jωCj1) × Rf1
1) It becomes}.

【0020】ここで、C1=Cj1,Rf11=Rf1
2とするとき、 {4k(Rf12)T(△f)}1/2×{1+1/(j
ωC1×Rf12)} となる。ここで高周波信号において、1/(jωC1×
Rf12)は零とみなせるから、上記ノイズは{4k
(Rf12)T(△f)}1/2となり、Cj1のバイパ
ス効果によって生じていた増幅効果を打ち消すことが可
能となる。またC1>Cj1とするとき{4k(Rf1
2)T(△f)}1/2より出力ノイズを低減することも
可能となる。
Here, C1 = Cj1, Rf11 = Rf1
When 2 is set, {4k (Rf12) T (△ f)} 1/2 × {1 + 1 / (j
ωC1 × Rf12)}. Here, in the high frequency signal, 1 / (jωC1 ×
Rf12) can be regarded as zero, so the above noise is {4k
(Rf12) T ({f)} 1/2 , and the amplification effect caused by the bypass effect of Cj1 can be canceled. When C1> Cj1, {4k (Rf1
2) Output noise can be reduced from T ({f)} 1/2 .

【0021】図2は図1の差動増幅器A1を具体的に示
している。図2において、差動増幅器は一対のNPN型
のトランジスタQ1、Q2と、定電流源トランジスタQ
12と、PNP型トランジスタQ3、Q4と、NPN型
トランジスタQ5、Q13とから成っている。トランジ
スタQ3、Q4のエミッタは電圧Vccの電源ライン3
に接続され、エミッタは共通接続されている。また、ト
ランジスタQ3のコレクタとベースはトランジスタQ1
のコレクタに接続されている。
FIG. 2 specifically shows the differential amplifier A1 of FIG. In FIG. 2, the differential amplifier comprises a pair of NPN type transistors Q1, Q2 and a constant current source transistor Q
12, NPN transistors Q3 and Q4, and NPN transistors Q5 and Q13. The emitters of the transistors Q3 and Q4 are connected to the power supply line 3 of the voltage Vcc.
And the emitters are commonly connected. The collector and base of the transistor Q3 are connected to the transistor Q1.
Connected to the collector.

【0022】一方、トランジスタQ4のコレクタはトラ
ンジスタQ2のコレクタとエミッタフォロワトランジス
タQ5のベースに接続している。尚、トランジスタQ
3、Q4はカレントミラー回路を成している。トランジ
スタQ1のベースは差動増幅器の非反転入力端子となっ
ており、抵抗Rf12を介して端子1に接続されてい
る。一方、トランジスタQ2のベースは差動増幅器の反
転端子となっており、フォトダイオードPD1と抵抗R
f11が接続されている。出力端子2はトランジスタQ
5のエミッタとトランジスタQ13のコレクタに接続さ
れている。
On the other hand, the collector of the transistor Q4 is connected to the collector of the transistor Q2 and the base of the emitter follower transistor Q5. The transistor Q
3, Q4 forms a current mirror circuit. The base of the transistor Q1 is a non-inverting input terminal of the differential amplifier, and is connected to the terminal 1 via the resistor Rf12. On the other hand, the base of the transistor Q2 is the inverting terminal of the differential amplifier, and the photodiode PD1 and the resistor R
f11 is connected. Output terminal 2 is transistor Q
5 and the collector of the transistor Q13.

【0023】次に、図3はコンデンサC1の構成を示し
ている。A21はコンデンサ外部の酸化膜等による厚い
保護膜、A22はコンデンサの誘電体部(絶縁膜)を構
成する窒化膜、酸化膜等の薄膜層、A23、A24は金
属層、A25は不純物濃度の濃いN型半導体、A26は
エピタキシャル層による濃度の薄いN型半導体層、A2
7はP型の半導体基板、A28,A29はコンデンサ部
のエピタキシャル層を他のエピタキシャル層と分離する
ためのP型拡散層である。
Next, FIG. 3 shows a configuration of the capacitor C1. A21 is a thick protective film made of an oxide film or the like outside the capacitor, A22 is a thin film layer such as a nitride film or an oxide film constituting a dielectric portion (insulating film) of the capacitor, A23 and A24 are metal layers, and A25 has a high impurity concentration. N-type semiconductor, A26 is an N-type semiconductor layer having a low concentration by an epitaxial layer, A2
Reference numeral 7 denotes a P-type semiconductor substrate, and reference numerals A28 and A29 denote P-type diffusion layers for separating the epitaxial layer of the capacitor portion from other epitaxial layers.

【0024】金属層A23はコンデンサの電極の一方を
構成し、A24はコンデンサの他方の電極となるN型半
導体A25とオーミックコンタクトをとりコンデンサの
他方の電極の取り出し口となる。A25とA26は同じ
N型半導体で導通しており、そのA26はP型半導体で
あるA27とPN接合を形成する。該PN接合は受光素
子においてはフォトダイオードと同一動作を行うので、
A26からA27に向かって光電流を生じる。
The metal layer A23 constitutes one of the electrodes of the capacitor, and A24 has an ohmic contact with the N-type semiconductor A25 serving as the other electrode of the capacitor and serves as an outlet for the other electrode of the capacitor. A25 and A26 are conductive with the same N-type semiconductor, and A26 forms a PN junction with A27 which is a P-type semiconductor. Since the PN junction performs the same operation as the photodiode in the light receiving element,
A photocurrent is generated from A26 to A27.

【0025】A24が図1における差動増幅器A1の非
反転入力端子(+)に接続されるとき前記光電流をIs
c2とするとき、Rf12×Isc2なる電圧降下を差
動増幅器A1の非反転入力端子(+)に生じ、Isc2
による出力変動を生じる。A24が接地されるときA2
7も接地されているのでIsc2は、A26→A27→
A24→A25→A26のループで消費され、増幅器回
路に影響を与える事を防止できる。
When A24 is connected to the non-inverting input terminal (+) of the differential amplifier A1 in FIG.
c2, a voltage drop of Rf12 × Isc2 is generated at the non-inverting input terminal (+) of the differential amplifier A1.
Causes output fluctuation. A2 when A24 is grounded
7 is also grounded, so Isc2 is A26 → A27 →
This can be prevented from being consumed in the loop of A24 → A25 → A26 and affecting the amplifier circuit.

【0026】図6(a)において、Rf52をはずせば
(Rf52を0にする)、前記(1)で示した様に差動
増幅器A5の非反転入力端子(+)と反転入力端子
(−)の端子間オフセット電圧を無視するときV53=
Vref+Rf51×IB51となりRf51×IB5
1の出力電圧誤差(オフセット電圧)を生じる。ここ
で、IB51は差動増幅器A5の反転入力端子(−)の
入力電流である。しかし、Rf52で生じる熱雑音を0
とする事ができる。
In FIG. 6A, if Rf52 is removed (Rf52 is set to 0), the non-inverting input terminal (+) and the inverting input terminal (-) of the differential amplifier A5 as shown in (1) above. When the offset voltage between terminals is ignored, V53 =
Vref + Rf51 × IB51 becomes Rf51 × IB5
One output voltage error (offset voltage) occurs. Here, IB51 is the input current of the inverting input terminal (-) of the differential amplifier A5. However, the thermal noise generated by Rf52 is reduced to 0.
It can be.

【0027】図4は本発明の第2実施形態を示すもので
あり、増幅器A31の非反転入力端子(+)と基準電圧
Vrefとの間の上記出力電圧誤差を補正するトランジ
スタ回路A32を挿入した例である。トランジスタ回路
A32で発生するノイズを極力小さくすることで出力ノ
イズの低減を図るものである。ここで、A31、Rf3
1、PD3、V31、V32、Isc3はそれぞれ第1
実施形態のA1、Rf11、PD1、V11、V12、
Isc1に対応する構成要素である。
FIG. 4 shows a second embodiment of the present invention, in which a transistor circuit A32 for correcting the output voltage error between the non-inverting input terminal (+) of the amplifier A31 and the reference voltage Vref is inserted. It is an example. The output noise is reduced by minimizing the noise generated in the transistor circuit A32. Here, A31, Rf3
1, PD3, V31, V32, Isc3 are the first
A1, Rf11, PD1, V11, V12 of the embodiment,
This is a component corresponding to Isc1.

【0028】図5は図4におけるオフセット電圧補正用
のトランジスタ回路A32を具備した受光増幅器回路の
具体例である。図5において、A41は受光増幅器回路
の電流/電圧変換ブロック、A42はオフセット電圧補
正ブロックである。このうち、電流/電圧ブロックA4
1は図2において、コンデンサC1を除いた部分と実質
的に同一の構成を成している。
FIG. 5 shows a specific example of a light receiving amplifier circuit having the transistor circuit A32 for offset voltage correction in FIG. In FIG. 5, A41 is a current / voltage conversion block of the light receiving amplifier circuit, and A42 is an offset voltage correction block. Among them, the current / voltage block A4
1 has substantially the same configuration as that in FIG. 2 except for the capacitor C1.

【0029】従って、トランジスタQ401,Q40
2,Q412,Q403,Q404,Q405,Q41
3は図4における差動増幅器A31を構成している。定
電流回路Q412,Q413,Q414,Q415のベ
ースはコレクタとベースを接続したトランジスタQ41
1のベースと共通接続され、それらはカレントミラー回
路を構成し、それらに流れるベース電流を無視するとき
Q412,Q413,Q415に流れるコレクタ電流I
41は(Vcc−VBE)/R43となる。ここで、V
BEはQ411のベースコレクタ間電圧である。
Therefore, the transistors Q401, Q40
2, Q412, Q403, Q404, Q405, Q41
Reference numeral 3 denotes the differential amplifier A31 in FIG. The bases of the constant current circuits Q412, Q413, Q414, and Q415 are transistors Q41 having a collector and a base connected.
1 are connected in common with each other, and they constitute a current mirror circuit. When the base current flowing through them is ignored, the collector current I flowing through Q412, Q413, and Q415 is ignored.
41 becomes (Vcc-VBE) / R43. Where V
BE is the base-collector voltage of Q411.

【0030】Q414はQ411のn個分のトランジス
タあるいはQ411のエミッタ面積のn倍の面積のトラ
ンジスタによって構成され、そのコレクタ電流はn×I
41となる。Q406とQ407はエミッタ共通接続さ
れ、その接続点はQ414のコレクタに接続されてい
る。Q408とQ409はベース共通接続され、いわゆ
るカレントミラー回路を構成し、Q408はベースとコ
レクタが接続されるとともに、Q406のコレクタと接
続され、Q409のコレクタはQ407のコレクタと接
続されている。
Q414 is composed of n transistors of Q411 or a transistor having an area which is n times as large as the emitter area of Q411, and its collector current is n × I
It becomes 41. Q406 and Q407 are commonly connected to the emitter, and the connection point is connected to the collector of Q414. Q408 and Q409 are commonly connected to a base to form a so-called current mirror circuit. Q408 has a base and a collector connected, is connected to a collector of Q406, and a collector of Q409 is connected to a collector of Q407.

【0031】Q407のコレクタとQ409のコレクタ
の接続点はQ410のベースに接続され、Q410と定
電流回路Q415はエミッタホロア回路を構成してい
る。Q406,Q407,Q414,Q408,Q40
9,Q410,Q415は第2の差動増幅器を構成し、
Q406のベースが非反転入力端子(+)、Q407の
ベースが反転入力端子(−)、Q410のエミッタが出
力端子となっている。
The connection point between the collector of Q407 and the collector of Q409 is connected to the base of Q410, and Q410 and constant current circuit Q415 form an emitter follower circuit. Q406, Q407, Q414, Q408, Q40
9, Q410 and Q415 constitute a second differential amplifier,
The base of Q406 is a non-inverting input terminal (+), the base of Q407 is an inverting input terminal (-), and the emitter of Q410 is an output terminal.

【0032】図5中の第2差動増幅器A42において、
差動増幅器の反転入力端子(−)と出力端子が接続され
ているので第2差動増幅器A42はボルテージホロア回
路を構成している。図5中の第1差動増幅器A41にお
いて、Q401,Q402はモノリシック集積回路中に
構成した場合、整合のとれたトランジスタ対を構成でき
るのでQ401とQ402のコレクタ電流は等しいと考
えられる。従って、I41/2なるコレクタ電流がQ4
01,Q402のトランジスタに流れるものと考えられ
る。このとき、Q402のベース電流は(1/hFE4
02)×(I41/2)となる。
In the second differential amplifier A42 in FIG.
Since the inverting input terminal (-) and the output terminal of the differential amplifier are connected, the second differential amplifier A42 forms a voltage follower circuit. In the first differential amplifier A41 in FIG. 5, when Q401 and Q402 are formed in a monolithic integrated circuit, matched transistor pairs can be formed, so that the collector currents of Q401 and Q402 are considered to be equal. Therefore, the collector current of I41 / 2 becomes Q4
01, Q402. At this time, the base current of Q402 is (1 / hFE4
02) × (I41 / 2).

【0033】従って、該ベース電流によってA41の出
力電圧V44=V42+R41×(I41/2)×(1
/hFE402)となる。ここで、hFE402はトラ
ンジスタQ402の電流増幅率である。
Therefore, the output voltage of A41 V44 = V42 + R41 × (I41 / 2) × (1
/ HFE402). Here, hFE402 is the current amplification factor of the transistor Q402.

【0034】同様に第2差動増幅器A42においてQ4
06とQ407の整合がとれているとき、Q406とQ
407には(n×I41)/2なるコレクタ電流が流れ
るので、Q406には(1/hFE406)×(n×I
41/2)なるベース電流が流れる。ここで、hFE4
06はQ406の電流増幅率である。Q406のベース
電圧V41=Vfef-R42×(1/hFE406)
×(n×I41/2)となる。Q406とQ407の整
合がとれているときV41=V42で、V42=Vre
f-R42×(1/hFE406)×(n×I41/
2)となる。
Similarly, in the second differential amplifier A42, Q4
When Q06 and Q407 are matched, Q406 and Q407
Since a collector current of (n × I41) / 2 flows through 407, (1 / hFE406) × (n × I
41/2) flows. Here, hFE4
06 is the current amplification factor of Q406. Base voltage V41 of Q406 = Vfef-R42 × (1 / hFE406)
× (n × I41 / 2). When Q406 and Q407 are matched, V41 = V42 and V42 = Vre
f-R42 × (1 / hFE406) × (n × I41 /
2).

【0035】従って、V44=Vref-R42×(1
/hFE406)×(n×I41/2)+R41×(I
41/2)×(1/hFE402)となる。ここで、Q
406とQ402は同一チップ中にあるのでhFE40
6=fFE402と考えられnR42=R41とすると
きV44=Vrefとなり、R41×(Q402のベー
ス電流)分の出力電圧誤差(オフセット電圧)を打ち消
す事が可能となる。
Therefore, V44 = Vref-R42 × (1
/ HFE406) × (n × I41 / 2) + R41 × (I
41/2) × (1 / hFE402). Where Q
Since 406 and Q402 are in the same chip, hFE40
When it is considered that 6 = fFE402 and nR42 = R41, V44 = Vref, and it is possible to cancel the output voltage error (offset voltage) of R41 × (base current of Q402).

【0036】R42=R41/nなのでn>1設定する
ことでR42を低減できる。R42で発生する熱雑音は
(R42)1/2に比例するので、上記構成によってR4
2で発生する熱雑音を1/n1/2とすることが可能とな
る。
Since R42 = R41 / n, R42 can be reduced by setting n> 1. Since the thermal noise generated in R42 is proportional to (R42) 1/2 , the above configuration makes R4
2 can be reduced to 1 / n1 / 2 .

【0037】[0037]

【発明の効果】本発明の請求項1〜3によれば、例えば
CD−ROMドライバーのピックアップに用いられる受
光増幅器回路の高速化に伴って問題となっていたオフセ
ット電圧補正抵抗に生じる熱雑音を低減することが可能
となり、品質の良いピックアップ出力電圧を出力するこ
とができる。また、本発明の請求項4によれば、オフセ
ット電圧補正抵抗の代わりにオフセット電圧補正トラン
ジスタ回路を設けているので、補正抵抗による熱雑音そ
のものが無いことになる。
According to the first to third aspects of the present invention, for example, the thermal noise generated in the offset voltage correction resistor, which has been a problem with the increase in the speed of the light receiving amplifier circuit used in the pickup of the CD-ROM driver, is reduced. This makes it possible to output a high quality pickup output voltage. Further, according to the fourth aspect of the present invention, since the offset voltage correction transistor circuit is provided instead of the offset voltage correction resistor, there is no thermal noise itself due to the correction resistor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1実施形態を示す図。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】 図1中の増幅器の具体例を示す回路図。FIG. 2 is a circuit diagram showing a specific example of the amplifier in FIG.

【図3】 図1中のC1で示されるコンデンサの構造
図。
FIG. 3 is a structural diagram of a capacitor indicated by C1 in FIG. 1;

【図4】 本発明の第2実施形態の回路図。FIG. 4 is a circuit diagram of a second embodiment of the present invention.

【図5】 第2実施形態の具体的な回路構成を示す回路
図。
FIG. 5 is a circuit diagram showing a specific circuit configuration of the second embodiment.

【図6】 従来例を示す図。FIG. 6 is a diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 基準電圧入力端子 2 出力端子 A1 差動増幅器 PD1 フォトダイオード RF11 電流/電圧変換用抵抗 Rf12 オフセット補正用抵抗 C1 ノイズ低減用抵抗 A32 トランジスタ回路 DESCRIPTION OF SYMBOLS 1 Reference voltage input terminal 2 Output terminal A1 Differential amplifier PD1 Photodiode RF11 Current / voltage conversion resistance Rf12 Offset correction resistance C1 Noise reduction resistance A32 Transistor circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 差動増幅器の第1入力端子にフォトダイ
オードの一端が接続されるとともに前記差動増幅器の第
1入力端子と出力端子間にフォトダイオードの光電流を
電圧に変換するための第1抵抗が接続され、前記差動増
幅器の第2入力端子に前記第1抵抗と同一値のオフセッ
ト電圧補正用の第2抵抗を介して基準電圧が供給される
受光増幅回路において、 前記第2入力端子と第2抵抗の接続点にコンデンサの一
端を接続し、該コンデンサの他端を固定電位点に接続し
たことを特徴とする受光増幅回路。
A first input terminal of the differential amplifier, one end of the photodiode being connected to the first input terminal and an output terminal for converting a photocurrent of the photodiode into a voltage between the first input terminal and the output terminal of the differential amplifier; A light-receiving amplifier circuit to which a first resistor is connected and a reference voltage is supplied to a second input terminal of the differential amplifier via a second resistor for correcting an offset voltage having the same value as the first resistor; A light-receiving amplifier circuit, wherein one end of a capacitor is connected to a connection point between a terminal and a second resistor, and the other end of the capacitor is connected to a fixed potential point.
【請求項2】 前記コンデンサは前記フォトダイオード
の接合容量以上の容量値を持つことを特徴とする請求項
1に記載の受光増幅回路。
2. The light receiving and amplifying circuit according to claim 1, wherein the capacitor has a capacitance value equal to or larger than a junction capacitance of the photodiode.
【請求項3】 前記コンデンサは絶縁膜を金属と半導体
で挟んで構成され、金属側が第2入力端子と接続され、
半導体側が接地点と接続されていることを特徴とする請
求項1又は2に記載の受光増幅回路。
3. The capacitor comprises an insulating film sandwiched between a metal and a semiconductor, the metal side being connected to a second input terminal,
3. The light-receiving amplifier circuit according to claim 1, wherein the semiconductor side is connected to a ground point.
【請求項4】 以下のものから成る受光増幅回路:第1
差動増幅器と、 第1差動増幅器の第1入力端子と固定電位点間に接続さ
れたフォトダイオードと、 第1差動増幅器の第1入力端子と出力端子間に接続さ
れ、前記フォトダイオードの光電流を電圧に変換するた
めの抵抗と、 基準電圧入力点と第1差動増幅器の第2入力端子間に接
続されたオフセット電圧補正用のトランジスタ回路。
4. A photoreceiver / amplifier circuit comprising:
A differential amplifier; a photodiode connected between a first input terminal of the first differential amplifier and a fixed potential point; a photodiode connected between a first input terminal and an output terminal of the first differential amplifier; A resistor for converting a photocurrent into a voltage, and a transistor circuit for offset voltage correction connected between a reference voltage input point and a second input terminal of the first differential amplifier.
【請求項5】 前記トランジスタ回路は、第1差動増幅
器を構成するエミッタ共通接続のトランジスタ対をバイ
アスする電流を逓倍した定電流回路を備えた第2の差動
増幅器で構成されていることを特徴とする請求項4に記
載の受光増幅回路。
5. The semiconductor device according to claim 1, wherein the transistor circuit is constituted by a second differential amplifier including a constant current circuit multiplied by a current for biasing a transistor pair connected to the emitter in common, which constitutes the first differential amplifier. The light receiving and amplifying circuit according to claim 4, wherein:
JP09130698A 1998-04-03 1998-04-03 Receiver amplifier circuit Expired - Fee Related JP3642675B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09130698A JP3642675B2 (en) 1998-04-03 1998-04-03 Receiver amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09130698A JP3642675B2 (en) 1998-04-03 1998-04-03 Receiver amplifier circuit

Publications (2)

Publication Number Publication Date
JPH11296892A true JPH11296892A (en) 1999-10-29
JP3642675B2 JP3642675B2 (en) 2005-04-27

Family

ID=14022792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09130698A Expired - Fee Related JP3642675B2 (en) 1998-04-03 1998-04-03 Receiver amplifier circuit

Country Status (1)

Country Link
JP (1) JP3642675B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480042B2 (en) 2000-07-04 2002-11-12 Matsushita Electric Industrial Co., Ltd. Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
JP2007287286A (en) * 2006-04-19 2007-11-01 Sharp Corp Light receiving amplifying circuit and optical pickup
JP2008090897A (en) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd Integrated circuit for optical disk
US7522487B2 (en) 2005-03-18 2009-04-21 Sharp Kabushiki Kaisha Light receiving amplifier circuit and optical pickup device having the same
US7868702B2 (en) 2006-09-27 2011-01-11 Sharp Kabushiki Kaisha Photoreceiver/amplifier circuit, optical pickup device, and optical disk device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480042B2 (en) 2000-07-04 2002-11-12 Matsushita Electric Industrial Co., Ltd. Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
US7522487B2 (en) 2005-03-18 2009-04-21 Sharp Kabushiki Kaisha Light receiving amplifier circuit and optical pickup device having the same
JP2007287286A (en) * 2006-04-19 2007-11-01 Sharp Corp Light receiving amplifying circuit and optical pickup
US7868702B2 (en) 2006-09-27 2011-01-11 Sharp Kabushiki Kaisha Photoreceiver/amplifier circuit, optical pickup device, and optical disk device
JP2008090897A (en) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd Integrated circuit for optical disk
US8000182B2 (en) * 2006-09-29 2011-08-16 Sanyo Electric Co., Ltd. Integrated circuit for optical disc

Also Published As

Publication number Publication date
JP3642675B2 (en) 2005-04-27

Similar Documents

Publication Publication Date Title
US4059808A (en) Differential amplifier
JP3642675B2 (en) Receiver amplifier circuit
JPS6211529B2 (en)
JP3207240B2 (en) Photodiode bias circuit
US5371476A (en) Amplifying circuit
JP2000332546A (en) Photodetecting amplifier circuit
JP3606353B2 (en) Current-voltage conversion circuit
US4476443A (en) Transistor circuit
JP4121326B2 (en) Differential amplifier circuit and radio clock receiver circuit
US4524330A (en) Bipolar circuit for amplifying differential signal
US6396319B2 (en) Semiconductor integrated circuit with quick charging/discharging circuit
JP3321897B2 (en) Amplifier circuit
JP2765257B2 (en) Amplifier circuit
JP3300539B2 (en) High input impedance circuit, semiconductor device, vibration detection device
JP2001237653A (en) Light receiving amplifier circuit
JP3282358B2 (en) Power amplifier
JP3982964B2 (en) Photoreceiver / amplifier
JPH04369907A (en) High frequency amplifier circuit
JP2626196B2 (en) Differential amplifier circuit
JP2001292043A (en) Variable gain amplifier circuit
EP0091996B1 (en) An electric circuit for detecting the maximum value of a plurality of input currents and a signal processing circuit employing it.
JP2972245B2 (en) Reference voltage output circuit with voltage detection function
JP2000058901A (en) Current voltage conversion amplification circuit
JP2001195141A (en) Band gap reference circuit
JPS6246326Y2 (en)

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees