JPH1128838A - Dot printing data holding circuit for dot line printer - Google Patents

Dot printing data holding circuit for dot line printer

Info

Publication number
JPH1128838A
JPH1128838A JP18552497A JP18552497A JPH1128838A JP H1128838 A JPH1128838 A JP H1128838A JP 18552497 A JP18552497 A JP 18552497A JP 18552497 A JP18552497 A JP 18552497A JP H1128838 A JPH1128838 A JP H1128838A
Authority
JP
Japan
Prior art keywords
dot
print data
dot position
printing
hammer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18552497A
Other languages
Japanese (ja)
Inventor
Katsuhiro Hida
克広 飛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koki Holdings Co Ltd
Original Assignee
Hitachi Koki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Koki Co Ltd filed Critical Hitachi Koki Co Ltd
Priority to JP18552497A priority Critical patent/JPH1128838A/en
Publication of JPH1128838A publication Critical patent/JPH1128838A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Abstract

PROBLEM TO BE SOLVED: To decrease the no. of circuits of a shift resistor for storing dot printing data by providing a circuit which switches addresses of a storage element for holding the dot printing data at a full dot position and a half dot position. SOLUTION: When an HF LOAD-P signal in an address switching circuit 1 is HIGH, an address at a half dot position is transmitted to an A input of a comparator 2. Then, the comparator 2 makes an output terminal effective when the address of a full dot position or the half dot position coincides with a data transferring timing signal. Then, when a main signal is made effective, dot printing data are synchronized with a CLK signal and are successively stored into a shift resistor 3. Then, a printing data switching circuit 4 outputs a driver signal for driving a printing hammer at the half dot position and a hammer driving signal when an AND condition for the dot printing data is formed to drive the printing hammer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は基準となる通常の印
刷密度位置(以下フルドットポジションと記す)の2倍
の密度位置(以下ハーフドットポジションと記す)で印
字が可能なドットラインプリンタに関するものであり、
更に詳しくはドット印字データ保持回路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dot line printer capable of printing at a density position (hereinafter, referred to as a half dot position) twice as large as a standard printing density position (hereinafter, referred to as a full dot position). And
More specifically, the present invention relates to a dot print data holding circuit.

【0002】[0002]

【従来の技術】図4はドットラインプリンタのハンマピ
ン構成例を表したものである。この例におけるハンマピ
ン10は行方向に12列で桁方向にほぼ一定の間隔Pで
配列してあり、各ハンマピン10は同一列で隣の印字ピ
ン迄の範囲を受け持っている。これらハンマピン10の
印字タイミングは磁気干渉や消費電力の平均化等の目的
で印字タイミングをずらしており、その印字タイミング
は図5のようになっている。具体的には1列目のハンマ
ピンが駆動信号(1)に対応し、6列目のハンマピンが
駆動信号(2)に対応し、以下同様に11列目、4列
目、9列目、2列目、7列目、12列目、5列目、10
列目、3列目、8列目、となり、このようにハンマピン
の列ごとに対応した印字グループをもっている。
2. Description of the Related Art FIG. 4 shows an example of a hammer pin configuration of a dot line printer. The hammer pins 10 in this example are arranged in 12 columns in the row direction and at a substantially constant interval P in the column direction, and each hammer pin 10 covers the range from the same column to the adjacent print pin. The printing timing of these hammer pins 10 is shifted for the purpose of magnetic interference and averaging of power consumption, and the printing timing is as shown in FIG. Specifically, the first row of the hammer pins corresponds to the drive signal (1), the sixth row of the hammer pins corresponds to the drive signal (2), and so on. Row 7, Row 7, Row 12, Row 5, 10
The third row, the eighth row, and the like are provided, and a printing group corresponding to each row of the hammer pins is provided.

【0003】次に、フルドットポジションおよびハーフ
ドットポジションについて説明する。フルドットポジシ
ョンとは基準となる印刷密度間隔を表す位置である。仮
に、基準となる印刷密度が1/180インチである場合
は、図6のように1/180インチ間隔の位置に印字す
ることがフルドットポジションである。上記、基準とな
る印刷密度間隔よりも印刷密度の薄い120DPI(ド
ット/インチ)間隔で印字する場合は、図6のようによ
うに1/180インチの1/2の間隔(1/360イン
チ)で印字する必要がある。すなわち基準となる印刷密
度が1/180インチ間隔の場合は、その中間の位置が
ハーフドットポジションである。
Next, the full dot position and the half dot position will be described. The full dot position is a position that represents a reference print density interval. If the reference print density is 1/180 inch, printing at positions spaced by 1/180 inch as shown in FIG. 6 is the full dot position. When printing at 120 DPI (dots / inch) intervals where the printing density is smaller than the reference printing density interval, as shown in FIG. 6, 1/2 intervals of 1/180 inch (1/360 inch) as shown in FIG. Need to be printed. That is, when the reference print density is 1/180 inch interval, the middle position is the half dot position.

【0004】次に、このようなハーフドットポジション
で印字が可能であるドット印字データの保持回路につい
て説明する。図3は複数の印字グループ中のある1グル
ープについてのドット印字データ保持回路のブロック図
であり、2はコンパレータ、3はシフトレジスタ、4は
フルドットポジションとハーフドットポジションの印字
データ切り換え回路である。
Next, a description will be given of a dot print data holding circuit capable of printing at such a half dot position. FIG. 3 is a block diagram of a dot print data holding circuit for one of a plurality of print groups. Reference numeral 2 denotes a comparator, reference numeral 3 denotes a shift register, and reference numeral 4 denotes a print data switching circuit for a full dot position and a half dot position. .

【0005】コンパレータ2の入力にはシフトレジスタ
に与えられている固定アドレスとデータ転送タイミング
信号が入力されていて、お互いの入力信号が一致した時
にコンパレータ2の出力信号を有効にする。本信号はシ
フトレジスタ3のCLKENB(クロックイネーブル)
端子に接続されているので、本信号が有効になると、C
LK信号が有効になり、CLK信号に同期して印字デー
タがシフトレジスタ3に順次格納される。尚、シフトレ
ジスタ3はフルドットポジション用とハーフドットポジ
ション用に分かれており、それぞれのドット印字データ
が別々に格納される。印字データ切り換え回路4はフル
ドットポジションおよびハーフドットポジション用のシ
フトレジスタに格納されたドット印字データと印字ハン
マ駆動用ドライブ信号のAND条件が成立した時、ハン
マ駆動信号をオンにする。ハンマ駆動信号がオンになる
と駆動素子(図示せず)がオンしハンマコイル(図示せ
ず)に電流が通電される。
The input of the comparator 2 receives the fixed address and the data transfer timing signal given to the shift register, and makes the output signal of the comparator 2 valid when the input signals match each other. This signal is CLKENB (clock enable) of the shift register 3.
Since this signal is valid, it is connected to the terminal
The LK signal becomes valid, and print data is sequentially stored in the shift register 3 in synchronization with the CLK signal. The shift register 3 is divided into a full dot position and a half dot position, and each dot print data is stored separately. The print data switching circuit 4 turns on the hammer drive signal when the AND condition between the dot print data stored in the shift registers for the full dot position and the half dot position and the print hammer drive signal is satisfied. When the hammer drive signal is turned on, a drive element (not shown) is turned on, and a current flows through a hammer coil (not shown).

【0006】以上説明したように120DPI間隔で印
字する場合は、フルドットポジションとハーフドットポ
ジションの両方のドット印字データを保持する記憶素子
が必要である。さらに上述したドット印字データ保持回
路は複数の印字グループ中のある1グループについての
場合であるため、印字データ保持回路数は印字ハンマの
行方向の配列数に比例して多くなる。
As described above, when printing is performed at 120 DPI intervals, a storage element for holding dot print data at both the full dot position and the half dot position is required. Further, since the dot print data holding circuit described above is for a certain one of a plurality of print groups, the number of print data holding circuits increases in proportion to the number of print hammers arranged in the row direction.

【0007】[0007]

【発明が解決しようとする課題】従来のドット印字デー
タ保持回路で、120DPI間隔の印字をする場合は、
フルドットポジションとハーフドットポジションの両方
のドット印字データを保持する必要があるため、ドット
印字データ格納用シフトレジスタの回路数が2倍とな
り、回路縮小化の妨げとなっていた。
In the conventional dot print data holding circuit, when printing at intervals of 120 DPI,
Since it is necessary to hold the dot print data at both the full dot position and the half dot position, the number of circuits of the dot print data storage shift register is doubled, which hinders circuit downsizing.

【0008】本発明はハーフドットポジションで印字を
行う場合であっても、回路規模の少ない安価なドット印
字データ保持回路を提供することを目的としている。
It is an object of the present invention to provide an inexpensive dot print data holding circuit having a small circuit scale even when printing is performed at a half dot position.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明のドット印字データ保持回路においては、ド
ット印字データを保持する記憶素子のアドレスをフルド
ットポジションとハーフドットポジションとで切り換え
る回路を付加し、フルドットポジションの印字データを
格納する記憶素子とハーフドットポジションの印字デー
タを格納する記憶素子とを共通に使用することにより解
決できる。
In order to achieve the above object, in a dot print data holding circuit according to the present invention, a circuit for switching an address of a storage element holding dot print data between a full dot position and a half dot position. Can be solved by using a storage element that stores print data at the full dot position and a storage element that stores print data at the half dot position in common.

【0010】[0010]

【発明の実施の形態】以下実施例図面を参照して本発明
を詳述する。図1は本発明の1実施例を示すドット印字
データ保持回路のブロック図である。1はアドレス切り
換え回路、2はコンパレータ、3はシフトレジスタ、4
はフルドットポジションとハーフドットポジションの印
字データ切り換え回路である。なお、従来技術と同一回
路には同一の符号を記してある。アドレス切り換え回路
1はセレクター5で構成されており、入力にはフルドッ
トポジションとハーフドットポジションのアドレスがそ
れぞれ与えられている。HF LOAD−P信号の極性
によってフルドットポジションまたはハーフドットポジ
ションのアドレスが切り換わり、出力端子から該当アド
レスが出力される。具体的にはHF LOAD−P信号
がHIGHの時、ハーフドットポジションのアドレスがコン
パレータ2のA入力に伝達される。コンパレータ2はフ
ルドットポジションまたはハーフドットポジションのア
ドレスとデータ転送タイミング信号が一致した時に出力
端子を有効にする。本信号が有効になるとCLK信号に
同期してドット印字データがシフトレジスタ3に順次格
納される。印字データ切り換え回路4はフルドットポジ
ションまたはハーフドットポジションの印字ハンマを駆
動するドライブ信号と、ドット印字データのAND条件
が成立した時、ハンマ駆動信号を出力し、図示しない駆
動素子がオンすることにより印字ハンマを駆動する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a block diagram of a dot print data holding circuit showing one embodiment of the present invention. 1 is an address switching circuit, 2 is a comparator, 3 is a shift register, 4
Is a print data switching circuit for the full dot position and the half dot position. The same circuits as those in the prior art are denoted by the same reference numerals. The address switching circuit 1 is composed of a selector 5, and inputs are given addresses of a full dot position and a half dot position, respectively. The address of the full dot position or half dot position is switched according to the polarity of the HF LOAD-P signal, and the corresponding address is output from the output terminal. Specifically, when the HF LOAD-P signal is HIGH, the address of the half dot position is transmitted to the A input of the comparator 2. The comparator 2 validates the output terminal when the address of the full dot position or the half dot position matches the data transfer timing signal. When this signal becomes valid, dot print data is sequentially stored in the shift register 3 in synchronization with the CLK signal. The print data switching circuit 4 outputs a drive signal for driving a print hammer at a full dot position or a half dot position, and a hammer drive signal when an AND condition of dot print data is satisfied. Drive the printing hammer.

【0011】次に、本発明におけるドット印字データ保
持回路を適用した場合の印字タイミングチャートを図2
にて説明する。Dのタイミングでフルドットポジション
の印字終了後、HF LOAD−P信号がHIGHであるB
のタイミングで、次に印字するハーフドットポジション
用のドット印字データをシフトレジスタに転送し、Eの
タイミングでハーフドットポジションの印字を行う。同
様にEのタイミングでハーフドットポジションの印字終
了後、HF LOAD−P信号がLOWであるCのタイミ
ングで、フルドットポジション用のドット印字データを
シフトレジスタに転送する。このように、フルドットポ
ジションの印字とハーフドットポジションの印字間に、
次に印字するドットポジションのドット印字データを転
送するようにすれば良い。なお、説明上、フルドットポ
ジションの次にハーフドットポジションを連続して印字
するように記したが、実際には印字ハンマの動作周期の
関係上、連続して印字することは無い。一般に印字ハン
マの最短動作周期は、基準となるドットポジションが連
続して印字できる値に設定されているため、基準となる
ドットポジションが1/180インチ間隔である場合、
フルドットポジションの次にハーフドットポジションが
印字できる最短周期は、図6に示した1/120インチ
間隔になる。したがって、印字ハンマの動作周期の関係
上、印字できないハーフドットポジションについては、
印字ハンマが動作しない極性の印字データを転送するこ
とになる。
FIG. 2 is a printing timing chart when the dot print data holding circuit according to the present invention is applied.
It will be explained in. After printing of the full dot position is completed at the timing of D, the HF LOAD-P signal is
At this timing, the dot print data for the half dot position to be printed next is transferred to the shift register, and the half dot position is printed at the timing E. Similarly, after the printing of the half dot position is completed at the timing E, the dot print data for the full dot position is transferred to the shift register at the timing C at which the HF LOAD-P signal is LOW. Thus, between printing at the full dot position and printing at the half dot position,
What is necessary is just to transfer the dot print data of the dot position to be printed next. In the description, it is described that the half dot position is continuously printed after the full dot position. However, actually, the printing is not performed continuously due to the operation cycle of the printing hammer. Generally, the shortest operation cycle of the print hammer is set to a value at which the reference dot position can be continuously printed. Therefore, when the reference dot position is at an interval of 1/180 inch,
The shortest cycle at which the half dot position can be printed next to the full dot position is the interval of 1/120 inch shown in FIG. Therefore, for the half dot position that cannot be printed due to the operation cycle of the print hammer,
The print data of the polarity in which the print hammer does not operate will be transferred.

【0012】以上のような回路方式にすることによりフ
ルドットポジション用とハーフドットポジション用のシ
フトレジスタを共通にすることができ、ドット印字デー
タ保持回路を約1/2以下に縮小することが可能とな
る。また、印字データ切り換え回路4は従来技術のよう
にフルドットポジションのドット印字データとハーフド
ットポジションのドット印字データを切り換える必要が
ないので、回路内容を簡略化することが可能である。
By adopting the above circuit system, the shift register for the full dot position and the shift register for the half dot position can be made common, and the dot print data holding circuit can be reduced to about 1/2 or less. Becomes Further, since the print data switching circuit 4 does not need to switch between the dot print data at the full dot position and the dot print data at the half dot position as in the prior art, the circuit contents can be simplified.

【0013】[0013]

【発明の効果】以上詳述したように本発明によれば、フ
ルドットポジション用の印字データ記憶素子とハーフド
ットポジション用の印字データ記憶素子を共通に使用で
きるため、ドット印字データ保持回路を縮小することが
可能となる。回路規模の縮小により、ドット印字データ
保持回路を納めている集積回路や制御基板を安価にする
ことができる。
As described above in detail, according to the present invention, the print data storage element for the full dot position and the print data storage element for the half dot position can be used in common, so that the dot print data holding circuit can be reduced. It is possible to do. By reducing the circuit scale, it is possible to reduce the cost of an integrated circuit or a control board containing the dot print data holding circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の1実施例を示すドット印字データ保持
回路のブロック図である。
FIG. 1 is a block diagram of a dot print data holding circuit showing one embodiment of the present invention.

【図2】本発明の1実施例を示す印字タイミングチャー
トである。
FIG. 2 is a printing timing chart showing one embodiment of the present invention.

【図3】従来技術で構成されたドット印字データ保持回
路のブロック図である。
FIG. 3 is a block diagram of a dot print data holding circuit configured according to the related art.

【図4】ハンマピンの配置構成例を示す説明図である。FIG. 4 is an explanatory diagram showing an example of the arrangement configuration of hammer pins.

【図5】ハンマピンの配列ごとに対応した印字タイミン
グを示すタイミングチャートである。
FIG. 5 is a timing chart showing printing timing corresponding to each arrangement of hammer pins.

【図6】ハーフドットポジションを説明する説明図であ
る。
FIG. 6 is an explanatory diagram illustrating a half dot position.

【符号の説明】[Explanation of symbols]

1はアドレス切り換え回路、2はコンパレータ、3はシ
フトレジスタ、4は印字データ切り換え回路、5はセレ
クター、10はハンマピンである。
1 is an address switching circuit, 2 is a comparator, 3 is a shift register, 4 is a print data switching circuit, 5 is a selector, and 10 is a hammer pin.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 桁方向にほぼ等間隔で且つ行方向に複数
列に配設されたハンマピンを持つ印字ハンマを桁方向に
複数個配列した印字ハンマ群と、該印字ハンマ群を桁方
向に往復移動させる往復移動手段と、前記ハンマピンを
駆動する制御回路内にドット印字データを保持するため
の記憶素子とを有し、基準となる通常の印刷密度位置で
あるドットポジションとその2倍の密度位置であるドッ
トポジションとで印字が可能なドットラインプリンタに
おいて、通常の印刷密度位置であるドットポジション用
の印字データを格納する記憶素子と通常の2倍の印刷密
度位置であるドットポジション用の印字データを格納す
る記憶素子とを共通にしたことを特徴とするドットライ
ンプリンタのドット印字データ保持回路。
1. A printing hammer group in which a plurality of printing hammers having hammer pins arranged at substantially equal intervals in the column direction and in a plurality of columns in the row direction are arranged in the column direction, and the printing hammer group is reciprocated in the column direction. A reciprocating means for moving, a storage element for holding dot print data in a control circuit for driving the hammer pin, and a dot position which is a standard print density position as a reference and a density position twice as large as the reference dot position In a dot line printer capable of printing at a dot position, a storage element that stores print data for a dot position, which is a normal print density position, and print data for a dot position, which is twice the normal print density position A dot print data holding circuit for a dot line printer, wherein the storage element for storing the dot print data is shared.
【請求項2】 前記共通のドット印字データ記憶素子に
通常ドット密度位置に対応するアドレスと倍密度位置に
対応するアドレスを与え、それらのアドレスをドットポ
ジションに応じて切り換えることにより、通常ドットポ
ジションと2倍密度ドットポジションのドット印字デー
タを交互に保持することを特徴とする請求項1記載のド
ットラインプリンタのドット印字データ保持回路。
2. An address corresponding to a normal dot density position and an address corresponding to a double-density position are given to the common dot print data storage element, and the addresses are switched according to the dot position, thereby providing a common dot print data storage element. 2. The dot print data holding circuit of a dot line printer according to claim 1, wherein the dot print data at the double density dot position is held alternately.
JP18552497A 1997-07-10 1997-07-10 Dot printing data holding circuit for dot line printer Pending JPH1128838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18552497A JPH1128838A (en) 1997-07-10 1997-07-10 Dot printing data holding circuit for dot line printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18552497A JPH1128838A (en) 1997-07-10 1997-07-10 Dot printing data holding circuit for dot line printer

Publications (1)

Publication Number Publication Date
JPH1128838A true JPH1128838A (en) 1999-02-02

Family

ID=16172313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18552497A Pending JPH1128838A (en) 1997-07-10 1997-07-10 Dot printing data holding circuit for dot line printer

Country Status (1)

Country Link
JP (1) JPH1128838A (en)

Similar Documents

Publication Publication Date Title
US5809214A (en) Thermal printer
EP0660296B1 (en) Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode
US4518971A (en) Thermal head
JP2004527783A (en) Digital light valve addressing method and apparatus, and light valve incorporating the same
JPH1128838A (en) Dot printing data holding circuit for dot line printer
JP3703712B2 (en) Image sensor
JP2001315378A (en) Display data converting device and led head device using the same
KR100398032B1 (en) small printer
CA2034964C (en) Printer
JP3058726B2 (en) Print head and driving method thereof
JPH04298362A (en) Printing control circuit of printer
JP3625389B2 (en) Integrated circuit for driving thermal head
JP2001301211A (en) Controller for thermal head and head drive ic
JPH10235935A (en) Driver ic and led print head
JP2000355129A (en) Printing control device and output module
JP3148359B2 (en) Drive circuit for dot data
JP4461971B2 (en) Integrated circuit for video signal supply
JP2760303B2 (en) Thermal head drive
JPS61167268A (en) Driver ic for thermal head
JP2000229442A (en) Optical writing print head
JPH04152150A (en) Heat history control circuit
JPH0441261A (en) Printing head controller
JPH07266602A (en) Thermal head
JPH0834140A (en) Printing head driving circuit and printing head
JPH0834138A (en) Printing head driving circuit and printing head

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040809