JPH11284318A - Electronic component mounting substrate - Google Patents

Electronic component mounting substrate

Info

Publication number
JPH11284318A
JPH11284318A JP10196598A JP10196598A JPH11284318A JP H11284318 A JPH11284318 A JP H11284318A JP 10196598 A JP10196598 A JP 10196598A JP 10196598 A JP10196598 A JP 10196598A JP H11284318 A JPH11284318 A JP H11284318A
Authority
JP
Japan
Prior art keywords
electronic component
solder
wiring pattern
substrate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10196598A
Other languages
Japanese (ja)
Inventor
Masaki Hirano
正樹 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10196598A priority Critical patent/JPH11284318A/en
Publication of JPH11284318A publication Critical patent/JPH11284318A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an electronic component mounting substrate on which soldering can be performed in such a state that defective contact hardly occurs between the lead pins of electronic component and a soldered wiring pattern and even when the interval between the lead pins becomes narrower. SOLUTION: An electronic component mounting substrate is formed in such a way that a rectangular recessed section 1 is formed in the area which comes into contact with the lead pins 12 of electronic component on a substrate 10, on the surface of which the electronic component are mounted, and the bottom face 13a and at least two facing side faces 13b of the recessed section 17 are coated with conductors which are connected to a wiring pattern 14. Alternatively, the bottom face 13a of the recessed section 17 is coated with conductors which are connected to the wiring pattern 14 and through holes are bored through the bottom 13a of the recessed section 17 and the substrate 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電子部品実装基
板に関し、詳しくは、フラットパッケージICの端子ピ
ン(リードピン)の間隔が狭くなってもリードピンと半
田付け配線パターン領域とのコンタクト不良が発生し難
い半田付けが可能なフラットパッケージIC実装基板に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component mounting board, and more particularly, to a contact failure between a lead pin and a soldering wiring pattern area even when a distance between terminal pins (lead pins) of a flat package IC becomes narrow. The present invention relates to a flat package IC mounting board that can be hardly soldered.

【0002】[0002]

【従来の技術】ICデバイスは、パッケージとリードピ
ンの形状などにより各種の型式に分類されている。DI
P型(Dual Inline Package)は、両側面より引出され
たリードピンが下方に屈曲し、その先端を配線基板のス
ルーホールに挿入してハンダ付けするか、コネクタ等に
挿入する挿入型である。超LSIに使用されるSOP
(Small Outline Package )型は、両側面のリードピン
が下方に屈曲し、さらに先端を外方に直角に屈曲して、
この部分を基板の配線パターンに対するハンダ付け面と
する面付け型(表面実装型)である。また、QFP(Qu
ad Flat Package )型は、リードピンを4側面に設けた
もので、やはり面付け型である。なお、後者のような面
付け型は、通常、フラットパッケージと呼ばれる。
2. Description of the Related Art IC devices are classified into various types according to the shapes of packages and lead pins. DI
The P-type (Dual Inline Package) is an insertion type in which lead pins drawn out from both side surfaces are bent downward and their tips are inserted into through holes of a wiring board and soldered, or inserted into a connector or the like. SOP used for VLSI
In the (Small Outline Package) type, the lead pins on both sides are bent downward, and the tip is bent outward at a right angle.
This is an imposition type (surface mounting type) in which this portion is used as a soldering surface for the wiring pattern of the substrate. In addition, QFP (Qu
The ad Flat Package) type has four lead pins on the side, and is also an imposition type. The latter type is usually called a flat package.

【0003】各ICデバイスは、リードピンが正規と異
なる形状に屈曲していると、挿入型では先端がスルーホ
ールに挿入されず、また面付け型ではハンダ付け面が配
線パターンに接触しない場合があって、いずれもハンダ
付けが不完全または不能となって製品不良の原因とな
る。特に、フラットパッケージICは、そのピン数が増
加の傾向にあって、そのため、ピン間隔が狭くなってき
ているので、次で説明するような問題がある。図4は、
基板側に設けられるリードピンを半田付けする半田付け
配線パターン領域(ランド)とリードピンとの関係の断
面説明図である。(a)は、ピン数が多くなくかつピン
間隔がある程度採られている場合であって、かつ、リー
ドピンの高さが揃っている場合である。これは、フラッ
トパッケージの1辺の長さにもよるが、例えば、QFP
でピン数が比較的少ない場合である。しかし、ピン数
が、40ピン以上にもなると、その間隔は0.05mm程
度か、それ以下となって、そのピン幅とピン間隔とが狭
くなる。その分、ピン相互の高さのばらつきが大きく影
響し、(b)に示すように、ランド3に対してリードピ
ン2が浮く接触不良が発生し、あるいは(c)に示すよ
うに、隣接するリードピン2における半田が相互に結合
するブリッジが発生し、あるいはまた(d)のようにピ
ン間結合容量Cの増加などの問題が生じる。なお、図
中、1は、基板であり、2はリードピン、3はランド、
4は半田である。
In each IC device, if the lead pin is bent in a shape different from the normal shape, the tip may not be inserted into the through hole in the insertion type, and the soldering surface may not contact the wiring pattern in the imposition type. In either case, the soldering is incomplete or impossible, resulting in defective products. In particular, flat package ICs tend to have an increasing number of pins, and as a result, the pin spacing has become narrower, and therefore has the following problems. FIG.
FIG. 5 is a cross-sectional explanatory view of a relationship between a lead pin and a solder wiring pattern area (land) for soldering a lead pin provided on a substrate side. (A) is the case where the number of pins is not large and the pin interval is taken to some extent, and the height of the lead pins is uniform. This depends on the length of one side of the flat package.
And the number of pins is relatively small. However, when the number of pins becomes more than 40 pins, the interval becomes about 0.05 mm or less, and the pin width and the pin interval become narrow. To that extent, variations in the height of the pins greatly affect each other, causing a contact failure in which the lead pin 2 floats with respect to the land 3 as shown in (b), or an adjacent lead pin as shown in (c). In this case, a bridge occurs in which the solders are connected to each other, or a problem such as an increase in the inter-pin coupling capacitance C occurs as shown in FIG. In the drawing, 1 is a substrate, 2 is a lead pin, 3 is a land,
4 is solder.

【0004】[0004]

【発明が解決しようとする課題】図5は、この発明の先
行技術の1つとしての特開平5−191027号「プリ
ント基板におけるランドパターン」に記述されている技
術であり、面付け(表面実装)型の半導体デバイス6に
おいて、そのリードピン7における半田ブリッジを防止
し、良好な接触を採る発明の例である。その概要として
基板1にランドパターンに対応してバスタブ型の凹部5
を形成してリードピン7を凹部5に配置して半田付けを
することにより、特に、前記した図4(c)のブリッジ
を防止する。ただし、この場合の半田付け接続は、半田
をバスタブ型の凹部5に塗布してからリードピン7をバ
スタブ型の凹部5に挿入して半田接続するものであっ
て、半田の上にリードピン7が挿入される関係で、半田
の量によって半田付けの際に半田が溢れる危険性が高
い。
FIG. 5 shows a technique described in JP-A-5-191027 "Land pattern on printed circuit board" as one of the prior arts of the present invention. This is an example of the invention in which a semiconductor device 6 of the type) prevents a solder bridge at the lead pin 7 and takes good contact. As an outline, a bathtub-shaped concave portion 5 corresponding to a land pattern is formed on the substrate 1.
By forming the lead pins 7 in the recesses 5 and soldering, the above-described bridge in FIG. 4C is particularly prevented. However, the soldering connection in this case is such that solder is applied to the bathtub-shaped concave portion 5 and then the lead pin 7 is inserted into the bathtub-shaped concave portion 5 for solder connection, and the lead pin 7 is inserted on the solder. Therefore, there is a high risk that the solder will overflow during soldering depending on the amount of solder.

【0005】図5に示すものは、図4(a)に示すよう
な、リードピン間隔がある程度採られている場合には有
効であるが、前もって半田をバスタブ凹部5に設けてお
かなければならず、図5と異なり、半田を上部から供給
する場合においては、実際にリードピン間隔が狭くなっ
て、その間隔が0.05mm程度か、それ以下となってく
ると、バスタブ型の凹部5のエリアが狭くかつ小さくな
ってくるので、リードピンの高さのばらつきにより、前
記の図4(b)〜(d)で説明した問題が発生する。そ
の理由の1つには、リードピンとバスタブとの間の間隙
の狭さと半田の表面張力との関係で、上から供給される
半田が盛り上がったり、底まで回らないこと、さらに、
半田の量が多くなるとすぐに凹部から溢れることなどに
よる。この発明の目的は、このような従来技術の問題点
を解決するものであって、電子部品のリードピンの間隔
が狭くなってもリードピンと半田付け配線パターン領域
とのコンタクト不良が発生し難い半田付けが可能な電子
部品実装基板を提供することにある。
The arrangement shown in FIG. 5 is effective when a certain interval between lead pins is provided as shown in FIG. 4A, but solder must be provided in the bathtub recess 5 in advance. Unlike FIG. 5, when the solder is supplied from above, the interval between the lead pins is actually reduced, and when the interval is reduced to about 0.05 mm or less, the area of the bathtub-shaped recess 5 becomes smaller. Since it becomes narrow and small, the problem described with reference to FIGS. 4B to 4D occurs due to variations in the height of the lead pins. One of the reasons is that the solder supplied from above does not rise or turn to the bottom due to the relationship between the narrow gap between the lead pin and the bathtub and the surface tension of the solder.
The reason is that as soon as the amount of solder increases, the solder overflows from the recess. SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem of the prior art, and it is difficult to generate a contact failure between a lead pin and a soldering wiring pattern area even when a distance between lead pins of an electronic component is reduced. It is an object of the present invention to provide an electronic component mounting substrate capable of performing the above.

【0006】[0006]

【課題を解決するための手段】このような目的を達成す
るこの発明の電子部品実装基板の特徴は、表面に電子部
品を搭載する基板上の電子部品のリードピンと接触する
領域に矩形の凹部が形成され、凹部の底面と少なくとも
対向する側面が導体により被覆されかつ導体が配線パタ
ーンに接続されているものである。また、他の発明とし
ては、凹部の底面が導体により被覆されかつ導体が配線
パターンに接続され、底面には基板の裏面側まで貫通す
る孔が設けられているものである。
A feature of the electronic component mounting board of the present invention that achieves the above object is that a rectangular concave portion is formed on a surface of the board on which the electronic component is mounted in contact with the lead pins of the electronic component. It is formed, and a side surface at least facing the bottom surface of the concave portion is covered with a conductor, and the conductor is connected to the wiring pattern. Further, as another invention, the bottom surface of the concave portion is covered with a conductor and the conductor is connected to the wiring pattern, and the bottom surface is provided with a hole penetrating to the back surface side of the substrate.

【0007】[0007]

【発明の実施の形態】このように、基板上のリードピン
と接触する領域に矩形の凹部を設けて、その底面および
対向する両側面を導体で被覆することにより、対向する
両側面の導体から底面に向かって上部からの半田を回り
込ませることができる。側面に導体が設けられない場合
でも、底面に基板裏面まで貫通する孔(スルーホール)
を設けることにより、半田の上部からの供給において、
リードピンに高さのばらつきに応じて形成される空間を
通して基板の裏面側へと空気抜き(ガス抜き)ができる
ので、このガス抜きに応じて上部から供給された半田を
凹部底面とリードピンとの間の空間を経てスルーホール
まで浸透させることができる。これによりリードピンに
高さのばらつきあっても、上部から供給された半田を凹
部底面とリードピンとの間の空間に浸透させることがで
きるので、リードピンと配線パターンとの接続不良は発
生し難い。また、この底面までの浸透により凹部の外側
へと流れる半田が抑制されることから半田ブリッジによ
る隣接リードピン同士の結合も抑えられ、かつ、ピン間
結合容量の増加もなくなる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As described above, a rectangular concave portion is provided in a region in contact with a lead pin on a substrate, and the bottom surface and opposing side surfaces are covered with a conductor. , The solder from above can be wrapped around. Hole that penetrates to the back of the board on the bottom (through hole) even if the conductor is not provided on the side
By supplying from the top of the solder,
Air can be vented (degassed) to the back side of the substrate through the space formed according to the height variation of the lead pins, so that the solder supplied from the top in response to the degassing can be used to remove the solder between the bottom of the recess and the lead pin. It can penetrate through the space to the through hole. This allows the solder supplied from above to penetrate into the space between the bottom surface of the concave portion and the lead pin even if the height of the lead pin varies, so that poor connection between the lead pin and the wiring pattern hardly occurs. Further, since the solder flowing to the outside of the concave portion is suppressed by the permeation to the bottom surface, the coupling between adjacent lead pins by the solder bridge is suppressed, and the coupling capacitance between the pins does not increase.

【0008】[0008]

【実施例】図1は、この発明の電子部品実装基板をフラ
ットパッケージIC実装基板に適用した一実施例の断面
図であり、図2(a)は、そのリードピンとの接続部分
の拡大図、(b)は、その半田付け状態の説明図、図3
は、QFPとフラットパッケージIC実装基板との関係
を示す概要図である。図3において、10は、フラット
パッケージICの実装基板であり、11は、QFPであ
る。QFP11の各リードピン12の先端部12aに対
応してランドとして形成されたバスタブ凹部13がQF
P11の各辺に沿って基板10に形成されている。各リ
ードピン12とバスタブ凹部13との関係は、図1に示
すように、先端部12aがバスタブ凹部13に浸かる深
さにあって、バスタブ凹部13の上面を除いて底面13
aと4側面13bに導体が配線パターン14が延長とし
て被覆されている。この導体としては、例えば、配線パ
ターン14と同様な銅あるいはアルミニューム等の金属
導体であり、これによりバスタブコーティング部15が
形成されている。さらに、底面13aの中央部には、ス
ルーホール16が形成され、基板10の裏面まで貫通し
ている。
FIG. 1 is a cross-sectional view of an embodiment in which the electronic component mounting board of the present invention is applied to a flat package IC mounting board. FIG. 2A is an enlarged view of a connection portion with a lead pin. (B) is an explanatory view of the soldering state, FIG.
FIG. 3 is a schematic diagram showing a relationship between a QFP and a flat package IC mounting board. In FIG. 3, reference numeral 10 denotes a mounting board for a flat package IC, and reference numeral 11 denotes a QFP. A bathtub recess 13 formed as a land corresponding to the tip 12a of each lead pin 12 of the QFP 11
It is formed on the substrate 10 along each side of P11. As shown in FIG. 1, the relationship between each lead pin 12 and the bathtub recess 13 is such that the tip 12 a is at a depth where the bathtub recess 13 is immersed in the bathtub recess 13.
The conductor and the wiring pattern 14 are coated as an extension on the four sides 13a and 13b. The conductor is, for example, a metal conductor such as copper or aluminum similar to the wiring pattern 14, and the bathtub coating portion 15 is formed thereby. Further, a through hole 16 is formed in the center of the bottom surface 13a, and penetrates to the back surface of the substrate 10.

【0009】また、QFP11の本体の下側にもQFP
11の形状より少し大きい凹部17が形成されていて、
凹部17の深さは、バスタブ凹部13の深さに対応して
いて、しかも、その深さがQFP11の底面および側面
との間に間隙18ができるものとなっている。このよう
に、バスタブ凹部13の底面13aに加えて4側面13
bまで導体によりコーティングされていることでリード
ピン12との間隙が小さくなってもバスタブ凹部13の
上部から供給される半田4は、側面導体に案内されて底
面13aまで浸透する。さらに、スルーホール16が底
面に設けられているので、半田4の上部からの供給に応
じてバスタブ凹部13の空気が基板10の裏面へと逃
げ、いわゆるガス抜きが行われる。しかも、このスルー
ホール16は、必要以上に多い半田4を上面に溢れさせ
ることなく、基板10の裏面側へと逃がす作用を持つ。
このようなスルーホール16の寸法とバスタブ凹部13
の大きさとの関係を示すと図2(a)のようになる。す
なわち、基板10の厚さを2mm〜3mm程度とすれば、バ
スタブ凹部13の深さは、0.35mm±10%程度であ
り、バスタブ凹部13のリードピンの延長方向の長さ
は、1.5mm±20%程度である。また、スルーホール
16の径は、0.2mm〜0.5mm程度である。
The QFP 11 also has a QFP
A recess 17 slightly larger than the shape of 11 is formed,
The depth of the concave portion 17 corresponds to the depth of the bathtub concave portion 13, and the depth is such that a gap 18 is formed between the bottom surface and the side surface of the QFP 11. Thus, in addition to the bottom surface 13 a of the bathtub recess 13, the four side surfaces 13
The solder 4 supplied from the upper part of the bathtub recess 13 is guided by the side conductor and penetrates to the bottom surface 13a even if the gap between the lead pin 12 and the lead pin 12 becomes small because the conductor 4 is coated with the conductor b. Further, since the through hole 16 is provided on the bottom surface, the air in the bathtub recess 13 escapes to the back surface of the substrate 10 in accordance with the supply from the upper part of the solder 4, so that so-called degassing is performed. In addition, the through holes 16 have a function of allowing the solder 4 to escape to the rear surface of the substrate 10 without overflowing the solder 4 unnecessarily to the upper surface.
The dimensions of such a through hole 16 and the bathtub recess 13
FIG. 2 (a) shows the relationship with the size. That is, if the thickness of the substrate 10 is about 2 mm to 3 mm, the depth of the bathtub recess 13 is about 0.35 mm ± 10%, and the length of the bathtub recess 13 in the extension direction of the lead pin is 1.5 mm. It is about ± 20%. The diameter of the through hole 16 is about 0.2 mm to 0.5 mm.

【0010】このようなバスタブ凹部13を持つ基板1
0に上部から半田4を供給して半田付けをした場合に
は、半田4がバスタブ凹部13bの側面壁に沿って底面
13aへと進入し、図2(b)に示すように、リードピ
ン12の先端部12aの裏面とバスタブ凹部13の底部
13aの間に半田4の接続層4aができる。さらに、こ
の接続層4aの一部は、スルーホール16へと逃げる。
これにより、半田4の上部への盛り上がりが少なくな
り、かつ、リードピン12の高さばらつきに応じて、リ
ードピン12の先端部12aの裏面(底部)とバスタブ
凹部13の底部13aの間に必要な厚さで接続層4aが
形成されるので、リードピン12の高さのばらつきに関
係なく、リードピン12と配線パターン14との十分な
接触が取れる。さらに、底面と周面を含めての接触にな
るので、接触抵抗も低くなる。これによりコンタクト不
良が発生し難い半田接続ができる。
The substrate 1 having such a bathtub recess 13
In the case where the solder 4 is supplied from above to the solder 0 and soldered, the solder 4 enters the bottom surface 13a along the side wall of the bathtub recess 13b, and as shown in FIG. A connection layer 4a of the solder 4 is formed between the back surface of the tip 12a and the bottom 13a of the bathtub recess 13. Further, a part of the connection layer 4a escapes to the through hole 16.
As a result, the swelling of the solder 4 to the upper portion is reduced, and the thickness required between the back surface (bottom portion) of the front end portion 12a of the lead pin 12 and the bottom portion 13a of the bathtub recess 13 according to the height variation of the lead pin 12. Since the connection layer 4a is formed, sufficient contact between the lead pin 12 and the wiring pattern 14 can be obtained regardless of the variation in the height of the lead pin 12. Furthermore, since the contact includes the bottom surface and the peripheral surface, the contact resistance is reduced. As a result, a solder connection in which a contact failure hardly occurs can be performed.

【0011】次に、底面13aと4側面13bに導体の
コーディング15を持つバスタブ凹部13の形成方法に
ついて簡単に説明する。多層基板を表面の積層をバスタ
ブ凹部13の形成位置に対応して矩形の孔あきのある層
とし、これを積層する。次に、バスタブ凹部13を含め
てパターン形成部分を形成する孔あきマスクを使用して
スパッタリングか、あるいは電気メッキを行い、バスタ
ブ凹部13を配線パターンとともに形成する。その後
に、バスタブ凹部13の矩形より一回り小さい孔を有す
るマスクによりバスタブ凹部13のエッジングすること
により、底面13aと4側面13bの部分を残したバス
タブ凹部13を形成する。
Next, a method of forming the bathtub recess 13 having the conductor coding 15 on the bottom surface 13a and the four side surfaces 13b will be briefly described. The multilayer substrate is laminated on the surface as a layer having a rectangular hole corresponding to the position where the bathtub recess 13 is formed, and laminated. Next, the bathtub recess 13 is formed together with the wiring pattern by sputtering or electroplating using a perforated mask for forming a pattern forming portion including the bathtub recess 13. Thereafter, the bathtub recess 13 is edged with a mask having a hole slightly smaller than the rectangular shape of the bathtub recess 13 to form the bathtub recess 13 with the bottom surface 13a and the four side surfaces 13b left.

【0012】このようにして形成されたバスタブ凹部1
3に対して、次にドリルにより、それぞれの底面13a
の中央部に孔をあけることでスルーホール16を形成す
る。なお、スルーホール16は、通常の多層基板で各層
を接続するスルーホール16として配線パターンと同時
に形成されてもよく、このような場合には、スルーホー
ル16の内側には金属層が形成できる。このスルーホー
ル16は、多層配線の場合には、配線パターン14を除
いてどの配線パターンとも接続されないものであるが、
バスタブ凹部13に接続される配線パターン14と接続
される配線パターンは例外である。
Bathtub recess 1 thus formed
3 and then by drilling each bottom 13a
A through hole 16 is formed by making a hole in the center of the hole. The through-hole 16 may be formed simultaneously with the wiring pattern as a through-hole 16 for connecting each layer in a normal multilayer substrate. In such a case, a metal layer can be formed inside the through-hole 16. In the case of a multilayer wiring, the through hole 16 is not connected to any wiring pattern except the wiring pattern 14.
The wiring pattern connected to the wiring pattern 14 connected to the bathtub recess 13 is an exception.

【0013】ところで、QFP11の本体の下側に設け
た凹部17とQFP11の底部との間には、底面および
側面とに空間があることが望ましい。これらの空間の形
成により、煙突効果でQFP11により発生する熱を上
へと逃がすことができるからである。これにより基板1
0の温度上昇を防止できる。
Incidentally, it is desirable that there is a space between the bottom surface and the side surface between the concave portion 17 provided on the lower side of the main body of the QFP 11 and the bottom portion of the QFP 11. This is because the formation of these spaces allows the heat generated by the QFP 11 to escape upward due to the chimney effect. Thereby, the substrate 1
0 temperature rise can be prevented.

【0014】以上説明してきたが、実施例では、QFP
の例を中心に説明しているが、この発明は、QFPに限
らず、各種の表面実装型の電子部品について適用できる
ことはもちろんである。また、バスタブ凹部の底面およ
び側面にコーティングされる導体は、金属の導体に限定
されるものではなく、側面としては、底面まで半田が進
入するように案内できればよいので、少なくともバスタ
ブ凹部の対向する2側面と底面とに導体がコーティング
されていればよい。さらに、実施例のバスタブ凹部に接
続される配線パターン14は、表面層に設けられている
が、これは、多層基板の途中の層に設けられ、バスタブ
凹部と接続されるようなパターンであってもよいことは
もちろんである。
As described above, in the embodiment, the QFP
However, it is needless to say that the present invention can be applied not only to the QFP but also to various surface-mounted electronic components. The conductors coated on the bottom and side surfaces of the bathtub recess are not limited to metal conductors, and the side surfaces need only be guided so that solder can enter the bottom surface. The conductor may be coated on the side surface and the bottom surface. Further, the wiring pattern 14 connected to the bathtub recess of the embodiment is provided on the surface layer, but is a pattern provided on a middle layer of the multilayer substrate and connected to the bathtub recess. Of course, it is good.

【0015】[0015]

【発明の効果】以上説明してきたように、この発明にあ
っては、リードピンに高さのばらつきあっても、上部か
ら供給された半田を凹部底面とリードピンとの間の空間
に浸透させることができるので、リードピンと配線パタ
ーンとの接続不良は発生し難い。また、この底面までの
浸透により凹部の外側へと流れる半田が抑制されること
から半田ブリッジによる隣接リードピン同士の結合も抑
えられ、かつ、ピン間結合容量の増加もなくなる。
As described above, according to the present invention, even if the height of the lead pins varies, the solder supplied from above can be permeated into the space between the bottom surface of the recess and the lead pins. As a result, poor connection between the lead pins and the wiring pattern is unlikely to occur. Further, since the solder flowing to the outside of the concave portion is suppressed by the permeation to the bottom surface, the coupling between adjacent lead pins by the solder bridge is suppressed, and the coupling capacitance between the pins does not increase.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、この発明の電子部品実装基板をフラッ
トパッケージIC実装基板に適用した一実施例の断面図
である。
FIG. 1 is a cross-sectional view of one embodiment in which an electronic component mounting board of the present invention is applied to a flat package IC mounting board.

【図2】図2(a)は、そのリードピンとの接続部分の
拡大図、(b)は、その半田付け状態の説明図である。
FIG. 2A is an enlarged view of a portion connected to a lead pin, and FIG. 2B is an explanatory view of a soldering state.

【図3】図3は、QFPとフラットパッケージIC実装
基板との関係を示す概要図である。
FIG. 3 is a schematic diagram showing a relationship between a QFP and a flat package IC mounting board.

【図4】図4は、基板側に設けられるリードピンを半田
付けする配線パターンの領域との関係の断面説明図であ
って、(a)は、正常な接続状態の説明図、(b)は、
コンタクト不良の説明図、(c)は、ブリッジ状態の説
明図、(d)は、ピン間容量の増加の説明図である。
FIGS. 4A and 4B are cross-sectional views illustrating a relationship between a lead pin provided on a substrate side and a wiring pattern area for soldering, wherein FIG. 4A is a view illustrating a normal connection state, and FIG. ,
FIG. 7C is an explanatory view of a contact failure, FIG. 7C is an explanatory view of a bridge state, and FIG.

【図5】図5は、この発明の先行技術の半田結合による
ブリッジを防止し、良好な接触を採る発明の説明図であ
る。
FIG. 5 is an explanatory view of the prior art of the present invention which prevents bridging by solder bonding and obtains good contact.

【符号の説明】[Explanation of symbols]

1,10…基板、2,12…リードピン、3…ランド、
4…半田、4a…半田層、11…QFP、12a…リー
ドピンの先端部、13…バスタブ凹部、13a…底面、
13b…側面 14…配線パターン、15…バスタブコーティング部、
16…スルーホール、17…凹部、18…間隙。
1,10 ... substrate, 2,12 ... lead pin, 3 ... land,
4 solder, 4a solder layer, 11 QFP, 12a tip of lead pin, 13 bathtub recess, 13a bottom surface,
13b ... side surface 14 ... wiring pattern, 15 ... bathtub coating part,
16 ... through-hole, 17 ... recess, 18 ... gap.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】表面に電子部品を搭載する基板上の前記電
子部品の端子ピンと接触する領域に矩形の凹部が形成さ
れ、前記凹部の底面と少なくとも対向する側面が導体に
より被覆されかつ前記導体が配線パターンに接続されて
いる電子部品実装基板。
1. A rectangular recess is formed in a region on a surface of a substrate on which an electronic component is mounted, the area being in contact with a terminal pin of the electronic component, and at least a side surface facing a bottom surface of the recess is covered with a conductor. Electronic component mounting board connected to the wiring pattern.
【請求項2】表面に電子部品を搭載する基板上の前記電
子部品の端子ピンと接触する領域に矩形の凹部が形成さ
れ、前記凹部の底面が導体により被覆されかつ前記導体
が配線パターンに接続され、前記底面には前記基板の裏
面側まで貫通する孔が設けられている電子部品実装基
板。
2. A rectangular concave portion is formed in a region on a surface of a substrate on which an electronic component is mounted and in contact with a terminal pin of the electronic component, a bottom surface of the concave portion is covered with a conductor, and the conductor is connected to a wiring pattern. An electronic component mounting board, wherein the bottom surface is provided with a hole penetrating to the back surface side of the board.
【請求項3】表面にフラットパッケージICを搭載する
基板上の前記フラットパッケージICの端子ピンと接触
する領域に矩形の凹部が形成され、前記凹部の底面と各
側面が導体により被覆されかつ前記導体が配線パターン
に接続され、前記底面には前記基板の裏面側まで貫通す
る孔が設けられている電子部品実装基板。
3. A rectangular recess is formed in a region on a surface of a substrate on which a flat package IC is mounted and which is in contact with a terminal pin of the flat package IC, and a bottom surface and each side surface of the recess are covered with a conductor, and the conductor is covered with a conductor. An electronic component mounting board connected to a wiring pattern, wherein the bottom surface is provided with a hole penetrating to the back side of the board.
JP10196598A 1998-03-30 1998-03-30 Electronic component mounting substrate Pending JPH11284318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10196598A JPH11284318A (en) 1998-03-30 1998-03-30 Electronic component mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10196598A JPH11284318A (en) 1998-03-30 1998-03-30 Electronic component mounting substrate

Publications (1)

Publication Number Publication Date
JPH11284318A true JPH11284318A (en) 1999-10-15

Family

ID=14314594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10196598A Pending JPH11284318A (en) 1998-03-30 1998-03-30 Electronic component mounting substrate

Country Status (1)

Country Link
JP (1) JPH11284318A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040950A1 (en) * 2002-10-30 2004-05-13 Advanpack Solutions Pte Ltd Method for constraining the spread of solder during reflow for preplated high wettability lead frame flip chip assembly
US9824961B2 (en) 2013-11-26 2017-11-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN108417540A (en) * 2018-03-26 2018-08-17 李春林 A kind of fingerprint recognition chip apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040950A1 (en) * 2002-10-30 2004-05-13 Advanpack Solutions Pte Ltd Method for constraining the spread of solder during reflow for preplated high wettability lead frame flip chip assembly
US9824961B2 (en) 2013-11-26 2017-11-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9953905B2 (en) 2013-11-26 2018-04-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN108417540A (en) * 2018-03-26 2018-08-17 李春林 A kind of fingerprint recognition chip apparatus

Similar Documents

Publication Publication Date Title
KR950028585A (en) How to Form Solder Bumps on IC Mounting Boards
JP4650948B2 (en) Through-hole soldering structure
US6333471B1 (en) Sheet metal component for double pattern conduction and printed circuit board
JPH11284318A (en) Electronic component mounting substrate
JPH01300588A (en) Printed wiring board and method of soldering the same
JP2912308B2 (en) Soldering structure for surface mount components
JPH09153664A (en) Substrate for large current
JP3275413B2 (en) Lead frame and manufacturing method thereof
JPH1041605A (en) Electronic component mounting structure
JP3643656B2 (en) Mounting board for BGA package
JPS5998584A (en) Printed circuit board
JP2926956B2 (en) Printed board
JPH1051094A (en) Printed wiring board, and its manufacture
US20020005296A1 (en) Surface mount package for long lead devices
JPH05121868A (en) Soldering package method of electronic part on printed substrate
JPH0738219A (en) Double-sided printed circuit board
JPH0590441A (en) Leadless chip carrier
JPS60218900A (en) Printed circuit board
JP2002158427A (en) Printed wiring board, component mounting board and electronic apparatus
JP2591505B2 (en) Printed wiring board
JPH0710969U (en) Printed board
JPH11145608A (en) Printed board and manufacture thereof
JPH0955580A (en) Printed wiring board
KR20010063057A (en) Printed circuit board
JPH10313168A (en) Circuit board