JPH11284202A - Thin film insulated gate semiconductor device and its manufacture - Google Patents

Thin film insulated gate semiconductor device and its manufacture

Info

Publication number
JPH11284202A
JPH11284202A JP34879098A JP34879098A JPH11284202A JP H11284202 A JPH11284202 A JP H11284202A JP 34879098 A JP34879098 A JP 34879098A JP 34879098 A JP34879098 A JP 34879098A JP H11284202 A JPH11284202 A JP H11284202A
Authority
JP
Japan
Prior art keywords
film
insulating
semiconductor device
silicon oxide
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34879098A
Other languages
Japanese (ja)
Other versions
JP3143610B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP10348790A priority Critical patent/JP3143610B2/en
Publication of JPH11284202A publication Critical patent/JPH11284202A/en
Application granted granted Critical
Publication of JP3143610B2 publication Critical patent/JP3143610B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a highly reliable thin film insulated gate semiconductor device by preventing the diffusion of impurities. SOLUTION: In a thin film insulated gate semiconductor device having an insulating layer composed of a plurality of insulating films provided on an insulating substrate 11 and a semiconductor layer formed on the insulating layer, the insulating film which is in contact with the semiconductor layer of the insulating layer is composed of a silicon oxide film containing phosphorus at a rate of 1×10<19> to 5×10<20> cm<-3> . The phosphorus suppresses the occurrence of fixed charges by preventing the diffusion of impurity ions, such as hydrogen ions, sodium ions, etc., by gettering (incorporating) the impurity ions.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路の
素子や大面積液晶表示装置の駆動素子として用いられる
絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜、お
よび基板上に設けられる薄膜半導体装置の絶縁膜に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate insulating film of an insulated gate field effect transistor used as an element of a semiconductor integrated circuit or a driving element of a large area liquid crystal display device, and an insulating film of a thin film semiconductor device provided on a substrate. About the membrane.

【0002】[0002]

【従来の技術】化学的気相法等によって作製された絶縁
体膜を利用してアクティブ素子または半導体集積回路、
または誘電体膜を利用したキャパシタが広く注目されて
いる。
2. Description of the Related Art An active element or a semiconductor integrated circuit using an insulator film formed by a chemical vapor method or the like,
Alternatively, a capacitor using a dielectric film has attracted widespread attention.

【0003】この絶縁膜(キャパシタの融電体膜も絶縁
性であるため単に絶縁膜または絶縁体膜という)は、従
来は化学的気相法等を用いて形成されるので、その作製
雰囲気温度が最高で450 ℃と低温で形成でき、安価なソ
ーダガラス、ホウケイ酸ガラス等を基板として用いるこ
とができる。
This insulating film (which is simply referred to as an insulating film or an insulating film because a fusion film of a capacitor is also insulating) is conventionally formed by a chemical vapor deposition method or the like. Can be formed at a low temperature of 450 ° C. at the maximum, and inexpensive soda glass, borosilicate glass, or the like can be used as the substrate.

【0004】かかる低温にて絶縁物を作製する他の方法
として、プラズマCVD 法や100%〜80% のAr原子をスパッ
タ用気体として用いたスパッタリング法によって形成す
る酸化珪素膜が知られている。
As another method for producing an insulator at such a low temperature, a silicon oxide film formed by a plasma CVD method or a sputtering method using 100% to 80% of Ar atoms as a sputtering gas is known.

【0005】更に光CVD 法によって絶縁ゲート電界効果
トランジスタのゲート酸化膜である酸化珪素膜を作製す
ることが試みられている。 この場合下地材料の半導体ま
たは電極材料との反応損傷がなく、 2×1010eV-1cm-2
度の界面準位密度が得られているが、 膜作製に必要とす
る時間が長く(成膜速度が非常に遅い)、工業的な応用
には不向きであった。また水素が用いられ、ホットエレ
クトロン効果を誘発するため、 長期特性に問題があっ
た。
Further, it has been attempted to form a silicon oxide film as a gate oxide film of an insulated gate field effect transistor by a photo-CVD method. In this case, there is no reaction damage with the underlying semiconductor or electrode material and an interface state density of about 2 × 10 10 eV -1 cm -2 is obtained, but the time required for film formation is long (composition Film speed is very slow), which is not suitable for industrial applications. In addition, since hydrogen is used to induce a hot electron effect, there is a problem in long-term characteristics.

【0006】[0006]

【発明が解決しようとする課題】従来の絶縁膜の問題と
して半導体層界面においてナトリウム等の不純物や水素
が固定電荷となりまた不対結合手の存在によって界面準
位を形成してしまうという問題があった。 この結果、 絶
縁ゲイト型電界効果トランジスタにおいてはしきい値電
圧が高くなってしまい半導体装置としての電気的性能が
低くなってしまう。 また界面に固定電荷が存在すると電
圧をかけるたびにこの固定電荷が移動することになるの
で結果として半導体装置の信頼性が低くなってしまうと
いう問題がある。
As a problem of the conventional insulating film, there is a problem that impurities such as sodium and hydrogen become fixed charges at the interface of the semiconductor layer and an interface state is formed due to the presence of an unpaired bond. Was. As a result, the threshold voltage of the insulated gate field effect transistor is increased, and the electrical performance of the semiconductor device is reduced. In addition, if a fixed charge is present at the interface, the fixed charge moves every time a voltage is applied. As a result, there is a problem that the reliability of the semiconductor device is reduced.

【0007】また従来はガラス基板上に半導体層を直接
形成していたが、 後の工程である熱アニール時などにガ
ラス基板から不純物が半導体層に拡散するという問題が
生じる。 とくに基板として安値なソーダガラス等を用い
た場合、 基板からのナトリウムイオンの拡散が重大な問
題となる。この問題を解決する方法としてガラス基板上
に酸化珪素膜をバッファ層として成膜する方法がある
が、 不純物の拡散を完全に防止することはできず。 また
半導体層との界面における界面準位の形成という新たな
問題が発生してしまっていた。
Conventionally, a semiconductor layer is directly formed on a glass substrate. However, a problem arises in that impurities diffuse from the glass substrate into the semiconductor layer during a later step such as thermal annealing. In particular, when low-cost soda glass is used as the substrate, diffusion of sodium ions from the substrate becomes a serious problem. As a method for solving this problem, there is a method in which a silicon oxide film is formed as a buffer layer on a glass substrate, but diffusion of impurities cannot be completely prevented. Further, a new problem of formation of an interface state at the interface with the semiconductor layer has occurred.

【0008】本発明は、不純物の拡散を防止し、かつ固
定電荷、不対結合手の存在しない界面準位の低い絶縁膜
を有する信頼性の高い半導体装置の構成を発明すること
を発明の目的とする。
It is an object of the present invention to provide a highly reliable semiconductor device having an insulating film which prevents diffusion of impurities and has a low interface state without fixed charges and dangling bonds. And

【0009】[0009]

【発明の実施の形態】本発明の第1は、基板上に設けら
れた絶縁ゲイト型半導体装置において、界面準位が低
く、電気的安定性に優れたゲイト絶縁膜を実現するため
にゲイト絶縁膜例えば酸化珪素膜中にリンを1×1019
5×1020cm-3好ましくは1×1020〜3×1020cm-3含ま
せ、いわゆるリンガラスを形成したことを特徴とするも
のである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A first aspect of the present invention is to provide a gate insulating film having a low interface state and excellent electrical stability in an insulating gate type semiconductor device provided on a substrate. Phosphorus in a film such as a silicon oxide film is 1 × 10 19 to
It is characterized in that so-called phosphorus glass is formed in an amount of 5 × 10 20 cm −3, preferably 1 × 10 20 to 3 × 10 20 cm −3 .

【0010】リンの存在によって水素イオン、不純物で
あるナトリウムイオン等の不純物をゲッタリング(取り
込んでしまう) し、これら不純物イオンの拡散を防止
し、固定電荷の発生を押さえるのである。この場合、リ
ンの他にボロン、炭素窒素、ホウ素等を用いることがで
き、また絶縁膜としては酸化珪素膜でなく上記不純物が
添加さえたアルミナを用いることができる。
Impurities such as hydrogen ions and sodium ions which are impurities are gettered (taken in) by the presence of phosphorus, diffusion of these impurity ions is prevented, and generation of fixed charges is suppressed. In this case, boron, carbon nitrogen, boron, or the like can be used in addition to phosphorus, and the insulating film can be made of alumina to which the above impurities are added, instead of a silicon oxide film.

【0011】一導電型を付与する不純物であるボロンが
半導体層中に拡散すると、半導体層が不本意に一導電型
になってしまうので、半導体層への不純物の混入はでき
るだけ避けなければならない
When boron, which is an impurity imparting one conductivity type, diffuses into the semiconductor layer, the semiconductor layer undesirably becomes one conductivity type. Therefore, contamination of the semiconductor layer with impurities must be avoided as much as possible.

【0012】よって、絶縁膜中におけるリンまたはボロ
ンは5×1020cm-3以下であることが望ましい。
Therefore, it is desirable that phosphorus or boron in the insulating film is 5 × 10 20 cm −3 or less.

【0013】なお、本発明の構成がDRAM(ダイナミック
メモリ)等の誘電体膜であるキャパシタに用いることが
できることはいうまでもない。
It is needless to say that the configuration of the present invention can be used for a capacitor which is a dielectric film such as a DRAM (dynamic memory).

【0014】本発明の第2は、基板上に設けられた絶縁
ゲイト型半導体装置において、さらに界面準位の低いゲ
イト絶縁膜を実現するためにゲイト絶縁膜を複数層によ
って構成するものである。
According to a second aspect of the present invention, in the insulating gate type semiconductor device provided on the substrate, the gate insulating film is constituted by a plurality of layers in order to realize a gate insulating film having a lower interface state.

【0015】例えば2層によってこのゲイト酸化膜を構
成する場合、チャンネル形成領域を形成する半導体層に
接する第1の層はなんら人為的に不純物を添加しない酸
化珪素膜を用い、この第1の酸化珪素膜上に設けられる
第2の酸化珪素膜にはリンを1×1020cm-3以上含ませる
ものである。
For example, when the gate oxide film is composed of two layers, the first layer in contact with the semiconductor layer forming the channel formation region uses a silicon oxide film to which no impurity is added artificially. The second silicon oxide film provided over the silicon film contains phosphorus at 1 × 10 20 cm −3 or more.

【0016】この場合、リンの拡散にたいしては第1の
人為的に不純物の混入されていない酸化珪素膜がブロッ
キング作用をし、第2のリンまたはボロンが高濃度に含
まれた酸化珪素膜が不純物に対しての強いゲッタリング
効果を生じるので、絶縁ゲイト型半導体装置の電気的安
定性と信頼性を実現することができる。
In this case, the first silicon oxide film containing no artificial impurities has a blocking effect on the diffusion of phosphorus, and the second silicon oxide film containing a high concentration of phosphorus or boron has an impurity. Since a strong gettering effect is generated, electrical stability and reliability of the insulated gate semiconductor device can be realized.

【0017】なお、この第1の酸化珪素膜に弗素元素を
0.05〜5原子%混入させることは、珪素の不対結合手や
熱アニール時に珪素より分離した水素を中和し、かつ珪
素と結合している水素は弗素と水素結合をするので珪素
が固定電荷となることを防ぎ、結果として界面準位密度
を低下させ低いしきい値電圧を得るのに効果がある。
The first silicon oxide film contains fluorine element.
Mixing 0.05 to 5 atomic% neutralizes dangling bonds of silicon and hydrogen separated from silicon during thermal annealing, and hydrogen bonded to silicon forms a hydrogen bond with fluorine, so that silicon has a fixed charge. And lowering the interface state density to obtain a low threshold voltage.

【0018】また、本明細書中において、ただ酸化珪素
と表現されているものは、なんら人為的に不純物を添加
していないものをいう。
Further, in this specification, what is simply expressed as silicon oxide means one to which no impurity is added artificially.

【0019】本発明の第3は、基板上に設けられた絶縁
膜として、リンが含まれた酸化珪素膜を用いたものであ
る。
A third aspect of the present invention uses a silicon oxide film containing phosphorus as an insulating film provided on a substrate.

【0020】例えばガラス基板上に設けられた半導体装
置において、ガラス基板からの不純物の半導体層への拡
散を防ぐためにリンが含まれた酸化珪素膜をバッファ層
としてガラス基板上に設けると、リンがガラス基板より
拡散してくる不純物のイオン特にナトリウムイオンをゲ
ッタリングし拡散を防止するので、半導体層にはこれら
不純物のイオンが拡散せず高い信頼性を有する半導体装
置を実現できるものである。
For example, in a semiconductor device provided on a glass substrate, when a silicon oxide film containing phosphorus is provided as a buffer layer on the glass substrate in order to prevent impurities from the glass substrate from diffusing into the semiconductor layer, phosphorus is reduced. Since the impurity ions, particularly sodium ions, diffused from the glass substrate are gettered to prevent the diffusion, diffusion of these impurity ions into the semiconductor layer can realize a highly reliable semiconductor device.

【0021】本発明の第4は、基板上に設けられた複数
層で構成される絶縁層と、該絶縁層上に設けられた半導
体層よりなる半導体装置において、前記複数層で構成さ
れる絶縁層の半導体層に接する少なくとも一層は酸化珪
素であり、他の少なくとも一層はリンが含まれた酸化珪
素膜であることを特徴とする半導体装置である。
According to a fourth aspect of the present invention, there is provided a semiconductor device comprising an insulating layer composed of a plurality of layers provided on a substrate and a semiconductor layer provided on the insulating layer. At least one layer in contact with a semiconductor layer is silicon oxide, and at least another layer is a silicon oxide film containing phosphorus.

【0022】例えば、ガラス基板上に設けられた絶縁ゲ
イト型電界効果半導体装置において、ガラス基板上にリ
ンが1×1020cm-3以上含まれた第1の酸化珪素膜と、な
んら不純物の含まれない第2の酸化珪素膜からなる絶縁
層を設け、この絶縁層上に絶縁ゲイト型電界効果半導体
装置を設けた場合、ガラス基板からの不純物が半導体層
に拡散することに対してのバリアとしてリンが含まれた
第1の酸化珪素膜が作用し、このリンが含まれた第1の
酸化珪素膜中のリンが半導体層に拡散しないよう第2の
酸化珪素膜がバリアとして作用するのである。
For example, in an insulating gate type field effect semiconductor device provided on a glass substrate, a first silicon oxide film containing 1 × 10 20 cm −3 or more of phosphorus on a glass substrate and an impurity containing no impurities When an insulating layer made of a second silicon oxide film not provided is provided, and an insulating gate type field effect semiconductor device is provided on this insulating layer, the insulating layer serves as a barrier against diffusion of impurities from the glass substrate into the semiconductor layer. The first silicon oxide film containing phosphorus acts, and the second silicon oxide film acts as a barrier so that the phosphorus in the first silicon oxide film containing phosphorus does not diffuse into the semiconductor layer. .

【0023】この第2の酸化珪素膜に弗素元素を0.01〜
5 原子%混入させることは第2の発明の場合と同様に不
対結合手を中和し界面準位を低くすることに効果があ
る。なおこの弗素元素の他はハロゲン元素であれば用い
ることができ、さらに絶縁膜である任意の酸化珪素膜に
混入させても効果がある。
This second silicon oxide film is doped with fluorine
The addition of 5 atomic% is effective in neutralizing dangling bonds and lowering the interface state as in the case of the second invention. In addition, other than the fluorine element, any halogen element can be used, and it is effective to mix the element with any silicon oxide film which is an insulating film.

【0024】なお、以上の本発明の構成はキャパシタ等
の誘電体膜にも適用できることはいうまでもない。
It goes without saying that the configuration of the present invention described above can be applied to a dielectric film such as a capacitor.

【0025】また、本発明のすべての構成において、リ
ンのかわりにボロン、窒素、炭素をもちいて酸化珪素膜
をボロンガラスとしたり、酸化珪素膜中に炭素または窒
素を添加してSi−C結合、Si−N結合をつくっても
リンを用いた場合と同様に効果がある。さらに酸化珪素
の代わりにアルミナを用いてもよい。
In all the structures of the present invention, the silicon oxide film is made of boron glass using boron, nitrogen or carbon instead of phosphorus, or the silicon oxide film is doped with carbon or nitrogen to form a Si—C bond. In addition, even if a Si—N bond is formed, the effect is the same as when phosphorus is used. Further, alumina may be used instead of silicon oxide.

【0026】以下実施例に従い本発明の構成、作製法、
効果を示す。なお、半導体装置としては、光電変換装置
等の薄膜デバイスを用いることができる。
In the following, the structure of the present invention, the production method,
Show the effect. Note that a thin film device such as a photoelectric conversion device can be used as the semiconductor device.

【0027】[0027]

【実施例】〔実施例1〕本実施例は、本発明の第1の構
成である、基板上に設けられた絶縁ゲイト型半導体装置
において、前記絶縁ゲイト型半導体装置のゲイト絶縁膜
にリンが含まれていることを特徴とする。という構成
を、絶縁ゲイト型半導体装置とキャパシタとからなるDR
AM等の集積回路の素子のキャパシタとして用いられる酸
化タンタル、酸化チタン等の誘電体、チタン酸バリウム
等の強誘電体等の金属酸化膜に適用した例である。
[Embodiment 1] This embodiment is directed to an insulating gate type semiconductor device provided on a substrate according to the first structure of the present invention, wherein phosphorus is added to a gate insulating film of the insulating gate type semiconductor device. It is characterized by being included. Is a DR consisting of an insulated gate semiconductor device and a capacitor.
This is an example in which the present invention is applied to a metal oxide film such as a dielectric such as tantalum oxide and titanium oxide and a ferroelectric such as barium titanate used as a capacitor of an element of an integrated circuit such as AM.

【0028】本実施例においては、かかる絶縁膜をスパ
ッタリング法にて行う。スパッタリングに用いる気体は
絶縁膜中にリン(P)を含ませるためにPH3 を0.001 〜30
体積%好ましくは0.1 〜5 体積%含み、かつ酸化物、例
えば酸素がアルゴン等の不活性ガスに対し75体積%以上
さらに好ましくは不活性気体をまったく用ず、PH3 を0.
001 〜30体積%好ましくは0.1 〜5 体積%含んだ酸化物
気体、特にPH3 を0.1〜5 体積%含んだ酸素雰囲気中で
金属酸化物または金属のタ−ゲットのスパッタリングを
行い、酸化物絶縁膜を積層法で作製することを特徴とす
るものである。
In this embodiment, such an insulating film is formed by a sputtering method. 0.001 The PH 3 gas in order to include phosphorus (P) in the insulating film used for the sputtering 30
Vol%, preferably comprises from 0.1 to 5 vol%, and oxides, for example, oxygen, more preferably more than 75 vol% relative to the inert gas such as argon not a for any inert gas, a PH 3 0.
001-30 vol%, preferably 0.1 to 5% by volume inclusive oxide gas, a metal oxide or metal other particularly in an oxygen atmosphere containing PH 3 0.1 to 5% by volume - perform sputtering target, the oxide insulating It is characterized in that the film is produced by a lamination method.

【0029】スパッタリングはスパッタガスを成膜され
た被膜の成分の一部とする気体、例えば酸化タンタル膜
にあっては、酸素を95% 以上、PH3 はPを1 ×1019〜5
×10 20cm-3好ましくは1 ×1020〜3 ×1020cm-3膜中に含
ませるため0.1 〜5 体積%として、酸化タンタルのタ−
ゲットを高周波(RF)スパッタ法を用いて行う。するとタ
−ゲット材料が飛翔中にこのスパッタ用気体である酸素
と酸化反応をより完全に行わしめることができ、しかも
膜に混入されるP( リン)がNa等の不純物の侵入を防止
するので信頼性の高い酸化物絶縁膜を作製することがで
きる。更にこれを助長するため、これに加えてハロゲン
元素を含む気体を酸化物気体に対し0.2〜20体積%同時
に混入することにより、酸化珪化物に同時に不本意で導
入されるアルカリイオンの中和、不対結合手の中和をも
可能とすることができる。 本発明に用いられるスパッ
タリング法としてRFスパッタ、直流スパッタ等いずれの
方法も使用できるが、スパッタリングタ−ゲットが導電
率の悪い酸化物、例えばTa 2O5 等の金属酸化物の場合、
安定した放電を持続するために13.56MHzの高周波RFマグ
ネトロンスパッタ法を用いることが好ましい。
In sputtering, a sputter gas is deposited.
Gas as part of the components of the coated film, such as tantalum oxide film
, The oxygen content is more than 95%, PHThreeIs P 1 × 1019~Five
× 10 20cm-3Preferably 1 × 1020~ 3 × 1020cm-3Included in the film
0.1 to 5% by volume of tantalum oxide
Get is performed using a radio frequency (RF) sputtering method. Then ta
The oxygen being the sputter gas during the flight of the get material
And the oxidation reaction can be performed more completely.
P (phosphorus) mixed into the film prevents intrusion of impurities such as Na
A highly reliable oxide insulating film.
Wear. To further promote this, in addition to this, halogen
Simultaneously 0.2 to 20% by volume of gas containing element to oxide gas
To the silicide at the same time
Neutralization of incoming alkali ions and neutralization of unpaired bonds
Can be possible. The spatter used in the present invention
Any of the sputtering methods such as RF sputtering and DC sputtering
Method can be used, but the sputtering target is conductive
Oxides with poor rates, such as Ta TwoOFiveIn the case of metal oxides such as
13.56MHz high-frequency RF magnet to maintain stable discharge
It is preferable to use a netron sputtering method.

【0030】酸化物気体としては、酸素(O2)、オゾン(O
3)、亜酸化窒素(N2O) 等を挙げることができる。特にオ
ゾンや酸素を使用した場合、酸化物絶縁膜中に取り込ま
れる不用な原子が存在しないので、ピンホ−ルが存在し
ない、誘電損傷の少ない、また絶縁耐圧のばらつきが大
きくない絶縁膜を被形成面上に得ることができた。
Oxygen (O 2 ), ozone (O 2 )
3 ) and nitrous oxide (N 2 O). In particular, when ozone or oxygen is used, there is no unnecessary atom incorporated in the oxide insulating film, so that an insulating film having no pinholes, having little dielectric damage, and having a large variation in withstand voltage is formed. Could get on the surface.

【0031】また、リンの変わりにボロンを用いてもよ
いのでPH3 以外にはB2H6を用いることができる。
Since boron may be used instead of phosphorus, B 2 H 6 can be used instead of PH 3 .

【0032】酸化物絶縁膜として、酸化タンタル、酸化
チタンが代表的なものである。また強誘電体酸化物とし
てチタン酸バリウム、チタン酸鉛が主なものである。こ
れらに添加するためのハロゲン元素用には、弗化物気体
としては弗化窒素(NF3,N2F4)、弗化水素(HF), 弗素
(F2)、フロンガスを用い得る。化学的に分解しやすく、
かつ取り扱いが容易な弗化物気体としてはNF3 が用いや
すい。塩化物気体としては、四塩化炭素(CCl4), 塩素(C
l2),塩化水素(HCl) 等を用い得る。
Tantalum oxide and titanium oxide are typical examples of the oxide insulating film. Barium titanate and lead titanate are mainly used as ferroelectric oxides. Nitrogen fluoride (NF 3 , N 2 F 4 ), hydrogen fluoride (HF), fluorine
(F 2 ), Freon gas may be used. Easily decomposed chemically,
NF 3 is easy to use as a fluoride gas which is easy to handle. As chloride gas, carbon tetrachloride (CCl 4 ), chlorine (C
l 2 ), hydrogen chloride (HCl) and the like can be used.

【0033】またこれら例えば弗化窒素の量は、酸化物
気体例えば酸素に対して0.2 〜20体積%とした。これら
ハロゲン元素は熱処理によって酸化物絶縁物中のナトリ
ウム等のアルカリイオンとの中和、金属の不対結合との
中和に有効であるが、同時に多量すぎると、絶縁膜の主
成分を気体とする可能性を内在するためよくない。一般
には被膜中には全元素数の0.01〜5原子%のハロゲン元
素を混入させた。
The amount of these nitrogen fluorides is, for example, 0.2 to 20% by volume based on the oxide gas such as oxygen. These halogen elements are effective in heat treatment for neutralization with alkali ions such as sodium in the oxide insulator and neutralization with unpaired metal bonds. It is not good because there is a possibility to do it. Generally, a halogen element of 0.01 to 5 atomic% of the total number of elements was mixed in the coating.

【0034】スパッタ用の気体としてのオゾンの使用
は、オゾンがOラジカルに分解されやすく、単位面積当
たりのOラジカル発生量が多く、成膜速度向上に寄与す
ることができた。
The use of ozone as a gas for sputtering easily decomposed ozone into O radicals, generated a large amount of O radicals per unit area, and contributed to an improvement in film forming speed.

【0035】上記に記したのは、スパッタ時の雰囲気中
にPH3 等を添加する方法であるが、雰囲気を酸化性気体
例えば酸素100 %の雰囲気中においてP(リン)または
ボロンが1 ×1019〜5 ×1020cm-3の濃度で添加されたタ
ーゲットを用いて酸化物絶縁膜を形成することができ
る。これは酸化物絶縁膜中にリンまたはボロンを1 ×10
19〜5 ×1020cm-3好ましくは1 ×1020〜3 ×1020cm-3
ませるためである。
What has been described above is in the atmosphere at the time of sputtering.
PHThreeEtc., but the atmosphere is an oxidizing gas
For example, in an atmosphere of 100% oxygen, P (phosphorus) or
1 x 10 boron19~ 5 × 1020cm-3Added at a concentration of
Can be used to form an oxide insulating film.
You. This means that phosphorus or boron is 1 × 10
19~ 5 × 1020cm-3Preferably 1 × 1020~ 3 × 1020cm-3Including
To avoid.

【0036】以下に実施例の詳細を説明する。まず、シ
リコン半導体上に酸化タンタル膜をPH3 が添加された酸
素雰囲気中におけるスパッタ法によって形成し、その上
に1mmφのアルミニウム電極を電子ビ−ム蒸着で形成
し、電気特性を調べた結果を図1に示す。
The details of the embodiment will be described below. First, a tantalum oxide film was formed on a silicon semiconductor by a sputtering method in an oxygen atmosphere to which PH 3 was added, and an aluminum electrode of 1 mmφ was formed thereon by electron beam evaporation, and the electrical characteristics were examined. As shown in FIG.

【0037】図1に示すのは、BT(バイアス−温度)処
理を施し、ゲイト電極側に負のバイアス電圧を2×106V
/cm 、150 ℃で30分加え、さらに同一条件下で正のバイ
アス電圧を加えた場合のそれらの差すなわちフラットバ
ンド電圧のズレ(ΔVFB)とPH 3 の体積%とPH3/O2の関係
を示したグラフである。フラットバンド電圧とは絶縁膜
中の固定電荷の影響を打ち消すのに必要な電圧であり、
この電圧が低い程絶縁膜としての電気的安定性、信頼性
が高いことになる。
FIG. 1 shows a BT (bias-temperature) process.
And apply a negative bias voltage of 2 × 10 to the gate electrode side.6V
/ cm 2 at 150 ° C for 30 minutes, and add a positive
The difference between them when the
Voltage deviation (ΔVFB) and PH Three% By volume and PHThree/ OTwoconnection of
FIG. What is a flat band voltage?
The voltage required to cancel the effect of the fixed charge inside,
The lower this voltage is, the better the electrical stability and reliability of the insulating film
Will be higher.

【0038】電圧を加えた時にフラットバンド電圧VFB
が変動するということは、それだけ電気的に不安定であ
るということを示している。
When a voltage is applied, the flat band voltage V FB
Fluctuating indicates that it is electrically unstable.

【0039】図1より明らかなようにPH3 が0体積%の
場合ΔVFB が3Vあった。しかしこの成膜をPH3 が5体
積%、酸素が95体積%の雰囲気中で行うと0.5V以下しか
なかった。さらにこれにハロゲン元素を少しでも添加す
ると、その値はさらに数分のーに急激に減少した。
As is clear from FIG. 1, ΔVFB was 3 V when PH 3 was 0% by volume. However, when this film was formed in an atmosphere containing 5% by volume of PH 3 and 95% by volume of oxygen, the value was only 0.5 V or less. Furthermore, when a small amount of a halogen element was added, the value was sharply reduced by a few minutes.

【0040】以上の効果は絶縁膜中に不可避に混入して
しまうNa等の不純物に対してPがゲッタリング作用を
し、固定電荷の発生を抑えるためであると考えられる。
The above effect is considered to be due to the fact that P has a gettering effect on impurities such as Na which are inevitably mixed into the insulating film, thereby suppressing generation of fixed charges.

【0041】またPH3 を5%より多くしていった場合
は、半導体装置に本発明を応用した場合に半導体層への
リン(P) の拡散し、シリコン基板がN型となってしまう
ので、素子間のリーク等の問題が生じてしまい、半導体
装置としては不適当になってしまう。
If PH 3 is increased to more than 5%, when the present invention is applied to a semiconductor device, phosphorus (P) diffuses into the semiconductor layer and the silicon substrate becomes N-type. This causes a problem such as leakage between elements, which makes the semiconductor device unsuitable.

【0042】〔実施例2〕本実施例は実施例1と同様に
本発明の第1の構成をシリコン基板上に設けられる絶縁
ゲイト型半導体装置のキャパシタに用いたものである。
[Embodiment 2] In this embodiment, as in Embodiment 1, the first configuration of the present invention is used for a capacitor of an insulated gate semiconductor device provided on a silicon substrate.

【0043】図2に本実施例の絶縁膜の作製工程を示
す。本実施例においては、基板材料としてガラスを基板
(1)として用いた。この基板(1)上にO2のみのスパッタ法
により下側電極(2)をアイランド状に形成し、図2(A)
の状態を得る。
FIG. 2 shows a process for forming the insulating film of this embodiment. In this embodiment, glass is used as the substrate material.
Used as (1). On the substrate (1), the lower electrode (2) is formed in an island shape by the sputtering method using only O 2 , and FIG.
Get the state of.

【0044】その作製条件は以下の通りである。 基板温度 350 ℃ 反応時圧力 0.06torr Rfパワ−(13.56MHz) 100 W タ−ゲット 金属タンタル 使用ガス O2 膜厚 2000ÅThe manufacturing conditions are as follows. A substrate temperature of 350 ° C. The reaction pressure during 0.06 Torr Rf power - (13.56 MHz) 100 W data - target tantalum metal using gas O 2 thickness 2000Å

【0045】またアイランド状に形成する際、実施例で
はメタルマスクを使用したが、公知のフォトリソグラフ
ィ技術を使用してもよい。
In forming the island shape, a metal mask is used in the embodiment, but a known photolithography technique may be used.

【0046】この上に本発明方法による酸化タンタルの
絶縁膜(3) を作製した。その条件を以下に示す。
On this, an insulating film (3) of tantalum oxide was formed by the method of the present invention. The conditions are shown below.

【0047】次に、上側電極(4)としてAlを電子ビ−ム
蒸着法により形成し、キャパシタを完成させた。
Next, Al was formed as an upper electrode (4) by electron beam evaporation to complete a capacitor.

【0048】図3は、スパッタ時の雰囲気におけるPH3
の体積%と絶縁耐圧の関係を示す。絶縁耐圧の測定方法
は、1mm φのAl電極で測定されるリ−ク電流が1μAを
越えた時の電圧を絶縁耐圧とした。
FIG. 3 shows PH 3 in the atmosphere at the time of sputtering.
Shows the relationship between the volume% of the and the withstand voltage. The dielectric breakdown voltage was measured by setting the voltage at which the leak current measured by a 1 mm φ Al electrode exceeded 1 μA as the dielectric breakdown voltage.

【0049】試料によりバラツキがあるため、図中にお
いてはX(中央の●印),σ(分散シグマ値)(上下限) を
示す。この耐圧は成膜時の雰囲気におけるPH3 の体積%
が1%以上となると急激に高くなり、またσ値も小さく
なっている。そのためPH3 の添加は成膜時に酸素雰囲気
中に1体積%以上とした方がよいことがわかる
Since there is variation among samples, X (marked at the center) and σ (dispersion sigma value) (upper and lower limits) are shown in the figure. This pressure resistance is the volume% of PH 3 in the atmosphere at the time of film formation.
Is more than 1%, the value rapidly increases, and the σ value also decreases. Therefore, it is understood that the addition of PH 3 should be 1% by volume or more in an oxygen atmosphere at the time of film formation.

【0050】さらにこれに加えてNF3 等を酸素に対して
0.2 〜20体積%添加するとさらに電気的安定性と信頼性
が向上する。
In addition to this, NF 3 etc.
The addition of 0.2 to 20% by volume further improves the electrical stability and reliability.

【0051】しかしながらPH3 の添加量を5体積%以上
とするとこの絶縁膜を半導体装置に応用した場合、半導
体層へのリンの拡散の問題が生じ半導体装置の電気的特
性並びに信頼性の低下を招き問題があった。
However, if the addition amount of PH 3 is set to 5% by volume or more, when this insulating film is applied to a semiconductor device, a problem of phosphorus diffusion into the semiconductor layer occurs, and the electrical characteristics and reliability of the semiconductor device are deteriorated. There was an invitation problem.

【0052】また、スパッタリングに用いる材料は全て
高純度のものが好ましい。例えば、スパッタリングタ−
ゲットは4N以上の酸化タンタル、酸化チタン、チタン酸
バリウム、チタン酸鉛が最も好ましい。 同様にスパッ
タリングに使用するガスも高純度 (5N以上) の物を用
い、不純物が絶縁膜中に混入することを極力避けた。
It is preferable that all materials used for sputtering have high purity. For example, sputtering
The get is most preferably 4N or more of tantalum oxide, titanium oxide, barium titanate, and lead titanate. Similarly, the gas used for sputtering was of high purity (5N or more), and the mixing of impurities into the insulating film was minimized.

【0053】〔実施例3〕本実施例は本発明の第1の構
成をスパッタ法によって得る例である。本実施例は、リ
ンが添加されたターゲットを用いることにより水素を全
く用いないスパッタ法によって絶縁ゲイト型半導体装置
の酸化絶縁膜を形成するものである
[Embodiment 3] This embodiment is an example in which the first structure of the present invention is obtained by a sputtering method. In this embodiment, an oxide insulating film of an insulating gate type semiconductor device is formed by a sputtering method using no hydrogen by using a target to which phosphorus is added.

【0054】図4に本実施例を示す。この実施例は1Tr
/Cell のDRAM( ダイナミックメモリ) の1つのセルの作
製に本発明を用いたものである。図面において、半導体
基板には1つの絶縁ゲイト型電界効果トランジスタ(40)
がソ−スまたはドレイン(48), ドレインまたはソ−ス(4
9), ゲイト電極(47), ゲイト絶縁膜(46)として構成され
ている。更にこのトランジスタの一方のドレインまたは
ソ−ス(49)には下側電極(410) 、酸化タンタルの誘電体
(411) 、上側電極(412) よりなるキャパシタ(421) を直
列させて設けている。これらの外周辺には埋置した絶縁
膜(45)を有せしめている。この構造はスタックド型DRAM
のメモリセルの形状を示している。この図面でキャパシ
タの誘電体膜(411) は酸化タンタルの誘電体膜をリンが
1 ×1019〜5 ×1020cm-3添加されたタ−ゲットを用い、
酸素100 %のスパッタ法で被膜形成した。
FIG. 4 shows this embodiment. This embodiment uses 1Tr
The present invention is used for manufacturing one cell of DRAM (dynamic memory) of / Cell. In the drawing, one insulated gate field effect transistor (40) is provided on the semiconductor substrate.
Is the source or drain (48), the drain or source (4
9), a gate electrode (47), and a gate insulating film (46). In addition, one drain or source (49) of this transistor has a lower electrode (410) and a tantalum oxide dielectric.
(411), a capacitor (421) composed of an upper electrode (412) is provided in series. A buried insulating film (45) is provided around these outer periphery. This structure is a stacked DRAM
Of the memory cell of FIG. In this drawing, the dielectric film of the capacitor (411) is a phosphorous film of tantalum oxide.
Using a target added with 1 × 10 19 to 5 × 10 20 cm -3 ,
A film was formed by a sputtering method using 100% oxygen.

【0055】この酸化タンタルの比誘電率は27もあり、
周波数特性が高周波まで優れているため、酸化珪素被膜
(比誘電数3.8)と比べて大きい蓄積容量を得ることがで
きる。
This tantalum oxide has a relative dielectric constant of 27,
Silicon oxide coating due to excellent frequency characteristics up to high frequencies
(Relative dielectric constant: 3.8), a large storage capacity can be obtained.

【0056】またこの絶縁ゲイト型電界効果トランジス
タ(40)のゲイト絶縁膜は熱酸化法による酸化珪素または
酸化珪素の100%酸素を用いたスパッタ法の酸化珪素を用
いた。しかしこの保護膜を酸化タンタルにしても、シリ
コン半導体との界面凖位は2×1010cm-2しかなく、良好
であった。
The gate insulating film of the insulated gate field effect transistor (40) was made of silicon oxide by thermal oxidation or silicon oxide by sputtering using 100% oxygen of silicon oxide. However, even if this protective film was made of tantalum oxide, the interface state with the silicon semiconductor was only 2 × 10 10 cm −2 , which was good.

【0057】またこのキャパシタ(421) の下側電極(41
0) はリンが添加されたシリコン半導体を用いて形成し
た。しかしこの電極材料は金属タンタル、タングステ
ン、チタン、モリブデンであっても、これらのシリサイ
ドであってもよい。
The lower electrode (41) of the capacitor (421)
0) was formed using a silicon semiconductor to which phosphorus was added. However, this electrode material may be metal tantalum, tungsten, titanium, molybdenum, or a silicide thereof.

【0058】この実施例では、この下側電極(410) 上の
酸化タンタル膜(411) をリンが1 ×1019〜5 ×1020cm-3
の濃度で添加されたターゲットを用いた酸素100 %雰囲
気のスパッタ法で形成した。更にこの上に上側電極(41
2) をアルミニウムまたは金属タンタルとアルミニウム
の多層膜で形成してキャパシタ(421) を構成させた。酸
化タンタルの厚さは300 〜3000Åとした。代表的には50
0 〜1500Å、例えば1000Åとした。しかしこれは酸化珪
素等では比誘電率が小さいため、メモリセルとしては厚
さを約30Åに薄くしなければならない。しかし本発明方
法で形成した酸化タンタルは比誘電率が大きいため、そ
の厚さは例えば1000Åとすることができる。結果として
絶縁性に優れ、またピンホ−ルの存在を少なくすること
が可能となった。
In this embodiment, the tantalum oxide film (411) on the lower electrode (410) is coated with phosphorus at a concentration of 1 × 10 19 to 5 × 10 20 cm −3.
Was formed by a sputtering method in a 100% oxygen atmosphere using a target added at a concentration of 1%. Furthermore, an upper electrode (41
2) was formed of aluminum or a multilayer film of tantalum metal and aluminum to form a capacitor (421). The thickness of tantalum oxide was 300 to 3000 mm. Typically 50
0 to 1500 °, for example, 1000 °. However, since the relative permittivity of silicon oxide or the like is small, the thickness of the memory cell must be reduced to about 30 °. However, since tantalum oxide formed by the method of the present invention has a large relative dielectric constant, its thickness can be, for example, 1000 °. As a result, the insulating properties were excellent, and the presence of pinholes could be reduced.

【0059】このため図4において、絶縁ゲイト型電界
効果トランジスタのチャネル長を0.1 〜1μm 例えば0.
5 μm としてもよく、さらに1Tr/Cellの大きさで20μm
□の中に1つのメモリ(1ビット)を作製することがで
きた。
Therefore, in FIG. 4, the channel length of the insulated gate field effect transistor is set to 0.1 to 1 μm, for example, 0.1 μm.
5 μm, 20 μm for 1Tr / Cell size
One memory (1 bit) could be manufactured in the box.

【0060】またこの酸化タンタルの形成の際、水素を
まったく含まないスパッタ法で形成し、加えてその上下
の電極をも水素を含まないスパッタ法で形成するため、
その成膜中の水素がその後の熱処理でゲイト絶縁膜にま
でドリフト(拡散)し、ホットキャリアのトラップセン
タになってしまうことを防ぐことも可能となった。
In forming the tantalum oxide, the tantalum oxide is formed by a sputtering method containing no hydrogen, and the upper and lower electrodes are formed by the sputtering method containing no hydrogen.
It is also possible to prevent hydrogen during the film formation from drifting (diffusing) to the gate insulating film by the subsequent heat treatment and becoming a hot carrier trap center.

【0061】なおリンのかわりにボロンを用いることが
できることはいうまでもない。
It goes without saying that boron can be used instead of phosphorus.

【0062】本発明方法により、低温プロセスのみで非
常に特性の良い薄膜トランジスタを容易に形成すること
ができた。
According to the method of the present invention, a thin film transistor having very good characteristics can be easily formed only by a low-temperature process.

【0063】またゲイト絶縁膜中に存在するホットキャ
リアおよび固定電荷の発生原因を減らすことができたの
で、長期的な使用において特性変化の少ない信頼性の良
いトランジスタ、キャパシタを提供することが可能とな
った。
Further, since the generation of hot carriers and fixed charges existing in the gate insulating film can be reduced, it is possible to provide a highly reliable transistor and capacitor with little characteristic change in long-term use. became.

【0064】本発明に用いるキャパシタまたは絶縁ゲイ
ト型トランジスタの形状はスタガ−型を用いず、逆スタ
ガ−型または縦チャネル型のトランジスタを用いてもよ
い。またトランジスタの珪素に非単結晶ではなく単結晶
を用いたモノリシックICの一部に用いられる絶縁ゲイト
型電界効果トランジスタとしてもよい。
The shape of the capacitor or the insulated gate transistor used in the present invention does not need to be a staggered type, but may be an inverted staggered type or a vertical channel type transistor. Further, an insulated gate field effect transistor used as a part of a monolithic IC using single crystal instead of non-single crystal for silicon of the transistor may be used.

【0065】またキャパシタもー層の誘電体のキャパシ
タではなく積層型の多層構造としてもよく、また電極を
上下で挟む構造ではなく左右で挟む横並べ方式にしても
よい。これらは本明細書中の全ての実施例についていえ
ることはいうまでもない。
Also, the capacitor may be a multilayered multilayer structure instead of a single-layer dielectric capacitor, or may be a side-by-side system in which electrodes are sandwiched between left and right instead of vertically. It goes without saying that these can be applied to all the embodiments in this specification.

【0066】〔実施例5〕本実施例は本発明の第3の構
成である、基板上に設けられた絶縁膜であるリンが含ま
れた酸化珪素膜と、該リンが含まれた酸化珪素膜上に設
けられた半導体層からなり半導体装置を、ガラス基板上
に設けられた絶縁ゲイト型半導体装置に応用したもので
ある。
[Embodiment 5] This embodiment is a third embodiment of the present invention, wherein a silicon oxide film containing phosphorus which is an insulating film provided on a substrate and a silicon oxide film containing the phosphorus A semiconductor device including a semiconductor layer provided on a film is applied to an insulated gate semiconductor device provided on a glass substrate.

【0067】本実施例は、絶縁性基板上に設けられたリ
ンが含まれた酸化珪素膜と該酸化珪素膜上に設けられた
絶縁ゲイト型電界効果トランジスタであって、前記酸化
珪素膜と前記絶縁ゲイト型電界効果トランジスタのゲイ
ト絶縁膜の少なくとも一方にハロゲン元素とリンが混入
されていることを特徴とする絶縁ゲイト型半導体装置で
あって、水素または水素を含有した不活性気体雰囲気中
における基板上へのスパッタ法による半導体膜の成膜工
程と、前記スパッタ法によって得た半導体膜形成の前ま
たは後に弗化物気体とPH3 と酸化物気体または弗化物気
体と酸化物気体とPH3 を含有した不活性気体の雰囲気に
よりスパッタ法により酸化珪素膜を形成し前記半導体膜
の一部を絶縁ゲイト型半導体装置のチャネル形成領域と
して構成し前記酸化珪素膜の一部をゲイト絶縁膜とした
ものである。
This embodiment relates to a silicon oxide film containing phosphorus provided on an insulating substrate and an insulated gate field effect transistor provided on the silicon oxide film. What is claimed is: 1. An insulating gate type semiconductor device, wherein a halogen element and phosphorus are mixed in at least one of a gate insulating film of an insulating gate type field effect transistor, wherein the substrate is in an atmosphere of hydrogen or an inert gas containing hydrogen. A step of forming a semiconductor film by a sputtering method thereon, and containing a fluoride gas, PH 3 and an oxide gas or a fluoride gas, an oxide gas and PH 3 before or after forming the semiconductor film obtained by the sputtering method. A silicon oxide film is formed by a sputtering method in an atmosphere of the inert gas thus formed, and a part of the semiconductor film is formed as a channel formation region of an insulating gate type semiconductor device, and the oxidation is performed. Some of Motomaku is obtained by the gate insulating film.

【0068】また前記半導体膜の一部をチャネル形成領
域として構成する手法の一例として、水素または水素を
含有した不活性気体雰囲気中によるスパッタで得られた
非晶質性(アモルファスまたは極めてその状態に近い)
半導体膜(以下a−Siという)を450℃〜700℃
代表的には600℃の温度を半導体膜に与えて少なくと
もチャネル形成領域を結晶化させることにより本発明の
絶縁ゲイト型半導体装置は得られる。
As an example of a method of forming a part of the semiconductor film as a channel formation region, an amorphous material (amorphous or extremely amorphous) obtained by sputtering in hydrogen or an inert gas atmosphere containing hydrogen is used. near)
A semiconductor film (hereinafter referred to as a-Si) at 450 ° C. to 700 ° C.
Typically, by applying a temperature of 600 ° C. to the semiconductor film to crystallize at least the channel formation region, the insulated gate semiconductor device of the present invention can be obtained.

【0069】この結晶化の後の半導体膜は平均の結晶粒
径が5〜400Å程度であり、かつ半導体膜中に存在す
る水素含有量は5原子%以下である。また、この結晶性
を持つ半導体膜は格子歪みを有しておりミクロに各結晶
粒の界面が互いに強く密接し、結晶粒界でのキャリアに
対するバリアを消滅させる効果を持つ。このため、単に
格子歪みの無い多結晶の結晶粒界では、酸素等の不純物
原子が偏析し障壁(バリア)を構成しキャリアの移動を
阻害するが、本発明のように格子歪みを有しているとバ
リアが形成されないか又はその存在が無視できる程度で
あるため、その電子の移動度も5〜300cm2/V・S と非
常に良好な特性を有していた。
The semiconductor film after the crystallization has an average crystal grain size of about 5 to 400 ° and a hydrogen content in the semiconductor film of 5 atomic% or less. In addition, the semiconductor film having this crystallinity has lattice distortion, and the interfaces of the crystal grains are in close contact with each other microscopically, and have an effect of eliminating a barrier for carriers at the crystal grain boundaries. For this reason, impurity atoms such as oxygen segregate and form barriers (barriers) at the polycrystalline grain boundaries having no lattice distortion and hinder the movement of carriers, but have lattice distortion as in the present invention. In this case, a barrier was not formed or its existence was negligible, so that the electron mobility also had very good characteristics of 5 to 300 cm 2 / V · S.

【0070】また、プラズマCVD法により得られた半
導体膜はアモルファス成分の存在割合が多く、そのアモ
ルファス成分の部分が自然酸化され内部まで酸化膜が形
成される。一方スパッタ膜は緻密であり自然酸化が半導
体膜の内部にまで進行せず、表面のごく近傍付近しか酸
化されない。この緻密さ故に格子歪みを持つ結晶粒子同
士がお互いに強く押し合うことになり、結晶粒界面付近
でキャリアに対するエネルギーバリアが形成されないと
いう特徴を持つ。
Further, the semiconductor film obtained by the plasma CVD method has a large proportion of an amorphous component, and the amorphous component is naturally oxidized to form an oxide film to the inside. On the other hand, the sputtered film is dense and natural oxidation does not proceed to the inside of the semiconductor film, and is oxidized only near the surface. Due to the denseness, crystal grains having lattice distortion are strongly pressed against each other, and there is a feature that an energy barrier for carriers is not formed near the crystal grain interface.

【0071】図5に本実施例において作製した薄膜トラ
ンジスタの作製工程を示す。まず、ガラス基板(11)上に
リンを含んだSiO2膜(12)を以下の条件においてマグネト
ロン型RFスパッタ法により100nm 〜2 μm 本実施例にお
いては200nm の厚さに形成した。 シリコンをターゲットに使用
FIG. 5 shows a manufacturing process of the thin film transistor manufactured in this embodiment. First, a SiO 2 film (12) containing phosphorus was formed on a glass substrate (11) by a magnetron type RF sputtering method under the following conditions to a thickness of 100 nm to 2 μm and 200 nm in this embodiment. Uses silicon as target

【0072】また、PH3 の濃度は0.01%〜10%の範囲
で、NF3 は0〜20%の範囲で添加可能である。
The PH 3 concentration can be added in the range of 0.01% to 10%, and NF 3 can be added in the range of 0 to 20%.

【0073】さらにその上にマグネトロン型RFスパッタ
装置によってチャンネル形成領域となるa-Si膜(13)を10
0nm の厚さに成膜し図5(a) の形状を得た。成膜条件
は、不活性気体であるアルゴンと水素とPH3 の雰囲気下
において、 H2/(H2+Ar)=80%(分圧比) 成膜温度 150 ℃ RF(13.56MHz)出力 400W 全圧力 0.5Pa とし、ターゲットは単結晶シリコンターゲットを用い
た。
Further, an a-Si film (13) serving as a channel formation region is further deposited on the film by a magnetron type RF sputtering apparatus.
A film having a thickness of 0 nm was formed to obtain the shape shown in FIG. The deposition conditions were as follows: H 2 / (H 2 + Ar) = 80% (partial pressure ratio) in an atmosphere of inert gases such as argon, hydrogen, and PH 3. Deposition temperature 150 ° C RF (13.56 MHz) output 400 W The pressure was 0.5 Pa, and a single crystal silicon target was used as the target.

【0074】この後、450 ℃〜700 ℃の温度範囲特に60
0 ℃の温度で10時間の時間をかけ水素または不活性気体
中、本実施例においては窒素100 %雰囲気中においてa-
Si膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層
を作製した。尚前記チャンネル形成領域となるa-Si膜(1
3)をスパッタ法によって成膜する際、非単結晶シリコン
ターゲットを用い、投入電力パワーを小さくすると粒径
が無視できるほど小さく、かつ格子歪みを有する緻密な
結晶状態が得られる。
Thereafter, a temperature range of 450 ° C. to 700 ° C., especially 60 ° C.
At a temperature of 0 ° C. for a period of 10 hours in a hydrogen or inert gas, in this example, in a 100% nitrogen atmosphere, a-
The thermal crystallization of the Si film (13) was performed to produce a silicon semiconductor layer having high crystallinity. Note that the a-Si film (1
When 3) is formed by a sputtering method, a non-single-crystal silicon target is used, and when the input power is reduced, a dense crystal state having a negligible particle size and lattice distortion can be obtained.

【0075】このような方法により形成された半導体膜
中に存在する酸素不純物の量はSIMS分析により2×
1020cm-3、炭素は5×1018cm-3であり、水素の含有
量は5%以下であった。このSIMSを使用した不純物
濃度の値は半導体膜中で深さ方向にその濃度が変化して
いるので、深さ方向の濃度を調べその最小の値で記述し
た。これは、半導体膜の表面付近には自然酸化膜が存在
しているからである。また、この不純物の濃度の値は結
晶化の処理後であっても、変化はしていなかった。
The amount of oxygen impurities present in the semiconductor film formed by such a method is 2 × by SIMS analysis.
10 20 cm -3 , carbon was 5 × 10 18 cm -3 , and the content of hydrogen was 5% or less. Since the value of the impurity concentration using the SIMS changes in the depth direction in the semiconductor film, the concentration in the depth direction was examined and described with the minimum value. This is because a natural oxide film exists near the surface of the semiconductor film. Further, the value of the impurity concentration did not change even after the crystallization treatment.

【0076】この不純物濃度は当然ながら低い値である
程、半導体装置として使用する際には有利であることは
明らかであるが、本発明の半導体膜の場合、結晶性を持
つと同時に格子歪みを持っているので結晶粒界でバリア
が形成されず、2×1020cm -3程度の酸素不純物濃度が
存在していても、キャリアの移動を妨害する程度は低
く、実用上の問題は発生しなかった。
This impurity concentration is naturally a low value.
Is advantageous when used as a semiconductor device
It is clear that the semiconductor film of the present invention has crystallinity.
At the same time as having lattice distortion, barrier at the crystal grain boundary
Is not formed and 2 × 1020cm -3About oxygen impurity concentration
Even if present, low degree of hindrance to carrier movement
No practical problems occurred.

【0077】この半導体膜は図6に示すレーザラマン分
析のデータよりわかるように、結晶の存在を示すピーク
の位置が、通常の単結晶シリコンのピーク(520cm-1) の
位置に比べて、低波数側にシフトしており、格子歪みの
存在をうらずけていた。
As can be seen from the laser Raman analysis data shown in FIG. 6, the position of the peak indicating the presence of crystals in this semiconductor film has a lower wave number than the position of the peak (520 cm -1 ) of normal single crystal silicon. Side, and the existence of lattice distortion was suppressed.

【0078】なお、図6において(64)はスパッタによっ
て図5(13)を成膜する際にH2/(H2+Ar)=80 %の場合、(6
3)はH2/(H2+Ar)=50 %の場合、(62)はH2/(H2+Ar)=20 %
の場合、(61)はH2/(H2+Ar)=0%の場合である。
In FIG. 6, (64) represents (6) when H 2 / (H 2 + Ar) = 80% when the film of FIG.
3) In the case of H 2 / (H 2 + Ar ) = 50%, (62) is H 2 / (H 2 + Ar ) = 20%
In the case of (61), (61) is the case where H 2 / (H 2 + Ar) = 0%.

【0079】また、本実施例においてはシリコン半導体
を使用して本発明の説明をおこなっているが、ゲルマニ
ウム半導体やシリコンとゲルマニウムの混在した半導体
を使用することも可能であり、その際には熱結晶化の際
に加える温度を100℃程度さげることが可能であっ
た。
In the present embodiment, the present invention is described using a silicon semiconductor. However, it is also possible to use a germanium semiconductor or a semiconductor in which silicon and germanium are mixed. It was possible to reduce the temperature added during crystallization by about 100 ° C.

【0080】さらにより緻密な半導体膜あるいは酸化珪
素膜を形成するために前記水素雰囲気あるいは水素と不
活性気体との雰囲気中でのスパッタの際、基板あるいは
飛翔中のスパッタされたターゲット粒子に対して1000nm
以下の強力な光またはレーザ照射を連続あるいはパルス
で加えてもよい。
In order to form a still more dense semiconductor film or silicon oxide film, the substrate or the flying target particles in flight are sputtered in the above-mentioned hydrogen atmosphere or an atmosphere of hydrogen and an inert gas. 1000nm
The following intense light or laser irradiation may be applied continuously or in pulses.

【0081】この熱結晶化させた珪素半導体膜に対して
デバイス分離パターニングを行い図5(b) の形状を得、
この半導体膜の一部を絶縁ゲイト型半導体装置のチャネ
ル形成領域として構成させた。
The thermally crystallized silicon semiconductor film is subjected to device isolation patterning to obtain the shape shown in FIG.
A part of this semiconductor film was formed as a channel formation region of an insulating gate type semiconductor device.

【0082】つぎに酸化珪素膜(SiO2)(15)を50nm〜200n
m 本実施例においては100nm の厚さにマグネトロン型R
Fスパッタ法により以下の条件で成膜した。 酸素 92体積% NF3 5体積% PH3 3体積% 圧力0.5pa 成膜温度100 ℃ RF(13.56MHz)出力400W ターゲットとしてはシリコンターゲットまたは合成石英
のターゲットを使用した。
Next, a silicon oxide film (SiO 2 ) (15) is
m In this embodiment, a magnetron type R
A film was formed by the F sputtering method under the following conditions. Oxygen 92% by volume NF 3 5% by volume PH 3 3% by volume Pressure 0.5pa Film forming temperature 100 ° C RF (13.56MHz) output 400W As the target, a silicon target or a synthetic quartz target was used.

【0083】ここにおいても非晶質シリコンターゲット
を用い投入パワーを落とすと、緻密な固定電荷の存在し
にくい酸化珪素膜を得ることができる。
In this case as well, when the input power is reduced by using an amorphous silicon target, a dense silicon oxide film in which fixed charges do not easily exist can be obtained.

【0084】また、ターゲット中にリンを1 ×1019〜5
×1020cm-3予め混入させておき、酸素100 %雰囲気中の
スパッタ法で成膜すれば、成膜された酸化珪素膜中に水
素が混入されることを防ぐことができ、絶縁膜中に存在
する水素がその後の熱アニール工程において、ホットキ
ャリアのトラップセンタになってしまうことを防ぐこと
ができる。
Further, phosphorus is added to the target in an amount of 1 × 10 19 to 5
× 10 20 cm -3 can be mixed in advance and formed by sputtering in an atmosphere of 100% oxygen, whereby hydrogen can be prevented from being mixed into the formed silicon oxide film, and Can be prevented from becoming a hot carrier trap center in the subsequent thermal annealing step.

【0085】またハロゲン元素を含む気体を酸化物気体
に対し0.2 〜20体積%同時に混入することにより、酸化
珪化物に同時に不本意で導入されるアルカリイオンの中
和、珪素不対結合手の中和をも可能とすることができ
る。
Further, by mixing a gas containing a halogen element with 0.2 to 20% by volume of the oxide gas at the same time, neutralization of alkali ions simultaneously and reluctantly introduced into silicide oxide, Sum can also be possible.

【0086】本発明の構成を得るために用いられるスパ
ッタ法としてRFスパッタ、直流スパッタ等いずれの方法
も使用できるが、スパッタタ−ゲットが導電率の悪い酸
化物、例えばSiO2等の場合、安定した放電を持続するた
めにRFマグネトロンスパッタ法を用いることが好まし
い。
As the sputtering method used to obtain the structure of the present invention, any method such as RF sputtering and DC sputtering can be used. However, when the sputtering target is an oxide having low conductivity, for example, SiO 2 or the like, stable sputtering can be performed. It is preferable to use the RF magnetron sputtering method to maintain the discharge.

【0087】また酸化物気体としては、酸素、オゾン、
亜酸化窒素等を挙げることができる。
As the oxide gas, oxygen, ozone,
Nitrous oxide and the like can be mentioned.

【0088】またハロゲン元素を含む気体として、弗化
物気体としては弗化窒素(NF3,N2F4)、弗化水素(HF), 弗
素(F2)、フロンガスを用い得る。
As the gas containing a halogen element, nitrogen fluoride (NF 3 , N 2 F 4 ), hydrogen fluoride (HF), fluorine (F 2 ), or chlorofluorocarbon can be used as the fluoride gas.

【0089】一般には珪素に対して0.1 〜5原子%のハ
ロゲン元素を膜中に混入させた。
In general, a halogen element of 0.1 to 5 atomic% with respect to silicon is mixed in the film.

【0090】スパッタリングに用いる材料は全て高純度
のものが好ましい。例えば、スパッタリングタ−ゲット
は4N以上の合成石英、またはLSI の基板に使用される程
度に高純度のシリコン等が最も好ましく、リンを添加す
る場合もこれら純度の高いターゲットに添加するとよ
い。
It is preferable that all materials used for sputtering have high purity. For example, the sputtering target is most preferably a synthetic quartz of 4N or more, or silicon having a high purity enough to be used for an LSI substrate, and when phosphorus is added, it is preferable to add phosphorus to these high-purity targets.

【0091】同様にスパッタリングに使用するガスも高
純度 (5N以上) の物を用い、不純物が酸化珪素膜中に混
入することを極力避けた。
Similarly, the gas used for sputtering was of high purity (5N or more), and contamination of the silicon oxide film with impurities was avoided as much as possible.

【0092】なお本実施例のように弗化物気体が添加さ
れた酸素雰囲気中におけるスパッタ法で成膜したゲート
絶縁膜である酸化珪素膜にエキシマレーザ光を照射し、
フラッシュアニールを施し、膜中に取り入れた弗素等の
ハロゲン元素を活性化し、珪素の不完全結合手と中和さ
せ、膜中の固定電荷の発生原因を取り除くことは効果が
ある。
Note that a silicon oxide film as a gate insulating film formed by a sputtering method in an oxygen atmosphere to which a fluoride gas is added as in this embodiment is irradiated with excimer laser light.
It is effective to perform flash annealing to activate halogen elements such as fluorine introduced into the film, to neutralize it with incomplete bonds of silicon, and to remove the cause of generation of fixed charges in the film.

【0093】この時、エキシマレーザのパワーとショト
数を適当に選ぶことにより上記ハロゲン元素の活性化と
ゲート絶縁膜下の半導体層の活性化を同時に行うことも
できる。
At this time, the activation of the halogen element and the activation of the semiconductor layer under the gate insulating film can be simultaneously performed by appropriately selecting the power and the number of shots of the excimer laser.

【0094】この酸化珪素膜(15)上にCVD法により一
導電型を付与する不純物として本実施例においてはリン
が混入された半導体層を形成し所定のマスクパターンを
使用して、フォトリソグラフィ加工を施し、このドープ
された半導体膜をゲイト電極(20)として形成し図5(c)
の形状を得た。
In this embodiment, a semiconductor layer containing phosphorus as an impurity imparting one conductivity type is formed on the silicon oxide film (15) by photolithography, and a photolithography process is performed using a predetermined mask pattern. Then, the doped semiconductor film is formed as a gate electrode (20), and FIG.
Was obtained.

【0095】この一導電型を付与する不純物が混入され
た半導体層の形成法としてはスパッタ法、CVD 法等の成
膜法を用いることができる。
As a method for forming the semiconductor layer into which the impurity imparting one conductivity type is mixed, a film forming method such as a sputtering method or a CVD method can be used.

【0096】このゲイト電極はドープされた半導体層に
限定されることなくその他の材料を使用可能である。次
にこのゲイト電極(20)またはゲイト電極(20)をエッチン
グする際に使用したマスク等をマスクとして、セルフア
ラインに不純物領域(14)及び(14') をイオン打ち込み技
術を使用して形成した。
The gate electrode is not limited to the doped semiconductor layer, and other materials can be used. Next, using the gate electrode (20) or the mask used for etching the gate electrode (20) as a mask, the impurity regions (14) and (14 ') were formed in a self-aligned manner by ion implantation. .

【0097】これにより、ゲイト電極(20)の下の半導体
層(17)は絶縁ゲイト型半導体装置のチャンネル領域とし
て構成された。
As a result, the semiconductor layer (17) under the gate electrode (20) was formed as a channel region of the insulating gate type semiconductor device.

【0098】次にこれらの全て上面を覆って層間絶縁膜
(18)を形成した後に、ソース、ドレイン電極のコンタク
ト用の穴をあけ、その上面にスパッタ法により金属アル
ミニウムを形成し、所定のパターニングを施し、ソー
ス、ドレイン電極(16)、(16')を構成し、絶縁ゲイト型
半導体装置を完成させた。
Next, an interlayer insulating film is formed covering all of these upper surfaces.
After forming (18), a hole for contact of the source and drain electrodes is made, metal aluminum is formed on the upper surface by sputtering, and predetermined patterning is performed, and the source and drain electrodes (16) and (16 ′) To complete an insulated gate semiconductor device.

【0099】本実施例の場合、チャンネル領域を形成す
る半導体層(17)とソース(14)、ドレイン(14') を形成す
る半導体層とが同一物で構成されており、工程の簡略化
をはかれる。また同じ半導体層を使用しているため、ソ
ース、ドレインの半導体層も結晶性を持ち、キャリアの
移動度が高いのでより高い電気的特性を持つ絶縁ゲイト
型半導体装置を実現することができた。
In the case of this embodiment, the semiconductor layer (17) forming the channel region and the semiconductor layer forming the source (14) and the drain (14 ' ) are made of the same material. To be peeled off. In addition, since the same semiconductor layer is used, the source and drain semiconductor layers also have crystallinity and the mobility of carriers is high, so that an insulated gate semiconductor device having higher electric characteristics can be realized.

【0100】最後に水素100 %雰囲気中において375 ℃
の温度で水素熱アニールを30min 行い本実施例を完成さ
せた。
Finally, at 375 ° C. in a 100% hydrogen atmosphere.
At this temperature, hydrogen thermal annealing was performed for 30 minutes to complete this example.

【0101】この水素熱アニールは多結晶珪素半導体中
の粒界ポテンシャを低減させ、デバイス特性を向上させ
るためである。
This hydrogen thermal annealing is for reducing the grain boundary potential in the polycrystalline silicon semiconductor and improving the device characteristics.

【0102】また本実施例において作製した薄膜トラン
ジスタ図5(d) のチャンネル部(17)の大きさは100 ×10
0 μm の大きさである。
The size of the channel portion (17) of the thin film transistor manufactured in this example in FIG.
The size is 0 μm.

【0103】本実施例において作製した多結晶珪素半導
体層を用いた薄膜トランジスタの特性としては、図7に
示すようなID-VD 特性、以下の表1に示す諸特性を得る
ことができた。
As the characteristics of the thin film transistor using the polycrystalline silicon semiconductor layer manufactured in this example, ID-VD characteristics as shown in FIG. 7 and various characteristics as shown in Table 1 below were obtained.

【0104】[0104]

【表1】 [Table 1]

【0105】S値というのは、デバイスの特性を示すド
レイン電圧(VD)=10Vにおけるゲート電圧(VG)とドレイン
電流(ID)の関係を示す図7に示す曲線の立ち上がり部分
の[d(ID)/d(VG)] の値の最小値であり、この値が小さい
程(VG-ID) 特性を示す曲線の傾きの鋭さが大きく、デバ
イスの電気的特性が高いことを示す。VTはしきい値電圧
を示す。μはキャリアの移動度を示し単位は(cm2/V・ s)
である。
The S value refers to the relationship between the gate voltage (VG) and the drain current (ID) at the drain voltage (VD) = 10 V, which indicates the characteristics of the device. ) / d (VG)], and the smaller this value is, the steeper the slope of the curve showing the (VG-ID) characteristics is, and the higher the electrical characteristics of the device are. VT indicates a threshold voltage. μ is the carrier mobility and the unit is (cm 2 / Vs)
It is.

【0106】on/off特性というのは、図7に示す(VG-I
D)特性を示す曲線におけるVG=30 ボルトにおけるIDの値
とIDの最小値の値との比の対数値である。
The on / off characteristics are shown in FIG. 7 (VG-I
D) The logarithmic value of the ratio between the ID value and the minimum ID value at VG = 30 volts in the characteristic curve.

【0107】なお、図8に移動度μとチャンネル形成領
域(図5(d) の(17)) となるa-Si膜(図5(a) の(13))
をマグネロン型RFスパッタ法によって作製する際におけ
る雰囲気の水素分圧との関係を示すが、この図8を見る
と明らかなように水素分圧を好ましくは100 %とするこ
とが望ましいことがわかる。
FIG. 8 shows the mobility μ and the a-Si film ((13) in FIG. 5 (a)) which becomes the channel formation region ((17) in FIG. 5 (d)).
FIG. 8 shows the relationship with the hydrogen partial pressure of the atmosphere when producing the same by the magnetron type RF sputtering method. It is apparent from FIG. 8 that the hydrogen partial pressure is preferably set to 100%.

【0108】〔実施例6〕本実施例は、本発明の第2お
よび第4の構成をとった実施例であり、実施例3におけ
るガラス基板上に設けられた下地絶縁膜とゲート絶縁膜
を酸化珪素膜とリンを含む酸化珪素膜の2層で構成した
ものである。
[Embodiment 6] This embodiment is an embodiment in which the second and fourth configurations of the present invention are employed. In this embodiment, the base insulating film and the gate insulating film provided on the glass substrate in Embodiment 3 are used. It is composed of two layers of a silicon oxide film and a silicon oxide film containing phosphorus.

【0109】本実施例の作製工程を図9に示す。本実施
例の作製法は、実施例5と同様な工程において、ガラス
基板(11)上にまずリンが1 ×1020cm-3以上含まれるよう
に、PH3 が0.1 体積パーセント以上本実施例においては
10%体積パーセント含まれる酸素雰囲気中において以下
の条件においてマグネトロン型RFスパッタ法によってリ
ンガラス(21)を100 Å〜2 μm 本実施例においては0.5
μm に成膜した。
FIG. 9 shows a manufacturing process of this embodiment. The manufacturing method of this example is the same as that of Example 5, except that PH 3 is 0.1 volume% or more so that phosphorus is contained at least 1 × 10 20 cm −3 on the glass substrate (11). In
In an oxygen atmosphere containing 10% by volume, the phosphor glass (21) was coated with a magnetron type RF sputtering method under the following conditions at a thickness of 100 mm to 2 μm.
A film was formed to a thickness of μm.

【0110】成膜温度 150 ℃ RF(13.56MHz)出力 400W 圧力 0.5 Pa 溶融シリコン基板をターゲットに使用Deposition temperature 150 ° C RF (13.56MHz) output 400W Pressure 0.5 Pa Using molten silicon substrate as target

【0111】この際PH3 を用いずにターゲット中にリン
を1 ×1020cm-3以上混入させたものを用いると、絶縁膜
中に水素が入りこまず、水素が絶縁膜中においてトッラ
ップセンタとなることを防ぐことができ効果がある。ま
たターゲットとして非晶質珪素インゴットを用いてもよ
い。
At this time, if a target in which phosphorus is mixed in at least 1 × 10 20 cm −3 without using PH 3 is used, hydrogen does not enter the insulating film and hydrogen is trapped in the insulating film. This is effective because it can be prevented from becoming a center. Further, an amorphous silicon ingot may be used as a target.

【0112】そして、前記リンガラス(21)上に酸化珪素
膜(12)を以下の条件でマグネトロン型RFスパッタ法によ
って0.5 〜2 μm 本実施例においては2 μm の厚さに成
膜した。 O2 1000% 成膜温度 150 ℃ RF(13.56MHz)出力 400W 圧力 0.5 Pa 単結晶シリコンのターゲットに使用
Then, a silicon oxide film (12) was formed on the phosphor glass (21) to a thickness of 0.5 to 2 μm in this embodiment by a magnetron type RF sputtering method under the following conditions. O 2 100 0% film-forming temperature 150 ℃ RF (13.56MHz) used in the target output 400W pressure 0.5 Pa monocrystalline silicon

【0113】この際酸素雰囲気中に実施例5と同様にNF
3 等のハロゲン元素を含む気体を0.2 〜20%添加しても
よい。
At this time, as in Example 5, the NF
A gas containing a halogen element such as 3 may be added in an amount of 0.2 to 20%.

【0114】また、ターゲットに非晶質シリコン基板の
ターゲットを用いると緻密で電気的にも安定な酸化珪素
膜を得ることができる。
When an amorphous silicon substrate target is used as the target, a dense and electrically stable silicon oxide film can be obtained.

【0115】半導体層(13)の作製法は実施例5と同様で
ある。ここで、図9(a) の状態を得、デバイス分離パタ
ーニングを行い図9(b) の形状を得た。
The manufacturing method of the semiconductor layer (13) is the same as that of the fifth embodiment. Here, the state shown in FIG. 9A was obtained, and device separation patterning was performed to obtain the shape shown in FIG. 9B.

【0116】つぎに、ゲート絶縁膜としてまず酸化珪素
膜を前記酸化珪素膜(12)と同様にして成膜する。
Next, a silicon oxide film is first formed as a gate insulating film in the same manner as the silicon oxide film (12).

【0117】つぎに2層目のゲート酸化膜として、リン
が 1×1020cm-3以上含まれるように、前記リンガラス
(21)と同様にして(22)を成膜し、実施例5と同様の工程
を経て図9(c) の形状を得た。
Next, as the second gate oxide film, the phosphor glass was so formed as to contain 1 × 10 20 cm −3 or more of phosphorus.
A film (22) was formed in the same manner as (21), and through the same steps as in Example 5, the shape shown in FIG. 9 (c) was obtained.

【0118】最後は実施例5と同様にして本実施例を完
成させた。(図9(d))
Lastly, the present embodiment was completed in the same manner as in the fifth embodiment. (Fig. 9 (d))

【0119】この薄膜トランジスタの電気的特性として
は、下記に示す表2のような結果が得られた。
The electrical characteristics of this thin film transistor were as shown in Table 2 below.

【0120】[0120]

【表2】 [Table 2]

【0121】上記表2よりわかるように、実施例5の特
性とS値、移動度にはそれ程の変化がみられないが、し
きい値電圧VTが実施例5に比較して極めて小さくなり、
on/off特性が向上していることがわかる。また、実施例
5においては、最後の水素アニール時に壊れてしまう場
合が多々あったが、本実施例においては、それが非常に
少なかった。
As can be seen from Table 2, although the characteristics, S value and mobility of Example 5 do not change so much, the threshold voltage VT is much smaller than that of Example 5.
It can be seen that the on / off characteristics have been improved. In addition, in Example 5, there were many cases of breakage during the last hydrogen annealing, but in this example, the number was very small.

【0122】これは、本実施例においては電気的不安定
性の要因となるナトリウム等の固定電荷をリンがゲッタ
リングし、かつ半導体層にリンが拡散することもないの
でさらに電気的安定性が増したためであると考えられ
る。
This is because, in the present embodiment, the fixed charge of sodium or the like which causes electrical instability is gettered by phosphorus and the phosphorus does not diffuse into the semiconductor layer, so that the electrical stability is further increased. It is considered that it is.

【0123】本実施例において用いたリンの変わりに前
記したボロン等を用いてもよいことはいうまでもない。
Needless to say, the above-mentioned boron or the like may be used instead of phosphorus used in this embodiment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本実施例1における電気的特性を示したグラ
フである。
FIG. 1 is a graph showing electrical characteristics in Example 1.

【図2】 本実施例2の作製工程を示した図である。FIG. 2 is a view showing a manufacturing process of a second embodiment.

【図3】 本実施例3における電気的特性を示したグラ
フである。
FIG. 3 is a graph showing electrical characteristics according to a third embodiment.

【図4】 本実施例4の構造を示した図である。FIG. 4 is a diagram showing a structure of a fourth embodiment.

【図5】 本実施例5の作製工程をしめした図である。FIG. 5 is a view showing a manufacturing process of a fifth embodiment.

【図6】 本実施例5の多結晶半導体層と比較例のラマ
ンスペクトルを示したグラフである。
FIG. 6 is a graph showing Raman spectra of a polycrystalline semiconductor layer of Example 5 and a comparative example.

【図7】 本実施例5のID-VD 特性を示したグラフであ
る。
FIG. 7 is a graph showing ID-VD characteristics of the fifth embodiment.

【図8】 本実施例5において、スパッタ時の水素分圧
を変化させた場合における(μ)移動度の値の変化を示
したグラフである。
FIG. 8 is a graph showing a change in a value of (μ) mobility when a hydrogen partial pressure during sputtering is changed in Example 5;

【図9】 本実施例6の作製工程を示した図である。FIG. 9 is a view showing a manufacturing process of the sixth embodiment.

【符号の説明】[Explanation of symbols]

(1),(11) ・・・ガラス基板 (3),(45),(21) ・・・絶縁膜 (41)・・・半導体基板 (46),(15),(22)・・・ゲイト絶縁膜 (48),(49).(16),(16')・・・ソース電極、ドレイン電極 (20),(47) ・・・ゲイト電極 (40)・・・絶縁ゲイト型半導体装置 (1), (11) ... glass substrate (3), (45), (21) ... insulating film (41) ... semiconductor substrate (46), (15), (22) ... Gate insulating film (48), (49). (16), (16 ') ・ ・ ・ Source electrode, drain electrode (20), (47) ・ ・ ・ Gate electrode (40) ・ ・ ・ Insulated gate type semiconductor device

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 27/04 H01L 29/78 301G 21/822 626C 29/78 627G ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 27/04 H01L 29/78 301G 21/822 626C 29/78 627G

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上に設けられた複数の絶縁膜で
構成される絶縁層と、 前記絶縁層上に設けられた半導体層と、を有する薄膜絶
縁ゲイト型半導体装置において、 前記絶縁層の前記半導体層に接する絶縁膜は、リンが1
×1019〜5×1020cm-3含まれた酸化珪素膜であるこ
とを特徴とする薄膜絶縁ゲイト型半導体装置。
1. A thin-film insulated gate semiconductor device comprising: an insulating layer formed of a plurality of insulating films provided on an insulating substrate; and a semiconductor layer provided on the insulating layer. The insulating film in contact with the semiconductor layer of
A thin-film insulated gate semiconductor device characterized by being a silicon oxide film containing from × 10 19 to 5 × 10 20 cm −3 .
【請求項2】絶縁性基板上に設けられた複数の絶縁膜で
構成される絶縁層と、 前記絶縁層上に設けられた半導体層と、 前記半導体層に接するゲイト絶縁膜と、を有する薄膜絶
縁ゲイト型半導体装置において、 前記絶縁層の前記半導体層に接する絶縁膜は、リンが1
×1019〜5×1020cm-3含まれた酸化珪素膜であり、 前記ゲイト絶縁膜は、リンが1×1019〜5×1020cm
-3含まれた酸化珪素膜であることを特徴とする薄膜絶縁
ゲイト型半導体装置。
2. A thin film comprising: an insulating layer composed of a plurality of insulating films provided on an insulating substrate; a semiconductor layer provided on the insulating layer; and a gate insulating film in contact with the semiconductor layer In the insulated gate semiconductor device, the insulating film of the insulating layer that is in contact with the semiconductor layer has phosphorus of 1%.
A silicon oxide film containing × 10 19 to 5 × 10 20 cm −3 , and the gate insulating film contains 1 × 10 19 to 5 × 10 20 cm of phosphorus.
3. A thin-film insulating gate-type semiconductor device, characterized by being a silicon oxide film containing -3 .
【請求項3】前記半導体層は、スパッタ法により形成さ
れた非晶質シリコン膜を多結晶化させて得られることを
特徴とする請求項1または2に記載の薄膜絶縁ゲイト型
半導体装置。
3. The thin film insulating gate type semiconductor device according to claim 1, wherein said semiconductor layer is obtained by polycrystallizing an amorphous silicon film formed by a sputtering method.
【請求項4】前記半導体層は、スパッタ法により形成さ
れた非晶質シリコン及び非晶質ゲルマニウムの混在膜を
多結晶化させて得られることを特徴とする請求項1また
は2薄膜絶縁ゲイト型半導体装置。
4. The thin-film insulating gate type according to claim 1, wherein the semiconductor layer is obtained by polycrystallizing a mixed film of amorphous silicon and amorphous germanium formed by a sputtering method. Semiconductor device.
【請求項5】前記酸化珪素膜には、窒素が添加されてい
ることを特徴とする請求項1乃至4のいずれか一に記載
の薄膜絶縁ゲイト型半導体装置。
5. The thin-film insulated gate semiconductor device according to claim 1, wherein nitrogen is added to said silicon oxide film.
【請求項6】絶縁性基板上に複数の絶縁膜を形成する工
程と、 前記複数の絶縁膜上に半導体層を形成する工程と、 前記半導体層上にゲイト絶縁膜を形成する工程と、を有
する薄膜絶縁ゲイト型半導体装置の作製方法において、 前記複数の絶縁膜の前記半導体層に接する絶縁膜は、リ
ンが1×1019〜5×1020cm-3含まれた酸化珪素膜で
あることを特徴とする薄膜絶縁ゲイト型半導体装置の作
製方法。
6. A step of forming a plurality of insulating films on an insulating substrate, a step of forming a semiconductor layer on the plurality of insulating films, and a step of forming a gate insulating film on the semiconductor layers. In the method for manufacturing a thin film insulated gate semiconductor device, the insulating film in contact with the semiconductor layer of the plurality of insulating films is a silicon oxide film containing 1 × 10 19 to 5 × 10 20 cm −3 of phosphorus. A method for manufacturing a thin film insulated gate semiconductor device, comprising:
【請求項7】絶縁性基板上に複数の絶縁膜を形成する工
程と、 前記複数の絶縁膜上に半導体層を形成する工程と、 前記半導体層上にゲイト絶縁膜を形成する工程と、を有
する薄膜絶縁ゲイト型半導体装置の作製方法において、 前記複数の絶縁膜の前記半導体層に接する絶縁膜は、リ
ンが1×1019〜5×1020cm-3含まれた酸化珪素膜で
あり、 前記ゲイト絶縁膜は、リンが1×1019〜5×1020cm
-3含まれた酸化珪素膜であることを特徴とする薄膜絶縁
ゲイト型半導体装置の作製方法。
7. A step of forming a plurality of insulating films on an insulating substrate, a step of forming a semiconductor layer on the plurality of insulating films, and a step of forming a gate insulating film on the semiconductor layers. In the method for manufacturing a thin film insulated gate semiconductor device, the insulating film in contact with the semiconductor layer of the plurality of insulating films is a silicon oxide film containing 1 × 10 19 to 5 × 10 20 cm −3 of phosphorus; The gate insulating film has a phosphorous content of 1 × 10 19 to 5 × 10 20 cm.
3. A method for manufacturing a thin-film insulated gate semiconductor device, comprising a silicon oxide film containing -3 .
【請求項8】前記ゲイト絶縁膜にエキシマレーザ光を照
射する工程を更に有する請求項6または7に記載の薄膜
絶縁ゲイト型半導体装置の作製方法。
8. The method according to claim 6, further comprising a step of irradiating the gate insulating film with excimer laser light.
JP10348790A 1998-12-08 1998-12-08 Thin film insulated gate type semiconductor device and method of manufacturing the same Expired - Lifetime JP3143610B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10348790A JP3143610B2 (en) 1998-12-08 1998-12-08 Thin film insulated gate type semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10348790A JP3143610B2 (en) 1998-12-08 1998-12-08 Thin film insulated gate type semiconductor device and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2305030A Division JP2903134B2 (en) 1990-11-10 1990-11-10 Semiconductor device

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP31701499A Division JP3308512B2 (en) 1999-11-08 1999-11-08 Insulated gate semiconductor device and method of manufacturing the same
JP31741399A Division JP3308513B2 (en) 1990-11-10 1999-11-08 Method for manufacturing insulating gate type semiconductor device
JP31741499A Division JP3658254B2 (en) 1999-11-08 1999-11-08 Insulated gate type semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11284202A true JPH11284202A (en) 1999-10-15
JP3143610B2 JP3143610B2 (en) 2001-03-07

Family

ID=18399387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10348790A Expired - Lifetime JP3143610B2 (en) 1998-12-08 1998-12-08 Thin film insulated gate type semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3143610B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598283A (en) * 2009-09-04 2012-07-18 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598283A (en) * 2009-09-04 2012-07-18 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the same
CN103151387A (en) * 2009-09-04 2013-06-12 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the same
US9130041B2 (en) 2009-09-04 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105810753A (en) * 2009-09-04 2016-07-27 株式会社半导体能源研究所 Semiconductor device and method for manufacturing same
US9537012B2 (en) 2009-09-04 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor layer

Also Published As

Publication number Publication date
JP3143610B2 (en) 2001-03-07

Similar Documents

Publication Publication Date Title
US5523240A (en) Method of manufacturing a thin film transistor with a halogen doped blocking layer
JP3197557B2 (en) Coating method
JP2585118B2 (en) Method for manufacturing thin film transistor
JP2903134B2 (en) Semiconductor device
JP2652267B2 (en) Insulated gate type semiconductor device
JP2502789B2 (en) Method for manufacturing thin film transistor
JP3308513B2 (en) Method for manufacturing insulating gate type semiconductor device
JP3308512B2 (en) Insulated gate semiconductor device and method of manufacturing the same
JP3143610B2 (en) Thin film insulated gate type semiconductor device and method of manufacturing the same
JP3179779B2 (en) Method for manufacturing nitride insulating film
JP3658254B2 (en) Insulated gate type semiconductor device and manufacturing method thereof
JP2898365B2 (en) Method for manufacturing gate insulating film of insulated gate field effect transistor and gate insulating film of insulated gate field effect transistor manufactured by the manufacturing method
JP2652368B2 (en) Method for manufacturing insulated gate semiconductor device
JP3349475B2 (en) Method for manufacturing semiconductor device
JP2860894B2 (en) Semiconductor device manufacturing method
JPH0878695A (en) Method of processing gate insulation film and device for processing gate insulation film
JP2652369B2 (en) Method for manufacturing semiconductor device
JP3315190B2 (en) Method for manufacturing thin film transistor
JP3350652B2 (en) Method for manufacturing dynamic memory
JP3197531B2 (en) Method for manufacturing semiconductor device
JP2945946B2 (en) Method for manufacturing oxide insulating film
JP3340407B2 (en) Insulating coating and semiconductor device
JP3173758B2 (en) Semiconductor device and manufacturing method thereof
JP3340406B2 (en) Method for manufacturing semiconductor device
JP3340425B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20071222

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20081222

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20091222

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

EXPY Cancellation because of completion of term