JPH11274907A - Level shift circuit - Google Patents

Level shift circuit

Info

Publication number
JPH11274907A
JPH11274907A JP10089468A JP8946898A JPH11274907A JP H11274907 A JPH11274907 A JP H11274907A JP 10089468 A JP10089468 A JP 10089468A JP 8946898 A JP8946898 A JP 8946898A JP H11274907 A JPH11274907 A JP H11274907A
Authority
JP
Japan
Prior art keywords
potential
power supply
resistor
terminal
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10089468A
Other languages
Japanese (ja)
Inventor
Masao Hoshino
雅夫 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP10089468A priority Critical patent/JPH11274907A/en
Publication of JPH11274907A publication Critical patent/JPH11274907A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the cost of the level shift circuit by manufacturing the level shift circuit without employing a high breakdown strength PNP transistor(TR), a P-channel MOS TR, or a high breakdown strength NPN transistor(TR), an N-channel MOS TR. SOLUTION: An input signal Vin, having the same maximum amplitude as a voltage Va of a 1st power supply 4 is given to an input terminal 2. A series circuit consisting of 1st and 2nd resistors 9, 10 is connected between the input terminal 2 and a 2nd power supply 8 of level shift voltage-Vs. A series circuit consisting of 3rd and 4th resistors 11, 12 is connected between the 1st and 2nd power supplies 4, 8. The same resistance value R1 is selected for the 1st and 3rd resistors 9, 11 respectively. The same resistance R2 is selected for the 2nd and 4th resistors 10, 12 respectively. One input terminal (a) of a comparator 13 is connected to a voltage division position of the 1st and 2nd resistors 9, 10. The other input terminal (b) is connected to a voltage division position of the 3rd and 4th resistors 11, 12. A constant current source circuit 14 is connected in parallel with the 4th resistor 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、インバータ回路の
制御回路等に好適なレベルシフト回路に関するものであ
る。
The present invention relates to a level shift circuit suitable for a control circuit of an inverter circuit and the like.

【0002】[0002]

【従来の技術】ハーフブリッジ型インバータ回路の一対
のスイッチを制御する場合に、一方のスイッチと他方の
スイッチの電圧レベルを変えることが必要になる。この
種の目的のためには、図1に示すように振幅Va の入力
信号Vinをこれと同一の振幅Va を有するレベルの異な
る出力信号Vout に変換することが必要になる。
2. Description of the Related Art When controlling a pair of switches of a half-bridge type inverter circuit, it is necessary to change the voltage levels of one switch and the other switch. For this purpose, it is necessary to convert an input signal Vin of amplitude Va to a different level output signal Vout having the same amplitude Va as shown in FIG.

【0003】[0003]

【発明が解決しようとする課題】従来のレベルシフト回
路は、PNP型トランジスタやPチャネルMOS電界効
果トランジスタを使用して構成されている。しかし、P
NP型トランジスタ及びPチャネルMOS電界効果トラ
ンジスタはNPN型トランジスタやNチャネルMOS電
界効果トランジスタよりも製造が困難であって製造歩留
りが低く、その製造コストが必然的に高くなった。
A conventional level shift circuit is constructed using a PNP transistor or a P-channel MOS field effect transistor. But P
NP-type transistors and P-channel MOS field-effect transistors are more difficult to manufacture than NPN-type transistors and N-channel MOS field-effect transistors, have lower manufacturing yields, and inevitably increase their manufacturing costs.

【0004】そこで、本発明の目的は、高耐圧のPNP
トランジスタやPチャネルMOSトランジスタ、あるい
は高耐圧のNPNトランジスタやNチャネルMOSトラ
ンジスタを使用せずにレベルシフト回路を作製し、この
コストの低減を図ることにある。
Accordingly, an object of the present invention is to provide a high voltage PNP.
A level shift circuit is manufactured without using a transistor, a P-channel MOS transistor, or a high breakdown voltage NPN transistor or an N-channel MOS transistor to reduce the cost.

【0005】[0005]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、第1の電位V1 と第2
の電位V2 との間の入力信号を前記第1の電位V1 より
も低い第3の電位V3と前記第2の電位V2 よりも低い
第4の電位V4 との間にシフトするための回路であっ
て、前記入力信号を与えるための入力端子と、前記第2
の電位V2 を与えるための第1の電源端子と、前記第3
の電位V3 を与えるための第2の電源端子と、前記入力
端子にその一端が接続された第1の抵抗と、前記第1の
抵抗の他端と前記第2の電源端子との間に接続された第
2の抵抗と、前記第1の電源端子にその一端が接続され
た第3の抵抗と、前記第3の抵抗の他端と前記第2の電
源端子との間に接続された第4の抵抗と、第1及び第2
の入力端子と出力端子と第1及び第2のコンパレータ電
源端子とを有し、前記第1の入力端子が前記第1及び第
2の抵抗の相互接続点に接続され、前記第2の入力端子
が前記第3及び第4の抵抗の相互接続点に接続され、前
記第1のコンパレータ電源端子が前記第1の電源端子に
接続され、前記第2のコンパレータ電源端子が前記第2
の電源端子に接続されているコンパレータと、前記第3
の抵抗の他端と前記第2の電源端子との間に接続された
定電流源回路とを有し、前記第1の抵抗の抵抗値が前記
第3の抵抗の抵抗値と実質的に同一に設定され、前記第
2の抵抗の抵抗値が前記第4の抵抗の抵抗値と実質的に
同一に設定され、前記コンパレータの前記第2の入力端
子の電位が、前記入力信号が前記第1の電位の時に前記
コンパレータの前記第1の入力端子に得られる第1の入
力電位と前記入力信号が前記第2の電位の時に前記コン
パレータの前記第1の入力端子に得られる第2の入力電
位との間になるように前記定電流源回路の電流値が設定
され、前記コンパレータの出力端子と前記第2の電源端
子との間に前記入力信号をレベルシフトした出力を得る
ように構成されていることを特徴とするレベルシフト回
路に係わるものである。また、上記目的を達成するため
の別の発明は、第1の電位V1 と第2の電位V2 との間
の入力信号を前記第1の電位V1 よりも高い第3の電位
V3 と前記第2の電位V2 よりも高い第4の電位V4 と
の間にシフトするための回路であって、前記入力信号を
与えるための入力端子と、前記第1の電位V1 を与える
ための第1の電源端子と、前記第3の電位V3 を与える
ための第2の電源端子と、前記入力端子にその一端が接
続された第1の抵抗と、前記第1の抵抗の他端と前記第
2の電源端子との間に接続された第2の抵抗と、前記第
1の電源端子にその一端が接続された第3の抵抗と、前
記第3の抵抗の他端と前記第2の電源端子との間に接続
された第4の抵抗と、第1及び第2の入力端子と出力端
子と第1及び第2のコンパレータ電源端子とを有し、前
記第1の入力端子が前記第1及び第2の抵抗の相互接続
点に接続され、前記第2の入力端子が前記第3及び第4
の抵抗の相互接続点に接続され、前記第1のコンパレー
タ電源端子が前記第2の電源端子に接続されているコン
パレータと、前記第3及び第4の抵抗の相互接続点と前
記第2のコンパレータ電源端子との間に接続された定電
流源回路とを有し、前記第1の抵抗の抵抗値が前記第3
の抵抗の抵抗値と実質的に同一に設定され、前記第2の
抵抗の抵抗値が前記第4の抵抗の抵抗値と実質的に同一
に設定され、前記コンパレータの前記第2の入力端子の
電位が、前記入力信号が前記第1の電位の時に前記コン
パレータの前記第1の入力端子に得られる第1の入力電
位と前記入力信号が前記第2の電位の時に前記コンパレ
ータの前記第1の入力端子に得られる第2の入力電位と
の間になるように前記定電流源回路の電流値が設定さ
れ、前記コンパレータの出力端子と前記第2のコンパレ
ータ電源端子との間に前記入力信号をレベルシフトした
出力を得るように構成されていることを特徴とするレベ
ルシフト回路に係わるものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems and to achieve the above object, the present invention provides a first electric potential V1 and a second electric potential V1.
Circuit for shifting an input signal between the third potential V3 lower than the first potential V1 and a fourth potential V4 lower than the second potential V2. An input terminal for providing the input signal;
A first power supply terminal for applying a potential V2 of the
A second power supply terminal for applying the potential V3 of the first resistor, a first resistor having one end connected to the input terminal, and a second power supply terminal connected between the other end of the first resistor and the second power supply terminal. A second resistor, a third resistor having one end connected to the first power terminal, and a third resistor connected between the other end of the third resistor and the second power terminal. 4 and the first and second resistors
, An input terminal, an output terminal, and first and second comparator power supply terminals, wherein the first input terminal is connected to an interconnection point of the first and second resistors, and the second input terminal Is connected to the interconnection point of the third and fourth resistors, the first comparator power supply terminal is connected to the first power supply terminal, and the second comparator power supply terminal is connected to the second
A comparator connected to the power supply terminal of
A constant current source circuit connected between the other end of the first resistor and the second power supply terminal, wherein the resistance value of the first resistor is substantially the same as the resistance value of the third resistor. And the resistance of the second resistor is set to be substantially the same as the resistance of the fourth resistor, and the potential of the second input terminal of the comparator is changed to the first input signal. A first input potential obtained at the first input terminal of the comparator when the potential is equal to a second input potential, and a second input potential obtained at the first input terminal of the comparator when the input signal is at the second potential. And the current value of the constant current source circuit is set so as to obtain a level-shifted output of the input signal between the output terminal of the comparator and the second power supply terminal. Related to the level shift circuit, That. According to another aspect of the present invention, an input signal between a first potential V1 and a second potential V2 is supplied to a third potential V3 higher than the first potential V1 and the second potential V3. And a fourth power supply terminal for supplying the input signal, and a first power supply terminal for supplying the first potential V1. A second power supply terminal for applying the third potential V3; a first resistor having one end connected to the input terminal; another end of the first resistor; and a second power supply terminal , A third resistor having one end connected to the first power supply terminal, and a second resistor connected between the other end of the third resistor and the second power supply terminal. , A first resistor, a second input terminal, an output terminal, and first and second comparator power supply terminals. The first input terminal is connected to an interconnection point of the first and second resistors, and the second input terminal is connected to the third and fourth resistors.
The first comparator power supply terminal is connected to the second power supply terminal; and the third and fourth resistor interconnection points are connected to the second comparator. A constant current source circuit connected between the power supply terminal and the power supply terminal;
And the resistance value of the second resistor is set substantially equal to the resistance value of the fourth resistor, and the second input terminal of the comparator When the input signal is the first potential, the first input potential obtained at the first input terminal of the comparator when the input signal is the first potential and the first input potential of the comparator when the input signal is the second potential. A current value of the constant current source circuit is set so as to be between a second input potential obtained at an input terminal, and the input signal is supplied between an output terminal of the comparator and the second comparator power supply terminal. The present invention relates to a level shift circuit which is configured to obtain a level-shifted output.

【0006】[0006]

【発明の効果】各請求項の発明によれば、抵抗とコンパ
レータと定電流源回路とから成る簡単且つ低コストの回
路によってレベルシフトを行うことができる。
According to the present invention, the level shift can be performed by a simple and low-cost circuit including a resistor, a comparator, and a constant current source circuit.

【0007】[0007]

【実施形態及び実施例】次に、図面を参照して本発明の
実施形態及び実施例を説明する。
Embodiments and Examples Next, embodiments and examples of the present invention will be described with reference to the drawings.

【0008】[0008]

【第1の実施例】図2に示す第1の実施例のレベルシフ
ト回路1は、図1に示すように入力信号Vinのレベルを
下げる回路であって、入力信号を与えるための入力端子
2を有する。この入力端子2とグランドとの間にはCP
U等の信号発生器3が接続されている。信号発生器3
は、第1の電源4を電源として図1に示した入力信号V
inを発生する。この入力信号Vinは第1の電位V1 と第
2の電位V2 との間の信号であり、トランジスタをオン
・オフ制御する信号である。この実施例では第1の電位
V1 が0ボルト即ちグランド電位であり、第2の電位V
2 は第1の電源4の電圧Va である。
First Embodiment A level shift circuit 1 according to a first embodiment shown in FIG. 2 is a circuit for lowering the level of an input signal Vin as shown in FIG. 1, and has an input terminal 2 for supplying an input signal. Having. CP between the input terminal 2 and the ground
A signal generator 3 such as U is connected. Signal generator 3
Is the input signal V shown in FIG. 1 using the first power supply 4 as a power supply.
Generates in. This input signal Vin is a signal between the first potential V1 and the second potential V2, and is a signal for controlling on / off of the transistor. In this embodiment, the first potential V1 is 0 volt, that is, the ground potential, and the second potential V1 is
2 is a voltage Va of the first power supply 4.

【0009】レベルシフト回路1の第1の電源端子5は
第1の電源4に接続され、第2の電源端子7は第2の電
源8に接続されている。第1の電源4は入力信号Vinの
最大電位である第2の電位V2 と同一の第1の電圧Va
(約10V)を供給するものであり、第2の電源8は入
力信号Vinの最低電位である第1の電位(0V)よりも
大幅に低い第3の電位V3 と等しい負電圧−Vs (例え
ば−400V)を供給するものである。
The first power supply terminal 5 of the level shift circuit 1 is connected to the first power supply 4, and the second power supply terminal 7 is connected to the second power supply 8. The first power supply 4 has the same first voltage Va as the second potential V2 which is the maximum potential of the input signal Vin.
(Approximately 10 V), and the second power supply 8 supplies a negative voltage −Vs (for example, equal to the third potential V3, which is significantly lower than the first potential (0 V), which is the lowest potential of the input signal Vin). -400 V).

【0010】レベルシフト回路1は第1、第2、第3及
び第4の抵抗9、10、11、12と、コンパレータ1
3と、定電流源回路14とで構成されている。第1の抵
抗9の一端は入力端子2に接続されている。第2の抵抗
10は第1の抵抗9の他端と第2の電源端子7との間に
接続されている。第3の抵抗11の一端は第1の電源端
子5に接続されている。第4の抵抗12は第3の抵抗1
1の他端と第2の電源端子7との間に接続されている。
第1及び第3の抵抗9、11は互いに同一の抵抗値R1
を有し、第2及び第4の抵抗10、12は互いに同一の
抵抗値R2 を有する。
The level shift circuit 1 includes first, second, third, and fourth resistors 9, 10, 11, and 12, and a comparator 1
3 and a constant current source circuit 14. One end of the first resistor 9 is connected to the input terminal 2. The second resistor 10 is connected between the other end of the first resistor 9 and the second power supply terminal 7. One end of the third resistor 11 is connected to the first power supply terminal 5. The fourth resistor 12 is the third resistor 1
1 and the second power supply terminal 7.
The first and third resistors 9 and 11 have the same resistance value R1.
And the second and fourth resistors 10 and 12 have the same resistance value R2.

【0011】コンパレータ13は第1及び第2の入力端
子a、bと、出力端子cと、第1及び第2のコンパレー
タ電源端子d、eを有する。コンパレータ13の第1の
入力端子a即ち正入力端子は第1及び第2の抵抗9、1
0の相互接続点P1 に接続され、第2の入力端子b即ち
負入力端子は第3及び第4の抵抗11、12の相互接続
点P2 に接続され、出力端子cはレベルシフト回路1の
第1の出力端子15に接続され、第1のコンパレータ電
源端子dは第1の電源端子5に接続され、第2のコンパ
レータ電源端子eは第2の電源端子7に接続されている
と共に第2の出力端子16に接続されている。
The comparator 13 has first and second input terminals a and b, an output terminal c, and first and second comparator power supply terminals d and e. The first input terminal a of the comparator 13, that is, the positive input terminal, is connected to the first and second resistors 9, 1.
0, the second input terminal b, ie, the negative input terminal, is connected to the interconnection point P2 of the third and fourth resistors 11, 12, and the output terminal c is connected to the first input terminal of the level shift circuit 1. 1, the first comparator power supply terminal d is connected to the first power supply terminal 5, the second comparator power supply terminal e is connected to the second power supply terminal 7, and the second comparator power supply terminal e is connected to the second power supply terminal 7. It is connected to the output terminal 16.

【0012】定電流源回路14は第3及び第4の抵抗1
1、12の相互接続点P2 即ちコンパレータ13の第2
の入力端子bと第2の電源端子7との間に接続され、一
定電流Ib を供給する。なお、電流Ib は第3の抵抗1
1に流れる。
The constant current source circuit 14 includes the third and fourth resistors 1
The interconnection point P2 of the comparators 13 and 12,
Between the input terminal b and the second power supply terminal 7 to supply a constant current Ib. Note that the current Ib is equal to the third resistance 1
Flow to 1.

【0013】このレベルシフト回路1はスイッチング素
子としての第1及び第2のFET17、18を備えたイ
ンバータ回路の第1のFET17を制御するものであっ
て、この第1の出力端子15は第1のFET17のゲー
トに接続され、第2の出力端子16がソースに接続され
ている。第1及び第2の出力端子15、16間の出力信
号Vout は図1に示すように第3の電位V3 としての−
Vs から第4の電位V4 としての−Vs +Va までの範
囲で変化する信号である。従って、第1のFET17の
ゲート・ソース間の電圧の最大値はVa であり、−Vs
(−400V)のレベルシフトにも拘らず正常に動作す
る。
The level shift circuit 1 controls a first FET 17 of an inverter circuit having first and second FETs 17 and 18 as switching elements. The first output terminal 15 is connected to a first output terminal 15. , And the second output terminal 16 is connected to the source. As shown in FIG. 1, the output signal Vout between the first and second output terminals 15 and 16 is a negative potential as a third potential V3.
This signal changes in the range from Vs to -Vs + Va as the fourth potential V4. Therefore, the maximum value of the voltage between the gate and the source of the first FET 17 is Va, and -Vs
It operates normally despite the (-400V) level shift.

【0014】[0014]

【動作】次に、入力信号Vinが第1の電位V1 (0V)
の時の第2の抵抗10の両端間の電圧(以下、オフ入力
電圧と言う)をVg0、入力信号Vinが第2の電位V2
(Va )の時の第2の抵抗10の両端間の電圧(以下、
オン入力電圧と言う)をVga、第4の抵抗12の両端間
の電圧(以下、基準電圧と言う)をVr 、第4の抵抗1
2の電流をIa としてレベルシフト回路1の動作を説明
する。
[Operation] Next, the input signal Vin changes to the first potential V1 (0 V).
In this case, the voltage between both ends of the second resistor 10 (hereinafter referred to as the off input voltage) is Vg0, and the input signal Vin is the second potential V2.
The voltage between both ends of the second resistor 10 at (Va) (hereinafter, referred to as “Va”)
The on-input voltage) is Vga, the voltage between both ends of the fourth resistor 12 (hereinafter referred to as reference voltage) is Vr, and the fourth resistor 1 is
The operation of the level shift circuit 1 will be described with the current 2 as Ia.

【0015】基準電圧Vr は、第1の電源4と第3及び
第4の抵抗11、12と第2の電源8と定電流源回路1
4とによって決定され、次の(1)式で示すことができ
る。 Vr =Va +Vs −R1 (Ia +Ib ) (1) また、基準電圧Vr は次の(2)式でも示すことができ
る。 Vr =R2 Ia (2) この(2)式から求められるIa =Vr /R2 を(1)
式に代入すると次の(3)式になる。 Vr =Va +Vs −R1 {(Vr /R2 )+Ib } (3) (3)式を整理すると次の(4)式が得られる。 Vr ={R2 /(R1 +R2 )}(Va +Vs −R1 Ib ) (4) 他方、オン入力電圧Vgaは次の(5)式で示すことがで
きる。 Vga={R2 /(R1 +R2 )}(Va +Vs ) (5) また、オフ入力電圧Vg0は次の(6)式で示すことがで
きる。 Vg0={R2 /(R1 +R2 )}Vs (6) 本実施例では基準電圧Vr をオフ入力電圧(第1の入力
電圧)Vg0とオン入力電圧(第2の入力電圧)Vgaとの
中間に設定する。従って、基準電圧Vr を次の(7)式
で示すことができる。 Vr =(Vga+Vg0)/2 (7) (7)式に(5)式と(6)式を代入すると次の(8)
式になる。 Vr =[{R2 /(R1 +R2 )}(Va +Vs ) +{R2 /(R1 +R2 )}Vs ]/2 =[R2 /{2(R1 +R2 )}](Va +2Vs ) (8) (4)式に(8)式を代入すると次の(9)式が得られ
る。 {R2 /(R1 +R2 )}(Va +Vs −R1 Ib ) =[R2 /{2(R1 +R2 )}](Va +2Vs ) (9) (9)式を整理すると次の(10)式になる。 Ib R1 =Va /2 (10) この(10)式から定電流Ib は次の(11)式にな
る。 Ib =Va /(2R1 ) (11)
The reference voltage Vr is determined by the first power supply 4, the third and fourth resistors 11, 12, the second power supply 8, and the constant current source circuit 1.
4 and can be expressed by the following equation (1). Vr = Va + Vs-R1 (Ia + Ib) (1) The reference voltage Vr can also be expressed by the following equation (2). Vr = R2Ia (2) Ia = Vr / R2 obtained from the equation (2) is expressed by (1)
Substituting into the equation gives the following equation (3). Vr = Va + Vs-R1 {(Vr / R2) + Ib} (3) By rearranging the equation (3), the following equation (4) is obtained. Vr = {R2 / (R1 + R2)} (Va + Vs-R1Ib) (4) On the other hand, the ON input voltage Vga can be expressed by the following equation (5). Vga = {R2 / (R1 + R2)} (Va + Vs) (5) Further, the off input voltage Vg0 can be expressed by the following equation (6). Vg0 = {R2 / (R1 + R2)} Vs (6) In this embodiment, the reference voltage Vr is set to an intermediate value between the off input voltage (first input voltage) Vg0 and the on input voltage (second input voltage) Vga. I do. Therefore, the reference voltage Vr can be expressed by the following equation (7). Vr = (Vga + Vg0) / 2 (7) By substituting equations (5) and (6) into equation (7), the following equation (8) is obtained.
Expression. Vr = [{R2 / (R1 + R2)} (Va + Vs) + {R2 / (R1 + R2)} Vs] / 2 = [R2 // 2 (R1 + R2)}] (Va + 2Vs) (8) (4) By substituting equation (8) into the equation, the following equation (9) is obtained. {R2 / (R1 + R2)} (Va + Vs-R1Ib) = [R2 / {2 (R1 + R2)}] (Va + 2Vs) (9) When the equation (9) is rearranged, the following equation (10) is obtained. Ib R1 = Va / 2 (10) From this equation (10), the constant current Ib becomes the following equation (11). Ib = Va / (2R1) (11)

【0016】従って、定電流源回路14の定電流Ib は
(11)式を満足するように設定されている。定電流I
b が(11)式を満足するように設定されていると、コ
ンパレータ13の第2の入力端子bに供給される基準電
圧Vr は、第1の入力端子aに供給されるオフ入力電圧
Vg0とオン基準電圧Vgaとの中間値になり、コンパレー
タ13が入力信号Vinに応答し、入力信号Vinの第1の
電位V1 と第2の電位V2 とに対応した出力信号Vout
を発生する。出力信号Vout は、入力信号Vinが第1の
電位V1 の時に第3の電位V3 として−Vs =−400
Vとなり、入力信号Vinが第2の電位V2 =Va の時に
第4の電位V4 としてV4 =−Vs +Va となる。従っ
て、出力信号Vout は図1に示したように入力信号Vin
のレベルをVs だけ下げた波形になる。
Accordingly, the constant current Ib of the constant current source circuit 14 is set so as to satisfy the equation (11). Constant current I
If b is set so as to satisfy the expression (11), the reference voltage Vr supplied to the second input terminal b of the comparator 13 becomes equal to the off input voltage Vg0 supplied to the first input terminal a. It becomes an intermediate value with the ON reference voltage Vga, the comparator 13 responds to the input signal Vin, and the output signal Vout corresponding to the first potential V1 and the second potential V2 of the input signal Vin.
Occurs. The output signal Vout is -Vs = -400 as the third potential V3 when the input signal Vin is at the first potential V1.
V, and when the input signal Vin is at the second potential V2 = Va, the fourth potential V4 is V4 = -Vs + Va. Therefore, the output signal Vout becomes the input signal Vin as shown in FIG.
Is reduced by Vs.

【0017】なお、実施例では−Vs を−400Vとし
たが、Ib を(11)式の値に設定するとコンパレータ
13の動作に第2の電源8の電圧−Vs の値が無関係に
なるので、−Vs の値を任意に設定することが可能にな
り、レベルシフト量も任意に設定することができる。
Although -Vs is set to -400 V in the embodiment, setting Ib to the value of the equation (11) makes the operation of the comparator 13 independent of the value of the voltage -Vs of the second power supply 8. -Vs can be arbitrarily set, and the level shift amount can be arbitrarily set.

【0018】1例としてVa を12V、R1 を4MΩ、
R2 を40kΩ、Ib =1.5μAの時における−Vs
、Vr 、Vga、Vg0の関係は次のようになる。 −Vs Vr Vga Vg0 0V 0.06V 0.12V 0.00V −100V 1.05V 0.11V 0.99V −200V 2.10V 2.22V 1.98V −40V 4.20V 4.44V 3.96V この表から明らかなようにレベルシフト電圧−Vs が0
V〜−400Vのいずれの値であっても、基準電圧Vr
即ちコンパレータ13のしきい値がVgaとVg0との間に
あり、コンパレータ13が動作可能である。
As an example, Va is 12 V, R1 is 4 MΩ,
-Vs when R2 is 40 kΩ and Ib = 1.5 μA
, Vr, Vga, and Vg0 are as follows. -Vs Vr Vga Vg0 0V 0.06V 0.12V 0.00V -100V 1.05V 0.11V 0.99V -200V 2.10V 2.22V 1.98V -40V 4.20V 4.44V 3.96V This table As is clear from FIG.
Regardless of the value of V to -400 V, the reference voltage Vr
That is, the threshold value of the comparator 13 is between Vga and Vg0, and the comparator 13 is operable.

【0019】上述から明らかなように本実施例のレベル
シフト回路1は、抵抗9、10、11、12とコンパレ
ータ13と定電流源回路14とから成る簡単な構成とな
り、このコストの低減が可能になる。
As is apparent from the above description, the level shift circuit 1 of the present embodiment has a simple configuration including the resistors 9, 10, 11, and 12, the comparator 13, and the constant current source circuit 14, so that the cost can be reduced. become.

【0020】[0020]

【第2の実施例】次に、図3を参照して第2の実施例の
レベルシフト回路1aを説明する。但し、図3において
図1及び図2と実質的に同一の部分には同一の符号を付
してその説明を省略する。図3のレベルシフト回路1a
は、図2と同様に第1、第2、第3及び第4の抵抗9、
10、11、12と、コンパレータ13と、定電流源回
路14とを有する。第1の抵抗9の一端は入力端子2に
接続されている。第2の抵抗10は第1の抵抗9の他端
と正電圧+Vs を供給するための第2の電源端子7aと
の間に接続されている。第3の抵抗11の一端はグラン
ド電位の第1の電源端子5aに接続されている。第4の
抵抗12は第3の抵抗11の他端と第2の電源端子7a
との間に接続されている。コンパレータ13は図2と同
様に第1及び第2の入力端子a、bと、出力端子cと、
第1及び第2のコンパレータ電源端子d、eとを有して
いる。第1及び第2の入力端子a、bは図2と同様に第
1及び第2の分圧点P1 、P2 に接続されている。コン
パレータ13の出力端子cはレベルシフト回路1aの第
1の出力端子15に接続されている。第1のコンパレー
タ電源端子dは第2の電源端子7aに接続され、第2の
コンパレータ電源端子eは第2の出力端子16に接続さ
れている。定電流源回路14は第2の分圧点P2 と第2
のコンパレータ電源端子eとの間に接続されている。信
号発生器3は入力端子2と第1の電源端子5a即ちグラ
ンドとの間に接続され、第1の電源4aによって駆動さ
れ、図1及び図2と同様に第1の電位V1 (0V)と第
2の電位V2 (Va )との間で入力信号Vinを発生す
る。第2の電源8aは第2の電源端子7aとグランドと
の間に接続され、正の電圧+Vs (例えば+400V)
を発生する。
Second Embodiment Next, a level shift circuit 1a according to a second embodiment will be described with reference to FIG. However, in FIG. 3, substantially the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof will be omitted. The level shift circuit 1a of FIG.
Are the first, second, third and fourth resistors 9 as in FIG.
10, 11, 12, a comparator 13, and a constant current source circuit 14. One end of the first resistor 9 is connected to the input terminal 2. The second resistor 10 is connected between the other end of the first resistor 9 and a second power supply terminal 7a for supplying the positive voltage + Vs. One end of the third resistor 11 is connected to the first power supply terminal 5a at the ground potential. The fourth resistor 12 is connected to the other end of the third resistor 11 and the second power supply terminal 7a.
Is connected between. As shown in FIG. 2, the comparator 13 has first and second input terminals a and b, an output terminal c,
It has first and second comparator power supply terminals d and e. The first and second input terminals a and b are connected to the first and second voltage dividing points P1 and P2 as in FIG. The output terminal c of the comparator 13 is connected to the first output terminal 15 of the level shift circuit 1a. The first comparator power terminal d is connected to the second power terminal 7a, and the second comparator power terminal e is connected to the second output terminal 16. The constant current source circuit 14 has a second voltage dividing point P2 and a second voltage dividing point P2.
And a comparator power supply terminal e. The signal generator 3 is connected between the input terminal 2 and the first power supply terminal 5a, that is, the ground, is driven by the first power supply 4a, and has a first potential V1 (0 V) as in FIGS. An input signal Vin is generated between the second potential V2 (Va). The second power supply 8a is connected between the second power supply terminal 7a and the ground, and has a positive voltage + Vs (for example, + 400V).
Occurs.

【0021】この第2の実施例によれば、0〜Va の間
で変化する入力信号Vinが+Vs 〜+Vs +Va の間で
変化する出力信号Vout にレベルアップされる。以下、
これを詳しく説明する。
According to the second embodiment, the input signal Vin that changes between 0 and Va rises to the output signal Vout that changes between + Vs and + Vs + Va. Less than,
This will be described in detail.

【0022】この第2の実施例でも第1及び第3の抵抗
9、11の抵抗値はそれぞれR1 、第2及び第4の抵抗
10、12の抵抗値はそれぞれR2 に設定されている。
今、第4の抵抗12に流れる電流をIa 、第3の抵抗1
1に流れる電流をIr 、定電流源回路14の電流をIb
、入力信号Vinが第1の電位V1 =0の時のグランド
と第1の分圧点P1 との間の電圧(第1の入力電圧)を
Vg1、入力信号Vinが第2の電位V2 =Va の時のグラ
ンドと第1の分圧点P1 との間の電圧(第2の入力電
圧)をVg2とすれば、Vg1、Vg2を次の式で示すことが
できる。 Vg1=R1 Vs /(R1 +R2 ) (12) Vg2=R1 (Vs −Va )/(R1 +R2 ) (13) また、グランドと第2の分圧点P2 との間の電圧即ち基
準電圧Vr を第1及び第2の入力電圧Vg1、Vg2との中
間に設定すると、この基準電圧Vr は次式で示す値にな
る。 Vr =(Vg1+Vg2)/2 (14) また、電流Ir は次の2つの式で示すことができる。 Ir =Vr /R1 (15) Ir =Ia −Ib ={(Vs −Vr )/R2 }−Ib (16) (15)式と(16)式によって次の式が成立する。 Vr /R1 ={(Vs −Vr )/R2 }−Ib (17) これをIb の式に整理すると次式になる。 Ib ={(Vs −Vr )/R2 }−Vr /R1 (18) この(18)式に(14)式のVr を代入し、更に、V
g1、Vg2に(12)(13)式を代入すると次式が成立
する。 Ib =Va /2R2 (19) この(19)式から明らかなようにIb はレベルシフト
電圧Vs に無関係になる。要するに、定電流源回路14
の電流Ib を(19)式を満足するように設定すること
によって、第1及び第2の入力電圧Vg1、Vg2の間に変
化するコンパレータ13の入力信号はこれ等の中間の基
準電圧(しきい値)Vr を横切り、入力信号Vinに対応
した出力電圧Vout を得ることができる。従って、第2
の実施例は第1の実施例と同様な効果を有する。
Also in the second embodiment, the resistance values of the first and third resistors 9 and 11 are set to R1, and the resistance values of the second and fourth resistors 10 and 12 are set to R2.
Now, let the current flowing through the fourth resistor 12 be Ia, and the third resistor 1
1 is Ir, and the current of the constant current source circuit 14 is Ib.
When the input signal Vin is at the first potential V1 = 0, the voltage between the ground and the first voltage dividing point P1 (first input voltage) is Vg1, and the input signal Vin is at the second potential V2 = Va. Assuming that the voltage (second input voltage) between the ground and the first voltage dividing point P1 at this time is Vg2, Vg1 and Vg2 can be expressed by the following equations. Vg1 = R1 Vs / (R1 + R2) (12) Vg2 = R1 (Vs-Va) / (R1 + R2) (13) Further, the voltage between the ground and the second voltage dividing point P2, that is, the reference voltage Vr is defined as When set at an intermediate value between the first and second input voltages Vg1 and Vg2, the reference voltage Vr becomes a value represented by the following equation. Vr = (Vg1 + Vg2) / 2 (14) The current Ir can be expressed by the following two equations. Ir = Vr / R1 (15) Ir = Ia-Ib = {(Vs-Vr) / R2} -Ib (16) The following equation is established by the equations (15) and (16). Vr / R1 = {(Vs-Vr) / R2} -Ib (17) When this is arranged into the expression of Ib, the following expression is obtained. Ib = {(Vs-Vr) / R2} -Vr / R1 (18) By substituting Vr of equation (14) into equation (18),
Substituting equations (12) and (13) for g1 and Vg2, the following equation is established. Ib = Va / 2R2 (19) As is apparent from the equation (19), Ib becomes independent of the level shift voltage Vs. In short, the constant current source circuit 14
Is set so as to satisfy the equation (19), the input signal of the comparator 13 which changes between the first and second input voltages Vg1 and Vg2 is changed to an intermediate reference voltage (threshold). Value) Vr, and an output voltage Vout corresponding to the input signal Vin can be obtained. Therefore, the second
This embodiment has the same effect as the first embodiment.

【0023】[0023]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) コンパレータ13の出力はインバータ回路以外
にも使用可能である。 (2) 信号発生器3として種々の回路を使用すること
ができる。 (3) 定電流源回路14は、図2で第3の抵抗11
に、また図3で第4の抵抗12に一定の電流を流すこと
ができる回路であればどのような回路でもよい。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The output of the comparator 13 can be used for other than the inverter circuit. (2) Various circuits can be used as the signal generator 3. (3) The constant current source circuit 14 is the third resistor 11 shown in FIG.
In addition, any circuit may be used as long as a constant current can flow through the fourth resistor 12 in FIG.

【図面の簡単な説明】[Brief description of the drawings]

【図1】入力信号とこれをレベルダウンした出力信号と
を示す波形図である。
FIG. 1 is a waveform diagram showing an input signal and an output signal obtained by leveling down the input signal.

【図2】第1の実施例のレベルシフト回路とこれに関連
する回路を示す回路図である。
FIG. 2 is a circuit diagram showing a level shift circuit according to a first embodiment and circuits related thereto.

【図3】第2の実施例のレベルシフト回路とこれに関連
する回路を示す回路図である。
FIG. 3 is a circuit diagram showing a level shift circuit according to a second embodiment and circuits related thereto.

【符号の説明】[Explanation of symbols]

1 レベルシフト回路 3 信号発生器 4 第1の電源 8 第2の電源 9、10、11、12 第1、第2、第3及び第4の抵
抗 13 コンパレータ 14 定電流源回路
DESCRIPTION OF SYMBOLS 1 Level shift circuit 3 Signal generator 4 1st power supply 8 2nd power supply 9, 10, 11, 12 1st, 2nd, 3rd, and 4th resistor 13 Comparator 14 Constant current source circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の電位(V1 )と第2の電位(V2
)との間の入力信号を前記第1の電位(V1 )よりも
低い第3の電位(V3 )と前記第2の電位(V2 )より
も低い第4の電位(V4 )との間にシフトするための回
路であって、 前記入力信号を与えるための入力端子と、 前記第2の電位(V2 )を与えるための第1の電源端子
と、 前記第3の電位(V3 )を与えるための第2の電源端子
と、 前記入力端子にその一端が接続された第1の抵抗と、 前記第1の抵抗の他端と前記第2の電源端子との間に接
続された第2の抵抗と、 前記第1の電源端子にその一端が接続された第3の抵抗
と、 前記第3の抵抗の他端と前記第2の電源端子との間に接
続された第4の抵抗と、 第1及び第2の入力端子と出力端子と第1及び第2のコ
ンパレータ電源端子とを有し、前記第1の入力端子が前
記第1及び第2の抵抗の相互接続点に接続され、前記第
2の入力端子が前記第3及び第4の抵抗の相互接続点に
接続され、前記第1のコンパレータ電源端子が前記第1
の電源端子に接続され、前記第2のコンパレータ電源端
子が前記第2の電源端子に接続されているコンパレータ
と、 前記第3の抵抗の他端と前記第2の電源端子との間に接
続された定電流源回路とを有し、前記第1の抵抗の抵抗
値が前記第3の抵抗の抵抗値と実質的に同一に設定さ
れ、前記第2の抵抗の抵抗値が前記第4の抵抗の抵抗値
と実質的に同一に設定され、前記コンパレータの前記第
2の入力端子の電位が、前記入力信号が前記第1の電位
の時に前記コンパレータの前記第1の入力端子に得られ
る第1の入力電位と前記入力信号が前記第2の電位の時
に前記コンパレータの前記第1の入力端子に得られる第
2の入力電位との間になるように前記定電流源回路の電
流値が設定され、前記コンパレータの出力端子と前記第
2の電源端子との間に前記入力信号をレベルシフトした
出力を得るように構成されていることを特徴とするレベ
ルシフト回路。
1. A first potential (V1) and a second potential (V2)
) Is shifted between a third potential (V3) lower than the first potential (V1) and a fourth potential (V4) lower than the second potential (V2). An input terminal for supplying the input signal, a first power supply terminal for supplying the second potential (V2), and a circuit for supplying the third potential (V3). A second power supply terminal; a first resistor having one end connected to the input terminal; a second resistor connected between the other end of the first resistor and the second power supply terminal; A third resistor having one end connected to the first power supply terminal, a fourth resistor connected between the other end of the third resistor and the second power supply terminal, And a second input terminal, an output terminal, and first and second comparator power supply terminals, wherein the first input terminal is connected to the first and second terminals. Is connected to the interconnection point of the resistors, the second input terminal is connected to the interconnection point of the resistors of the third and fourth, the first comparator power supply terminal of the first
A second power supply terminal, wherein the second comparator power supply terminal is connected to the second power supply terminal, and a comparator is connected between the other end of the third resistor and the second power supply terminal. A constant current source circuit, wherein the resistance value of the first resistor is set substantially equal to the resistance value of the third resistor, and the resistance value of the second resistor is the fourth resistor. And the potential of the second input terminal of the comparator is the same as that of the first input terminal of the comparator when the input signal is at the first potential. The current value of the constant current source circuit is set so as to be between an input potential of the comparator and a second input potential obtained at the first input terminal of the comparator when the input signal is at the second potential. , The output terminal of the comparator and the second power supply terminal Wherein the input signal is level-shifted to obtain an output.
【請求項2】 第1の電位(V1 )と第2の電位(V2
)との間の入力信号を前記第1の電位(V1 )よりも
高い第3の電位(V3 )と前記第2の電位(V2 )より
も高い第4の電位(V4 )との間にシフトするための回
路であって、 前記入力信号を与えるための入力端子と、 前記第1の電位(V1 )を与えるための第1の電源端子
と、 前記第3の電位(V3 )を与えるための第2の電源端子
と、 前記入力端子にその一端が接続された第1の抵抗と、 前記第1の抵抗の他端と前記第2の電源端子との間に接
続された第2の抵抗と、 前記第1の電源端子にその一端が接続された第3の抵抗
と、 前記第3の抵抗の他端と前記第2の電源端子との間に接
続された第4の抵抗と、 第1及び第2の入力端子と出力端子と第1及び第2のコ
ンパレータ電源端子とを有し、前記第1の入力端子が前
記第1及び第2の抵抗の相互接続点に接続され、前記第
2の入力端子が前記第3及び第4の抵抗の相互接続点に
接続され、前記第1のコンパレータ電源端子が前記第2
の電源端子に接続されているコンパレータと、 前記第3及び第4の抵抗の相互接続点と前記第2のコン
パレータ電源端子との間に接続された定電流源回路とを
有し、前記第1の抵抗の抵抗値が前記第3の抵抗の抵抗
値と実質的に同一に設定され、前記第2の抵抗の抵抗値
が前記第4の抵抗の抵抗値と実質的に同一に設定され、
前記コンパレータの前記第2の入力端子の電位が、前記
入力信号が前記第1の電位の時に前記コンパレータの前
記第1の入力端子に得られる第1の入力電位と前記入力
信号が前記第2の電位の時に前記コンパレータの前記第
1の入力端子に得られる第2の入力電位との間になるよ
うに前記定電流源回路の電流値が設定され、前記コンパ
レータの出力端子と前記第2のコンパレータ電源端子と
の間に前記入力信号をレベルシフトした出力を得るよう
に構成されていることを特徴とするレベルシフト回路。
2. A first potential (V1) and a second potential (V2).
) Is shifted between a third potential (V3) higher than the first potential (V1) and a fourth potential (V4) higher than the second potential (V2). An input terminal for supplying the input signal, a first power supply terminal for supplying the first potential (V1), and a circuit for supplying the third potential (V3). A second power supply terminal; a first resistor having one end connected to the input terminal; a second resistor connected between the other end of the first resistor and the second power supply terminal; A third resistor having one end connected to the first power supply terminal, a fourth resistor connected between the other end of the third resistor and the second power supply terminal, And a second input terminal, an output terminal, and first and second comparator power supply terminals, wherein the first input terminal is connected to the first and second terminals. Is connected to the interconnection point of the resistors, the second input terminal is connected to the interconnection point of the resistors of the third and fourth, the first comparator power supply terminal and the second
And a constant current source circuit connected between an interconnection point of the third and fourth resistors and the second comparator power terminal. The resistance of the third resistor is set substantially equal to the resistance of the third resistor, the resistance of the second resistor is set substantially equal to the resistance of the fourth resistor,
When the potential of the second input terminal of the comparator is a first input potential obtained at the first input terminal of the comparator when the input signal is the first potential, the potential of the input signal is the second potential. A current value of the constant current source circuit is set so as to be between a second input potential obtained at the first input terminal of the comparator at the time of a potential, and an output terminal of the comparator and the second comparator A level shift circuit configured to obtain an output obtained by level shifting the input signal between the power supply terminal and a power supply terminal.
【請求項3】 前記第1の電源端子はグランド端子であ
ることを特徴とする請求項2記載のレベルシフト回路。
3. The level shift circuit according to claim 2, wherein said first power supply terminal is a ground terminal.
JP10089468A 1998-03-18 1998-03-18 Level shift circuit Pending JPH11274907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10089468A JPH11274907A (en) 1998-03-18 1998-03-18 Level shift circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10089468A JPH11274907A (en) 1998-03-18 1998-03-18 Level shift circuit

Publications (1)

Publication Number Publication Date
JPH11274907A true JPH11274907A (en) 1999-10-08

Family

ID=13971554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10089468A Pending JPH11274907A (en) 1998-03-18 1998-03-18 Level shift circuit

Country Status (1)

Country Link
JP (1) JPH11274907A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049876B2 (en) 2004-10-25 2006-05-23 Delphi Technologies, Inc. Level shift circuits and related methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049876B2 (en) 2004-10-25 2006-05-23 Delphi Technologies, Inc. Level shift circuits and related methods

Similar Documents

Publication Publication Date Title
US8183844B2 (en) Switching power source
US6794940B2 (en) Operational amplifier circuit
JP4921106B2 (en) Buffer circuit
JP4103468B2 (en) Differential circuit, amplifier circuit, and display device using the amplifier circuit
US8013642B2 (en) Output drive circuit
US7088084B2 (en) Power supply circuit capable of rapidly changing output voltages
JPH10285949A (en) Semiconductor device
US7411585B2 (en) Driving voltage generation device and method for controlling driving voltage generation device
US20080018174A1 (en) Power control apparatus and method thereof
JP2013225568A (en) Semiconductor circuit and semiconductor device
US7463236B2 (en) Driver circuit
EP1768240A1 (en) Level shift circuit and switching regulator using the same
JPH0693615B2 (en) Driver circuit
US6836102B2 (en) Booster type switching regulator
US7436042B2 (en) Circuit for driving gate of power MOSFET
JPH06100889B2 (en) Drive circuit
CN115940642B (en) Switching tube conduction speed control circuit
JPH11274907A (en) Level shift circuit
JPH0856128A (en) Operational amplifier
JP2000010523A (en) Load driving device
US7859306B2 (en) Load driving circuit
JP4175193B2 (en) MOS type semiconductor integrated circuit
CN114785325B (en) Square wave chamfering circuit and display panel
JP4211369B2 (en) AGC circuit
JP2880608B2 (en) Semiconductor integrated circuit device