JPH11274711A - Package assembly - Google Patents

Package assembly

Info

Publication number
JPH11274711A
JPH11274711A JP7069298A JP7069298A JPH11274711A JP H11274711 A JPH11274711 A JP H11274711A JP 7069298 A JP7069298 A JP 7069298A JP 7069298 A JP7069298 A JP 7069298A JP H11274711 A JPH11274711 A JP H11274711A
Authority
JP
Japan
Prior art keywords
package
pads
pad
outer lead
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7069298A
Other languages
Japanese (ja)
Inventor
Junichi Kudo
潤一 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7069298A priority Critical patent/JPH11274711A/en
Publication of JPH11274711A publication Critical patent/JPH11274711A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a package assembly which can improve the reliability of a mounted BGA(ball grid allay) package and print substrate. SOLUTION: A package assembly is provided with a package 3 having a plurality of outer lead pads 9, a printer substrate 13 having a plurality of package pads 15, and a plurality of connectors for connecting the outer lead pads 9 and the corresponding package pads 15. In this case, the connectors 5 are melted and bonded to the outer lead pads 9 and the package pads 15, and connectors 5a are melted and bonded merely to the outer lead pads 9. The connectors 5a can shift on the corresponding package pads 15.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、BGA(ボール・
グリッド・アレイ;Ball Grid Array)パッケージとプ
リント基板からなるパッケージ組立体に関し、特に、B
GAパッケージとプリント基板の実装に適用して有効な
技術に関する。
TECHNICAL FIELD The present invention relates to a BGA (ball
The present invention relates to a package assembly consisting of a grid array (Ball Grid Array) package and a printed circuit board.
The present invention relates to a technology effective when applied to mounting of a GA package and a printed circuit board.

【0002】[0002]

【従来の技術】従来、多ピンLSIパッケージの代表的
なものとしてQFP(クウォッド・フラッド・パッケー
ジ;Quad Flad Package)が広く使用されてきた。しか
しながら、近年におけるLSIのI/O(Input/Outpu
t)数の増加によりQFPによる対応が次第に困難な状
況になりつつある。
2. Description of the Related Art Conventionally, a QFP (Quad Flood Package) has been widely used as a typical multi-pin LSI package. However, in recent years, I / O (Input / Outpu
t) With the increase in the number, it is becoming increasingly difficult for QFP to respond.

【0003】すなわち、QFPの場合、I/O数を増加
させようとすると、リードフレームのリードピッチを狭
くするか、あるいはパッケージの外形寸法を大きくしな
ければならないが、リードのピッチを狭くするとリード
が変形し易くなってプリント基板に半田付けする際の不
良率が高くなり、また、パッケージの外形寸法を大きく
すると実装密度が低下してしまうからである。
That is, in the case of the QFP, in order to increase the number of I / Os, it is necessary to reduce the lead pitch of the lead frame or to increase the external dimensions of the package. This is because they are easily deformed and the defect rate when soldering to a printed circuit board is increased, and when the external dimensions of the package are increased, the mounting density is reduced.

【0004】最近、QFPの上記問題点を解決すること
が可能なパッケージとしてBGAパッケージが注目され
ている。このBGAパッケージは、半導体チップを実装
したパッケージの裏面に導電性ボールあるいは導電性バ
ンプをマトリックス状に取付けたもので、QFPのよう
にリードフレームを使用しないことから、多ピン化が容
易で、かつ実装面積も小さくできるという利点がある。
[0004] Recently, a BGA package has attracted attention as a package capable of solving the above problems of the QFP. This BGA package is a package in which conductive balls or bumps are mounted in a matrix on the back surface of a package on which a semiconductor chip is mounted. Since a lead frame is not used unlike a QFP, it is easy to increase the number of pins, and There is an advantage that the mounting area can be reduced.

【0005】[0005]

【発明が解決しようとする課題】図7は、従来の半導体
素子用パッケージ(BGAパッケージ)をプリント基板
13に実装した場合の接続部の様子を示す図である。図
7のBGAパッケージでは、裏面に導電性ボール5を取
付けたBGAパッケージ3上にワイヤボンディング方式
で半導体チップ1を実装している。また、導電性ボール
5のすべてはパッケージ3の裏面に設けられた電極パッ
ド9と半田11により溶着し固定されている。一方、す
べての導電性ボール5はプリント基板13上の電極パッ
ド15と半田17により溶着し固定されている。このよ
うにして、導電性ボール5を介してBGAパッケージ3
はプリント基板13上に実装される。
FIG. 7 is a diagram showing a state of a connection portion when a conventional semiconductor device package (BGA package) is mounted on a printed circuit board 13. As shown in FIG. In the BGA package shown in FIG. 7, the semiconductor chip 1 is mounted by a wire bonding method on the BGA package 3 having the conductive balls 5 attached to the back surface. All of the conductive balls 5 are welded and fixed to the electrode pads 9 provided on the back surface of the package 3 by solder 11. On the other hand, all the conductive balls 5 are welded and fixed to the electrode pads 15 on the printed circuit board 13 by solder 17. In this manner, the BGA package 3 is
Is mounted on the printed circuit board 13.

【0006】一般に、BGAパッケージ3を構成する材
料とプリント基板13を構成する材料は、その熱膨張係
数は異なっている。そのため、その熱膨張係数差によっ
て実装の際にBGAパッケージ3とプリント基板13と
の熱膨張に差が生じ、その結果機械的ストレスがBGA
パッケージ3およびプリント基板13に加わることにな
る。特に、このストレスはBGAパッケージ3とプリン
ト基板13との接続部に集中する傾向にある。したがっ
て、このストレスが導電性ボール5自体や半田11、1
7と導電性ボール5との界面に加われば、半田11、1
7と導電性ボール5がその界面で剥離したり、導電性ボ
ール5に亀裂が発生したりするおそれがある。また、同
様に、BGAパッケージ3やプリント基板13から電極
パッド9、15自体がはがれてしまうことも考えられ
る。これらのことは、BGAパッケージ3とプリント基
板13との電気的接続の不良を招き、延いてはパッケー
ジ実装の信頼性を低下させてしまうことになる。
Generally, the material forming the BGA package 3 and the material forming the printed circuit board 13 have different coefficients of thermal expansion. Therefore, the difference in thermal expansion coefficient causes a difference in thermal expansion between the BGA package 3 and the printed circuit board 13 at the time of mounting, and as a result, mechanical stress is reduced.
It will be added to the package 3 and the printed circuit board 13. In particular, this stress tends to concentrate on the connection between the BGA package 3 and the printed circuit board 13. Therefore, this stress is caused by the conductive balls 5 themselves and the solders 11, 1
7 and the conductive ball 5, the solder 11, 1
There is a possibility that the conductive ball 5 may be peeled off at the interface between the conductive ball 7 and the conductive ball 5 or a crack may be generated in the conductive ball 5. Similarly, the electrode pads 9 and 15 may be peeled off from the BGA package 3 and the printed circuit board 13. These results in poor electrical connection between the BGA package 3 and the printed circuit board 13, which in turn reduces the reliability of package mounting.

【0007】例えば、35mm□のFR4を使用したB
GAパッケージをプリント基板に実装する場合を考えて
みる。この場合、BGAパッケージとプリント基板との
線膨張率の差は12ppm/K程度となる。融点が18
3℃の半田を用いてプリント基板に実装する場合、常温
になるまでの温度変化は常温を18℃とすれば183℃
−18℃=165℃となる。したがって、この線膨張率
の差と温度差から上記の場合35mm□に対しておよそ
200μmもずれる計算になる。
For example, B using 35 mm square FR4
Consider a case where a GA package is mounted on a printed circuit board. In this case, the difference in the linear expansion coefficient between the BGA package and the printed circuit board is about 12 ppm / K. Melting point 18
When mounting on a printed circuit board using 3 ° C. solder, the temperature change until normal temperature is 183 ° C. if normal temperature is 18 ° C.
-18 ° C = 165 ° C. Therefore, from the difference between the linear expansion coefficient and the temperature difference, the calculation is shifted by about 200 μm from 35 mm square in the above case.

【0008】本発明は、上記事情に鑑みて成されたもの
であり、その目的は、BGAパッケージをプリント基板
に実装する際に、その実装信頼性の向上を図ることがで
きるパッケージ組立体を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a package assembly capable of improving the mounting reliability when a BGA package is mounted on a printed circuit board. Is to do.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明の特徴は、複数のアウターリード・パッドを
有するパッケージと、複数のパッケージ用パッドを有す
るプリント基板と、前記アウターリード・パッドとそれ
に対応する前記パッケージ用パッドを電気的に接続する
複数の接続体とを具備し、前記接続体の一部が前記アウ
ターリード・パッドと前記パッケージ用パッドの両方に
半田により溶着され、残余の接続体が前記アウターリー
ド・パッドあるいは前記パッケージ用パッドのいずれか
一方のみに半田により溶着されているパッケージ組立体
である。
In order to achieve the above object, the present invention is characterized by a package having a plurality of outer lead pads, a printed board having a plurality of package pads, and the outer lead pad. And a plurality of connectors for electrically connecting the corresponding package pads, and a portion of the connectors is welded to both the outer lead pads and the package pads by soldering, and the remaining A package assembly in which a connection body is welded to only one of the outer lead pad and the package pad by soldering.

【0010】すなわち、本発明では、前記アウターリー
ド・パッドと前記パッケージ用パッドとを接続する接続
体のすべてを両方の電極パッドに溶着せずに、その一部
をどちらか一方の電極パッドのみに溶着し、他方の電極
パッドに対しては移動可能としたものである。したがっ
て、前記パッケージと前記プリント基板の熱膨張率の違
いによる機械的ストレスが、すべての接続体が両方の電
極パッドに溶着・固定されている場合と比べて小さく抑
えられることになる。それにより、実装時の温度変化に
よって生じる機械的ストレスが低減され、実装信頼性の
向上が図られる。
That is, according to the present invention, all of the connecting bodies for connecting the outer lead pads and the package pads are not welded to both electrode pads, and a part thereof is connected to only one of the electrode pads. It is welded and is movable with respect to the other electrode pad. Therefore, the mechanical stress caused by the difference in the coefficient of thermal expansion between the package and the printed circuit board can be reduced as compared with the case where all the connecting members are welded and fixed to both electrode pads. Thereby, mechanical stress caused by a temperature change during mounting is reduced, and mounting reliability is improved.

【0011】ここで、「半田により溶着」とは、接続体
が完全に溶けることを要しないことはもちろんである。
半田により溶着されるためには、接続体の材質にもよる
が、少なくとも接続体の原子層レベルの表面が、合金反
応、固層拡散反応、表面触媒反応等所定の反応により融
解した半田と互いにくっついていればよいのである。
Here, "welding by soldering" does not necessarily mean that the connection body does not need to be completely melted.
In order to be welded by solder, depending on the material of the connection body, at least the surface of the connection body at the atomic layer level and the solder melted by a predetermined reaction such as an alloying reaction, a solid layer diffusion reaction, and a surface catalysis reaction mutually. It just needs to be attached.

【0012】また、前記アウターリード・パッドあるい
は前記パッケージ用パッドのいずれか一方とのみ半田に
より溶着される前記接続体は、たとえば前記パッケージ
の外周部に配置されているものを選択すればよい。すな
わち、前記パッケージの中央寄りの部分に配置された前
記接続体は両方の電極パッドに溶着し固定するのがよ
い。前記パッケージと前記プリント基板とを中央位置で
合わせれば、前記パッケージと前記プリント基板のずれ
を外周部に均等に配分し、そのずれ量を小さくすること
ができるからである。
Further, the connection body which is welded to only one of the outer lead pad and the package pad by soldering may be selected, for example, from the outer periphery of the package. That is, it is preferable that the connection body disposed near the center of the package is welded to and fixed to both electrode pads. This is because if the package and the printed board are aligned at the center position, the shift between the package and the printed board can be evenly distributed to the outer peripheral portion, and the amount of the shift can be reduced.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】第1の実施の形態 図1は、本発明の第1の実施の形態に係るパッケージ組
立体の断面の模式図である。なお、従来と同一の部分に
は同一の符号が付してある。
FIG. 1 is a schematic view of a cross section of a package assembly according to a first embodiment of the present invention. Note that the same parts as those in the related art are denoted by the same reference numerals.

【0015】図1において、本発明の第1の実施の形態
に係るパッケージ組立体は、複数のアウターリード・パ
ッド9を有するパッケージ(BGAパッケージ)3と、
複数のパッケージ用パッド15を有するプリント基板1
3と、アウターリード・パッド9とそれに対応するパッ
ケージ用パッド15を電気的に接続する複数の接続体
(導電性ボール)5および5aとを具備し、導電性ボー
ル5はアウターリード・パッド9とパッケージ用パッド
15の両方にそれぞれ半田11、半田17により溶着さ
れ、導電性ボール5aはアウターリード・パッド9のみ
に半田11により溶着されている。
Referring to FIG. 1, a package assembly according to a first embodiment of the present invention includes a package (BGA package) 3 having a plurality of outer lead pads 9;
Printed circuit board 1 having a plurality of package pads 15
3 and a plurality of connectors (conductive balls) 5 and 5a for electrically connecting the outer lead pads 9 and the corresponding package pads 15. The conductive balls 5 are connected to the outer lead pads 9. Solder 11 and solder 17 are welded to both package pads 15, respectively, and conductive balls 5a are welded only to outer lead pads 9 by solder 11.

【0016】具体的には、まず、ワイヤーボンディング
方式により半導体チップ1がパッケージ3に実装されて
いる。半導体チップ1はボンディングワイヤー7を介し
てパッケージ3上のインナーリード・パッド(図示しな
い)に接続される。そして、そのインナーリード・パッ
ドはパッケージ3裏面のアウターリード・パッド9に接
続されている。アウターリード・パッド9の大きさは7
00μm〜900μm程度であり、そのアウターリード
・パッド9のピッチは1mm〜1.27mm程度となっ
ている。このようなアウターリード・パッド9にBGA
構造を構成する導電性ボール5が半田11によって溶着
されている。
Specifically, first, the semiconductor chip 1 is mounted on the package 3 by a wire bonding method. The semiconductor chip 1 is connected to inner lead pads (not shown) on the package 3 via bonding wires 7. The inner lead pads are connected to outer lead pads 9 on the back surface of the package 3. The size of the outer lead pad 9 is 7
The pitch of the outer lead pads 9 is about 1 mm to 1.27 mm. BGA is attached to such outer lead pad 9
The conductive balls 5 constituting the structure are welded by solder 11.

【0017】一方、上記パッケージ3が実装されるプリ
ント基板13上にもパッケージ用パッド15が形成され
ている。パッケージ3の所定の部分(ここでは、パッケ
ージ3の外周部)以外の導電性ボール5はそれぞれに対
応するプリント基板13のパッケージ用パッド15に半
田17によって溶着される。パッケージ用パッド15の
大きさ、ピッチはアウターリード・パッド9と同様であ
る。一方、パッケージ3の外周部の導電性ボール5aは
パッケージ用パッド15に圧着により電気的には接触し
ているが、半田17によっては溶着されない。すなわ
ち、半田17によってパッケージ用パッド15に固定さ
れないので、その導電性ボール5aはパッケージ用パッ
ド15との電気的接続を確保しつつ水平方向の移動が可
能となる。
On the other hand, package pads 15 are also formed on the printed circuit board 13 on which the package 3 is mounted. The conductive balls 5 other than the predetermined portion of the package 3 (here, the outer peripheral portion of the package 3) are welded to the corresponding package pads 15 of the printed circuit board 13 by the solder 17. The size and pitch of the package pad 15 are the same as those of the outer lead pad 9. On the other hand, the conductive balls 5 a on the outer peripheral portion of the package 3 are in electrical contact with the package pads 15 by pressure bonding, but are not welded by the solder 17. That is, since the conductive balls 5 a are not fixed to the package pads 15 by the solder 17, the conductive balls 5 a can move in the horizontal direction while ensuring electrical connection with the package pads 15.

【0018】半田11および17としては、融点100
℃〜200℃程度、好ましくは180℃程度の低融点半
田や共晶半田を用いればよい。たとえばスズ(Sn)6
3%−鉛(Pb)37%の共晶半田、インジウム(I
n)合金半田、スズ(Sn)−銀(Ag)半田等であ
る。
The solders 11 and 17 have a melting point of 100
Low melting point solder or eutectic solder having a temperature of about 200C to about 200C, preferably about 180C may be used. For example, tin (Sn) 6
3% -lead (Pb) 37% eutectic solder, indium (I
n) alloy solder, tin (Sn) -silver (Ag) solder, or the like.

【0019】一方、導電性ボール5としては、融点25
0℃〜360℃程度、好ましくは275℃程度の高融点
半田を用いればよい。たとえばスズ(Sn)10%−鉛
(Pb)90%の高融点半田等である。図1では、接続
体5および5aとして導電性ボールを用いているが、導
電性バンプ、導電性ピラー(円柱状の導電性接続体)を
代わりに用いてもよい。たとえば導電性バンプとして
は、金(Au)ペースト、銀(Ag)ペースト、あるい
は上記高融点半田等の突起物等を用いればよい。
On the other hand, the conductive ball 5 has a melting point of 25%.
A high melting point solder of about 0 ° C. to 360 ° C., preferably about 275 ° C. may be used. For example, a high melting point solder of 10% tin (Sn) -90% lead (Pb) is used. In FIG. 1, conductive balls are used as the connection bodies 5 and 5a, but conductive bumps and conductive pillars (columnar conductive connection bodies) may be used instead. For example, as the conductive bump, a gold (Au) paste, a silver (Ag) paste, or a protrusion such as the above-mentioned high melting point solder may be used.

【0020】また、図1では、半導体チップ1とパッケ
ージ3との電気的接続をワイヤボンディング方式を用い
て説明したが、TAB、フリップフロップを用いたもの
であってもよい。
In FIG. 1, the electrical connection between the semiconductor chip 1 and the package 3 has been described by using the wire bonding method. However, TAB and flip-flops may be used.

【0021】図1に示す半導体装置では、パッケージ3
の外周部に配置されている導電性ボール5aが移動可能
であることから、パッケージ3とプリント基板13の熱
膨張率の違いによる機械的ストレスは、従来のようにす
べての導電性ボール5が固定されていた場合と比べて小
さく抑えられることになる。
In the semiconductor device shown in FIG.
Since the conductive balls 5a disposed on the outer peripheral portion of the package 3 are movable, the mechanical stress due to the difference in the coefficient of thermal expansion between the package 3 and the printed circuit board 13 is fixed to all the conductive balls 5 as in the related art. It will be kept small compared with the case where it was done.

【0022】たとえば、パッケージ3の中心位置とプリ
ント基板13のパッケージ3実装領域の中心位置とが整
合されている場合を考えてみる。この場合、温度変化に
伴って熱膨張係数の差からパッケージ3とプリント基板
13との間で熱膨張量に差が生じても中心位置のずれは
生じない。したがって、Δαをパッケージ3とプリント
基板13との熱膨張係数の差、ΔTを温度変化、Lを最
も離れているアウターリード・パッド9どうしの中心間
距離、ΔLをパッケージ3とプリント基板13との熱膨
張量の差とすれば、アウターリード・パッド9とそれぞ
れに対応するパッケージ用パッド15の位置ずれの最大
距離Δdは、およそ以下の式で表される。
For example, consider a case where the center position of the package 3 and the center position of the package 3 mounting area of the printed circuit board 13 are matched. In this case, even if there is a difference in the amount of thermal expansion between the package 3 and the printed circuit board 13 due to the difference in the coefficient of thermal expansion due to the temperature change, the center position does not shift. Therefore, Δα is the difference between the thermal expansion coefficients of the package 3 and the printed circuit board 13, ΔT is the temperature change, L is the distance between the centers of the outer lead pads 9 farthest apart, and ΔL is the distance between the package 3 and the printed circuit board 13. Assuming that the difference between the thermal expansion amounts is the maximum distance Δd of the positional deviation between the outer lead pads 9 and the corresponding package pads 15, is approximately expressed by the following equation.

【0023】[0023]

【数1】 Δd=ΔL/2 =Δα×ΔT×(L/2)・・・(1) ここで、図1に示す半導体装置では、パッケージ3の外
周部に配置されている導電性ボール5aはパッケージ用
パッド15には固定されず、移動可能となっているの
で、熱膨張係数の差による機械的ストレスは導電性ボー
ル5aによる接続部に加わることはない。機械的ストレ
スが加わるのはパッケージ用パッド15に固定された移
動不可能な導電性ボール5による接続部のみである。図
1の場合、上記(1)式におけるLは、実際には、外周
部を除くアウターリード・パッド9のうちで最も離れて
いるパッドどうしの中心間距離が相当することになる。
したがって、Lの値は小さくなることになる。上記
(1)式からLの値が小さくなればΔdの値が小さくな
ることは明らかである。すなわち、移動不可能な導電性
ボール5による接続部には機械的ストレスは加わってし
まうが、上述したように機械的ストレス自体を従来と比
べて低減されるので、その結果実装信頼性の向上が図ら
れることになる。
Δd = ΔL / 2 = Δα × ΔT × (L / 2) (1) Here, in the semiconductor device shown in FIG. 1, the conductive balls 5 a arranged on the outer peripheral portion of the package 3 Is not fixed to the package pad 15 and is movable, so that mechanical stress due to the difference in thermal expansion coefficient is not applied to the connection portion by the conductive ball 5a. The mechanical stress is applied only to the connection portion by the immovable conductive ball 5 fixed to the package pad 15. In the case of FIG. 1, L in the above equation (1) actually corresponds to the center-to-center distance between the farthest pads among the outer lead pads 9 excluding the outer peripheral portion.
Therefore, the value of L will be small. From the above equation (1), it is clear that the value of Δd decreases as the value of L decreases. That is, mechanical stress is applied to the connection portion by the non-movable conductive ball 5, but as described above, the mechanical stress itself is reduced as compared with the related art, and as a result, the mounting reliability is improved. Will be planned.

【0024】図1の実装方式は、たとえば最初にアウタ
ーリード・パッド9に導電性ボール5および5aを半田
11で溶着し、次にパッケージ用パッド15と導電性ボ
ール5を半田17で溶着することで実現される。通常、
最初のアウターリード・パッド9と導電性ボール5およ
び5aの溶着は仮止めであり、後のパッケージ用パッド
15と導電性ボール5の溶着の際に正確な位置に本止め
がなされる。この本止めの際、導電性ボール5とパッケ
ージ用パッド15が半田17により溶着される接続部に
おいては自己整合的に位置合わせが行われる。したがっ
て、容易に、かつ正確な位置にパッケージ3をプリント
基板13に実装することができる。
In the mounting method shown in FIG. 1, for example, first, the conductive balls 5 and 5a are welded to the outer lead pads 9 with solder 11, and then the package pads 15 and the conductive balls 5 are welded with solder 17. Is realized. Normal,
The first welding of the outer lead pad 9 and the conductive balls 5 and 5a is a temporary fixing, and the final fixing is performed at an accurate position when the package pad 15 and the conductive ball 5 are welded later. At the time of this final fixing, alignment is performed in a self-aligned manner at the connection portion where the conductive ball 5 and the package pad 15 are welded by the solder 17. Therefore, the package 3 can be easily and accurately mounted on the printed circuit board 13.

【0025】また、図1の半導体装置では、半田11の
ほうが半田17よりも高融点であることが望ましい。半
田11の融点が半田17よりも低い、若しくは同程度で
あると導電性ボール5とパッケージ用パッド15の溶着
の際に半田11が再び溶けてしまうことになる。パッケ
ージ用パッド15と半田17により溶着されない導電性
ボール5aにおいて半田11が溶けてしまった場合、半
田11のパッケージ用パッド15側への回り込みが起こ
ってしまうおそれがあるからである。
In the semiconductor device shown in FIG. 1, it is desirable that the solder 11 has a higher melting point than the solder 17. If the melting point of the solder 11 is lower than or similar to that of the solder 17, the solder 11 will be melted again when the conductive balls 5 and the package pads 15 are welded. This is because if the solder 11 melts in the conductive ball 5a that is not welded by the package pad 15 and the solder 17, the solder 11 may run around to the package pad 15 side.

【0026】図1では、パッケージ3の外周部を除く中
央寄りの部分に配置された導電性ボール5がパッケージ
用パッド15に溶着されている。これは、パッケージ3
の中央位置とプリント基板13の実装領域の中央位置と
を合わせることでパッケージ3とプリント基板13のず
れを外周部に均等に配分し、そのずれ量を小さくするた
めである。たとえば、図2に示すようにパッケージ用パ
ッド15を配置すればよい。ここで、図2は図1の平面
図であり、19が導電性ボール5aに対応するパッケー
ジ用パッド15を示しており、21が導電性ボール5に
対応するパッケージ用パッド15を示している。また、
図2よりさらに中央よりに導電性ボール5aを増やすこ
とも可能である。基本的には導電性ボール5aが増えれ
ば上記で述べたように機械的ストレスは低減されるから
である。ただし、パッケージ3はアウターリード・パッ
ド9とパッケージ用パッド15の両方に溶着させる導電
性ボール5によってプリント基板13に固定されるの
で、無制限に導電性ボール5aを増やすことはできな
い。一方、図2では導電性ボール5に対応するパッケー
ジ用パッド15は円状に配置されているが、これに限る
ことはなく、パッケージ3の中央位置とプリント基板1
3の実装領域の中央位置が合っていれば、確実に固定さ
れる限りどのような配置であっても構わない。
In FIG. 1, the conductive balls 5 arranged near the center of the package 3 except for the outer peripheral portion are welded to the package pads 15. This is package 3
By aligning the center position of the package 3 with the center position of the mounting area of the printed board 13, the shift between the package 3 and the printed board 13 is evenly distributed to the outer peripheral portion, and the shift amount is reduced. For example, the package pads 15 may be arranged as shown in FIG. Here, FIG. 2 is a plan view of FIG. 1, in which 19 indicates a package pad 15 corresponding to the conductive ball 5a, and 21 indicates a package pad 15 corresponding to the conductive ball 5. Also,
It is also possible to increase the number of conductive balls 5a further from the center than in FIG. Basically, as the number of the conductive balls 5a increases, the mechanical stress is reduced as described above. However, since the package 3 is fixed to the printed circuit board 13 by the conductive balls 5 welded to both the outer lead pads 9 and the package pads 15, the number of the conductive balls 5a cannot be increased without limitation. On the other hand, in FIG. 2, the package pads 15 corresponding to the conductive balls 5 are arranged in a circular shape, but the present invention is not limited to this.
As long as the center position of the mounting area 3 matches, any arrangement may be used as long as it is securely fixed.

【0027】なお、図1では導電性ボール5aは電極パ
ッド15と点接触している状況となっており、その電気
的抵抗が心配されるが、実装の際にはいくらかの圧力が
導電性ボール5aに加わり、導電性ボール5aは多少押
しつぶされる、すなわち圧着されるので、接触面積は十
分確保される。したがって、実際には電気的抵抗は問題
にはならないレベルである。
In FIG. 1, the conductive ball 5a is in point contact with the electrode pad 15, and its electrical resistance is a concern. However, during mounting, some pressure is applied to the conductive ball 5a. In addition to the conductive balls 5a, the conductive balls 5a are slightly crushed, that is, are pressed, so that a sufficient contact area is ensured. Therefore, the electrical resistance is actually at a level that does not matter.

【0028】第2の実施の形態 本実施の形態は、上記第1の実施の形態を補強する目的
で用いられるものである。すなわち、図1に示した導電
性ボール5aとパッケージ用パッド15の電気的接続を
より確実なものとするものである。図3は、本発明の第
2の実施の形態に係るパッケージ組立体の断面の模式図
である。なお、従来と同一部分には同一符号が付してあ
る。図3に示すように本実施の形態では、図1の導電性
ボール5aに代えて、少なくとも電極パッド15と接触
する面が金(Au)23で覆われている導電性ボール5
bを用いた構成となっている。図1の場合でも、初期的
には十分導電性ボール5aとパッケージ用パッド15と
の電気的接続は十分確保されるが、導電性ボール5a表
面に酸化が起こった場合、長期的には接触抵抗の増大を
招くおそれがある。そこで、少なくともパッケージ用パ
ッド15と接触する面を金で覆うことにより酸化を防
ぎ、接触抵抗の増大を防止することが可能となる。ま
た、表面全体が金で覆われている、すなわち金メッキさ
れた導電性ボールを用いてもよい。もちろん、導電性ボ
ール自体が金であっても構わない。
Second Embodiment This embodiment is used for the purpose of reinforcing the first embodiment. That is, the electrical connection between the conductive ball 5a and the package pad 15 shown in FIG. 1 is further ensured. FIG. 3 is a schematic diagram of a cross section of a package assembly according to a second embodiment of the present invention. The same parts as those in the related art are denoted by the same reference numerals. As shown in FIG. 3, in the present embodiment, instead of conductive ball 5 a in FIG. 1, conductive ball 5 in which at least the surface in contact with electrode pad 15 is covered with gold (Au) 23
b. In the case of FIG. 1 as well, the electrical connection between the conductive balls 5a and the package pads 15 is sufficiently ensured at the beginning, but if the surface of the conductive balls 5a is oxidized, the contact resistance will be long-term. May be increased. Therefore, by covering at least the surface in contact with the package pad 15 with gold, oxidation can be prevented, and an increase in contact resistance can be prevented. Alternatively, a conductive ball whose entire surface is covered with gold, that is, a gold-plated conductive ball may be used. Of course, the conductive ball itself may be gold.

【0029】第3の実施の形態 本実施の形態も、上記第2の実施の形態と同様、上記第
1の実施の形態を補強する目的で用いられるものであ
る。すなわち、図1に示した導電性ボール5aとパッケ
ージ用パッド15の接触面積をより確実に確保すること
ができるようにしたものである。図4は、本発明の第3
の実施の形態に係るパッケージ組立体の断面の模式図で
ある。なお、従来と同一部分には同一符号が付してあ
る。図1に示す第1の実施の形態では、導電性ボール5
aに対応するパッケージ用パッド15はすべて同一の大
きさのものを用いていた。ところが、熱膨張によるパッ
ケージ3とプリント基板13とのずれが非常に大きくな
ると、具体的には、導電性ボール5aの位置ずれがそれ
に対応するパッケージ用パッド15の大きさを超えてし
まうと、導電性ボール5aとパッケージ用パッド15と
の接触面積が小さくなり、その結果電気的抵抗の増大を
招くことになる。そこで、本実施の形態では、図1の導
電性ボール5aに対応するパッケージ用パッド15に代
えて、そのサイズが大きくなっているパッケージ用パッ
ド15aを用いた構成としたものである。たとえば発明
が解決しようとする課題の欄で述べたように、35mm
□のFR4を使用したBGAパッケージの場合、およそ
200μmずれることになる。パッケージ用パッド15
の大きさは700μm〜900μm程度であるので、さ
らに200μm大きくすればよいことになる。また、パ
ッケージ用パッド15aはパッケージ用パッド15より
も導電性ボール5aのずれ方向にのみ大きくなっている
ものでも構わない。
Third Embodiment This embodiment is also used for the purpose of reinforcing the first embodiment, similarly to the second embodiment. That is, the contact area between the conductive ball 5a and the package pad 15 shown in FIG. 1 can be ensured more reliably. FIG. 4 shows a third embodiment of the present invention.
It is a schematic diagram of a section of a package assembly concerning an embodiment. The same parts as those in the related art are denoted by the same reference numerals. In the first embodiment shown in FIG.
The package pads 15 corresponding to a were all of the same size. However, if the displacement between the package 3 and the printed circuit board 13 due to thermal expansion becomes extremely large, specifically, if the displacement of the conductive balls 5a exceeds the size of the corresponding package pad 15, the conductive The contact area between the conductive ball 5a and the package pad 15 is reduced, resulting in an increase in electric resistance. Therefore, in the present embodiment, a configuration is used in which the package pad 15a having a larger size is used instead of the package pad 15 corresponding to the conductive ball 5a in FIG. For example, as described in the section of the problem to be solved by the invention, 35 mm
In the case of the BGA package using FR4 of □, the shift is about 200 μm. Package pad 15
Is about 700 μm to 900 μm, so it is sufficient to further increase the size by 200 μm. The package pad 15a may be larger than the package pad 15 only in the direction in which the conductive balls 5a are shifted.

【0030】第4の実施の形態 本実施の形態は、上記第2の実施の形態と同様、上記第
1の実施の形態を補強する目的で用いられるものであ
る。すなわち、図1に示した導電性ボール5aが移動し
ても隣接するパッケージ用パッド15に接触することが
ないようにしたものである。図5は、本発明の第4の実
施の形態に係るパッケージ組立体の断面の模式図であ
る。なお、従来と同一部分には同一符号が付してある。
図5に示すように本実施の形態では、図1の導電性ボー
ル5aに対応するパッケージ用パッド15に代えて、そ
のピッチが大きくなっているパッケージ用パッド15b
を用いた構成としたものである。たとえば発明が解決し
ようとする課題の欄で述べたように、35mm□のFR
4を使用したBGAパッケージの場合、およそ200μ
mずれることになる。パッケージ用パッド15のピッチ
は1mm〜1.27mm程度であるので、さらに200
μm大きくすればよいことになる。また、パッケージ用
パッド15bのピッチは導電性ボール5aのずれ方向に
のみ大きくなっているものでも構わない。
Fourth Embodiment This embodiment is used for the purpose of reinforcing the first embodiment, as in the second embodiment. That is, even if the conductive ball 5a shown in FIG. 1 moves, it does not come into contact with the adjacent package pad 15. FIG. 5 is a schematic view of a cross section of a package assembly according to a fourth embodiment of the present invention. The same parts as those in the related art are denoted by the same reference numerals.
As shown in FIG. 5, in the present embodiment, instead of package pads 15 corresponding to conductive balls 5a in FIG. 1, package pads 15b having a larger pitch are used.
Is used. For example, as described in the section of the problem to be solved by the invention, a 35 mm square FR
Approximately 200μ for BGA package using
m. Since the pitch of the package pads 15 is about 1 mm to 1.27 mm,
It is only necessary to increase the size by μm. Further, the pitch of the package pads 15b may be increased only in the direction of displacement of the conductive balls 5a.

【0031】図6は、図4の第3の実施の形態および図
5の第4の実施の形態に係るパッケージ組立体の平面図
であり、23が導電性ボール5aに対応するパッケージ
用パッド15cを示しており、25が導電性ボール5に
対応するパッケージ用パッド15を示している。なお、
パッケージ用パッド15cはそのサイズおよびピッチの
両方がパッケージ用パッド15よりも大きくなっている
ものである。
FIG. 6 is a plan view of the package assembly according to the third embodiment of FIG. 4 and the fourth embodiment of FIG. 5, and reference numeral 23 denotes a package pad 15c corresponding to the conductive ball 5a. 25 indicates a package pad 15 corresponding to the conductive ball 5. In addition,
The package pad 15c is larger in size and pitch than the package pad 15.

【0032】なお、上記第1〜第4の実施の形態におい
ては、プリント基板上のパッケージ用パッドに導電性ボ
ールと溶着されないものを設けているが、逆に、パッケ
ージ裏面のアウターリード・パッドに導電性ボールと溶
着されないものを設けて、パッケージ用パッドにはすべ
ての導電性ボールを溶着するようにしてもよい。
In the first to fourth embodiments, the pad for the package on the printed circuit board is provided with a pad which is not welded to the conductive ball. It is also possible to provide a material that is not welded to the conductive balls, and to weld all the conductive balls to the package pad.

【0033】[0033]

【発明の効果】以上説明したように、本発明によれば、
パッケージとプリント基板との熱膨張差に起因する機械
的ストレスを緩和することができる。それにより、パッ
ケージとプリント基板との実装信頼性の向上を実現する
ことが可能となる。
As described above, according to the present invention,
Mechanical stress caused by a difference in thermal expansion between the package and the printed circuit board can be reduced. This makes it possible to improve the mounting reliability of the package and the printed circuit board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係るパッケージ組
立体の断面の模式図である。
FIG. 1 is a schematic view of a cross section of a package assembly according to a first embodiment of the present invention.

【図2】図1の平面図である。FIG. 2 is a plan view of FIG.

【図3】本発明の第2の実施の形態に係るパッケージ組
立体の断面の模式図である。
FIG. 3 is a schematic view of a cross section of a package assembly according to a second embodiment of the present invention.

【図4】本発明の第3の実施の形態に係るパッケージ組
立体の断面の模式図である。
FIG. 4 is a schematic view of a cross section of a package assembly according to a third embodiment of the present invention.

【図5】本発明の第4の実施の形態に係るパッケージ組
立体の断面の模式図である。
FIG. 5 is a schematic view of a cross section of a package assembly according to a fourth embodiment of the present invention.

【図6】図4の第3の実施の形態および図5の第4の実
施の形態に係るパッケージ組立体の平面図である。
FIG. 6 is a plan view of a package assembly according to a third embodiment of FIG. 4 and a fourth embodiment of FIG. 5;

【図7】従来の半導体素子用パッケージ(BGAパッケ
ージ)をプリント基板に実装した場合の接続部の様子を
示す図である。
FIG. 7 is a diagram showing a state of a connection portion when a conventional semiconductor element package (BGA package) is mounted on a printed circuit board.

【符号の説明】[Explanation of symbols]

1 半導体チップ 3 パッケージ 5、5a、5b 導電性ボール 7 ボンディングワイヤー 9 アウターリード・パッド 11、17 半田 15、19、21、23、25 パッケージ用パッド DESCRIPTION OF SYMBOLS 1 Semiconductor chip 3 Package 5, 5a, 5b Conductive ball 7 Bonding wire 9 Outer lead pad 11, 17 Solder 15, 19, 21, 23, 25 Package pad

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数のアウターリード・パッドを有する
パッケージと、 複数のパッケージ用パッドを有するプリント基板と、 前記アウターリード・パッドとそれに対応する前記パッ
ケージ用パッドを電気的に接続する複数の接続体とを具
備するパッケージ組立体であって、 前記接続体の一部は前記アウターリード・パッドと前記
パッケージ用パッドの両方に半田により溶着され、残余
の接続体は前記アウターリード・パッドあるいは前記パ
ッケージ用パッドのいずれか一方のみに半田により溶着
されることを特徴とするパッケージ組立体。
1. A package having a plurality of outer lead pads, a printed board having a plurality of package pads, and a plurality of connectors electrically connecting the outer lead pads and the corresponding package pads. A package assembly comprising: a part of the connection body is welded to both the outer lead pad and the package pad by soldering; and the remaining connection body is the outer lead pad or the package. A package assembly, wherein only one of the pads is welded by solder.
【請求項2】 前記アウターリード・パッドあるいは前
記パッケージ用パッドのいずれか一方とのみ半田により
溶着される前記残余の接続体は、前記パッケージの外周
部に配置されていることを特徴とする請求項1に記載の
パッケージ組立体。
2. The package according to claim 1, wherein the remaining connection body, which is welded to only one of the outer lead pad and the package pad by soldering, is arranged on an outer peripheral portion of the package. The package assembly according to claim 1.
JP7069298A 1998-03-19 1998-03-19 Package assembly Pending JPH11274711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7069298A JPH11274711A (en) 1998-03-19 1998-03-19 Package assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7069298A JPH11274711A (en) 1998-03-19 1998-03-19 Package assembly

Publications (1)

Publication Number Publication Date
JPH11274711A true JPH11274711A (en) 1999-10-08

Family

ID=13438956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7069298A Pending JPH11274711A (en) 1998-03-19 1998-03-19 Package assembly

Country Status (1)

Country Link
JP (1) JPH11274711A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872868B2 (en) 2006-10-06 2011-01-18 Kabushiki Kaisha Yaskawa Denki Mounting structure for power module, and motor controller including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872868B2 (en) 2006-10-06 2011-01-18 Kabushiki Kaisha Yaskawa Denki Mounting structure for power module, and motor controller including the same

Similar Documents

Publication Publication Date Title
KR101151542B1 (en) Semiconductor device
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US7078822B2 (en) Microelectronic device interconnects
US4607276A (en) Tape packages
US7125745B2 (en) Multi-chip package substrate for flip-chip and wire bonding
JP2772739B2 (en) External electrode structure of leadless package and method of manufacturing the same
JP3967133B2 (en) Manufacturing method of semiconductor device and electronic device
US6528408B2 (en) Method for bumped die and wire bonded board-on-chip package
KR100324708B1 (en) A semiconductor device
US4736236A (en) Tape bonding material and structure for electronic circuit fabrication
US20060192294A1 (en) Chip scale package having flip chip interconnect on die paddle
JP2002151532A (en) Electronic component, method and structure for mounting semiconductor device
JPH1012769A (en) Semiconductor device and its manufacture
US6392291B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
JP4228926B2 (en) Semiconductor device
US20090102029A1 (en) Semiconductor Device
JPH0432541B2 (en)
JP4635471B2 (en) Semiconductor device and manufacturing method thereof, mounting structure of semiconductor device, and lead frame
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JP3834424B2 (en) Semiconductor device
JP2001298111A (en) Semiconductor device, its mounting structure and method for mounting the same
JPH11274711A (en) Package assembly
JP2008098285A (en) Semiconductor device
JPH0412028B2 (en)
JP2002026073A (en) Semiconductor device and its manufacturing method