JPH11274381A - Heat radiating structure of bypolar transistor device - Google Patents

Heat radiating structure of bypolar transistor device

Info

Publication number
JPH11274381A
JPH11274381A JP10079051A JP7905198A JPH11274381A JP H11274381 A JPH11274381 A JP H11274381A JP 10079051 A JP10079051 A JP 10079051A JP 7905198 A JP7905198 A JP 7905198A JP H11274381 A JPH11274381 A JP H11274381A
Authority
JP
Japan
Prior art keywords
substrate
bipolar transistor
layer
emitter
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10079051A
Other languages
Japanese (ja)
Inventor
Teruyuki Shimura
輝之 紫村
Takeshi Miura
猛 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10079051A priority Critical patent/JPH11274381A/en
Publication of JPH11274381A publication Critical patent/JPH11274381A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • H01L2224/376Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

PROBLEM TO BE SOLVED: To provide an emitter ballast resistor which provides stable operation and is easily manufactured by providing the emitter ballast resistor on each connecting conductor from each emitter electrode and by forming a heat flow path that reaches a rear face metal layer from the emitter electrode. SOLUTION: In a current path, each connecting conductor 15 from each emitter electrode 1 to a collected wiring 16 is separately provided from an air bridge conductor 2, an emitter ballast resistor 14 is connected to each connecting conductor 15, and the collected wiring 16 is connected to a grounding pad 17. Then a heat flow path reaches a rear face metal layer 92 from an emitter electrode 11, through an air bridge metal conductor 2, a heat sink 3 and a semi-insulating semiconductor layer 91. Heat is dissipated from the rear face metal layer 92 to the outside of the device. Therefore, each emitter of the respective transistor is grounded through each ballast resistor 14, the emitter current of each unit transistor is stabilized by the ballast resistor 14, and the operation of the transistor is stabilized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に形成され
たマルチフィンガタイプのバイポーラトランジスタに関
し、特に、エミッタからの放熱特性を改善するための構
造を備えたバイポーラトランジスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-finger type bipolar transistor formed on a substrate, and more particularly, to a bipolar transistor having a structure for improving heat radiation characteristics from an emitter.

【0002】[0002]

【従来の技術】マルチフィンガタイプのバイポーラトラ
ンジスタは、多数の単位トランジスタが基板上に配列し
て形成され、各単位トランジスタは、その間には基板内
に絶縁層を設けて電気的に隔離され、各トランジスタの
電極が基板側上面に並行に配列されて、それぞれリード
を経由して集合配線に集約されている。
2. Description of the Related Art A multi-finger type bipolar transistor is formed by arranging a large number of unit transistors on a substrate, and each unit transistor is electrically isolated by providing an insulating layer in the substrate between the unit transistors. The electrodes of the transistors are arranged in parallel on the upper surface on the substrate side, and are respectively collected on the collective wiring via the leads.

【0003】バイポーラトランジスタの作動中の発熱
は、半導体層のベース領域とコレクタ領域の接合部で発
生し、通常は、コレクタ領域から基板の裏面側に放散す
るように設計されているが、その発熱領域直上のエミッ
タ電極から積極的に熱放散させることもなされている。
The heat generated during the operation of the bipolar transistor is generated at the junction between the base region and the collector region of the semiconductor layer and is usually designed to be dissipated from the collector region to the back side of the substrate. Heat is also actively dissipated from the emitter electrode immediately above the region.

【0004】図8(A、B)には、GaAs系の高周波
用のNPN型バイポーラトランジスタについての例とし
て、基板9上に突出するエミッタ電極11から金属導体
2をエアブリッジ2にして、エミッタに平行な他の電
極、即ち、ベース電極7及びコレクタ電極8を跨ぐよう
にして、上記の半絶縁性半導体層91上に形成した放熱
板3に接続し、エミッタ電極からの熱を放熱板から半絶
縁性半導体層91を通過させて基板裏面金属層92に放
散させている。
FIGS. 8A and 8B show an example of a GaAs high frequency NPN type bipolar transistor, in which a metal conductor 2 is formed into an air bridge 2 from an emitter electrode 11 protruding on a substrate 9 and is used as an emitter. It is connected to the heat sink 3 formed on the semi-insulating semiconductor layer 91 so as to straddle the other parallel electrodes, that is, the base electrode 7 and the collector electrode 8, and to transfer heat from the emitter electrode to the heat sink half. The light passes through the insulating semiconductor layer 91 and diffuses to the substrate back surface metal layer 92.

【0005】さらに、従来は、この型のバイポーラトラ
ンジスタには、半絶縁性半導体層91の熱伝導性を高く
するために、図8(C)に示すように、バイアホール4
を貫通して、放熱板3と裏面金属層92とを接続するも
のがあった。バイアホールは、半絶縁性半導体層91の
貫通孔42内面に、メッキ合金層を被着形成して、熱伝
導を高めるものである。
Further, conventionally, in order to increase the thermal conductivity of the semi-insulating semiconductor layer 91, this type of bipolar transistor has a via hole 4 as shown in FIG.
To connect the heat sink 3 and the back metal layer 92. The via hole is formed by forming a plating alloy layer on the inner surface of the through hole 42 of the semi-insulating semiconductor layer 91 to enhance heat conduction.

【0006】マルチフィンガタイプのバイポーラトラン
ジスタにおいては、各単位トランジスタの動作を安定さ
せ、その発熱量を均一化させるために、エミッタにバラ
スト抵抗が挿入される。バラスト抵抗は、例えば、トラ
ンジスタのエミッタ領域を構成する不純物拡散層の分布
抵抗を大きくして、バラスト抵抗を付加する方法が採用
されている。特開平9−181086号公報には、NP
N型−シリコンバイポーラトランジスタについて、スト
ライプ型のエミッタ領域上に、エミッタコンタクトをベ
ースコンタクト側から遠ざかるように形成することによ
り、エミッタバラスト抵抗を形成し、エミッタコンタク
トの配置と形状を調製することによりエミッタバラスト
抵抗を調整する技術を開示している。
In a multi-finger type bipolar transistor, a ballast resistor is inserted into the emitter in order to stabilize the operation of each unit transistor and make the heat generation uniform. As the ballast resistance, for example, a method of increasing the distributed resistance of the impurity diffusion layer forming the emitter region of the transistor and adding a ballast resistance is adopted. Japanese Patent Application Laid-Open No. 9-181886 discloses NP
For an N-type silicon bipolar transistor, an emitter contact is formed on the stripe-type emitter region so as to be away from the base contact side to form an emitter ballast resistor, and the arrangement and shape of the emitter contact are adjusted. A technique for adjusting ballast resistance is disclosed.

【0007】また、GaAs系の高周波用のNPN型バ
イポーラトランジスタに関して、GaAs基板上に形成
したバイポーラトランジスタのエミッタ層(n−GaA
s層)とエミッタコンタクト層(n−InGaAsエピ
タキシー層)との間に、n−AlGaAsエピタキシー
層を抵抗層として介在させて、エミッタにバラスト抵抗
を付与させ、各トランジスタを均一に動作させるように
なされていた。
Further, with respect to a GaAs-based high-frequency NPN bipolar transistor, the emitter layer (n-GaAs) of the bipolar transistor formed on a GaAs substrate is used.
An n-AlGaAs epitaxy layer is interposed as a resistance layer between the s layer) and the emitter contact layer (n-InGaAs epitaxy layer) to impart a ballast resistance to the emitter and operate each transistor uniformly. I was

【0008】[0008]

【発明が解決しようとする課題】然しながら、エミッタ
からも熱放散を行う型のバイポーラトランジスタでは、
エミッタ電極側にバラスト抵抗層を介在させる構造で
は、バラスト抵抗は、コレクタ−ベース領域で発生して
エミッタへ流れる熱の抵抗を増加させる。例えば、上記
のGaAs系のバイポーラトランジスタでは、n−Al
GaAsエピタキシー層の厚みだけ、熱抵抗が上昇す
る。
However, in a bipolar transistor of the type that dissipates heat also from the emitter,
In a structure in which a ballast resistor layer is interposed on the emitter electrode side, the ballast resistor increases the resistance of heat generated in the collector-base region and flowing to the emitter. For example, in the GaAs-based bipolar transistor, n-Al
The thermal resistance increases by the thickness of the GaAs epitaxy layer.

【0009】さらに、バラスト抵抗のn−AlGaAs
層は、エピタキシー成長層で形成されるが、抵抗値の正
確で安定なバラスト抵抗層を形成することが難しく、n
−AlGaAs層によりある程度の電気抵抗、例えば、
エミッタサイズが断面2×20μmで、5Ωの抵抗を得
ようとすると、n−AlGaAs層のドーピング濃度を
低くして(5×1016/cm3 以下)、かつ2000Å
以上の厚みが必要であり、抵抗値の再現性と均一性を達
成するのが困難であった。
Further, the ballast resistor n-AlGaAs
The layer is formed of an epitaxy-grown layer, but it is difficult to form a ballast resistance layer having an accurate and stable resistance value.
A certain electrical resistance due to the AlGaAs layer, e.g.
In order to obtain a resistance of 5Ω with an emitter size of 2 × 20 μm in cross section, the doping concentration of the n-AlGaAs layer is lowered (5 × 10 16 / cm 3 or less) and 2000 °
The above thickness was required, and it was difficult to achieve reproducibility and uniformity of the resistance value.

【0010】本発明は、以上の問題に鑑み、単位トラン
ジスタが安定な動作を有し、且つ製作容易なエミッタバ
ラスト抵抗を備えたバイポーラトランジスタ装置を提供
することを目的とする。本発明の別の目的は、エミッタ
からの熱を効率的に放散するバイポーラトランジスタ装
置を提供するものである。
In view of the above problems, an object of the present invention is to provide a bipolar transistor device in which a unit transistor has a stable operation and has an emitter ballast resistor which is easy to manufacture. Another object of the present invention is to provide a bipolar transistor device that efficiently dissipates heat from an emitter.

【0011】[0011]

【課題を解決するための手段】本発明のバイポーラトラ
ンジスタ装置は、基板上に単位バイポーラトランジスタ
をフィンガ状に多数配列したバイポーラトランジスタ装
置であるが、エミッタバラスト抵抗の安定化を図るため
に、その特徴は、各単位バイポーラトランジスタの各エ
ミッタ電極から集合配線に至る各接続導体にエミッタ用
バラスト抵抗体を設け、さらに、各単位バイポーラトラ
ンジスタの該エミッタ電極から基板の裏面金属層に至る
熱流経路を具備して成ることにある。
The bipolar transistor device of the present invention is a bipolar transistor device in which a large number of unit bipolar transistors are arranged in a finger shape on a substrate. The characteristics of the bipolar transistor device are intended to stabilize the emitter ballast resistance. Is provided with an emitter ballast resistor on each connection conductor from each emitter electrode of each unit bipolar transistor to the collective wiring, and further provided with a heat flow path from the emitter electrode of each unit bipolar transistor to the back metal layer of the substrate. It consists of

【0012】エミッタとの接続導体にエミッタ用バラス
ト抵抗体を形成するのは、比較的容易に且つ正確になし
得るので、エミッタバラスト抵抗の安定化を図ることが
できる。バラスト抵抗体は、各エミッタ電極の電気配線
経路に直列に配置して基板上に形成した金属薄膜が利用
される。
Since the formation of the ballast resistor for the emitter on the connection conductor with the emitter can be performed relatively easily and accurately, the emitter ballast resistor can be stabilized. As the ballast resistor, a metal thin film formed on a substrate by being arranged in series with an electric wiring path of each emitter electrode is used.

【0013】本発明のバイポーラトランジスタ装置は、
エミッタからの熱を効率的に放散するために、熱流経路
が、エミッタ電極と接続したエアブリッジ導体と、該エ
アブリッジ導体と熱的に接続された基板の半絶縁性半導
体層と、該半絶縁性半導体層に接合された基板裏面金属
層と、から成るものであり、エミッタ電極と裏面金属層
とは電気的に絶縁されていることを特徴とするものであ
る。この構成により、エミッタ電極からの熱流経路と電
流経路とが分離され、熱流経路には、エミッタバラスト
抵抗を含まず、これによる熱抵抗と発熱とを低減して、
放散の効率を高めることができる。
[0013] The bipolar transistor device of the present invention comprises:
In order to efficiently dissipate the heat from the emitter, the heat flow path includes an air bridge conductor connected to the emitter electrode, a semi-insulating semiconductor layer of a substrate thermally connected to the air bridge conductor, And a backside metal layer bonded to the conductive semiconductor layer, wherein the emitter electrode and the backside metal layer are electrically insulated. With this configuration, the heat flow path from the emitter electrode and the current path are separated, and the heat flow path does not include the emitter ballast resistance, thereby reducing the heat resistance and heat generation.
The efficiency of radiation can be increased.

【0014】特に、本発明は、熱流経路には、エアブリ
ッジ導体と基板の裏面金属層とに熱的に接続されて当該
半絶縁性半導体層内に挿通されたバイアホールを含む。
バイアホールは、エアブリッジ導体から基板の裏面金属
層への熱移動を促進し、放熱を確実にする。
In particular, according to the present invention, the heat flow path includes a via hole thermally connected to the air bridge conductor and the back metal layer of the substrate and inserted into the semi-insulating semiconductor layer.
The via holes promote heat transfer from the air bridge conductor to the backside metal layer of the substrate to ensure heat dissipation.

【0015】バイアホールは、基板上面側に開口されて
エアブリッジ導体若しくは放熱板と接続され、且つ該バ
イアホールの底部が基板裏面金属層と電気的に絶縁され
熱的に接続されたものが採用される。電気的な絶縁と熱
的導通とを確保するために、本発明は、バイアホールは
その底部が、基板裏面金属層に接する当該半絶縁性半導
体層または別体の絶縁層に停止されている。
The via hole is opened to the upper surface side of the substrate and connected to an air bridge conductor or a heat sink, and the bottom portion of the via hole is electrically insulated and thermally connected to the metal layer on the back surface of the substrate. Is done. According to the present invention, in order to ensure electrical insulation and thermal conduction, the bottom of the via hole is stopped by the semi-insulating semiconductor layer or a separate insulating layer that is in contact with the metal layer on the back surface of the substrate.

【0016】バイアホールは、基板裏面側より開口され
て裏面金属層と接続され、且つバイアホール底部が、基
板上のエアブリッジ導体若しくは放熱板と電気的に絶縁
され熱的に接続されているものも採用される。電気的な
絶縁と熱的導通とを確保するために、上記のバイアホー
ルは、その底部が、放熱板に直接若しくは絶縁層を介し
て接する当該半絶縁性半導体層又は別体の絶縁層に停止
されている。
The via hole is opened from the back side of the substrate and connected to the back metal layer, and the bottom of the via hole is electrically insulated and thermally connected to an air bridge conductor or a heat sink on the substrate. Is also adopted. In order to ensure electrical insulation and thermal continuity, the bottom of the via hole is stopped at the semi-insulating semiconductor layer or a separate insulating layer that is in contact with the heat sink directly or via an insulating layer. Have been.

【0017】バイアホールは、基板上に単位バイポーラ
トランジスタに隣接して形成され、単位バイポーラトラ
ンジスタの数に対するバイアホールの配置の数は、任意
に定められることができる。好ましくは、単位バイポー
ラトランジスタとバイアホールとが、1対1の比で、交
互に形成されているのがよい。また、バイアホールは、
相隣接する2つの単位バイポーラトランジスタにエミッ
タ電極からの熱流経路に共用することができる。この場
合には、隣接する2つのエミッタ電極からその間の1つ
のバイアホールに伸びる2つのエアブリッジ導体は互い
に電気的に短絡しないように、適当な絶縁体を介装する
のが良い。隣接する単位バイポーラトランジスタのエミ
ッタ電極からのエアブリッジ導体が電気的に導通する
と、単位バイポーラトランジスタごとにバラストエミッ
タ抵抗を設けた意義が失われるからである。
The via hole is formed on the substrate adjacent to the unit bipolar transistor, and the number of via holes with respect to the number of unit bipolar transistors can be arbitrarily determined. Preferably, the unit bipolar transistors and the via holes are formed alternately at a ratio of 1: 1. Also, via holes
The two adjacent unit bipolar transistors can be shared as a heat flow path from the emitter electrode. In this case, two air bridge conductors extending from two adjacent emitter electrodes to one via hole between them are preferably provided with an appropriate insulator so as not to be electrically short-circuited with each other. This is because if the air bridge conductor from the emitter electrode of the adjacent unit bipolar transistor becomes electrically conductive, the significance of providing a ballast emitter resistor for each unit bipolar transistor is lost.

【0018】本発明のバイポーラトランジスタは、Si
系、InP系及びGaAS系など基板を利用してフィン
ガ配列のトランジスタに広く利用され、特に高周波電力
増幅用のトランジスタに好適である。
The bipolar transistor of the present invention has a
It is widely used for a finger array transistor using a substrate such as a system, InP system, and GaAs system, and is particularly suitable for a transistor for high frequency power amplification.

【0019】[0019]

【発明の実施の形態】本発明のバイホーラトランジスタ
について、以下には、実施の形態は、GaAS系高周波
出力用のマルチフィンガ配置のヘテロ接合バイホーラト
ランジスタの例で示す。
BEST MODE FOR CARRYING OUT THE INVENTION In the following, embodiments of a bilateral transistor according to the present invention will be described with reference to an example of a heterojunction bipolar transistor having a multi-finger arrangement for a GaAs high-frequency output.

【0020】このバイホーラトランジスタは、図1
(B)に示すように、多数のNPN型単位トランジスタ
が、基板上に相互に半絶縁性半導体層91を介して並列
に配列され、各トランジスタが、半絶縁性のGaAs基
板9の半絶縁性半導体層91上に、分子線エピタキシー
成長法等により形成したコレクタコンタクト層(n+ -
GaAs層) 81、コレクタ層80(n- GaAs層)
、ベース層(p+ - GaAs層)70、エミッタ層
(n- AlGaAs層)10、エミッタコンタクト層
(n+ - InGaAs層) 12が、この順で、縦方向に
配置されて、構成され、コレクタコンタクト層81に
は、両側に一対のコレクタ電極8、8が接合され、ベー
ス層70には、両側に一対のベース電極7、7が形成さ
れ、エミッタコンタクト層12には、エミッタ電極11
が形成され、これらの電極は、基板の上側にストライプ
状に配列されている。
FIG. 1 shows the structure of the bipolar transistor.
As shown in (B), a large number of NPN unit transistors are arranged in parallel on a substrate via a semi-insulating semiconductor layer 91, and each transistor is formed of a semi-insulating GaAs substrate 9 having a semi-insulating property. A collector contact layer (n + −) formed on the semiconductor layer 91 by a molecular beam epitaxy method or the like.
GaAs layer) 81, collector layer 80 (n-GaAs layer)
, A base layer (p + -GaAs layer) 70, an emitter layer (n-AlGaAs layer) 10, and an emitter contact layer (n + -InGaAs layer) 12 are arranged in this order in the vertical direction to constitute a collector. A pair of collector electrodes 8 and 8 are joined to both sides of the contact layer 81, a pair of base electrodes 7 and 7 are formed to both sides of the base layer 70, and the emitter electrode 11 is formed to the emitter contact layer 12.
Are formed, and these electrodes are arranged in stripes on the upper side of the substrate.

【0021】相隣合う単位トランジスタ1、1の間に
は、半絶縁性半導体層91が成長層と基板9の一部に達
するように形成されており、単位トランジスタ1、1相
互間の電気的絶縁を確保している。さらに、基板9の裏
面には、全面に、裏面金属層92が形成されている。
A semi-insulating semiconductor layer 91 is formed between adjacent unit transistors 1 and 1 so as to reach the growth layer and a part of the substrate 9. Insulation is secured. Further, a back surface metal layer 92 is formed on the entire back surface of the substrate 9.

【0022】半絶縁性半導体層91には、金属の放熱板
3が接続され、エミッタ電極1と放熱板3とは、エアブ
リッジ金属導体2により直接に接続され、さらに、基板
裏面には、全面に裏面金属層92が形成されて、各単位
トランジスタ1、1のコレクタ層80側のベース層70
との接合領域で発性した熱の一部は、エミッタ側のエミ
ッタ電極11と、エアブリッジ金属導体2と、放熱板3
直下の半絶縁性半導体層91、90を経由して裏面金属
層92に至る経路(図中、白抜き矢示で示す)で放散さ
れる。このようにして、各単位バイポーラトランジスタ
の該エミッタ電極11、11から基板9の裏面金属層9
2に至る熱流経路を具備している。
A metal heat sink 3 is connected to the semi-insulating semiconductor layer 91, the emitter electrode 1 and the heat sink 3 are directly connected by the air bridge metal conductor 2, and further, the whole surface is formed on the back surface of the substrate. A back metal layer 92 is formed on the base layer 70 on the collector layer 80 side of each unit transistor 1, 1.
A part of the heat generated in the junction region with the emitter electrode 11 on the emitter side, the air bridge metal conductor 2 and the heat sink 3
The light is dissipated along a path (indicated by a white arrow in the drawing) reaching the back metal layer 92 via the semi-insulating semiconductor layers 91 and 90 immediately below. Thus, the back metal layer 9 of the substrate 9 is separated from the emitter electrodes 11 of each unit bipolar transistor.
2 is provided.

【0023】さらに、各単位トランジスタのコレクタ層
80側のベース層との接合領域で発性した熱の一部は、
コレクタ層80直下にも移動して、半絶縁半導体層91
を経由して、裏面金属層92に放熱される。
Further, part of the heat generated in the junction region of each unit transistor with the base layer on the collector layer 80 side is:
The semi-insulating semiconductor layer 91 is moved to a position directly below the collector layer 80.
Is dissipated to the back metal layer 92 via the

【0024】実施の形態1.本発明の基本的な例は、図
1(A)に示すように、電流経路は、各エミッタ電極1
から集合配線16に至る各接続導体15が、上記のエア
ブリッジ導体2とは別体に、設けられ、各接続導体15
にはエミッタ用バラスト抵抗体14が接続されている。
集合配線16は、この例では、接地パッド17に接続さ
れ、従って、各トランジスタの各エミッタは、それぞれ
のバラスト抵抗体14を介して接地され、各単位トラン
ジスタは、バラスト抵抗体14により、エミッタ電流が
安定化され、トランジスタの動作が安定化される。
Embodiment 1 In the basic example of the present invention, as shown in FIG.
Are provided separately from the air bridge conductor 2, and each of the connection conductors 15 is connected to the collective wiring 16.
Is connected to an emitter ballast resistor 14.
The collective wiring 16 is connected to the ground pad 17 in this example, so that each emitter of each transistor is grounded via the corresponding ballast resistor 14, and each unit transistor is connected to the emitter current by the ballast resistor 14. Is stabilized, and the operation of the transistor is stabilized.

【0025】各バラスト抵抗体14は、各エミッタ電極
の電気配線経路に直列に配置して基板上に形成した抵抗
薄膜が利用される。抵抗薄膜14は、例えば、WSiN
の蒸着皮膜、例えば、500Å厚みの蒸着皮膜、が利用
される。このような抵抗薄膜14の例として、6μm×
40μmの形状で約10Ωのバラスト抵抗体が得られ
る。エミッタ用の接続導体15、集合配線16、接地パ
ッド17には、従来と同様の金属導体、例えば、Ti皮
膜上のAu皮膜の組合せが利用できる。
As each ballast resistor 14, a resistive thin film formed on a substrate in series with an electric wiring path of each emitter electrode is used. The resistance thin film 14 is made of, for example, WSiN
, For example, a 500 ° thick deposited film. An example of such a resistive thin film 14 is 6 μm ×
A ballast resistor of about 10Ω can be obtained with a shape of 40 μm. For the connection conductor 15, the collective wiring 16, and the ground pad 17 for the emitter, a metal conductor similar to the conventional one, for example, a combination of an Au film on a Ti film can be used.

【0026】他方の熱流経路は、エアブリッジ金属導体
2が、エミッタ電極11と直接接合されるので、バラス
ト抵抗体14の抵抗薄膜を経由せずに、エアブリッジ金
属導体2を通過する熱流に支障は生じない。エアブリッ
ジ金属導体2ないしは放熱板3は、電気的には接地から
浮いていることが必要であり、この例では、絶縁膜31
と半絶縁半導体層91により、放熱板3ないしはエミッ
タ電極11が、裏面金属層92から実質的に電気的に絶
縁されている。さらに、相隣接する単位トランジスタの
エミッタ11、11間も電気的に遮断されている必要が
ある。エミッタ11、11かんが導通しておれば、両者
同電位になり、バラスト抵抗体14を各エミッタ個別に
設けた意味がない。このために、相隣接する単位トラン
ジスタのエミッタ11、11のエアブリッジ金属導体
2、2は、この例では、1の共通の半絶縁性半導体層9
1上で、双方のエミッタ11、11から伸びるエアブリ
ッジ金属導体2の放熱板に接合されるエアブリッジ底部
23とその金属の放熱板3とは、厚み方向に切り抜かれ
た形のスロット24を形成して、分離され、双方のエミ
ッタ11、11は、半絶縁性半導体層91で電気的に絶
縁されている。
In the other heat flow path, since the air bridge metal conductor 2 is directly joined to the emitter electrode 11, the heat flow passing through the air bridge metal conductor 2 does not pass through the resistance thin film of the ballast resistor 14 and hinders the heat flow. Does not occur. The air bridge metal conductor 2 or the heat radiating plate 3 needs to be electrically floating from the ground.
The heatsink 3 or the emitter electrode 11 is substantially electrically insulated from the back metal layer 92 by the and the semi-insulating semiconductor layer 91. Further, it is necessary that the emitters 11 of adjacent unit transistors are also electrically disconnected. If the emitters 11 and 11 are conductive, they have the same potential, and there is no point in providing the ballast resistor 14 individually for each emitter. For this purpose, the air bridge metal conductors 2, 2 of the emitters 11, 11 of adjacent unit transistors are, in this example, one common semi-insulating semiconductor layer 9.
1, the air bridge bottom portion 23 joined to the heat radiating plate of the air bridge metal conductor 2 extending from both the emitters 11 and 11 and the metal heat radiating plate 3 form a slot 24 cut out in the thickness direction. Thus, the two emitters 11 are electrically insulated by the semi-insulating semiconductor layer 91.

【0027】この実施の形態においては、熱流経路は図
中に矢示する如く、エミッタ電極11から、エアブリッ
ジ金属導体2と、放熱板3と、半絶縁性半導体層91と
を経由して、裏面金属層92に至り、裏面金属層92か
ら装置外に放熱される。この熱流経路には、エミッタコ
ンタクト層12とエミッタ層10との間に従来のような
エミッタバラスト抵抗層13(図8参照)を形成する必
要がないので、バラスト層によるジュール発熱と熱抵抗
を回避することができ、熱的に有利である。
In this embodiment, as shown by arrows in the figure, the heat flow path from the emitter electrode 11 passes through the air bridge metal conductor 2, the heat sink 3, and the semi-insulating semiconductor layer 91. The heat reaches the back metal layer 92 and is radiated from the back metal layer 92 to the outside of the device. In this heat flow path, there is no need to form an emitter ballast resistance layer 13 (see FIG. 8) between the emitter contact layer 12 and the emitter layer 10 as in the prior art, so that Joule heat generation and thermal resistance due to the ballast layer are avoided. Can be thermally advantageous.

【0028】実施の形態2.この実施の形態は、図2
(A)に示すように、各エミッタ用接続導体15がエミ
ッタ用バラスト抵抗体14を経由して集合配線16に集
合されて、接地パッド17に接続されるのは、上記実施
の形態1.と同じであり、エミッタ電極1に接続された
エアブリッジ金属導体2から半絶縁性半導体層91を経
由して放熱するのに、半絶縁性半導体層91内に形成し
たバイアホール4を利用するものである。バイアホール
4は、この例では、上面で長い矩形ないし長楕円形であ
り、放熱板3の領域内で単位トランジスタ1に近接し、
且つ単位トランジスタ1の長手方向に沿って並行に細長
く伸びて配置されている。
Embodiment 2 This embodiment is shown in FIG.
As shown in (A), each of the emitter connection conductors 15 is assembled on the collective wiring 16 via the emitter ballast resistor 14 and connected to the ground pad 17 according to the first embodiment. The same as above, but using via holes 4 formed in the semi-insulating semiconductor layer 91 to radiate heat from the air bridge metal conductor 2 connected to the emitter electrode 1 via the semi-insulating semiconductor layer 91 It is. In this example, the via hole 4 has a long rectangular or oblong shape on the upper surface, and is close to the unit transistor 1 in the region of the heat sink 3,
In addition, they are arranged so as to be elongated in parallel along the longitudinal direction of the unit transistor 1.

【0029】図2(B)において、この例は、バイアホ
ール4は、基板9の上方に向けて開口し、放熱板3と表
面絶縁層31を貫通して半絶縁性半導体層91内に穿孔
され、その底面42が裏面金属層92近くに停止してい
る。このバイアホール4は、開口部、内面周面及び底面
42を金属導体41により覆われ、放熱板3と接続され
ており、内側は空洞にされている。
In FIG. 2B, in this example, the via hole 4 is opened toward the upper side of the substrate 9, penetrates through the heat sink 3 and the surface insulating layer 31, and is perforated in the semi-insulating semiconductor layer 91. The bottom surface 42 is stopped near the back metal layer 92. The via hole 4 has an opening, an inner peripheral surface, and a bottom surface 42 covered with a metal conductor 41, is connected to the heat sink 3, and has a hollow inside.

【0030】バイアホール4の金属導体41は、通常
は、メッキ合金層により形成されて、バイアホール4の
高い熱伝導を確保している。そして、バイアホールの底
面42と裏面金属層92との間には、半絶縁性半導体層
91の一部を薄い絶縁層32として残して介在させ、熱
的には導通し、電気的には絶縁されている。この実施の
形態では、バイアホール4と単位トランジスタ1とが交
互に配置されて、各バイアホール4は、相隣接する2つ
の単位トランジスタ1の熱流経路に共用されるが、2つ
のエミッタ電極から伸びるエアブリッジ金属導体2、2
間は、放熱板3を切開した形のスロット24により、表
面絶縁層31の上で電気的に絶縁されている。
The metal conductor 41 of the via hole 4 is usually formed of a plating alloy layer to ensure high thermal conductivity of the via hole 4. Then, a part of the semi-insulating semiconductor layer 91 is interposed between the bottom surface 42 of the via hole and the back surface metal layer 92 while leaving a part of the semi-insulating semiconductor layer 91 as a thin insulating layer 32, so as to be thermally conductive and electrically insulating. Have been. In this embodiment, via holes 4 and unit transistors 1 are alternately arranged, and each via hole 4 is shared by heat flow paths of two adjacent unit transistors 1, but extends from two emitter electrodes. Air bridge metal conductor 2,2
The space is electrically insulated on the surface insulating layer 31 by a slot 24 formed by cutting the heat sink 3.

【0031】このような構成の熱流路は、バイアホール
4の熱伝導が高いので、熱流経路全体の熱流量を高め、
エミッタ電極11側からの裏面金属層92への放熱能を
高めることができ、同時に、薄い絶縁層32を介在させ
て、エミッタ電極1を裏面金属層92から電気的に浮か
せている。
In the heat flow path having such a configuration, since the heat conduction of the via hole 4 is high, the heat flow rate of the entire heat flow path is increased,
The ability to dissipate heat from the emitter electrode 11 side to the back metal layer 92 can be enhanced, and at the same time, the emitter electrode 1 is electrically floated from the back metal layer 92 with the thin insulating layer 32 interposed.

【0032】実施例 この実施の形態2.のバイアホールとその絶縁法につい
ての変更例を、図3と図4に示すが、いずれも、バイア
ホール4は、基板の上方に向けて開口し、放熱板3と表
面絶縁層31と半絶縁性半導体層91とに貫通する貫通
孔40を設けて、開口部、内周面及び底面42に金属導
体41により覆われ、放熱板3と接続されている。この
例では、金属導体41には、はんだ合金が使用されてい
る。さらに、底面42と裏面金属層92との間には、中
間絶縁層33、34が介装されて、熱的には導通状態に
あるが、電気的には絶縁されている。中間絶縁層33、
34には、好ましくは、SiON膜が利用され、薄い程
好ましいので、例えば、厚み1000Å程度が採用され
る。裏面金属層は、上記のNi/Au層が5000Å程
度の厚みで形成されたものを示す。
Embodiment Embodiment 2 of the present invention. FIGS. 3 and 4 show modified examples of the via hole and its insulating method. In each case, the via hole 4 is opened upward from the substrate, and the heat sink 3 and the surface insulating layer 31 are semi-insulated. A through hole 40 penetrating through the conductive semiconductor layer 91 is provided, the opening, the inner peripheral surface, and the bottom surface 42 are covered with a metal conductor 41 and connected to the heat sink 3. In this example, a solder alloy is used for the metal conductor 41. Further, intermediate insulating layers 33 and 34 are interposed between the bottom surface 42 and the back surface metal layer 92, and are in a thermally conductive state but electrically insulated. Intermediate insulating layer 33,
Preferably, an SiON film is used for the thin film 34, and the thinner it is, the more preferable it is. The back metal layer is formed by forming the above-mentioned Ni / Au layer with a thickness of about 5000 °.

【0033】図3は、中間絶縁層33が、基板9の裏面
側全面に被着され、中間絶縁層33上の全面に、裏面金
属層が形成されたものを示す。また、図4に示すもの
は、中間絶縁層34を、基板9の裏面金属層に接し、且
つ、バイアホール4の底面42を覆う程度に限定して設
けた例を示す。いずれの例も、バイアホール4の底面4
2は、中間絶縁層33、34に接触して停止し、中間絶
縁層33によるバイアホール4と裏面金属層92との間
の熱伝導の確保と電気的絶縁とを図っている。図3と図
4との例においても、同様に、相隣接するエミッタ電極
11、11は、エアブリッジ金属導体2と放熱板3とに
スロット24を開設して、表面絶縁層31を介して電気
的に絶縁されている。
FIG. 3 shows a structure in which an intermediate insulating layer 33 is applied to the entire rear surface of the substrate 9 and a rear metal layer is formed on the entire surface of the intermediate insulating layer 33. FIG. 4 shows an example in which the intermediate insulating layer 34 is provided so as to be in contact with the back metal layer of the substrate 9 and to cover the bottom surface 42 of the via hole 4. In each case, the bottom surface 4 of the via hole 4
Numeral 2 comes into contact with the intermediate insulating layers 33 and 34 and stops, thereby ensuring heat conduction between the via hole 4 and the back metal layer 92 and electrical insulation by the intermediate insulating layer 33. 3 and FIG. 4, similarly, the adjacent emitter electrodes 11, 11 form a slot 24 in the air bridge metal conductor 2 and the radiator plate 3, and electrically connect via the surface insulating layer 31. Electrically insulated.

【0034】実施の形態3.次の実施の形態は、実施の
形態2.と同様に、バイアホール4を使用するものでは
あるが、図5(A、B)に示すように、バイアホール4
は、基板9の裏面側に開口し、裏面金属層92を貫通
し、半絶縁性半導体層91内に穿孔され、その底面42
が表面絶縁層31と放熱板3近くに停止している。この
バイアホール4は、開口部、内面周面及び底面42を金
属導体41により覆われ、裏面金属層92と接続されて
おり、内側は空洞にされている。バイアホール4の配置
は、図5(4)にみるように、この例では、放熱板3の
領域内で単位トランジスタ1に近接して、且つ単位トラ
ンジスタ1の長手方向に沿って並行に伸びるように配置
されている。
Embodiment 3 The next embodiment is described in the second embodiment. 5A, the via hole 4 is used, but as shown in FIGS. 5A and 5B, the via hole 4 is used.
Is opened on the back surface side of the substrate 9, penetrates the back metal layer 92, is perforated in the semi-insulating semiconductor layer 91,
Stop near the surface insulating layer 31 and the heat sink 3. The via hole 4 has an opening, an inner peripheral surface, and a bottom surface 42 covered with a metal conductor 41, is connected to the back metal layer 92, and has a hollow inside. In this example, as shown in FIG. 5D, the via holes 4 are arranged so as to extend close to the unit transistors 1 in the region of the heat sink 3 and extend in parallel along the longitudinal direction of the unit transistors 1. Are located in

【0035】バイアホール4の金属導体41は、通常
は、メッキ合金層により形成されて、バイアホール4の
熱伝導を確保している。そして、バイアホールの底面4
2と放熱板との間に、半絶縁性半導体層91の一部を薄
い基板絶縁層32として残し、且つ表面絶縁層31も介
在され、熱的には導通し、電気的には絶縁されている。
このバイアホール4は、裏面側から穿孔して形成するの
で、バイアホールの成形が容易になるという利点があ
る。この実施の形態においても、相隣接する単位トンジ
スタ1、1のエミッタ電極11、11間は、各エミッタ
電極から伸びるエアブリッジ導体2とこれに接する放熱
板3には、スロット214を設けて分離し、表面絶縁層
31により電気的に絶縁されている。
The metal conductor 41 of the via hole 4 is usually formed of a plating alloy layer to ensure the heat conduction of the via hole 4. And the bottom 4 of the via hole
A part of the semi-insulating semiconductor layer 91 is left as a thin substrate insulating layer 32 and a surface insulating layer 31 is interposed between the heat insulating plate 2 and the heatsink, so that heat conduction and electrical insulation are achieved. I have.
Since the via hole 4 is formed by drilling from the back side, there is an advantage that the via hole can be easily formed. Also in this embodiment, between the emitter electrodes 11, 11 of the adjacent unit transistors 1, 1, an air bridge conductor 2 extending from each emitter electrode and a heat radiating plate 3 contacting the air bridge conductor 2 are provided with slots 214 to separate them. , Are electrically insulated by the surface insulating layer 31.

【0036】実施例 この実施の形態3.のバイアホールとその絶縁法につい
ての変更例を、図6と図7に示すが、いずれも、バイア
ホール4は、基板の裏面側に向けて開口し、裏面金属層
92と半絶縁性半導体層91とに貫通する貫通孔40を
設けて、開口部、内周面及び底面42に金属導体41に
より覆われ、開口部は裏面金属層92と接続されてい
る。この例でも、金属導体41には、はんだ合金が使用
されている。さらに、底面42と放熱板3との間には、
表面絶縁層31または中間絶縁層34が介装されて、熱
的には導通状態にあるが、電気的には絶縁されている。
Embodiment Embodiment 3 of the present invention. 6 and 7 show a modified example of the via hole and its insulating method. In each case, the via hole 4 is opened toward the back surface of the substrate, and the back metal layer 92 and the semi-insulating semiconductor layer are formed. A through hole 40 is provided to penetrate through the opening 91, the opening, the inner peripheral surface and the bottom surface 42 are covered with the metal conductor 41, and the opening is connected to the back metal layer 92. Also in this example, a solder alloy is used for the metal conductor 41. Further, between the bottom surface 42 and the heat sink 3,
The surface insulating layer 31 or the intermediate insulating layer 34 is interposed and is thermally conductive but electrically insulated.

【0037】表面絶縁層31と節煙膜34は、SiO2
層又は好ましくは、SiON膜が利用され、薄い程好ま
しいので、例えば、1000Å程度が採用される。裏面
金属層は、Ni/Au層が5000Å程度の厚みで形成
され、バイアホール4とは、その開口部で接続されてい
る。
The surface insulating layer 31 and the smoke-saving film 34 are made of SiO 2
A layer or, preferably, a SiON film is used, and the thinner the better, for example, about 1000 ° is employed. The back metal layer is formed of a Ni / Au layer having a thickness of about 5000 °, and is connected to the via hole 4 at an opening thereof.

【0038】図6は、表面絶縁層31が、基板上面に形
成される表面絶縁層31がそのまま使用される。図7に
示すものは、中間絶縁層34を、放熱板3に接し、且
つ、バイアホール4の底面42を覆う程度に限定して設
けた例を示す。いずれの例も、バイアホール4の底面4
2は、表面絶縁層31あるいは中間絶縁層34に接触し
て停止し、表面絶縁層31又は中間絶縁層34によるバ
イアホール4と放熱板3との間の熱伝導の確保と電気的
絶縁とを図っている。
FIG. 6 shows that the surface insulating layer 31 formed on the upper surface of the substrate is used as it is. FIG. 7 shows an example in which the intermediate insulating layer 34 is provided so as to be in contact with the heat sink 3 and to cover the bottom surface 42 of the via hole 4. In each case, the bottom surface 4 of the via hole 4
2 stops in contact with the surface insulating layer 31 or the intermediate insulating layer 34, and secures heat conduction between the via hole 4 and the heat sink 3 by the surface insulating layer 31 or the intermediate insulating layer 34; I'm trying.

【0039】[0039]

【発明の効果】本発明のバイポーラトランジスタ装置
は、単位バイポーラトランジスタの各エミッタ電極から
集合配線に至る各接続導体にエミッタ用バラスト抵抗体
を設け、各単位バイポーラトランジスタの該エミッタ電
極から基板の裏面金属層に至る熱流経路を具備したの
で、熱流経路を電流経路と区分し、電流経路のエミッタ
にバラスト抵抗体を設けて、各単位バイポーラトランジ
スタの動作を安定化させ、同時に、熱流経路より、効果
的に熱放散をはかることができる。
According to the bipolar transistor device of the present invention, an emitter ballast resistor is provided for each connection conductor from each emitter electrode of the unit bipolar transistor to the collective wiring, and the back metal of the substrate is provided from the emitter electrode of each unit bipolar transistor. Since the heat flow path leading to the layer is provided, the heat flow path is separated from the current path, and a ballast resistor is provided at the emitter of the current path to stabilize the operation of each unit bipolar transistor. Can dissipate heat.

【0040】さらに、本発明は、バラスト抵抗体が、各
エミッタ電極の電気配線経路に直列に配置して基板上に
形成した金属薄膜とするので、バラスト抵抗として適切
な抵抗値を設定し調製することが容易で、各単位トラン
ジスタの安定化に有効である。
Further, in the present invention, since the ballast resistor is a metal thin film formed on the substrate by being arranged in series with the electric wiring path of each emitter electrode, an appropriate resistance value is set and adjusted as the ballast resistor. This is effective for stabilizing each unit transistor.

【0041】本発明のバイポーラトランジスタ装置は、
熱流経路が、エミッタ電極と接続したエアブリッジ導体
と、半絶縁性半導体層と、基板裏面金属層と、から成る
ので、エミッタ電極が基板裏面側に熱放散の経路を確保
し、バイポーラトランジスタ装置の放熱に有効である。
The bipolar transistor device of the present invention
Since the heat flow path includes an air bridge conductor connected to the emitter electrode, a semi-insulating semiconductor layer, and a metal layer on the back surface of the substrate, the emitter electrode secures a path for heat dissipation on the back surface side of the substrate, and the bipolar transistor device has Effective for heat dissipation.

【0042】本発明のバイポーラトランジスタ装置は、
熱流経路が、基板上にエアブリッジ導体と接続されて形
成された放熱板を含み、該放熱板が、当該半絶縁性半導
体層に放熱するので、基板裏面側に熱放散の面積を確保
できる。
The bipolar transistor device of the present invention
The heat flow path includes a heat radiating plate formed on the substrate and connected to the air bridge conductor, and the heat radiating plate radiates heat to the semi-insulating semiconductor layer, so that a heat radiating area can be secured on the back surface of the substrate.

【0043】さらに、熱流経路には、エアブリッジ導体
と基板の裏面金属層とに熱的に接続されて当該半絶縁性
半導体層内に挿通されたバイアホールを含むので、バイ
アホールに沿った熱流を確保することができる。
Further, since the heat flow path includes a via hole thermally connected to the air bridge conductor and the back metal layer of the substrate and inserted into the semi-insulating semiconductor layer, the heat flow along the via hole Can be secured.

【0044】本発明のバイポーラトランジスタ装置は、
上記のバイアホールが、基板上面側に開口されてエアブ
リッジ導体若しくは放熱板と接続され、且つ該バイアホ
ールの底部が基板裏面金属層と電気的に絶縁され熱的に
接続されていれば、単位トランジスタのエミッタが基板
裏面金属層と電気的に絶縁される。さらに、バイアホー
ルの底部が、基板裏面金属層に接する当該半絶縁性半導
体層内に停止さることもでき、上記の半絶縁性半導体層
を貫通して、その底部が、基板裏面金属層に接する別体
の絶縁層に停止されることもでき、これにより、熱流を
阻害することなく、絶縁を確保することができる。特
に、絶縁層が、基板の裏面に被着されたSiON膜とす
れば、極めて、薄い絶縁層で、熱流の阻害が少なくでき
る。
The bipolar transistor device of the present invention
If the via hole is opened on the upper surface side of the substrate and connected to an air bridge conductor or a heat sink, and the bottom portion of the via hole is electrically insulated and thermally connected to the metal layer on the back surface of the substrate, The emitter of the transistor is electrically insulated from the backside metal layer of the substrate. Furthermore, the bottom of the via hole can be stopped in the semi-insulating semiconductor layer in contact with the substrate back metal layer, and penetrates the semi-insulating semiconductor layer, and the bottom contacts the substrate back metal layer. It can be stopped at a separate insulating layer, so that insulation can be ensured without obstructing the heat flow. In particular, if the insulating layer is a SiON film deposited on the back surface of the substrate, the insulating layer is extremely thin, and can hinder the heat flow.

【0045】本発明のバイポーラトランジスタ装置は、
上記のバイアホールが、基板裏面側より開口されて裏面
金属層と接続され、且つバイアホール底部が、基板上の
エアブリッジ導体若しくは放熱板と電気的に絶縁され熱
的に接続されているので、単位トランジスタのエミッタ
が基板裏面金属層と電気的に絶縁される。さらに、上記
のバイアホール底部が、放熱板に直接若しくは絶縁層を
介して接する当該半絶縁性半導体層内に停止されている
か、または、上記の半絶縁性半導体層を貫通して、その
底部が、放熱板に接する別体の絶縁層に停止しておれ
ば、熱流を阻害することなく、絶縁を確保することがで
きる。特に、絶縁層が、基板の裏面に被着されたSiO
N膜とすれば、極めて、薄い絶縁層で、熱流の阻害が少
なくできる。
The bipolar transistor device of the present invention
Since the via hole is opened from the back side of the substrate and connected to the back metal layer, and the bottom of the via hole is electrically insulated and thermally connected to an air bridge conductor or a heat sink on the substrate, The emitter of the unit transistor is electrically insulated from the backside metal layer of the substrate. Furthermore, the bottom of the via hole is stopped in the semi-insulating semiconductor layer that is in direct contact with the radiator plate or via the insulating layer, or the bottom of the via hole penetrates the semi-insulating semiconductor layer. By stopping at a separate insulating layer in contact with the heat sink, insulation can be ensured without obstructing the heat flow. In particular, the insulating layer may be a SiO 2 deposited on the backside of the substrate.
If an N film is used, it is possible to reduce the hindrance of heat flow with an extremely thin insulating layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係るバイポーラトランジ
スタ装置の部分上面図(A)と部分断面図(B)。
FIG. 1 is a partial top view (A) and a partial cross-sectional view (B) of a bipolar transistor device according to an embodiment of the present invention.

【図2】本発明の別の実施の形態に係るバイポーラトラ
ンジスタ装置の図1同様図で、バイアホールを備えた装
置を示す。
FIG. 2 is a view similar to FIG. 1 of a bipolar transistor device according to another embodiment of the present invention, showing a device having via holes.

【図3】本発明の実施の形態の他の実施例に係るバイポ
ーラトランジスタ装置の部分断面図。
FIG. 3 is a partial cross-sectional view of a bipolar transistor device according to another example of the embodiment of the present invention.

【図4】本発明の実施の形態の他の実施例に係るバイポ
ーラトランジスタ装置の図3同様図。
FIG. 4 is a diagram similar to FIG. 3 of a bipolar transistor device according to another example of the embodiment of the present invention.

【図5】本発明の別の実施の形態に係るバイポーラトラ
ンジスタ装置の図2同様図で、別の形態のバイアホール
を備えた装置を示す。
FIG. 5 is a view similar to FIG. 2 of a bipolar transistor device according to another embodiment of the present invention, showing a device having another form of via hole;

【図6】本発明の実施の形態の他の実施例に係るバイポ
ーラトランジスタ装置の部分断面図。
FIG. 6 is a partial cross-sectional view of a bipolar transistor device according to another example of the embodiment of the present invention.

【図7】本発明の実施の形態の他の実施例に係るバイポ
ーラトランジスタ装置の図6同様図。
FIG. 7 is a view similar to FIG. 6, showing a bipolar transistor device according to another example of the embodiment of the present invention;

【図8】従来のバイポーラトランジスタ装置の部分上面
図(A)と、部分断面図(B、C)。
FIG. 8 is a partial top view (A) and a partial cross-sectional view (B, C) of a conventional bipolar transistor device.

【符号の説明】[Explanation of symbols]

1 単位バイポーラトランジスタ装置 10 エミッタ層 11 エミッタ電極 14 バラスト抵抗体 2 エアブリッジ導体 3 放熱板 33 中間絶縁層 4 バイアホール 40 底部 7 ベース電極 8 コレクタ電極 9 半導体基板 91 半絶縁性半導体層 92 基板裏面金属層 DESCRIPTION OF SYMBOLS 1 Unit bipolar transistor device 10 Emitter layer 11 Emitter electrode 14 Ballast resistor 2 Air bridge conductor 3 Heat sink 33 Intermediate insulating layer 4 Via hole 40 Bottom 7 Base electrode 8 Collector electrode 9 Semiconductor substrate 91 Semi-insulating semiconductor layer 92 Substrate backside metal layer

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 基板上に単位バイポーラトランジスタを
フィンガ状に多数配列したバイポーラトランジスタ装置
において、 各単位バイポーラトランジスタの各エミッタ電極から集
合配線に至る各接続導体にエミッタ用バラスト抵抗体を
設け、さらに、各単位バイポーラトランジスタの該エミ
ッタ電極から基板の裏面金属層に至る熱流経路を具備し
て成ることを特徴とするバイポーラトランジスタ装置。
In a bipolar transistor device in which a number of unit bipolar transistors are arranged in a finger shape on a substrate, a ballast resistor for an emitter is provided on each connection conductor from each emitter electrode of each unit bipolar transistor to a collective wiring. A bipolar transistor device comprising a heat flow path from the emitter electrode of each unit bipolar transistor to a metal layer on the back surface of a substrate.
【請求項2】 バラスト抵抗体が、各エミッタ電極の電
気配線経路に直列に配置して基板上に形成した金属薄膜
である請求項1に記載のバイポーラトランジスタ装置。
2. The bipolar transistor device according to claim 1, wherein the ballast resistor is a metal thin film formed on a substrate by being arranged in series with an electric wiring path of each emitter electrode.
【請求項3】 熱流経路が、エミッタ電極と接続したエ
アブリッジ導体と、該エアブリッジ導体と熱的に接続さ
れた基板の半絶縁性半導体層と、該半絶縁性半導体層に
接合された基板裏面金属層と、から成り、エミッタ電極
と裏面金属層とは電気的に絶縁されている請求項1又は
2に記載のバイポーラトランジスタ装置。
3. An air bridge conductor having a heat flow path connected to the emitter electrode, a semi-insulating semiconductor layer of a substrate thermally connected to the air bridge conductor, and a substrate joined to the semi-insulating semiconductor layer. 3. The bipolar transistor device according to claim 1, comprising a back metal layer, wherein the emitter electrode and the back metal layer are electrically insulated.
【請求項4】 熱流経路が、基板上にエアブリッジ金属
導体と接続されて形成された放熱板を含み、該放熱板
が、当該半絶縁性半導体層に放熱する請求項3に記載の
バイポーラトランジスタ装置。
4. The bipolar transistor according to claim 3, wherein the heat flow path includes a heat sink formed on the substrate and connected to the air bridge metal conductor, and the heat sink radiates heat to the semi-insulating semiconductor layer. apparatus.
【請求項5】 熱流経路が、エアブリッジ導体と基板の
裏面金属層とに熱的に接続されて当該半絶縁性半導体層
内に挿通されたバイアホールを含む請求項3又は4に記
載のバイポーラトランジスタ装置。
5. The bipolar transistor according to claim 3, wherein the heat flow path includes a via hole thermally connected to the air bridge conductor and the backside metal layer of the substrate and inserted into the semi-insulating semiconductor layer. Transistor device.
【請求項6】 上記のバイアホールが、基板上面側に開
口されてエアブリッジ導体若しくは放熱板と接続され、
且つ該バイアホールの底部が基板裏面金属層と電気的に
絶縁され熱的に接続された請求項5に記載のバイポーラ
トランジスタ装置。
6. The via hole is opened on the upper surface side of the substrate and connected to an air bridge conductor or a heat sink.
6. The bipolar transistor device according to claim 5, wherein a bottom portion of the via hole is electrically insulated and thermally connected to a metal layer on the back surface of the substrate.
【請求項7】 上記のバイアホールの底部が、基板裏面
金属層に接する当該半絶縁性半導体層内に停止されてい
る請求項6記載のバイポーラトランジスタ装置。
7. The bipolar transistor device according to claim 6, wherein the bottom of the via hole is stopped in the semi-insulating semiconductor layer in contact with the metal layer on the back surface of the substrate.
【請求項8】 上記のバイアホールが、上記の半絶縁性
半導体層を貫通して、その底部が、基板裏面金属層に接
する別体の絶縁層に停止されている請求項6記載のバイ
ポーラトランジスタ装置。
8. The bipolar transistor according to claim 6, wherein said via hole penetrates through said semi-insulating semiconductor layer, and a bottom portion thereof is stopped by a separate insulating layer in contact with a metal layer on the back surface of the substrate. apparatus.
【請求項9】 上記の絶縁層が、基板の裏面に被着され
たSiON膜である請求項8に記載のバイポーラトラン
ジスタ装置。
9. The bipolar transistor device according to claim 8, wherein the insulating layer is a SiON film deposited on a back surface of the substrate.
【請求項10】 上記のバイアホールは、基板裏面側よ
り開口されて裏面金属層と接続され、且つバイアホール
底部が、基板上のエアブリッジ導体若しくは放熱板と電
気的に絶縁され熱的に接続されている請求項5に記載の
バイポーラトランジスタ装置。
10. The via hole is opened from the back side of the substrate and connected to the back metal layer, and the bottom of the via hole is electrically insulated and thermally connected to an air bridge conductor or a heat sink on the substrate. 6. The bipolar transistor device according to claim 5, wherein:
【請求項11】 上記のバイアホール底部が、放熱板に
直接若しくは絶縁層を介して接する当該半絶縁性半導体
層内に停止されている請求項10に記載のバイポーラト
ランジスタ装置。
11. The bipolar transistor device according to claim 10, wherein the bottom of the via hole is stopped in the semi-insulating semiconductor layer which is in contact with the heat sink directly or via an insulating layer.
【請求項12】 上記のバイアホール底部が、上記の半
絶縁性半導体層を貫通して、その底部が、放熱板に接す
る別体の絶縁層に停止している請求項10に記載のバイ
ポーラトランジスタ装置。
12. The bipolar transistor according to claim 10, wherein the bottom of the via hole penetrates the semi-insulating semiconductor layer, and the bottom is stopped at a separate insulating layer in contact with the heat sink. apparatus.
【請求項13】 上記の絶縁層が、基板の半絶縁性半導
体層表面に被着されたSiO2 膜若しくはSiON膜で
ある請求項11に記載のバイポーラトランジスタ装置。
13. The bipolar transistor device according to claim 11, wherein said insulating layer is a SiO 2 film or a SiON film deposited on a surface of a semi-insulating semiconductor layer of a substrate.
JP10079051A 1998-03-26 1998-03-26 Heat radiating structure of bypolar transistor device Pending JPH11274381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10079051A JPH11274381A (en) 1998-03-26 1998-03-26 Heat radiating structure of bypolar transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10079051A JPH11274381A (en) 1998-03-26 1998-03-26 Heat radiating structure of bypolar transistor device

Publications (1)

Publication Number Publication Date
JPH11274381A true JPH11274381A (en) 1999-10-08

Family

ID=13679108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10079051A Pending JPH11274381A (en) 1998-03-26 1998-03-26 Heat radiating structure of bypolar transistor device

Country Status (1)

Country Link
JP (1) JPH11274381A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005096365A1 (en) * 2004-03-30 2005-10-13 Nec Corporation Semiconductor device
CN100431141C (en) * 2005-01-10 2008-11-05 国际商业机器公司 Heat sink, heat interface and cooling method for resistor
JP2017069547A (en) * 2015-08-31 2017-04-06 ジョンソン エレクトリック ソシエテ アノニム Thermally efficient electrical assembly
WO2019208295A1 (en) * 2018-04-24 2019-10-31 日本電信電話株式会社 Bipolar transistor and production method therefor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005096365A1 (en) * 2004-03-30 2005-10-13 Nec Corporation Semiconductor device
JPWO2005096365A1 (en) * 2004-03-30 2008-02-21 日本電気株式会社 Semiconductor device
US7741700B2 (en) 2004-03-30 2010-06-22 Nec Corporation Transistor with heat dissipating means
CN100431141C (en) * 2005-01-10 2008-11-05 国际商业机器公司 Heat sink, heat interface and cooling method for resistor
JP2017069547A (en) * 2015-08-31 2017-04-06 ジョンソン エレクトリック ソシエテ アノニム Thermally efficient electrical assembly
WO2019208295A1 (en) * 2018-04-24 2019-10-31 日本電信電話株式会社 Bipolar transistor and production method therefor
JP2019192745A (en) * 2018-04-24 2019-10-31 日本電信電話株式会社 Bipolar transistor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4955384B2 (en) Semiconductor device
KR0180285B1 (en) Semiconductor device with integral heatsink
US20210043535A1 (en) Power amplifier module
US10957617B2 (en) Semiconductor device
US7148562B2 (en) Power semiconductor device and power semiconductor module
JPH0945704A (en) Semiconductor device with integrated heat sink
TWI781704B (en) Power amplifier module
US5986324A (en) Heterojunction bipolar transistor
CN111477598B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
US11158592B2 (en) Semiconductor device
JP2913077B2 (en) Semiconductor device
JP4468609B2 (en) Semiconductor device
JPH11274381A (en) Heat radiating structure of bypolar transistor device
JP2001512909A (en) Power transistor cell
JP3660832B2 (en) Semiconductor integrated circuit device
CN113809036A (en) Semiconductor device with a plurality of semiconductor chips
JP2002110988A (en) Semiconductor device
JP3072288B2 (en) Semiconductor device
TWI825632B (en) Semiconductor device
JP4281229B2 (en) Flat type semiconductor device
JP3674881B2 (en) Semiconductor device
JP2758888B2 (en) Semiconductor device
JPH09223703A (en) Field effect transistor
JP2000114423A (en) Mounting method for semiconductor device
KR100818418B1 (en) Heterojunction bipolar transistor