JPH11274201A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11274201A
JPH11274201A JP10068961A JP6896198A JPH11274201A JP H11274201 A JPH11274201 A JP H11274201A JP 10068961 A JP10068961 A JP 10068961A JP 6896198 A JP6896198 A JP 6896198A JP H11274201 A JPH11274201 A JP H11274201A
Authority
JP
Japan
Prior art keywords
forming
conductive layer
layer
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10068961A
Other languages
Japanese (ja)
Other versions
JP4045007B2 (en
Inventor
Kiyotaka Watanabe
潔敬 渡辺
Kaname Kobayashi
要 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP06896198A priority Critical patent/JP4045007B2/en
Publication of JPH11274201A publication Critical patent/JPH11274201A/en
Application granted granted Critical
Publication of JP4045007B2 publication Critical patent/JP4045007B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask

Abstract

PROBLEM TO BE SOLVED: To prevent side etching of a substrate metal layer. SOLUTION: After an oxide film 2, an aluminum electrode pad 3 and a surface protecting film 4 are formed on a semiconductor substrate 1, a through hole is formed on the aluminum electrode pad 3. After a substrate metal layer 5 is formed on the entire surface, a photosensitive resin film 6 is deposited on the entire surface. Exposure and development are performed, and a bump- electrode forming pattern is formed. An expanding part is formed at the interface with the substrate metal layer 5 at the photosensitive resin film. Thereafter, the surface of the exposed substrate metal layer 5 is etched. With the substrate metal layer 5 as the electrode, a plated layer is formed in the through hole. The pattern is removed by etching solvent for the photosensitive resin film. With a bump electrode 7s as a mask, the substrate metal layer is removed by etching.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、バンプ電極を有す
る半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a bump electrode.

【0002】[0002]

【従来の技術】従来半導体基板上に形成するバンプの製
造方法としては以下に説明するものが一般的に行われて
いる。まず、半導体基板上に電極パッドを形成し、この
基板全面に表面保護膜を形成する。次に、表面保護膜の
電極パッド上に対応する部分にスルーホールを開孔す
る。その後、半導体基板全面にスパッタ法などにより複
数の下地金属層を順じ形成する。この下地金属層として
はCr−Cu,Cr−Cu−Au,Ti−Au,Ti−
Pt,Ti−Pd,Ti/W−Au,Ti/W−Pdな
どが用いられる。
2. Description of the Related Art Conventionally, as a method of manufacturing a bump formed on a semiconductor substrate, the following method is generally performed. First, an electrode pad is formed on a semiconductor substrate, and a surface protective film is formed on the entire surface of the substrate. Next, a through hole is formed in a portion of the surface protection film corresponding to the electrode pad. Thereafter, a plurality of base metal layers are sequentially formed on the entire surface of the semiconductor substrate by a sputtering method or the like. As the underlayer metal layer, Cr-Cu, Cr-Cu-Au, Ti-Au, Ti-
Pt, Ti-Pd, Ti / W-Au, Ti / W-Pd and the like are used.

【0003】下地金属上に感光性の樹脂膜を全面に被着
した後、電極パッド上の一部にバンプ形成用のパターン
を開孔する。次に、下地金属層を一方の共通電極として
一定の電流を供給することにより金、銅、または半田等
を電気めっきにより電着させてバンプ電極を形成する。
After a photosensitive resin film is coated on the entire surface of a base metal, a pattern for forming a bump is formed in a part of the electrode pad. Next, a predetermined current is supplied using the base metal layer as one common electrode, and gold, copper, solder, or the like is electrodeposited by electroplating to form a bump electrode.

【0004】感光性樹脂膜を除去溶剤等で除去した後、
バンプ電極をマスクとしてこのバンプ電極で覆われた以
外の下地金属層をウエットエッチング除去することによ
り最終的な電極構造が得られる。
After removing the photosensitive resin film with a removing solvent or the like,
By using the bump electrode as a mask and removing the underlying metal layer other than the one covered with the bump electrode by wet etching, the final electrode structure is obtained.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、以下のような課題があっ
た。バンプ電極を形成した後に、このバンプ電極をエッ
チングマスクとして該バンプ電極で覆われた以外の下地
金属層をエッチング除去する必要がある。このエッチン
グの際に、バンプ電極の寸法より内側まで下地金属層が
エッチングされる(以下サイドエッチングと呼ぶ)現象
が起こる。そのため、バンプ電極と下地金属層との接触
面積が減少して、バンプ電極の剪断強度が低下するとい
う問題があった。
However, the conventional method of manufacturing a semiconductor device has the following problems. After the formation of the bump electrode, it is necessary to use the bump electrode as an etching mask to etch away the underlying metal layer other than that covered by the bump electrode. At the time of this etching, a phenomenon occurs in which the underlying metal layer is etched to the inside of the dimension of the bump electrode (hereinafter referred to as side etching). Therefore, there is a problem that the contact area between the bump electrode and the underlying metal layer is reduced, and the shear strength of the bump electrode is reduced.

【0006】[0006]

【課題を解決するための手段】本発明は、前記課題を解
決するために、半導体装置の製造方法において、第1の
絶縁層を有する半導体基板の前記第1の絶縁層上に電極
パッドを形成する工程と、前記電極パッドを含む前記絶
縁層上に導電層を形成する工程と、前記パッドに対応す
る位置に開孔部を有するとともに、導電層との界面にお
いて広がり部を有する第2の絶縁層を前記導電層上に形
成する工程と、前記開孔部に露出している前記導電層の
表面をエッチングする工程と、前記導電層を電極として
前記開孔部内にメッキ層を形成する工程と、前記第2の
絶縁層を除去する工程と、前記メッキ層をマスクとして
前記導電層を除去する工程とを施す。以上のように本発
明を構成したので、下地金属のエッチングを開始する位
置はメッキ電極直下の下地金属よりも外側になり、メッ
キ電極直下の下地金属がエッチングされることがなくな
る。
According to the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming an electrode pad on a first insulating layer of a semiconductor substrate having the first insulating layer; Forming a conductive layer on the insulating layer including the electrode pad; and forming a second insulating layer having an opening at a position corresponding to the pad and having a widening portion at an interface with the conductive layer. Forming a layer on the conductive layer, etching the surface of the conductive layer exposed in the opening, and forming a plating layer in the opening using the conductive layer as an electrode. Removing the second insulating layer, and removing the conductive layer using the plating layer as a mask. Since the present invention is configured as described above, the position where etching of the base metal is started is located outside the base metal immediately below the plating electrode, and the base metal immediately below the plating electrode is not etched.

【0007】[0007]

【発明の実施の形態】第1の実施形態 図1〜図4は、本発明の第1の実施形態の半導体装置の
製造方法を示す断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIGS. 1 to 4 are sectional views showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【0008】まず、図1(A)に示すように、半導体基
板1上に図示しない回路素子および酸化膜2を形成す
る。その後、スパッタ法などによりアルミを全面に形成
し、フォトリソ・エッチングによりアルミをパターニン
グして、バンプ電極を形成すべき位置に、例えば50μ
m×70μm程度の大きさのアルミ電極パッド3を形成す
る。
First, as shown in FIG. 1A, a circuit element (not shown) and an oxide film 2 are formed on a semiconductor substrate 1. Thereafter, aluminum is formed on the entire surface by a sputtering method or the like, and the aluminum is patterned by photolithography / etching.
An aluminum electrode pad 3 having a size of about m × 70 μm is formed.

【0009】CVD法によりSiO2等の絶縁膜を全面
に、例えば0.8〜1.4μm程度の膜厚で、表面保護
膜4を形成した後、フォトリソ・エッチングによりアル
ミ電極パッド3上の表面保護膜4を除去して、そのアル
ミ電極パッド3上にスルーホールを開孔する。
After a surface protection film 4 is formed on the entire surface of the insulating film such as SiO2 to a thickness of, for example, about 0.8 to 1.4 μm by the CVD method, the surface protection on the aluminum electrode pad 3 is performed by photolithographic etching. The film 4 is removed, and a through hole is formed on the aluminum electrode pad 3.

【0010】次に、図1(B)に示すように、半導体基
板1の表面全体にスパッタ法等により、複数の下地金属
を順次積層形成する。この下地金属層の構成としては、
例えばアルミと密着性のよいTi5−a、Auの拡散を
防止するためのPd5−bにより形成する。
Next, as shown in FIG. 1B, a plurality of base metals are sequentially formed on the entire surface of the semiconductor substrate 1 by sputtering or the like. As a configuration of the underlayer metal layer,
For example, it is formed of Ti5-a having good adhesion to aluminum and Pd5-b for preventing the diffusion of Au.

【0011】次に、図2(A)に示すように、下地金属
層Ti5−a、Pd5−b上にポジ型の感光性樹脂膜6
を全面に25〜30μm程度の膜厚に被着した後、マス
クを用いて、アルミ電極パッド3上の一部の感光性樹脂
膜6を露光し、感光性樹脂膜エッチング溶剤に浸して、
露光した部位をエッチングし、アルミ電極パッド3より
も20μm程度内側のこのアルミパッド18の上方に、
30×50μm程度の開孔を有する感光性樹脂膜6から
なるバンプ電極形成用パターンを形成する。
Next, as shown in FIG. 2A, a positive photosensitive resin film 6 is formed on the underlying metal layers Ti5-a and Pd5-b.
Is applied to the entire surface to a thickness of about 25 to 30 μm, and then, using a mask, a portion of the photosensitive resin film 6 on the aluminum electrode pad 3 is exposed and immersed in a photosensitive resin film etching solvent.
The exposed portion is etched, and above the aluminum pad 18 about 20 μm inside the aluminum electrode pad 3,
A bump electrode forming pattern made of a photosensitive resin film 6 having an opening of about 30 × 50 μm is formed.

【0012】次に、バンプ電極と下地金属層の密着面積
を大きくする為の処理工程として、感光性樹脂膜6に対
して溶解作用のある溶剤等をバンプ電極形成用パターン
の開孔部分に滴下し、感光性樹脂膜の開孔部を横方向に
2〜5μm大きくする。図2(B)は図2(A)におけ
る拡大図を示している。
Next, as a processing step for increasing the adhesion area between the bump electrode and the underlying metal layer, a solvent or the like having a dissolving effect on the photosensitive resin film 6 is dropped on the opening portion of the bump electrode forming pattern. Then, the opening of the photosensitive resin film is increased by 2 to 5 μm in the lateral direction. FIG. 2B shows an enlarged view of FIG. 2A.

【0013】次に、下地金属層表面の酸化膜等の不純物
を除去する為の処理工程として、下地金属層のPd5−
bに対して溶解作用のあるエッチング液(硝酸,塩酸,
硫酸及びこれらの混合液等)をバンプ電極形成用パター
ンの開孔部分に滴下し、図3(A)に示すように、下地
金属層のPd5−bを100〜500Åエッチングす
る。この後下地金属層5−a、5−bを一方の共通電極
として電流を供給することによりAuメッキで図3
(B)の様にバンプ電極7を形成する。
Next, as a processing step for removing impurities such as an oxide film on the surface of the base metal layer, Pd5-
b. An etchant having a dissolving effect on b (nitric acid, hydrochloric acid,
Sulfuric acid and a mixture thereof) are dropped onto the opening of the bump electrode forming pattern, and as shown in FIG. 3A, the Pd5-b of the underlying metal layer is etched by 100 to 500 [deg.]. Thereafter, a current is supplied using the underlying metal layers 5-a and 5-b as one common electrode, thereby performing Au plating to make the structure shown in FIG.
A bump electrode 7 is formed as shown in FIG.

【0014】次に図4の様に、感光性樹脂膜6を除去溶
剤等で除去し、更に下地金属層5−a、5−bをバンプ
電極7をマスクにエッチング除去することにより最終的
なバンプ電極構造が得られる。
Next, as shown in FIG. 4, the photosensitive resin film 6 is removed with a removing solvent or the like, and the underlying metal layers 5-a and 5-b are further removed by etching using the bump electrodes 7 as a mask. A bump electrode structure is obtained.

【0015】このように、第1の実施形態によればバン
プ電極形成の電気メッキ直前に感光性樹脂膜の開孔寸法
を大きくする工程と下地金属層表面を微量エッチングす
る工程を設けている。このため、バンプ電極と下地金属
の接着面積を大きくできるとともに下地金属層表面の不
純物等を除去することによりバンプ電極と下地金属層の
密着力が向上し、下地金属層のエッチング時にサイドエ
ッチング量を低減させること、更に発生しても、バンプ
電極と下地金属層との密着面積が従来に比べ大きくなる
こと、更に感光性樹脂膜の開孔寸法を大きくした後で、
下地金属層表面の不純物等を除去することにより下地金
属層の不純物等を除去した面積が大きくなることからバ
ンプ電極のせん断強度を向上させ、バンプ電極形成工程
の品質向上が期待できる。
As described above, according to the first embodiment, the step of increasing the opening size of the photosensitive resin film and the step of slightly etching the surface of the underlying metal layer are provided immediately before the electroplating for forming the bump electrode. For this reason, the adhesion area between the bump electrode and the underlying metal layer can be increased, and the adhesion between the bump electrode and the underlying metal layer can be improved by removing impurities and the like on the surface of the underlying metal layer. To reduce, even if it occurs, after the adhesion area between the bump electrode and the underlying metal layer becomes larger than before, and after increasing the aperture size of the photosensitive resin film,
By removing the impurities and the like on the surface of the base metal layer, the area of the base metal layer from which the impurities and the like have been removed is increased, so that the shear strength of the bump electrode can be improved, and the quality of the bump electrode formation process can be expected to be improved.

【0016】また、エッチング液(硝酸,塩酸,硫酸及
びこれらの混合液等)をバンプ電極形成用パターンの開
孔部分に滴下し、下地金属層のPd5−bを100〜5
00Åエッチングした後に、下地金属層を陽極とし、金
メッキ時使用する陽極を陰極として通常の電解とは逆の
電解を下地金属層に与えることにより、下地金属層の表
面を100Å程度電解除去してから金メッキを形成して
もよい。このようにすると、下地金属層表面をエッチン
グした後に発生する微量の不純物なども除去することが
可能となり、金メッキと下地金属との密着力をより向上
することができる。
Further, an etchant (such as nitric acid, hydrochloric acid, sulfuric acid, or a mixture thereof) is dropped on the opening of the bump electrode forming pattern, and Pd5-b of the underlying metal layer is coated with 100 to 5 μm.
After the etching, the base metal layer is used as an anode and the anode used for gold plating is used as a cathode, and the reverse electrolysis is applied to the base metal layer, so that the surface of the base metal layer is electrolytically removed by about 100 °. Gold plating may be formed. This makes it possible to remove even a small amount of impurities generated after etching the surface of the base metal layer, so that the adhesion between the gold plating and the base metal can be further improved.

【0017】また、エッチング液(硝酸,塩酸,硫酸及
びこれらの混合液等)をバンプ電極形成用パターンの開
孔部分に滴下し、下地金属層のPd5−bを100〜5
00Åエッチングした後に、シアンメッキ液中に60秒
〜300秒程度(これ以上でも良い)さらすことによ
り、下地金属層を100Å程度電解除去してから金メッ
キを形成してもよい。このようにすると、下地金属層表
面が平坦化されながらエッチングされるため、バンプ電
極形状異常の発生率の低減が期待できる。
Further, an etchant (such as nitric acid, hydrochloric acid, sulfuric acid, or a mixture thereof) is dropped on the opening of the bump electrode forming pattern, and Pd5-b of the underlying metal layer is coated with 100 to 5%.
After etching by 00 °, the base metal layer may be electrolytically removed by about 100 ° by exposing it to a cyan plating solution for about 60 seconds to 300 seconds (or more), and then gold plating may be formed. In this case, since the etching is performed while the surface of the underlying metal layer is planarized, a reduction in the occurrence rate of abnormal bump electrode shapes can be expected.

【0018】また、第1の実施形態では、図2(A)に
示した感光性樹脂膜を形成し、感光性樹脂膜6に対して
溶解作用のある溶剤等をバンプ電極形成用パターンの開
孔部分に滴下し、感光性樹脂膜の開孔部を横方向に2〜
5μm大きくした後に、バンプ電極と下地金属層の密着
面積を大きくし下地金属層表面の酸化膜等の不純物を除
去する為の処理としては以下のような工程がある。
In the first embodiment, the photosensitive resin film shown in FIG. 2A is formed, and a solvent or the like having a dissolving effect on the photosensitive resin film 6 is opened to form the bump electrode forming pattern. It is dropped on the hole part, and the opening part of the photosensitive resin film is
The process for increasing the contact area between the bump electrode and the underlying metal layer after removing the layer by 5 μm and removing impurities such as an oxide film on the surface of the underlying metal layer includes the following steps.

【0019】例えば、金メッキ処理直前に下地金属層を
陽極とし、金メッキ時使用する陽極を陰極として通常の
電解とは逆の電解を下地金属層に与えることにより、下
地金属層の表面を100〜500Å電解除去する。この
直後、同一メッキ槽内で下地金属層5を一方の共通電極
として電流を供給することにより、Auメッキでバンプ
電極を形成する。このようにすれば、特別な(メッキ前
処理用の)設備を設けることなくバンプ電極形成工程の
品質向上が期待できる。
For example, immediately before the gold plating treatment, the surface of the base metal layer is formed to have a surface area of 100 to 500 ° C. by applying an electrolysis reverse to the usual electrolysis to the base metal layer using the base metal layer as an anode and the anode used during gold plating as a cathode. Electrolytic removal. Immediately thereafter, a bump electrode is formed by Au plating by supplying current in the same plating tank with the underlying metal layer 5 as one common electrode. In this way, the quality of the bump electrode forming step can be expected to be improved without providing any special equipment (for pre-plating treatment).

【0020】また、その他の方法としては、金メッキ処
理直前にシアンメッキ液にて下地金属層を溶解させるた
め半導体基板表面をメッキ液中に60秒〜300秒程度
(これ以上でも良い)さらしてもよい。これにより、下
地金属層が100〜500Å程度溶解除去される。この
直後下地金属層を一方の共通電極として電流を供給する
ことにより、Auメッキでバンプ電極を形成する。この
ようにすれば、特別な(メッキ前処理用の)設備を設け
ることなく、バンプ電極形成工程の品質向上が期待でき
るとともに、下地金属層表面を平坦化しながら微量エッ
チングするため、バンプ電極形状異常の発生率の低減も
可能となり、バンプ電極形成工程の品質向上が期待でき
るものである。
As another method, the surface of the semiconductor substrate is exposed to the plating solution for about 60 to 300 seconds (or more) for dissolving the underlying metal layer with the cyan plating solution immediately before the gold plating process. Good. This dissolves and removes the underlying metal layer by about 100 to 500 °. Immediately thereafter, a current is supplied using the underlying metal layer as one common electrode, thereby forming a bump electrode by Au plating. In this way, the quality of the bump electrode formation process can be expected to be improved without providing special (for pre-plating) equipment, and a slight amount of etching is performed while flattening the surface of the underlying metal layer. Therefore, it is possible to reduce the occurrence rate, and expect improvement in the quality of the bump electrode forming step.

【0021】第2の実施形態 図5〜図6は、本発明の第2の実施形態の半導体装置の
製造方法を示す断面図であり、第1の実施形態と同一の
構成には同一の符号を付し、その説明を省略する。
Second Embodiment FIGS. 5 to 6 are cross-sectional views showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention. The same components as those in the first embodiment have the same reference numerals. And description thereof is omitted.

【0022】第2の実施形態では、半導体基板1上に図
示しない回路素子および酸化膜2を形成する。その後、
スパッタ法などによりアルミを全面に形成し、フォトリ
ソ・エッチングによりアルミをパターニングして、バン
プ電極を形成すべき位置に、例えば50μm×70μm程
度の大きさのアルミ電極パッド3を形成する。その後、
CVD法によりSiO2等の絶縁膜を全面に、例えば
0.8〜1.4μm程度の膜厚で、表面保護膜4を形成
した後、フォトリソ・エッチングによりアルミ電極パッ
ド3上の表面保護膜4を除去して、そのアルミ電極パッ
ド3上にスルーホールを開孔する。
In the second embodiment, a circuit element (not shown) and an oxide film 2 are formed on a semiconductor substrate 1. afterwards,
Aluminum is formed on the entire surface by sputtering or the like, and the aluminum is patterned by photolithography / etching to form an aluminum electrode pad 3 having a size of, for example, about 50 μm × 70 μm at a position where a bump electrode is to be formed. afterwards,
After a surface protective film 4 is formed on the entire surface of the insulating film such as SiO2 to a thickness of, for example, about 0.8 to 1.4 μm by the CVD method, the surface protective film 4 on the aluminum electrode pad 3 is formed by photolithographic etching. After removal, a through hole is formed on the aluminum electrode pad 3.

【0023】次に、半導体基板1の表面全体にスパッタ
法等により、複数の下地金属を順次積層形成する。この
下地金属層の構成としては、例えばアルミと密着性のよ
いTi5−a、Auの拡散を防止するためのPd5−b
により形成する。
Next, a plurality of base metals are sequentially formed on the entire surface of the semiconductor substrate 1 by sputtering or the like. The underlying metal layer may be composed of, for example, Ti5-a, which has good adhesion to aluminum, and Pd5-b for preventing diffusion of Au.
Is formed.

【0024】次に、下地金属層Ti5−a、Pd5−b
上にポジ型の感光性樹脂膜6を全面に25〜30μm程
度の膜厚に被着した後、マスクを用いて、アルミ電極パ
ッド3上の一部の感光性樹脂膜6を露光し、感光性樹脂
膜エッチング溶剤に浸して、露光した部位をエッチング
し、アルミ電極パッド3よりも20μm程度内側のこの
アルミパッド18の上方に、30×50μm程度の開孔
を有する感光性樹脂膜6からなるバンプ電極形成用パタ
ーンを形成する。ここまでは、第1の実施形態と同様の
工程により形成する。
Next, the underlying metal layers Ti5-a, Pd5-b
After a positive photosensitive resin film 6 is coated on the entire surface to a thickness of about 25 to 30 μm, a part of the photosensitive resin film 6 on the aluminum electrode pad 3 is exposed using a mask, and the photosensitive resin film 6 is exposed. The exposed portion is etched by immersion in an etching solvent for a conductive resin film. The photosensitive resin film 6 has an opening of about 30 × 50 μm above the aluminum pad 18 about 20 μm inside the aluminum electrode pad 3. A pattern for forming a bump electrode is formed. The steps up to here are formed by the same steps as in the first embodiment.

【0025】次にバンプ電極と下地金属層の密着面積を
大きくし更に下地金属層表面の酸化膜等の不純物を除去
する為の処理工程として、下地金属層のPd5−bに対
して溶解作用のあるエッチング液(硝酸,塩酸,硫酸及
びこれらの混合液等)をバンプ電極形成部の開孔部分に
滴下し、下地金属層のPd5−bを100〜500Åエ
ッチングする。
Next, as a processing step for increasing the adhesion area between the bump electrode and the underlying metal layer and for removing impurities such as an oxide film on the surface of the underlying metal layer, a dissolving action on Pd5-b of the underlying metal layer is performed. An etchant (such as nitric acid, hydrochloric acid, sulfuric acid, or a mixture thereof) is dropped on the opening of the bump electrode forming portion, and the underlying metal layer Pd5-b is etched by 100 to 500 °.

【0026】更にエッチング後の洗浄,乾燥等の処理の
際に付着する下地金属層表面の酸化膜等の不純物を除去
する為の処理として、金メッキ処理直前に下地金属層5
を陽極とし金メッキ時使用する陽極を陰極として通常の
電解とは逆の電解を下地金属層5に与えることにより、
図5(A)の様に下地金属層Pd5−bの表面を100
Å程度電解除去する。
Further, as a treatment for removing impurities such as an oxide film on the surface of the base metal layer adhered during the processing such as cleaning and drying after the etching, the base metal layer 5 is formed immediately before the gold plating processing.
By applying an electrolysis reverse to normal electrolysis to the base metal layer 5 using the anode as the anode and the anode used during gold plating as the cathode,
As shown in FIG. 5A, the surface of the underlying metal layer Pd5-b is
電解 Electrolytic removal to the extent.

【0027】この直後、下地金属層Pd5−bを電解除
去したメッキ槽内で、下地金属層5を一方の共通電極と
して電流を供給することにより、Auメッキで図5
(B)の様にバンプ電極7を形成する。
Immediately after that, in the plating tank from which the base metal layer Pd5-b has been electrolytically removed, a current is supplied using the base metal layer 5 as one common electrode, thereby performing Au plating.
A bump electrode 7 is formed as shown in FIG.

【0028】次に図6の様に、感光性樹脂膜6を除去溶
剤等で除去し、更に下地金属層5−a、5−bをエッチ
ング除去することにより最終的なバンプ電極構造が得ら
れる。
Next, as shown in FIG. 6, the photosensitive resin film 6 is removed with a removing solvent or the like, and the underlying metal layers 5-a and 5-b are removed by etching to obtain a final bump electrode structure. .

【0029】以上の様に、第2の実施形態によれば下地
金属層表面を微量エッチングする工程とメッキ装置内部
で電解方向を逆転させることによって下地金属層表面の
酸化膜などを除去する工程を設けることにより、バンプ
電極と下地金属の接着面積を大きくするとともに、下地
金属層表面の不純物等を除去することによるバンプ電極
と下地金属層の密着力の向上が可能となる。
As described above, according to the second embodiment, the step of etching the surface of the base metal layer by a small amount and the step of removing the oxide film and the like on the surface of the base metal layer by reversing the electrolysis direction inside the plating apparatus are performed. By providing this, the adhesion area between the bump electrode and the underlying metal layer can be increased, and the adhesion between the bump electrode and the underlying metal layer can be improved by removing impurities and the like on the surface of the underlying metal layer.

【0030】従って、下地金属層のエッチング時にサイ
ドエッチング量を低減させること、更に発生しても、バ
ンプ電極と下地金属層との密着面積が従来に比べ大きく
なることと、下地金属層表面を微量エッチングする工程
の後に発生する微量の不純物等も除去する工程を設けた
ことにより下地金属層との界面に含有する不純物が減少
し密着力を向上することが可能となり、バンプ電極のせ
ん断強度を向上させ、バンプ電極形成工程の品質向上が
期待できるものである。
Therefore, it is necessary to reduce the amount of side etching during the etching of the underlying metal layer, to increase the adhesion area between the bump electrode and the underlying metal layer even if it occurs, and to reduce the surface of the underlying metal layer by a small amount. By providing a process to remove even a small amount of impurities generated after the etching process, impurities contained in the interface with the underlying metal layer can be reduced and the adhesion can be improved, and the shear strength of the bump electrode can be improved. As a result, improvement in the quality of the bump electrode forming step can be expected.

【0031】また、金メッキ処理直前に下地金属層5を
陽極とし金メッキ時使用する陽極を陰極として通常の電
解とは逆の電解を下地金属層5に与えることにより下地
金属を電解除去した後、下地金属層表面を平坦化するた
めの処理として、シアンメッキ液に半導体基板表面を6
0〜300秒程度(これ以上でもよい)さらすことによ
り、下地金属層Pd5−bを100Å程度電解除去して
もよい。
Immediately before the gold plating treatment, the base metal layer 5 is used as an anode and the anode used during gold plating is used as a cathode. As a treatment for flattening the surface of the metal layer, the surface of the semiconductor substrate is treated with a cyan plating solution for 6 minutes.
The base metal layer Pd5-b may be electrolytically removed by about 100 ° by exposing for about 0 to 300 seconds (or more).

【0032】また、エッチング液(硝酸,塩酸,硫酸及
びこれらの混合液等)をバンプ電極形成部の開孔部分に
滴下し、下地金属層のPd5−bを100〜500Åエ
ッチングする工程を省略し、金メッキ処理直前に下地金
属層5を陽極とし金メッキ時使用する陽極を陰極として
通常の電解とは逆の電解を下地金属層5に与えることに
より下地金属を100〜500Å電解除去した後、下地
金属層表面を平坦化するための処理として、シアンメッ
キ液に半導体基板表面を60〜300秒程度(これ以上
でもよい)さらすことにより、下地金属層Pd5−bを
100Å程度電解除去してもよい。
Further, an etching solution (such as nitric acid, hydrochloric acid, sulfuric acid, or a mixture thereof) is dropped on the opening of the bump electrode forming portion, and the step of etching Pd5-b of the base metal layer by 100 to 500 ° is omitted. Immediately before the gold plating treatment, the base metal layer 5 is used as an anode, the anode used during gold plating is used as a cathode, and the reverse metallization is applied to the base metal layer 5 to remove the base metal by 100 to 500 °. As a treatment for flattening the layer surface, the base metal layer Pd5-b may be electrolytically removed by about 100 ° by exposing the semiconductor substrate surface to a cyan plating solution for about 60 to 300 seconds (or longer).

【0033】また、第2の実施形態では、金メッキ処理
直前に下地金属層5を陽極とし金メッキ時使用する陽極
を陰極として通常の電解とは逆の電解を下地金属層5に
与えることにより下地金属を電解除去したが、これに代
えて、金メッキ処理直前にシアンメッキ液に半導体基板
表面を60〜300秒程度(これ以上でもよい)さらす
ことにより、下地金属層Pd5−bを100Å程度電解
除去してもよい。このようにすれば、メッキ装置の電解
方式の切替をすることなく下地金属層の表面を電解除去
することができる。また、下地金属層表面を平坦化しな
がら微量エッチングすることができ、バンプ電極形状異
常の発生率の低減も可能となる。
Further, in the second embodiment, immediately before gold plating, the base metal layer 5 is used as an anode, and the anode used for gold plating is used as a cathode, so that the base metal layer 5 is subjected to electrolysis reverse to normal electrolysis. Instead of this, the surface of the semiconductor substrate is exposed to a cyan plating solution for about 60 to 300 seconds (or more) immediately before the gold plating treatment to electrolytically remove the base metal layer Pd5-b by about 100 °. You may. This makes it possible to electrolytically remove the surface of the base metal layer without switching the electrolysis method of the plating apparatus. In addition, a small amount of etching can be performed while flattening the surface of the underlying metal layer, and the occurrence rate of bump electrode shape abnormality can be reduced.

【0034】第3の実施形態 図7〜図8は、本発明の第3の実施形態の半導体装置の
製造方法を示す断面図であり、他の実施形態と同一の構
成には同一の符号を付し、その説明を省略する。
Third Embodiment FIGS. 7 and 8 are cross-sectional views showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention. And description thereof is omitted.

【0035】第3の実施形態では、下地金属層のTi5
−a、Pd5−b上に、感光性樹脂膜6を全面に被着し
た後、アルミ電極パッド3上の一部にバンプ電極形成部
の開孔を形成する。
In the third embodiment, the base metal layer Ti5
After the photosensitive resin film 6 is applied over the entire surface of the Pd5-b, a hole is formed in a part of the aluminum electrode pad 3 where the bump electrode is to be formed.

【0036】この後、下地金属層5を一方の共通電極と
して電流を供給することにより、図7(A)の様に、A
uメッキでバンプ電極7を形成し、感光性樹脂膜6を除
去溶剤等で除去する。そして、HNO3(硝酸)とH2
4(硫酸)とCH3COOH(酢酸)の混合液にて 下
地金属層のうちPd5−bのみを選択的にバンプ電極自
身をエッチングすることなくエッチング除去する。さら
にH22(過酸化水素水)又はフッ化水素酸等でバンプ
電極7の接着部以外のTi5−aのみを選択的にエッチ
ング除去することにより図7(B)の様に、最終的なバ
ンプ電極構造が得られる。
Thereafter, a current is supplied by using the underlying metal layer 5 as one common electrode, and as shown in FIG.
The bump electrode 7 is formed by u plating, and the photosensitive resin film 6 is removed with a removing solvent or the like. And HNO 3 (nitric acid) and H 2 S
With a mixed solution of O 4 (sulfuric acid) and CH 3 COOH (acetic acid), only Pd5-b of the underlying metal layer is selectively removed without etching the bump electrode itself. Further, only Ti5-a other than the bonding portion of the bump electrode 7 is selectively removed by etching with H 2 O 2 (hydrogen peroxide solution) or hydrofluoric acid, etc., as shown in FIG. A simple bump electrode structure can be obtained.

【0037】このため、従来の、バンプ電極をマスクと
して、下地金属層とバンプ電極自身の両方を同時にエッ
チングしていた為エッチング処理時間の経過と共にマス
クとなっているバンプ電極自身がエッチングされ下地金
属層と密着している面積が減少し、(マスク自体の寸法
が減少する為)エッチング後の下地金属層の面積も減少
することによる不具合を解消できる。また、バンプ電極
を下地金属層エッチング時に常に一定の面積を確保して
いるマスクとして使用することが可能となり、バンプ電
極と下地金属層の密着面積を確保することが可能とな
る。更に、CH3COOHの効果によってバンプ電極下
へのサイドエッチングの発生も抑制出来、バンプ電極と
下地金属層の密着面積を常に一定にすることが可能とな
る。
For this reason, both the underlying metal layer and the bump electrode itself are simultaneously etched using the bump electrode as a mask, so that the bump electrode itself used as a mask is etched with the lapse of the etching processing time. It is possible to solve the problem caused by the decrease in the area in close contact with the layer and the decrease in the area of the base metal layer after etching (because the dimensions of the mask itself decrease). In addition, it is possible to use the bump electrode as a mask that always secures a constant area when etching the base metal layer, and it is possible to ensure a contact area between the bump electrode and the base metal layer. Furthermore, the occurrence of side etching below the bump electrode can be suppressed by the effect of CH 3 COOH, and the contact area between the bump electrode and the underlying metal layer can be kept constant.

【0038】また、Pdを選択的にエッチングしようと
する液に関して、エッチング液中のHNO3とH2SO4
とCH3COOHそれぞれの濃度と、Pdエッチング速
度について図8に示す。この場合、エッチング液の濃
度,液量等の作業条件は、バンプ電極形成工程でのPd
エッチング時と同じ条件でエッチングを行い、各濃度毎
にエッチングされるPdの量を測定することによって求
める。図8では、一例として上記エッチング液に関して
得られたエッチング液中のHNO3−9%,H2SO4
85%(水−6%)の混合液とCH3COOHの濃度比
と、Pdエッチング速度の相関関係をグラフに示す。こ
こで、それぞれの比率は重量比(wt%)を示してい
る。
As for the solution for selectively etching Pd, HNO 3 and H 2 SO 4 in the etching solution are used.
FIG. 8 shows the respective concentrations of CH 3 and CH 3 COOH, and the Pd etching rate. In this case, the working conditions such as the concentration of the etching solution and the amount of the etching solution depend on Pd in the bump electrode forming step.
The etching is performed under the same conditions as the etching, and the amount of Pd etched for each concentration is measured. In FIG. 8, as an example, HNO 3 -9%, H 2 SO 4
The correlation between the concentration ratio of the mixed solution of 85% (water-6%) and CH 3 COOH and the Pd etching rate is shown in the graph. Here, each ratio indicates a weight ratio (wt%).

【0039】この図8からエッチング処理時間を短くす
るためには、HNO3−9%,H2SO4−85%(水−
6%)の混合液に対してCH3COOHを35%〜50
%の重量比で混合することが望ましい。また、その混合
比を40%前後に設定した場合は、そのエッチング速度
が著しく向上し、Pdエッチングの作業性が大きく向上
することが分かる。(水−6%)の組成の場合Pdに対
するエッチング速度が最も速い事が分かる。
From FIG. 8, in order to shorten the etching time, HNO 3 -9% and H 2 SO 4 -85% (water-
6%) to the mixture of 35% to 50% CH 3 COOH.
% By weight. When the mixing ratio is set to around 40%, the etching rate is remarkably improved, and the workability of Pd etching is greatly improved. It can be seen that the etching rate for Pd is the fastest in the case of the composition of (water-6%).

【0040】また、エッチング液の濃度に変化が生じた
場合でも、その液中のHNO3,H2SO4,CH3COO
Hの濃度を分析することにより、Pdエッチングの最適
なエッチング時間を容易に設定することができエッチン
グ液を長期間に渡って使用出来ることによる部材費の低
減も期待できる。
Further, even when the concentration of the etching solution changes, HNO 3 , H 2 SO 4 , CH 3 COO in the solution may be changed.
By analyzing the concentration of H, the optimum etching time of Pd etching can be easily set, and a reduction in member costs due to the long-term use of the etching solution can be expected.

【0041】また、第3の実施形態に記載した発明は、
第1の実施形態や第2の実施形態において記載した発明
に適宜用いることが可能である。すなわち、第1および
第2の実施形態において記載した発明によって、バンプ
形成までを行い、このバンプをマスクとして下地金属層
をエッチングする際に第3の実施形態におけるエッチン
グ液を用いることができる。
Further, the invention described in the third embodiment is as follows.
The present invention can be appropriately used in the inventions described in the first embodiment and the second embodiment. That is, according to the inventions described in the first and second embodiments, the steps up to the formation of the bumps are performed, and the etching solution in the third embodiment can be used when etching the underlying metal layer using the bumps as a mask.

【0042】[0042]

【発明の効果】本発明の第1および第2の実施形態に係
る半導体装置によれば、バンプ電極と下地金属層との接
着面積を大きくできる、あるいは、それらの密着力を向
上させることができるため、バンプ電極をマスクに下地
金属層をエッチングする際にサイドエッチングを防止で
き、また、下地金属層の表面を平坦化しているので、バ
ンプ電極形状異常の発生率の低減が可能となる。さら
に、第3の実施形態によれば、下地金属層をエッチング
除去する際にCH3COOHを35%〜50%の重量比
で含むエッチング液にて除去するため、バンプ電極自身
をエッチングすることなく下地金属層をサイドエッチン
グの発生を抑制しつつエッチング除去することができ
る。
According to the semiconductor devices according to the first and second embodiments of the present invention, the bonding area between the bump electrode and the underlying metal layer can be increased, or the adhesion between them can be improved. Therefore, side etching can be prevented when the base metal layer is etched using the bump electrode as a mask, and since the surface of the base metal layer is flattened, the occurrence rate of bump electrode shape abnormality can be reduced. Furthermore, according to the third embodiment, when the base metal layer is removed by etching, the etching solution containing CH3COOH in a weight ratio of 35% to 50% is removed, so that the base metal is etched without etching the bump electrode itself. The layer can be removed by etching while suppressing the occurrence of side etching.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態を示す工程図である。FIG. 1 is a process chart showing a first embodiment of the present invention.

【図2】本発明の第1の実施形態を示す工程図である。FIG. 2 is a process chart showing a first embodiment of the present invention.

【図3】本発明の第1の実施形態を示す工程図である。FIG. 3 is a process chart showing a first embodiment of the present invention.

【図4】本発明の第1の実施形態を示す工程図である。FIG. 4 is a process chart showing a first embodiment of the present invention.

【図5】本発明の第2の実施形態を示す工程図である。FIG. 5 is a process chart showing a second embodiment of the present invention.

【図6】本発明の第2の実施形態を示す工程図である。FIG. 6 is a process chart showing a second embodiment of the present invention.

【図7】本発明の第3の実施形態を示す工程図である。FIG. 7 is a process chart showing a third embodiment of the present invention.

【図8】本発明の第3の実施形態を示す工程図である。FIG. 8 is a process chart showing a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 酸化膜 3 アルミ電極パッド 4 表面保護膜 5−a 下地金属層 5−b 下地金属層 6 感光性樹脂膜 7 バンプ電極 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Oxide film 3 Aluminum electrode pad 4 Surface protective film 5-a Base metal layer 5-b Base metal layer 6 Photosensitive resin film 7 Bump electrode

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 第1の絶縁層を有する半導体基板の前記
第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記パッドに対応する位置に開孔部を有するとともに、
導電層との界面において広がり部を有する第2の絶縁層
を前記導電層上に形成する工程と、 前記開孔部に露出している前記導電層の表面をエッチン
グする工程と、 前記導電層を電極として前記開孔部内にメッキ層を形成
する工程と、 前記第2の絶縁層を除去する工程と、 前記メッキ層をマスクとして前記導電層を除去する工程
と、 を有することを特徴とする半導体装置の製造方法。
A step of forming an electrode pad on the first insulating layer of the semiconductor substrate having the first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; While having an opening at the position corresponding to the pad,
Forming a second insulating layer having a spread portion at the interface with the conductive layer on the conductive layer, etching the surface of the conductive layer exposed to the opening, A semiconductor comprising: a step of forming a plated layer in the opening as an electrode; a step of removing the second insulating layer; and a step of removing the conductive layer using the plated layer as a mask. Device manufacturing method.
【請求項2】 第1の絶縁層を有する半導体基板の前記
第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記パッドに対応する位置に開孔部を有するとともに、
前記導電層との界面において広がり部を有する第2の絶
縁層を前記導電層上に形成する工程と、 前記導電層を第1の電極として前記開孔部に露出する前
記導電層の表面を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
の電極として前記開孔部内にメッキ層を形成する工程
と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
程と、 を有することを特徴とする半導体装置の製造方法。
A step of forming an electrode pad on the first insulating layer of the semiconductor substrate having the first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; While having an opening at the position corresponding to the pad,
Forming a second insulating layer having a spread portion at an interface with the conductive layer on the conductive layer; and electrolyzing a surface of the conductive layer exposed to the opening using the conductive layer as a first electrode. Removing the conductive layer and the second electrode, which is an electrode opposite to the first electrode.
Forming a plating layer in the opening as an electrode, removing the second insulating layer, and removing the conductive layer using the plating electrode as a mask. A method for manufacturing a semiconductor device.
【請求項3】 第1の絶縁層を有する半導体基板の前記
第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記パッドに対応する位置に開孔部を有するとともに、
導電層との界面において広がり部を有する第2の絶縁層
を前記導電層上に形成する工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
に浸した後、前記導電層を一方の電極として前記開孔部
内にメッキ層を形成する工程と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
程と、 を有することを特徴とする半導体装置の製造方法。
A step of forming an electrode pad on the first insulating layer of the semiconductor substrate having the first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; While having an opening at the position corresponding to the pad,
Forming a second insulating layer having a spread portion at the interface with the conductive layer on the conductive layer; and thereafter, immersing the semiconductor substrate in a plating solution of a cyanide bath for a predetermined period of time. A semiconductor comprising: a step of forming a plating layer in the opening as an electrode; a step of removing the second insulating layer; and a step of removing the conductive layer using the plating electrode as a mask. Device manufacturing method.
【請求項4】 第1の絶縁層を有する半導体基板の前記
第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
工程と、 前記開孔部に露出している前記導電層の表面をエッチン
グする工程と、 前記導電層を第1の電極として前記開孔部に露出する前
記導電層の表面を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
の電極として前記開孔部内にメッキ層を形成する工程
と、 前記第2の絶縁層を除去する工程と、 前記メッキ層をマスクとして前記導電層を除去する工程
と、 を有することを特徴とする半導体装置の製造方法。
4. a step of forming an electrode pad on the first insulating layer of the semiconductor substrate having a first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; A step of forming a second insulating layer having an opening on the conductive layer; a step of etching the surface of the conductive layer exposed to the opening; and the step of using the conductive layer as a first electrode. Electrolytically removing the surface of the conductive layer exposed to the opening, and forming the conductive layer on the second electrode opposite to the first electrode.
Forming a plating layer in the opening as the electrode, removing the second insulating layer, and removing the conductive layer using the plating layer as a mask. A method for manufacturing a semiconductor device.
【請求項5】 第1の絶縁層を有する半導体基板の前記
第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
工程と、 前記開孔部に露出している前記導電層の表面をエッチン
グする工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
に浸した後、前記導電層を一方の電極として前記開孔部
内にメッキ層を形成する工程と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
程と、 を有することを特徴とする半導体装置の製造方法。
5. A step of forming an electrode pad on the first insulating layer of a semiconductor substrate having a first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; A step of forming a second insulating layer having an opening on the conductive layer; a step of etching the surface of the conductive layer exposed to the opening; Forming a plating layer in the opening using the conductive layer as one electrode, removing the second insulating layer, and using the plating electrode as a mask to form the conductive layer. A method of manufacturing a semiconductor device, comprising:
【請求項6】 第1の絶縁層を有する半導体基板の前記
第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
に浸した後、前記導電層を第1の電極として前記開孔部
に露出する前記導電層の表面を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
の電極として前記開孔部内にメッキ層を形成する工程
と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
程と、 を有することを特徴とする半導体装置の製造方法。
6. a step of forming an electrode pad on the first insulating layer of a semiconductor substrate having a first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; Forming a second insulating layer having an opening on the conductive layer, and thereafter immersing the semiconductor substrate in a plating solution of a cyanide bath for a predetermined time, and then opening the opening using the conductive layer as a first electrode. Electrolytically removing the surface of the conductive layer exposed to the portion; and a second step of forming the conductive layer on an electrode opposite to the first electrode.
Forming a plating layer in the opening as an electrode, removing the second insulating layer, and removing the conductive layer using the plating electrode as a mask. A method for manufacturing a semiconductor device.
【請求項7】 第1の絶縁層を有する半導体基板の前記
第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
に浸した後、前記導電層を一方の電極として前記開孔部
内にメッキ層を形成する工程と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
程と、 を有することを特徴とする半導体装置の製造方法。
7. A step of forming an electrode pad on the first insulating layer of a semiconductor substrate having a first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; Forming a second insulating layer having an opening on the conductive layer; and thereafter, immersing the semiconductor substrate in a plating solution of a cyanide bath for a predetermined time, and then using the conductive layer as one electrode in the opening. Forming a plating layer on the substrate, removing the second insulating layer, and removing the conductive layer using the plating electrode as a mask.
【請求項8】 前記メッキ層の形成は、前記導電層を第
1の電極として前記開孔部に露出する前記導電層の表面
を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
の電極として前記開孔部内にメッキ層を形成する工程と
からなることを特徴とする請求項1項記載の半導体装置
の製造方法。
8. The step of forming the plating layer includes: electrolytically removing a surface of the conductive layer exposed to the opening using the conductive layer as a first electrode; and forming the conductive layer with the first electrode. Is the opposite electrode, the second
Forming a plating layer in said opening as said electrode. 2. The method of manufacturing a semiconductor device according to claim 1, wherein
【請求項9】 前記開孔部に露出する前記導電層の表面
をエッチングまたは電解除去した後で、かつ、前記メッ
キ層を形成する前に、シアン浴のメッキ液中に所定時間
浸すことを特徴とする請求項2または3項記載の半導体
装置の製造方法。
9. After the surface of the conductive layer exposed at the opening is etched or electrolytically removed, and before forming the plating layer, the conductive layer is immersed in a plating solution of a cyan bath for a predetermined time. 4. The method for manufacturing a semiconductor device according to claim 2, wherein
【請求項10】 第1の絶縁層を有する半導体基板の前
記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
工程と、 前記開孔部に露出する前記導電層上にメッキ層を形成す
る工程と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
マスクとして前記導電層を除去する工程とを有すること
を特徴とする半導体装置の製造方法。
10. A step of forming an electrode pad on the first insulating layer of a semiconductor substrate having a first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; A step of forming a second insulating layer having an opening on the conductive layer; a step of forming a plating layer on the conductive layer exposed to the opening; and a step of removing the second insulating layer And a step of removing the conductive layer using a mixture of nitric acid, sulfuric acid, and acetic acid with the plating layer as a mask.
【請求項11】 前記混合液において、酢酸は、前記混
合液中に35〜50%の重量比で混合されていることを
特徴とする請求項9項記載の半導体装置の製造方法。
11. The method according to claim 9, wherein acetic acid is mixed with the mixed solution at a weight ratio of 35% to 50%.
【請求項12】 第1の絶縁層を有する半導体基板の前
記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記パッドに対応する位置に開孔部を有するとともに、
導電層との界面において広がり部を有する第2の絶縁層
を前記導電層上に形成する工程と、 前記導電層を電極として前記開孔部内にメッキ層を形成
する工程と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
マスクとして前記導電層を除去する工程とを有すること
を特徴とする半導体装置の製造方法。
12. A step of forming an electrode pad on the first insulating layer of a semiconductor substrate having a first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; While having an opening at the position corresponding to the pad,
Forming a second insulating layer having a spread portion at the interface with the conductive layer on the conductive layer; forming a plating layer in the opening using the conductive layer as an electrode; A method for manufacturing a semiconductor device, comprising: a step of removing a layer; and a step of removing the conductive layer using a mixed solution containing nitric acid, sulfuric acid, and acetic acid, using the plating layer as a mask.
【請求項13】 第1の絶縁層を有する半導体基板の前
記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
工程と、 前記開孔部に露出している前記導電層の表面をエッチン
グする工程と、 前記導電層を電極として前記開孔部内にメッキ層を形成
する工程と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
マスクとして前記導電層を除去する工程とを有すること
を特徴とする半導体装置の製造方法。
13. A step of forming an electrode pad on the first insulating layer of a semiconductor substrate having a first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; A step of forming a second insulating layer having an opening on the conductive layer; a step of etching the surface of the conductive layer exposed to the opening; and an opening in the opening using the conductive layer as an electrode. Forming a plating layer, removing the second insulating layer, and removing the conductive layer using the plating layer as a mask by using a mixed solution containing nitric acid, sulfuric acid, and acetic acid. A method for manufacturing a semiconductor device, comprising:
【請求項14】 第1の絶縁層を有する半導体基板の前
記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
工程と、 前記導電層を第1の電極として前記開孔部に露出する前
記導電層の表面を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
の電極として前記開孔部内にメッキ層を形成する工程
と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
マスクとして前記導電層を除去する工程とを有すること
を特徴とする半導体装置の製造方法。
14. A step of forming an electrode pad on the first insulating layer of a semiconductor substrate having a first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; Forming a second insulating layer having an opening on the conductive layer; electrolytically removing a surface of the conductive layer exposed to the opening using the conductive layer as a first electrode; The layer is a second electrode opposite to the first electrode;
A step of forming a plating layer in the opening as an electrode; a step of removing the second insulating layer; and Removing the semiconductor device.
【請求項15】 第1の絶縁層を有する半導体基板の前
記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
に浸した後、前記導電層を一方の電極として前記開孔部
内にメッキ層を形成する工程と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
マスクとして前記導電層を除去する工程とを有すること
を特徴とする半導体装置の製造方法。
15. A step of forming an electrode pad on the first insulating layer of a semiconductor substrate having a first insulating layer; a step of forming a conductive layer on the insulating layer including the electrode pad; Forming a second insulating layer having an opening on the conductive layer; and thereafter, immersing the semiconductor substrate in a plating solution of a cyanide bath for a predetermined time, and then using the conductive layer as one electrode in the opening. Forming a plating layer on the substrate, removing the second insulating layer, and removing the conductive layer using the plating layer as a mask by using a mixed solution containing nitric acid, sulfuric acid, and acetic acid. A method for manufacturing a semiconductor device, comprising:
【請求項16】 前記メッキ層をマスクとして前記導電
層を除去するに際し、硝酸、硫酸、酢酸を含む混合液を
用いて前記導電層を除去することを特徴とする請求項1
乃至9項に記載の半導体装置の製造方法。
16. The method according to claim 1, wherein the conductive layer is removed using a mixed solution containing nitric acid, sulfuric acid, and acetic acid when the conductive layer is removed using the plating layer as a mask.
10. The method for manufacturing a semiconductor device according to any one of items 9 to 9.
JP06896198A 1998-03-18 1998-03-18 Manufacturing method of semiconductor device Expired - Fee Related JP4045007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06896198A JP4045007B2 (en) 1998-03-18 1998-03-18 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06896198A JP4045007B2 (en) 1998-03-18 1998-03-18 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH11274201A true JPH11274201A (en) 1999-10-08
JP4045007B2 JP4045007B2 (en) 2008-02-13

Family

ID=13388794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06896198A Expired - Fee Related JP4045007B2 (en) 1998-03-18 1998-03-18 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4045007B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519893B1 (en) * 2001-11-15 2005-10-13 인피니온 테크놀로지스 아게 Fabrication method for an interconnect on a substrate
JP2008130799A (en) * 2006-11-21 2008-06-05 Sharp Corp Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP2014157906A (en) * 2013-02-15 2014-08-28 Fujitsu Semiconductor Ltd Semiconductor device manufacturing method and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519893B1 (en) * 2001-11-15 2005-10-13 인피니온 테크놀로지스 아게 Fabrication method for an interconnect on a substrate
JP2008130799A (en) * 2006-11-21 2008-06-05 Sharp Corp Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP2014157906A (en) * 2013-02-15 2014-08-28 Fujitsu Semiconductor Ltd Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
JP4045007B2 (en) 2008-02-13

Similar Documents

Publication Publication Date Title
KR100279323B1 (en) Process for integrated circuit wiring
JP3413020B2 (en) Manufacturing method of semiconductor device
US20040166661A1 (en) Method for forming copper bump antioxidation surface
JP2003525523A (en) Novel chip interconnect and packaging deposition method and structure
TWI564978B (en) Wiring structure for improving crown-like defect and fabrication method using the same
JPH11274208A (en) Method for obtaining copper stud by c4 plating
JP4695675B2 (en) Method for manufacturing printed wiring board
JP4551229B2 (en) Semiconductor device manufacturing method and etching solution
US7468321B2 (en) Application of impressed-current cathodic protection to prevent metal corrosion and oxidation
JPH11274201A (en) Manufacture of semiconductor device
JP4797368B2 (en) Manufacturing method of semiconductor device
JPH06196846A (en) Forming of copper circuit pattern on ceramic substrate
JP3561582B2 (en) Method for manufacturing semiconductor device
JP4134770B2 (en) Semiconductor device and manufacturing method thereof
JP2003301293A (en) Production method for semiconductor device
JPS59121954A (en) Manufacture of semiconductor device
JP2000049181A (en) Semiconductor device and production thereof
JP2010062175A (en) Method for manufacturing semiconductor device
JPH04217324A (en) Manufacture of semiconductor device
JP4157693B2 (en) Semiconductor device and manufacturing method thereof
JP3546317B2 (en) Bump electrode manufacturing method
JP2005290444A (en) Golden electrolytic stripping liquid and electrolytic stripping method using the same
US7524432B2 (en) Metal pattern forming method
JPH05109714A (en) Manufacture of semiconductor device
JPS6164140A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees