JPH11271714A - アレイ基板、液晶表示装置及びその駆動方法 - Google Patents

アレイ基板、液晶表示装置及びその駆動方法

Info

Publication number
JPH11271714A
JPH11271714A JP7605698A JP7605698A JPH11271714A JP H11271714 A JPH11271714 A JP H11271714A JP 7605698 A JP7605698 A JP 7605698A JP 7605698 A JP7605698 A JP 7605698A JP H11271714 A JPH11271714 A JP H11271714A
Authority
JP
Japan
Prior art keywords
video signal
voltage
line
liquid crystal
signal voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7605698A
Other languages
English (en)
Inventor
Atsushi Hanari
成 淳 羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7605698A priority Critical patent/JPH11271714A/ja
Publication of JPH11271714A publication Critical patent/JPH11271714A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 低消費電力で、ICに過負荷がかからず、書
き込み時間も短いアレイ基板、液晶表示装置及びその駆
動方法を提供することを目的とする。 【解決手段】 マトリクス状に配置された複数の画素
と、前記複数の画素の少なくともいずれかに接続された
複数の映像信号線と、前記複数の映像信号線のそれぞれ
に対して、間欠的に映像信号電圧を印加する手段と、前
記複数の映像信号線のそれぞれに対して、前記映像信号
電圧を印加するに先だって、前記映像信号電圧を超えな
い電圧を印加する手段と、を設けることによりICの負
荷を軽減することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アレイ基板、液晶
表示装置及びその駆動方法に関する。さらに詳しくは、
本発明は、信号線に信号電圧を印加するに先だって所定
の基準電位を印加するようにしたアレイ基板、液晶表示
装置及びその駆動方法に関する。
【0002】
【従来の技術】これまで液晶表示装置は、非晶質(アモ
ルファス)シリコンTFT(Thin Film Transistor)を
用いたアクティブマトリクス方式によるものが主流であ
った。しかし、近年、多結晶(ポリ)シリコンTFTを
用いたものが開発されている。ポリシリコンはアモルフ
ァスシリコンと単結晶シリコンとの中間的な性質を持
ち、その移動度は10〜200cm2/Vs程度の値を
有する。ポリシリコンを用いれば、周辺回路を形成する
ことが可能になり、アモルファスシリコンを用いた液晶
表示装置とは異なった回路構成を採用することが可能に
なる。すなわち、周辺回路を液晶表示パネルのガラス基
板(アレイ基板)上に画素部と同時に形成することがで
きる。従って、駆動回路を、ガラス基板上に形成する内
部駆動回路と、ガラス基板の外部においてPCB(prin
ted circuit board)を用いて構成する外部駆動回路と
に分割することができる。
【0003】例えば、データを転送するシフトレジスタ
部分をガラス基板上にポリシリコンTFTを用いて形成
し、外部回路からデータをバスラインで入力してシフト
レジスタで順次伝送する方式をとることが可能である。
この方式によれば、電源線とデータバスの本数と回路制
御信号だけを接続すればよく、外部回路が簡略化できる
という利点があった。加えて、液晶表示装置に振動が加
わった際に接続部分が少ないことで外部駆動回路を容易
に固定できるため、接続部分にかかる応力が緩和され、
信頼性が増すという利点があった。
【0004】図12は、外部駆動回路と内部駆動回路の
概略構成を表すブロック図である。一般的な動作方式の
場合には、例えば外部PC(personal computer)本体
からデジタル信号として入力されたデータ信号、クロッ
ク信号、タイミング制御信号は、制御用ICに入力され
る。制御用ICは、あらかじめ決められたタイミングで
液晶駆動用ICにデータ信号、クロック信号、制御信号
を転送する。データ信号は、液晶駆動用ICでVREF
生回路から供給される基準電圧を元にしてデジタル信号
からアナログ信号に変換され、液晶表示パネルのアレイ
基板に供給される。この場合、通常用いられるVREF
生回路では、ある階調に対して決められた電圧を発生す
るように構成されている。図13は、このようなデジタ
ル信号の階調とアナログ信号電圧との関係を例示するグ
ラフ図である。
【0005】図12に示した回路においては、内部駆動
回路を、データを順次転送するシフトレジスタ部と入力
したデータを選択するスイッチ部とによって構成するこ
とが可能である。この場合、シフトレジスタは、外部か
らのスタート信号によってブロック毎に順次データを転
送する。各ブロックではシフトレジスタの出力信号を受
けて、各ブロックのスイッチを制御する。外部駆動回路
から供給されるデータ信号は、アレイ基板上に形成され
たデータバスラインを経てスイッチに供給され、アナロ
グスイッチの開閉に従って、画面に垂直に配置された信
号線に伝達され、画素に供給される。
【0006】
【発明が解決しようとする課題】しかし、このような回
路構成の場合には、外部駆動回路からデータを供給する
際に用いられる駆動用のアンプは、データバスラインと
アナログスイッチと画面に縦方向に配線された信号線と
画素とが負荷として接続されることとなる。その結果と
して、信号線の電位を所定の時間内に所望の電位に上昇
させるために、駆動用のアンプは非常に大きな電流供給
能力を有する必要がある。すなわち、従来の回路の場
合、大きな負荷の電位を短時間に変化させるためには、
十分な電流供給能力を持った出力アンプが必要になる。
【0007】しかし、こうした出力アンプは消費電力が
大きいという問題があった。液晶表示装置は、ノート型
コンピュータなどの各種携帯機器に利用されることが多
く、消費電力の低減が強く要求されている。逆に、消費
電力を抑えると十分な電流供給能力が得られず、所定時
間内に規定の電位に負荷を駆動できないという問題が生
じていた。
【0008】一方、液晶にかける電位は、コモン電位に
対して正側と負側とを交互に印加する交流駆動方式が一
般的であり、入力信号を切り替える方法と正負2種の入
力信号のいずれかを選択する方法のいずれかを用いるこ
とができる。図12の内部駆動回路において、後者の方
法をとった場合を考える。この場合、入力データとし
て、正側信号と負側信号を入力する。アナログスイッチ
は予め決められたタイミングに従って、正側と負側のい
ずれかを選択する働きをする。外部駆動回路からは、正
側、負側それぞれのデータ信号を入力する。このとき、
単独のICで正負両側の信号を出力するためには、通常
の信号振幅のおよそ2倍の振幅が必要となり、耐圧の大
きなICが必要となる。通常、耐圧の大きなICは、単
価が割高でコストアップにつながり、電源電圧が増大す
るために消費電力の増加も生じるという問題があった。
【0009】これに対して、正側、負側を別のICで駆
動する方法が提案されている。ところが、この方法の場
合には、ICの駆動状態に次のような問題を生じる。す
なわち、正負極性を切り替える瞬間に、ICの電源電圧
を超える電圧がICの出力端子にかかり、ICに過負荷
となる可能性がある。さらに、信号線への書き込み時間
が増大し、書き込み不足を生じる場合がある。
【0010】図14は、このような問題を説明するため
のタイミング図である。すなわち、同図においては、デ
ータ信号の中心電圧を5Vとした交流駆動方式で黒を表
示する場合を例に説明する。この場合、正側で黒レベル
を表示した後、負側で黒を表示を表示することになる。
すなわち、正側の黒レベルである例えば約9Vから、負
側の黒レベルである約1Vへ信号電圧を変化させること
が必要になる。
【0011】この際、負側のICは、負荷として9Vの
電位が保持されている信号線に対して1Vの信号出力で
黒レベルを書き込む必要がある。しかし、負側のICと
して電源電圧5VとOVの範囲で動作するものを使用し
た場合には、電源電圧以上の負荷でICを駆動すること
になる。逆に、負側で黒表示した後、正側で黒表示する
際には、1Vに保持されている信号線を9Vにする必要
がある。この際に、正側のIC電源を10Vと5Vとし
て駆動していれば、ICの電源電圧を越えた1Vの電圧
がICにかかってしまう。このように、交流駆動方式を
採用した場合に、ICに過負荷がかかり、また信号線へ
の書き込み時間が増大するという問題があった。
【0012】以上説明したように、内部駆動回路にアナ
ログスイッチを用いた液晶表示装置においては、十分な
電流供給能力を持った出力アンプが必要とされるために
消費電力が大きいという問題があった。また、交流駆動
方式をとる場合に、ICに過負荷がかかり、あるいはデ
ータ書き込み不足が生じる、さらにはコストの上昇を招
くという問題があった。
【0013】本発明は、かかる問題点に鑑みてなされた
ものである。すなわち、その目的は、低消費電力で、I
Cに過負荷がかからず、書き込み時間も短いアレイ基
板、液晶表示装置及びその駆動方法を提供することにあ
る。
【0014】
【課題を解決するための手段】すなわち、本発明のアレ
イ基板は、マトリクス状に配置された複数のスイッチン
グ素子と、前記複数のスイッチング素子の少なくともい
ずれかに接続された複数の映像信号線と、映像信号を供
給するデータバスラインと、前記複数の映像信号線のそ
れぞれに接続され、前記データバスラインから前記映像
信号線への前記映像信号の供給を制御する第1のスイッ
チング素子と、前記データバスラインとは異なる電源線
と、前記複数の映像信号線のそれぞれに接続され、前記
電源線から前記信号線への電圧の供給を制御する第2の
スイッチング素子と、を備えたことを特徴とする。
【0015】ここで、前記データバスラインは、前記映
像信号のうちの正極信号を供給する第1のデータバスラ
インと、前記映像信号のうちの負極信号を供給する第2
のデータバスラインと、を含み、前記第1のスイッチン
グ素子は、前記第1のデータバスラインに接続された正
極側のスイッチング素子と、前記第2のデータバスライ
ンに接続された負極側のスイッチング素子と、を含むも
のとして構成されていることを特徴とする。
【0016】また、前記電源線は、少なくとも2以上の
配線を含み、前記第2のスイッチング素子は、前記電源
線の前記配線のそれぞれと前記信号線との間に設けられ
たものとして構成されていることを特徴とする。
【0017】さらに、前記第2のスイッチング素子は、
前記複数の信号線のそれぞれの両端付近にそれぞれ設け
られていることを特徴とする。
【0018】または、本発明のアレイ基板は、マトリク
ス状に配置された複数の画素と、前記複数の画素の少な
くともいずれかに接続された複数の映像信号線と、前記
複数の映像信号線のそれぞれに対して、間欠的に映像信
号電圧を印加する手段と、前記複数の映像信号線のそれ
ぞれに対して、前記映像信号電圧を印加するに先だっ
て、前記映像信号電圧を超えない電圧を印加する手段
と、を備えたことを特徴とする。
【0019】一方、本発明の液晶表示装置は、マトリク
ス状に配置された複数のスイッチング素子と、前記複数
のスイッチング素子の少なくともいずれかに接続された
複数の映像信号線と、映像信号電圧を供給するデータバ
スラインと、前記複数の映像信号線のそれぞれに接続さ
れ、前記データバスラインから前記映像信号線への前記
映像信号電圧の供給を制御する第1のスイッチング素子
と、基準電位に接続された電源線と、前記複数の映像信
号線のそれぞれに接続され、前記電源線から前記信号線
への前記基準電位の供給を制御する第2のスイッチング
素子と、を備え、前記信号線への前記映像信号電圧の供
給に先だって、前記基準電位が供給されるものとして構
成されたことを特徴とする。
【0020】ここで、前記データバスラインは、前記映
像信号電圧のうちの正極信号電圧を供給する第1のデー
タバスラインと、前記映像信号電圧のうちの負極信号電
圧を供給する第2のデータバスラインと、を含み、前記
第1のスイッチング素子は、前記第1のデータバスライ
ンに接続された正極側のスイッチング素子と、前記第2
のデータバスラインに接続された負極側のスイッチング
素子と、を含み、前記信号線への前記映像信号電圧の供
給は、前記正極信号電圧と前記負極信号電圧とが交互に
供給されるものとして構成されていることを特徴とす
る。
【0021】また、前記基準電位は、前記正極信号電圧
の最大値と前記負極信号電圧の最小値との中間値の電圧
であることを特徴とする。
【0022】または、前記基準電位は、正極側の第1の
基準電位と、負極側の第2の基準電位を含み、前記電源
線は、前記第1の基準電位に接続された第1の電源線
と、前記第2の基準電位に接続された第2の電源線とを
含み、前記第2のスイッチング素子は、前記第1の電源
線と前記信号線との間に設けられたスイッチング素子
と、前記第2の電源線と前記信号線との間に設けられた
スイッチング素子とを含み、前記信号線への前記正極信
号電圧の供給に先だって前記第1の電源線から前記第1
の基準電位が供給され、前記信号線への前記負極信号電
圧の供給に先だって前記第2の電源線から前記第2の基
準電位が供給されるものとして構成されていることを特
徴とする。
【0023】ここで、前記第2のスイッチング素子は、
前記複数の信号線のそれぞれの両端付近にそれぞれ設け
られていることを特徴とする。
【0024】または、本発明の液晶表示装置は、マトリ
クス状に配置された複数の画素と、前記複数の画素の少
なくともいずれかに接続された複数の映像信号線と、前
記複数の映像信号線のそれぞれに対して、間欠的に映像
信号電圧を印加する手段と、前記複数の映像信号線のそ
れぞれに対して、前記映像信号電圧を印加するに先だっ
て、前記映像信号電圧の振幅を超えない基準電圧を印加
する手段と、を備えたことを特徴とする。
【0025】一方、本発明の液晶表示装置の駆動方法
は、マトリクス状に配置された複数の画素と、前記複数
の画素の少なくともいずれかに接続された複数の映像信
号線と、を有する液晶表示装置の駆動方法であって、前
記複数の映像信号線のそれぞれに対して、間欠的に映像
信号電圧を印加するとともに、前記映像信号電圧を印加
するに先だって、前記映像信号電圧を超えない基準電圧
を印加することを特徴とする。
【0026】または、本発明の液晶表示装置の駆動方法
は、マトリクス状に配置された複数の画素と、前記複数
の画素の少なくともいずれかに接続された複数の映像信
号線と、を有する液晶表示装置の駆動方法であって、
前記複数の映像信号線のそれぞれに対して、正極の映像
信号電圧と負極の映像信号電圧とを交互に印加するとと
もに、前記映像信号電圧を印加するに先だって、前記正
極の映像信号電圧と前記負極の映像信号電圧との間の電
圧の基準電圧を印加することを特徴とする。
【0027】ここで、前記基準電圧は、前記正極の映像
信号電圧の最大値と前記負極の映像信号電圧の最小値と
の中間値の電圧であることを特徴とする。
【0028】または、本発明の液晶表示装置の駆動方法
は、マトリクス状に配置された複数の画素と、前記複数
の画素の少なくともいずれかに接続された複数の映像信
号線と、を有する液晶表示装置の駆動方法であって、前
記複数の映像信号線のそれぞれに対して、正極の映像信
号電圧と負極の映像信号電圧とを交互に印加するととも
に、前記正極の映像信号電圧を印加するに先だって、前
記正極の映像信号電圧と同じかそれよりも低い第1の基
準電圧を印加し、前記負極の映像信号電圧を印加するに
先だって、前記負極の映像信号電圧と同じかそれよりも
高い第2の基準電圧を印加することを特徴とする。
【0029】ここで、前記基準電圧を前記信号線の両端
側からそれぞれ印加することを特徴とする。
【0030】本発明によれば、以上の構成により、外部
駆動回路に設けた出力アンプが供給すべき電圧振幅を低
減でき、より消費電力の小さなアンブで駆動回路を構成
することができる。また、外部駆動回路に設けた信号線
書き込みのためのICの出力ピンに過大な電圧が印加さ
れることを防止できることに加え、セトリング時間を短
縮することもできる。
【0031】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図1は、本発明
による液晶表示装置の要部構成を表す概略回路図であ
る。すなわち、本発明の液晶表示装置は、画像表示部に
画素TFT6がマトリクス状に配置されている。それぞ
れのTFT6には、画素電極を介して液晶層2が接続さ
れ、この液晶層2と並列に補助容量4が接続されてい
る。
【0032】画像表示部には、ゲート信号線8と映像信
号線10とが縦横に配線されている。画素TFT6のゲ
ートは、ゲート信号線8のいずれかに接続され、ソース
またはドレインは映像信号線10のいずれかに接続され
ている。映像信号線10の一端には、スイッチ12を介
してデータバスライン14が接続されている。一般的に
は、データバスラインは、複数本の配線からなる場合が
多いが、本願明細書においては、説明の便宜上1本のみ
を表す。また、スイッチ12の制御端子は、制御回路1
6に接続されている。
【0033】一方、映像信号線10の他端は、スイッチ
22を介して基準電位24に接続されている。また、ス
イッチ22の制御端子は、制御回路26に接続されてい
る。ここで、液晶層2に接する画素電極までの回路部分
は、液晶表示パネルのアレイ基板上に集積することがで
きる。
【0034】図1に示した液晶表示装置においても、通
常の動作は従来の液晶表示装置と同様に行われる。すな
わち、データバスライン14を介して画面の縦方向に配
設された映像信号線10にデータ信号を供給し、選択さ
れたゲート信号線8にゲート信号を伝送し、これらが交
差する位置の画素に電荷を書き込むという動作が行われ
る。この動作は、液晶表示装置の外部から入力されたデ
ータ信号に対して、外部駆動回路内に設けられれた制御
用ICによってなされる。ここで外部駆動回路とは、ア
レイ基板の外部で液晶表示装置内に配置された回路をさ
す。
【0035】図2は、図1の回路の動作を説明するタイ
ミング図である。すなわち、同図には、スイッチ22の
制御信号と、スイッチ12の制御信号と、信号線電位
と、ある信号線に書き込むべきデータ信号を表す。ここ
で、信号線電位は、スイッチ22を介して信号線10に
書き込まれた電圧とデータ入力信号との和である。ここ
では、画素に信号を書き込む毎に、信号線に基準電位も
書き込む場合を示す。
【0036】スイッチ12に制御信号を送る制御回路1
6は、シフトレジスタを有し、このシフトレジスタから
の出力が制御信号として用いられる。この制御信号は、
外部駆動回路から入力するシフトレジスタのスタート信
号とクロック信号とにより、あらかじめ設計したタイミ
ングで出力される。スイッチ12が開くタイミングは、
スイッチ22が閉じるタイミングとほぼ同時であるが、
データバス信号のデータ書き込みを阻害しない時間で開
く必要がある。つまり、データ書き込みが完了してから
スイッチ12が開き、スイッチ22が閉じるようにされ
る。
【0037】基準電位の書き込みは、100〜200n
s程度の時間で十分であるので、スイッチ22が閉じて
いる時間は100ns以上に設定すればよい。
【0038】画面に縦方向に配線された信号線10の電
位は、スイッチ22が閉じて基準電位Vaになった後、
スイッチ22が開いてスイッチ12が閉じることによ
り、所定のデータ信号電圧まで上昇する。スイッチ12
が開いた後は、その電位が保持され、所定のゲート信号
線にゲート信号が印加されることにより所定の画素への
信号の書き込みが実施される。この動作は、通常は1水
平周期ごとに行われる。
【0039】本発明によれば、データバスライン14か
ら信号線10に対する信号の書き込みに先だって基準電
位Vaが書き込まれるため、最大振幅まで書き込む場合
であっても、書き込みの際の電圧振幅が小さくて済む。
従って、従来よりも駆動能力の小さい駆動ICを用いる
ことができ、消費電力を低減することができる。また、
同じ駆動能力を持った駆動ICを用いた場合には、セト
リング時間が短縮されるという効果が得られる。
【0040】比較のために、従来の液晶表示装置の動
作、すなわち基準電位の書き込みが行われない場合の信
号線の電位波形を、図2の信号線電位のグラフ中に破線
で示す。従来の場合は、画素への書き込みが実施された
後、信号線の電位は不定となるが、スイッチ12が閉じ
た際に、データバスラインの電位へ遷移する。ここで、
データバスラインの電位は、データとデータとの間の状
態であるため、多くの場合、対向電極すなわちコモン電
位に近い、最も低い電位となる。そのため、従来の場合
は、図2に破線で示したように、データバスラインの電
位と同じ低い電位になった信号線に対して書き込みを行
う必要があるため、書き込むべき電圧振幅が大きく、本
発明に比ベセトリングタイムも大きい。
【0041】本発明においては、セトリング時間を同じ
にする場合には、電圧の立ち上がりを緩和できるため
に、駆動用ICの出力バッファの能力が小さくてすむ。
なお、図2においては、タイミングの一例を示したが、
本発明はこれに限定されるものではなく、画面駆動条件
によって、適宜適切なタイミングを用いることができ
る。
【0042】図3は、外部駆動回路と内部駆動回路の概
略構成を表すブロック図である。同図においては、外部
駆動回路は、液晶表示パネルの外部に設けられた回路部
分であり、内部駆動回路は、液晶表示パネルのアレイ基
板上に集積化された回路部分とすることができる。同図
を参照しつつ本発明の液晶表示装置の動作を説明すると
以下の如くである。
【0043】まず、従来の場合と同様に外部PCなどか
らのデジタル信号として、データ信号とクロック信号と
制御信号とが制御用ICに入力される。制御用ICは、
所定のタイミングでデータ信号とクロック信号と制御信
号とを液晶駆動用ICに伝送する。同時に、データ信号
に応じてスイッチ22の制御信号を発生し、アレイ基板
に入力する。液晶駆動用ICの動作は、従来の回路と同
様とすることができる。すなわち、液晶駆動用ICは、
デジタル信号をVREF発生回路に応じてアナログ信号に
変換して、アレイ基板に配設されたデータバスラインに
供給する。
【0044】VREF発生回路も従来と同様の構成とする
ことができ、例えば電源電圧を抵抗分割することにより
各階調に相当する基準電圧を得る。図1において示した
基準電位Vaは、これらの基準電圧のいずれか一つを選
択すればよい。たとえば、階調の中間に相当する電圧に
設定すれば、この電圧は、個々のアレイ基板の特性によ
って調整することも可能である。極性反転を実施する際
には、それぞれの極性におけるVREF電圧に従って適切
な基準電位を設定すればよい。なお、図3には、本発明
の液晶表示装置の主要な部分のみを記載しており、従来
の回路と共通な他の部分は省略した。また、ここで示し
た液晶駆動用ICは、単一のICでも複数のICでも良
く、また、他の電気素子や回路も包含することもでき
る。
【0045】以上説明したように、本発明によれば、あ
らかじめ基準電位を信号線に書き込むことによって、液
晶駆動用ICが駆動すべき電圧振幅は半分となり、駆動
能力が小さな出力バッファを用いることができるため
に、消費電力を低減できる。また、セトリング時間の短
縮も容易となる。
【0046】次に、本発明を交流駆動方式に応用した場
合の実施の形態について説明する。図4は、本発明によ
る交流駆動の動作を説明するタイミング図である。ここ
で用いる液晶表示装置の回路構成は、図1に示したもの
と同様のものとすることができる。従って、以下では、
図1も参照しつつ説明する。
【0047】交流駆動方式においては、液晶画素に正側
と負側のデータを交互に書き込む。従って、1垂直周期
あるいは1水平周期ごとに、図4に示したように、デー
タバスライン14に供給する外部データ信号の極性を反
転する。そして、極性を反転する際に、スイッチ12を
開き、スイッチ22を閉じて信号線10に基準電位を供
給する。この場合に基準電位Vaは、図4に示したよう
に、正極信号電圧と負極信号電圧との中間の電位とす
る。このようにすれば、外部の駆動回路に負荷をかける
ことなく信号線の極性を反転させることができる。
【0048】図4のタイミングチャートに示したよう
に、水平あるいは垂直周期のいずれの場合にも、データ
の極性反転に合せて、スイッチの制御信号を切り替えれ
ばよい。信号線を基準電位Vaにする時間は、通常10
0ns以下で足りるので、スイッチ22を閉じる時間は
立ち上がりと立ち下がりを考慮しても300ns以下で
良い。また、基準電位Vaについては、例えば、正極電
位が9ボルトで負極電位が1ボルトの場合には、基準電
位Vaをこれらの中間の5ボルト前後とすることができ
る。
【0049】通常、書き込むべき信号振幅が大きいと、
駆動するICも多大な負荷を駆動する能力が必要にな
り、消費電力が増大する。本発明によれば、信号線10
に対する信号書き込みの際の電圧振幅が半分ですむこと
から、外部ICの駆動能力を削減することができ、低消
費電力化の効果が得られる。また、駆動するICの駆動
能力を同じとする場合には、信号振幅の小さい方が、目
標電圧に達する時間も少なくてすむ。つまり、信号の書
き込み時間を短縮することができるという効果を得るこ
とができる。
【0050】次に、液晶駆動用の回路として、正負の書
き込みをそれぞれ別のICで行う場合について説明す
る。図5は、本発明の第2の液晶表示装置の要部を表す
概略回路図である。すなわち、同図の液晶表示装置にお
いても、画像表示部に画素TFT6がマトリクス状に配
置されている。それぞれのTFT6には、画素電極を介
して液晶層2が接続され、この液晶層2と並列に補助容
量4が接続されている。
【0051】画像表示部には、ゲート信号線8と映像信
号線10とが縦横に配線されている。画素TFT6のゲ
ートは、ゲート信号線8のいずれかに接続され、ソース
またはドレインは映像信号線10のいずれかに接続され
ている。
【0052】本実施形態においては、映像信号線10の
一端には、スイッチ32とスイッチ42とを介して正負
のデータバスライン34、44が接続されている。一般
的には、データバスラインは、複数本の配線からなる場
合が多いが、本願明細書においては、説明の便宜上それ
ぞれ1本のみとして表す。また、スイッチ32、42の
制御端子は、制御回路36、46に接続されている。
【0053】一方、映像信号線10の他端は、スイッチ
52、62を介して基準電位54、64に接続されてい
る。また、スイッチ52、62の制御端子は、制御回路
56、66に接続されている。
【0054】同図に示した回路も、液晶層2に接する画
素電極までの回路部分は、液晶表示パネルのアレイ基板
上に集積することができる。
【0055】図6は、図5の液晶表示装置の動作を説明
するタイミング図である。すなわち、同図は、各スイッ
チの動作タイミングと信号線の電位とを表す。ここで
は、信号極性を反転する交流駆動の場合の動作を例示し
た。
【0056】まず、ある1水平周期期間中に、スイツチ
32を閉じて画面表示部に縦方向に配設されたいずれか
の信号線を介して、正極の信号を画素に書き込む場合を
考える。この際に、まず、スイツチ52を閉じ、スイツ
チ62を開いて、正側の基準電位Vaを信号線10を書
き込む。その後、スイッチ52を開いてスイッチ32を
閉じ、正極側の液晶駆動用ICから所定の信号電位を書
き込む。その後、スイッチ32を開いて、所定のゲート
信号線8にゲート信号を印加し、画素TFT6をオンに
して画素2への書き込みを行う。
【0057】次の1水平周期間では、信号線10に負側
の信号を書き込む。この際にまず、スイツチ52を開
き、スイツチ62を閉じて負側の基準電位Vbを信号線
10に書き込む。次に、スイツチ62を開いてスイツチ
42を閉じ、負極側の液晶駆動用ICから所定の電位を
書き込む。その後、スイツチ42を開き、所定のゲート
信号線8にゲート信号を印加することによって画素2へ
信号を書き込む。
【0058】信号線に対する、信号極性の反転は、1水
平周期ごとあるいは1垂直周期ごとに行われる。正側の
基準電位Vaは正極側のVREFと共通電位Vcomとの中間
の電位とし、負側の基準電位Vbは、負極側のVREF
と共通電位Vcomとの中間の電位に設定すればよい。こ
こで、共通電位Vcomは、一般的には、液晶層の対向電
極に印加される電位である。
【0059】図6に破線で示した従来の液晶表示装置の
信号線の電位と比較すると、本発明の場合には、スイッ
チ32、42を閉じる瞬間の信号線の電位が基準電位V
a、Vbまで緩和されていることが分かる。すなわち、
本実施形態においても、スイッチ32、42を介した信
号の書き込みの際に、予め信号線を所望の極性の中間電
位にしておくので、書き込みに際しての電圧振幅を大幅
に小さくすることができる。その結果として、駆動用I
Cの負荷が大幅に軽減され、セトリング時間が短縮さ
れ、あるいは立ち上がり時間の緩和による消費電力の低
減が図れる。
【0060】図6においては、動作タイミングの一例を
示したが、本発明はこれに限定されるものではなく、画
面駆動条件によって、適宜タイミングを調整することが
できる。
【0061】図7は、図5に例示した液晶表示装置の回
路のブロック図である。図3に例示したものと比べる
と、正極側と負極側とにそれぞれ液晶駆動用IC、V
REF発生回路、スイッチを有し、信号電圧と基準電圧を
それぞれの極性において制御する点が異なる。これら以
外の点は、図3に例示したものと同様とすることができ
るのでその構成と動作についての詳細な説明は省略す
る。また、同図における外部駆動回路と内部駆動回路の
区別も一例に過ぎず、例えば、駆動用ICやVREF発生
回路などを内部駆動回路に含めて構成しても良い。
【0062】次に、本発明の変形例について説明する。
図8は、本発明の第3の液晶表示装置の要部構成を表す
概略回路図である。すなわち、同図の液晶表示装置にお
いても、画像表示部に画素TFT6がマトリクス状に配
置されている。それぞれのTFT6には、画素電極を介
して液晶層2が接続され、この液晶層2と並列に補助容
量4が接続されている。
【0063】画像表示部には、ゲート信号線8と映像信
号線10とが縦横に配線されている。画素TFT6のゲ
ートは、ゲート信号線8のいずれかに接続され、ソース
またはドレインは映像信号線10のいずれかに接続され
ている。
【0064】本実施形態においては、映像信号線10の
一端には、スイッチ32とスイッチ42とを介して正負
のデータバスライン34、44が接続されている。一般
的には、データバスラインは、複数本の配線からなる場
合が多いが、本願明細書においては、説明の便宜上それ
ぞれ1本のみとして表す。また、スイッチ32、42の
制御端子は、制御回路36、46に接続されている。
【0065】一方、映像信号線10の他端は、スイッチ
22を介して基準電位24に接続されている。また、ス
イッチ22の制御端子は、制御回路26に接続されてい
る。同図に示した回路も、液晶層2に接する画素電極ま
での回路部分は、液晶表示パネルのアレイ基板上に集積
することができる。
【0066】図9は、図8の液晶表示装置の動作を説明
するタイミング図である。すなわち、同図は、各スイッ
チの動作タイミングと信号線の電位とを表す。ここで
は、信号極性を反転する交流駆動の場合の動作を例示し
た。すなわち、共通電位Vcomを5ボルトとし、正極側
においては5ボルトから9ボルトまでの間の信号が印加
され、負極側においては5ボルトから1ボルトまでの間
の信号が印加される場合を例示した。
【0067】本実施形態においても図5に関して前述し
たものと同様に、信号線10に接続したスイッチ32、
42の開閉を制御して交流駆動が行われる。すなわち、
ある1水平周期期間中に、ここでアナログスイッチ32
を閉じて正極側の信号を画素に書き込んだとする。次の
水平期間に移行する前にアナログスイッチ32を開き、
アナログスイッチ22を閉じ、信号線の電位を基準電位
たとえば共通電位Vco mとする。次に、スイッチ22を
開き、スイッチ42を閉じて次の水平周期に負極側の信
号を書き込む。信号線10電位は、正極側から負極側に
移行する際、例えば正極側の黒レベルである9ボルトか
ら、一旦データの共通電位である5ボルトに落とされ、
その後、負極側の黒レベルである1ボルトに遷移する。
負極側から正極側に移行する際にも、一旦共通電位に昇
圧される。その結果として、正極側、負極側の駆動用I
Cによる信号書き込みの際に、ICの出力端子に電源電
位以上の負荷がかからない。従って、耐圧の低いICを
用いることができ、消費電力を低減することができる。
また、負荷の電位の変化分が小さくなるため、セトリン
グ時間が低減するという効果もある。
【0068】次に、本発明のさらなる変形例について説
明する。図10は、本発明の第4の液晶表示装置の要部
構成を表す概略回路図である。すなわち、同図の液晶表
示装置は、基準電位に接続するスイッチを信号線の両端
に配置した例を示す。すなわち、信号線10の一端に
は、スイッチ22を介して基準電位24が接続され、信
号線10の他端には、スイッチ72を介して基準電圧7
4が接続されている。それぞれのスイッチには、制御回
路26、76が接続されている。これ以外の部分は、図
8に示したものと概略同一とすることができるので、同
一の符合を付して詳細な説明は省略する。
【0069】本実施形態によれば、信号線10の両端か
ら基準電位24、74を供給することができるので、信
号線10の電位が安定するまでの時間が短くて済むとい
う利点がある。
【0070】図11は、図10の液晶表示装置の動作を
説明するタイミング図である。すなわち、同図は、各ス
イッチの動作タイミングと信号線の電位とを表す。ここ
でも、信号極性を反転する交流駆動の場合の動作を例示
した。すなわち、共通電位Vcomを5ボルトとし、正極
側においては5ボルトから9ボルトまでの間の信号が印
加され、負極側においては5ボルトから1ボルトまでの
間の信号が印加される場合を例示した。
【0071】本実施形態においても図5に関して前述し
たものと同様に、信号線10に接続したスイッチ32、
42の開閉を制御して交流駆動が行われる。すなわち、
ある1水平周期期間中に、ここでアナログスイッチ32
を閉じて正極側の信号を画素に書き込んだとする。次の
水平期間に移行する前にアナログスイッチ32を開き、
アナログスイッチ22と72を閉じ、信号線10の両端
から電位を印加して、基準電位たとえば共通電位Vcom
とする。次に、スイッチ22、72を開き、スイッチ4
2を閉じて次の水平周期に負極側の信号を書き込む。信
号線10電位は、正極側から負極側に移行する際、例え
ば正極側の黒レベルである9ボルトから、一旦データの
共通電位である5ボルトに落とされ、その後、負極側の
黒レベルである1ボルトに遷移する。負極側から正極側
に移行する際にも、一旦共通電位に昇圧される。その結
果として、正極側、負極側の駆動用ICによる信号書き
込みの際に、ICの出力端子に電源電位以上の負荷がか
からない。従って、耐圧の低いICを用いることがで
き、消費電力を低減することができる。また、負荷の電
位の変化分が小さくなるため、セトリング時間が低減す
るという効果もある。特に、本実施形態によれば、信号
線10の両端から基準電位を印加するので、その立ち上
がり時間を短縮することができるという利点がある。
【0072】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明は、これらの具
体例に限定されるものではない。例えば、図10に示し
たように、信号線の両側にスイッチを介して基準電位を
設ける構成は、前述した図1または図5の構成について
も同様に適用することができ、同様の効果を得ることが
できる。
【0073】また、本発明において設ける基準電位の電
圧は、映像信号の電圧振幅を超えるものでなければ良
い。例えば、映像信号が正極の電圧の場合には、基準電
圧としては、その映像信号電圧と同一がそれよりも低い
電圧であれば良い。同様に、映像信号が負極側の信号の
場合には、基準電圧としては、その映像信号電圧と同一
がそれよりも高い電圧であれば良い。
【0074】さらに信号線に対して供給する映像信号の
電圧が所定の基準電圧に満たないものである場合には、
基準電圧の供給を停止するようにしても良い。例えば、
映像信号のレベルと基準電圧とを比較する回路を設け、
その比較の結果、映像信号が基準信号よりも小さい振幅
幅のものである場合には、基準電圧を印加するスイッチ
をオンしないようにすることもできる。
【0075】
【発明の効果】以上説明したように、本発明によれば、
信号線の電位を、一旦、信号振幅の中間に設定した基準
電位にすることができることから、外部液晶駆動用IC
の負荷を軽減し、消費電力を低下させ、セトリング時間
を短縮することができる。
【0076】また、本発明によれば、交流駆動方式にお
ける信号の極性反転の際に、信号線の電位を、一旦、基
準電位にすることができることから、駆動用ICに電源
電圧を超えた過大な負荷をかけることがなくなり、か
つ、セトリング時間の短縮が可能になる。
【0077】すなわち、本発明によれば、液晶表示装置
の表示品質を低下させることなく消費電力を低減するこ
とが可能となる。また、従来よりも耐圧の低いICを用
いることが可能となり液晶表示装置のコストを低下する
こともできる。その結果として、ノート型コンピュータ
や各種の携帯用情報機器などに広範に応用することが可
能となり、電池の寿命も伸ばすことができるようにな
る。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の要部構成を表す概
略回路図である。
【図2】図1の回路の動作を説明するタイミング図であ
る。
【図3】外部駆動回路と内部駆動回路の概略構成を表す
ブロック図である。
【図4】本発明による交流駆動の動作を説明するタイミ
ング図である。
【図5】本発明の第2の液晶表示装置の要部を表す概略
回路図である。
【図6】図5の液晶表示装置の動作を説明するタイミン
グ図である。
【図7】図5に例示した液晶表示装置の回路のブロック
図である。
【図8】本発明の第3の液晶表示装置の要部構成を表す
概略回路図である。
【図9】図8の液晶表示装置の動作を説明するタイミン
グ図である。
【図10】本発明の第4の液晶表示装置の要部構成を表
す概略回路図である。
【図11】図10の液晶表示装置の動作を説明するタイ
ミング図である。
【図12】外部駆動回路と内部駆動回路の概略構成を表
すブロック図である。
【図13】デジタル信号の階調とアナログ信号電圧との
関係を例示するグラフ図である。
【図14】従来の液晶表示装置の動作を説明するための
タイミング図である。
【符号の説明】
2 液晶 4 補助容量 6 画素TFT 8 ゲート信号線 10 信号線 12、22、32、42、52、62、72 アナログ
スイッチ 14、34、44 データバスライン 24、54、64 基準電位 16、26、36、46、56、66、76 制御回路

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】マトリクス状に配置された複数のスイッチ
    ング素子と、 前記複数のスイッチング素子の少なくともいずれかに接
    続された複数の映像信号線と、 映像信号を供給するデータバスラインと、 前記複数の映像信号線のそれぞれに接続され、前記デー
    タバスラインから前記映像信号線への前記映像信号の供
    給を制御する第1のスイッチング素子と、 前記データバスラインとは異なる電源線と、 前記複数の映像信号線のそれぞれに接続され、前記電源
    線から前記信号線への電圧の供給を制御する第2のスイ
    ッチング素子と、 を備えたことを特徴とするアレイ基板。
  2. 【請求項2】前記データバスラインは、前記映像信号の
    うちの正極信号を供給する第1のデータバスラインと、
    前記映像信号のうちの負極信号を供給する第2のデータ
    バスラインと、を含み、 前記第1のスイッチング素子は、前記第1のデータバス
    ラインに接続された正極側のスイッチング素子と、前記
    第2のデータバスラインに接続された負極側のスイッチ
    ング素子と、を含むものとして構成されていることを特
    徴とする請求項1記載のアレイ基板。
  3. 【請求項3】前記電源線は、少なくとも2以上の配線を
    含み、 前記第2のスイッチング素子は、前記電源線の前記配線
    のそれぞれと前記信号線との間に設けられたものとして
    構成されていることを特徴とする請求項1または2に記
    載のアレイ基板。
  4. 【請求項4】前記第2のスイッチング素子は、前記複数
    の信号線のそれぞれの両端付近にそれぞれ設けられてい
    ることを特徴とする請求項1〜3のいずれか1つに記載
    のアレイ基板。
  5. 【請求項5】マトリクス状に配置された複数の画素と、 前記複数の画素の少なくともいずれかに接続された複数
    の映像信号線と、 前記複数の映像信号線のそれぞれに対して、間欠的に映
    像信号電圧を印加する手段と、 前記複数の映像信号線のそれぞれに対して、前記映像信
    号電圧を印加するに先だって、前記映像信号電圧を超え
    ない電圧を印加する手段と、 を備えたことを特徴とするアレイ基板。
  6. 【請求項6】マトリクス状に配置された複数のスイッチ
    ング素子と、 前記複数のスイッチング素子の少なくともいずれかに接
    続された複数の映像信号線と、 映像信号電圧を供給するデータバスラインと、 前記複数の映像信号線のそれぞれに接続され、前記デー
    タバスラインから前記映像信号線への前記映像信号電圧
    の供給を制御する第1のスイッチング素子と、基準電位
    に接続された電源線と、 前記複数の映像信号線のそれぞれに接続され、前記電源
    線から前記信号線への前記基準電位の供給を制御する第
    2のスイッチング素子と、 を備え、 前記信号線への前記映像信号電圧の供給に先だって、前
    記基準電位が供給されるものとして構成されたことを特
    徴とする液晶表示装置。
  7. 【請求項7】前記データバスラインは、前記映像信号電
    圧のうちの正極信号電圧を供給する第1のデータバスラ
    インと、前記映像信号電圧のうちの負極信号電圧を供給
    する第2のデータバスラインと、を含み、 前記第1のスイッチング素子は、前記第1のデータバス
    ラインに接続された正極側のスイッチング素子と、前記
    第2のデータバスラインに接続された負極側のスイッチ
    ング素子と、を含み、 前記信号線への前記映像信号電圧の供給は、前記正極信
    号電圧と前記負極信号電圧とが交互に供給されるものと
    して構成されていることを特徴とする請求項6記載の液
    晶表示装置。
  8. 【請求項8】前記基準電位は、前記正極信号電圧の最大
    値と前記負極信号電圧の最小値との中間値の電圧である
    ことを特徴とする請求項7記載の液晶表示装置。
  9. 【請求項9】前記基準電位は、正極側の第1の基準電位
    と、負極側の第2の基準電位を含み、 前記電源線は、前記第1の基準電位に接続された第1の
    電源線と、前記第2の基準電位に接続された第2の電源
    線とを含み、 前記第2のスイッチング素子は、前記第1の電源線と前
    記信号線との間に設けられたスイッチング素子と、前記
    第2の電源線と前記信号線との間に設けられたスイッチ
    ング素子とを含み、 前記信号線への前記正極信号電圧の供給に先だって前記
    第1の電源線から前記第1の基準電位が供給され、前記
    信号線への前記負極信号電圧の供給に先だって前記第2
    の電源線から前記第2の基準電位が供給されるものとし
    て構成されていることを特徴とする請求項6または7に
    記載の液晶表示装置。
  10. 【請求項10】前記第2のスイッチング素子は、前記複
    数の信号線のそれぞれの両端付近にそれぞれ設けられて
    いることを特徴とする請求項6〜9のいずれか1つに記
    載の液晶表示装置。
  11. 【請求項11】マトリクス状に配置された複数の画素
    と、 前記複数の画素の少なくともいずれかに接続された複数
    の映像信号線と、 前記複数の映像信号線のそれぞれに対して、間欠的に映
    像信号電圧を印加する手段と、 前記複数の映像信号線のそれぞれに対して、前記映像信
    号電圧を印加するに先だって、前記映像信号電圧の振幅
    を超えない基準電圧を印加する手段と、 を備えたことを特徴とする液晶表示装置。
  12. 【請求項12】マトリクス状に配置された複数の画素
    と、前記複数の画素の少なくともいずれかに接続された
    複数の映像信号線と、を有する液晶表示装置の駆動方法
    であって、 前記複数の映像信号線のそれぞれに対して、間欠的に映
    像信号電圧を印加するとともに、 前記映像信号電圧を印加するに先だって、前記映像信号
    電圧を超えない基準電圧を印加することを特徴とする液
    晶表示装置の駆動方法。
  13. 【請求項13】マトリクス状に配置された複数の画素
    と、前記複数の画素の少なくともいずれかに接続された
    複数の映像信号線と、を有する液晶表示装置の駆動方法
    であって、 前記複数の映像信号線のそれぞれに対し
    て、正極の映像信号電圧と負極の映像信号電圧とを交互
    に印加するとともに、 前記映像信号電圧を印加するに先だって、前記正極の映
    像信号電圧と前記負極の映像信号電圧との間の電圧の基
    準電圧を印加することを特徴とする液晶表示装置の駆動
    方法。
  14. 【請求項14】前記基準電圧は、前記正極の映像信号電
    圧の最大値と前記負極の映像信号電圧の最小値との中間
    値の電圧であることを特徴とする請求項13記載の液晶
    表示装置の駆動方法。
  15. 【請求項15】マトリクス状に配置された複数の画素
    と、前記複数の画素の少なくともいずれかに接続された
    複数の映像信号線と、を有する液晶表示装置の駆動方法
    であって、 前記複数の映像信号線のそれぞれに対して、正極の映像
    信号電圧と負極の映像信号電圧とを交互に印加するとと
    もに、 前記正極の映像信号電圧を印加するに先だって、前記正
    極の映像信号電圧と同じかそれよりも低い第1の基準電
    圧を印加し、 前記負極の映像信号電圧を印加するに先だって、前記負
    極の映像信号電圧と同じかそれよりも高い第2の基準電
    圧を印加することを特徴とする液晶表示装置の駆動方
    法。
  16. 【請求項16】前記基準電圧を前記信号線の両端側から
    それぞれ印加することを特徴とする請求項12〜15の
    いずれか1つに記載の液晶表示装置の駆動方法。
JP7605698A 1998-03-24 1998-03-24 アレイ基板、液晶表示装置及びその駆動方法 Pending JPH11271714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7605698A JPH11271714A (ja) 1998-03-24 1998-03-24 アレイ基板、液晶表示装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7605698A JPH11271714A (ja) 1998-03-24 1998-03-24 アレイ基板、液晶表示装置及びその駆動方法

Publications (1)

Publication Number Publication Date
JPH11271714A true JPH11271714A (ja) 1999-10-08

Family

ID=13594128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7605698A Pending JPH11271714A (ja) 1998-03-24 1998-03-24 アレイ基板、液晶表示装置及びその駆動方法

Country Status (1)

Country Link
JP (1) JPH11271714A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072963A (ja) * 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
US7088330B2 (en) 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
US7701426B2 (en) 2003-09-17 2010-04-20 Sharp Kabushiki Kaisha Display device and method of driving the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072963A (ja) * 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
US7088330B2 (en) 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
US7701426B2 (en) 2003-09-17 2010-04-20 Sharp Kabushiki Kaisha Display device and method of driving the same

Similar Documents

Publication Publication Date Title
JP5019668B2 (ja) 表示装置及びその制御方法
US7098885B2 (en) Display device, drive circuit for the same, and driving method for the same
US7796126B2 (en) Liquid crystal display device, method of controlling the same, and mobile terminal
JP4285386B2 (ja) ソースドライバ、電気光学装置及び電子機器
US6172663B1 (en) Driver circuit
JPH09243994A (ja) 液晶表示装置
Kimura et al. 18.2: A 2.15 inch QCIF Reflective Color TFT‐LCD with Digital memory on Glass (DMOG)
JPH1130974A (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
US7079096B2 (en) Image display device and display driving method
JP2002244623A (ja) 液晶表示装置の駆動方式および駆動回路
JP4204204B2 (ja) アクティブマトリクス型表示装置
JP3883817B2 (ja) 表示装置
US8164550B2 (en) Liquid crystal display device
US6885359B2 (en) Display device with selective rewriting function
JP2006349873A (ja) 液晶駆動回路および液晶表示装置
JP4630410B2 (ja) 液晶表示装置
JPH11271714A (ja) アレイ基板、液晶表示装置及びその駆動方法
JP2002207441A (ja) 平面表示装置
JP3968925B2 (ja) 表示駆動装置
JP2849034B2 (ja) 表示駆動装置
JP4278314B2 (ja) アクティブマトリクス型表示装置
JPH07199156A (ja) 液晶表示装置
JP4708142B2 (ja) 表示素子駆動回路およびこれを備える液晶表示装置、表示素子駆動方法
JP4297629B2 (ja) アクティブマトリクス型表示装置
JP4197852B2 (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050318

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070605

A711 Notification of change in applicant

Effective date: 20070427

Free format text: JAPANESE INTERMEDIATE CODE: A711

A131 Notification of reasons for refusal

Effective date: 20070706

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318