JPH1127134A - インターフェース回路 - Google Patents

Abstract

(57)【要約】 【課題】 インターフェースレベルを異にする複数の入
力に対応するには、それぞれについて専用の回路を入力
の個数だけ設ける必要があり、回路規模が大型化してい
た。 【解決手段】 インターフェースレベルを異にする２種
以上の入力のうち現時点において入力されている入力の
種類に応じて、その終端条件を切り替え得る機能を有す
る終端条件切替機能付き終端回路と、当該終端条件切替
機能付き終端回路に連動し、発生するオフセット値を、
現入力のインターフェースレベルに応じて切り替えるオ
フセット値切替機能付きオフセット値設定回路とを用意
する。そして、これら終端回路の出力信号とオフセット
値設定回路で設定されたオフセット値とを比較回路で比
較し、その比較結果を、後段に接続された信号処理シス
テムにおいて要求されるインターフェースレベルの信号
形式で出力するようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、それぞれ固有のイ
ンターフェースレベルを有する入力信号を、信号によら
ず、同一のインターフェースレベルに変換する機能を備
えるインターフェース回路に関する。

【０００２】

【従来の技術】図２に、従来用いられているインタフェ
ース回路の回路構成を示し、図３に、その動作例を示
す。従来のインターフェース回路では、インターフェー
スレベルを異にするｎ種類の入力Ｉ１、Ｉ２、…Ｉｎに
対応する必要がある場合、各入力ごとに独立した入力端
子を用意し、個別にインターフェースレベルを変換する
手法が用いられていた。

【０００３】すなわち、ｎ個の入力端子それぞれに、各
入力Ｉ１、Ｉ２、…Ｉｎに固有の終端回路Ｔ１、Ｔ２、
…Ｔｎ及びレベル変換回路Ｌ１、Ｌ２、…Ｌｎを接続
し、これら回路の組み合わせにより、インターフェース
レベルを異にする複数の入力を、同一レベルの信号に変
換する手法が用いられていた。

【０００４】例えば、図３（Ａ）及び（Ｃ）に示すよう
に論理振幅を異にする入力Ｉ１及びＩ２を、対応するレ
ベル変換回路Ｌ１及びＬ２によって同一の論理振幅信号
に変換していた（図３（Ｂ）及び（Ｄ））。

【０００５】なお、従来回路では、このように同一のイ
ンターフェースレベルに変換した後のｎ個の信号を入力
選択回路Ｓ１に入力し、これらのうちの１つを入力選択
信号ＳＥＬにより選択し後段の回路へ出力する構成とな
っている。

【０００６】

【発明が解決しようとする課題】ところが、このように
入力ごとに個別の終端回路とレベル変換回路を設ける構
成は、扱う信号の種類が多くなればなるほど回路規模が
大型化するという課題があり、インターフェース回路が
大型化するという問題があった。

【０００７】本発明は以上の点を考慮してなされたもの
で、インターフェースレベルを異にする入力に対して１
つの入力端子、終端回路及びレベル変換回路を共用化で
きるようにし、回路規模及び装置構成の小型化を実現し
ようとするものである。

【０００８】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、インターフェースレベルを異に
する複数の信号処理システム間に位置し、入出力間にお
いてインターフェースレベルの変換動作を行い、変換後
の信号を後段の信号処理システムに出力するインターフ
ェース回路において、以下の手段を設けるようにする。

【０００９】すなわち、(1) インターフェースレベルを
異にする２種以上の入力（Ｉ１、Ｉ２、…Ｉｎ）に対応
し、そのうちのいずれか一つ（例えば、Ｉ１）を入力す
る単一の入力端子と、当該入力端子に入力されている現
入力のインターフェースレベルの種類を選択信号として
入力する端子と、選択信号に応じ、その終端条件を現入
力に応じた終端条件に切り替える機能を有する終端条件
切替機能付き終端回路と、(2) 選択信号を入力すること
により終端条件切替機能付き終端回路と連動し、発生す
るオフセット値を、現入力のインターフェースレベルに
応じて切り替え得る機能を有するオフセット値切替機能
付きオフセット値設定回路と、(3) 終端回路の出力信号
とオフセット値設定回路より与えられるオフセット値と
を比較し、その比較結果を、後段に接続された信号処理
システムにおいて要求されるインターフェースレベルの
信号形式で出力する比較回路とを設けるようにする。

【００１０】このように、インターフェースレベルを異
にする２以上の入力のうち、いずれのインターフェース
レベルの入力が入力される場合でも、入力に応じた終端
条件とオフセット値を選択するだけで、後段に接続され
た信号処理システムに適したインターフェースレベルに
変換して出力することが可能となる。

【００１１】しかもその際、インターフェース回路に必
要となる回路は、入力側で対応する必要のあるインター
フェースレベルの数によらず、それぞれ１個の終端回路
と、オフセット値設定回路と、比較回路だけで良く、全
てのインターフェースレベルに対応したレベル変換回路
を必要とした従来回路に比して、格段に小さい回路構成
で済む。

【００１２】

【発明の実施の形態】

（Ａ）インターフェース回路の基本構成 以下、本発明に係るインターフェース回路の一実施形態
を、図面を用いて説明する。ただし、この実施形態にお
いて扱うｎ種類の入力Ｉ１、Ｉ２、…Ｉｎのそれぞれ
は、インターフェースレベル（入出力レベル、電源電圧
等）を異にし、いずれも時間的に重複して入力されるこ
とはないものとする。

【００１３】図１に、本実施形態に係るインターフェー
ス回路の基本構成を示す。このインターフェース回路
は、一つの終端回路ＴＯと一つのレベル変換回路ＬＯの
みからなり、これら回路を複数種類の入力に共用する構
成となっている。

【００１４】このため、終端回路ＴＯは、入力に応じて
その終端条件（インターフェースレベル）を切替えるこ
とができるように構成されており、各入力ごとにインタ
ーフェースレベルの出力を取り出せるようになってい
る。なお、終端回路ＴＯに設けられている入力端子の数
は一つであり、終端条件の切替は入力選択信号Ｓ１によ
り行われる。

【００１５】レベル変換回路ＬＯは、１つのオフセット
値設定回路ＲＯと、１つの比較回路ＣＯとからなる。こ
のうちオフセット値設定回路ＲＯは、各入力ごとにオフ
セット値（すなわち、論理判定のためのしきい値電圧）
を切り替えるようになっている。なお、当該オフセット
値の切替も入力選択信号Ｓ１により行う。

【００１６】比較回路ＣＯは、終端回路ＴＯから入力さ
れる受信信号と、オフセット値設定回路ＲＯから与えら
れるオフセット値とを比較することにより、受信信号
を、ある共通のインターフェースレベルの信号に変換す
る回路であり、その出力は従来回路の出力と同じにな
る。

【００１７】図４に、以上の構成を有するインターフェ
ース回路において実行されるレベル変換動作の一例を示
す。なお、図４においては、ｎ個の入力Ｉ１、Ｉ２、…
Ｉｎのうち、Ｉ１とＩ２がそれぞれ順番に入力される場
合について表しており、表現上、本来異なるオフセット
値の信号レベルを同一の信号レベルとして表している。
勿論、入力の種類によってはオフセット値が同一のもの
もある。

【００１８】まず、入力選択信号ＳＥＬによりＩ１の入
力が選択される（図４（Ｂ））。これに伴い、終端回路
ＴＯの終端条件がＩ１用に切り替えられ、相対的に小振
幅の出力が現れる（図４（Ａ））。同時に、オフセット
設定回路ＲＯのオフセット値がＩ１オフセット値に切り
替わる（図４（Ｃ））。この結果、比較回路ＣＯは、終
端回路ＴＯの出力とＩ１オフセット値（図４（Ａ）にお
いて破線で示す）とを比較し、両者の大小関係が入れ替
わる時点に変化点を有する出力信号を出力する。

【００１９】次に、入力選択信号ＳＥＬによりＩ２の入
力が選択される（図４（Ｂ））。これに伴い、今度は、
終端回路ＴＯの終端条件がＩ２用に切り替えられ、相対
的に大振幅の出力が現れる（図４（Ａ））。同時に、オ
フセット設定回路ＲＯのオフセット値もＩ２オフセット
値に切り替わる（図４（Ｃ））。この結果、比較回路Ｃ
Ｏは、終端回路ＴＯの出力とＩ２オフセット値（図４
（Ａ）において破線で示す）とを比較し、両者の大小関
係が入れ替わる時点に変化点を有する出力信号を出力す
る。

【００２０】以上のように、本実施形態のインターフェ
ース回路を用いれば、終端回路ＴＯ及びレベル変換回路
ＬＯを一組しか有しない小型の構成であるにも関わら
ず、従来回路と同様の出力を得ることができることにな
る。

【００２１】（Ｂ）インターフェース回路の具体的な構
成例 続いて、インターフェース回路を構成する各部の具体的
な回路構成を、図面を用いて説明する。

【００２２】以下の説明では、入力の種類を２種類とす
る。すなわち、ＬＶＴＴＬレベルとＥＣＬレベルの２種
類とする。また、出力レベルを、ＬＶＣＭＯＳレベルと
する。

【００２３】なお、ＬＶＴＴＬレベルでは、一般に、Ｈ
レベル入力電圧として２Ｖ程度以上、Ｌレベル入力電圧
として 0.8Ｖ程度以下が要求されている。また、ＥＣＬ
レベルでは、一般に、Ｈレベル入力電圧として−1.13Ｖ
程度以上、Ｌレベル入力電圧として−1.48Ｖ程度以下が
要求されている。さらに、ＬＶＣＭＯＳレベルでは、一
般に、Ｈレベル入力電圧として 2.0Ｖ程度以上、Ｌレベ
ル入力電圧として 0.8Ｖ程度以下が要求されている。

【００２４】（Ｂ−１）終端回路ＴＯ （ａ）構成 まず、終端回路ＴＯの構成例を説明する。当該回路は、
図５に示すように、信号線と接地電位との間に直列に接
続されたダイオードＤ２及び抵抗Ｒ１３と、これら素子
の接続中点電位を定める抵抗Ｒ１０〜Ｒ１２及びスイッ
チＳＷ３とからなる。なお、抵抗Ｒ１４は、終端回路Ｔ
Ｏの入力が解放状態である場合にのみ有効となるプルダ
ウン抵抗であり、抵抗値の大きなものが用いられる。

【００２５】（ｂ）動作 次に、終端回路ＴＯにおける終端条件の切替動作を説明
すると共に、各抵抗に要求される抵抗値の条件を説明す
る。この終端条件の切替は、スイッチＳＷ３の接点を切
替えることにより行われる。

【００２６】まず、入力がＥＣＬの場合について説明す
る。この場合、スイッチＳＷ３の接点は、抵抗Ｒ１１側
に接続される。このときの等価回路は、図６のようにな
る。

【００２７】ここで、入力インタフェースの解放時の電
圧Ｖ0 とインピーダンスＲM は、抵抗Ｒ１１〜Ｒ１３の
値及びダイオードＤ２による電圧降下ＶDFにより決定さ
れる。なお、ダイオードＤ２による電圧降下ＶDFを一定
と考えると、入力インタフェースの開放時における電圧
Ｖ0 とインピーダンスＲM は、抵抗Ｒ１１〜Ｒ１３の値
により決定される。

【００２８】従って、ＥＣＬの終端条件を満たすように
抵抗Ｒ１１〜Ｒ１３の抵抗値を決定しておくことが要求
される。

【００２９】次に、入力がＬＶＴＴＬの場合について説
明する。この場合、スイッチＳＷ３の接点は、抵抗Ｒ１
０側に接続される。このときの等価回路は、図７のよう
になる。ここで、入力が「Ｌ」レベルの場合、ダイオー
ドＤ２は逆方向電圧が印加されるためオフし、信号線に
負荷が接続されていないのと同じ状態になるので、入力
がそのまま比較回路ＣＯに与えられる。

【００３０】これに対して、入力が「Ｈ」レベルの場
合、その電位が、ダイオードＤ２のアノード電位（すな
わち、順方向電圧ＶDF＋カソード電位Ｖ1 （＝（Ｒ１３
／(Ｒ１０＋Ｒ１２＋Ｒ１３)）× 3.3Ｖ）より低い限
り、ダイオードＤ２はオフした状態を維持し、「Ｌ」レ
ベルの場合と同じく入力がそのまま比較回路ＣＯに与え
られる。

【００３１】従って、ダイオードＤ２による順方向電圧
ＶDFが一定電圧と考えると、抵抗Ｒ１０、Ｒ１２及びＲ
１３の抵抗値を、Ｖ1 ＞ＶH −ＶDFの条件を満たすよう
に決定しておくことが要求される。

【００３２】（ｃ）抵抗値に求められる条件 最後に、この終端回路ＴＯを構成する各抵抗に求められ
る条件をまとめておく。

【００３３】（ｃ−１）条件の説明に用いる記号の定義 なお、以下の説明では、各記号を次の定義で用いる。 ・ＬＶＴＴＬレベルでのしきい電圧 ＶST その最大値 ＶSTH その最小値 ＶSTL （ただし、ＶSTL ≦ＶST≦ＶSTH） ・ＬＶＴＴＬ用電源電圧 ＶDD（＋ 3.3Ｖ） ・ＥＣＬ用電源電圧 ＶEE（− 5.2Ｖ） ・スイッチＳＷ３の接点がＲ１０に触 Ｉsw れ、かつ、Ｒ１１に触れたという異 常時に流すことが許される電流 ・比較回路ＣＯを構成するオペアンプ Ｉi に入力する電流の最大絶対値 ・ダイオードＤ２の順方向電圧 ＶDF ・ＬＶＴＴＬ出力のＨレベル許容出力電流 ＩTH （ｃ−２）要求条件 ・Ｒ１４について ＶDD／ＩTH＜Ｒ14＜＜ＶSTL ／Ｉi ・Ｒ１３について Ｒ13＝ＲM・Ｒ14・ＶEE／((Ｒ14−ＲM)(ＶDF＋ＶEE)・
ＶDF) ・Ｒ１０、Ｒ１１、Ｒ１２について α、β、γをそれぞれ次のようにおくとき、 α＝Ｒ13（ＶDD／ＶSTH−１） β＝（ＶDD−ＶEE）／Ｉsw γ＝ＲM・Ｒ14・ＶEE／((Ｒ14・Ｖ0−(Ｒ14−ＲM)−Ｒ1
4・Ｖ0) Ｒ１０及びＲ１１については、次の(1) 〜(4) 式を満た
す組から選ぶ。ただし、Ｒ１２＝γ−Ｒ１１とする。

【００３４】 Ｒ１０＋Ｒ１１＞β …(1) Ｒ１０−Ｒ１１＜α−γ …(2) Ｒ１０＞０ …(3) ０＜Ｒ１１＜γ …(4) あるα、β、γの組を例として考えた場合、この(1) 〜
(4) 式を満たす抵抗の組の範囲を図８に示す。

【００３５】（Ｂ−２）オフセット値設定回路ＲＯ （ａ）構成 続いて、オフセット値設定回路ＲＯの構成例を説明す
る。当該回路は、図９に示すように、オペアンプＯＰ１
と、おおよそのオフセット値を発生するのに用いられる
回路部分と、その電位の微調整に用いられる回路部分と
で構成されている。

【００３６】ここで、前者の回路は、抵抗Ｒ１〜Ｒ３及
びスイッチＳＷ１からなる。この回路は、スイッチＳＷ
１の接点切替えにより、オペアンプＯＰ１の非反転入力
端に与えられる電位を切り替える構成となっている。一
方、後者の回路は、抵抗Ｒ６〜Ｒ９及びスイッチＳＷ２
から構成された加算回路からなる。この回路は、３ビッ
トのオンオフ信号によりスイッチＳＷ２の３つの接点を
個別にオンオフし、オペアンプＯＰ１の反転入力端に帰
還される電位を微調整する構成となっている。

【００３７】（ｂ）動作 次に、オフセット値設定回路ＲＯにおけるオフセット値
の切替動作を説明すると共に、各抵抗に要求される抵抗
値の条件を説明する。なお、このオフセット値の切替
は、主にスイッチＳＷ１の接点を切り替えにより、補助
的にスイッチＳＷ２の接点を切り替えることにより行わ
れる。

【００３８】まず、信号レベルが負電位で変化するＥＣ
Ｌが入力信号である場合について説明する。この場合、
スイッチＳＷ１は抵抗Ｒ２側に接続される。これによ
り、抵抗Ｒ２及びＲ３の接続中点には、− 5.2Ｖと接地
電位間とを抵抗Ｒ２及びＲ３の抵抗比によって分圧した
負極性かつ論理振幅のしきい値のうち高い方の電圧が発
生し、これがオペアンプＯＰ１の非反転入力端に入力さ
れる。

【００３９】一方、信号レベルが正極性変化するＬＶＴ
ＴＬが入力信号である場合には、次のようになる。すわ
なち、スイッチＳＷ１が、抵抗Ｒ１側に接続され、抵抗
Ｒ１及び抵抗Ｒ３の接続中点に、 3.3Ｖと接地電位間と
を抵抗Ｒ１及びＲ３の抵抗比によって分圧した正極性か
つ論理振幅のしきい値のうち、小さい方の電圧が発生さ
れる。そして、これがオペアンプＯＰ１の反転入力端に
入力される。

【００４０】従って、抵抗Ｒ１とＲ３及び抵抗Ｒ２とＲ
３の抵抗比は、それぞれ、発生されるオフセット値が、
極性を異にする各入力レベルのしきい値のうち、絶対値
が小さい方の電圧となるように決定しておくことが要求
される。

【００４１】ところが、以上の条件を満たすように設計
した場合であっても、入力信号に認められているマージ
ン分の電位変動によっては、かかるオフセット値が入力
信号に対して最適でない場合がある。そこで、この場合
には、スイッチＳＷ２を構成する３つのスイッチ素子を
個別にオンオフし、帰還電位を調整することにより、入
力とオフセット値の関係を最適化する。ここでは、抵抗
Ｒ６〜Ｒ９を以下のように設定する。

【００４２】（ｃ）抵抗値に求められる条件 このオフセット値設定回路ＲＯを構成する各抵抗に求め
られる条件を説明する。

【００４３】（ｃ−１）条件の説明に用いる記号の定義 なお、以下の説明では、各記号を次の定義で用いる。 ・ＬＶＴＴＬレベルでのしきい電圧 ＶST その最大値 ＶSTH その最小値 ＶSTL （ただし、ＶSTL ≦ＶST≦ＶSTH） ・ＥＣＬレベルでのしきい電圧 ＶSE その最大値 ＶSEH その最小値 ＶSEL （ただし、ＶSEL ≦ＶSE≦ＶSEH） ・ＬＶＴＴＬ用電源電圧 ＶDD（＋ 3.3Ｖ） ・ＥＣＬ用電源電圧 ＶEE（− 5.2Ｖ） ・スイッチＳＷ１の接点がＲ１とＲ２が Ｉsw 接続されている極同士が触れたという 異常時に流すことが許される電流 ・オペアンプＯＰ１及びＯＰ２に入力す Ｉi る電流の最大絶対値 （ｃ−２）要求条件 ・Ｒ３について Ｒ3min＜Ｒ3＜＜Ｒ3max ただし、 Ｒ3min＝((ＶDD−ＶEE)／Ｉsw)・((ＶSTL・ＶSEL）／
(ＶSEL・ＶDD＋ＶSTL・ＶEE−２ＶSTL・ＶSEL)) Ｒ3max＝ＶSEL／Ｉi ・Ｒ１について Ｒ1＝（ＶDD／ＶSTL−１）・Ｒ3 ・Ｒ２について Ｒ2＝（ＶEE／ＶSEH−１）・Ｒ3 ・Ｒ９について Ｒ9≪｜ＶSL｜／Ｉｉ ただし、｜ＶSL｜＝min（｜ＶSTL｜,｜ＶSEL｜) ・Ｒ８について Ｒ8＝Ｒ9／２ ・Ｒ７について Ｒ7＝Ｒ8／２ ・Ｒ６について Ｒ6＝(Ｒ9／７)・(Ｂ／Ａ−１） ただし、Ｂ／Ａは、ＬＶＴＴＬ及びＥＣＬそれぞれにつ
いて、しきい値電圧の絶対値が大きいものの小さいもの
に対する比で、その比のうち大きい方の値である。すな
わち、 Ｂ／Ａ＝max（ＶSTH／ＶSTL,ＶSEL／ＶSEH） （Ｂ−３）比較回路ＣＯ 最後に、比較回路ＣＯの構成例及び動作を説明する。当
該回路は、図９に示すように、オペアンプＯＰ２と、Ｌ
ＶＣＭＯＳ信号処理回路とのインターフェース回路（抵
抗Ｒ４、Ｒ５及びダイオードＤ１）とからなる。

【００４４】オペアンプＯＰ２には、終端回路ＴＯの出
力が非反転入力端に接続され、オフセット値設定回路Ｒ
Ｏの出力が反転入力端に接続されている。ここで、オペ
アンプＯＰ２は、非反転入力端への入力電位が反転入力
端への入力電位より大きいとき、 3.3Ｖの出力信号をＬ
ＶＣＭＯＳ信号処理回路へ出力し、その逆の場合、−5.
2Ｖの出力信号をＬＶＣＭＯＳ信号処理回路へ出力する
回路である。すなわち、この回路の出力は、入力レベル
の違いによらず、常に 3.3Ｖ又は− 5.2Ｖのいずれかで
ある。

【００４５】一方、インターフェース回路は、一方の電
極が 3.3Ｖの電源電圧に接続された抵抗Ｒ４と、ダイオ
ードＤ１と、一方の電極が接地電位に接続された抵抗Ｒ
５からなる。ここで、ダイオードＤ１のアノードと抵抗
Ｒ４との接続中点にはオペアンプＯＰ２の出力端が接続
されており、ダイオードＤ１のカソードと抵抗Ｒ５の接
続中点にはＬＶＣＭＯＳ信号処理回路の入力端が接続さ
れている。

【００４６】かかる構成の比較回路ＣＯは、次のように
動作する。

【００４７】まず、入力がＨレベル（ＥＣＬであるかＬ
ＶＴＴＬであるかを問わず）のとき、オペアンプＯＰ２
の出力は 3.3Ｖとなり、ダイオードＤ１に順方向電圧が
印加される。このとき、ダイオードＤ１はオンし、当該
入力電位 3.3Ｖに対して順方向電圧降下ＶDFだけ低い出
力が後段に出力される。

【００４８】一方、入力がＬレベル（ＥＣＬであるかＬ
ＶＴＴＬであるかを問わず）のとき、オペアンプＯＰ２
の出力は− 5.2Ｖとなり、ダイオードＤ１に逆電圧が印
加される。これにより、ダイオードＤ１はオフし、ほぼ
接地電位の出力が後段に出力される。

【００４９】（Ｃ）他の構成例 (1) なお、上述の例においては、オフセット値設定回路
ＲＯを微調整可能な構成としたが、かかる必要のない場
合には、図１０のようにその構成をより簡略化すること
ができる。ただし、この時、Ｒ１〜Ｒ３は、各入力レベ
ルのしきい値の中間程度の電圧を生ずるように設定す
る。

【００５０】(2) また、上述の例においては、入力をＥ
ＣＬレベルとＬＶＴＴＬレベルの２種類とする場合につ
いて述べたが、入力の組み合わせはこれらに限られな
い。

【００５１】(3) さらに、上述の例においては、入力を
２種類とする場合について述べたが、３種類以上の場合
にも、同様の手法により本発明を適用し得る。

【００５２】(4) さらに、上述の例においては、インタ
ーフェースレベルが正電位で定義されているＬＶＴＴＬ
レベルの信号と、インターフェースレベルが負電位で定
義されているＥＣＬレベルの信号に対応するため、終端
回路ＴＯとオフセット値設定回路ＲＯのそれぞれに、
3.3Ｖの正電源と−5.2Ｖの負電源を用意する場合につい
て述べたが、入力インターフェースレベルがいずれも同
電位で定義されている場合には、複数のインターフェー
スレベルに対して共通に一つの電源を用意するようにし
ても良く、また、各インターフェースレベルに固有の電
源と複数のインターフェースレベルに共通の電源とを組
み合わせた複数の電源を用意しても良い。

【００５３】(5) さらに、上述のオフセット値設定回路
の例においては、帰還抵抗Ｒ６に接続される抵抗をそれ
ぞれ前述の関係に重み付け、当該各抵抗の接続を、３ビ
ットのオンオフ信号により切り替えることにより８通り
の微調整を実現する場合について述べたが、同様の回路
構成において、スイッチＳＷ２の接点のいずれか１のみ
をオンし他の２つの接点はオフするように制御して、３
通りの微調整を行うようにしても良い。また、回路構成
を他の回路構成とし、微調整の数を調整しても良い。

【００５４】(6) さらに、上述の比較回路（ＣＯ）にお
いては、出力としてＬＶＣＭＯＳとしているが、他のレ
ベルでも良い。

【００５５】(7) さらに、比較回路（ＣＯ）に＋3.3 Ｖ
の正電源と、−5.2 Ｖの負電源以外の電源を用意しても
良い。

【００５６】

【発明の効果】上述のように本発明によれば、インター
フェース回路に、現入力のインターフェース条件に応じ
て、その終端条件を切り替え得る終端回路と、現入力に
応じてオフセット値を設定し得るオフセット値設定回路
とを設け、両回路の出力の比較回路での比較結果を後段
の信号処理システムに出力するようにしたことにより、
現入力のインターフェースレベルによらず、後段に接続
された信号処理システムに適した状態の信号にインター
フェースレベルに変換することができる小型のインター
フェース回路を実現することができる。

【図面の簡単な説明】

【図１】本発明に係るインターフェース回路の基本回路
構成を示すブロック図である。

【図２】従来回路の構成を示すブロック図である。

【図３】従来回路の動作説明に供する信号波形図であ
る。

【図４】図１の回路による動作説明に供する信号波形図
である。

【図５】終端回路の回路構成例を示す接続図である。

【図６】ＥＣＬレベル設定時における終端回路の等価回
路図である。

【図７】ＬＶＴＴＬレベル設定時における終端回路の等
価回路図である。

【図８】抵抗Ｒ１０及びＲ１１に要求される条件範囲を
示す図である。

【図９】オフセット値設定回路及び比較回路の回路構成
例を示す接続図である。

【図１０】オフセット値設定回路の他の構成例を示す接
続図である。

【符号の説明】

ＴＯ…終端回路、ＲＯ…オフセット値設定回路、ＣＯ…
比較回路、ＯＰ１、ＯＰ２…オペアンプ、ＳＷ１、ＳＷ
２、ＳＷ３…スイッチ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 インターフェースレベルを異にする複数
   の信号処理システム間に位置し、入出力間においてイン
   ターフェースレベルの変換動作を行い、変換後の信号を
   後段の信号処理システムに出力するインターフェース回
   路において、 インターフェースレベルを異にする２種以上の入力に対
   応し、そのうちのいずれか一つを入力する単一の入力端
   子と、当該入力端子に入力されている現入力のインター
   フェースレベルの種類を選択信号として入力する端子
   と、上記選択信号に応じ、その終端条件を現入力に応じ
   た終端条件に切り替える機能を有する終端条件切替機能
   付き終端回路と、 上記選択信号を入力することにより上記終端条件切替機
   能付き終端回路と連動し、発生するオフセット値を、現
   入力のインターフェースレベルに応じて切り替え得る機
   能を有するオフセット値切替機能付きオフセット値設定
   回路と、 上記終端回路の出力信号と上記オフセット値設定回路よ
   り与えられるオフセット値とを比較し、その比較結果
   を、後段に接続された信号処理システムにおいて要求さ
   れるインターフェースレベルの信号形式で出力する比較
   回路とを備えることを特徴とするインターフェース回
   路。
2. 【請求項２】 請求項１に記載のインターフェース回路
   において、 上記終端条件切替機能付き終端回路は、各インターフェ
   ースレベルに応じて用意された固有の電源電圧、若しく
   は、複数のインターフェースレベルに対して共通に用意
   された電源電圧、又は、これらを組み合わせた複数の電
   源電圧と終端回路との接続を切り替えることにより、終
   端条件を切り替えることを特徴とするインターフェース
   回路。
3. 【請求項３】 請求項１に記載のインターフェース回路
   において、 上記オフセット値切替機能付きオフセット値設定回路
   は、発生されたオフセット値の微調整に用いる微調整回
   路を有することを特徴とするインターフェース回路。