JPH1126703A - Ferroelectric memory - Google Patents

Ferroelectric memory

Info

Publication number
JPH1126703A
JPH1126703A JP9175755A JP17575597A JPH1126703A JP H1126703 A JPH1126703 A JP H1126703A JP 9175755 A JP9175755 A JP 9175755A JP 17575597 A JP17575597 A JP 17575597A JP H1126703 A JPH1126703 A JP H1126703A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
ferroelectric film
phase
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9175755A
Other languages
Japanese (ja)
Inventor
Hideyuki Kanai
秀之 金井
Yohachi Yamashita
洋八 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9175755A priority Critical patent/JPH1126703A/en
Publication of JPH1126703A publication Critical patent/JPH1126703A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To control degradation particularly of remanence polarization QSW by blocking an oxide system ferroelectric film from being reduced when exposed to a reducing atmosphere produced in a device forming process and the like. SOLUTION: This memory comprises a lower electrode, a ferroelectric film 3 and an upper electrode laminated sequentially on a substrate. The ferroelectric film 3 is formed of a perovskite oxide or the like exhibiting ferroelectricity, such as, for example PZT. A grain boundary 4a and a triple point 4b of a crystal grain 3a constituting such a ferroelectric film 3 have an insulating phase 5 containing at least one kind of material selected among Si, B and P, which is formed of an amorphous phase using a glass forming component such as, for example a borosilicate glass.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は強誘電体メモリに関
する。
The present invention relates to a ferroelectric memory.

【0002】[0002]

【従来の技術】現在広く用いられているDRAΜ(ダイ
ナミック・ランダム・アクセス・メモリ)のICメモリ
は、電気的に書き込み消去ができるが、電源を切ると記
憶データが全て消えてしまうという大きな欠点を有して
いる。このため、DRΑMと同様な高速、大容量、低消
費電力を保ちながら、電源を切っても記憶されたデータ
が消えない不揮発性を備えた強誘電体メモリ(FRAM
(フェロエレクトリック・ランダム・アクセス・メモ
リ))が非常に注目されている。
2. Description of the Related Art A DRAΜ (dynamic random access memory) IC memory which is widely used at present is capable of electrically writing and erasing data, but has a serious disadvantage that all stored data is lost when the power is turned off. Have. For this reason, while maintaining the same high speed, large capacity, and low power consumption as the DR @ M, a nonvolatile ferroelectric memory (FRAM) in which stored data is not erased even when the power is turned off.
(Ferroelectric random access memory)).

【0003】FRAMはDRAMのキャパシタ部分を強
誘電体で置き換え、記憶保持機能を持たせたものであ
る。強誘電体は自発的な電気分極を有し、その自発分極
が電場をかけることにより方向が反転する結晶である。
かける電圧の正負を切り換えることにより、+または−
の電荷を結晶表面に誘起することができる。電圧を切っ
ても、この+または−の電荷は保持されるため、不揮発
性とすることができる。この状態を 0と 1に対応させて
メモリを構成している。
An FRAM has a function of retaining data by replacing a capacitor portion of a DRAM with a ferroelectric material. A ferroelectric is a crystal that has spontaneous electric polarization, and the direction of the spontaneous polarization is reversed by applying an electric field.
By switching the applied voltage between positive and negative, + or-
Can be induced on the crystal surface. Even when the voltage is turned off, the positive or negative charge is retained, and thus the nonvolatile memory can be used. The memory is configured by associating this state with 0 and 1.

【0004】このようなFRAM用の強誘電体膜として
は、電圧を切ったときの電荷(残留分極)が大きいこと
から、例えばジルコンチタン酸鉛(PZT(Pb(Z
r,Ti)Ο3 ))のような強誘電性を示すペロブスカ
イト型酸化物が用いられている。PZT等の強誘電体膜
の成膜方法は、スパッタ法、ΜOCVD法、ゾルゲル
法、ΜOD(メタル・オーガニック・デポジション)
法、レーザーアブレーション法、イオンビームスパッタ
法等多種多様であるが、いずれにしても結晶化のために
熱処理を施す必要がある。
Such a ferroelectric film for FRAM has a large charge (residual polarization) when a voltage is cut off. For example, lead zircon titanate (PZT (Pb (Z
r, Ti) Ο 3)) perovskite oxide exhibiting ferroelectric properties such as are used. Methods for forming a ferroelectric film such as PZT include sputtering, OCVD, sol-gel, and OD (metal organic deposition).
There are various methods such as a laser ablation method, an ion beam sputtering method, and the like, but in any case, it is necessary to perform a heat treatment for crystallization.

【0005】例えば、スパッタ法では 2種類の熱の与え
方が考えられる。一つは成膜時に基板温度を結晶化温度
以上に保ち、膜形成段階(as depo状態)でぺロブスカイ
ト構造となるようにする方法で、もう一つは低温で成膜
した後に、結晶化のための熱処理を施す方法である。基
板加熱して成膜する方法は、ペロブスカイト構造の結晶
が基板表面から成長していくのでエピタキシャル成長し
やすいが、PZT系強誘電体は温度に非常に敏感である
ため、少しでも温度がずれると結晶は異方性や結晶構造
そのものが変化してしまうおそれがある。さらに、基板
をロードしてから基板温度が安定するまでの時間と基板
面内の熱の均一性を安定させることが非常に難しいた
め、一般的には低温で成膜した後に結晶化熱処理を行う
方法が、安定性、再現性の点から採用されている。
[0005] For example, in the sputtering method, two types of heat can be applied. One is to maintain the substrate temperature at or above the crystallization temperature during film formation, and to form a perovskite structure in the film formation stage (as depo state). Is a method of performing a heat treatment for In the method of forming a film by heating the substrate, the perovskite structure crystal grows from the substrate surface, so that epitaxial growth is easy. However, since the PZT-based ferroelectric material is very sensitive to temperature, even if the temperature deviates even slightly, the crystal grows. May have a change in the anisotropy or the crystal structure itself. Further, since it is very difficult to stabilize the time required for the substrate temperature to stabilize after loading the substrate and to stabilize the heat uniformity within the substrate surface, generally, a crystallization heat treatment is performed after film formation at a low temperature. The method is adopted in terms of stability and reproducibility.

【0006】上記したような結晶化熱処理を含む一般的
なFRAΜの作製プロセスを以下に示す。まず、Si/
SiO2 基板上に下部電極を成膜し、その上にPZT等
からなる強誘電体膜を成膜する。次いで、急速熱処理
(RTA)によりPZT膜を結晶化する。なお、基板加
熱スパッタで成膜と結晶化を同時に行った場合には、急
速熱処理プロセスが不要なときもある。
A general process for producing FRA # including the above-mentioned crystallization heat treatment is described below. First, Si /
A lower electrode is formed on a SiO 2 substrate, and a ferroelectric film made of PZT or the like is formed thereon. Next, the PZT film is crystallized by rapid thermal processing (RTA). When film formation and crystallization are performed simultaneously by substrate heating sputtering, a rapid heat treatment process may not be necessary.

【0007】次に、上部電極を成膜し、この上部電極、
強誘電体膜および下部電極を順にエッチングする。その
上にパッシベーション膜を形成し、上部電極のエッチン
グおよび上部電極のコンタクトエッチングを行った後、
上部電極へのインターコネクション(Ti/TiN)の
成膜およびエッチングを施す。さらに、パッシベーショ
ン膜を形成し、コンタクトエッチング、Ti/TiNの
成膜、Al配線の成膜を行い、これらをエッチングした
後にパッシベーション膜を形成して、目的とするFRA
Mが得られる。
Next, an upper electrode is formed into a film,
The ferroelectric film and the lower electrode are sequentially etched. After forming a passivation film on it and etching the upper electrode and contact etching of the upper electrode,
An interconnection (Ti / TiN) is deposited and etched on the upper electrode. Further, a passivation film is formed, contact etching, Ti / TiN film formation, and Al wiring film formation are performed, and after these are etched, a passivation film is formed to obtain a desired FRA.
M is obtained.

【0008】ここで、上述したFRAMの形成工程にお
いて、パッシベーション膜の形成には、一般的にTEO
S(テトラエトキシシラン)ガスが用いられている。す
なわち、TEOSガスを673K程度の温度でフローして、
パッシベーション膜としてSiΟ2 膜を形成する。この
際、TEOSの熱分解に伴って多量のH2 ガスが発生す
るため、強い還元雰囲気となる。このパッシベーション
膜の形成に伴って生じる強い還元雰囲気によって、PZ
T等の酸化物系強誘電体膜は還元され、電気的特性が劣
化してしまうという問題がある。
Here, in the above-described FRAM forming process, the passivation film is generally formed by TEO.
S (tetraethoxysilane) gas is used. That is, TEOS gas flows at a temperature of about 673K,
Forming a Siomikuron 2 film as a passivation film. At this time, since a large amount of H 2 gas is generated along with the thermal decomposition of TEOS, a strong reducing atmosphere is obtained. Due to the strong reducing atmosphere that accompanies the formation of this passivation film, PZ
There is a problem that an oxide ferroelectric film such as T is reduced and its electrical characteristics deteriorate.

【0009】[0009]

【発明が解決しようとする課題】FRAMに使用される
強誘電体には、 (1)残留分極Qswが大きい、 (2)抗電界
c が小さい、 (3)相転移温度・キュリー点Tc が高
い、 (4)結晶化温度が低い、 (5)漏れ電流(リーク電
流)LCが小さい、 (6)疲労特性に優れる、等の特性が
要求される。これらの要求特性の中でも、特に残留分極
swはパッシベーション膜の形成等に伴う還元雰囲気に
よる劣化、すなわちPZT等の酸化物系強誘電体膜の還
元による特性劣化が激しく、例えば残留分極Qswが 60%
以上も減少してしまうという問題がある。
The ferroelectrics used in the FRAM include (1) large remanent polarization Q sw , (2) small coercive electric field E c , (3) phase transition temperature and Curie point T Characteristics such as high c , (4) low crystallization temperature, (5) low leakage current (leak current) LC, and (6) excellent fatigue characteristics are required. Among these required properties, especially residual polarization Q sw is deteriorated by the reducing atmosphere due to the formation or the like of the passivation film, i.e. characteristic deterioration due to the reduction of the oxide-based ferroelectric film such as PZT is intense, for example, residual polarization Q sw is 60%
There is a problem that the above is reduced.

【0010】本発明は、このような課題に対処するため
になされたもので、素子形成工程で生じる還元雰囲気に
晒された際の強誘電体膜の還元を阻止することによっ
て、特に残留分極Qswの劣化を抑制することを可能にし
た強誘電体メモリを提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and particularly, by preventing reduction of a ferroelectric film when exposed to a reducing atmosphere generated in a device forming step, the remanent polarization Q An object of the present invention is to provide a ferroelectric memory capable of suppressing deterioration of sw .

【0011】[0011]

【課題を解決するための手段】本発明の強誘電体メモリ
は、請求項1に記載したように、基板上に順に積層され
た下部電極、強誘電体膜および上部電極を具備する強誘
電体メモリにおいて、前記強誘電体膜は、それを構成す
る結晶粒の粒界および三重点に、Si、BおよびPから
選ばれる少なくとも 1種を含有する絶縁相が存在するこ
とを特徴としている。本発明の強誘電体メモリにおい
て、特に請求項2に記載したように、前記絶縁相は非晶
質相であることを特徴としている。
According to a first aspect of the present invention, there is provided a ferroelectric memory including a lower electrode, a ferroelectric film, and an upper electrode which are sequentially stacked on a substrate. In the memory, the ferroelectric film is characterized in that an insulating phase containing at least one selected from Si, B and P exists at a grain boundary and a triple point of a crystal grain constituting the ferroelectric film. The ferroelectric memory according to the present invention is characterized in that the insulating phase is an amorphous phase.

【0012】本発明の強誘電体メモリにおいては、強誘
電体膜の粒界および三重点にSi、BおよびPから選ば
れる少なくとも 1種を含有する絶縁相を第2相として存
在差せている。この粒界および三重点に存在する絶縁相
はバリヤ層として機能するため、素子形成工程で還元雰
囲気に晒されても、強誘電体粒子が還元されることを阻
止することができる。従って、強誘電体膜の還元による
電気特性の劣化、特に残留分極Qswの劣化を抑制するこ
とが可能となる。第2相としての絶縁相が非晶質相であ
る場合、特に強誘電体粒子の周囲を均一にかつ確実に絶
縁相で覆うことができるため、より顕著な効果を得るこ
とができる。
In the ferroelectric memory of the present invention, an insulating phase containing at least one selected from Si, B and P is present as a second phase at the grain boundaries and triple points of the ferroelectric film. Since the insulating phase existing at the grain boundaries and at the triple points functions as a barrier layer, the ferroelectric particles can be prevented from being reduced even when exposed to a reducing atmosphere in the device forming step. Therefore, it is possible to suppress the deterioration of the electric characteristics due to the reduction of the ferroelectric film, particularly the deterioration of the remanent polarization Qsw . When the insulating phase as the second phase is an amorphous phase, the periphery of the ferroelectric particles can be uniformly and reliably covered with the insulating phase, so that a more remarkable effect can be obtained.

【0013】[0013]

【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
Embodiments of the present invention will be described below.

【0014】図1は本発明の強誘電体メモリ(FRA
M)の一実施形態の要部構成、すなわちFRAMの電荷
蓄積部を示す断面図である。同図において、1は熱酸化
SiO2 膜を形成したSi基板等の半導体基板、もしく
はMgO単結晶基板やSrTiO3 単結晶基板等からな
る基板である。
FIG. 1 shows a ferroelectric memory (FRA) of the present invention.
FIG. 3M is a cross-sectional view illustrating a main part configuration of one embodiment, that is, a charge accumulation unit of the FRAM. In FIG. 1, reference numeral 1 denotes a semiconductor substrate such as a Si substrate on which a thermally oxidized SiO 2 film is formed, or a substrate formed of an MgO single crystal substrate, a SrTiO 3 single crystal substrate, or the like.

【0015】基板1上には下部電極2が形成されてい
る。この下部電極2には種々の導電性材料を用いること
ができるが、酸化しにくいPtやRu等の貴金属材料、
導電性を示すRuの酸化物等、SrRuO3 等の導電性
ペロブスカイト型酸化物等を使用することが好ましい。
なお、基板1と下部電極2との間にはTiNや(Ti,
Al)N等の化合物層等を介在させてもよい。
A lower electrode 2 is formed on a substrate 1. Although various conductive materials can be used for the lower electrode 2, noble metal materials such as Pt and Ru which are hardly oxidized,
It is preferable to use a conductive oxide such as an oxide of Ru and a conductive perovskite oxide such as SrRuO 3 .
In addition, between the substrate 1 and the lower electrode 2, TiN or (Ti,
A compound layer such as Al) N may be interposed.

【0016】下部電極2上には強誘電体膜3が形成され
ている。強誘電体膜3には、例えば強誘電性を示す酸化
物、例えばペロブスカイト型酸化物を使用することがで
きる。強誘電性を示すペロブスカイト型酸化物として
は、例えばPb(Zr,Ti)O3 (PZT)や(P
b,La)(Zr,Ti)O3 (PLZT)等、あるい
はSrBi2 Ta2 9 等のSr−Bi−Ta−O系酸
化物、Bi4 Ti3 12等のBi−Ti−O系酸化物、
Bi−Sr−Ti−O系型酸化物等が例示される。ま
た、BaリッチなBa1-x Srx TiO3 やBaTiO
3 等のペロブスカイト型酸化物を用い、下部電極2との
格子ミスマッチに起因する歪誘起強誘電性を利用して、
強誘電体膜3を構成することも可能である。強誘電体膜
3の膜厚は特に限定されるものではなく、通常のFRA
Mと同様に50〜 300nm程度とすることができる。
A ferroelectric film 3 is formed on the lower electrode 2. For the ferroelectric film 3, for example, an oxide having ferroelectricity, for example, a perovskite oxide can be used. Examples of the perovskite-type oxide exhibiting ferroelectricity include Pb (Zr, Ti) O 3 (PZT) and (P
b, La) (Zr, Ti ) O 3 (PLZT) or the like, or SrBi 2 Ta SrBi-Ta-O-based oxide such as 2 O 9, Bi-Ti- O system such as Bi 4 Ti 3 O 12 Oxides,
Bi-Sr-Ti-O-based oxides are exemplified. In addition, Ba-rich Ba 1-x Sr x TiO 3 or BaTiO
Using a perovskite-type oxide such as 3 and utilizing the strain-induced ferroelectricity caused by the lattice mismatch with the lower electrode 2,
It is also possible to configure the ferroelectric film 3. The thickness of the ferroelectric film 3 is not particularly limited.
Like M, it can be about 50 to 300 nm.

【0017】上記したような強誘電体膜3は、例えば図
2に模式的に示すように、それを構成する結晶粒(強誘
電体粒子)3aの粒界4aおよび三重点4bに、Si、
BおよびPから選ばれる少なくとも 1種を含有する絶縁
相5が第2相として存在している。言い換えると、強誘
電体粒子3aの周囲は、粒界4aおよび三重点4bに存
在する絶縁相5により覆われている。
The ferroelectric film 3 as described above, for example, as schematically shown in FIG. 2, has Si, a grain boundary 4a and a triple junction 4b of crystal grains (ferroelectric particles) 3a constituting the film.
An insulating phase 5 containing at least one selected from B and P is present as a second phase. In other words, the periphery of the ferroelectric particles 3a is covered with the insulating phase 5 existing at the grain boundaries 4a and the triple points 4b.

【0018】このように、強誘電体膜3を構成する結晶
粒(強誘電体粒子)3aの周囲を絶縁相5で覆うことに
よって、例えば後述するパッシベーション膜7を形成す
る際に生じる強い還元雰囲気から、強誘電性ペロブスカ
イト型酸化物等からなる強誘電体粒子3aを保護するこ
とができる。すなわち、強誘電体粒子3aの周囲(粒界
4aおよび三重点4b)に存在する絶縁相5が還元雰囲
気に対するバリヤ層として機能するため、強誘電性ペロ
ブスカイト型酸化物等の酸化物系強誘電体粒子3aの還
元を抑制することができる。これによって、強誘電体膜
3の電気特性の劣化、特に残留分極Qswの低下を有効に
抑制することが可能となる。
As described above, by covering the periphery of the crystal grains (ferroelectric particles) 3a constituting the ferroelectric film 3 with the insulating phase 5, for example, a strong reducing atmosphere generated when a passivation film 7 described later is formed. Thus, the ferroelectric particles 3a made of a ferroelectric perovskite oxide or the like can be protected. That is, since the insulating phase 5 existing around the ferroelectric particles 3a (the grain boundaries 4a and the triple junctions 4b) functions as a barrier layer against a reducing atmosphere, an oxide ferroelectric such as a ferroelectric perovskite oxide is used. The reduction of the particles 3a can be suppressed. As a result, it is possible to effectively suppress the deterioration of the electric characteristics of the ferroelectric film 3, particularly the reduction of the remanent polarization Qsw .

【0019】第2相としての絶縁相5は、Si、Bおよ
びPから選ばれる少なくとも 1種を含有する絶縁物、例
えば酸化物からなるものであればよい。Si、Bおよび
Pの各元素は、強誘電体膜3として用いる強誘電性ペロ
ブスカイト型酸化物の結晶粒3aに侵入もしくは置換し
にくいため、これらを含む酸化物を用いることにより強
誘電体膜3の本質的な特性を損うことなく、強誘電体粒
子3aの周囲を良好に絶縁相5で覆うことができる。
The insulating phase 5 as the second phase may be any insulating material containing at least one selected from Si, B and P, for example, an oxide. Since each element of Si, B and P hardly penetrates or substitutes into the crystal grains 3a of the ferroelectric perovskite oxide used as the ferroelectric film 3, the use of the oxide containing these elements makes the ferroelectric film 3 Can be satisfactorily covered with the insulating phase 5 without impairing the essential characteristics of the ferroelectric particles 3a.

【0020】絶縁相5の形成材料には、特に低融点のガ
ラス形成成分を使用することが好ましい。すなわち、絶
縁相5はSi、BおよびPから選ばれる少なくとも 1種
を含有する非晶質相からなることが好ましい。Si、B
およびPから選ばれる少なくとも 1種を含有するガラス
形成成分としては、珪酸系ガラス(SiO2 系ガラ
ス)、硼酸系ガラス(B2 3 系ガラス)、燐酸系ガラ
ス(P2 5 系ガラス)、硼珪酸系ガラス(B2 3
SiO2 系ガラス)等が挙げられ、これらは種々の融剤
を含んでいてもよい。
As a material for forming the insulating phase 5, it is particularly preferable to use a glass-forming component having a low melting point. That is, the insulating phase 5 is preferably made of an amorphous phase containing at least one selected from Si, B and P. Si, B
And glass-forming components containing at least one selected from P include silicate glass (SiO 2 glass), borate glass (B 2 O 3 glass), and phosphoric glass (P 2 O 5 glass). , Borosilicate glass (B 2 O 3
SiO 2 -based glass) and the like, which may contain various fluxes.

【0021】Si、BおよびPから選ばれる少なくとも
1種を含有する酸化物等のガラス形成成分は、強誘電体
膜3の結晶化のための熱処理(成膜時加熱および成膜後
の急速熱処理等)により溶融し、液相として強誘電体粒
子3aの周囲に均一にぬれるため、粒界4aおよび三重
点4bに均一に絶縁相5を形成することができる。すな
わち、強誘電体膜3を構成する結晶粒3aの周囲を、よ
り均一に非晶質相からなる絶縁相5で覆うことができ
る。これによって、強誘電体膜3として用いる強誘電性
ペロブスカイト型酸化物を、より有効に還元雰囲気から
保護することが可能となる。
At least one selected from Si, B and P
A glass-forming component such as an oxide containing one kind is melted by heat treatment for crystallization of the ferroelectric film 3 (heating during film formation, rapid heat treatment after film formation, etc.), and becomes a ferroelectric material as a liquid phase. Since the particles are uniformly wet around the particles 3a, the insulating phase 5 can be uniformly formed at the grain boundaries 4a and the triple points 4b. That is, the periphery of the crystal grains 3a constituting the ferroelectric film 3 can be more uniformly covered with the insulating phase 5 made of an amorphous phase. Thereby, the ferroelectric perovskite oxide used as the ferroelectric film 3 can be more effectively protected from the reducing atmosphere.

【0022】上記した絶縁相5の平均厚さは50nm以下で
あることが好ましい。絶縁相5の平均厚さが50nmを超え
ると、電界の強誘電体粒子3aヘの分担が小さくなるた
め、強誘電体が十分に分極しにくくなり、強誘電体膜3
の残留分極Qswが低下するおそれがある。ただし、絶縁
相5の平均厚さがあまり薄いと、例えば部分的に強誘電
体粒子3aの被覆状態が低下するおそれがあるため、絶
縁相5の平均厚さは 1nm以上であることが好ましい。
The average thickness of the insulating phase 5 is preferably 50 nm or less. If the average thickness of the insulating phase 5 exceeds 50 nm, the share of the electric field on the ferroelectric particles 3a becomes small, so that the ferroelectric material is difficult to sufficiently polarize and the ferroelectric film 3
May be reduced. However, if the average thickness of the insulating phase 5 is too small, for example, the coating state of the ferroelectric particles 3a may be partially reduced. Therefore, the average thickness of the insulating phase 5 is preferably 1 nm or more.

【0023】粒界4aおよび三重点4bに絶縁相5を存
在させた強誘電体膜3は、例えば強誘電体膜3をスパッ
タ法で形成する場合、強誘電性ペロブスカイト型酸化物
からなるターゲットに、絶縁相5となるSi、Bおよび
Pから選ばれる少なくとも1種を含有する酸化物、特に
ガラス形成成分を添加し、このようなスパッタターゲッ
トを用いて強誘電体膜3を形成することにより得られ
る。
When the ferroelectric film 3 in which the insulating phase 5 is present at the grain boundaries 4a and the triple points 4b is used, for example, when the ferroelectric film 3 is formed by a sputtering method, the ferroelectric film 3 is used as a target made of a ferroelectric perovskite oxide. An oxide containing at least one selected from the group consisting of Si, B and P serving as the insulating phase 5, in particular, a glass forming component is added, and the ferroelectric film 3 is formed by using such a sputter target. Can be

【0024】ここで、強誘電体膜3を低温でスパッタ成
膜(基板加熱なし)する場合、成膜当初の膜は非晶質相
であり、これに急速熱熱処理(RTA)を施すことによ
り強誘電体膜3を結晶化させる。この際、ガラス形成成
分等からなる絶縁相5は溶融し、液相として強誘電体粒
子3aの周囲を均一にぬらす。この後、冷却することに
より強誘電体粒子3の粒界4aおよび三重点4bに非晶
質相からなる絶縁相5を均一に存在させることができ
る。なお、基板加熱してスパッタ成膜する場合において
も、同様に強誘電体粒子3の粒界4aおよび三重点4b
に非晶質相からなる絶縁相5を均一に存在させることが
できる。
Here, when the ferroelectric film 3 is formed by sputtering at a low temperature (without substrate heating), the film at the beginning of the film formation is an amorphous phase, which is subjected to rapid thermal annealing (RTA). The ferroelectric film 3 is crystallized. At this time, the insulating phase 5 composed of a glass forming component and the like is melted and uniformly wets around the ferroelectric particles 3a as a liquid phase. Thereafter, by cooling, the insulating phase 5 composed of an amorphous phase can be uniformly present at the grain boundaries 4a and the triple points 4b of the ferroelectric particles 3. When the substrate is heated to form a sputter film, the grain boundaries 4a and the triple points 4b of the ferroelectric particles 3 are similarly formed.
The insulating phase 5 composed of an amorphous phase can be uniformly present.

【0025】強誘電性ペロブスカイト型酸化物からなる
ターゲットへの絶縁相5の形成材料、例えばガラス形成
成分の添加量は、例えば50〜3000ppm 程度とすることが
好ましい。ガラス形成成分等の添加量が50ppm 以下であ
ると、強誘電体粒子3aの周囲を液相で均一にぬらすこ
とが困難となり、バリヤ層としての絶縁相5の機能が低
下するおそれがある。一方、ガラス形成成分等の添加量
が3000ppm を超えると、絶縁相5の厚さが厚くなりす
ぎ、上述したように電界の強誘電体粒子3aヘの分担が
小さくなるため、強誘電体が十分に分極しにくくなり、
残留分極Qswが低下するおそれがある。
The amount of the material for forming the insulating phase 5, for example, the glass forming component, to be added to the target made of a ferroelectric perovskite oxide is preferably, for example, about 50 to 3000 ppm. If the amount of the glass-forming component or the like is 50 ppm or less, it becomes difficult to uniformly wet the periphery of the ferroelectric particles 3a with a liquid phase, and the function of the insulating phase 5 as a barrier layer may be reduced. On the other hand, when the addition amount of the glass forming component and the like exceeds 3000 ppm, the thickness of the insulating phase 5 becomes too thick, and the sharing of the electric field with the ferroelectric particles 3a becomes small as described above. Becomes difficult to polarize,
The remanent polarization Q sw may be reduced.

【0026】上述した強誘電体膜3の上には上部電極6
が設けられており、これらによりFRAMの電荷蓄積部
が構成されている。上部電極6には、下部電極2と同様
なPt、Ru、Ru酸化物、導電性ペロブスカイト型酸
化物等を使用することができ、またその厚さは特に限定
されるものではないが、10〜 100nm程度とすることが好
ましい。
An upper electrode 6 is formed on the ferroelectric film 3 described above.
And these constitute a charge storage section of the FRAM. The upper electrode 6 may be made of Pt, Ru, Ru oxide, conductive perovskite oxide, or the like, similar to the lower electrode 2, and the thickness thereof is not particularly limited. Preferably, the thickness is about 100 nm.

【0027】なお、FRAMの電荷蓄積部の具体的なデ
バイス構造は特に限定されるものではなく、平面型、ス
タック型、内堀り式トレンチ型等、種々の構造を適用す
ることができる。また、上記したFRAMの電荷蓄積部
を構成する各層2、3、6の成膜方法はスパッタ法に限
定されるものではなく、CVD法、MOD法、レーザー
アブレーション法等の種々の成膜方法を適用することが
できる。
The specific device structure of the charge storage portion of the FRAM is not particularly limited, and various structures such as a planar type, a stack type, and an internal trench type can be applied. The method of forming the layers 2, 3, and 6 constituting the charge storage portion of the FRAM described above is not limited to the sputtering method, and various film forming methods such as a CVD method, a MOD method, and a laser ablation method may be used. Can be applied.

【0028】図中7はパッシベーション膜であり、例え
ばTEOS(テトラエトキシシラン)ガスを用いて形成
したSiΟ2 膜が適用される。本発明は、例えばこのT
EOSガスを用いたパッシベーション膜7の形成時に生
じる還元雰囲気から、強誘電性ペロブスカイト型酸化物
等の酸化物系強誘電体膜3を保護、すなわち酸化物系強
誘電体膜3の還元を阻止することによって、優れた電気
特性、特に優れた残留分極Qswを得るものである。
In the figure, reference numeral 7 denotes a passivation film, for example, a SiΟ 2 film formed using a TEOS (tetraethoxysilane) gas is applied. The present invention, for example,
The oxide ferroelectric film 3 such as a ferroelectric perovskite oxide is protected from a reducing atmosphere generated when the passivation film 7 is formed using the EOS gas, that is, the reduction of the oxide ferroelectric film 3 is prevented. Thereby, excellent electrical characteristics, particularly excellent remanent polarization Q sw can be obtained.

【0029】ただし、酸化物系強誘電体膜3の残留分極
sw等に悪影響を及ぼす還元雰囲気は、TEOSガスの
分解に伴って生じるものに限られるものではない。例え
ば、トランジスタ側のW配線を形成する際にも、同様に
還元雰囲気が生成される。このような種々の素子形成工
程により生じる還元雰囲気に対して、本発明による絶縁
相5は効果を発揮するものである。
However, the reducing atmosphere that adversely affects the remanent polarization Q sw of the oxide-based ferroelectric film 3 is not limited to that generated by the decomposition of the TEOS gas. For example, a reducing atmosphere is similarly generated when forming the W wiring on the transistor side. The insulating phase 5 according to the present invention is effective against the reducing atmosphere generated by such various element forming steps.

【0030】また、本発明は初期の残留分極Qswの劣化
を抑制するだけではなく、疲労特性と呼ばれる長期の残
留分極Qswの劣化抑制に対しても効果を発揮するもので
ある。すなわち、本発明の強誘電体メモリによれば、長
期間にわたって良好な残留分極Qswが得られる。
The present invention is effective not only for suppressing the deterioration of the initial remanent polarization Q sw but also for suppressing the long term remanent polarization Q sw called fatigue characteristics. That is, according to the ferroelectric memory of the present invention, a good remanent polarization Q sw can be obtained over a long period of time.

【0031】[0031]

【実施例】次に、本発明の具体的な実施例およびその評
価結果について述べる。
Next, specific examples of the present invention and evaluation results thereof will be described.

【0032】実施例1 まず、表面に厚さ 100nmの熱酸化SiO2 膜を形成した
Si基板上に、下部電極として厚さ 180nmのRu膜をス
パッタ法により形成した。スパッタはArガスを50sccm
導入し、出力300Wで行った。次に、Pb(Zr0.52Ti
0.48)O3 (PZT)にホウ珪酸ガラスを 100ppm 添加
したPZTターゲットを用いて、厚さ250nmのΡZT膜
をスパッタ法により形成した。成膜後、873Kで30秒の急
速熱処理を行った。その後、厚さ 180nmのRu膜をスパ
ッタ法で成膜し、これを 100nm角にリフトオフして上部
電極とした。
Example 1 First, a Ru film having a thickness of 180 nm was formed as a lower electrode by a sputtering method on a Si substrate having a thermally oxidized SiO 2 film having a thickness of 100 nm formed on its surface. Sputtering 50 sccm Ar gas
Introduced and performed at an output of 300W. Next, Pb (Zr 0.52 Ti
0.48 ) A 250 nm thick ΡZT film was formed by sputtering using a PZT target in which 100 ppm of borosilicate glass was added to O 3 (PZT). After the film formation, rapid heat treatment was performed at 873K for 30 seconds. Thereafter, a Ru film having a thickness of 180 nm was formed by a sputtering method, and this was lifted off to a 100 nm square to form an upper electrode.

【0033】上記した強誘電体膜としてのPZT膜の微
構造を走査型透過電子顕微鏡(STEM)で観察したと
ころ、PZT結晶粒の粒界にはBとSiを含有する平均
厚さが約 1nmの異相が存在し、また三重点には一辺約10
〜30nmの三角状の異相が存在していた。この異相を電子
線回折で分析したところ、ハローパターンが得られたこ
とから非晶質相であることが確認できた。
When the microstructure of the PZT film as a ferroelectric film was observed with a scanning transmission electron microscope (STEM), the average grain thickness containing B and Si at the grain boundaries of the PZT crystal grains was about 1 nm. And the triple point has about 10 sides
There was a ~ 30 nm triangular heterophase. When this hetero phase was analyzed by electron beam diffraction, a halo pattern was obtained, thereby confirming that it was an amorphous phase.

【0034】次に、上部電極上にTEOSガスを用いて
パッシベーション膜を形成し、さらに素子形成工程を実
施して、FRAM素子を作製した。得られたFRAM素
子を、酸素分圧が10-8Paで673Kに保持された電気炉中で
1時間保持した後、大気中に取り出して5Vの電圧を印加
することによりヒステリシス曲線を測定した。その結
果、残留分極Qswは47μC/cm2 であった。
Next, a passivation film was formed on the upper electrode by using TEOS gas, and an element forming step was further performed to manufacture an FRAM element. The obtained FRAM element was placed in an electric furnace maintained at 673K at an oxygen partial pressure of 10 -8 Pa.
After holding for 1 hour, the sample was taken out into the air and a voltage of 5 V was applied to measure a hysteresis curve. As a result, the remanent polarization Q sw was 47 μC / cm 2 .

【0035】一方、本発明との比較例として、Pb(Z
0.52Ti0.48)O3 にガラス成分を添加していないタ
ーゲットを用いる以外は、上記実施例1と同様にして、
FRAΜ素子を作製した。この比較例1のPZT膜中に
は、粒界や三重点に異相は存在していなかった。この比
較例1のFRAM素子を実施例1と同様に、酸素分圧が
10-8Paで673Kに保持された電気炉中で 1時間保持した
後、大気中に取り出して5Vの電圧を印加することにより
ヒステリシス曲線を測定した。その結果、残留分極Qsw
は11μC/cm2 であった。
On the other hand, as a comparative example with the present invention, Pb (Z
r 0.52 Ti 0.48 ) In the same manner as in Example 1 except that a target having no glass component added to O 3 was used,
An FRA element was manufactured. In the PZT film of Comparative Example 1, no heterophase was present at the grain boundaries or triple points. The FRAM element of Comparative Example 1 has the same oxygen partial pressure as in Example 1.
After holding for 1 hour in an electric furnace maintained at 673K at 10 -8 Pa, the sample was taken out to the atmosphere and a hysteresis curve was measured by applying a voltage of 5V. As a result, the remanent polarization Q sw
Was 11 μC / cm 2 .

【0036】次に、実施例1と比較例1の疲労特性を比
較した。すなわち、実施例1および比較例1の各FRA
M素子に、±5Vで 5msecの矩形電圧を1010回印加し、そ
の後の残留分極Qswを測定した。その結果、実施例1は
swの低下率が -5%であったのに対して、比較例1では
swが-60%と大幅に低下していた。
Next, the fatigue characteristics of Example 1 and Comparative Example 1 were compared. That is, each FRA of Example 1 and Comparative Example 1
A rectangular voltage of ± 5 V and 5 msec was applied 10 10 times to the M element, and then the remanent polarization Q sw was measured. As a result, Example 1 whereas decreasing rate of the Q sw was -5%, Q sw in Comparative Example 1 was greatly reduced and -60%.

【0037】実施例2 表面に厚さ 100nmの熱酸化SiO2 膜を形成したSi基
板上に、下部電極として厚さ20nmのTi膜と厚さ 180nm
のPt膜をスパッタ法により形成した。スパッタはAr
ガスを50sccm導入し、出力300Wで行った。次に、SrB
2 Ta2 9にホウ珪酸ガラスを 100ppm 添加したタ
ーゲットを用いて、厚さ 250nmのSrBi2 Ta2 9
膜をスパッタ法により形成した。スパッタはArガスを
50sccm、O2 ガスを10sccm導入し、出力300W、基板加熱
873Kで行った。その後、厚さ180nmのPt膜をスパッタ
法で成膜し、これを 100nm角にリフトオフして上部電極
とした。
Example 2 On a Si substrate having a thermally oxidized SiO 2 film having a thickness of 100 nm formed on its surface, a Ti film having a thickness of 20 nm and a thickness of 180 nm were formed as lower electrodes.
Was formed by a sputtering method. Ar sputtering
The gas was introduced at 50 sccm and the output was 300 W. Next, SrB
Using a target obtained by adding 100 ppm of borosilicate glass to i 2 Ta 2 O 9 , a 250 nm thick SrBi 2 Ta 2 O 9
The film was formed by a sputtering method. Sputtering Ar gas
50 sccm, O 2 gas introduced at 10 sccm, output 300 W, substrate heating
I went at 873K. Thereafter, a Pt film having a thickness of 180 nm was formed by a sputtering method, and this was lifted off to a 100 nm square to form an upper electrode.

【0038】上記した強誘電体膜としてのSrBi2
2 9 膜の微構造を走査型透過電子顕微鏡(STE
M)で観察したところ、粒界にはBとSiを含有する平
均厚さが約 1nmの異相が存在し、また三重点には一辺約
10〜30nmの三角状の異相が存在していた。この異相を電
子線回折で分析したところ、ハローパターンが得られた
ことから非晶質相であることが確認できた。
SrBi 2 T as the above ferroelectric film
The microstructure of the a 2 O 9 film was examined using a scanning transmission electron microscope (STE).
Observed in (M), there is a hetero phase having an average thickness of about 1 nm containing B and Si at the grain boundary, and about three
There was a triangular heterophase of 10-30 nm. When this hetero phase was analyzed by electron beam diffraction, a halo pattern was obtained, thereby confirming that it was an amorphous phase.

【0039】次に、上部電極上にTEOSガスを用いて
パッシベーション膜を形成し、さらに素子形成工程を行
って、FRAM素子を作製した。得られたFRAM素子
を、酸素分圧が10-8Paで673Kに保持された電気炉中で 1
時間保持した後、大気中に取り出して5Vの電圧を印加す
ることによりヒステリシス曲線を測定した。その結果、
残留分極Qswは18μC/cm2 であった。
Next, a passivation film was formed on the upper electrode by using TEOS gas, and an element forming step was further performed to manufacture an FRAM element. The obtained FRAM element was placed in an electric furnace maintained at 673K with an oxygen partial pressure of 10 -8 Pa.
After holding for a time, the sample was taken out into the air and a voltage of 5 V was applied to measure a hysteresis curve. as a result,
The remanent polarization Q sw was 18 μC / cm 2 .

【0040】一方、本発明との比較例として、SrBi
2 Ta2 9 にガラス成分を添加していないターゲット
を用いる以外は、上記実施例2と同様にして、FRAΜ
素子を作製した。この比較例2のSrBi2 Ta2 9
膜中には、粒界や三重点に異相は存在していなかった。
この比較例2のFRAM素子を実施例2と同様に、酸素
分圧が10-8Paで673Kに保持された電気炉中で 1時間保持
した後、大気中に取り出して5Vの電圧を印加することに
よりヒステリシス曲線を測定した。その結果、残留分極
swは 2μC/cm2 であった。
On the other hand, as a comparative example with the present invention, SrBi
FRAΜ was prepared in the same manner as in Example 2 except that a target in which no glass component was added to 2 Ta 2 O 9 was used.
An element was manufactured. SrBi 2 Ta 2 O 9 of Comparative Example 2
No heterophase was present in the grain boundary or triple point in the film.
The FRAM element of Comparative Example 2 was held in an electric furnace maintained at 673 K at an oxygen partial pressure of 10 −8 Pa for 1 hour, taken out to the atmosphere, and a voltage of 5 V was applied in the same manner as in Example 2. Thus, a hysteresis curve was measured. As a result, the remanent polarization Q sw was 2 μC / cm 2 .

【0041】次に、実施例2と比較例2の疲労特性を比
較した。すなわち、実施例2および比較例2の各FRA
M素子に、±3Vで 5msecの矩形電圧を1012回印加し、そ
の後の残留分極Qswを測定した。その結果、実施例2は
swの低下率が -3%であったのに対して、比較例2では
swが-51%と大幅に低下していた。
Next, the fatigue characteristics of Example 2 and Comparative Example 2 were compared. That is, each FRA of Example 2 and Comparative Example 2
A rectangular voltage of ± 3 V and 5 msec was applied 10 12 times to the M element, and then the remanent polarization Q sw was measured. As a result, in Example 2, the rate of decrease in Q sw was -3%, whereas in Comparative Example 2, Q sw was significantly reduced to -51%.

【0042】実施例3 表面に厚さ 100nmの熱酸化SiO2 膜を形成したSi基
板上に、下部電極として厚さ 180nmのPt膜をスパッタ
法により形成した。スパッタはArガスを50sccm導入
し、出力300Wで行った。次に、Bi4 Ti3 12にホウ
珪酸ガラスを100ppm添加したターゲットを用いて、厚さ
250nmのBi4 Ti3 12膜をスパッタ法により形成し
た。スパッタはArガスを50sccm、O2 ガスを10sccm導
入し、出力300W、基板加熱873Kで行った。その後、厚さ
180nmのPt膜をスパッタ法で成膜し、これを 100nm角
にリフトオフして上部電極とした。
Example 3 A Pt film having a thickness of 180 nm was formed as a lower electrode by a sputtering method on a Si substrate having a thermally oxidized SiO 2 film having a thickness of 100 nm formed on its surface. The sputtering was performed at an output of 300 W by introducing 50 sccm of Ar gas. Next, using a target obtained by adding 100 ppm of borosilicate glass to Bi 4 Ti 3 O 12 ,
A 250 nm Bi 4 Ti 3 O 12 film was formed by sputtering. The sputtering was performed by introducing Ar gas at 50 sccm and O 2 gas at 10 sccm, outputting 300 W and heating the substrate at 873 K. Then the thickness
A 180 nm Pt film was formed by sputtering, and this was lifted off to a 100 nm square to form an upper electrode.

【0043】上記した強誘電体膜としてのBi4 Ti3
12膜の微構造を走査型透過電子顕微鏡(STEM)で
観察したところ、粒界にはBとSiを含有する平均厚さ
が約1nmの異相が存在し、また三重点には一辺約10〜30n
mの三角状の異相が存在していた。この異相を電子線回
折で分析したところ、ハローパターンが得られたことか
ら非晶質相であることが確認できた。
Bi 4 Ti 3 as the above ferroelectric film
Observation of the microstructure of the O 12 film by a scanning transmission electron microscope (STEM) revealed that a heterogeneous phase containing B and Si having an average thickness of about 1 nm was present at the grain boundaries, and about 10 nm on one side at the triple point. ~ 30n
There was a m-triangular heteromorph. When this hetero phase was analyzed by electron beam diffraction, a halo pattern was obtained, thereby confirming that it was an amorphous phase.

【0044】次に、上部電極上にTEOSガスを用いて
パッシベーション膜を形成し、さらに素子形成工程を行
って、FRAM素子を作製した。得られたFRAM素子
を、酸素分圧が10-8Paで673Kに保持された電気炉中で30
分間保持した後、大気中に取り出して5Vの電圧を印加す
ることによりヒステリシス曲線を測定した。その結果、
残留分極Qswは25μC/cm2 であった。
Next, a passivation film was formed on the upper electrode by using TEOS gas, and an element forming step was further performed to manufacture an FRAM element. The obtained FRAM device was placed in an electric furnace maintained at 673 K at an oxygen partial pressure of 10 −8 Pa for 30 minutes.
After holding for 1 minute, the sample was taken out into the air and a voltage of 5 V was applied to measure a hysteresis curve. as a result,
The remanent polarization Q sw was 25 μC / cm 2 .

【0045】一方、本発明との比較例として、Bi4
3 12にガラス成分を添加していないターゲットを用
いる以外は、上記実施例3と同様にして、FRAΜ素子
を作製した。この比較例3のBi4 Ti3 12膜中に
は、粒界や三重点に異相は存在していなかった。この比
較例3のFRAM素子を実施例3と同様に、酸素分圧が
10-8Paで673Kに保持された電気炉中で30分間保持した
後、大気中に取り出して5Vの電圧を印加することにより
ヒステリシス曲線を測定した。その結果、残留分極Qsw
は 5μC/cm2 であった。
On the other hand, as a comparative example with the present invention, Bi 4 T
An FRAΜ device was produced in the same manner as in Example 3 except that a target in which no glass component was added to i 3 O 12 was used. In the Bi 4 Ti 3 O 12 film of Comparative Example 3, no heterophase was present at the grain boundaries or triple points. The FRAM device of Comparative Example 3 has the same oxygen partial pressure as in Example 3.
After holding in an electric furnace maintained at 673K at 10 -8 Pa for 30 minutes, the sample was taken out to the atmosphere and a hysteresis curve was measured by applying a voltage of 5V. As a result, the remanent polarization Q sw
Was 5 μC / cm 2 .

【0046】次に、実施例3と比較例3の疲労特性を比
較した。すなわち、実施例3および比較例3の各FRA
M素子に、±3Vで 5msecの矩形電圧を1012回印加し、そ
の後の残留分極Qswを測定した。その結果、実施例3は
swの低下率が -5%であったのに対して、比較例3では
swが-58%と大幅に低下していた。
Next, the fatigue characteristics of Example 3 and Comparative Example 3 were compared. That is, each FRA of Example 3 and Comparative Example 3
A rectangular voltage of ± 3 V and 5 msec was applied 10 12 times to the M element, and then the remanent polarization Q sw was measured. As a result, in Example 3, the rate of decrease in Q sw was -5%, whereas in Comparative Example 3, Q sw was significantly reduced to -58%.

【0047】[0047]

【発明の効果】以上説明したように、本発明の強誘電体
メモリによれば、素子形成工程等で生じる還元雰囲気に
よる強誘電体粒子の還元を阻止することができるため、
残留分極Qswの劣化を抑制することが可能となる。すな
わち、強誘電体メモリにとって重要な特性である残留分
極Qswに優れる強誘電体メモリを、再現性よく提供する
ことが可能となる。
As described above, according to the ferroelectric memory of the present invention, the ferroelectric particles can be prevented from being reduced by the reducing atmosphere generated in the element forming step and the like.
Deterioration of the remanent polarization Q sw can be suppressed. That is, it is possible to provide a ferroelectric memory having excellent remanent polarization Qsw , which is an important characteristic for a ferroelectric memory, with good reproducibility.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の強誘電体メモリの一実施形態の要部
構成を示す断面図である。
FIG. 1 is a cross-sectional view showing a main configuration of a ferroelectric memory according to an embodiment of the present invention.

【図2】 図1に示す強誘電体メモリにおける強誘電体
膜の微構造を模式的に示す図である。
FIG. 2 is a diagram schematically showing a microstructure of a ferroelectric film in the ferroelectric memory shown in FIG.

【符号の説明】[Explanation of symbols]

1………基板 2………下部電極 3………強誘電体膜 3a……強誘電体粒子 4a……粒界 4b……三重点 5………絶縁相(非晶質相) 6………上部電極 7………パッシベーション膜 DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Lower electrode 3 ... Ferroelectric film 3a ... Ferroelectric particle 4a ... Grain boundary 4b ... Triple junction 5 ... Insulating phase (amorphous phase) 6 ... …… Top electrode 7 ……… Passivation film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に順に積層された下部電極、強誘
電体膜および上部電極を具備する強誘電体メモリにおい
て、 前記強誘電体膜は、それを構成する結晶粒の粒界および
三重点に、Si、BおよびPから選ばれる少なくとも 1
種を含有する絶縁相が存在することを特徴とする強誘電
体メモリ。
1. A ferroelectric memory comprising a lower electrode, a ferroelectric film, and an upper electrode sequentially laminated on a substrate, wherein the ferroelectric film has a grain boundary and a triple point of crystal grains constituting the ferroelectric film. At least one selected from Si, B and P
A ferroelectric memory characterized by the presence of a seed-containing insulating phase.
【請求項2】 請求項1記載の強誘電体メモリにおい
て、 前記絶縁相は非晶質相であることを特徴とする強誘電体
メモリ。
2. The ferroelectric memory according to claim 1, wherein said insulating phase is an amorphous phase.
JP9175755A 1997-07-01 1997-07-01 Ferroelectric memory Pending JPH1126703A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9175755A JPH1126703A (en) 1997-07-01 1997-07-01 Ferroelectric memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9175755A JPH1126703A (en) 1997-07-01 1997-07-01 Ferroelectric memory

Publications (1)

Publication Number Publication Date
JPH1126703A true JPH1126703A (en) 1999-01-29

Family

ID=16001694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9175755A Pending JPH1126703A (en) 1997-07-01 1997-07-01 Ferroelectric memory

Country Status (1)

Country Link
JP (1) JPH1126703A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511763B1 (en) * 1999-10-12 2003-01-28 Murata Manufacturing Co. Ltd. Piezoelectric ceramic material, electronic part using the ceramic
CN100431044C (en) * 2003-09-30 2008-11-05 三洋电机株式会社 Memory
US7456548B2 (en) 2006-05-09 2008-11-25 Canon Kabushiki Kaisha Piezoelectric element, piezoelectric actuator, and ink jet recording head

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511763B1 (en) * 1999-10-12 2003-01-28 Murata Manufacturing Co. Ltd. Piezoelectric ceramic material, electronic part using the ceramic
CN100431044C (en) * 2003-09-30 2008-11-05 三洋电机株式会社 Memory
US7456548B2 (en) 2006-05-09 2008-11-25 Canon Kabushiki Kaisha Piezoelectric element, piezoelectric actuator, and ink jet recording head

Similar Documents

Publication Publication Date Title
JP3258899B2 (en) Ferroelectric thin film element, semiconductor device using the same, and method of manufacturing ferroelectric thin film element
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
JP3363301B2 (en) Ferroelectric thin film-coated substrate, method of manufacturing the same, and nonvolatile memory constituted by ferroelectric thin-film-coated substrate
US6420740B1 (en) Lead germanate ferroelectric structure with multi-layered electrode
JP2000208725A (en) Semiconductor device and its manufacture
JPH11502673A (en) Laminated superlattice material and low-temperature manufacturing method of electronic device including the same
JP2877618B2 (en) Method of forming ferroelectric film
EP0878837A2 (en) Ferroelectric thin film comprising a bufferlayer and a Bismuth layered compound
JP2000068466A (en) Semiconductor memory device
JPH1126703A (en) Ferroelectric memory
JP3292795B2 (en) Method for manufacturing semiconductor memory device
JP2753170B2 (en) Crystallization method of ferroelectric film
JPH104181A (en) Ferroelectric element and semiconductor device
JP2000208440A (en) Forming method of platinum film for capacitor electrode of semiconductor device
JPH09129827A (en) Ferroelectric capacitor
JP3583638B2 (en) Ferroelectric capacitor and method of manufacturing the same
JP3294214B2 (en) Thin film capacitors
JP3232661B2 (en) Semiconductor storage device
JPH08340084A (en) Manufacture of dielectric thin film and dielectric thin film manufactured by it
JP3545850B2 (en) Ferroelectric thin film element
JP2006108291A (en) Ferroelectric capacitor and its manufacturing method, and ferroelectric memory device
KR100248810B1 (en) Ferroelectric capacitor and its manufacturing method
JPH10223847A (en) Manufacture of ferroelectric thin film element, ferroelectric thin film element and ferroelectric memory device
JP2003282830A (en) Ferroelectric thin film memory
JP2004022554A (en) Ferroelectric memory device and its designing method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040803