JPH11266238A - Signal interruption-restoration detection circuit - Google Patents
Signal interruption-restoration detection circuitInfo
- Publication number
- JPH11266238A JPH11266238A JP10068649A JP6864998A JPH11266238A JP H11266238 A JPH11266238 A JP H11266238A JP 10068649 A JP10068649 A JP 10068649A JP 6864998 A JP6864998 A JP 6864998A JP H11266238 A JPH11266238 A JP H11266238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- monitored
- disconnection
- period
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、クロック信号など
周期的な信号の供給を受けて動作する回路において、監
視対象信号の断および復旧を検出する信号断・復旧検出
回路に関するものである。例えば、同期転送モードで動
作する伝送装置などにおいては、網から供給されるクロ
ック信号に同期して様々な回路が動作するので、クロッ
ク信号の断および復旧を正確に検出する必要がある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal disconnection / recovery detecting circuit for detecting disconnection and recovery of a monitored signal in a circuit which operates by receiving a periodic signal such as a clock signal. For example, in a transmission device or the like that operates in a synchronous transfer mode, various circuits operate in synchronization with a clock signal supplied from a network, and therefore, it is necessary to accurately detect disconnection and recovery of the clock signal.
【0002】[0002]
【従来の技術】図7に、従来のクロック断・復旧検出回
路の構成例を示す。また、図8に、従来のクロック断・
復旧検出回路の動作を表すタイミング図を示す。図7に
おいて、単安定マルチバイブレータ(以下、モノマルチ
と略称する)401は、クロック信号の変化点によって
定期的に再トリガされる構成となっている。2. Description of the Related Art FIG. 7 shows a configuration example of a conventional clock cut / recovery detection circuit. Also, FIG.
FIG. 4 is a timing chart illustrating the operation of the recovery detection circuit. In FIG. 7, a monostable multivibrator (hereinafter abbreviated as "monomulti") 401 is configured to be periodically retriggered by a change point of a clock signal.
【0003】したがって、クロック信号が正常に供給さ
れている場合は、図8に示すように、モノマルチ401
の出力は論理「0」に保たれる。一方、クロック信号の
供給が途絶した場合は、このモノマルチ401の時定数
である時間T1内に再トリガがかからないため、モノマル
チ401の出力は論理「1」にセットされ、これに応じ
て、図7に示したフリップフロップ402の出力が論理
「1」となり(図8(b)、(d)参照)、クロック信号の
切断を検出した旨のクロック断検出信号として、後段の
回路の処理に供される。Therefore, when a clock signal is normally supplied, as shown in FIG.
Is kept at logic "0". On the other hand, when the supply of the clock signal is interrupted, no re-triggering is performed within the time T1, which is the time constant of the monomulti 401, so that the output of the monomulti 401 is set to logic "1". The output of the flip-flop 402 shown in FIG. 7 becomes logic “1” (see FIGS. 8B and 8D), and is used as a clock disconnection detection signal indicating that the disconnection of the clock signal has been detected. Provided.
【0004】その後、図8(a)に示すように、クロック
信号の供給が再開されると、上述したモノマルチ401
の出力が論理「0」にリセットされ、この立ち下がりに
応じて、もう一つのモノマルチ403の出力に論理
「1」がセットされ、復旧検出動作を開始する。After that, as shown in FIG. 8A, when the supply of the clock signal is restarted, the above-mentioned mono-multi 401 is supplied.
Is reset to logic "0", and in response to this fall, the output of another monomulti 403 is set to logic "1", and the recovery detection operation is started.
【0005】図7に示したクロック断・復旧検出回路に
おいては、モノマルチ403の時定数である時間T2の間
に渡ってクロック信号が供給されたときに、クロック信
号の供給が復旧したと判断し、このモノマルチ403を
再トリガしてその出力を論理「0」にリセットし、これ
により、フリップフロップ402をリセットして、クロ
ック断検出信号をリセットしている(図8(c)、(d)参
照)。In the clock disconnection / restoration detection circuit shown in FIG. 7, when the clock signal is supplied for a time T2 which is the time constant of the monomulti 403, it is determined that the supply of the clock signal is restored. Then, the mono-multi 403 is retriggered to reset its output to logic “0”, thereby resetting the flip-flop 402 and resetting the clock loss detection signal (FIGS. 8C and 8C). d)).
【0006】このように、クロック信号の供給再開から
復旧時間として時間T2を設定し、復旧時間の経過後に、
クロック信号の復旧を検出する構成とすることにより、
クロック信号の供給は再開したものの、その周期が不安
定であるような不完全な期間を排除している。このクロ
ック信号の周波数が不安定な期間は、例えば、クロック
信号の供給源に従属同期型の発振器を用いている場合
に、この発振器による信号から得られたクロック信号を
上位装置の位相に合わせる動作を行っている期間に相当
し、この期間の経過後には、安定した周波数の正常なク
ロック信号が供給される。As described above, the time T2 is set as the recovery time from the restart of the supply of the clock signal, and after the recovery time has elapsed,
By adopting a configuration that detects recovery of the clock signal,
Although the supply of the clock signal is restarted, an incomplete period in which the cycle is unstable is eliminated. During a period in which the frequency of the clock signal is unstable, for example, when a slave-synchronized oscillator is used according to the source of the clock signal, the operation of adjusting the clock signal obtained from the signal from the oscillator to the phase of the host device Is performed, and after this period, a normal clock signal with a stable frequency is supplied.
【0007】したがって、従来のクロック断・復旧検出
回路においては、クロック信号の供給元において、上述
したような位相の合わせ込み動作を行うために必要な時
間を考慮して、モノマルチ403の時定数T2を決定する
必要がある。Therefore, in the conventional clock disconnection / recovery detection circuit, the time constant of the monomulti 403 is considered in consideration of the time required for performing the above-described phase matching operation at the clock signal supply source. T2 needs to be determined.
【0008】[0008]
【発明が解決しようとする課題】ところで、上述した従
来のクロック断・復旧検出回路においては、クロック信
号の供給再開の際における不安定な期間について考慮さ
れてはいるものの、不安定な周波数のクロック信号が供
給されている期間とクロック信号が正常な周波数で供給
されている期間とを峻別して、クロック信号の断検出お
よび復旧検出に供することはできなかった。In the above-mentioned conventional clock disconnection / recovery detection circuit, although an unstable period when the supply of the clock signal is resumed is taken into consideration, a clock having an unstable frequency is considered. The period in which the signal is supplied and the period in which the clock signal is supplied at a normal frequency cannot be distinguished from each other, and cannot be used for detection of disconnection and recovery of the clock signal.
【0009】しかしながら、例えば、同期転送モードの
伝送装置に備えられるクロック乗換回路などにおいて
は、外部から供給されるクロック信号の周期が安定して
いるか否かは重要な問題であり、クロック信号の完全な
断とともに、上述したような不安定な期間と正常な状態
とを厳密に区別する必要がある。本発明は、クロック信
号などの周期性を持つ信号について、その周期の揺らぎ
を考慮しつつ、供給の断および復旧を検出する信号断・
復旧検出回路を提供することを目的とする。However, for example, in a clock transfer circuit provided in a transmission device in a synchronous transfer mode, it is an important issue whether or not the period of a clock signal supplied from the outside is stable. In addition, it is necessary to strictly distinguish the unstable period and the normal state as described above. The present invention provides a signal disconnection / detection method for detecting supply disconnection and restoration of a signal having periodicity such as a clock signal while considering fluctuations in the period.
It is an object to provide a recovery detection circuit.
【0010】[0010]
【課題を解決するための手段】図1に、本発明の原理ブ
ロック図を示す。請求項1の発明は、監視対象の信号の
入力が途絶した断状態を検出する断検出手段101と、
監視対象の信号の入力が正常に復旧する復旧時点を検出
する復旧検出手段102とを備えた信号断・復旧検出回
路において、復旧検出手段102は、監視対象の信号の
入力再開に応じて、監視対象の信号の周期が所定の範囲
内であるか否かを判定する周期判定手段111と、周期
判定手段111による複数周期分についての判定結果を
履歴情報として保持する保持手段112と、履歴情報に
基づいて、監視対象の信号の入力状態が完全に復旧した
か否かを判断する判断手段113とを備えた構成である
ことを特徴とする。FIG. 1 is a block diagram showing the principle of the present invention. The invention according to claim 1 is a disconnection detecting means 101 for detecting a disconnection state in which input of a signal to be monitored is interrupted,
In a signal disconnection / recovery detection circuit including recovery recovery means 102 for detecting a recovery point at which the input of the signal to be monitored is recovered to normal, the recovery detection means 102 performs monitoring in response to resumption of input of the signal to be monitored. A period determining unit 111 for determining whether the period of the target signal is within a predetermined range; a holding unit 112 for holding determination results for a plurality of periods by the period determining unit 111 as history information; And a judgment unit 113 for judging whether or not the input state of the signal to be monitored has been completely restored.
【0011】請求項1の発明によれば、断検出手段10
1によって監視対象の信号の断が検出された後、監視対
象の信号の入力再開に応じて、周期判定手段111によ
って得られた監視対象の信号の周期についての判定結果
が複数周期に渡って保持手段112に保持されるから、
判断手段113により、監視対象の信号の周期が安定し
たか否かを判断することができる。According to the first aspect of the present invention, the disconnection detecting means 10
After the disconnection of the signal to be monitored is detected by 1, the determination result of the period of the signal to be monitored obtained by the period determination unit 111 is retained over a plurality of periods in response to the restart of the input of the signal to be monitored. Since it is held by the means 112,
The determining unit 113 can determine whether the period of the signal to be monitored has stabilized.
【0012】請求項2の発明は、請求項1に記載の信号
断・復旧検出回路において、周期判定手段111は、監
視対象の信号よりも短い周期を持つ基準信号を入力する
基準信号入力手段114と、監視対象の信号の変化点を
検出する変化点検出手段115と、変化点検出手段11
5による検出結果に応じて、所定の初期値から基準信号
に同期した計数動作を行う計数手段116と、計数手段
116による計数値について、監視対象の信号の周期に
対する許容範囲を示す判別指標を生成する指標生成手段
117と、変化点検出手段115による変化点の検出に
応じて、計数手段116の計数値が判別指標で示された
許容範囲内であるか否かを判定する判定手段118とを
備えた構成であることを特徴とする。According to a second aspect of the present invention, in the signal disconnection / recovery detection circuit according to the first aspect, the period determining means 111 inputs a reference signal having a shorter cycle than a signal to be monitored. Change point detecting means 115 for detecting a change point of a signal to be monitored, and change point detecting means 11
5, a counting means 116 for performing a counting operation in synchronization with a reference signal from a predetermined initial value, and a discrimination index indicating an allowable range with respect to a period of a signal to be monitored with respect to the count value by the counting means 116. The index generating means 117 and the judging means 118 for judging whether or not the count value of the counting means 116 is within the allowable range indicated by the discrimination index in accordance with the detection of the change point by the change point detecting means 115. It is characterized by having a configuration provided.
【0013】請求項2の発明によれば、変化点検出手段
115による検出結果に応じて、計数手段116が、基
準信号入力手段114によって入力された基準信号に同
期して計数動作を行うことにより、監視対象の信号の周
期を基準信号を単位として評価することができる。ま
た、指標生成手段117により、監視対象の信号の周期
についての許容範囲を示す計数手段116の計数値の範
囲を判別指標として求めれば、変化点の検出に応じて、
判定手段118が、計数手段116の計数値とこの判別
指標とを比較することにより、監視対象の信号の周期が
許容範囲内であるか否かを判定することができる。According to the second aspect of the present invention, the counting means performs the counting operation in synchronization with the reference signal input by the reference signal input means in response to the detection result by the change point detecting means. In addition, the cycle of the signal to be monitored can be evaluated using the reference signal as a unit. If the index generation unit 117 obtains, as a discrimination index, the range of the count value of the counting unit 116 indicating the permissible range of the period of the signal to be monitored,
By comparing the count value of the counting means 116 with this determination index, the determining means 118 can determine whether or not the period of the signal to be monitored is within the allowable range.
【0014】請求項3の発明は、請求項2に記載の信号
断・復旧検出回路において、基準信号入力手段114
は、監視対象であるクロック信号に代わる予備のクロッ
ク信号を生成するために、監視対象のクロック信号とと
もに供給された予備系クロック信号を基準信号として導
入する構成であることを特徴とする。請求項3の発明
は、少なくとも1系統の現用クロック信号とともに、予
備系クロック信号が供給されるシステムに適用した場合
に、予備系クロック信号を基準信号として利用すること
ができる。According to a third aspect of the present invention, in the signal disconnection / recovery detecting circuit according to the second aspect, the reference signal input means 114 is provided.
Is characterized in that a spare clock signal supplied together with the clock signal to be monitored is introduced as a reference signal in order to generate a spare clock signal to replace the clock signal to be monitored. When the invention of claim 3 is applied to a system to which a backup clock signal is supplied together with at least one working clock signal, the backup clock signal can be used as a reference signal.
【0015】[0015]
【発明の実施の形態】以下、図面に基づいて、本発明の
実施形態について詳細に説明する。図2に、請求項1及
び請求項2の信号断・復旧検出回路の実施形態を示す。
また、図3および図4に、この信号の断および復旧を検
出する動作を表すタイミング図を示す。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 2 shows an embodiment of the signal disconnection / recovery detection circuit according to the first and second aspects.
FIGS. 3 and 4 are timing charts showing the operation of detecting disconnection and restoration of this signal.
【0016】図2において、カウンタ211は、請求項
2で述べた計数手段116に相当するものであり、基準
信号入力手段114に相当する発振器212によって生
成される基準信号に同期して計数動作を行う構成となっ
ている。また、図2において、信号生成部213は、こ
のカウンタ211の計数出力を受け取って、計数値の大
きさに関する信号(後述する)を生成し、判断回路21
4に送出する構成となっている。In FIG. 2, a counter 211 corresponds to the counting means 116 described in claim 2, and performs a counting operation in synchronization with a reference signal generated by an oscillator 212 corresponding to the reference signal input means 114. Configuration. 2, the signal generation unit 213 receives the count output of the counter 211, generates a signal (described later) relating to the magnitude of the count value, and outputs the signal to the determination circuit 21.
4 is sent.
【0017】また、エッジ検出部215は、変化点検出
手段115に相当するものであり、監視対象の信号(例
えば、クロック信号)の立ち上がりを検出し、この検出
結果を示すエッジ検出信号を判断回路214に送出する
とともに、上述したカウンタ211の「0」ロード
([0]load)端子に入力する構成となっている。したがっ
て、図3に示すように、監視対象のクロック信号(図3
(a)参照)が定期的に入力されている場合は、このカウ
ンタ211は、監視対象のクロック信号の周期に相当す
る値まで計数した後、エッジ検出部215の出力に応じ
て計数値を初期値「0」に戻す動作を繰り返す(図3
(b)参照)。The edge detecting section 215 corresponds to the change point detecting means 115, detects a rising edge of a signal to be monitored (for example, a clock signal), and determines an edge detection signal indicating the detection result. The data is sent to the terminal 214 and input to the “0” load ([0] load) terminal of the counter 211 described above. Therefore, as shown in FIG. 3, the clock signal to be monitored (FIG.
(see (a)), the counter 211 counts up to a value corresponding to the period of the clock signal to be monitored, and then initializes the count value according to the output of the edge detection unit 215. The operation of returning to the value “0” is repeated (FIG. 3
(b)).
【0018】ここで、このカウンタ211の計数値は、
監視対象のクロック信号の立ち上がりが検出されてから
の経過時間を基準信号の周期を単位として表しているか
ら、クロック信号が途絶したと判断すべき断閾値T1やク
ロック信号として適切な周期の範囲をカウンタ211の
計数値と対応づけることができる。図2に示した信号生
成部213において、ウィンド信号生成部216は、上
述した適切な周期の範囲に相当する計数値の範囲を予め
ウィンドとして設定しておき(図3(b)において、該当
する範囲を斜線を付して示す)、カウンタ211の計数
値がこのウィンドの範囲内である旨を示すウィンド内信
号(図2においては、符号「in」を付して示す)と、こ
のウィンドの範囲外である旨を示すウィンド外信号(図
においては、符号「out 」を付して示す)とを生成し、
判断回路214に送出する構成とすればよい。Here, the count value of the counter 211 is:
Since the elapsed time from the detection of the rising edge of the clock signal to be monitored is expressed in terms of the period of the reference signal, the range of the threshold value T1 at which the clock signal should be judged to have been interrupted and the range of the period appropriate for the clock signal are specified. It can be associated with the count value of the counter 211. In the signal generation unit 213 shown in FIG. 2, the window signal generation unit 216 previously sets the range of the count value corresponding to the above-described range of the appropriate period as the window (see FIG. 3 (b)). The range is indicated by diagonal lines), an in-window signal indicating that the count value of the counter 211 is within the range of the window (in FIG. 2, indicated by a symbol “in”), An out-of-window signal indicating that the signal is out of the range (indicated by a symbol “out” in the figure),
What is necessary is just to make it the structure sent to the determination circuit 214.
【0019】このように、カウンタ211の計数値に基
づいて、ウィンド信号生成部216が動作することによ
り、請求項2で述べた指標生成手段117の機能を実現
し、監視対象の信号の周期変動を検出するための指標を
生成して、後述する判断回路214の動作に供すること
ができる。また、このカウンタ211は、エッジ検出か
ら上述した断閾値T1が経過したときに、計数値の全ての
ビットが論理「1」となる構成となっており、信号生成
部213は、カウンタ211の桁あふれ信号を受け取
り、そのままクロック信号が途絶した旨を示すクロック
断信号(図3(c)参照)として判断回路214に送出す
る構成となっている。As described above, the function of the index generating means 117 described in claim 2 is realized by operating the window signal generating section 216 based on the count value of the counter 211, and the periodic fluctuation of the signal to be monitored is realized. Can be generated and used for the operation of the determination circuit 214 described later. The counter 211 has a configuration in which all bits of the count value become logical “1” when the above-described threshold value T1 has elapsed from the edge detection. The overflow signal is received and sent to the determination circuit 214 as a clock cutoff signal (see FIG. 3C) indicating that the clock signal has been interrupted.
【0020】この場合は、カウンタ211の桁あふれの
発生はクロック信号の途絶を意味するから、上述したよ
うに、桁あふれ信号をそのままクロック断信号とするこ
とにより、請求項1で述べた断検出手段101の機能と
実現することができる。また、図2において、上述した
クロック断信号は、カウンタ211のイネーブル端子に
反転入力されており、クロック信号の途絶を検出したと
きに、計数動作をディスエーブルする構成となってい
る。In this case, the occurrence of overflow of the counter 211 means the interruption of the clock signal. The function of the means 101 can be realized. In FIG. 2, the above-mentioned clock cutoff signal is invertedly input to the enable terminal of the counter 211, and has a configuration in which the counting operation is disabled when the interruption of the clock signal is detected.
【0021】これにより、一旦クロック信号の途絶が検
出された後は、新しいエッジの検出に応じて計数値が初
期値「0」に戻るまで、このクロック断信号をクロック
信号の途絶を示す論理「1」に保つことができる(図3
(c)参照)。もちろん、断検出手段101として、カウ
ンタ211の計数値と時間T1に相当する閾値とを比較
し、この比較結果をクロック断信号として出力する回路
を備えて、信号生成部213を構成してもよい。Thus, once the interruption of the clock signal is detected, the clock interruption signal is changed to a logic "indicating the interruption of the clock signal" until the count value returns to the initial value "0" in response to the detection of a new edge. 1 "(Fig. 3
(c)). Of course, the signal generation unit 213 may be configured as a disconnection detecting unit 101 including a circuit that compares the count value of the counter 211 with a threshold value corresponding to the time T1, and outputs the comparison result as a clock disconnection signal. .
【0022】次に、判断回路214の詳細構成および動
作について説明する。図2に示した判断回路214にお
いて、カウンタ221は、カウンタ制御部222によっ
て得られる制御信号(後述する)に応じて、発振器21
2で得られる基準信号に同期した計数動作を行う構成と
なっている。また、フリップフロップ(FF)223
は、上述したクロック断信号に応じてセットされて、ク
ロックが途絶した旨のクロック断検出信号として論理
「1」を出力し、カウンタ221の桁あふれ信号に応じ
てリセットされて、クロック断検出信号として論理
「0」を出力し、クロックが復旧した旨を示す構成とな
っている。Next, the detailed configuration and operation of the decision circuit 214 will be described. In the determination circuit 214 shown in FIG. 2, the counter 221 controls the oscillator 21 according to a control signal (described later) obtained by the counter control unit 222.
The counting operation is synchronized with the reference signal obtained in step 2. Also, a flip-flop (FF) 223
Is set in response to the clock disconnection signal described above, outputs logic "1" as a clock disconnection detection signal indicating that the clock has been interrupted, and is reset in response to the overflow signal of the counter 221 to generate a clock disconnection detection signal. And outputs a logic “0” to indicate that the clock has been restored.
【0023】また、図2に示したカウンタ制御部222
において、アンドゲート224は、エッジ検出信号とウ
ィンド内信号との論理積を求める構成となっている。こ
の場合は、ウィンド内信号が論理「1」を保っている期
間に、上述したエッジ検出部215によってクロック信
号のエッジが検出されたときに、アンドゲート224の
出力が論理「1」となり、クロック信号の周期がウィン
ドで示される範囲内に収まっていることが示される。The counter control unit 222 shown in FIG.
, The AND gate 224 is configured to obtain the logical product of the edge detection signal and the signal in the window. In this case, when the edge of the clock signal is detected by the above-described edge detection unit 215 while the signal in the window keeps the logic "1", the output of the AND gate 224 becomes the logic "1", It is shown that the period of the signal falls within the range indicated by the window.
【0024】一方、図2に示したアンドゲート225の
入力端子の一方にはエッジ検出信号が入力され、他方の
入力端子にはウィンド内信号が反転入力されているか
ら、このアンドゲート225の出力は、ウィンド内信号
が論理「0」のときにクロック信号のエッジが検出され
たときに論理「1」となり、クロック信号の周期がウィ
ンドで示される範囲を超えて変動したことが示される。On the other hand, the edge detection signal is input to one of the input terminals of the AND gate 225 shown in FIG. 2, and the signal in the window is inverted to the other input terminal. Becomes logic "1" when the edge of the clock signal is detected when the signal in the window is logic "0", indicating that the cycle of the clock signal has fluctuated beyond the range indicated by the window.
【0025】このようにして、上述したカウンタ211
および信号生成部213によって得られたウィンド内信
号を指標として、アンドゲート224、225が動作す
ることにより、請求項2で述べた判定手段118の機能
を実現し、エッジ検出部215によって検出されたエッ
ジそれぞれについて、クロック信号の周期が所定の範囲
内であるか否かを判定することができる。As described above, the counter 211 described above is used.
By operating the AND gates 224 and 225 using the in-window signal obtained by the signal generation unit 213 as an index, the function of the determination unit 118 described in claim 2 is realized, and the edge detection unit 215 detects the function. For each of the edges, it can be determined whether or not the cycle of the clock signal is within a predetermined range.
【0026】すなわち、これらの各部によって、請求項
1で述べた周期判定手段111の機能を実現し、クロッ
ク信号の周期が安定している状態と不安定な状態とを峻
別し、この判別結果をクロック断からの復旧動作に供す
ることができる。図2に示したカウンタ制御部222に
おいて、オアゲート226は、上述したアンドゲート2
25の出力とウィンド外信号との論理和を求めることに
より、クロック断状態とクロック信号の周期のずれが生
じている状態とを合成する構成となっている。That is, the functions of the period determining means 111 described in claim 1 are realized by these units, and a state where the period of the clock signal is stable and an unstable state are distinguished from each other. This can be used for a recovery operation from a clock interruption. In the counter control unit 222 shown in FIG. 2, the OR gate 226 is the AND gate 2 described above.
By calculating the logical sum of the output of the control signal 25 and the out-of-window signal, the state in which the clock is cut off and the state in which the cycle of the clock signal is shifted are synthesized.
【0027】また、このオアゲートの出力と上述したア
ンドゲートの出力とは、カウンタ221に対する制御信
号として、「0」ロード端子とイネーブル端子とにそれ
ぞれ入力されている。このように、アンドゲート224
の出力に応じて、カウンタ221の計数動作を有効と
し、オアゲート226の出力に応じて、計数値を初期値
「0」に戻す構成とした場合は、クロック信号が正常な
周期を保って入力されている間は、エッジ検出信号の立
ち上がりに応じて、カウンタ221は計数値をインクリ
メントしていき、クロック断やクロック信号の周期変動
の発生に応じて、カウンタ221の計数値は初期値
「0」に戻される(図3(d)参照)。The output of the OR gate and the output of the AND gate are input to the "0" load terminal and the enable terminal as control signals for the counter 221. Thus, the AND gate 224
, The counting operation of the counter 221 is enabled according to the output of the OR gate 226, and the count value is returned to the initial value “0” in accordance with the output of the OR gate 226. During this period, the counter 221 increments the count value in response to the rise of the edge detection signal, and the count value of the counter 221 changes to the initial value “0” in response to the occurrence of the clock interruption or the periodic fluctuation of the clock signal. (See FIG. 3D).
【0028】すなわち、カウンタ221の計数値は、正
常な周期を持つクロック信号の入力に関する履歴情報と
なっており、これにより、請求項1で述べた保持手段1
12と同等の機能が果たされている。また、このカウン
タ221は、十分なサンプル時間を考慮して決定した復
旧時間T2に渡って正常な周期のクロック信号が入来した
ときに、計数値の全てのビットが論理「1」となる構成
となっている。That is, the count value of the counter 221 is history information relating to the input of a clock signal having a normal cycle.
A function equivalent to 12 is performed. The counter 221 is configured such that when a clock signal having a normal cycle arrives over a recovery time T2 determined in consideration of a sufficient sample time, all bits of the count value become logic “1”. It has become.
【0029】したがって、カウンタ221の桁あふれの
発生は、クロック信号の完全な復旧を示しているから、
この桁あふれ信号によって、フリップフロップ223を
リセットすればよい。この場合は、図3に示すように、
上述した復帰時間T2に渡って安定な周期のクロック信号
が供給されたときは、カウンタ221の計数値は初期値
に戻されることなくインクリメントされていき、カウン
タ221の桁あふれ信号に応じて、フリップフロップ2
23に保持されたクロック断検出信号がリセットされ
(図3(d)、(e)参照)、クロック信号の供給が復旧し
た旨が示される。Therefore, the occurrence of overflow of the counter 221 indicates the complete recovery of the clock signal.
The flip-flop 223 may be reset by this overflow signal. In this case, as shown in FIG.
When a clock signal having a stable cycle is supplied over the above-described return time T2, the count value of the counter 221 is incremented without being returned to the initial value, and the flip-flop is operated in accordance with the overflow signal of the counter 221. Step 2
The clock disconnection detection signal held at 23 is reset (see FIGS. 3D and 3E), indicating that the supply of the clock signal has been restored.
【0030】このように、カウンタ221の桁あふれの
発生に応じて、フリップフロップ223を操作する構成
とすることにより、請求項1で述べた判断手段113の
機能を実現し、監視対象の信号(ここではクロック信
号)の完全な復旧を検出し、後段の処理回路に通知する
ことができる。また、上述したように、カウンタ221
の桁あふれ信号をそのままフリップフロップ223に入
力し、クロック断検出信号のリセットに用いる構成とし
たことにより、カウンタ221の計数値から復旧時間の
満了を示す信号を生成するためのデコーダなどの回路部
品を不要とし、回路規模の増大を抑えることができる。As described above, by operating the flip-flop 223 in response to occurrence of overflow of the counter 221, the function of the judgment means 113 described in claim 1 is realized, and the signal to be monitored ( Here, it is possible to detect the complete recovery of the clock signal) and notify the subsequent processing circuit. Also, as described above, the counter 221
Circuit component such as a decoder for generating a signal indicating the expiration of the recovery time from the count value of the counter 221 by directly inputting the overflow signal to the flip-flop 223 and using it for resetting the clock loss detection signal. Is unnecessary, and an increase in circuit scale can be suppressed.
【0031】一方、図4(a)に示すように、クロック信
号の供給が再開されたものの、クロック信号の周期が不
安定である場合は、カウンタ211の計数値について設
定されたウィンドの外でクロック信号のエッジが検出さ
れるので(図4(b)参照)、このエッジに応じてクロッ
ク断信号はリセットされるものの(図4(c)参照)、ア
ンドゲート225の出力に応じてカウンタ221の計数
値は初期値「0」に戻される。On the other hand, as shown in FIG. 4A, when the supply of the clock signal is restarted, but the cycle of the clock signal is unstable, outside the window set for the count value of the counter 211, Since the edge of the clock signal is detected (see FIG. 4B), the clock cutoff signal is reset in accordance with this edge (see FIG. 4C), but the counter 221 is output in response to the output of the AND gate 225. Is returned to the initial value “0”.
【0032】したがって、クロック信号の周期が不安定
であるときは、周期が適切な範囲を逸脱する度にカウン
タ221の計数値が初期値「0」に戻されるので、不安
定な期間の長さにかかわらず、カウンタ221の計数値
が桁あふれを起こすことはなく、フリップフロップ22
3に保持されたクロック断検出信号は論理「1」に保た
れる(図4(d)、(e)参照)。Therefore, when the period of the clock signal is unstable, the count value of the counter 221 is returned to the initial value "0" every time the period deviates from an appropriate range. Regardless, the count value of the counter 221 does not overflow, and the flip-flop 22
The clock disconnection detection signal held at 3 is kept at logic "1" (see FIGS. 4D and 4E).
【0033】このようにして、クロック信号の供給再開
に伴って、クロック信号の周期の変動が発生した場合
に、周期が不安定な期間の長さにかかわらず確実に排除
することができ、安定でかつ適切な周期のクロック信号
のみを後段の回路の動作に供することが可能となる。こ
れにより、例えば、クロック乗り換え回路などの正確な
動作を保証することが可能となり、このような回路を搭
載した装置の信頼性の向上に寄与することができる。In this way, when the clock signal period fluctuates with the restart of the supply of the clock signal, the fluctuation can be reliably eliminated regardless of the length of the period in which the period is unstable. And only the clock signal having an appropriate period can be used for the operation of the subsequent circuit. As a result, for example, it is possible to guarantee an accurate operation of a clock transfer circuit or the like, and it is possible to contribute to an improvement in reliability of a device equipped with such a circuit.
【0034】また、基準信号の周波数やウィンドの幅を
調整することによって、所望の精度で監視対象の信号の
周期変動を検出し、復旧検出に活用することが可能であ
る。例えば、監視対象の信号の周期が1msである場合
に、周波数1MHz の発振器の出力を基準信号としてカウ
ンタ211に入力し、信号生成部213によって、幅0.
05msのウィンドを示すウィンド内信号を生成して判断回
路214に供給すれば、監視対象の信号の周期ずれを5
パーセントの精度で検出することができる。Further, by adjusting the frequency and the width of the window of the reference signal, it is possible to detect the periodic fluctuation of the signal to be monitored with a desired accuracy and to utilize it for recovery detection. For example, when the period of the signal to be monitored is 1 ms, the output of an oscillator having a frequency of 1 MHz is input to the counter 211 as a reference signal, and the signal generator 213 outputs a signal having a width of 0.
If a signal within the window indicating the window of 05 ms is generated and supplied to the judgment circuit 214, the period shift of the signal to be monitored is reduced by 5%.
It can be detected with percent accuracy.
【0035】また、監視対象の信号の周期が延びる場合
のみを考慮すれば十分である場合には、更に、信号生成
回路213を単純化することができる。例えば、mビッ
トのカウンタ211において、計数出力の第m−1ビッ
トまでで表される計数値の範囲をウィンドとした場合
は、図5に示すように、第1ビットから第m−1ビット
までの計数出力をオアゲート217に入力し、その論理
和を求めることによってウィンド内信号を生成し、最上
位の第mビットの計数出力をウィンド外信号として判断
回路214に送出すればよい。If it is sufficient to consider only the case where the period of the signal to be monitored is extended, the signal generation circuit 213 can be further simplified. For example, in the m-bit counter 211, when the range of the count value represented by the (m-1) th bit of the count output is a window, as shown in FIG. Is input to the OR gate 217, and a logical sum thereof is obtained to generate an in-window signal, and the highest-order m-th bit count output is sent to the determination circuit 214 as an out-of-window signal.
【0036】この場合は、デコーダや比較器などの回路
部品が不要となるので、信号生成部213を極めて単純
な回路で実現し、全体としてのハードウェア量を削減す
ることができる。また、上述した信号断・復旧検出回路
により、上述したようなクロック信号以外の様々な信号
の供給の途絶および復旧を検出することができる。In this case, since circuit components such as a decoder and a comparator are not required, the signal generator 213 can be realized by an extremely simple circuit, and the amount of hardware as a whole can be reduced. Further, the above-described signal interruption / restoration detection circuit can detect interruption and restoration of supply of various signals other than the clock signal as described above.
【0037】例えば、フレームパルスのようなデューテ
ィー比が数千分の1程度の周期パルスを監視対象とする
場合は、発振器212としてフレームパルスの周期の数
万分の1の周期で振動する発振器を用意するとともに、
カウンタ211として16ビット程度のカウンタ素子を
用意し、信号生成部213により、フレームパルスの幅
に応じた幅を有するウィンドを示すウィンド内信号を生
成して、判断回路214に供給すればよい。For example, when a periodic pulse such as a frame pulse having a duty ratio of about several thousandths is to be monitored, an oscillator that oscillates at a period of tens of thousands of the period of the frame pulse is used as the oscillator 212. Prepare and
A counter element of about 16 bits may be prepared as the counter 211, and a signal generator 213 may generate an in-window signal indicating a window having a width corresponding to the width of the frame pulse, and supply the generated signal to the determination circuit 214.
【0038】一方、疑似雑音信号などのようにマーク率
50パーセント程度のランダム信号を監視対象の信号と
する場合は、逆に、十分に幅の広いウィンドを示すウィ
ンド内信号を生成して、判断回路214に供給すればよ
い。ところで、図2に示したクロック断・復旧検出回路
は、発振器212の出力信号を基準信号として動作して
いるため、この発振器212に対しては、監視対象の信
号に比べて十分に短い周期で安定に発振することが要求
される。On the other hand, when a random signal having a mark rate of about 50%, such as a pseudo noise signal, is set as a signal to be monitored, a signal in the window indicating a sufficiently wide window is generated, What is necessary is just to supply to the circuit 214. By the way, since the clock disconnection / recovery detection circuit shown in FIG. 2 operates using the output signal of the oscillator 212 as a reference signal, the clock of the oscillator 212 has a sufficiently short cycle as compared with the signal to be monitored. Stable oscillation is required.
【0039】その一方、伝送システムなどで、クロック
信号が二重化されている場合には、予備系となっている
クロック信号が、上述した条件を満たしている場合があ
る。例えば、ネットワークを介して供給されたクロック
信号を分周して、監視対象のクロック信号が生成されて
いる場合などが該当する。以下、上述したような予備の
クロック信号を利用して、クロック断・復旧を検出する
方法について説明する。On the other hand, when a clock signal is duplicated in a transmission system or the like, the clock signal serving as a standby system may satisfy the above-described conditions. For example, a case where a clock signal to be monitored is generated by dividing the frequency of a clock signal supplied via a network. Hereinafter, a method for detecting clock disconnection / recovery using the above-described spare clock signal will be described.
【0040】図6に、請求項3の発明を適用した信号断
・復旧回路の実施形態を示す。図6に示した信号断・復
旧検出回路は、発振器212を備える代わりに、ネット
ワークを介して受け取った予備のクロック信号をそのま
ま導入し、カウンタ211およびカウンタ221に入力
することにより、この予備のクロック信号を基準信号と
して動作する構成となっている。FIG. 6 shows an embodiment of a signal disconnection / restoration circuit to which the invention of claim 3 is applied. The signal disconnection / recovery detection circuit shown in FIG. 6 instead of including the oscillator 212, introduces a spare clock signal received via a network as it is, and inputs the spare clock signal to the counter 211 and the counter 221. It is configured to operate using a signal as a reference signal.
【0041】このように、クロック信号の供給元と、予
備のクロック信号を信号断・復旧検出回路に導入する配
線とによって、請求項3で述べた基準信号入力手段11
4の機能を実現すれば、予備のクロック信号を基準信号
として利用し、監視対象の信号についての周期変動の判
別処理に供することができる。この場合は、発振器21
2が不要となるので、図5に示したクロック断・復旧検
出回路を構成する各部を全て論理回路によって形成可能
である。Thus, the reference signal input means 11 according to claim 3 is provided by the supply source of the clock signal and the wiring for introducing the spare clock signal into the signal disconnection / recovery detection circuit.
If the function of No. 4 is realized, it is possible to use the spare clock signal as a reference signal and provide the process of determining the periodic variation of the signal to be monitored. In this case, the oscillator 21
2 becomes unnecessary, all the components constituting the clock disconnection / recovery detection circuit shown in FIG. 5 can be formed by logic circuits.
【0042】したがって、例えば、クロック乗り換え回
路を集積したLSIに、図5に示したクロック断・復旧
検出制御回路を一緒に集積することが可能であり、従来
のモノマルチを用いた回路に不可欠であった外付けのコ
ンデンサなどが不要となるので、装置全体の部品点数を
削減する効果も期待できる。Therefore, for example, it is possible to integrate the clock disconnection / recovery detection control circuit shown in FIG. 5 together with an LSI in which a clock transfer circuit is integrated, and it is indispensable for a conventional circuit using a mono-multi. Since a conventional external capacitor or the like becomes unnecessary, an effect of reducing the number of components of the entire apparatus can be expected.
【0043】また一方、図2、図5および図6に示した
信号断・復旧検出回路において、信号の入力の途絶を検
出する部分は、従来のモノマルチを用いたものと同等の
機能であるから、断検出は、モノマルチを用いて行い、
カウンタ211はウィンドのためにだけ用いる構成とし
てもよい。この場合は、断検出のための閾値T1にかかわ
らず、例えば、監視対象の信号の周期に応じてカウンタ
211のビット数を決定することができるから、このカ
ウンタ211を少ない素子で構成することができる。On the other hand, in the signal disconnection / recovery detection circuit shown in FIGS. 2, 5 and 6, the portion for detecting interruption of signal input has the same function as that of the conventional mono-multi type. Therefore, disconnection detection is performed using a mono-multi,
The counter 211 may be configured to be used only for a window. In this case, regardless of the threshold value T1 for disconnection detection, for example, the number of bits of the counter 211 can be determined according to the cycle of the signal to be monitored, so that the counter 211 can be configured with a small number of elements. it can.
【0044】例えば、既存の信号処理回路に信号断・復
旧検出回路を適用する場合には、この信号処理回路に残
っている利用可能なモノマルチを信号断・復旧検出回路
の断検出に流用し、カウンタ211を小規模化した方
が、全てをデジタル回路で実現するよりも回路規模を抑
えることができる。For example, when a signal disconnection / recovery detection circuit is applied to an existing signal processing circuit, the available mono-multi remaining in the signal processing circuit is used for disconnection detection of the signal disconnection / recovery detection circuit. When the counter 211 is downsized, the circuit scale can be reduced as compared with the case where all of the counter 211 is realized by a digital circuit.
【0045】[0045]
【発明の効果】以上説明したように、請求項1の発明に
よれば、監視対象の信号が一旦途絶した後、その入力が
再開したときに、監視対象の信号の周期そのものの安定
性を評価することにより、周期が不安定な期間の長さに
かかわらず、入力の復旧を厳密に検出することができる
から、後段の処理回路に不安定な周期の信号を供給する
ことを防いで、信号の断および復旧に伴う悪影響を最小
限に抑えることができる。As described above, according to the first aspect of the present invention, the stability of the period of the monitored signal itself is evaluated when the input of the monitored signal is resumed after the signal to be monitored has been interrupted. By doing so, it is possible to strictly detect the restoration of the input regardless of the length of the period in which the cycle is unstable. Therefore, it is possible to prevent the signal in the unstable cycle from being supplied to the processing circuit in the subsequent stage. The adverse effects associated with disconnection and restoration can be minimized.
【0046】特に、請求項2の発明によれば、監視対象
の信号とは異なる基準信号の周期に基づいて、監視対象
の信号の周期を客観的に評価し、また、その許容範囲か
らの逸脱を確実に検出することができるから、監視対象
の信号の周期の安定性を精密に評価することが可能であ
る。更に、請求項3の発明によれば、監視対象の信号が
二重化されたクロック信号である場合に、予備系のクロ
ック信号を基準信号として利用することにより、断・復
旧検出回路内部における基準信号の発生を不要とし、回
路規模を縮小することが可能である。In particular, according to the second aspect of the present invention, the period of the signal to be monitored is objectively evaluated based on the period of the reference signal different from the signal to be monitored, and the deviation from the allowable range is evaluated. Can be reliably detected, so that it is possible to accurately evaluate the stability of the period of the signal to be monitored. Further, according to the third aspect of the present invention, when the signal to be monitored is a duplicated clock signal, the standby system clock signal is used as the reference signal, whereby the reference signal in the disconnection / recovery detection circuit is used. Generation is unnecessary, and the circuit scale can be reduced.
【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.
【図2】請求項2の信号断・復旧検出回路の実施形態を
示す図である。FIG. 2 is a diagram showing an embodiment of a signal disconnection / recovery detection circuit according to claim 2;
【図3】信号の断および復旧を検出する動作を表すタイ
ミング図である。FIG. 3 is a timing chart illustrating an operation of detecting disconnection and restoration of a signal.
【図4】信号の断および復旧を検出する動作を表すタイ
ミング図である。FIG. 4 is a timing chart illustrating an operation of detecting disconnection and restoration of a signal.
【図5】請求項2の信号断・復旧検出回路の別実施形態
を示す図である。FIG. 5 is a diagram showing another embodiment of the signal disconnection / recovery detection circuit of claim 2;
【図6】請求項3の信号断・復旧検出回路の実施形態を
示す図である。FIG. 6 is a diagram showing an embodiment of a signal disconnection / recovery detection circuit according to claim 3;
【図7】従来のクロック断・復旧検出回路の構成例を示
す図である。FIG. 7 is a diagram illustrating a configuration example of a conventional clock disconnection / recovery detection circuit.
【図8】従来のクロック断・復旧検出回路の動作を表す
タイミング図である。FIG. 8 is a timing chart showing an operation of a conventional clock cut / recovery detection circuit.
101 断検出手段 102 復旧検出手段 111 周期判定手段 112 保持手段 113 判断手段 114 基準信号入力手段 115 変化点検出手段 116 計数手段 117 指標生成手段 118 判定手段 211、221 カウンタ 212 発振器 213 信号生成部 214 判断回路 215 エッジ検出部 216 ウィンド信号生成部 217、226 オアゲート 222 カウンタ制御部 223、402 フリップフロップ(FF) 224、225 アンドゲート 401、403 単安定マルチバイブレータ(モノマル
チ)101 disconnection detecting means 102 recovery detecting means 111 period determining means 112 holding means 113 determining means 114 reference signal input means 115 change point detecting means 116 counting means 117 index generating means 118 determining means 211, 221 counter 212 oscillator 213 signal generating section 214 determining Circuit 215 Edge detection unit 216 Window signal generation unit 217, 226 OR gate 222 Counter control unit 223, 402 Flip-flop (FF) 224, 225 AND gate 401, 403 Monostable multivibrator (mono multi)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 越川 丈太郎 神奈川県横浜市港北区新横浜2丁目3番9 号 富士通ディジタル・テクノロジ株式会 社内 (72)発明者 西川 博 神奈川県横浜市港北区新横浜2丁目3番9 号 富士通ディジタル・テクノロジ株式会 社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Jotaro Koshikawa 2-3-9 Shin-Yokohama, Kohoku-ku, Yokohama, Kanagawa Prefecture In-house Fujitsu Digital Technology Co., Ltd. (72) Inventor Hiroshi Nishikawa 2-Shin-Yokohama, Kohoku-ku, Yokohama, Kanagawa No.3-9 Fujitsu Digital Technology Stock Company In-house
Claims (3)
を検出する断検出手段と、前記監視対象の信号の入力が
正常に復旧する復旧時点を検出する復旧検出手段とを備
えた信号断・復旧検出回路において、 復旧検出手段は、 前記監視対象の信号の入力再開に応じて、前記監視対象
の信号の周期が所定の範囲内であるか否かを判定する周
期判定手段と、 前記周期判定手段による複数周期分についての判定結果
を履歴情報として保持する保持手段と、 前記履歴情報に基づいて、前記監視対象の信号の入力状
態が完全に復旧したか否かを判断する判断手段とを備え
た構成であることを特徴とする信号断・復旧検出回路。1. A signal disconnection device comprising: disconnection detection means for detecting a disconnection state in which input of a signal to be monitored is interrupted; and recovery detection means for detecting a recovery point at which input of the signal to be monitored is restored to normal. In the restoration detection circuit, the restoration detection unit includes: a cycle determination unit that determines whether a cycle of the signal to be monitored is within a predetermined range in response to restart of input of the signal to be monitored; Holding means for holding determination results for a plurality of cycles by the determination means as history information; and determination means for determining whether or not the input state of the signal to be monitored has been completely restored based on the history information. A signal disconnection / restoration detection circuit characterized by having a configuration provided with.
において、 周期判定手段は、 監視対象の信号よりも短い周期を持つ基準信号を入力す
る基準信号入力手段と、 前記監視対象の信号の変化点を検出する変化点検出手段
と、 前記変化点検出手段による検出結果に応じて、所定の初
期値から前記基準信号に同期した計数動作を行う計数手
段と、 前記計数手段による計数値について、監視対象の信号の
周期に対する許容範囲を示す判別指標を生成する指標生
成手段と、 前記変化点検出手段による変化点の検出に応じて、前記
計数手段の計数値が前記判別指標で示された許容範囲内
であるか否かを判定する判定手段とを備えた構成である
ことを特徴とする信号断・復旧検出回路。2. The signal disconnection / recovery detection circuit according to claim 1, wherein the period determination unit receives a reference signal having a period shorter than the period of the signal to be monitored and a signal to be monitored. A change point detecting means for detecting a change point of, a counting means for performing a counting operation synchronized with the reference signal from a predetermined initial value in accordance with a detection result by the change point detecting means, and a count value by the counting means. An index generation means for generating a discrimination index indicating an allowable range for the cycle of the signal to be monitored, and a count value of the counting means is indicated by the discrimination index in response to detection of a change point by the change point detection means. A signal disconnection / recovery detection circuit, comprising: a determination unit configured to determine whether the signal is within an allowable range.
において、 基準信号入力手段は、監視対象であるクロック信号に代
わる予備のクロック信号を生成するために、前記監視対
象のクロック信号とともに供給された予備系クロック信
号を基準信号として導入する構成であることを特徴とす
る信号断・復旧検出回路。3. The signal disconnection / recovery detection circuit according to claim 2, wherein the reference signal input means generates a spare clock signal in place of the clock signal to be monitored together with the clock signal to be monitored. A signal disconnection / recovery detection circuit characterized in that the supplied backup clock signal is introduced as a reference signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10068649A JPH11266238A (en) | 1998-03-18 | 1998-03-18 | Signal interruption-restoration detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10068649A JPH11266238A (en) | 1998-03-18 | 1998-03-18 | Signal interruption-restoration detection circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11266238A true JPH11266238A (en) | 1999-09-28 |
Family
ID=13379772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10068649A Withdrawn JPH11266238A (en) | 1998-03-18 | 1998-03-18 | Signal interruption-restoration detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11266238A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098582A (en) * | 2008-10-17 | 2010-04-30 | Nec Commun Syst Ltd | Output stop control circuit and communication apparatus, and output stop control method |
-
1998
- 1998-03-18 JP JP10068649A patent/JPH11266238A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098582A (en) * | 2008-10-17 | 2010-04-30 | Nec Commun Syst Ltd | Output stop control circuit and communication apparatus, and output stop control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391240B2 (en) | Clock anomaly detection circuit and clock anomaly detection method | |
US6341355B1 (en) | Automatic clock switcher | |
US6943590B2 (en) | Clock monitoring apparatus | |
US6804793B2 (en) | Manipulating an integrated circuit clock in response to early detection of an operation known to trigger an internal disturbance | |
US20020008548A1 (en) | Device for detecting abnormality of clock signal | |
US5867695A (en) | Method and system for reduced metastability between devices which communicate and operate at different clock frequencies | |
CN114008924B (en) | Reactive sag limiter | |
US6633991B1 (en) | Method of switching between a first and second clock signal by establishing a trigger time in which both signals are considered to be substantially in-phase | |
US6898725B2 (en) | Method for adjusting system clocks using dynamic clock ratio detector to detect clock ratio between clock domain of driver and counting receiver clock domain | |
JPH11266238A (en) | Signal interruption-restoration detection circuit | |
JP4819707B2 (en) | Redundant computing system and computing unit | |
US6343096B1 (en) | Clock pulse degradation detector | |
US20010028693A1 (en) | Method and circuit for glithch-free changing of clocks having different phases | |
US8526558B1 (en) | Recursive range controller | |
JP2856108B2 (en) | Frequency deviation detection circuit | |
KR100499387B1 (en) | Clock signal phase change detection apparatus and method using delay of clock signal | |
US20230027878A1 (en) | Fault recovery system for functional circuits | |
JPH0431211B2 (en) | ||
JP2604644B2 (en) | External master clock abnormality detection circuit of clock device | |
JP4612235B2 (en) | Asynchronous detection circuit | |
JP3502019B2 (en) | Communication system and relay node | |
KR200262927Y1 (en) | Clock fail detector | |
JP2002026704A (en) | Clock fault detector and its method | |
KR100219596B1 (en) | Apparatus for discriminating state of transmission line | |
SU1173415A1 (en) | Apparatus for static control of logical units |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |