JPH11266130A

JPH11266130A - 高周波電力増幅器

Info

Publication number: JPH11266130A
Application number: JP10065560A
Authority: JP
Inventors: Hiroyuki Asano; 宏之浅野; Shinji Hara; 信二原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-03-16
Filing date: 1998-03-16
Publication date: 1999-09-28

Abstract

(57)【要約】（修正有）【課題】回路素子の増加の抑制され得る温度補償され
る高周波電力増幅器を提供する。【解決手段】ＧａＡｓＦＥＴやＨＢＴ等の半導体素子
と半導体素子の入力整合回路３７、出力整合回路１１１
及び段間整合回路３８、３９とからなる高周波電力増幅
回路において、出力整合回路１１１は、マイクロストリ
ップライン５、６とそれに接続される並列容量７、８と
直列容量９で構成され、並列容量７、８と直列容量９の
少なくとも１つはその電気的特性がそれぞれ所定の温度
特性を持つ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波増幅器、例
えば移動体通信機に用いられるマイクロ波帯の高周波電
力増幅器に関するものである。

【０００２】

【従来の技術】移動体通信機等のマイクロ波帯の電波を
使用する無線通信機では、変調された低電力な高周波電
力を電力増幅してアンテナへ給電するために、ＭＭＩＣ
（モノリシックマイクロ波集積回路）化、若しくはモジ
ュール化された高周波電力増幅器が多く使用されてい
る。

【０００３】以下、９００ＭＨｚ帯の高周波信号を増幅
する、ＭＭＩＣを用いた高周波電力増幅器を例にとって
説明する。この種の高周波電力増幅器は、図２に示すよ
うに、ＭＭＩＣ部１０と出力整合回路部１１から構成さ
れている。このＭＭＩＣ部１０はＧａＡｓＦＥＴやＨＢ
Ｔ等の能動素子による多段構成になっており、それぞれ
の能動素子は整合回路により接続されている。整合回路
とは各能動素子に効率的に最大の電力を伝えるためにイ
ンダクタ、キャパシタ等の受動素子やマイクロストリッ
プライン等の分布定数回路により構成されるインピーダ
ンス変換回路であり、高周波回路ではよく用いられる。
本従来例の出力整合回路は外付けの部品により実現され
ており、例えばガラスエポキシ基板上にマイクロストリ
ップ線路やチップコンデンサ、チップコイル等のチップ
部品からなる。

【０００４】図２において、１は増幅すべき高周波信号
が入力される入力端子、１２はＭＭＩＣ部１０の出力端
子、２はＭＭＩＣ部１０に給電するための直流バイアス
印加端子、４は増幅された高周波信号が出力される出力
端子、３は出力端子４から出力される出力電力を制御す
る出力制御端子である。５、６は例えばガラスエポキシ
基板上に形成されたマイクロストリップ線路、７、１３
はマイクロストリップ線路６とグランドとの間に並列接
続されたチップコンデンサ、１４はマイクロストリップ
線路６と出力端子４との間に直列接続されたチップコン
デンサであり、これらマイクロストリップ線路、チップ
コンデンサにより出力整合回路１１が構成される。尚、
ＭＭＩＣ部１０は、能動素子を含む増幅段２７、２８、
２９とそれらの間の段間整合回路３８、３９及び入力整
合回路３７から構成されている。

【０００５】次に動作について説明する。入力端子１に
入力された信号はＭＭＩＣ部１０で増幅され、出力整合
回路部１１を介して出力端子４から出力される。ここで
ＭＭＩＣ部１０を動作させるための直流バイアスは直流
バイアス印加端子２より供給され、出力端子４から出力
される出力電力は出力制御端子３に印加される電圧によ
り制御される。

【０００６】ここで、ＭＭＩＣ部１０の出力端子１２か
ら出力整合回路部１１側を見たインピーダンスＺＬ（以
下出力整合回路のインピーダンスという）と出力端子４
から出力される出力電力と効率の関係をスミスチャート
を用いて説明する。スミスチャートとは複素数であるイ
ンピーダンスの伝送線路による変化や、アドミッタン
ス、反射係数、ＶＳＷＲなどの相互変換計算が簡単にで
きる出力整合回路等の設計には非常に有用な計算図表で
ある。出力整合回路の最適なインピーダンスＺＬを見つ
けるために一般にロードプル測定が行われる。ロードプ
ル測定とはＭＭＩＣ部１０の出力端子１２から出力整合
回路部１１側を見たインピーダンスをチューナー等によ
り変化させ、出力電力、及び消費電流を測定してスミス
チャート上に出力電力と効率の軌跡を描かせるという測
定である。

【０００７】図５にスミスチャート上に描かれたロード
プル測定結果を示す。この図において、出力電力の大き
さを表す等出力円を実線で、効率の大きさを表す等効率
円は破線で示している。図５のように、一般に出力最大
となる負荷位置（Pout_max）と効率最大となる負荷位置
（Eff_max）は異なる位置にある。尚、この図において
は、Eff_max、Ａ点、Pout_maxの領域に関し、説明の都合
から部分的に拡大して表している。ここで、Ａは２．５
０−ｊ０．１３Ωであり、Pout_maxは２．３７−ｊ０．
３９Ωである。

【０００８】移動体通信端末における高周波電力増幅器
では規定の出力電力に対してできるだけ効率の高い（消
費電力の少ない）ものが求められるため、出力整合回路
の最適なインピーダンスは出力電力と効率のトレードオ
フによって、例えば、Ａ点に決まる。そして、それに最
適なインピーダンスは整合回路部１１によって実現され
る。つまり、出力整合回路１１に用いられている基板の
特性、マイクロストリップ線路の幅及び長さ、チップコ
ンデンサの容量値を変えることによって所望のインピー
ダンスにする。

【０００９】しかし、上記構成の高周波電力増幅器にお
いては、周囲温度変化に対する対策が何も施されていな
いため、温度変化による特性変化を補償することができ
ない。温度補償機能を有した高周波増幅回路が次の通り
提案されている。

【００１０】まず、第１の従来例として、特開昭５７−
１５７６０６号公報に示された、バイアス回路にサーミ
スタを含み、ＦＥＴ増幅回路の温度補償をするように構
成されたＦＥＴ増幅器がある。図８にその回路図を示
す。図において、４０はＦＥＴ、４１及び４２はゲート
バイアス回路の抵抗、４３はドレイン抵抗、４４はサー
ミスタである。またＣ１、Ｃ２はバイアス印加時に低周
波発振を防止するためのコンデンサである。入出力には
整合回路が設けられている。４５は負電圧供給端子（−
Ｖ_E）、４６は正電圧供給端子（＋Ｖ_C ）である。図８
に示されるようなＦＥＴ増幅器の温度補償回路は、ＦＥ
Ｔ増幅回路の周囲温度によって変化するＦＥＴ自体のパ
ラメータに対して、サーミスタ４４の周囲温度による電
気的特性の変化によってゲートバイアス電圧Ｖ_GS及びド
レイン電圧Ｖ_DSを変化させて、ＦＥＴ増幅回路の利得の
変動を補償するものである。

【００１１】第２の従来例として、サーミスタではなく
ダイオードの温度特性を利用してトランジスタのバイア
ス点を変えることにより、温度変化による特性変化を補
償する高出力増幅器として、図３に示ように、特開平５
−１７５７４７号公報に開示された構成を挙げることが
できる。図３において、１５はＦＥＴ、１６はドレイン
抵抗、１７、１８はゲートバイアス回路の抵抗、１９は
トランジスタ２０、２１及び２２はトランジスタ１９の
動作点を決めるバイアス抵抗、２３は動作点を可変にす
る可変抵抗、２４はトランジスタ１９のベース電圧を取
り出すダイオード、２６は正電圧供給端子、Ｃ１、Ｃ２
はバイアス印加時に低周波発振を防止するためのコンデ
ンサである。入出力端子にはそれぞれ整合回路が付加さ
れている。安定化された負電源電圧２５から、抵抗分圧
されたベース電圧及びコレクタ，エミッタ間電圧によっ
て、トランジスタ１９の動作点が決定され、コレクタ電
流によって抵抗１８の電圧が決まり、高出力ＦＥＴ素子
１５のゲート電圧が決まる。

【００１２】動作時において、周囲温度が変化、例えば
上昇した場合にはトランジスタ１９のＰＮ接合部の順方
向電圧が低下して電圧Ｖ_Xが負側に傾こうとするが、同
時にダイオード２４のＰＮ接合において順方向電圧が低
下してトランジスタ１０のベース電極がそれまでよりも
正電圧側に傾いてトランジスタ１９のベース電圧を保持
することで、抵抗１７と抵抗１８の接続点の電圧Ｖ_X は
一定に保たれる。逆に周囲温度が低下してトランジスタ
１９のＰＮ接合部の順方向電圧が上昇して電圧Ｖ_X が正
側に傾こうとするが、同時にダイオード２４のＰＮ接合
において順方向電圧が上昇してトランジスタ１９のベー
ス電極がそれまでよりも負電圧側に傾いてベース電圧を
保持することで、抵抗１７と抵抗１８の接続点の電圧Ｖ
_X は一定に保たれる。

【００１３】このように第２の従来例によれば、バイア
ス回路のトランジスタ１９のベース電極にダイオード２
４を接続したため、バイアス回路を構成するトランジス
タ１９のＰＮ接合部の電圧が変化してもダイオード２４
のＰＮ接合部の電圧が連動して変化し、その変化量がほ
ぼ等しいことから、トランジスタ１９の温度特性が補償
され、ＦＥＴ１５のゲート電圧を一定としてその利得特
性の変化をなくすことができる。

【００１４】

【発明が解決しようとする課題】図２に示した従来例の
高周波電力増幅器では、温度補償機能が特に設けられて
いないため、使用しているトランジスタの温度特性によ
って、周囲温度の変化に応じて出力電力が変動する。一
般に移動体通信端末用の高周波電力増幅器の仕様では周
囲温度が高温時での出力電力が規定されているが、周囲
温度が高くなった場合にはトランジスタの利得が減少す
るため、出力電力が低くなり、上記の仕様を満たせなく
なるという問題点があった。

【００１５】また、図８に示した高周波増幅回路では温
度補償を行うために、整合回路とは別に温度補償用バイ
アス回路をもうける必要があり、回路素子数が増加する
という問題がある。

【００１６】そして、図３に示した従来例の高周波電力
増幅器ではバイアス回路の他にダイオードにより構成さ
れた温度補償回路をさらに設ける必要があるため、回路
構成が複雑になり、回路素子数が増えるという問題があ
った。

【００１７】本発明は、このような点に鑑み、回路素子
の増加の抑制され得る温度補償される高周波電力増幅器
を提供すること目的とする。

【００１８】

【課題を解決するための手段】本発明の高周波電力増幅
器は、ＧａＡｓＦＥＴやＨＢＴ等の半導体素子と上記半
導体素子の入出力及び段間整合回路からなる高周波電力
増幅回路において、前記整合回路に電気的特性が所定の
温度特性をもつ受動回路要素を適用して、周囲温度変化
に伴う出力電力の変化を補償することを特徴とする。

【００１９】本発明の高周波電力増幅器は、好ましく
は、前記受動回路要素は所定の温度特性をもつ容量素子
であることができる。

【００２０】本発明の高周波電力増幅器は、好ましく
は、出力整合回路は、マイクロストリップラインとそれ
に接続される並列容量と直列容量で構成され、該並列容
量と直列容量少なくとも１つはその電気的特性がそれぞ
れ所定の温度特性をもつものであることが出来る。

【００２１】本発明の作用を以下に説明する。本発明の
整合回路の受動回路要素そのものが、周囲温度の上昇時
にその所定の温度特性によりインピーダンスを変化し、
整合回路のインピーダンスが出力電力の大きくなるイン
ピーダンスに近付くことから、出力電力の低下が抑制さ
れる。

【００２２】

【発明の実施の形態】本発明の高周波電力増幅器は、整
合回路のインピーダンスを決める要素である受動回路要
素、例えば分布定数線路、容量性素子、誘導性素子等の
必要な受動素子そのものに所定の温度特性をもたせ、整
合回路を構成されており、それぞれの所定の温度特性を
もった受動素子には温度上昇時において、整合回路のイ
ンピーダンスが出力電力の高くなるインピーダンスに近
付くように、あらかじめ温度変化率を考慮して構成して
ある。ここで、温度特性をもった受動回路素子は入力、
出力及び段間整合回路の全てについて用いることがで
き、すくなくとも出力整合回路において用いてもよい。

【００２３】（実施例）以下、本発明の高周波電力増幅
器の実施例を示す図１を参照しながら説明する。この実
施例においては、受動回路要素として、容量素子を出力
整合回路に用いた例を挙げている。同図において、図２
と同一符号は同一または相当部分を示すものとする。本
発明の実施例は、図２に示す構成において、その出力整
合回路１１を構成する容量素子としてのチップコンデン
サ８、９を所定の温度特性をもったものを使用する構成
に相当している。

【００２４】本実施例の説明に先立って、図２に示す構
成に関し述べる。図２に示す通りの、マイクロストリッ
プライン５、６と並列容量（チップコンデンサ７、１
３）、直列容量（チップコンデンサ１４）で構成された
場合の出力整合回路において、例えばチップコンデンサ
１３、１４の容量値を変化させてみる。すると、出力整
合回路のインピーダンスに変化がみられる。その結果に
ついて、図６を参照し、説明する。図６は、チップコン
デンサ１３、１４の容量値がそれぞれ変化した場合の出
力整合回路インピーダンスの位置変化をスミスチャート
上に表したものである。この図６より、チップコンデン
サ１３、１４の容量を変えることにより、この出力整合
回路のインピーダンスを変えることができることから、
同じＭＭＩＣ１０からの出力を出力整合回路を介して異
なる効率で異なる出力電力として取り出せることに着目
し、本発明を創作するに至ったものである。

【００２５】本発明の高周波電力増幅器の実施例は、そ
の出力整合回路１１１が、図２の出力整合回路１１にお
けるチップコンデンサ１３、１４に代えて電気的特性が
所定の温度特性をそれぞれもつチップコンデンサ８、９
を用いた例を挙げている。この実施例について図７を参
照して説明する。図７は、本発明の実施例における出力
整合回路１１１のインピーダンスの変化を示したもので
ある。

【００２６】まず、ロードプル測定結果、出力最大のイ
ンピーダンス（Pout_max）と効率最大のインピーダンス
（Eff_max）が図７のような位置関係にあるものとす
る。初めに常温において出力整合回路１１１のインピー
ダンスは出力電力と効率のトレードオフによりＢ点に設
定されているものとする。

【００２７】ここで、出力整合回路部１１１の中の直列
容量と並列容量には周囲温度が上昇すると容量値が小さ
くなるという温度変化率を持つチップコンデンサ８、９
が使用されている。このチップコンデンサ８、９として
は、例えばセラミックチップコンデンサはその組成によ
り、温度に対して様々な容量変化率をもつことが知られ
ていることから、ここではセラミックチップコンデンサ
を用いることとする。そこで、このチップコンデンサ
８、９の容量温度変化率として所定の値のものを用い
る。即ち、図７において、並列容量であるチップコンデ
ンサ８の容量値を小さくすることにより点Ｂより点Ｂ′
へ、そして直列容量であるチップコンデンサ９の容量値
を小さくすることにより点Ｂ′よりPout_maxの点へ矢印
で示すように、出力整合回路のインピーダンスを変化す
ることができる。このことにより、出力整合回路のイン
ピーダンスは、図７に示すように、出力電力の高くなる
方向へ移動する。尚、この図においては、Eff_max、Ｂ
点、Ｂ'点、Pout_maxの領域に関し、説明の都合から部分
的に拡大して表している。そこで、チップコンデンサ
８、９として、このような周囲の温度上昇に対し、周囲
温度が上昇するとPout_maxに近付くような値の容量温度
変化率（所定の温度変化率）にそれぞれ設定する。この
ような設定は、例えばこの出力整合回路１１１において
シミュレーションにより求め、実験によって確認するこ
とにより実現することができる。

【００２８】ここでは、例えば、チップコンデンサ８、
９はそれぞれ容量が常温で８．２ｐＦ、１１．０ｐＦで
あり、容量温度変化率がそれぞれ８５℃で−４．９％、
−２９．１％としている。尚、従来、出力整合回路にお
いてはその特性の安定性の観点からチップコンデンサ等
の構成素子として温度係数の極めて小さいものが好まれ
て用いられるのを通常としており、本実施例はこれとは
異なる。

【００２９】ここで出力整合回路１１１のインピーダン
スは２．５−ｊ０．１３Ωであり、チップコンデンサ７
の容量は１．０ｐＦである。出力整合回路１１１に用い
られている基板はガラスエポキシ基板であり、また、マ
イクロストリップ線路５、６は該基板に形成された厚さ
１８μｍの銅の材料であり、前者の幅Ｗ及び長さＬはＷ
＝０．３ｍｍ、Ｌ＝２４．０ｍｍ、後者の幅Ｗ及び長さ
ＬはＷ＝１．０ｍｍ、Ｌ＝１．３ｍｍである。また、チ
ップコンデンサ７の容量値は常温で１．０ｐＦである。

【００３０】動作時に周囲温度が上昇するとＭＭＩＣ部
１０の出力電力は低下するが、同時に出力整合回路１１
のインピーダンスは出力の高くなる方向へ移動するた
め、出力端子４から出力される高周波電力増幅器全体の
温度上昇による出力電力の低減は押さえられる。

【００３１】ここでは、簡単のためにチップコンデンサ
８、９を用いた出力電力の温度補償について説明した
が、もちろんチップコンデンサ７も所定の容量温度変化
率のものを用いてもよい。

【００３２】温度上昇により、出力電力がPout_maxに最
も近付くような値の最適なインピーダンスの整合回路部
１１１を得ることができる。例えば、出力整合回路１１
１に用いられている基板の特性、マイクロストリップ線
路の幅及び長さ、チップコンデンサの容量値を変え、チ
ップコンデンサの容量変化率を上記のように設定するこ
とにより実現出来る。出力電力がPout_maxに近付くよう
な値の望ましいインピーダンスは、例えば容量変化率を
上記のように設定することにより実現することができる
が、このような変化率はセラミックコンデンサに限らず
ＭＩＭ（Metal-Insulator-Metal)容量等により可能であ
り、温度特性をもつ容量ならば良い。

【００３３】以上、本発明は、温度特性をもつ素子につ
いて上記実施例のようにチップコンデンサ等の容量素子
に限定されるものではなく、例えば温度特性をもったチ
ップインダクタ等の誘導素子を用いてもよい。また、出
力整合回路形成する基板にも温度特性をもつ素材を適用
してもよい。つまり、整合回路を構成する温度特性をも
った要素であれば、いずれにも適用できる。また、本発
明は、上記実施例のように出力整合回路に限定されるも
のではなく、例えば入力整合回路、半導体素子間の段間
の整合回路にも適用してもよい。

【００３４】

【発明の効果】以上のように、半導体素子と上記半導体
素子の入出力及び段間整合回路からなる高周波電力増幅
器において、上記整合回路に電気的特性が所望の温度特
性をもつ受動回路要素を適用することにより、温度上昇
時においても出力電力の低減を押さえることができ、安
定した高出力を得ることができる。

【００３５】また、一般に温度補償機能をもった高周波
電力増幅器は増幅部の他に、別途温度補償回路を設ける
必要があったが、本発明においては上記の通り整合回路
の構成を変える必要もなく、素子のおきかえのみで温度
補償機能をもたせることができるため、回路素子数の増
加を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の高周波電力増幅器の実施例を示す構成
図である。

【図２】従来の高周波電力増幅器を示す構成図である。

【図３】従来のダイオードを用いた温度補償高周波電力
増幅器の回路図である。

【図４】従来の高周波電力増幅器を示す構成図である。

【図５】従来の高周波電力増幅器のＭＭＩＣ部のロード
プル測定結果を説明する特性図である。

【図６】従来の高周波電力増幅器の出力整合回路インピ
ーダンスの位置変化を表す図である。

【図７】本発明の高周波電力増幅器の整合回路のインピ
ーダンスの変化を表す図である。

【図８】従来のサーミスタを用いた温度補償電力増幅器
の回路図である。

【符号の説明】

１入力端子２直流バイアス印加端子３出力制御端子４出力端子５、６マイクロストリップライン７、８チップコンデンサ９チップコンデンサ１０ＭＭＩＣ部１１、１１１整合回路部１２ＭＭＩＣ部出力端子１３、１４チップコンデンサ１５高出力ＦＥＴ素子１６ドレイン抵抗１７、１８、１９ゲートバイアス回路の抵抗２０、２１、２２バイアス抵抗２２バイアス抵抗２３可変抵抗２４ダイオード２５負電圧供給端子２６正電圧供給端子２７予備駆動回路２８終段駆動回路２９終段回路３０〜３３整合回路３４分布定数回路３５可変インピーダンス回路３７〜３９整合回路４０、４１ＦＥＴ４２ゲートバイアス回路の抵抗４３ドレイン抵抗４４サーミスタ４５負電圧供給端子４６正電圧供給端子

Claims

【特許請求の範囲】

【請求項１】ＧａＡｓＦＥＴやＨＢＴ等の半導体素子
と上記半導体素子の入出力及び段間整合回路からなる高
周波電力増幅回路において、前記整合回路に電気的特性が所定の温度特性をもつ受動
回路要素を適用して、周囲温度変化に伴う出力電力の変
化を補償することを特徴とする高周波電力増幅器。
【請求項２】前記受動回路要素は所定の温度特性をも
つ容量素子であることを特徴とする請求項１に記載の高
周波電力増幅器。
【請求項３】出力整合回路は、マイクロストリップラ
インとそれに接続される並列容量と直列容量で構成さ
れ、該並列容量と直列容量の少なくとも１つはその電気
的特性がそれぞれ所定の温度特性をもつものであること
を特徴とする請求項１に記載の高周波電力増幅器。