JPH11265928A - Wafer sticking plate and method for polishing semiconductor wafer while using the plate - Google Patents
Wafer sticking plate and method for polishing semiconductor wafer while using the plateInfo
- Publication number
- JPH11265928A JPH11265928A JP6888898A JP6888898A JPH11265928A JP H11265928 A JPH11265928 A JP H11265928A JP 6888898 A JP6888898 A JP 6888898A JP 6888898 A JP6888898 A JP 6888898A JP H11265928 A JPH11265928 A JP H11265928A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- polishing
- plate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、一般的には半導
体ウェハを研磨する際に用いられるウェハ貼付けプレー
トと、そのウェハ貼付けプレートを用いて半導体ウェハ
を研磨する方法に関し、特定的には、携帯電話機用半導
体装置等の基板に用いられる半導体ウェハを研磨する際
に用いられるウェハ貼付けプレートと、それを用いた半
導体ウェハの研磨方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer bonding plate generally used for polishing a semiconductor wafer, and a method for polishing a semiconductor wafer using the wafer bonding plate. The present invention relates to a wafer sticking plate used for polishing a semiconductor wafer used for a substrate of a telephone semiconductor device and the like, and a method for polishing a semiconductor wafer using the same.
【０００２】[0002]
【従来の技術】従来、たとえば、特開平７−３７８４４
号公報に示されているように、半導体ウェハ（以下、ウ
ェハと称する）の片面を研磨する際、ウェハを貼付けプ
レート（上記公報ではブロックと呼ばれている）にワッ
クスで接着した状態でウェハの片面の研磨が行なわれて
いた。このとき、ウェハ貼付けプレートとしては、アル
ミナまたは炭化ケイ素（ＳｉＣ）のセラミックス板の表
面を研削仕上げ加工したもの、またはラッピング仕上げ
加工したもの（表面粗さがＲａで０．３μｍ程度）が用
いられてきた。2. Description of the Related Art Conventionally, for example, Japanese Patent Laid-Open No. 7-37844.
As shown in the publication, when polishing one side of a semiconductor wafer (hereinafter referred to as “wafer”), the wafer is adhered to a sticking plate (called a block in the above publication) with wax. One side was polished. At this time, as the wafer attachment plate, a plate obtained by grinding and finishing a surface of a ceramic plate made of alumina or silicon carbide (SiC) or a lapping finish (surface roughness is about 0.3 μm in Ra) has been used. Was.
【０００３】[0003]
【発明が解決しようとする課題】半導体ウェハ、特にガ
リウム−ヒ素（ＧａＡｓ）、インジウム−リン（Ｉｎ
Ｐ）等の化合物半導体ウェハは、脆性材料であり、かつ
極めて強い劈開性を有するため、表面に微小なクラック
が存在する場合、非常に簡単に破壊することが知られて
いる。SUMMARY OF THE INVENTION Semiconductor wafers, especially gallium-arsenic (GaAs), indium-phosphorus (In)
It is known that a compound semiconductor wafer such as P) is a brittle material and has extremely strong cleavage properties, so that when a minute crack is present on the surface, it is very easily broken.
【０００４】一方、近年、携帯電話機等に用いられる半
導体集積回路装置（ＩＣ）が量産化されるにつれて、半
導体ウェハの表面に対して厳しい平坦度が要求されてい
る。これは、半導体ウェハの表面の平坦度が、半導体装
置の製造工程、特に露光工程での製造歩留りに大きく影
響を与えるからである。具体的には、半導体ウェハの厚
み６００μｍに対してウェハの全表面にわたって厚みの
ばらつきが±２μｍ以下であるという平坦度が要求され
ている。また、半導体ウェハの両面の表面粗さはＲａで
０．０００１μｍ以上０．００１μｍ以下であることが
要求されている。On the other hand, in recent years, as semiconductor integrated circuit devices (ICs) used for mobile phones and the like are mass-produced, strict flatness is required for the surface of a semiconductor wafer. This is because the flatness of the surface of the semiconductor wafer greatly affects the manufacturing yield in the semiconductor device manufacturing process, particularly in the exposure process. Specifically, for a semiconductor wafer having a thickness of 600 μm, flatness is required in which the variation in thickness is ± 2 μm or less over the entire surface of the wafer. The surface roughness of both surfaces of the semiconductor wafer is required to be not less than 0.0001 μm and not more than 0.001 μm in Ra.
【０００５】半導体ウェハの表面の平坦度を悪化させる
原因の１つとして、半導体ウェハを貼付けプレートに接
着するのに用いられるワックスの厚みのばらつきが挙げ
られる。このワックスの厚みのばらつきを低減するため
の方法として、一般的にワックスの厚みを薄く、たとえ
ば、１μｍ以下にすることが行なわれている。One of the causes of the deterioration of the flatness of the surface of a semiconductor wafer is a variation in the thickness of wax used for bonding the semiconductor wafer to an attaching plate. As a method for reducing the variation in the thickness of the wax, the thickness of the wax is generally reduced to, for example, 1 μm or less.
【０００６】しかしながら、ワックスの厚みを薄くする
と、貼付けプレートの表面に存在する凸部と半導体ウェ
ハの表面とが直接接触することになる。その結果、貼付
けプレートに接着される側の半導体ウェハの表面に微小
なクラックが生じる場合があった。これにより、半導体
ウェハの強度が著しく低下するという問題点があった。[0006] However, when the thickness of the wax is reduced, the convex portion existing on the surface of the attaching plate comes into direct contact with the surface of the semiconductor wafer. As a result, there were cases where minute cracks occurred on the surface of the semiconductor wafer to be bonded to the attachment plate. As a result, there is a problem that the strength of the semiconductor wafer is significantly reduced.
【０００７】半導体ウェハの強度が低下すると、半導体
装置の製造工程、特にウェハプロセスの真空吸着処理や
加熱処理等において半導体ウェハが割れる可能性があっ
た。[0007] When the strength of the semiconductor wafer is reduced, the semiconductor wafer may be cracked in a semiconductor device manufacturing process, particularly in a vacuum suction process, a heating process, or the like in a wafer process.
【０００８】そこで、この発明は、上記の問題点を解消
するとともに、研磨する際にウェハの表面に微小なクラ
ックが生じるのを防止することが可能なウェハ貼付けプ
レートと、それを用いた半導体ウェハの研磨方法を提供
することを目的とする。Accordingly, the present invention solves the above-mentioned problems, and furthermore, a wafer attaching plate capable of preventing the occurrence of minute cracks on the surface of a wafer during polishing, and a semiconductor wafer using the same. It is an object of the present invention to provide a polishing method.
【０００９】[0009]
【課題を解決するための手段】この発明に従ったウェハ
貼付けプレートは、半導体ウェハを貼付ける面の表面粗
さがＲａで０．０００１μｍ以上０．１μｍ以下であ
る。The wafer bonding plate according to the present invention has a surface roughness Ra of 0.0001 μm or more and 0.1 μm or less on the surface on which the semiconductor wafer is bonded.
【００１０】半導体ウェハを貼付ける面の表面粗さを限
定した範囲に規定することにより、貼付けプレートに接
着される側のウェハの表面に微小なクラックが発生する
のを防止することができる。その結果、ウェハの強度が
低下するのを防止することができるので、そのウェハを
用いて半導体装置を製造する工程、特に真空吸着処理や
加熱処理等を伴う工程においてウェハが破損するのを防
止することができる。By defining the surface roughness of the surface on which the semiconductor wafer is to be bonded to a limited range, it is possible to prevent the occurrence of minute cracks on the surface of the wafer to be bonded to the bonding plate. As a result, it is possible to prevent the strength of the wafer from being reduced, so that it is possible to prevent the wafer from being damaged in a process of manufacturing a semiconductor device using the wafer, particularly in a process involving a vacuum suction process, a heating process, and the like. be able to.
【００１１】半導体ウェハを貼付ける面の表面粗さがＲ
ａで０．１μｍを超えた貼付けプレートを用いてウェハ
を研磨すると、ウェハの強度が研磨前より低下する。半
導体ウェハを貼付ける面の表面粗さを小さくすればする
ほど、ウェハの表面に微小なクラックが発生するのをよ
り効果的に防止することができるが、Ｒａで０．０００
１μｍ未満に貼付けプレートの表面粗さを小さくするこ
とは困難である。したがって、工業的に実現できる表面
粗さとしてＲａで０．０００１μｍ以上０．１μｍ以下
の範囲が選ばれている。The surface roughness of the surface to which the semiconductor wafer is attached is R
When the wafer is polished by using an attachment plate having a size of more than 0.1 μm in a, the strength of the wafer is lower than before polishing. The smaller the surface roughness of the surface to which the semiconductor wafer is attached, the more effectively it is possible to prevent the generation of microcracks on the surface of the wafer.
It is difficult to reduce the surface roughness of the attachment plate to less than 1 μm. Therefore, the range of 0.0001 μm or more and 0.1 μm or less in Ra is selected as the surface roughness that can be realized industrially.
【００１２】好ましくは、本発明に従ったウェハ貼付け
プレートは、石英ガラス、またはセラミックスの表面に
ガラスを焼付けた材料からなる。Preferably, the wafer sticking plate according to the present invention is made of quartz glass or a material obtained by baking glass on a ceramic surface.
【００１３】本発明に従った半導体ウェハの研磨方法
は、表面粗さがＲａで０．０００１μｍ以上０．１μｍ
以下のウェハ貼付けプレートの貼付け面に半導体ウェハ
を貼付けて半導体ウェハの表面を研磨する方法である。In the method for polishing a semiconductor wafer according to the present invention, the surface roughness Ra is not less than 0.0001 μm and not more than 0.1 μm.
The following method is a method of attaching a semiconductor wafer to an attachment surface of a wafer attachment plate and polishing the surface of the semiconductor wafer.
【００１４】上記の半導体ウェハの研磨方法において、
半導体ウェハの表面を鏡面に仕上げてもよい。また、鏡
面に加工された半導体ウェハの表面をさらに仕上げ研磨
する際に、上記の半導体ウェハの研磨方法を採用しても
よい。いずれの研磨においても、限定された範囲の表面
粗さを有するウェハ貼付けプレートを用いることによ
り、ウェハの表面に微小なクラックが発生するのを防止
することができ、その結果、ウェハの強度の低下を防止
することができる。In the above method for polishing a semiconductor wafer,
The surface of the semiconductor wafer may be mirror-finished. In addition, when the surface of the mirror-finished semiconductor wafer is further polished, the above-described semiconductor wafer polishing method may be employed. In any polishing, by using a wafer bonding plate having a limited range of surface roughness, it is possible to prevent the occurrence of minute cracks on the surface of the wafer, and as a result, the strength of the wafer is reduced. Can be prevented.
【００１５】また、本発明の半導体ウェハの研磨方法を
ガリウム−ヒ素（ＧａＡｓ）またはインジウム−リン
（ＩｎＰ）の化合物半導体からなる半導体ウェハの研磨
に用いるのが好ましい。このような化合物半導体ウェハ
は、極めて強い劈開性を有し、かつ脆性破壊を引き起こ
しやすいため、本発明の研磨方法を採用することによ
り、ウェハの強度の低下をより効果的に防止することが
可能になる。It is preferable that the method for polishing a semiconductor wafer of the present invention is used for polishing a semiconductor wafer made of a compound semiconductor of gallium-arsenic (GaAs) or indium-phosphorus (InP). Such a compound semiconductor wafer has extremely strong cleavage properties and is liable to cause brittle fracture. Therefore, by employing the polishing method of the present invention, it is possible to more effectively prevent a decrease in the strength of the wafer. become.
【００１６】[0016]
【発明の実施の形態】図１は、この発明の半導体ウェハ
の研磨方法の一実施形態として用いられるワックスマウ
ントバッチ式片面研磨方法を模式的に示す断面図であ
る。図１に示すように、ガラスやセラミックス等の貼付
けプレート１に複数枚のウェハ２をワックス３で接着す
る。このようにしてウェハ２が保持された貼付けプレー
ト１を研磨パッド（布）５が貼られた定盤４の上に置
く。この状態でトップリング６に荷重をかけてウェハ２
を加圧して、定盤４を矢印Ｒで示す方向に回転させると
ともに、トップリング６を矢印Ｒ1 ，Ｒ2 で示す方向に
回転させながら、ウェハ２の片面を研磨する。このと
き、研磨パッド５の表面上に研磨スラリー（研磨材）７
を供給する。FIG. 1 is a cross-sectional view schematically showing a wax-mounted batch type single-side polishing method used as one embodiment of a semiconductor wafer polishing method according to the present invention. As shown in FIG. 1, a plurality of wafers 2 are bonded to a bonding plate 1 made of glass, ceramics, or the like with wax 3. The attaching plate 1 holding the wafer 2 in this manner is placed on the platen 4 on which the polishing pad (cloth) 5 is attached. In this state, a load is applied to the top ring 6 and the wafer 2
Is pressed to rotate the platen 4 in the direction indicated by the arrow R and the top ring 6 in the direction indicated by the arrows R 1 and R 2 , while polishing one surface of the wafer 2. At this time, a polishing slurry (abrasive) 7 is formed on the surface of the polishing pad 5.
Supply.
【００１７】図２は、ウェハ２が保持された貼付けプレ
ート１の断面を拡大して示す図である。図２で示す断面
は、図１で示す断面と上下方向が逆になっている。図２
に示すように、複数枚のウェハ２がワックス３で貼付け
プレート１の表面に貼付けられている。FIG. 2 is an enlarged view showing a cross section of the attaching plate 1 on which the wafer 2 is held. The cross section shown in FIG. 2 is upside down from the cross section shown in FIG. FIG.
2, a plurality of wafers 2 are attached to the surface of an attaching plate 1 with wax 3.
【００１８】図３と図４は、図２において貼付けプレー
ト１とウェハ２の接着状態を拡大して示す部分断面図で
ある。FIGS. 3 and 4 are partial cross-sectional views showing the bonding state of the bonding plate 1 and the wafer 2 in FIG. 2 in an enlarged manner.
【００１９】図３に示すように、従来の貼付けプレート
１の表面には、高さが１μｍ程度の突起部１１が存在す
る。ワックス３の厚みを薄くすると、この突起部１１が
ワックス３の層を突き破り、ウェハ２の貼付け面（裏
面）２２に突き刺さる。その結果、ウェハ２の貼付け面
２２に微小なクラック２３が生ずる。As shown in FIG. 3, a projection 11 having a height of about 1 μm is present on the surface of the conventional attaching plate 1. When the thickness of the wax 3 is reduced, the projections 11 break through the layer of the wax 3 and penetrate the attachment surface (back surface) 22 of the wafer 2. As a result, minute cracks 23 occur on the bonding surface 22 of the wafer 2.
【００２０】これに対して、図４に示すように、貼付け
プレート１の表面が鏡面状態程度までに仕上げ加工され
ていると、具体的にはその表面粗さがＲａで０．０００
１μｍ以上０．１μｍ以下であると、ウェハ２の貼付け
面（裏面）２２と貼付けプレート１の表面との間に確実
にワックス３の層が存在する。ワックス３の層を薄くし
ても、ウェハ２の貼付け面２２と貼付けプレート１の表
面との間の固体接触を防止することができる。その結
果、ウェハ２の仕上げ面（表面）２１を粗面から鏡面状
態にするまでの研磨、または鏡面状態から、表面粗さや
平坦度の改善や研磨スクラッチの除去を目的としてさら
に仕上げ研磨の加工を施すためにウェハ２を加圧して
も、ウェハ２の貼付け面２２に微小なクラックが発生す
るのを防止することができる。On the other hand, as shown in FIG. 4, when the surface of the attaching plate 1 is finished to a mirror surface state, the surface roughness is specifically 0.000 Ra.
When the thickness is 1 μm or more and 0.1 μm or less, a layer of the wax 3 is surely present between the attachment surface (back surface) 22 of the wafer 2 and the surface of the attachment plate 1. Even if the layer of the wax 3 is thinned, solid contact between the attaching surface 22 of the wafer 2 and the surface of the attaching plate 1 can be prevented. As a result, polishing is performed until the finished surface (surface) 21 of the wafer 2 is changed from a rough surface to a mirror surface state, or the finish polishing is further performed from the mirror surface state for the purpose of improving surface roughness and flatness and removing polishing scratches. Even if the wafer 2 is pressurized for application, it is possible to prevent the generation of minute cracks on the bonding surface 22 of the wafer 2.
【００２１】[0021]
【実施例】図１に示すように、予め両面を鏡面状態に加
工した厚みが６００±２５μｍ、直径が３インチのガリ
ウム−ヒ素（ＧａＡｓ）化合物半導体ウェハ２を、表面
粗さの異なる複数枚の貼付けプレート１にロジン系のワ
ックス３で貼付けた。このとき、貼付けプレート１の材
質は石英ガラスであった。図１に示される装置を用いて
ウェハ２の片面を鏡面状態から仕上げ研磨した。As shown in FIG. 1, a gallium-arsenic (GaAs) compound semiconductor wafer 2 having a thickness of 600. ± .25 .mu.m and a diameter of 3 inches, which has been mirror-finished on both sides in advance, is prepared by combining a plurality of wafers having different surface roughnesses. A rosin-based wax 3 was attached to the attachment plate 1. At this time, the material of the attachment plate 1 was quartz glass. One surface of the wafer 2 was finish-polished from a mirror state using the apparatus shown in FIG.
【００２２】研磨後、ウェハの強度を測定した。ウェハ
の強度測定は図５に示されるようにして行なわれた。ウ
ェハ２の貼付け面２２が下方に位置するように樹脂製の
凹面皿８の上に設置した。この状態でウェハ２の仕上げ
面２１の中央に下向きに荷重Ｐを加えていき、ウェハ２
が破壊する荷重を荷重計９で測定した。なお、両面を同
時に鏡面加工した状態のウェハの強度は１０ｋｇ以上で
あった。After polishing, the strength of the wafer was measured. The wafer strength measurement was performed as shown in FIG. The wafer 2 was placed on the concave dish 8 made of resin such that the attachment surface 22 of the wafer 2 was located below. In this state, a load P is applied downward to the center of the finished surface 21 of the wafer 2,
Was measured with a load cell 9. The strength of the wafer in which both surfaces were simultaneously mirror-finished was 10 kg or more.
【００２３】図６は、仕上げ研磨の際に用いられた貼付
けプレート２の表面粗さＲａと、上記のようにして測定
された仕上げ研磨後のウェハ強度（ｋｇｆ）との関係を
示す図である。図６に示すように、表面粗さＲａが０．
３程度である貼付けプレートを用いて仕上げ研磨を行な
うと、ウェハの強度は大幅に低下することがわかる。ま
た、表面粗さＲａが０．１μｍ程度の貼付けプレートを
用いて仕上げ研磨を行なうと、仕上げ研磨後のウェハの
強度の低下が若干小さくなることがわかる。さらに、表
面粗さＲａが０．１μｍ以下の貼付けプレートを用いて
仕上げ研磨を行なうと、仕上げ研磨前、すなわち両面を
同時に鏡面加工したままの状態のウェハと同等の強度を
有するウェハを得ることができた。FIG. 6 is a diagram showing the relationship between the surface roughness Ra of the bonding plate 2 used in the final polishing and the wafer strength (kgf) after the final polishing measured as described above. . As shown in FIG.
It can be seen that when finish polishing is performed using a bonding plate of about 3, the strength of the wafer is greatly reduced. In addition, when the finish polishing is performed using an attachment plate having a surface roughness Ra of about 0.1 μm, the decrease in the strength of the wafer after the finish polishing is slightly reduced. Furthermore, when the final polishing is performed using an attachment plate having a surface roughness Ra of 0.1 μm or less, a wafer having the same strength as that of the wafer before the final polishing, that is, the wafer whose both surfaces are simultaneously mirror-finished can be obtained. did it.
【００２４】なお、上記の実施例では、鏡面加工した状
態のウェハを用いてさらに仕上げ研磨した後のウェハの
強度について効果を確認したが、貼付けプレートを用い
て粗面から鏡面状態にウェハを研磨しても、その研磨後
において上記と同様の効果を確認した。In the above embodiment, the effect of the strength of the wafer after further finishing and polishing using the mirror-finished wafer was confirmed. However, the wafer was polished from a rough surface to a mirror surface using an attachment plate. Even after the polishing, the same effect as above was confirmed.
【００２５】以上に開示された実施の形態と実施例はす
べての点で例示的に示すものであり、制限的なものでは
ないと考慮されるべきである。本発明の範囲は、以上の
実施の形態や実施例ではなく、特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての修正や変形を含むものと解釈されるべきであ
る。The embodiments and examples disclosed above are illustrative in all aspects and should be considered as non-limiting. The scope of the present invention is defined by the terms of the claims, rather than the embodiments and examples, and is intended to include all modifications and variations within the scope and meaning equivalent to the terms of the claims. Should.
【００２６】[0026]
【発明の効果】以上説明したように、本発明のウェハ貼
付けプレートを用いた片面研磨後のウェハの強度が向上
するため、研磨工程でのウェハの割れによる不良が低減
することができるだけでなく、その後の半導体装置の製
造工程での割れの大幅低減による歩留の向上、設備の稼
動率の向上、清掃等にかかる人件費の低減、さらには、
割れによって発生する多量の粉塵や破片による半導体装
置の製造工程、設備、および隣接するウェハに与える二
次的な悪影響を防止することができ、半導体装置の製造
工程の安定化に寄与することができる。As described above, since the strength of the wafer after single-side polishing using the wafer bonding plate of the present invention is improved, not only the defect due to the cracking of the wafer in the polishing process can be reduced, Improvement of yield, improvement of equipment operation rate, reduction of labor cost for cleaning, etc. by drastically reducing cracks in the subsequent semiconductor device manufacturing process.
Secondary adverse effects on semiconductor device manufacturing processes, equipment, and adjacent wafers due to a large amount of dust and debris generated by cracks can be prevented, and the semiconductor device manufacturing process can be stabilized. .
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の一実施形態として半導体ウェハの研磨
方法を概念的に示す断面図である。FIG. 1 is a sectional view conceptually showing a method for polishing a semiconductor wafer as one embodiment of the present invention.
【図２】ウェハが保持された貼付けプレートを示す断面
図である。FIG. 2 is a cross-sectional view showing an attaching plate on which a wafer is held.
【図３】従来の貼付けプレートを用いた場合の貼付けプ
レートとウェハとの間の接着状態を示す拡大断面図であ
る。FIG. 3 is an enlarged cross-sectional view showing a state of adhesion between a pasting plate and a wafer when a conventional pasting plate is used.
【図４】本発明の貼付けプレートを用いた場合の貼付け
プレートとウェハとの間の接着状態を示す拡大部分断面
図である。FIG. 4 is an enlarged partial cross-sectional view showing a state of adhesion between an attaching plate and a wafer when the attaching plate of the present invention is used.
【図５】本発明の実施例で用いられたウェハの強度を測
定する方法を概念的に示す図である。FIG. 5 is a view conceptually showing a method of measuring the strength of a wafer used in an embodiment of the present invention.
【図６】本発明の実施例で測定された、貼付けプレート
の表面粗さとウェハの強度との関係を示す図である。FIG. 6 is a diagram showing the relationship between the surface roughness of the attachment plate and the strength of the wafer, measured in the example of the present invention.
１ 貼付けプレート ２ ウェハ ３ ワックス ２１ 仕上げ面 ２２ 貼付け面 DESCRIPTION OF SYMBOLS 1 Pasting plate 2 Wafer 3 Wax 21 Finished surface 22 Pasting surface
Claims (6)
Ｒａで０．０００１μｍ以上０．１μｍ以下である、ウ
ェハ貼付けプレート。1. A wafer bonding plate, wherein a surface roughness of a surface on which a semiconductor wafer is bonded is 0.0001 μm or more and 0.1 μm or less in Ra.
ラミックスの表面にガラスを焼付けた材料からなる、請
求項１に記載のウェハ貼付けプレート。2. The wafer sticking plate according to claim 1, wherein the plate is made of quartz glass or a material obtained by baking glass on a ceramic surface.
０．１μｍ以下のウェハ貼付けプレートの貼付け面に半
導体ウェハを貼付けて半導体ウェハの表面を研磨する、
半導体ウェハの研磨方法。3. A semiconductor wafer is attached to an attachment surface of a wafer attachment plate having a surface roughness Ra of 0.0001 μm or more and 0.1 μm or less, and the surface of the semiconductor wafer is polished.
Polishing method for semiconductor wafer.
る、請求項３に記載の半導体ウェハの研磨方法。4. The method for polishing a semiconductor wafer according to claim 3, wherein the surface of said semiconductor wafer is mirror-finished.
面をさらに仕上げ研磨する、請求項３に記載の半導体ウ
ェハの研磨方法。5. The method for polishing a semiconductor wafer according to claim 3, wherein the surface of the mirror-finished semiconductor wafer is further polished.
たはインジウム−リンの化合物半導体からなる、請求項
３に記載の半導体ウェハの研磨方法。6. The method for polishing a semiconductor wafer according to claim 3, wherein said semiconductor wafer is made of a compound semiconductor of gallium-arsenic or indium-phosphorus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6888898A JPH11265928A (en) | 1998-03-18 | 1998-03-18 | Wafer sticking plate and method for polishing semiconductor wafer while using the plate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6888898A JPH11265928A (en) | 1998-03-18 | 1998-03-18 | Wafer sticking plate and method for polishing semiconductor wafer while using the plate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11265928A true JPH11265928A (en) | 1999-09-28 |
Family
ID=13386655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6888898A Withdrawn JPH11265928A (en) | 1998-03-18 | 1998-03-18 | Wafer sticking plate and method for polishing semiconductor wafer while using the plate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11265928A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001179578A (en) * | 1999-12-28 | 2001-07-03 | Shin Etsu Handotai Co Ltd | Wafer polishing method and wafer polishing device |
| JP2007149884A (en) * | 2005-11-25 | 2007-06-14 | Sumco Corp | Semiconductor wafer polishing method |
| US7713846B2 (en) | 2004-12-29 | 2010-05-11 | Siliconware Precision Industries Co., Ltd. | Process applied to semiconductor |
| JP2011206891A (en) * | 2010-03-30 | 2011-10-20 | Sumitomo Metal Mining Co Ltd | Method for polishing wafer substrate, and polishing plate |
| JP2011253896A (en) * | 2010-06-01 | 2011-12-15 | Sumco Corp | Carrier plate, plural carrier plates, polishing device of wafer, and polishing method of wafer |
-
1998
- 1998-03-18 JP JP6888898A patent/JPH11265928A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001179578A (en) * | 1999-12-28 | 2001-07-03 | Shin Etsu Handotai Co Ltd | Wafer polishing method and wafer polishing device |
| WO2001047664A1 (en) * | 1999-12-28 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Wafer polishing method and wafer polishing device |
| US6764392B2 (en) | 1999-12-28 | 2004-07-20 | Shin-Etsu Handotai Co., Ltd. | Wafer polishing method and wafer polishing device |
| US7713846B2 (en) | 2004-12-29 | 2010-05-11 | Siliconware Precision Industries Co., Ltd. | Process applied to semiconductor |
| JP2007149884A (en) * | 2005-11-25 | 2007-06-14 | Sumco Corp | Semiconductor wafer polishing method |
| JP2011206891A (en) * | 2010-03-30 | 2011-10-20 | Sumitomo Metal Mining Co Ltd | Method for polishing wafer substrate, and polishing plate |
| JP2011253896A (en) * | 2010-06-01 | 2011-12-15 | Sumco Corp | Carrier plate, plural carrier plates, polishing device of wafer, and polishing method of wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4846915B2 (en) | Manufacturing method of bonded wafer | |
| EP1189266B1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
| US6872598B2 (en) | Method of making a thin semiconductor chip | |
| WO2003094215A1 (en) | Semiconductor wafer manufacturing method and wafer | |
| KR20150120354A (en) | Composite substrate, semiconductor device and method for manufacturing semiconductor device | |
| TW201742135A (en) | Method for a double side polishing of a semiconductor wafer | |
| JP5331777B2 (en) | Semiconductor wafer polishing method | |
| WO2007026556A1 (en) | Method and system for mirror-polishing semiconductor wafer | |
| US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
| JP3904943B2 (en) | Sapphire wafer processing method and electronic device manufacturing method | |
| US6402594B1 (en) | Polishing method for wafer and holding plate | |
| JPH11265928A (en) | Wafer sticking plate and method for polishing semiconductor wafer while using the plate | |
| US20130149941A1 (en) | Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate | |
| TW426584B (en) | Method of polishing semiconductor wafers | |
| KR101086966B1 (en) | Grinding Process of Semiconductor Wafer | |
| JP2007149884A (en) | Semiconductor wafer polishing method | |
| JP2000340571A (en) | Manufacture of wafer of high planarity degree | |
| JP2003151939A (en) | Method of manufacturing soi substrate | |
| JP2000091282A (en) | Manufacture of high flatness wafer | |
| JP4681970B2 (en) | Polishing pad and polishing machine | |
| JP2002025950A (en) | Manufacturing method for semiconductor wafer | |
| JPH09213593A (en) | Bonded substrate and manufacture thereof | |
| JP3596405B2 (en) | Manufacturing method of semiconductor wafer | |
| JP2000068556A (en) | Apparatus and method for grinding nitride semiconductor wafers | |
| JP4202703B2 (en) | Polishing equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |