JPH1126128A - Chip scale carrier - Google Patents

Chip scale carrier

Info

Publication number
JPH1126128A
JPH1126128A JP10084235A JP8423598A JPH1126128A JP H1126128 A JPH1126128 A JP H1126128A JP 10084235 A JP10084235 A JP 10084235A JP 8423598 A JP8423598 A JP 8423598A JP H1126128 A JPH1126128 A JP H1126128A
Authority
JP
Japan
Prior art keywords
pad
interconnect
door
pads
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10084235A
Other languages
Japanese (ja)
Inventor
Wayne K Pfaff
ケイ.ファフ ウェイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFAFF WAYNE
Original Assignee
PFAFF WAYNE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFAFF WAYNE filed Critical PFAFF WAYNE
Publication of JPH1126128A publication Critical patent/JPH1126128A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/32Holders for supporting the complete device in operation, i.e. detachable fixtures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent tangential force by which a terminal ball comes out or bends by arranging a mutual connection band arranged on the surface of a first layer and having a plurality of conducting traces for connecting a connecting pad and a mutual connecting pad. SOLUTION: When a BGA device 16 is moved in the direction of a rubber supporting pad 50, a terminal ball 15 comes in contact with a connecting pad 42a exposed through a window and a top pad 41a for being bonded. Since the connecting pad 42a and the top pad 41a are flexible and the supporting pad 50 is elastic, pressure is uniformly applied to the whole terminal ball 15, and vertically acts to the surface of the device 16. By the strong contact of the terminal ball 15, the top pad 41a and the connecting pad 42a are deformed along the surface of the terminal ball 15, contact pressure is uniformly dispersed, and the terminal ball 15 is electrically connected to the connecting pad 42a and a conducting trace 41b. Conducting traces 41, 42 are insulated each other by insulating a top layer 43.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願は、1997年3月28
日付けで提出された米国仮出願第60/041,736
号の優先権を主張するものである。
BACKGROUND OF THE INVENTION The present application relates to
US Provisional Application No. 60 / 041,736, filed on date
Claim the priority of the issue.

【0002】本発明は、小型の電子パッケージや半導体
チップなどの通電テストに関するものである。より具体
的には、通電テストの際に、小型の電子デバイス及びチ
ップスケールパッケージなどのデバイスパッケージを扱
う方法及び器具に関し、また、上記の小型のスケールパ
ッケージ上の間隔が密な入力/出力端子へ積極的な電気
的接触を実現し、これを維持することに関し、それは、
チップ、そのパッケージ、その相互接続端子又はテスト
キャリアーを損傷することなく行われる。
[0002] The present invention relates to a current test for small electronic packages and semiconductor chips. More specifically, the present invention relates to a method and an instrument for handling a small electronic device and a device package such as a chip scale package during an electric conduction test, and to an input / output terminal having a close space on the small scale package. With respect to achieving and maintaining positive electrical contact,
This is done without damaging the chip, its package, its interconnect terminals or the test carrier.

【0003】[0003]

【従来の技術】マイクロエレクトロニクス技術における
進歩により、より狭い空間を占めながら、より多くの機
能を果たす電子デバイスチップやパッケージが開発され
る傾向にある。その結果、チップ中の回路が外界と連絡
するのに必要とされるチップ−外部電子回路間の電気的
相互接続部の数が増加するため、各相互接続部の物理的
サイズを縮小しなければならない。チップと外部電子回
路との間を電気的に接続するために、回路チップは、通
常は、ハウジング又はパッケージ内に収容されており、
該ハウジング又はパッケージは、その1以上の外部表面
上で、リード線、パッド、ランドなどの相互接続部を支
持している。チップから外部電子回路までの全体的なリ
ード長を短縮し、パッケージ上の入力/出力端子間に適
当な間隔を設けるために、通常は、高度なピン数のデバ
イスがパッケージに設けられており、その中で、入力/
出力端子は、パッケージの片面上にグリッドパターンで
配置されている。端子は、パッケージから延びるピンの
形状(通常はピングリッド配列又はPGAと表現されて
いる)でもよく、パッケージ表面上の接触パッド又は接
触ランドの形状(通常はランドグリッド配列又はLGA
と呼ばれている)でもよい。チップを基板に物理的に取
り付け、その端子ランドと、パッケージを取り付ける予
定の回路基板などの基板表面上にある同様の相互接続ラ
ンド又は相互接続パッドとの間を電気的に接続するため
に、デバイスパッケージ上の各端子ランドには、小さな
滴又はボール状の半田などが固定されている。半田の滴
は、端子ランドから延びるボール状の突起を形成してい
るため、上記デバイスは、通常、ボールグリッド配列
(BGA)デバイスと呼ばれている。
2. Description of the Related Art Advances in microelectronics technology tend to develop electronic device chips and packages that perform more functions while taking up less space. As a result, the physical size of each interconnect must be reduced, as the number of electrical interconnects between the chip and the external electronics required for circuits in the chip to communicate with the outside world increases. No. In order to make an electrical connection between the chip and external electronic circuits, the circuit chip is usually housed in a housing or package,
The housing or package supports interconnects such as leads, pads, lands, etc. on one or more external surfaces thereof. In order to reduce the overall lead length from the chip to the external electronics and to provide adequate spacing between the input / output terminals on the package, high pin count devices are usually provided on the package, In it, input /
The output terminals are arranged in a grid pattern on one side of the package. The terminals may be in the form of pins extending from the package (usually described as a pin grid array or PGA), and in the form of contact pads or contact lands on the package surface (usually a land grid array or LGA).
Is called). Device to physically attach the chip to the substrate and electrically connect between its terminal lands and similar interconnect lands or interconnect pads on the surface of the substrate, such as the circuit board on which the package is to be mounted Small drops or ball-shaped solder is fixed to each terminal land on the package. The device is commonly referred to as a ball grid array (BGA) device because the solder drops form ball-like protrusions extending from the terminal lands.

【0004】「ボールグリッド配列デバイス」という用
語は、デバイスパッケージのうち、その片面から略球状
の接触部が延びているものに用いるのが普通であるが、
この用語はまた、その他の構造にも用いられる。例え
ば、裸の(カプセル化していない(unencapsulated))チ
ップをパッケージに取り付けるために、該チップにグリ
ッド配列のボール状接触部を設けることがある。しか
し、ある製作時点で、ボール状接触部を具えた裸のチッ
プを、ボールグリッド配列デバイスと呼ぶことが多い。
同様に、仕上げ処理されたチップの片面上に、相互接続
部を形成するボール状の半田堆積物を具えた端子パッド
を設けることがある。次に、チップをひっくり返し、基
板上の相互接続パッドの対応パターンに直接付着させ
る。半田ボールは、加熱によってリフローし、電気的及
び物理的接触部を形成する。このプロセス(「フリップ
チップ」技術と呼ばれることがある)が、ボールグリッ
ド配列デバイスと呼ばれるデバイスを用いているのは明
らかである。もっと最近になって、チップの片面上に非
常に密な間隔で入力/出力端子を有する小型のデバイス
パッケージが考案された。上記デバイスは、チップスケ
ールパッケージチップ又はマイクロBGAと呼ばれ、そ
の極めて小型のサイズ、構成及び物理的構造の理由か
ら、損傷を起こさずに取り扱うのが最も難しいが、それ
でもなお、全ての入力/出力端子と電気的に接触させる
ことが不可欠である。このような小型のパッケージ及び
このような間隔が密な端子を用いるとき、各端子を個別
の針金状プローブで精査するのは実用的でない。上記プ
ローブは屈曲し易く(従って、一直線上に並ばなくな
る)、2以上の端子に重なり、端子ボールに、それを破
壊又は損傷するのに十分な圧力を加えたり、端子ボール
を歪曲させ、及び/又は端子ボールと結合する。従っ
て、ボールグリッド配列デバイス、特にチップスケール
パッケージなどの小型のパッケージを(好ましくは自動
操作により)容易に取り付けることができ、通電テスト
などにより検査及び/又は応力検査できるような器具を
考案することが望ましい。本発明の目的のために、「ボ
ールグリッド配列」という用語は、上記全てのボールグ
リッド配列構成のことをいう。「チップスケールパッケ
ージ」という用語は、特に小型のボールグリッド配列パ
ッケージを表すのに用いられるが、それは、その他のボ
ールグリッド配列デバイスを除外するということではな
い。
[0004] The term "ball grid array device" is generally used for a device package having a substantially spherical contact portion extending from one side of the device package.
This term is also used for other structures. For example, in order to attach a bare (unencapsulated) chip to a package, the chip may be provided with a grid array of ball-shaped contacts. However, at a certain point in time, a bare chip with ball-shaped contacts is often referred to as a ball grid array device.
Similarly, terminal pads may be provided on one side of the finished chip with ball-like solder deposits forming interconnects. Next, the chip is turned over and attached directly to the corresponding pattern of interconnect pads on the substrate. The solder balls reflow upon heating, forming electrical and physical contacts. Obviously, this process (sometimes called "flip chip" technology) uses a device called a ball grid array device. More recently, small device packages have been devised that have input / output terminals at very close spacing on one side of the chip. Such devices are called chip-scale packaged chips or micro-BGAs and are the most difficult to handle without damage because of their extremely small size, configuration and physical structure, but nonetheless still have all the inputs / outputs It is essential to make electrical contact with the terminals. When using such small packages and such closely spaced terminals, it is not practical to probe each terminal with a separate wire probe. The probe is liable to bend (and thus not be aligned), overlap two or more terminals, apply sufficient pressure to the terminal ball to destroy or damage it, distort the terminal ball, and / or Or, it is combined with a terminal ball. Therefore, it is possible to devise an apparatus which can easily mount a small package such as a ball grid array device, particularly a chip scale package (preferably by automatic operation), and can perform inspection and / or stress inspection by an electric current test or the like. desirable. For the purposes of the present invention, the term "ball grid array" refers to all ball grid array configurations described above. The term "chip-scale package" is used to specifically denote a small ball grid array package, but does not exclude other ball grid array devices.

【0005】[0005]

【発明の要旨】本発明によれば、BGAパッケージの各
端子ボールとの積極的な電気的接触は、可撓性の相互接
続バンドを用いることにより得られ、該バンドの様々な
深さのところには、薄い絶縁層により隔離された電導性
のストリップ又はパターンがあり、絶縁層には、開口部
又は窓が設けられ、絶縁層にある窓を通じて露出した相
互接続バンド及び/又は電導ストリップの表面上で、ボ
ールグリッド配列の入力/出力端子が電導ストリップと
電気的に接触できるようにしている。端子ボールの表面
を、電導ストリップ又はパッドの平坦面に押し付けるこ
とにより、端子ボールに加えられた全ての力は、パッケ
ージの面に垂直となる。こうして、端子ボールが外れた
り歪曲したりするおそれのある接線力又はその他の力を
防ぐことができる。端子ボールを電導ストリップ又はパ
ッドの平坦面に押し付けることにより、電導ストリップ
又はパッドは、端子ボールの形状と合うように促される
ので、物理的な接触面積は最大になる。更に、接触スト
リップの平坦面は、ターミナルボールを引っ掻いたり、
彫ったり又は変形させたりしない。点接触が無いため、
端子ボールと接触パッドとの間に望ましくない移動結合
(migration bonding)が起こる可能性を防いだり、又
は、大幅に減少することができる。最も重要なことは、
端子ボールと、該端子ボールが電導ストリップによって
接続された外部電子回路との間の物理的距離(リード
長)が、大幅に短縮されることである。このように、本
発明の相互接続構成は、周波数が極めて高いデバイスの
通電テストに用いることができる。本発明のその他の特
徴及び利点は、以下の詳細な記載を、添付の特許請求の
範囲及び図面と共に参照することにより、一層容易に理
解されるであろう。
SUMMARY OF THE INVENTION In accordance with the present invention, positive electrical contact with each terminal ball of a BGA package is obtained by using a flexible interconnect band at various depths of the band. Include conductive strips or patterns separated by a thin insulating layer, wherein the insulating layer is provided with openings or windows, and the surfaces of the interconnecting bands and / or conductive strips exposed through the windows in the insulating layer. Above, the input / output terminals of the ball grid arrangement are allowed to make electrical contact with the conductive strip. By pressing the surface of the terminal ball against the flat surface of the conductive strip or pad, any force applied to the terminal ball will be normal to the plane of the package. In this way, it is possible to prevent a tangential force or other force that may cause the terminal ball to come off or bend. By pressing the terminal ball against the flat surface of the conductive strip or pad, the conductive strip or pad is encouraged to match the shape of the terminal ball, thereby maximizing the physical contact area. In addition, the flat surface of the contact strip can scratch the terminal ball,
Do not carve or deform. Because there is no point contact,
Undesirable moving coupling between terminal ball and contact pad
The possibility of (migration bonding) occurring can be prevented or greatly reduced. Most importantly,
The physical distance (lead length) between the terminal ball and an external electronic circuit to which the terminal ball is connected by the conductive strip is greatly reduced. In this manner, the interconnect configuration of the present invention can be used for energization testing of very high frequency devices. Other features and advantages of the present invention will be more readily understood by reference to the following detailed description, taken in conjunction with the appended claims and drawings.

【0006】[0006]

【望ましい実施例の説明】本発明の原理は様々な形式で
利用または具体化されうると考えられる。これらの原理
を説明するために、特に好ましい実施例に言及すること
によって本発明を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS It is contemplated that the principles of the present invention may be utilized or embodied in various forms. To illustrate these principles, the invention will be described by reference to particularly preferred embodiments.

【0007】図に示される該実施例には、キャリアーパ
ッド21を支えている蝶番のあるはねぶたもしくはドア
20を支えるボディ10が含まれている。キャリアーパ
ッド21はボディ10内の窓孔11と同じ位置にある。
底板30はパターン孔32内にある複数の出力端子ピン
31を支持(carry)する。相互接続バンド40
は、片面が端子ピン31に面するように、もう片面が窓
孔11に面するように、支持パッド50上に配置され
る。相互接続バンド40の表面には導電トレースもしく
はストリップ41が配置してあり、また、相互接続バン
ド40には少なくとも1つの導電トレースもしくはスト
リップ42が内包されている。各導電トレースもしくは
ストリップ42および表面の導電トレースもしくはスト
リップ41は、上面レイヤ43を絶縁することによっ
て、お互いに絶縁されている。
The embodiment shown in the drawing includes a hinged swash or a body 10 supporting a door 20 supporting a carrier pad 21. The carrier pad 21 is located at the same position as the window hole 11 in the body 10.
The bottom plate 30 carries a plurality of output terminal pins 31 in the pattern holes 32. Interconnecting band 40
Are arranged on the support pad 50 such that one side faces the terminal pin 31 and the other side faces the window hole 11. Conductive traces or strips 41 are disposed on the surface of the interconnecting band 40 and the interconnecting band 40 contains at least one conductive trace or strip 42. Each conductive trace or strip 42 and the surface conductive trace or strip 41 are insulated from each other by insulating the top layer 43.

【0008】マルチレイヤの相互接続バンドを利用する
ことにより、端子ボール配列と外部回路構成要素との距
離が超微細であるような、互いに絶縁された相互接続バ
ンドを作ることが可能である。出力端子ピン31と端子
ボール15の相互接続を図7に示す。また、大きなスケ
ールでのボールグリッド配列ソケットとキャリアーの組
み合わせを図14に示す。
[0008] By utilizing multi-layer interconnect bands, it is possible to create interconnect bands that are insulated from one another, such that the distance between the terminal ball arrangement and the external circuit components is very small. FIG. 7 shows the interconnection between the output terminal pins 31 and the terminal balls 15. FIG. 14 shows a combination of a ball grid array socket and a carrier on a large scale.

【0009】ボールグリッド配列パッケージ16の端子
ボール15と、本発明における相互接続バンドの導電ト
レースもしくはストリップとの電気的な接続を、図5と
図6に示す。片方の表面から突き出している端子ボール
15を持つBGAからなる部品部分16は、支持パッド
50上に配置されている相互接続バンド40からなる部
品部分40の上方に吊るされて描かれている。図5およ
び図6内の相互接続バンド40は、(マイラーなどの)
電気絶縁材からなる2つの上面レイヤ43を含んでい
る。導電トレース42は、絶縁レイヤ43と導電トレー
ス41に挟まれており、相互接続バンド40の上面レイ
ヤ43上に配置されている。該実施例において、導電ト
レース42は下方レイヤ43の表面上に(銅などの)導
電性金属のレイヤを付着させることで形成されており、
フォトマスキングやエッチングなどによって導電トレー
ス42のパターンを形成する。マスクなどを通して形成
するなど、他の手段を用いてもよい。本発明の目的のた
めには、絶縁材からなる2つのレイヤの間の望ましいパ
ターン内に導電トレースを形成するようないかなる処理
も使用できる。2番目のレイヤである導電トレース41
は、絶縁レイヤ43の表面上に形成される。窓44は絶
縁レイヤ43の適切な位置に作成されており、結果的に
露出する導電パッド42aと電気的な相互接続をなす。
相互接続バンド40内の別の位置にある相互接続パッド
52aへ電気的に接続している薄い導電ストリップへ接
続している(導電パッド42aなどの)複数の拡張され
た接続パッドを持つパターン内に、導電トレース42を
形成しうることは、評価に値する。導電トレース42と
窓44を適切に配置することにより、窓44を通して露
出する接続パッド42aのパターンは、端子ボール15
の選択されたパターンと接触するように形成されるだろ
う。接続パッド41aの同様なパターンは、上面レイヤ
43の表面上に(各接続パッド41aが導電トレース4
1に接続するように)形成され、端子ボール15の選択
されたパターンと接触するように配置されるだろう。導
電リング41bは窓44と近接するように形成すること
もできる。この配置において、端子ボール15は、接続
パッド42aおよび電気トレース41bと電気的に接続
される。
The electrical connection between the terminal balls 15 of the ball grid array package 16 and the conductive traces or strips of the interconnect band in the present invention is shown in FIGS. A component part 16 consisting of a BGA with terminal balls 15 protruding from one surface is drawn suspended above a component part 40 consisting of an interconnecting band 40 arranged on a support pad 50. 5 and 6 are interconnected bands 40 (such as Mylar).
It includes two upper layers 43 of electrically insulating material. The conductive traces 42 are sandwiched between the insulating layer 43 and the conductive traces 41 and are disposed on the top layer 43 of the interconnect band 40. In this embodiment, conductive traces 42 are formed by depositing a layer of conductive metal (such as copper) on the surface of lower layer 43;
The pattern of the conductive traces 42 is formed by photomasking, etching, or the like. Other means such as formation through a mask or the like may be used. For the purposes of the present invention, any process that forms conductive traces in a desired pattern between two layers of insulating material can be used. Second layer, conductive trace 41
Is formed on the surface of the insulating layer 43. The windows 44 are made at appropriate locations on the insulating layer 43 and make electrical interconnections with the resulting exposed conductive pads 42a.
In a pattern having a plurality of extended connection pads (such as conductive pads 42a) connected to thin conductive strips that are electrically connected to interconnect pads 52a at other locations within interconnect band 40. That the conductive traces 42 can be formed deserve evaluation. By properly arranging the conductive traces 42 and the windows 44, the pattern of the connection pads 42 a exposed through the windows 44
Will be formed in contact with the selected pattern. A similar pattern of the connection pads 41a is formed on the surface of the upper surface layer 43 (each connection pad 41a is
1) and will be placed in contact with the selected pattern of terminal balls 15. The conductive ring 41b may be formed so as to be close to the window 44. In this arrangement, the terminal balls 15 are electrically connected to the connection pads 42a and the electric traces 41b.

【0010】図5に示すように、各端子ボール15は、
窓44を通して露出する内部パッド42aもしくは上面
パッド41aのどちらかと接触することになる。相互接
続バンド40はゴムなどの弾性材からなる支持パッド5
0上に支持されることが望ましい。よって、BGAデバ
イス16がゴム製支持パッド50の方向へ移動すると、
端子ボール15は接続パッド41aおよび接続パッド4
2aと密着させられる。しかし、接続パッド41aおよ
び接続パッド42aは柔軟であり、支持パッド50には
弾力性があるため、圧力は、すべての端子ボール15に
均等にかかり、端子ボール15が垂れ下がっているBG
A16の表面と垂直な方向にのみ働く。さらに、ピンの
先や縁が鋭くなければ、探針(プローブ)などは端子ボ
ール15とかみあう。そうでなければ、各端子ボール1
5は接続パッドの広い表面と強く接する。ボールが接続
パッドと強く接触するため、接続パッド41aおよび接
続パッド42aは端子ボールの表面に沿うように変形
し、接触圧は買う端子ボールへ均等に分散される。
As shown in FIG. 5, each terminal ball 15 is
It comes into contact with either the inner pad 42a or the upper surface pad 41a exposed through the window 44. The interconnecting band 40 is a support pad 5 made of an elastic material such as rubber.
It is desirable to be supported above zero. Therefore, when the BGA device 16 moves in the direction of the rubber support pad 50,
The terminal ball 15 is connected to the connection pad 41a and the connection pad 4
2a. However, since the connection pads 41a and the connection pads 42a are flexible and the support pads 50 are resilient, the pressure is evenly applied to all the terminal balls 15, and the BG in which the terminal balls 15 hang
It works only in the direction perpendicular to the surface of A16. Furthermore, if the tip or edge of the pin is not sharp, the probe or the like will engage with the terminal ball 15. Otherwise, each terminal ball 1
5 makes strong contact with the large surface of the connection pad. Since the ball makes strong contact with the connection pad, the connection pad 41a and the connection pad 42a are deformed along the surface of the terminal ball, and the contact pressure is evenly distributed to the terminal ball to be purchased.

【0011】上面絶縁レイヤ43によって互いに絶縁さ
れている並行版内で接続パッド41aおよび接続パッド
42aが変形することにより、導電トレース41および
導電トレース42はお互いに絶縁されることができ、
(導電トレース41のような)ひとつのレイヤからなる
トレースは、電気的な短絡やクロストークを防ぐような
適切な位置に配置されることができる。このようにし
て、接続パッド41aおよび接続パッド42aは、非常
に近接した端子ボールと絶縁された接触を形成するよう
に、ずらして配置される。
The conductive traces 41 and 42 can be insulated from each other by deforming the connection pads 41a and 42a in the parallel plate insulated from each other by the upper surface insulating layer 43.
Single layer traces (such as conductive traces 41) can be placed in appropriate locations to prevent electrical shorts and crosstalk. In this way, the connection pads 41a and the connection pads 42a are staggered so as to form insulated contact with the terminal balls in close proximity.

【0012】該実施例において、相互接続バンド40
は、約0.001インチ厚のマイラーフィルム43を使
用して形成されている。接続パッド41a、接続パッド
42a、および導電トレース41は、該接続バンドと正
確に同じ厚さの銅によって形成されている。相互接続バ
ンド40は柔軟であり、グリッドパターン内で各パッド
の中心から0.5mm以内で接続パッド41aと接触す
るようになっている。また、結合しているトレースは、
他のトレースとは電気的に隔離されている。
In this embodiment, the interconnect band 40
Is formed using a Mylar film 43 having a thickness of about 0.001 inch. The connection pads 41a, the connection pads 42a, and the conductive traces 41 are formed of copper having exactly the same thickness as the connection band. The interconnect band 40 is flexible and is adapted to contact the connection pad 41a within 0.5 mm from the center of each pad in the grid pattern. Also, the combined trace is
It is electrically isolated from other traces.

【0013】図5および図6に示される相互接続バンド
40は2つの絶縁レイヤと2つの導電パターンレイヤか
ら成っているが、本発明では制限がないことはたやすく
理解されるだろう。3つ以上の導電トレースのレイヤか
らなるような相互接続バンド40を同様に設定するため
には、端子ボールをさらに密に配置せねばならなかった
り、トレース間の分離を良くすることが望まれたりす
る。
Although the interconnect band 40 shown in FIGS. 5 and 6 consists of two insulating layers and two conductive pattern layers, it will be readily understood that there is no limitation in the present invention. In order to similarly set the interconnecting band 40 comprising three or more layers of conductive traces, the terminal balls must be arranged more closely or it is desired to improve the separation between the traces. I do.

【0014】各接続パッド41aおよび接続パッド42
aと外部の電子回路との電気的な接続をなすためには、
導電トレース41および導電トレース42が外部回路と
接続していなければならない。図に示す該実施例におい
ては、接続パッド41aおよび接続パッド42aは、
0.50mm間隔(中心から中心の間隔が0.50m
m)のパターン内に配置されており、導電トレースの反
対側の端(相互接続パッド)は、1.27mm間隔のパ
ターン内に配置されている。図3、4、7に示すよう
に、相互接続バンド40は支持パッド50を覆ってお
り、相互接続パッド51aおよび相互接続パッド52a
(それぞれ、導電トレース41および導電トレース42
経由で接続パッド41aおよび接続パッド42aに接続
している)は支持パッド50の反対側に配置されてい
る。
Each connection pad 41a and each connection pad 42
In order to make an electrical connection between a and an external electronic circuit,
The conductive trace 41 and the conductive trace 42 must be connected to an external circuit. In the illustrated embodiment, the connection pads 41a and 42a
0.50mm interval (interval from center to center is 0.50m
m), and the opposite ends (interconnect pads) of the conductive traces are arranged in a pattern spaced 1.27 mm apart. As shown in FIGS. 3, 4, and 7, the interconnect band 40 covers the support pad 50 and includes an interconnect pad 51a and an interconnect pad 52a.
(The conductive trace 41 and the conductive trace 42, respectively.
Are connected to the connection pad 41a and the connection pad 42a via the connection pad 42a).

【0015】図3、4、8に示すように、接続ピン31
は、底板30内のパターン孔32内に位置しており(図
6参照)、相互接続パッド51aおよび相互接続パッド
52aと接続するように配置され、外部の電気回路との
電気的な接続を成している。図8に示すように、本発明
のチップスケールキャリアーは、BGA端子ボールは中
心間0.5mmの電気的接続を提供し、出力リードから
出力端子ピンまでは中心間1.27mmとなっている。
該出力端子ピン31は、回路基板や通電テスト基板など
を通して、従来の外部回路へ接続することができる。ま
た、図14に示すように、底板30から突き出した相互
接続出力端子ピン31は、より大きなテストソケットや
通電テストソケットに取り付けることができる。
[0015] As shown in FIGS.
Are located in the pattern holes 32 in the bottom plate 30 (see FIG. 6), are arranged so as to be connected to the interconnect pads 51a and the interconnect pads 52a, and make an electrical connection with an external electric circuit. doing. As shown in FIG. 8, in the chip scale carrier of the present invention, the BGA terminal balls provide an electrical connection of 0.5 mm between centers, and the output leads to the output terminal pins have a center of 1.27 mm.
The output terminal pins 31 can be connected to a conventional external circuit through a circuit board, a current test board, or the like. Also, as shown in FIG. 14, the interconnection output terminal pins 31 protruding from the bottom plate 30 can be attached to a larger test socket or an energized test socket.

【0016】該実施例においては、チップスケールキャ
リアーは同時に4つのBGAデバイスをテストや通電テ
ストのためにはめこむことができるようになっている。
該キャリアーは、4つのパターン孔32を含む底板30
からなるように描かれている(図8、9参照)。窓孔1
1内にある出力端子ピン31は、前述した外部回路との
電気的な接続をなす。
In this embodiment, the chip scale carrier is capable of receiving four BGA devices at the same time for a test or a power-on test.
The carrier has a bottom plate 30 including four pattern holes 32.
(See FIGS. 8 and 9). Window hole 1
The output terminal pin 31 in 1 makes an electrical connection with the external circuit described above.

【0017】図に示すように、相互接続バンド40は弾
力性支持パッド50を覆っており(図7、8参照)、出
力端子ピン31が、予定されているパターン内の最初の
方向に向いている相互接続パッド51aおよび相互接続
パッド52aとかみ合うように取り付けられている。接
続パッド41aおよび接続パッド42aは、反対の方向
に向いているグリッド配置パターン上に配置されてい
る。
As shown, the interconnecting band 40 covers the resilient support pad 50 (see FIGS. 7 and 8) and the output terminal pins 31 are oriented in the first direction in the intended pattern. Are mounted so as to mesh with the interconnect pads 51a and 52a. The connection pads 41a and the connection pads 42a are arranged on a grid arrangement pattern facing in the opposite direction.

【0018】該キャリアーのボディ10には4つの窓が
あり、各窓は、相互接続バンド40の丈夫にある接続パ
ッドの各パターンが該窓を通るように、4つの接続パッ
ドそれぞれと位置を合わせてある(図12、13参
照)。該ボディ10、相互接続バンド40(支持パッド
50を覆っている)、底板30は、リベット60、ね
じ、ボルトなどによって、すべて確実に固定してある。
ボディ10内の窓61は、BGA上の端子ボールが接続
パッド41aおよび接続パッド42aの位置と合うよう
になBGAの位置と同じ位置に調整されてあるとよい。
該窓内のBGAの適切な方向や位置と合わせて、キー
溝、斜面、非対称な形状の物などの、種々の位置合わせ
の手段を用いてもよい。はねぶたもしくはドア20はボ
ディ10上に取り付けられており、内部にキャリアーパ
ッド21を取り付けてある4つの孔63を含んでいる。
キャリアーパッド21は、ゴムのような柔軟で弾力性の
ある材料で作られていることが望ましく、ボディ10内
の窓61と位置を合わせてあることも望まれる。ドア2
0が閉じている旋回している場合(図1、3参照)、キ
ャリアーパッド21はBGAパッケージ16の表面上に
残る。
The carrier body 10 has four windows, each window aligned with each of the four connection pads such that each pattern of the robust connection pads of the interconnect band 40 passes through the window. (See FIGS. 12 and 13). The body 10, the interconnecting band 40 (covering the support pad 50), and the bottom plate 30 are all securely fixed by rivets 60, screws, bolts, and the like.
The window 61 in the body 10 is preferably adjusted to the same position as the BGA so that the terminal balls on the BGA match the positions of the connection pads 41a and the connection pads 42a.
Various alignment means, such as keyways, ramps, and asymmetrically shaped objects, may be used in accordance with the appropriate direction and position of the BGA in the window. The splash or door 20 is mounted on the body 10 and includes four holes 63 in which the carrier pad 21 is mounted.
The carrier pad 21 is desirably made of a flexible and resilient material such as rubber, and is desirably aligned with the window 61 in the body 10. Door 2
In the case of the pivoting with the 0 closed (see FIGS. 1 and 3), the carrier pad 21 remains on the surface of the BGA package 16.

【0019】ドア20が閉じられている場合、キャリア
ーパッド21は、しっかりした圧力なしに単にデバイス
パッケージ16上に残っているだけであることに注意せ
ねばならない(同時に、かかる圧力が一定の方向に向い
ている間、4つすべてのパッケージから垂れ下がってい
る端子ボールが接続パッド41aおよび接続パッド42
aと接している)。また、ドア20には、蝶番からドア
20の自由な端へ向かう方向に延びている2本の隆起7
0がある。各隆起は2段になっており、最も高い面が表
面71で、平行な2番目の高さの面が表面72である。
表面72(ドア20の自由端の側)と表面71は、ドア
を閉めた場合に表面72のほうが表面71よりドアの底
面から遠いこと以外は、同等である。クロージャ80は
ボディ10と底板30の接合部に形成される溝81内に
取り付けられる(図1、3参照)。こぶもしくはすべり
止め82はクロージャ80の上面カバーに形成され、表
面72と接しかつその上を滑るようになっている。ま
た、同時に誘導縁83も、表面72と接しかつその上を
滑るようになっている。よって、各窓11内にチップス
ケールパッケージ16がある時にドア20が閉じられる
と、キャリアーパッド21は該パッケージ16の表面上
にとり残される。クロージャ80が閉じられると、誘導
縁83とすべり止め82は同時に斜面72aおよび斜面
71aに接す。該クロージャが閉じる方向に移動する
と、誘導縁83とすべり止め82は斜面72aと斜面7
1aを超えて、表面72と表面71上に上がる。この移
動によって、ドア20(および接続パッド21)は底板
30の方向に押し付けられる。このようにして、クロー
ジャ80が閉じられると、自動的にすべての端子ボール
15に下方向への均等な圧力がかかる。
It should be noted that when the door 20 is closed, the carrier pad 21 merely remains on the device package 16 without firm pressure (while the pressure is in a certain direction). While facing, the terminal balls hanging from all four packages are connected to the connection pads 41a and 42.
a). The door 20 also has two ridges 7 extending in the direction from the hinge to the free end of the door 20.
There is 0. Each bump has two steps, the highest surface being surface 71 and the second parallel surface being surface 72.
Surface 72 (on the free end side of door 20) and surface 71 are identical except that surface 72 is farther from the bottom of the door than surface 71 when the door is closed. The closure 80 is mounted in a groove 81 formed at a joint between the body 10 and the bottom plate 30 (see FIGS. 1 and 3). A bump or non-slip 82 is formed on the top cover of the closure 80 and contacts and slides over the surface 72. At the same time, the guiding edge 83 is also in contact with the surface 72 and slides thereon. Therefore, when the door 20 is closed when the chip scale package 16 is present in each window 11, the carrier pad 21 is left on the surface of the package 16. When the closure 80 is closed, the guide edge 83 and the non-slip 82 come into contact with the slope 72a and the slope 71a at the same time. When the closure moves in the closing direction, the guide edge 83 and the non-slip 82 move to the slope 72 a and the slope 7.
Beyond 1a, rise on surface 72 and surface 71. By this movement, the door 20 (and the connection pad 21) is pressed in the direction of the bottom plate 30. In this manner, when the closure 80 is closed, a uniform downward pressure is automatically applied to all the terminal balls 15.

【0020】本発明のチップスケールキャリアーのすべ
ての部品は、たやすく入手できる材料と従来の技術を使
って構成できることがわかる。もちろん、該キャリアー
を通電テストソケットとして使用する場合、繰り返しの
使用だけでなく熱にも耐える材料を使用せねばならな
い。また、デバイスパッケージ16の組込みと除去は、
従来の技術を使用して、容易に自動化できることもわか
る。
It will be appreciated that all components of the chip scale carrier of the present invention can be constructed using readily available materials and conventional techniques. Of course, when the carrier is used as a current-carrying test socket, a material that can withstand not only repeated use but also heat must be used. Also, the incorporation and removal of the device package 16 are as follows.
It can also be seen that it can be easily automated using conventional techniques.

【0021】ここに実施例として示した該チップスケー
ルキャリアーは、出力端子ピン31の下端を回路基板上
の表面や孔に接続することで、回路基板その他に組込む
ことができる。また、出力端子ピン31の露出している
側は、通電テスト基板などに組込まれているBGAテス
トソケット100内に一時的に設置することができる
(図14参照)。図14に示す配置においては、該BG
A通電テストソケット100は、米国特許561170
5号に示されるソケットやその他の適切な取付器具でも
よい。本明細のために、参照として米国特許56117
05号をここに引用する。
The chip scale carrier shown here as an embodiment can be incorporated into a circuit board or the like by connecting the lower end of the output terminal pin 31 to a surface or a hole on the circuit board. Further, the exposed side of the output terminal pin 31 can be temporarily installed in a BGA test socket 100 incorporated in a current-carrying test board or the like (see FIG. 14). In the arrangement shown in FIG.
The A-power test socket 100 is disclosed in US Pat.
The socket shown in No. 5 or other suitable mounting device may be used. For the purposes of this specification, US Pat.
Issue 05 is cited here.

【0022】これまでの記述より、本発明の原理を用い
れば、ほとんどすべてのBGAパッケージやデバイスの
端子ボールを損傷する危険性なしに、該デバイスや該端
子ボールの取り付けおよび一時的な電気的接続を成すこ
とができるのは明らかである。ただし、本発明にある数
多くの特徴と優位点は構造詳細と本発明の機能を含むこ
れまでの記述内に記されているとはいえ、本明細は一例
に過ぎないことがわかる。添付の請求の範囲によって定
義される本発明の精神や視野を失うことなく、特に形
状、大きさ、部品の配置や組み合わせにおいて、様々な
細かい変更や修正が可能である。
From the foregoing, it is apparent that using the principles of the present invention, the mounting and temporary electrical connection of almost any BGA package or device without the risk of damaging the terminal ball. Obviously, It should be understood, however, that while numerous features and advantages of the present invention are set forth in the foregoing description, including structural details and features of the present invention, this description is by way of example only. Various small changes and modifications may be made without departing from the spirit and scope of the present invention, as defined by the appended claims, particularly in shape, size, and arrangement of components.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理を用いたチップスケールキャリア
ーの望ましい実施例の上部斜視図である。
FIG. 1 is a top perspective view of a preferred embodiment of a chip scale carrier using the principles of the present invention.

【図2】図1のチップスケールキャリアーを開放した位
置での分解図であり、その中にあるチップスケールパッ
ケージの位置を示している。
FIG. 2 is an exploded view of the chip scale carrier of FIG. 1 in an opened position, showing a position of a chip scale package therein.

【図3】図1のチップスケールキャリアーを2a−2a
線に沿って切断した断面図である。
FIG. 3 shows the chip scale carrier of FIG.
It is sectional drawing cut | disconnected along the line.

【図4】図2のチップスケールキャリアーを2b−2b
線に沿って切断した断面図である。
FIG. 4 shows the chip scale carrier of FIG. 2 as 2b-2b.
It is sectional drawing cut | disconnected along the line.

【図5】本発明の相互接続バンド中の電導ストリップパ
ターンに接触するチップスケールパッケージ上に配列さ
れた端子ボールを示す部分断面図である。
FIG. 5 is a partial cross-sectional view showing terminal balls arranged on a chip scale package contacting a conductive strip pattern in an interconnect band of the present invention.

【図6】本発明の相互接続バンド中の電導ストリップパ
ターンに接触するチップスケールパッケージ上に配列さ
れた端子ボールを示す部分断面図である。
FIG. 6 is a partial cross-sectional view showing terminal balls arranged on a chip scale package contacting a conductive strip pattern in an interconnect band of the present invention.

【図7】チップスケールキャリアーの出力ピンと相互接
続バンドの相互接続パッドとの接触を示す拡大部分断面
図である。
FIG. 7 is an enlarged partial cross-sectional view showing contact between an output pin of a chip scale carrier and an interconnect pad of an interconnect band.

【図8】図1の好ましい実施例に示されるチップスケー
ルキャリアーの組立部品の分解図である。
FIG. 8 is an exploded view of the chip scale carrier assembly shown in the preferred embodiment of FIG. 1;

【図9】図1のチップスケールキャリアーの基部プレー
トの上部斜視図である。
FIG. 9 is a top perspective view of a base plate of the chip scale carrier of FIG. 1;

【図10】図1のチップスケールキャリアーのフラップ
ドアの上部斜視図である。
FIG. 10 is a top perspective view of a flap door of the chip scale carrier of FIG. 1;

【図11】図1のチップスケールキャリアーのフラップ
ドアの底部斜視図である。
FIG. 11 is a bottom perspective view of a flap door of the chip scale carrier of FIG. 1;

【図12】図1のチップスケールキャリアー本体の上部
斜視図である。
FIG. 12 is a top perspective view of the chip scale carrier body of FIG. 1;

【図13】図1のチップスケールキャリアー本体の底部
斜視図である。
FIG. 13 is a bottom perspective view of the chip scale carrier body of FIG. 1;

【図14】本発明のチップスケールパッケージキャリア
ーの組立部品と、米国特許第5,611,705号に開示
されたボールグリッド配列取付ソケットの分解斜視図で
ある。
FIG. 14 is an exploded perspective view of the chip scale package carrier of the present invention and the ball grid array mounting socket disclosed in US Pat. No. 5,611,705.

【符号の説明】[Explanation of symbols]

(21)キャリアパッド (10)ボディ (11)窓孔 (15)端子ボール (30)底板 (31)出力端子ピン (40)相互接続バンド (50)支持パッド (16)ボールグリッド配列パッケージ (41)(42)導電トレース (43)絶縁ワイヤ (44)窓 (21) Carrier pad (10) Body (11) Window hole (15) Terminal ball (30) Bottom plate (31) Output terminal pin (40) Interconnection band (50) Support pad (16) Ball grid array package (41) (42) Conductive trace (43) Insulated wire (44) Window

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 (a) 十分に柔軟な絶縁体からなる少
なくとも第1および第2レイヤ、 (b) 該第1レイヤと第2レイヤの間にあって、各々
は前記第1絶縁レイヤ内にある窓を通して露出している
接続パッドと相互接続用パッドとを電気的に接続する複
数の導電トレース、 (c) 前記第1レイヤの表面に配置され、各々は接続
パッドと相互接続パッドを接続する複数の導電トレー
ス、とを具備した相互接続バンド。
(A) at least first and second layers of a sufficiently flexible insulator; (b) windows between the first and second layers, each within the first insulating layer. A plurality of conductive traces electrically connecting the connecting pads and the interconnecting pads exposed through the substrate; (c) a plurality of conductive traces disposed on the surface of the first layer, each connecting the connecting pads and the interconnecting pads. An interconnect band comprising: conductive traces;
【請求項2】 前記第2レイヤの表面に近接する絶縁体
からなる第3レイヤを含み、前記第2レイヤと第3レイ
ヤの間に複数の導電トレースをはさみ、該各導電トレー
スは、前記第1絶縁レイヤおよび第2レイヤ内にある窓
を通して露出している接続パッドと相互接続パッドとを
電気的に接続する、請求項1に規定した相互接続バン
ド。
2. A method according to claim 1, further comprising a third layer of an insulator proximate to a surface of the second layer, wherein a plurality of conductive traces are sandwiched between the second layer and the third layer, and each of the conductive traces includes 2. The interconnect band as defined in claim 1, wherein the interconnect band electrically connects the interconnect pad and the interconnect pad exposed through windows in the first insulating layer and the second layer.
【請求項3】 第1方向に接続パッドのグリッド配列パ
ターンを露出し、逆の方向に相互接続パッドのパターン
を露出するように、絶縁支持パッドを覆う、請求項1に
規定した相互接続バンド。
3. An interconnect band as defined in claim 1, wherein said interconnect band covers an insulating support pad so as to expose a grid array pattern of connection pads in a first direction and to expose a pattern of interconnect pads in a reverse direction.
【請求項4】 (a) 取り付けられるボールグリッド
配列の端子ボールパターンに一致するグリッドパターン
上の接続パッドと、接続パッドから空間的に離れている
相互接続パッドと、前記接続パッドと前記相互接続パッ
ドを電気的に接続する導電トレースとを持つ、引き伸ば
された柔軟な相互接続バンド、 (b) 前記第1方向を向いた接続パッドと逆の方向を
向いた相互接続パッドを露出する相互接続バンドの部分
を持つ柔軟な相互接続バンドを支持する、絶縁支持パッ
ド、 (c) 底板、 (d) 各々の一端は相互接続パッドと電気的に接続
し、逆の一端は前記底板から突き出た前記底板内に支持
される複数の端子ピン、 (e) 前記底板に固定され、前記柔軟な相互接続バン
ドと、該支持ボディと前記底板の間の前記支持パッドを
固定し、位置合わせをした窓を持ち、該窓は、それを通
して前記接続パッドのグリッドパターンを露出する位置
に調整されている支持ボディ、 (f) ボールグリッド配列の端子ボールを、前記窓を
通して露出した接続パッドに押しつけるための手段、を
具えたボールグリッド配列デバイスの取り付け装置。
4. A connection pad on a grid pattern corresponding to a terminal ball pattern of a ball grid array to be attached, an interconnection pad spatially separated from the connection pad, and the connection pad and the interconnection pad. A stretched flexible interconnect band having conductive traces electrically connecting the interconnect pads to the first and second interconnect pads exposing the interconnect pads facing in the opposite direction. An insulating support pad for supporting a flexible interconnect band having a portion; (c) a bottom plate; (d) one end of each of which is electrically connected to the interconnect pad and an opposite end within the bottom plate protruding from the bottom plate. A plurality of terminal pins supported on: (e) securing the flexible interconnect band secured to the bottom plate and the support pad between the support body and the bottom plate; A support body having an aligned window through which the window is adjusted to expose the grid pattern of the connection pads; (f) connecting a ball grid array of terminal balls through the window; Apparatus for mounting a ball grid array device comprising means for pressing against a pad.
【請求項5】 前記押し付け手段は、閉位置と開位置の
間を回転運動するように前記支持ボディに取り付けられ
るドアから成り、該ドアが閉位置の場合、前記窓の位置
に絶縁パッドを支持する、請求項4に規定した取り付け
装置。
5. The pressing means comprises a door mounted on the support body for pivoting movement between a closed position and an open position, wherein when the door is in the closed position, the insulating pad is supported at the position of the window. 5. The mounting device as defined in claim 4, wherein:
【請求項6】 請求項5に規定した取り付け装置には、
前記ドアを前記底板の方向に一様に押しつける手段が含
まれる。
6. The mounting device as defined in claim 5,
Means for uniformly pressing the door in the direction of the bottom plate are included.
【請求項7】 前記押し付け手段は、開位置と閉位置を
相互に移動することのできるクロージャ板から成り、該
クロージャが閉位置にある場合に該クロージャ板はドア
と平行になり、該クロージャ板は、ドアの1番目の高さ
の部分に接する第1面と、該ドアと接する第2面を持
ち、該第1面および第2面は、該クロージャ板が閉位置
に移動した場合に該ドアが底板方向に押しつけられるよ
うに、該ドアに接す、請求項6に規定した取り付け装
置。
7. The pressing means comprises a closure plate which can be moved between an open position and a closed position with respect to each other, wherein when the closure is in the closed position, the closure plate is parallel to the door, Has a first surface in contact with a first height portion of the door and a second surface in contact with the door, wherein the first and second surfaces are provided when the closure plate moves to a closed position. 7. The mounting device according to claim 6, wherein the door contacts the door so that the door is pressed toward the bottom plate.
【請求項8】 該第1面および第2面はドア上の斜面に
同時に接する、請求項7に規定した取り付け装置。
8. The mounting device as defined in claim 7, wherein said first surface and said second surface simultaneously contact a slope on a door.
【請求項9】 該支持ボディは、ボールグリッド配列デ
バイスを該窓内に位置させる手段を含む、請求項4に規
定した取り付け装置。
9. The mounting device as defined in claim 4, wherein said support body includes means for positioning a ball grid array device within said window.
【請求項10】(a) 次の構成を有する相互接続バン
ド、 (i) 絶縁体からなる柔軟な第1レイヤおよび第2レ
イヤ、 (ii) 該第1レイヤと第2レイヤの間に内包される
複数の導電トレースであって、各導電トレースは、相互
接続パッドと該第1レイヤ内の窓を通して露出する接続
パッドを相互接続し、ボールグリッド配列デバイスから
垂れ下がる端子ボールと一致するグリッドパターン内に
配置される、 (b) 各々が相互接続パッドと接続し、該相互接続パ
ッドと外部電気回路を電気的に接続する複数の入出力端
子ピン、 (c) ボールグリッド配列デバイスから垂れ下がる端
子ボールを前記窓を通して露出する接続パッドに物理的
に押し付ける手段、により構成される、ボールディレク
トリ配列デバイスの端子ボールを外部電気回路に一時的
に接続する装置。
10. (a) an interconnecting band having the following configuration: (i) a flexible first and second layer made of an insulator; and (ii) encapsulated between the first and second layers. A plurality of conductive traces, each conductive trace interconnecting an interconnect pad and a contact pad exposed through a window in the first layer, in a grid pattern corresponding to terminal balls depending from the ball grid array device. (B) a plurality of input / output terminal pins each of which connects to an interconnect pad and electrically connects the interconnect pad to an external electrical circuit; and (c) a terminal ball depending from the ball grid array device. Means for physically pressing the connection balls exposed through the window to the terminal pads of the ball directory arrangement device. Device that temporarily connected to.
【請求項11】 相互接続バンドは、該第1レイヤ上に
配置した複数の導電トレースを含み、該導電トレース
は、内部接続パッドと、ボールグリッド配列デバイスか
ら垂れ下がっている端子ボールのグリッドパターンと一
致するグリッドパターン内に配置された接続パッドを電
気的に相互接続する、請求項10に規定した装置。
11. The interconnect band includes a plurality of conductive traces disposed on the first layer, the conductive traces being coincident with internal connection pads and a grid pattern of terminal balls depending from the ball grid array device. 11. The apparatus as defined in claim 10, wherein the connection pads arranged in a corresponding grid pattern are electrically interconnected.
【請求項12】 該相互接続バンドは、該第1方向に接
続パッドのグリッド配列パターンを露出し逆の方向に相
互接続パッドのパターンを露出するように絶縁支持パッ
ドを覆う、請求項10に規定した装置
12. The interconnect band defined in claim 10, wherein the interconnect band covers an insulating support pad to expose a grid array pattern of the contact pads in the first direction and to expose a pattern of the interconnect pads in a reverse direction. Equipment
【請求項13】 前記複数の入出力ピンは底板内のパタ
ーン孔内に配置および保持される、請求項12に規定し
た装置。
13. The apparatus defined in claim 12, wherein said plurality of input / output pins are arranged and held in pattern holes in a bottom plate.
【請求項14】 該底板に固定された支持ボディが含ま
れ、該支持ボディには、該底板と該支持ボディの間の相
互接続バンドおよび該支持パッドがあり、また、該支持
ボディには、接続パッドのグリッドパターンを露出する
ような位置に位置合わせされた窓が少なくとも1つあ
る、請求項13に規定した装置
14. A support body fixed to the bottom plate, the support body including an interconnect band between the bottom plate and the support body and the support pad, and the support body includes: 14. The apparatus defined in claim 13, wherein there is at least one window aligned to expose a grid pattern of the connection pads.
【請求項15】 開位置と閉位置の間を回転運動するよ
うな、支持ボディに取り付けられたドアが更に含まれ、
該ドアには以下の部分がある、 (i) 回転端、 (ii) 自由端、 (iii) 該ドアが閉位置にある場合の該支持ボディ
内の該ウィンドウの位置に取り付けられた絶縁パッド、
請求項14に規定した装置。
15. A door, further comprising a door mounted on the support body, the door pivoting between an open position and a closed position.
The door has the following parts: (i) a rotating end; (ii) a free end; (iii) an insulating pad attached to the position of the window in the support body when the door is in a closed position;
An apparatus as defined in claim 14.
【請求項16】 さらに、該ドアの上を開位置と閉位置
の間で相互に動くように取り付けられた上面板からなる
クロージャが含まれ、該クロージャには以下の部分があ
る、 (i) 該ドアの第1の高さに接する第1縁 (ii) 該ドアの第2の高さに接する第2縁 ここで、該第1縁および第2縁は、おれぞれ該ドア上で
第1面および第2面と接し、該クロージャが開位置から
閉位置に移動する時に、該ドアを該支持ボディの方向に
押し付ける、請求項15に規定した装置。
16. A closure comprising a top plate mounted to be reciprocally movable over the door between an open position and a closed position, the closure having the following parts: (i) A first edge contacting the door at a first height; and (ii) a second edge contacting the door at a second height, wherein the first edge and the second edge are each a first edge on the door. 16. The apparatus defined in claim 15, wherein the device contacts the first and second surfaces and pushes the door toward the support body as the closure moves from the open position to the closed position.
【請求項17】 該第1縁は前記上面板の誘導縁であ
る、請求項16に規定した装置。
17. The apparatus as defined in claim 16, wherein said first edge is a leading edge of said top plate.
JP10084235A 1997-03-28 1998-03-30 Chip scale carrier Withdrawn JPH1126128A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4173697P 1997-03-28 1997-03-28
US60/041736 1997-03-28

Publications (1)

Publication Number Publication Date
JPH1126128A true JPH1126128A (en) 1999-01-29

Family

ID=21918058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10084235A Withdrawn JPH1126128A (en) 1997-03-28 1998-03-30 Chip scale carrier

Country Status (3)

Country Link
JP (1) JPH1126128A (en)
CN (1) CN1202730A (en)
FR (1) FR2762151A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380492B1 (en) 1999-11-12 2002-04-30 Fujitsu Limited Contact film used for devices having ball grid array structure and device mounting structure
CN102769007A (en) * 2012-08-10 2012-11-07 福建闽航电子有限公司 Pad structure of integrated circuit package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package
CN112782557B (en) * 2020-12-29 2021-09-07 合肥本源量子计算科技有限责任公司 Quantum chip test structure, preparation method and test method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380492B1 (en) 1999-11-12 2002-04-30 Fujitsu Limited Contact film used for devices having ball grid array structure and device mounting structure
CN102769007A (en) * 2012-08-10 2012-11-07 福建闽航电子有限公司 Pad structure of integrated circuit package

Also Published As

Publication number Publication date
FR2762151A1 (en) 1998-10-16
CN1202730A (en) 1998-12-23

Similar Documents

Publication Publication Date Title
US5519332A (en) Carrier for testing an unpackaged semiconductor die
US4783719A (en) Test connector for electrical devices
JP3401014B2 (en) Method and apparatus for testing a semiconductor die
CN101625375B (en) Probe card and its assembling method
KR200334763Y1 (en) System for testing bare ic chips and a socket for such chips
JP2000512065A (en) Microelectronic connector
JPH0226389B2 (en)
US20010040464A1 (en) Electric contact device for testing semiconductor device
US5977784A (en) Method of performing an operation on an integrated circuit
US5559445A (en) Adapter for testing integrated circuits
WO1989012911A1 (en) Protected lead frame and method for fabricating lead frames
US4018491A (en) Carrier for devices
US5497103A (en) Test apparatus for circuitized substrate
JPS63316449A (en) Method and apparatus for testing integrated circuit
US5942907A (en) Method and apparatus for testing dies
JPH01261848A (en) Semiconductor device
JPH1126128A (en) Chip scale carrier
KR20000052513A (en) Substrate for inspecting electronic device, method of manufacturing substrate, and method of inspecting electronic device
WO1999021227A1 (en) Connector assembly for accommodating bga-style components
GB2325355A (en) Socket for chip testing
JPH087234B2 (en) Test probe equipment
JP2842416B2 (en) Socket for semiconductor device
JP2600745Y2 (en) Jig for integrated circuit inspection equipment
KR200368618Y1 (en) Carrier and also test board for semiconductor device test
EP0905521A2 (en) Burn-in testing device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607