JPH11259332A - Computer system device - Google Patents

Computer system device

Info

Publication number
JPH11259332A
JPH11259332A JP10060138A JP6013898A JPH11259332A JP H11259332 A JPH11259332 A JP H11259332A JP 10060138 A JP10060138 A JP 10060138A JP 6013898 A JP6013898 A JP 6013898A JP H11259332 A JPH11259332 A JP H11259332A
Authority
JP
Japan
Prior art keywords
initialization processing
input
abnormality
hardware
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10060138A
Other languages
Japanese (ja)
Inventor
Katsushige Manabe
勝重 真鍋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10060138A priority Critical patent/JPH11259332A/en
Publication of JPH11259332A publication Critical patent/JPH11259332A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve availability by continuing operation while performing degenerated operation as a whole device even when one part of hardware fails and to attain improvement in maintainability by storing abnormality information. SOLUTION: Based on an initializing processing program 12a, a microprocessor 11 initializes input/output control circuits 15a and 15b. When any abnormality is detected, that input/output control circuit and the abnormality information corresponding to the input/output control circuit are stored in an abnormality information table 13a of a memory 13, and when at least a hardware for operating an operating system(OS) is normal, the move to the OS is performed by continuing the initialization as it is.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、オペレーティン
グシステムが動作する以前に発生するハードウェア異常
に対してのシステム動作の可用性および保守性を向上さ
せる計算機システム装置に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a computer system device for improving the availability and maintainability of system operation for a hardware error occurring before an operating system operates.

【0002】[0002]

【従来の技術】近年の計算機システム装置では、プラン
ト制御用からオフィス用まで各分野に対応できるように
するために各用途に応じたI/Oカードを自由に組み合
わせることが行われるが、その反面、ダウンサイジング
/低価格化、入出力制御処理の高速化のために標準とな
る入出力制御装置がCPUカード上に実装される。
2. Description of the Related Art In recent computer system devices, I / O cards according to each application are freely combined in order to be applicable to various fields from plant control to office use. A standard input / output control device is mounted on a CPU card for downsizing / price reduction and high-speed input / output control processing.

【0003】このような計算機システム装置で、CPU
カードのハードウェア初期化時に異常が発生した場合、
その異常がオペレーティングシステムの動作の妨げとな
る事象でなくてもCPUカード上のハードウェア異常と
いうことで初期化処理を中断している。
In such a computer system device, a CPU
If an error occurs during the hardware initialization of the card,
Even if the abnormality is not an event that hinders the operation of the operating system, the initialization process is interrupted because of a hardware abnormality on the CPU card.

【0004】図7は従来の計算機システム装置を示すブ
ロック構成図であり、図において、100は計算機シス
テム装置、100aはCPUカード、100b,100
cは計算機システム装置100毎に組合せを自由に代え
られるI/Oカードである。また、計算機システム装置
100内において、101はマイクロプロセッサ、10
2はマイクロプロセッサ101の動作時に用いられるメ
モリ、103はマイクロプロセッサ101の処理により
各種ハードウェアを初期化するための初期化処理プログ
ラム103aが格納されたROMである。104は入出
力バス制御回路であり、この入出力バス制御回路104
により、入出力制御回路105a,105bおよびI/
Oカード100b,100cが接続されている。これら
入出力制御回路105a,105bおよびI/Oカード
100b,100cは、ディスクやプリンタなどの周辺
装置である入出力デバイス106〜108を接続できる
ものである。109はモニタ装置であり、初期化処理プ
ログラム103aが出力するメッセージを表示する装置
である。
FIG. 7 is a block diagram showing a conventional computer system unit. In the figure, 100 is a computer system unit, 100a is a CPU card, 100b, 100
c is an I / O card whose combination can be freely changed for each computer system device 100. In the computer system device 100, 101 is a microprocessor, 10
Reference numeral 2 denotes a memory used when the microprocessor 101 operates, and 103 denotes a ROM in which an initialization processing program 103a for initializing various hardware by the processing of the microprocessor 101 is stored. Reference numeral 104 denotes an input / output bus control circuit.
As a result, the input / output control circuits 105a and 105b and the I / O
O cards 100b and 100c are connected. The input / output control circuits 105a and 105b and the I / O cards 100b and 100c can connect input / output devices 106 to 108, which are peripheral devices such as disks and printers. A monitor device 109 displays a message output by the initialization processing program 103a.

【0005】次に動作について説明する。先ず、計算機
システム装置100がリセットされるとマイクロプロセ
ッサ101は、ROM103の初期化処理プログラム1
03aのコードフェッチを行い、初期化処理の実行を開
始する。マイクロプロセッサ101は、初期化処理プロ
グラム103aに基づいて、プログラム実行のためのマ
イクロプロセッサ101自身、入出力バス制御回路10
4、メモリ102、入出力制御回路105a,105b
の順で、計算機システム装置100の基本となるハード
ウェアから初期化を行う。この際、初期化処理プログラ
ム103aに基づくマイクロプロセッサ101の処理
は、各ハードウェアの健全性確認のために、例えば、各
ハードウェアの制御に使用されるレジスタのライト/リ
ード/コンペアテストや各ハードウェアがマイクロプロ
セッサ101に対して発生させるプロセッサ割込み動作
の確認、各ハードウェアの内部で実行される診断処理の
起動などを初期化処理と共に実行する。初期化処理プロ
グラム103aに基づくマイクロプロセッサ101は、
この診断処理において異常を検出した場合には、モニタ
装置109を通して異常をオペレータに通知し、計算機
システム装置100の初期化処理を停止する。
Next, the operation will be described. First, when the computer system device 100 is reset, the microprocessor 101 executes the initialization processing program 1 in the ROM 103.
03a is fetched, and the execution of the initialization process is started. The microprocessor 101, based on the initialization processing program 103a, executes the microprocessor 101 itself for executing the program, the input / output bus control circuit 10
4. Memory 102, input / output control circuits 105a, 105b
In this order, initialization is performed from the basic hardware of the computer system device 100. At this time, the processing of the microprocessor 101 based on the initialization processing program 103a includes, for example, a write / read / compare test of a register used for control of each hardware and a hardware test to check the soundness of each hardware. The hardware checks the processor interrupt operation generated by the microprocessor 101, activates a diagnostic process executed inside each hardware, and executes the initialization process. The microprocessor 101 based on the initialization processing program 103a
When an abnormality is detected in the diagnosis processing, the abnormality is notified to the operator through the monitor device 109, and the initialization processing of the computer system device 100 is stopped.

【0006】そして、オペレータは初期化処理プログラ
ム103aが出力した異常メッセージの情報を元に異常
箇所の特定に当り、異常箇所の修理/交換の後、システ
ムの再スタートを行う。
Then, the operator specifies an abnormal location based on the information of the abnormal message output by the initialization processing program 103a, and after the repair / replacement of the abnormal location, restarts the system.

【0007】[0007]

【発明が解決しようとする課題】従来の計算機システム
装置は以上のように構成されているので、複数の入出力
制御回路105a,105bを使用することからハード
ウェアが増大し、異常発生の確率の増加を招き、特に一
部のハードウェアの異常で計算機システム装置100全
体が使用不能となるという課題があった。また、各種ハ
ードウェアの複数箇所に異常がある場合に、上記作業を
繰り返し行わなければならず、改修作業効率が著しく低
下するなどの課題があった。
Since the conventional computer system apparatus is configured as described above, the use of a plurality of input / output control circuits 105a and 105b increases the hardware and reduces the probability of occurrence of an abnormality. There is a problem in that the entire computer system device 100 becomes unusable due to an increase in the number of hardware, and in particular, an abnormality in some hardware. In addition, when there are abnormalities in a plurality of locations of various hardware, the above-mentioned work must be repeatedly performed, and there has been a problem that the efficiency of the repair work is significantly reduced.

【0008】この発明は上記のような課題を解決するた
めになされたもので、一部のハードウェアが故障して
も、装置全体として縮退動作を行い、動作を継続するこ
とにより可用性を高めることができると共に、異常情報
を格納することにより保守性の向上を図ることができる
計算機システム装置を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to increase the availability by performing a degenerate operation as a whole and continuing the operation even if some hardware fails. It is another object of the present invention to provide a computer system device capable of improving the maintainability by storing abnormality information.

【0009】[0009]

【課題を解決するための手段】この発明に係る計算機シ
ステム装置は、初期化処理プログラムに基づいて各種ハ
ードウェアの初期化処理を行い、異常が検出されたハー
ドウェアとそのハードウェアに対応した異常情報とを第
2のメモリの異常情報テーブルに格納し、最低限オペレ
ーティングシステムが動作するためのハードウェアが正
常であればそのまま初期化処理を継続してオペレーティ
ングシステムヘの移行を行うマイクロプロセッサを備え
たものである。
A computer system apparatus according to the present invention performs initialization processing of various hardware based on an initialization processing program, and detects hardware in which an abnormality is detected and an abnormality corresponding to the hardware. And a microprocessor for storing the information in the abnormality information table of the second memory and, if the hardware for operating the operating system is at least normal, continuing the initialization processing as it is and shifting to the operating system. It is a thing.

【0010】この発明に係る計算機システム装置は、初
期化処理プログラムに基づいてマイクロプロセッサ自身
および複数の入出力制御回路の初期化処理を行い、異常
が検出された入出力制御回路とその入出力制御回路に対
応した異常情報とを第2のメモリの異常情報テーブルに
格納し、最低限オペレーティングシステムが動作するた
めのマイクロプロセッサ自身および入出力制御回路が正
常であればそのまま初期化処理を継続してオペレーティ
ングシステムヘの移行を行うマイクロプロセッサを備え
たものである。
[0010] A computer system device according to the present invention performs initialization processing of the microprocessor itself and a plurality of input / output control circuits based on an initialization processing program, and detects an abnormality in the input / output control circuit and its input / output control circuit. The abnormality information corresponding to the circuit is stored in the abnormality information table of the second memory, and if the microprocessor itself and the input / output control circuit for operating the operating system are at least normal, the initialization process is continued as it is. It is provided with a microprocessor for performing a transition to the operating system.

【0011】この発明に係る計算機システム装置は、第
2のメモリを不揮発性メモリとしたものである。
In the computer system according to the present invention, the second memory is a non-volatile memory.

【0012】この発明に係る計算機システム装置は、各
種ハードウェアに対応してそれらハードウェアの異常時
に初期化処理を停止するか継続するかを予め設定された
初期化処理制御テーブルを記憶した第3のメモリを備
え、マイクロプロセッサは、初期化処理のハードウェア
の異常時に初期化処理制御テーブルに基づいて初期化処
理を停止するか継続するかを決定するものである。
A computer system apparatus according to the present invention has a third initialization processing control table storing a preset initialization processing control table for stopping or continuing initialization processing in the event of an abnormality in each of the hardware. The microprocessor determines whether to stop or continue the initialization process based on the initialization process control table when the hardware of the initialization process is abnormal.

【0013】この発明に係る計算機システム装置は、第
2のメモリを不揮発性メモリとし、また、複数の入出力
制御回路に対応してそれら複数の入出力制御回路の異常
時に初期化処理を停止するか継続するかを予め設定され
た初期化処理制御テーブルを記憶した第3のメモリとを
備え、マイクロプロセッサは、初期化処理の入出力制御
回路の異常時に初期化処理制御テーブルに基づいて初期
化処理を停止するか継続するかを決定するものである。
In the computer system according to the present invention, the second memory is a non-volatile memory, and the initialization process is stopped corresponding to the plurality of input / output control circuits when the plurality of input / output control circuits are abnormal. And a third memory storing an initialization processing control table preset to determine whether or not to continue, and the microprocessor performs initialization based on the initialization processing control table when the input / output control circuit of the initialization processing is abnormal. This is for determining whether to stop or continue the processing.

【0014】[0014]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による計
算機システム装置を示すブロック構成図であり、図にお
いて、1は計算機システム装置、11はマイクロプロセ
ッサ(ハードウェア)、12はROM(第1のメモリ)
であり、各種ハードウェアの初期化処理を行う初期化処
理プログラム12aを記憶している。13はマイクロプ
ロセッサ11の動作時に用いられるメモリ(第2のメモ
リ)であり、初期化処理プログラム12aに基づく初期
化処理時に、異常が検出されたハードウェアとその異常
情報とを格納する異常情報テーブル13aを記憶するも
のである。また、14は入出力バス制御回路(ハードウ
ェア)であり、この入出力バス制御回路14により、入
出力制御回路(ハードウェア)15a,15bが接続さ
れている。これら入出力制御回路15a,15bは、デ
ィスク,プリンタおよびモニタなどの周辺装置である入
出力デバイス16,17を接続できるものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a block diagram showing a computer system according to a first embodiment of the present invention. In the figure, reference numeral 1 denotes a computer system, 11 denotes a microprocessor (hardware), and 12 denotes a ROM (first memory).
And stores an initialization processing program 12a for performing initialization processing of various hardware. Reference numeral 13 denotes a memory (second memory) used when the microprocessor 11 operates, and an abnormality information table for storing hardware in which an abnormality is detected and information on the abnormality during initialization processing based on the initialization processing program 12a. 13a is stored. Reference numeral 14 denotes an input / output bus control circuit (hardware). The input / output bus control circuit 14 connects input / output control circuits (hardware) 15a and 15b. These input / output control circuits 15a and 15b can connect input / output devices 16 and 17, which are peripheral devices such as a disk, a printer, and a monitor.

【0015】次に動作について説明する。先ず、計算機
システム装置1に対するリセットによって、マイクロプ
ロセッサ11は、ROM12から初期化処理プログラム
12aをプリフェッチし、初期化処理プログラム12a
の実行を開始する。マイクロプロセッサ11は、初期化
処理プログラム12aに基づいて、自身の実行に必要な
ハードウェアから、初期化処理を始める。即ち、マイク
ロプロセッサ11、入出力バス制御回路14、メモリ1
3の順である。初期化処理プログラム12aに基づくマ
イクロプロセッサ11は、自身の実行に必要なハードウ
ェアを初期化した後に、入出力制御回路15a,15b
の初期化を開始する。この時、初期化処理プログラム1
2aは、ハードウェアの健全性のチェックのため、例え
ば、入出力制御回路15a,15bが備えるソフトウェ
アインタフェース用の制御レジスタに対してライト/リ
ード/コンペアテストを行い、レジスタまたは入出力制
御回路15a,15bのアドレス/データ線の接続確認
を行ったり、入出力制御回路15a,15bがマイクロ
プロセッサ11に対して発生させる割込みを故意に発生
させ、入出力制御回路15a,15bの割込み線の接続
/機能確認を行ったりする。
Next, the operation will be described. First, by resetting the computer system apparatus 1, the microprocessor 11 prefetches the initialization processing program 12a from the ROM 12, and resets the initialization processing program 12a.
Start running. The microprocessor 11 starts an initialization process from hardware necessary for its own execution based on the initialization process program 12a. That is, the microprocessor 11, the input / output bus control circuit 14, the memory 1
The order is 3. The microprocessor 11 based on the initialization processing program 12a initializes hardware necessary for its own execution, and then controls the input / output control circuits 15a and 15b.
Start initialization of. At this time, the initialization processing program 1
2a performs a write / read / compare test on a control register for a software interface provided in the input / output control circuits 15a and 15b, for example, to check the soundness of the hardware. The connection / function of the interrupt line of the input / output control circuits 15a and 15b is confirmed by checking the connection of the address / data line of the input / output control circuit 15b and intentionally generating an interrupt generated by the input / output control circuits 15a and 15b to the microprocessor 11. Check it.

【0016】このような各ハードウェアに対する診断を
初期化処理プログラム12aが行っている最中に、テス
ト異常、または、ハードウェア自身が検出する異常が発
生した場合、初期化処理プログラム12aに基づくマイ
クロプロセッサ11は、計算機システム装置1で定義さ
れた各ハードウェア毎の異常状態に対応するエラーコー
ドと、その時収集可能な異常情報を収集し、メモリ13
の異常情報テーブル13aに格納する。この時収集され
る異常情報とは、例えば、発生した時のハードウェアレ
ジスタのアドレスとかライトまたはリードしたデータ、
ハードウェア自身で定義されたエラー情報などである。
図2は異常情報テーブルを示す概念図であり、異常情報
テーブル13aのデータ構造は、例えば、各ハードウェ
ア毎にエラー発生を端的に示すためのエラー発生フラグ
とその詳細なエラー内容が分かるためのエラー詳細情報
に分かれたものである。
If a test abnormality or an abnormality detected by the hardware itself occurs while the initialization processing program 12a is performing the diagnosis for each piece of hardware, the microcontroller based on the initialization processing program 12a is used. The processor 11 collects an error code corresponding to an abnormal state of each hardware defined in the computer system device 1 and abnormal information that can be collected at that time, and
In the abnormality information table 13a. The abnormal information collected at this time is, for example, the address of a hardware register at the time of occurrence, data written or read,
Error information defined by the hardware itself.
FIG. 2 is a conceptual diagram showing an abnormality information table. The data structure of the abnormality information table 13a is, for example, an error occurrence flag for simply indicating the occurrence of an error for each hardware and a detailed error content for understanding the error content. It is divided into detailed error information.

【0017】初期化処理プログラム12aは、これら異
常情報を異常情報テーブル13aに格納した後、次に初
期化処理を行わなければならないハードウェアに対して
処理を続行し、計算機システム装置1の立上げ処理をオ
ペレーティングシステムヘ引き継ぐ。オペレーティング
システムは、処理を行うに当り、異常情報テーブル13
aを参照することにより、ハードウェアの異常状態を容
易に把握することができ、ハードウェアに起因する異常
発生を未然に防ぐことができる。
After storing the abnormality information in the abnormality information table 13a, the initialization processing program 12a continues the processing for the hardware that needs to be initialized next, and starts the computer system apparatus 1. Transfers processing to the operating system. The operating system performs the processing by using the abnormality information table 13
By referring to “a”, an abnormal state of hardware can be easily grasped, and occurrence of an abnormality caused by hardware can be prevented beforehand.

【0018】以上のように、この実施の形態1によれ
ば、最低限オペレーティングシステムが動作するための
ハードウェアが正常であればそのまま初期化処理を継続
してオペレーティングシステムヘの移行を行うので、1
箇所の入出力制御回路の異常により、計算機システム装
置1が使用不可になることは防止され、また、異常情報
テーブル13aを参照することにより、異常箇所の特定
が容易に行える。
As described above, according to the first embodiment, if the hardware for operating the operating system is at least normal, the initialization process is continued and the transition to the operating system is performed. 1
The computer system apparatus 1 is prevented from becoming unusable due to an abnormality in the input / output control circuit at the location, and the abnormal location can be easily specified by referring to the abnormality information table 13a.

【0019】実施の形態2.図3はこの発明の実施の形
態2による計算機システム装置を示すブロック構成図で
あり、図において、18は不揮発性メモリ(第2のメモ
リ)であり、異常情報テーブル18aを記憶するもので
ある。その他の構成は、実施の形態1と同様なのでその
重複する説明を省略する。
Embodiment 2 FIG. 3 is a block diagram showing a computer system apparatus according to Embodiment 2 of the present invention. In the figure, reference numeral 18 denotes a non-volatile memory (second memory) which stores an abnormality information table 18a. The other configuration is the same as that of the first embodiment, and the description thereof will not be repeated.

【0020】次に動作について説明する。この実施の形
態2では、計算機システム装置1の電源を断ってもその
内容が消去されない不揮発性メモリ18を設け、実施の
形態1で示した異常情報テーブル13aと同一の異常情
報テーブル18aをその不揮発性メモリ18に設けるこ
とにより、計算機システム装置1が最低限動作するため
のハードウェアであるマイクロプロセッサ11および入
出力バス制御回路14が正常であった場合、メモリ13
に異常が発生しても異常情報を記録することができ、異
常箇所特定に対して支障を来たしてしまうことを低減す
るものである。
Next, the operation will be described. In the second embodiment, a non-volatile memory 18 whose contents are not erased even when the power of the computer system apparatus 1 is turned off is provided, and the same abnormality information table 18a as the abnormality information table 13a shown in the first embodiment is stored in the non-volatile memory 18. When the microprocessor 11 and the input / output bus control circuit 14, which are hardware for the computer system apparatus 1 to operate at a minimum, are normal, the memory 13
Even if an abnormality occurs, abnormality information can be recorded, and it is possible to reduce the possibility of trouble in identifying an abnormal part.

【0021】以上のように、この実施の形態2によれ
ば、異常情報テーブル18aを不揮発性メモリ18に設
けることにより、メモリ13に異常が発生しても異常情
報を記録することができ、異常箇所特定に対して支障を
来たしてしまうことを低減することができる。また、計
算機システム装置1の電源断またはリセットによっても
その異常情報が保持されるため、少なくとも前回の計算
機システム装置1の立ち上げ時の異常情報が記録されて
いるので、過去の異常情報を把握することができ、異常
時の情報量を増やすことができ、異常解析に役立たせる
ことができる。さらに、オペレーティングシステムまた
はアプリケーションプログラムが使用するメモリ13を
使用しないことから、メモリ13に対する使用制限を無
くすことができる。
As described above, according to the second embodiment, by providing the abnormality information table 18a in the nonvolatile memory 18, even if an abnormality occurs in the memory 13, the abnormality information can be recorded. It is possible to reduce a problem that the location is obstructed. Further, since the abnormality information is retained even when the power of the computer system apparatus 1 is turned off or reset, at least the abnormality information at the time of the previous start-up of the computer system apparatus 1 is recorded, so that the past abnormality information is grasped. Thus, the amount of information at the time of abnormality can be increased, which can be useful for abnormality analysis. Further, since the memory 13 used by the operating system or the application program is not used, the use restriction on the memory 13 can be eliminated.

【0022】実施の形態3.図4はこの発明の実施の形
態3による計算機システム装置を示すブロック構成図で
あり、図において、19はフラッシュEEPROM(第
3のメモリ)であり、各種ハードウェアに対応してそれ
らハードウェアの異常時に初期化処理を停止するか継続
するかを予め設定された初期化処理制御テーブル19a
を記憶するものである。その他の構成は、実施の形態1
と同様なのでその重複する説明を省略する。
Embodiment 3 FIG. FIG. 4 is a block diagram showing a computer system device according to a third embodiment of the present invention. In FIG. 4, reference numeral 19 denotes a flash EEPROM (third memory) which corresponds to various hardwares and has an abnormality in those hardwares. Whether the initialization process is to be stopped or to be continued when the initialization process control table 19a is set in advance.
Is stored. Other configurations are described in Embodiment 1.
Since it is the same as that described above, the duplicate description is omitted.

【0023】次に動作について説明する。この実施の形
態3では、フラッシュEEPROM19を設け、その格
納情報として、初期化処理プログラム12aに基づくマ
イクロプロセッサ11がハードウェアの異常を検出した
際、以後の初期化処理を続行するかを各ハードウェア毎
に定義した初期化処理制御テーブル19aを設けるもの
である。図5は初期化処理制御テーブルを示す概念図で
あり、各ハードウェア毎にそれらハードウェアの異常時
に初期化処理を停止するか継続するかを予めエラー発生
許可フラグにより設定されたものである。
Next, the operation will be described. In the third embodiment, a flash EEPROM 19 is provided. When the microprocessor 11 based on the initialization processing program 12a detects a hardware abnormality, the flash EEPROM 19 is used as storage information. An initialization process control table 19a defined for each is provided. FIG. 5 is a conceptual diagram showing an initialization processing control table, in which whether or not the initialization processing is stopped or continued when an abnormality occurs in each hardware is set in advance by an error occurrence permission flag.

【0024】以上のように、この実施の形態3によれ
ば、初期化処理制御テーブル19aをフラッシュEEP
ROM19に設けることにより、オペレーティングシス
テムが処理を実行する際、または、オペレーティングシ
ステム以降のアプリケーションシステムが処理を実行す
る際に、各システムで最低限必要とするまたは依存する
ハードウェアに対する故障情報の参照/判定処理を無く
すことが可能となり、また、初期化処理プログラム12
aも各計算機システム装置1毎の処理形態をこの初期化
処理制御テーブル19aによって定義することができる
ため、オペレーティングシステム、アプリケーションプ
ログラムおよび初期化処理プログラム12aに汎用性を
持たせることが可能となり、初期化処理プログラム12
aの管理/保守を容易にすることができる。
As described above, according to the third embodiment, the initialization processing control table 19a is stored in the flash EEP
By providing the ROM 19, when the operating system executes processing, or when an application system subsequent to the operating system executes processing, reference to failure information for hardware which is minimum or depends on each system / The determination processing can be eliminated, and the initialization processing program 12
a can also define the processing mode for each computer system device 1 by this initialization processing control table 19a, so that the operating system, application programs, and initialization processing program 12a can have versatility. Processing program 12
a can be easily managed / maintained.

【0025】実施の形態4.図6はこの発明の実施の形
態4による計算機システム装置を示すブロック構成図で
あり、この実施の形態4は、実施の形態2で示したよう
に、異常情報テーブル18aを不揮発性メモリ18に記
憶し、また、実施の形態3で示したように、初期化処理
制御テーブル19aをフラッシュEEPROM19に記
憶したものである。その他の構成は、実施の形態2およ
び実施の形態3と同様なのでその重複する説明を省略す
る。
Embodiment 4 FIG. 6 is a block diagram showing a computer system device according to a fourth embodiment of the present invention. In the fourth embodiment, an abnormality information table 18a is stored in a nonvolatile memory 18 as described in the second embodiment. In addition, as shown in the third embodiment, the initialization process control table 19a is stored in the flash EEPROM 19. Other configurations are the same as those of the second and third embodiments, and thus the duplicate description will be omitted.

【0026】以上のように、この実施の形態4によれ
ば、異常情報テーブル18aを不揮発性メモリ18に設
け、初期化処理制御テーブル19aをフラッシュEEP
ROM19に設けることにより、実施の形態2に加えて
実施の形態3の効果を奏することができる。
As described above, according to the fourth embodiment, the abnormality information table 18a is provided in the nonvolatile memory 18, and the initialization processing control table 19a is stored in the flash EEPROM.
By providing the ROM 19, the effects of the third embodiment in addition to the effects of the second embodiment can be obtained.

【0027】[0027]

【発明の効果】以上のように、この発明によれば、最低
限オペレーティングシステムが動作するためのハードウ
ェアが正常であればそのまま初期化処理を継続してオペ
レーティングシステムヘの移行を行うことができる。ま
た、異常情報テーブルを参照することにより、ハードウ
ェアの異常箇所の特定が容易に行える効果が得られる。
As described above, according to the present invention, if the hardware for operating the operating system is at least normal, the initialization process can be continued and the transition to the operating system can be performed. . Further, by referring to the abnormality information table, it is possible to obtain an effect that it is possible to easily identify an abnormal part of hardware.

【0028】この発明によれば、最低限オペレーティン
グシステムが動作するためのハードウェアが正常であれ
ばそのまま初期化処理を継続してオペレーティングシス
テムヘの移行を行うことができる。また、異常情報テー
ブルを参照することにより、入出力制御回路の異常箇所
の特定が容易に行える効果が得られる。
According to the present invention, if at least the hardware for operating the operating system is normal, the initialization process can be continued and the transition to the operating system can be performed. Further, by referring to the abnormality information table, it is possible to obtain an effect that it is possible to easily identify an abnormal portion of the input / output control circuit.

【0029】この発明によれば、計算機システム装置の
電源断またはリセットによってもその異常情報が保持さ
れるため、過去の異常情報を把握することができ、異常
時の情報量を増やすことができ、異常解析に役立たせる
ことができる効果が得られる。
According to the present invention, the abnormal information is retained even when the power of the computer system device is turned off or reset, so that past abnormal information can be grasped, and the amount of information at the time of abnormality can be increased. An effect that can be used for abnormality analysis is obtained.

【0030】この発明によれば、オペレーティングシス
テムが処理を実行する際に、最低限必要とするまたは依
存するハードウェアに対する異常情報の参照/判定処理
を無くすことが可能となり、また、初期化処理プログラ
ムも各計算機システム装置毎の処理形態を初期化処理制
御テーブルによって定義することができるため、オペレ
ーティングシステムおよび初期化処理プログラムに汎用
性を持たせることが可能となり、初期化処理プログラム
の管理/保守を容易にすることができる効果が得られ
る。
According to the present invention, when the operating system executes the processing, it is possible to eliminate the reference / judgment processing of the abnormality information for the hardware which is required or dependent at least, and the initialization processing program Since the processing mode for each computer system device can be defined by the initialization processing control table, the operating system and the initialization processing program can have versatility, and management / maintenance of the initialization processing program can be performed. An effect that can be easily obtained is obtained.

【0031】この発明によれば、計算機システム装置の
電源断またはリセットによってもその異常情報が保持さ
れるため、過去の異常情報を把握することができ、異常
時の情報量を増やすことができ、異常解析に役立たせる
ことができる。また、オペレーティングシステムが処理
を実行する際に、最低限必要とするまたは依存するハー
ドウェアに対する異常情報の参照/判定処理を無くすこ
とが可能となり、また、初期化処理プログラムも各計算
機システム装置毎の処理形態をこの初期化処理制御テー
ブルによって定義することができるため、オペレーティ
ングシステムおよび初期化処理プログラムに汎用性を持
たせることが可能となり、初期化処理プログラムの管理
/保守を容易にすることができる効果が得られる。
According to the present invention, the abnormality information is retained even when the power of the computer system device is turned off or reset, so that past abnormality information can be grasped, and the amount of information at the time of abnormality can be increased. It can be used for abnormality analysis. Further, when the operating system executes the processing, it is possible to eliminate the reference / determination processing of the abnormality information for the hardware which is required or dependent at least, and the initialization processing program is also provided for each computer system device. Since the processing mode can be defined by the initialization processing control table, the operating system and the initialization processing program can have versatility, and the management / maintenance of the initialization processing program can be facilitated. The effect is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による計算機システ
ム装置を示すブロック構成図である。
FIG. 1 is a block diagram showing a computer system device according to a first embodiment of the present invention.

【図2】 異常情報テーブルを示す概念図である。FIG. 2 is a conceptual diagram illustrating an abnormality information table.

【図3】 この発明の実施の形態2による計算機システ
ム装置を示すブロック構成図である。
FIG. 3 is a block diagram showing a computer system device according to a second embodiment of the present invention.

【図4】 この発明の実施の形態3による計算機システ
ム装置を示すブロック構成図である。
FIG. 4 is a block diagram showing a computer system device according to a third embodiment of the present invention.

【図5】 初期化処理制御テーブルを示す概念図であ
る。
FIG. 5 is a conceptual diagram showing an initialization processing control table.

【図6】 この発明の実施の形態4による計算機システ
ム装置を示すブロック構成図である。
FIG. 6 is a block diagram showing a computer system device according to a fourth embodiment of the present invention.

【図7】 従来の計算機システム装置を示すブロック構
成図である。
FIG. 7 is a block diagram showing a conventional computer system device.

【符号の説明】[Explanation of symbols]

1 計算機システム装置、11 マイクロプロセッサ
(ハードウェア)、12ROM(第1のメモリ)、12
a 初期化処理プログラム、13 メモリ(第2のメモ
リ)、13a,18a 異常情報テーブル、14 入出
力バス制御回路(ハードウェア)、15a,15b 入
出力制御回路(ハードウェア)、16,17 入出力デ
バイス、18 不揮発性メモリ(第2のメモリ)、19
フラッシュEEPROM(第3のメモリ)、19a
初期化処理制御テーブル。
1 Computer system device, 11 Microprocessor (hardware), 12 ROM (first memory), 12
a initialization processing program, 13 memories (second memory), 13a, 18a abnormality information table, 14 input / output bus control circuit (hardware), 15a, 15b input / output control circuit (hardware), 16, 17 input / output Device, 18 non-volatile memory (second memory), 19
Flash EEPROM (third memory), 19a
Initialization processing control table.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 各種ハードウェアの初期化処理を行う初
期化処理プログラムを記憶した第1のメモリと、その初
期化処理プログラムに基づく初期化処理時に、異常が検
出されたハードウェアとその異常情報とを格納する異常
情報テーブルを記憶した第2のメモリと、上記初期化処
理プログラムに基づいて各種ハードウェアの初期化処理
を行い、異常が検出されたハードウェアとそのハードウ
ェアに対応した異常情報とを上記異常情報テーブルに格
納し、最低限オペレーティングシステムが動作するため
のハードウェアが正常であればそのまま初期化処理を継
続してオペレーティングシステムヘの移行を行うマイク
ロプロセッサとを備えた計算機システム装置。
1. A first memory storing an initialization processing program for performing initialization processing of various kinds of hardware, hardware in which an abnormality is detected during initialization processing based on the initialization processing program, and information on the abnormality. And a second memory storing an abnormality information table for storing various types of hardware, based on the initialization processing program, performing initialization processing of various kinds of hardware, and detecting hardware in which an abnormality is detected and abnormality information corresponding to the hardware. And a microprocessor for storing the above information in the abnormality information table and, if the hardware for operating the operating system is at least normal, continuing the initialization process and shifting to the operating system as it is. .
【請求項2】 マイクロプロセッサの処理により入出力
デバイスを制御する複数の入出力制御回路と、上記マイ
クロプロセッサおよび上記複数の入出力制御回路の初期
化処理を行う初期化処理プログラムを記憶した第1のメ
モリと、その初期化処理プログラムに基づく初期化処理
時に、異常が検出された入出力制御回路とその異常情報
とを格納する異常情報テーブルを記憶した第2のメモリ
とを備え、上記マイクロプロセッサは、上記初期化処理
プログラムに基づいてそのマイクロプロセッサ自身およ
び上記複数の入出力制御回路の初期化処理を行い、異常
が検出された入出力制御回路とその入出力制御回路に対
応した異常情報とを上記異常情報テーブルに格納し、最
低限オペレーティングシステムが動作するためのマイク
ロプロセッサ自身および入出力制御回路が正常であれば
そのまま初期化処理を継続してオペレーティングシステ
ムヘの移行を行うことを特徴とする計算機システム装
置。
2. A first memory storing a plurality of input / output control circuits for controlling input / output devices by processing of a microprocessor and an initialization processing program for performing initialization processing of the microprocessor and the plurality of input / output control circuits. And a second memory storing an input / output control circuit in which an abnormality is detected during initialization processing based on the initialization processing program and an abnormality information table for storing the abnormality information. Performs initialization processing of the microprocessor itself and the plurality of input / output control circuits based on the initialization processing program, and detects input / output control circuits in which abnormality is detected and abnormality information corresponding to the input / output control circuits. Is stored in the above-mentioned abnormality information table, and at least the microprocessor itself for operating the operating system is stored. And a computer system device that, if the input / output control circuit is normal, continues the initialization process and shifts to the operating system.
【請求項3】 第2のメモリは、不揮発性メモリである
ことを特徴とする請求項1または請求項2記載の計算機
システム装置。
3. The computer system device according to claim 1, wherein the second memory is a non-volatile memory.
【請求項4】 最低限オペレーティングシステムが動作
するために正常であることが必要となるハードウェアに
基づいて、各種ハードウェアに対応してそれらハードウ
ェアの異常時に初期化処理を停止するか継続するかを予
め設定された初期化処理制御テーブルを記憶した第3の
メモリを備え、マイクロプロセッサは、初期化処理のハ
ードウェアの異常時に上記初期化処理制御テーブルに基
づいて初期化処理を停止するか継続するかを決定するこ
とを特徴とする請求項1記載の計算機システム装置。
4. At least based on hardware that is required to be normal for the operating system to operate, the initialization process is stopped or continued when an abnormality occurs in the hardware corresponding to various types of hardware. A third memory storing a preset initialization processing control table, and the microprocessor stops the initialization processing based on the initialization processing control table when the hardware of the initialization processing is abnormal. 2. The computer system device according to claim 1, wherein whether to continue is determined.
【請求項5】 マイクロプロセッサの処理により入出力
デバイスを制御する複数の入出力制御回路と、上記マイ
クロプロセッサおよび上記複数の入出力制御回路の初期
化処理を行う初期化処理プログラムを記憶した第1のメ
モリと、不揮発性メモリにより形成され、上記初期化処
理プログラムに基づく初期化処理時に、異常が検出され
た入出力制御回路とその異常情報とを格納する異常情報
テーブルを記憶した第2のメモリと、最低限オペレーテ
ィングシステムが動作するために正常であることが必要
となる上記複数の入出力制御回路に基づいて、それら複
数の入出力制御回路に対応してそれら複数の入出力制御
回路の異常時に初期化処理を停止するか継続するかを予
め設定された初期化処理制御テーブルを記憶した第3の
メモリとを備え、上記マイクロプロセッサは、上記初期
化処理プログラムに基づいてそのマイクロプロセッサ自
身および上記複数の入出力制御回路の初期化処理を行
い、異常が検出された入出力制御回路とその入出力制御
回路に対応した異常情報とを上記異常情報テーブルに格
納すると共に、上記初期化処理制御テーブルからその入
出力制御回路の異常により初期化処理を停止するか継続
するかを決定することを特徴とする計算機システム装
置。
5. A first memory storing a plurality of input / output control circuits for controlling input / output devices by processing of a microprocessor, and an initialization processing program for performing initialization processing of the microprocessor and the plurality of input / output control circuits. And an abnormality information table formed by a nonvolatile memory and storing an input / output control circuit in which an abnormality is detected during initialization processing based on the initialization processing program and information on the abnormality. And, based on the plurality of input / output control circuits, which must be at least normal for the operating system to operate, respond to the plurality of input / output control circuits, and And a third memory storing an initialization processing control table preset to determine whether to stop or continue the initialization processing at a time. The microprocessor performs initialization processing of the microprocessor itself and the plurality of input / output control circuits based on the initialization processing program, and corresponds to the input / output control circuit in which abnormality is detected and the input / output control circuit. A computer system device for storing abnormality information in the abnormality information table and determining whether to stop or continue the initialization process due to an abnormality in the input / output control circuit from the initialization process control table.
JP10060138A 1998-03-11 1998-03-11 Computer system device Pending JPH11259332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10060138A JPH11259332A (en) 1998-03-11 1998-03-11 Computer system device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10060138A JPH11259332A (en) 1998-03-11 1998-03-11 Computer system device

Publications (1)

Publication Number Publication Date
JPH11259332A true JPH11259332A (en) 1999-09-24

Family

ID=13133492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10060138A Pending JPH11259332A (en) 1998-03-11 1998-03-11 Computer system device

Country Status (1)

Country Link
JP (1) JPH11259332A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013049242A (en) * 2011-08-31 2013-03-14 Toshiba Tec Corp Electronic device, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013049242A (en) * 2011-08-31 2013-03-14 Toshiba Tec Corp Electronic device, and program

Similar Documents

Publication Publication Date Title
US6880113B2 (en) Conditional hardware scan dump data capture
US6502208B1 (en) Method and system for check stop error handling
US6336185B1 (en) Use of other processors during BIOS boot sequence to minimize boot time
US6449735B1 (en) Method and apparatus for providing improved diagnostic functions in a computer system
US6161177A (en) Method for selecting, detecting and/or reprogramming system BIOS in a computer system
JP3447404B2 (en) Multiprocessor system
US6763456B1 (en) Self correcting server with automatic error handling
US8595552B2 (en) Reset method and monitoring apparatus
EP2175372B1 (en) Computer apparatus and processor diagnostic method
US6550019B1 (en) Method and apparatus for problem identification during initial program load in a multiprocessor system
US6725396B2 (en) Identifying field replaceable units responsible for faults detected with processor timeouts utilizing IPL boot progress indicator status
US7225327B1 (en) Method, system, software, and processor for initializing information systems operating in headless and non-headless environments
US7631224B2 (en) Program, method, and mechanism for taking panic dump
JP2010086364A (en) Information processing device, operation state monitoring device and method
JP2004302731A (en) Information processor and method for trouble diagnosis
US6393558B1 (en) Peripheral component interconnect (PCI) card for selectively processing a PCI bus reset signal and method for resetting the PCI card
JPH11259332A (en) Computer system device
US20030226057A1 (en) Apparatus and methods for switching hardware operation configurations
JP2679575B2 (en) I / O channel fault handling system
JP2002229811A (en) Control method of logical partition system
US7895493B2 (en) Bus failure management method and system
US7069471B2 (en) System PROM integrity checker
JP2001051854A (en) Information management system
CN112596989A (en) Hard disk fault notification method, device and diagnosis system
JPH0553934A (en) Bus line monitoring system