JPH11251872A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH11251872A JPH11251872A JP10045847A JP4584798A JPH11251872A JP H11251872 A JPH11251872 A JP H11251872A JP 10045847 A JP10045847 A JP 10045847A JP 4584798 A JP4584798 A JP 4584798A JP H11251872 A JPH11251872 A JP H11251872A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- filter
- amplifier circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 アクティブフィルタを備えたフィルタ回路で
あって、アクティブフィルタのオフセット調整を行うこ
とができるフィルタ回路を提供する。 【解決手段】 フィルタ回路は、アクティブフィルタ１
と、オフセット調整回路２と、レベルシフト回路３とを
有する。オフセット調整回路２の増幅回路２１は、アク
ティブフィルタ１の出力信号ＳB と第１の基準電圧ｅ１
との差信号が所定範囲内の場合は差信号に比例する信号
を出力し、前記差信号が所定範囲を超える場合は所定の
固定値の信号を出力する。
あって、アクティブフィルタのオフセット調整を行うこ
とができるフィルタ回路を提供する。 【解決手段】 フィルタ回路は、アクティブフィルタ１
と、オフセット調整回路２と、レベルシフト回路３とを
有する。オフセット調整回路２の増幅回路２１は、アク
ティブフィルタ１の出力信号ＳB と第１の基準電圧ｅ１
との差信号が所定範囲内の場合は差信号に比例する信号
を出力し、前記差信号が所定範囲を超える場合は所定の
固定値の信号を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブフィル
タを備えるフィルタ回路に関し、特にアクティブフィル
タのオフセット調整を行うことが可能なフィルタ回路に
関する。
タを備えるフィルタ回路に関し、特にアクティブフィル
タのオフセット調整を行うことが可能なフィルタ回路に
関する。
【０００２】
【従来の技術】アクティブフィルタにおいては、アクテ
ィブフィルタを構成するトランジスタ等の各素子の特性
のバラツキにより、オフセットが発生する。アクティブ
フィルタを多段接続すると、オフセット電圧が累積し
て、一般的にアクティブフィルタのダイナミックレンジ
が狭くなる。アクティブフィルタ内で多重に帰還がかか
っている場合、ダイナミックレンジを越える電圧の信号
が入力されると、アクティブフィルタの増幅回路内の電
流源がカットオフして正常に動作しないことがある。
ィブフィルタを構成するトランジスタ等の各素子の特性
のバラツキにより、オフセットが発生する。アクティブ
フィルタを多段接続すると、オフセット電圧が累積し
て、一般的にアクティブフィルタのダイナミックレンジ
が狭くなる。アクティブフィルタ内で多重に帰還がかか
っている場合、ダイナミックレンジを越える電圧の信号
が入力されると、アクティブフィルタの増幅回路内の電
流源がカットオフして正常に動作しないことがある。
【０００３】アクティブフィルタを多段接続する場合、
オフセット電圧が累積するため、ダイナミックレンジの
関係から入力信号の振幅が小さく制限され、Ｓ／Ｎ比が
低下するおそれがある。このため、アクティブフィルタ
を多段接続する場合、オフセット調整を行うことが望ま
れる。
オフセット電圧が累積するため、ダイナミックレンジの
関係から入力信号の振幅が小さく制限され、Ｓ／Ｎ比が
低下するおそれがある。このため、アクティブフィルタ
を多段接続する場合、オフセット調整を行うことが望ま
れる。
【０００４】図５は、アクティブフィルタを備えたフィ
ルタ回路の簡易ブロック図であり、このフィルタ回路は
アクティブフィルタ４のオフセット調整を行うことがで
きる。なお、図中の符号ＧＮＤは接地電位、すなわちア
−ス電位を表す。このフィルタ回路は、レベルシフト回
路３と、アクティブフィルタ４と、オフセット調整回路
５とを備えている。オフセット調整回路５は、アクティ
ブフィルタ４の出力信号ＳB と第１の基準電圧ｅ１との
差に応じた信号ＳO を出力する増幅回路５１と該増幅回
路５１の出力端子とア−スとの間に設けられたキャパシ
タ５２とを有する。レベルシフト回路３は、入力信号Ｓ
INをオフセット調整回路５の出力信号Ｓcに応じてレベ
ルシフトさせてアクティブフィルタ４に印加する。
ルタ回路の簡易ブロック図であり、このフィルタ回路は
アクティブフィルタ４のオフセット調整を行うことがで
きる。なお、図中の符号ＧＮＤは接地電位、すなわちア
−ス電位を表す。このフィルタ回路は、レベルシフト回
路３と、アクティブフィルタ４と、オフセット調整回路
５とを備えている。オフセット調整回路５は、アクティ
ブフィルタ４の出力信号ＳB と第１の基準電圧ｅ１との
差に応じた信号ＳO を出力する増幅回路５１と該増幅回
路５１の出力端子とア−スとの間に設けられたキャパシ
タ５２とを有する。レベルシフト回路３は、入力信号Ｓ
INをオフセット調整回路５の出力信号Ｓcに応じてレベ
ルシフトさせてアクティブフィルタ４に印加する。
【０００５】図５のフィルタ回路の入力端子ＴINに入力
信号ＳINが供給される。この入力端子ＴINはレベルシフ
ト回路３の入力端子Ｔ３１に接続されている。レベルシ
フト回路３の制御端子Ｔ３２は、オフセット調整回路５
の出力端子Ｔ５２に接続されている。レベルシフト回路
３の出力端子Ｔ３３は、アクティブフィルタ４の入力端
子Ｔ４１に接続されている。
信号ＳINが供給される。この入力端子ＴINはレベルシフ
ト回路３の入力端子Ｔ３１に接続されている。レベルシ
フト回路３の制御端子Ｔ３２は、オフセット調整回路５
の出力端子Ｔ５２に接続されている。レベルシフト回路
３の出力端子Ｔ３３は、アクティブフィルタ４の入力端
子Ｔ４１に接続されている。
【０００６】アクティブフィルタ４では、アクティブフ
ィルタ４の入力端子Ｔ４１に差動増幅回路４１の第１の
入力端子が接続されている。差動増幅回路４１の第２の
入力端子は、ノ−ドＮ４４，Ｎ４３に接続されている。
差動増幅回路４１の出力端子は、ノ−ドＮ４１および差
動増幅回路４３の第１の入力端子に接続されており、ノ
−ドＮ４１はキャパシタ４２を介して接地されている。
差動増幅回路４３の第２の入力端子はノ−ドＮ４４に接
続されている。差動増幅回路４３の出力端子は、ノ−ド
Ｎ４２およびバッファ回路４５の入力端子に接続されて
おり、ノ−ドＮ４２はキャパシタ４４を介して接地され
ている。バッファ回路４５の出力端子は、ノ−ドＮ４３
を介してアクティブフィルタ４の出力端子Ｔ４２に接続
されている。アクティブフィルタ４の出力端子Ｔ４２
は、ノ−ドＮ１３、端子ＴOUT およびオフセット調整回
路５の入力端子Ｔ５１に接続されている。端子ＴOUT か
らは、アクティブフィルタ１の出力信号ＳB を得ること
ができる。
ィルタ４の入力端子Ｔ４１に差動増幅回路４１の第１の
入力端子が接続されている。差動増幅回路４１の第２の
入力端子は、ノ−ドＮ４４，Ｎ４３に接続されている。
差動増幅回路４１の出力端子は、ノ−ドＮ４１および差
動増幅回路４３の第１の入力端子に接続されており、ノ
−ドＮ４１はキャパシタ４２を介して接地されている。
差動増幅回路４３の第２の入力端子はノ−ドＮ４４に接
続されている。差動増幅回路４３の出力端子は、ノ−ド
Ｎ４２およびバッファ回路４５の入力端子に接続されて
おり、ノ−ドＮ４２はキャパシタ４４を介して接地され
ている。バッファ回路４５の出力端子は、ノ−ドＮ４３
を介してアクティブフィルタ４の出力端子Ｔ４２に接続
されている。アクティブフィルタ４の出力端子Ｔ４２
は、ノ−ドＮ１３、端子ＴOUT およびオフセット調整回
路５の入力端子Ｔ５１に接続されている。端子ＴOUT か
らは、アクティブフィルタ１の出力信号ＳB を得ること
ができる。
【０００７】オフセット調整回路５の入力端子Ｔ５１
は、差動増幅回路５１の第１の入力端子に接続されてい
る。差動増幅回路５１の第２の入力端子は、第１の基準
電圧ｅ１を供給する定電圧源５３に接続されている。差
動増幅回路５１の出力端子は、オフセット調整回路５の
出力端子Ｔ５２およびノ−ドＮ５１に接続されており、
ノ−ドＮ５１はキャパシタ５２を介して接地されてい
る。差動増幅回路５１は、アクティブフィルタ４の出力
信号ＳB と第１の基準電圧ｅ１との差信号の全範囲につ
いて、差信号に比例する信号を出力する。
は、差動増幅回路５１の第１の入力端子に接続されてい
る。差動増幅回路５１の第２の入力端子は、第１の基準
電圧ｅ１を供給する定電圧源５３に接続されている。差
動増幅回路５１の出力端子は、オフセット調整回路５の
出力端子Ｔ５２およびノ−ドＮ５１に接続されており、
ノ−ドＮ５１はキャパシタ５２を介して接地されてい
る。差動増幅回路５１は、アクティブフィルタ４の出力
信号ＳB と第１の基準電圧ｅ１との差信号の全範囲につ
いて、差信号に比例する信号を出力する。
【０００８】差動増幅回路５１は、アクティブフィルタ
４の出力電圧から第１の基準電圧ｅ１を差し引いた差電
圧ＶINに対応する出力信号ＳO を生成する。差動増幅回
路５１の出力信号ＳO は、キャパシタ５２が接続された
ノ−ドＮ５１を経てオフセット調整回路５の出力信号Ｓ
C としてレベルシフト回路３に供給される。レベルシフ
ト回路３は、入力信号ＳINがレベルシフトされた信号Ｓ
A を生成し、この信号ＳA をアクティブフィルタ４の入
力信号としてアクティブフィルタ４の入力端子Ｔ４１に
供給する。アクティブフィルタ４では、レベルシフトさ
れた信号ＳA を入力して、アクティブフィルタ４のオフ
セット調整が行われる。
４の出力電圧から第１の基準電圧ｅ１を差し引いた差電
圧ＶINに対応する出力信号ＳO を生成する。差動増幅回
路５１の出力信号ＳO は、キャパシタ５２が接続された
ノ−ドＮ５１を経てオフセット調整回路５の出力信号Ｓ
C としてレベルシフト回路３に供給される。レベルシフ
ト回路３は、入力信号ＳINがレベルシフトされた信号Ｓ
A を生成し、この信号ＳA をアクティブフィルタ４の入
力信号としてアクティブフィルタ４の入力端子Ｔ４１に
供給する。アクティブフィルタ４では、レベルシフトさ
れた信号ＳA を入力して、アクティブフィルタ４のオフ
セット調整が行われる。
【０００９】このようにして、アクティブフィルタ４
と、オフセット調整回路５と、レベルシフト回路３とを
用いて、アクティブフィルタ４のオフセット調整を行う
フィルタ回路を形成することができる。
と、オフセット調整回路５と、レベルシフト回路３とを
用いて、アクティブフィルタ４のオフセット調整を行う
フィルタ回路を形成することができる。
【００１０】
【発明が解決しようとする課題】直流オフセット調整を
行うためのオフセット調整回路５では、アクティブフィ
ルタ４の入出力信号に影響を及ぼさないような充分に低
いカットオフ周波数が必要なため、差動増幅回路５１の
相互コンダクタンスｇm を小さくするか、キャパシタ５
２の静電容量を大きくする必要がある。しかし、相互コ
ンダクタンスｇm を小さくした場合には、差動増幅回路
５１のオフセット電圧が大きくなり易く、オフセット調
整回路５自体のオフセット電圧が大きくなり易いので、
相互コンダクタンスｇm を小さくすることには限度があ
る。また、差動増幅回路で相互コンダクタンスｇm を小
さくするには、差動対に接続された両トランジスタ間の
抵抗素子の抵抗値を大きくする必要があるが、ＩＣ上で
大きな抵抗値を形成することには限度がある。
行うためのオフセット調整回路５では、アクティブフィ
ルタ４の入出力信号に影響を及ぼさないような充分に低
いカットオフ周波数が必要なため、差動増幅回路５１の
相互コンダクタンスｇm を小さくするか、キャパシタ５
２の静電容量を大きくする必要がある。しかし、相互コ
ンダクタンスｇm を小さくした場合には、差動増幅回路
５１のオフセット電圧が大きくなり易く、オフセット調
整回路５自体のオフセット電圧が大きくなり易いので、
相互コンダクタンスｇm を小さくすることには限度があ
る。また、差動増幅回路で相互コンダクタンスｇm を小
さくするには、差動対に接続された両トランジスタ間の
抵抗素子の抵抗値を大きくする必要があるが、ＩＣ上で
大きな抵抗値を形成することには限度がある。
【００１１】一方、キャパシタ５２の静電容量を大きく
する場合は、フィルタ回路をＩＣチップ上に形成すると
きにはキャパシタ用の大きな電極面積がＩＣチップ上で
必要となるため、集積化の観点から好ましくない。差動
増幅回路５１の出力信号をＩＣパッケ−ジの出力ピンに
供給し、この出力ピンにキャパシタ５２を接続して（外
付けして）キャパシタ５２の静電容量を大きくすること
ができるが、出力ピンとＩＣチップとをワイヤボンディ
ング等により接続するためのボンディングパッド等のパ
ッドがＩＣチップ上に必要となるためＩＣチップの面積
を大きくする必要が生じたり、ＩＣパッケ−ジの入出力
ピンがキャパシタ５２の接続に使われてその分他の信号
を入出力するための入出力ピンが減ったりする。一方、
アクティブフィルタをカップリングキャパシタを介して
接続することで、アクティブフィルタを多段接続する場
合にオフセット電圧の累積を防止できるが、カップリン
グキャパシタの静電容量の点について上記と同様な課題
がある。
する場合は、フィルタ回路をＩＣチップ上に形成すると
きにはキャパシタ用の大きな電極面積がＩＣチップ上で
必要となるため、集積化の観点から好ましくない。差動
増幅回路５１の出力信号をＩＣパッケ−ジの出力ピンに
供給し、この出力ピンにキャパシタ５２を接続して（外
付けして）キャパシタ５２の静電容量を大きくすること
ができるが、出力ピンとＩＣチップとをワイヤボンディ
ング等により接続するためのボンディングパッド等のパ
ッドがＩＣチップ上に必要となるためＩＣチップの面積
を大きくする必要が生じたり、ＩＣパッケ−ジの入出力
ピンがキャパシタ５２の接続に使われてその分他の信号
を入出力するための入出力ピンが減ったりする。一方、
アクティブフィルタをカップリングキャパシタを介して
接続することで、アクティブフィルタを多段接続する場
合にオフセット電圧の累積を防止できるが、カップリン
グキャパシタの静電容量の点について上記と同様な課題
がある。
【００１２】本発明の目的は、アクティブフィルタと、
該アクティブフィルタの出力信号と第１の基準電圧との
差に応じた信号を出力する増幅回路と、該増幅回路の出
力端子とア−スとの間に設けられたキャパシタとを有す
るオフセット調整回路と、入力信号を該オフセット調整
回路の出力信号に応じてレベルシフトさせて前記アクテ
ィブフィルタに印加するレベルシフト回路とを有するフ
ィルタ回路において、オフセット調整回路のキャパシタ
の静電容量を小さくし、カットオフ周波数を低くして、
ＩＣ化に適したフィルタ回路を提供することにある。本
発明の他の目的は、アクティブフィルタを多段接続した
場合でも、アクティブフィルタのオフセット調整を充分
に行うことができるフィルタ回路を提供することにあ
る。
該アクティブフィルタの出力信号と第１の基準電圧との
差に応じた信号を出力する増幅回路と、該増幅回路の出
力端子とア−スとの間に設けられたキャパシタとを有す
るオフセット調整回路と、入力信号を該オフセット調整
回路の出力信号に応じてレベルシフトさせて前記アクテ
ィブフィルタに印加するレベルシフト回路とを有するフ
ィルタ回路において、オフセット調整回路のキャパシタ
の静電容量を小さくし、カットオフ周波数を低くして、
ＩＣ化に適したフィルタ回路を提供することにある。本
発明の他の目的は、アクティブフィルタを多段接続した
場合でも、アクティブフィルタのオフセット調整を充分
に行うことができるフィルタ回路を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明のフィルタ回路で
は、オフセット調整回路の増幅回路は、アクティブフィ
ルタの出力信号と第１の基準電圧との差信号が所定範囲
内の場合は差信号に比例する信号を出力し、前記差信号
が所定範囲を超える場合は所定の固定値の信号を出力す
る。
は、オフセット調整回路の増幅回路は、アクティブフィ
ルタの出力信号と第１の基準電圧との差信号が所定範囲
内の場合は差信号に比例する信号を出力し、前記差信号
が所定範囲を超える場合は所定の固定値の信号を出力す
る。
【００１４】本発明のフィルタ回路では、好適には、オ
フセット調整回路の増幅回路は、差動対に接続された２
個のトランジスタと、該トランジスタを動作させる第１
の定電流源と、前記差信号に比例する出力信号を提供し
得る第２の定電流源とを有する。
フセット調整回路の増幅回路は、差動対に接続された２
個のトランジスタと、該トランジスタを動作させる第１
の定電流源と、前記差信号に比例する出力信号を提供し
得る第２の定電流源とを有する。
【００１５】本発明のフィルタ回路では、好適には、レ
ベルシフト回路は、前記入力信号が印加される抵抗素子
と、該抵抗素子の出力端子に設けられた信号加え合せ部
と、差動増幅回路とを有し、該差動増幅回路の第１の入
力端子には前記オフセット調整回路の出力信号が供給さ
れ、第２の入力端子には第２の基準電圧が供給され、出
力端子が前記信号加え合せ部に接続されている。
ベルシフト回路は、前記入力信号が印加される抵抗素子
と、該抵抗素子の出力端子に設けられた信号加え合せ部
と、差動増幅回路とを有し、該差動増幅回路の第１の入
力端子には前記オフセット調整回路の出力信号が供給さ
れ、第２の入力端子には第２の基準電圧が供給され、出
力端子が前記信号加え合せ部に接続されている。
【００１６】本発明のフィルタ回路では、好適には、ア
クティブフィルタは、差動増幅回路と、該差動増幅回路
の出力端子とア−スとの間に設けられたキャパシタとを
有し、差動増幅回路の第１の入力端子に前記レベルシフ
ト回路の出力信号が供給され、差動増幅回路の第２の入
力端子に該差動増幅回路の出力信号が供給される。
クティブフィルタは、差動増幅回路と、該差動増幅回路
の出力端子とア−スとの間に設けられたキャパシタとを
有し、差動増幅回路の第１の入力端子に前記レベルシフ
ト回路の出力信号が供給され、差動増幅回路の第２の入
力端子に該差動増幅回路の出力信号が供給される。
【００１７】本発明のフィルタ回路では、さらに好適に
は、前記アクティブフィルタは、複数のアクティブフィ
ルタが直列接続されて構成されている。
は、前記アクティブフィルタは、複数のアクティブフィ
ルタが直列接続されて構成されている。
【００１８】本発明のフィルタ回路では、オフセット調
整回路の増幅回路は、前記差信号が所定範囲内の場合は
前記差信号に比例した信号を出力し、前記差信号が所定
範囲を超える場合は所定の固定値の信号を出力するの
で、前記差信号が所定範囲を超える場合はオフセット調
整回路の増幅回路の出力信号レベルを所定の固定値に抑
えることができる。
整回路の増幅回路は、前記差信号が所定範囲内の場合は
前記差信号に比例した信号を出力し、前記差信号が所定
範囲を超える場合は所定の固定値の信号を出力するの
で、前記差信号が所定範囲を超える場合はオフセット調
整回路の増幅回路の出力信号レベルを所定の固定値に抑
えることができる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を、添
付図面に基づいて説明する。図１は、本発明に係るフィ
ルタ回路の一実施形態を説明する簡易ブロック図であ
る。なお、図中の符号ＧＮＤは接地電位、すなわちア−
ス電位を表す。
付図面に基づいて説明する。図１は、本発明に係るフィ
ルタ回路の一実施形態を説明する簡易ブロック図であ
る。なお、図中の符号ＧＮＤは接地電位、すなわちア−
ス電位を表す。
【００２０】このフィルタ回路は、アクティブフィルタ
１と、オフセット調整回路２と、レベルシフト回路３と
を有する。オフセット調整回路２は、アクティブフィル
タ１の出力信号ＳB と第１の基準電圧ｅ１との差に応じ
た信号ＳO を出力する増幅回路２１と、該増幅回路２１
の出力端子とア−スとの間に設けられたキャパシタ２２
とを有する。また、オフセット調整回路２は、第１の基
準電圧ｅ１を供給する定電圧源２３を有する。増幅回路
２１は差動増幅回路からなる。レベルシフト回路３は、
入力信号ＳINを該オフセット調整回路２の出力信号ＳC
に応じてレベルシフトさせて前記アクティブフィルタ１
に印加する。
１と、オフセット調整回路２と、レベルシフト回路３と
を有する。オフセット調整回路２は、アクティブフィル
タ１の出力信号ＳB と第１の基準電圧ｅ１との差に応じ
た信号ＳO を出力する増幅回路２１と、該増幅回路２１
の出力端子とア−スとの間に設けられたキャパシタ２２
とを有する。また、オフセット調整回路２は、第１の基
準電圧ｅ１を供給する定電圧源２３を有する。増幅回路
２１は差動増幅回路からなる。レベルシフト回路３は、
入力信号ＳINを該オフセット調整回路２の出力信号ＳC
に応じてレベルシフトさせて前記アクティブフィルタ１
に印加する。
【００２１】入力信号ＳINが供給される入力端子Ｔ
INは、レベルシフト回路３の入力端子Ｔ３１に接続され
ている。レベルシフト回路３の制御端子Ｔ３２は、オフ
セット調整回路２の出力端子Ｔ２２に接続されている。
レベルシフト回路３の出力端子Ｔ３３は、アクティブフ
ィルタ１の入力端子Ｔ１１に接続されている。
INは、レベルシフト回路３の入力端子Ｔ３１に接続され
ている。レベルシフト回路３の制御端子Ｔ３２は、オフ
セット調整回路２の出力端子Ｔ２２に接続されている。
レベルシフト回路３の出力端子Ｔ３３は、アクティブフ
ィルタ１の入力端子Ｔ１１に接続されている。
【００２２】アクティブフィルタ１では、アクティブフ
ィルタ１の入力端子Ｔ１１に差動増幅回路１１の第１の
入力端子が接続されている。差動増幅回路１１の第２の
入力端子は、ノ−ドＮ１２に接続されている。差動増幅
回路１１の出力端子は、ノ−ドＮ１１，Ｎ１２およびア
クティブフィルタ１の出力端子Ｔ１２に接続されてお
り、ノ−ドＮ１１はキャパシタ１２を介して接地されて
いる。アクティブフィルタ１の出力端子Ｔ１２は、ノ−
ドＮ１３、端子ＴOUT およびオフセット調整回路２の入
力端子Ｔ２１に接続されている。端子ＴOUT からはアク
ティブフィルタ１の出力信号ＳB を得ることができる。
ィルタ１の入力端子Ｔ１１に差動増幅回路１１の第１の
入力端子が接続されている。差動増幅回路１１の第２の
入力端子は、ノ−ドＮ１２に接続されている。差動増幅
回路１１の出力端子は、ノ−ドＮ１１，Ｎ１２およびア
クティブフィルタ１の出力端子Ｔ１２に接続されてお
り、ノ−ドＮ１１はキャパシタ１２を介して接地されて
いる。アクティブフィルタ１の出力端子Ｔ１２は、ノ−
ドＮ１３、端子ＴOUT およびオフセット調整回路２の入
力端子Ｔ２１に接続されている。端子ＴOUT からはアク
ティブフィルタ１の出力信号ＳB を得ることができる。
【００２３】オフセット調整回路２の入力端子Ｔ２１
は、差動増幅回路２１の第１の入力端子に接続されてい
る。差動増幅回路２１の出力端子は、オフセット調整回
路２の出力端子Ｔ２２およびノ−ドＮ２１に接続されて
おり、ノ−ドＮ２１はキャパシタ２２を介して接地され
ている。
は、差動増幅回路２１の第１の入力端子に接続されてい
る。差動増幅回路２１の出力端子は、オフセット調整回
路２の出力端子Ｔ２２およびノ−ドＮ２１に接続されて
おり、ノ−ドＮ２１はキャパシタ２２を介して接地され
ている。
【００２４】差動増幅回路２１は、アクティブフィルタ
１の出力電圧から第１の基準電圧ｅ１を差し引いた差電
圧ＶINに対応する出力信号ＳO を生成する。差動増幅回
路２１の出力信号ＳO は、キャパシタ２２が接続された
ノ−ドＮ２１を経て、オフセット調整回路２の出力信号
ＳC としてレベルシフト回路３に供給される。レベルシ
フト回路３は、オフセット調整回路２の出力信号ＳC に
基づいて入力信号ＳINがレベルシフトされた信号ＳA を
生成し、この信号ＳA をアクティブフィルタ１の入力信
号としてアクティブフィルタ１の入力端子Ｔ１１に供給
する。このようにして、アクティブフィルタ１のオフセ
ット調整を行うことができる。
１の出力電圧から第１の基準電圧ｅ１を差し引いた差電
圧ＶINに対応する出力信号ＳO を生成する。差動増幅回
路２１の出力信号ＳO は、キャパシタ２２が接続された
ノ−ドＮ２１を経て、オフセット調整回路２の出力信号
ＳC としてレベルシフト回路３に供給される。レベルシ
フト回路３は、オフセット調整回路２の出力信号ＳC に
基づいて入力信号ＳINがレベルシフトされた信号ＳA を
生成し、この信号ＳA をアクティブフィルタ１の入力信
号としてアクティブフィルタ１の入力端子Ｔ１１に供給
する。このようにして、アクティブフィルタ１のオフセ
ット調整を行うことができる。
【００２５】アクティブフィルタ１では、差動増幅回路
１１は差電圧により出力電流を制御するｇm アンプから
なり、差動増幅回路１１の第２の入力端子にアクティブ
フィルタ１の出力端子が帰還接続されているので、差動
増幅回路１１については実質的に抵抗素子として考える
ことができ、その後段のキャパシタ１２と結合して１次
のＲＣ低域通過フィルタを構成する。
１１は差電圧により出力電流を制御するｇm アンプから
なり、差動増幅回路１１の第２の入力端子にアクティブ
フィルタ１の出力端子が帰還接続されているので、差動
増幅回路１１については実質的に抵抗素子として考える
ことができ、その後段のキャパシタ１２と結合して１次
のＲＣ低域通過フィルタを構成する。
【００２６】差動増幅回路２１は、アクティブフィルタ
１の出力信号ＳB と第１の基準電圧ｅ１との差信号が所
定範囲内の場合は、差信号に比例した信号を出力し、前
記差信号が所定範囲を超える場合は、所定の固定値の信
号を出力する。具体的には、図２の差電圧ＶINと出力電
流ＩOUT の特性図に示すように、差動増幅回路２１は、
第１の入力端子の電位から第２の入力端子の電位を差し
引いた差電圧ＶINが所定範囲内の場合は線形の電流出力
特性を有し、差電圧ＶINが前記所定範囲外の場合は飽和
した電流出力特性を有し、アクティブフィルタ１の出力
電圧から第１の基準電圧ｅ１を差し引いた値がとり得る
範囲内に前記所定範囲を設けている。
１の出力信号ＳB と第１の基準電圧ｅ１との差信号が所
定範囲内の場合は、差信号に比例した信号を出力し、前
記差信号が所定範囲を超える場合は、所定の固定値の信
号を出力する。具体的には、図２の差電圧ＶINと出力電
流ＩOUT の特性図に示すように、差動増幅回路２１は、
第１の入力端子の電位から第２の入力端子の電位を差し
引いた差電圧ＶINが所定範囲内の場合は線形の電流出力
特性を有し、差電圧ＶINが前記所定範囲外の場合は飽和
した電流出力特性を有し、アクティブフィルタ１の出力
電圧から第１の基準電圧ｅ１を差し引いた値がとり得る
範囲内に前記所定範囲を設けている。
【００２７】図２では、差電圧ＶINの値がＶL からＶH
までの場合は、原点Ｏを通る比例特性を有する。差電圧
ＶINの値がＶH 以上の場合は、出力電流ＩOUT の大きさ
は固定値ＩH であり、飽和した特性である。このとき、
差動増幅回路２１の出力端子から流出する電流の大きさ
はＩH であり、定電流源として動作する。差電圧ＶINの
値がＶL 以下の場合は、出力電流ＩOUT の大きさは固定
値ＩL であり、飽和した特性である。このとき、差動増
幅回路２１の出力端子に流入する電流の大きさはＩL で
あり、定電流源として動作する。ここで、アクティブフ
ィルタ１の出力電圧から第１の基準電圧ｅ１を差し引い
た値がとり得る最大値ＶMAX と最小値ＶMIN との間に、
ＶL とＶH とを設けることにより前記所定範囲を設けて
いる。オフセット調整回路２では、差動増幅回路２１の
出力端子からの電流がキャパシタ２２に流れ込み、キャ
パシタ２２の端子電圧すなわちノ−ドＮ２１の電位を上
昇させる。または、キャパシタ２２からの電流が差動増
幅回路２１の出力端子に流れ込み、ノ−ドＮ２１の電位
を下降させる。このようにして、オフセット調整回路２
の出力電圧が変化する。
までの場合は、原点Ｏを通る比例特性を有する。差電圧
ＶINの値がＶH 以上の場合は、出力電流ＩOUT の大きさ
は固定値ＩH であり、飽和した特性である。このとき、
差動増幅回路２１の出力端子から流出する電流の大きさ
はＩH であり、定電流源として動作する。差電圧ＶINの
値がＶL 以下の場合は、出力電流ＩOUT の大きさは固定
値ＩL であり、飽和した特性である。このとき、差動増
幅回路２１の出力端子に流入する電流の大きさはＩL で
あり、定電流源として動作する。ここで、アクティブフ
ィルタ１の出力電圧から第１の基準電圧ｅ１を差し引い
た値がとり得る最大値ＶMAX と最小値ＶMIN との間に、
ＶL とＶH とを設けることにより前記所定範囲を設けて
いる。オフセット調整回路２では、差動増幅回路２１の
出力端子からの電流がキャパシタ２２に流れ込み、キャ
パシタ２２の端子電圧すなわちノ−ドＮ２１の電位を上
昇させる。または、キャパシタ２２からの電流が差動増
幅回路２１の出力端子に流れ込み、ノ−ドＮ２１の電位
を下降させる。このようにして、オフセット調整回路２
の出力電圧が変化する。
【００２８】図２の特性図において電圧値ＶL および電
圧値ＶH の絶対値は、アクティブフィルタ１の出力電圧
から第１の基準電圧ｅ１を差し引いた差信号の波高値の
平均値に比べて充分に小さい値としている。バイポ−ラ
トランジスタで形成した集積回路では、アクティブフィ
ルタのダイナミックレンジは０．２Ｖpp〜１Ｖpp程度に
設計することが多く、この場合には図２で電圧値ＶL か
ら電圧値ＶH までの大きさ｜ＶH −ＶL ｜はたとえば数
十ｍＶ程度とし、本実施形態では一例として５０ｍＶ程
度とする。また、図２で飽和した電流値ＩL から電流値
ＩH までの大きさ｜ＩH −ＩL ｜は、たとえば数μＡと
する。これにより、ＩＣに適したフィルタ回路を得るこ
とができる。
圧値ＶH の絶対値は、アクティブフィルタ１の出力電圧
から第１の基準電圧ｅ１を差し引いた差信号の波高値の
平均値に比べて充分に小さい値としている。バイポ−ラ
トランジスタで形成した集積回路では、アクティブフィ
ルタのダイナミックレンジは０．２Ｖpp〜１Ｖpp程度に
設計することが多く、この場合には図２で電圧値ＶL か
ら電圧値ＶH までの大きさ｜ＶH −ＶL ｜はたとえば数
十ｍＶ程度とし、本実施形態では一例として５０ｍＶ程
度とする。また、図２で飽和した電流値ＩL から電流値
ＩH までの大きさ｜ＩH −ＩL ｜は、たとえば数μＡと
する。これにより、ＩＣに適したフィルタ回路を得るこ
とができる。
【００２９】差電圧ＶINが極めて小さい場合、すなわち
アクティブフィルタ１の出力電圧が第１の基準電圧ｅ１
に等しいかほぼ等しい場合（小振幅動作時）、差動増幅
回路２１の入出力特性は比例特性を有する。この場合、
差電圧ＶINに対応したレベルシフトがレベルシフト回路
３で行われる。図２の特性図の線形部分の傾きに対応す
る相互コンダクタンスｇm の値を大きくすることによ
り、差動増幅回路２１のオフセット電圧を小さくするこ
とができ、図１のフィルタ回路ではアクティブフィルタ
１のオフセット調整の精度を高めることができる。
アクティブフィルタ１の出力電圧が第１の基準電圧ｅ１
に等しいかほぼ等しい場合（小振幅動作時）、差動増幅
回路２１の入出力特性は比例特性を有する。この場合、
差電圧ＶINに対応したレベルシフトがレベルシフト回路
３で行われる。図２の特性図の線形部分の傾きに対応す
る相互コンダクタンスｇm の値を大きくすることによ
り、差動増幅回路２１のオフセット電圧を小さくするこ
とができ、図１のフィルタ回路ではアクティブフィルタ
１のオフセット調整の精度を高めることができる。
【００３０】図１のフィルタ回路では、差電圧ＶINが電
圧値ＶL から電圧値ＶH の範囲を超える場合（大振幅動
作時）、差動増幅回路２１の入出力特性は飽和した特性
を有し、差動増幅回路２１は定電流源として動作する。
このため、結果的にアクティブフィルタ１の出力信号Ｓ
B に歪みが生じるが、図２の飽和した電流値ＩL および
電流値ＩH の絶対値をたとえば数μＡ程度に小さく設定
することで、この歪みを小さくすることができる。な
お、レベルシフト回路３は、アクティブフィルタ１の構
成から予想されるオフセット電圧を調整することができ
ればよいので、レベルシフト回路３によるレベルシフト
量を制限することで、歪みをさらに小さくすることがで
きる。
圧値ＶL から電圧値ＶH の範囲を超える場合（大振幅動
作時）、差動増幅回路２１の入出力特性は飽和した特性
を有し、差動増幅回路２１は定電流源として動作する。
このため、結果的にアクティブフィルタ１の出力信号Ｓ
B に歪みが生じるが、図２の飽和した電流値ＩL および
電流値ＩH の絶対値をたとえば数μＡ程度に小さく設定
することで、この歪みを小さくすることができる。な
お、レベルシフト回路３は、アクティブフィルタ１の構
成から予想されるオフセット電圧を調整することができ
ればよいので、レベルシフト回路３によるレベルシフト
量を制限することで、歪みをさらに小さくすることがで
きる。
【００３１】図１のフィルタ回路では、差電圧ＶINが電
圧値ＶL から電圧値ＶH の範囲を超える場合（大振幅動
作時）、差動増幅回路２１は定電流源として動作するの
で、オフセット調整回路２のカットオフ周波数は理想的
には０Ｈｚまたはこれに近い値となり、好ましい値とな
る。このため、大振幅動作時の差電圧ＶINの大部分は、
小振幅動作時におけるカットオフ周波数の影響を殆んど
受けることがなく、高周波成分が減衰された信号が差動
増幅回路２１から出力されることとなる。
圧値ＶL から電圧値ＶH の範囲を超える場合（大振幅動
作時）、差動増幅回路２１は定電流源として動作するの
で、オフセット調整回路２のカットオフ周波数は理想的
には０Ｈｚまたはこれに近い値となり、好ましい値とな
る。このため、大振幅動作時の差電圧ＶINの大部分は、
小振幅動作時におけるカットオフ周波数の影響を殆んど
受けることがなく、高周波成分が減衰された信号が差動
増幅回路２１から出力されることとなる。
【００３２】したがって、図１のフィルタ回路では、オ
フセット調整回路２のキャパシタ２２の静電容量を小さ
くすることができ、キャパシタ２２を小型にすることが
できる。これにより、オフセット調整回路２ひいてはフ
ィルタ回路を小型にすることができる。また、オフセッ
ト調整回路２の差動増幅回路２１は、図２のように、ア
クティブフィルタ１の出力電圧から第１の基準電圧ｅ１
を差し引いた電圧値の最大値ＶMAX よりも電圧値ＶH を
充分に小さくし、最小値ＶMIN の絶対値よりも電圧値Ｖ
L の絶対値を充分に小さく設定すればよいので、差動増
幅回路２１の設計が容易になる。さらには、オフセット
調整回路２の差動増幅回路２１は、図２のように、飽和
した出力電流ＩL および出力電流ＩH の絶対値をたとえ
ば数μＡ程度の小さな値に設定することで、差動増幅回
路２１のオフセットを小さくすることができ、アクティ
ブフィルタ１のオフセット調整の精度を高めることがで
きる。以上から、アクティブフィルタのオフセット調整
が可能なフィルタ回路であり、さらには集積回路に適し
たフィルタ回路を得ることができる。
フセット調整回路２のキャパシタ２２の静電容量を小さ
くすることができ、キャパシタ２２を小型にすることが
できる。これにより、オフセット調整回路２ひいてはフ
ィルタ回路を小型にすることができる。また、オフセッ
ト調整回路２の差動増幅回路２１は、図２のように、ア
クティブフィルタ１の出力電圧から第１の基準電圧ｅ１
を差し引いた電圧値の最大値ＶMAX よりも電圧値ＶH を
充分に小さくし、最小値ＶMIN の絶対値よりも電圧値Ｖ
L の絶対値を充分に小さく設定すればよいので、差動増
幅回路２１の設計が容易になる。さらには、オフセット
調整回路２の差動増幅回路２１は、図２のように、飽和
した出力電流ＩL および出力電流ＩH の絶対値をたとえ
ば数μＡ程度の小さな値に設定することで、差動増幅回
路２１のオフセットを小さくすることができ、アクティ
ブフィルタ１のオフセット調整の精度を高めることがで
きる。以上から、アクティブフィルタのオフセット調整
が可能なフィルタ回路であり、さらには集積回路に適し
たフィルタ回路を得ることができる。
【００３３】ここで、従来のフィルタ回路と、図１のフ
ィルタ回路とを比較する。図１のフィルタ回路との対比
のため、図５のフィルタ回路のオフセット調整回路５に
おいて、差動増幅回路５１とキャパシタ５２とで構成さ
れる低域通過フィルタのカットオフ周波数ｆo とキャパ
シタ５２の静電容量値（キャパシタンス）Ｃとの関係
は、次式で表される。 ｆo ＝ｇm ／２πＣ または Ｃ＝ｇm ／２πｆo 従来のフィルタ回路において、ｆo ＝１００ｋＨｚ，ｇ
m ＝５μＡ／Ｖとすると、Ｃ≒８ｐＦとなる。これに対
して、図１のフィルタ回路のオフセット調整回路２で
は、小振幅動作時についてのカットオフ周波数を高く設
定することができ、差動増幅回路２１とキャパシタ２２
とで構成される低域通過フィルタのカットオフ周波数ｆ
o ＝１ＭＨｚ，ｇm ＝５μＡ／Ｖとすると、上式からキ
ャパシタ２２の静電容量値Ｃ≒０．８ｐＦとなり、静電
容量値をほぼ１桁小さくすることができる。なお、ビデ
オ信号等の入力信号の周波数帯域は０．５ＭＨｚ〜２０
ＭＨｚ程度とすることが好ましく、入力信号の内容によ
って必要なカットオフ周波数は変化する。
ィルタ回路とを比較する。図１のフィルタ回路との対比
のため、図５のフィルタ回路のオフセット調整回路５に
おいて、差動増幅回路５１とキャパシタ５２とで構成さ
れる低域通過フィルタのカットオフ周波数ｆo とキャパ
シタ５２の静電容量値（キャパシタンス）Ｃとの関係
は、次式で表される。 ｆo ＝ｇm ／２πＣ または Ｃ＝ｇm ／２πｆo 従来のフィルタ回路において、ｆo ＝１００ｋＨｚ，ｇ
m ＝５μＡ／Ｖとすると、Ｃ≒８ｐＦとなる。これに対
して、図１のフィルタ回路のオフセット調整回路２で
は、小振幅動作時についてのカットオフ周波数を高く設
定することができ、差動増幅回路２１とキャパシタ２２
とで構成される低域通過フィルタのカットオフ周波数ｆ
o ＝１ＭＨｚ，ｇm ＝５μＡ／Ｖとすると、上式からキ
ャパシタ２２の静電容量値Ｃ≒０．８ｐＦとなり、静電
容量値をほぼ１桁小さくすることができる。なお、ビデ
オ信号等の入力信号の周波数帯域は０．５ＭＨｚ〜２０
ＭＨｚ程度とすることが好ましく、入力信号の内容によ
って必要なカットオフ周波数は変化する。
【００３４】図３は、本発明に係るフィルタ回路の好適
な一実施形態を説明する簡易ブロック図である。なお、
図３において、図１と同様な構成部分を同様な符号で表
記する。
な一実施形態を説明する簡易ブロック図である。なお、
図３において、図１と同様な構成部分を同様な符号で表
記する。
【００３５】このフィルタ回路は、アクティブフィルタ
４と、オフセット調整回路２と、レベルシフト回路３と
を有する。オフセット調整回路２は、アクティブフィル
タ４の出力信号ＳB が第１の入力端子に供給されると共
に第１の基準電圧ｅ１が第２の入力端子に供給される差
動増幅回路２１と、この差動増幅回路２１の出力端子と
ア−スとの間に設けられたキャパシタ２２とを有する。
また、オフセット調整回路２は第１の基準電圧ｅ１を供
給する定電圧源２３を有する。
４と、オフセット調整回路２と、レベルシフト回路３と
を有する。オフセット調整回路２は、アクティブフィル
タ４の出力信号ＳB が第１の入力端子に供給されると共
に第１の基準電圧ｅ１が第２の入力端子に供給される差
動増幅回路２１と、この差動増幅回路２１の出力端子と
ア−スとの間に設けられたキャパシタ２２とを有する。
また、オフセット調整回路２は第１の基準電圧ｅ１を供
給する定電圧源２３を有する。
【００３６】フィルタ回路の入力端子ＴINはレベルシフ
ト回路３の入力端子Ｔ３１に接続されている。レベルシ
フト回路３の制御端子Ｔ３２は、オフセット調整回路２
の出力端子Ｔ２２に接続されている。レベルシフト回路
３の出力端子Ｔ３３は、アクティブフィルタ４の入力端
子Ｔ４１に接続されている。
ト回路３の入力端子Ｔ３１に接続されている。レベルシ
フト回路３の制御端子Ｔ３２は、オフセット調整回路２
の出力端子Ｔ２２に接続されている。レベルシフト回路
３の出力端子Ｔ３３は、アクティブフィルタ４の入力端
子Ｔ４１に接続されている。
【００３７】アクティブフィルタ４では、アクティブフ
ィルタ４の入力端子Ｔ４１に差動増幅回路４１の第１の
入力端子が接続されている。差動増幅回路４１の第２の
入力端子は、ノ−ドＮ４４，Ｎ４３に接続されている。
差動増幅回路４１の出力端子は、ノ−ドＮ４１および差
動増幅回路４３の第１の入力端子に接続されており、ノ
−ドＮ４１はキャパシタ４２を介して接地されている。
差動増幅回路４３の第２の入力端子はノ−ドＮ４４に接
続されている。差動増幅回路４３の出力端子は、ノ−ド
Ｎ４２およびバッファ回路４５の入力端子に接続されて
おり、ノ−ドＮ４２はキャパシタ４４を介して接地され
ている。バッファ回路４５の出力端子は、ノ−ドＮ４３
を介してアクティブフィルタ４の出力端子Ｔ４２に接続
されている。アクティブフィルタ４の出力端子Ｔ４２
は、ノ−ドＮ１３、端子ＴOUT およびオフセット調整回
路２の入力端子Ｔ２１に接続されている。端子ＴOUT か
らはアクティブフィルタ４の出力信号ＳB を得ることが
できる。
ィルタ４の入力端子Ｔ４１に差動増幅回路４１の第１の
入力端子が接続されている。差動増幅回路４１の第２の
入力端子は、ノ−ドＮ４４，Ｎ４３に接続されている。
差動増幅回路４１の出力端子は、ノ−ドＮ４１および差
動増幅回路４３の第１の入力端子に接続されており、ノ
−ドＮ４１はキャパシタ４２を介して接地されている。
差動増幅回路４３の第２の入力端子はノ−ドＮ４４に接
続されている。差動増幅回路４３の出力端子は、ノ−ド
Ｎ４２およびバッファ回路４５の入力端子に接続されて
おり、ノ−ドＮ４２はキャパシタ４４を介して接地され
ている。バッファ回路４５の出力端子は、ノ−ドＮ４３
を介してアクティブフィルタ４の出力端子Ｔ４２に接続
されている。アクティブフィルタ４の出力端子Ｔ４２
は、ノ−ドＮ１３、端子ＴOUT およびオフセット調整回
路２の入力端子Ｔ２１に接続されている。端子ＴOUT か
らはアクティブフィルタ４の出力信号ＳB を得ることが
できる。
【００３８】オフセット調整回路２の入力端子Ｔ２１
は、差動増幅回路２１の第１の入力端子に接続されてい
る。差動増幅回路２１の出力端子は、オフセット調整回
路２の出力端子Ｔ２２およびノ−ドＮ２１に接続されて
おり、ノ−ドＮ２１はキャパシタ２２を介して接地され
ている。オフセット調整回路２の出力端子Ｔ２２は、レ
ベルシフト回路３の制御端子Ｔ３２に接続されている。
差動増幅回路２１は図２に示す特性を有し、電圧値ＶL
から電圧値ＶH までの大きさ｜ＶH −ＶL ｜はたとえば
数十ｍＶ程度とし、本実施形態では一例として５０ｍＶ
程度とする。また、図２で飽和した電流値ＩL から電流
値ＩH までの大きさ｜ＩH −ＩL ｜は、たとえば数μＡ
とする。これにより、ＩＣに適したフィルタ回路を得る
ことができる。
は、差動増幅回路２１の第１の入力端子に接続されてい
る。差動増幅回路２１の出力端子は、オフセット調整回
路２の出力端子Ｔ２２およびノ−ドＮ２１に接続されて
おり、ノ−ドＮ２１はキャパシタ２２を介して接地され
ている。オフセット調整回路２の出力端子Ｔ２２は、レ
ベルシフト回路３の制御端子Ｔ３２に接続されている。
差動増幅回路２１は図２に示す特性を有し、電圧値ＶL
から電圧値ＶH までの大きさ｜ＶH −ＶL ｜はたとえば
数十ｍＶ程度とし、本実施形態では一例として５０ｍＶ
程度とする。また、図２で飽和した電流値ＩL から電流
値ＩH までの大きさ｜ＩH −ＩL ｜は、たとえば数μＡ
とする。これにより、ＩＣに適したフィルタ回路を得る
ことができる。
【００３９】レベルシフト回路３は、レベルシフト用の
抵抗素子Ｒ３４と差動増幅回路３１と定電圧源３３とを
備えている。レベルシフト回路３の制御端子Ｔ３２は、
差動増幅回路３１の第１の入力端子に接続されている。
差動増幅回路３１の第２の入力端子には、定電圧源３３
から第２の基準電圧ｅ２が供給されている。レベルシフ
ト回路３の入力端子Ｔ３１と出力端子Ｔ３３はレベルシ
フト用の抵抗素子Ｒ３４を介して接続されており、レベ
ルシフト用の抵抗素子Ｒ３４と出力端子Ｔ３３との中間
に設けたノ−ドＮ３１に差動増幅回路３１の出力端子が
接続されている。ノ−ドＮ３１は信号加え合せ点を構成
している。レベルシフト回路３の出力端子Ｔ３３は、ア
クティブフィルタ４の入力端子Ｔ４１に接続されてい
る。
抵抗素子Ｒ３４と差動増幅回路３１と定電圧源３３とを
備えている。レベルシフト回路３の制御端子Ｔ３２は、
差動増幅回路３１の第１の入力端子に接続されている。
差動増幅回路３１の第２の入力端子には、定電圧源３３
から第２の基準電圧ｅ２が供給されている。レベルシフ
ト回路３の入力端子Ｔ３１と出力端子Ｔ３３はレベルシ
フト用の抵抗素子Ｒ３４を介して接続されており、レベ
ルシフト用の抵抗素子Ｒ３４と出力端子Ｔ３３との中間
に設けたノ−ドＮ３１に差動増幅回路３１の出力端子が
接続されている。ノ−ドＮ３１は信号加え合せ点を構成
している。レベルシフト回路３の出力端子Ｔ３３は、ア
クティブフィルタ４の入力端子Ｔ４１に接続されてい
る。
【００４０】レベルシフト回路３は、レベルシフト用の
抵抗素子Ｒ３４および差動増幅回路３１の出力信号ＳR
により、入力信号ＳINがレベルシフトされた信号ＳA を
生成する。アクティブフィルタ４は信号ＳA を入力し、
フィルタ処理が施された信号ＳBを出力する。オフセッ
ト調整回路２は、信号ＳB を入力して、信号ＳB と第１
の基準電圧ｅ１との差電圧に応じた信号ＳC を生成し、
レベルシフト回路３に供給する。
抵抗素子Ｒ３４および差動増幅回路３１の出力信号ＳR
により、入力信号ＳINがレベルシフトされた信号ＳA を
生成する。アクティブフィルタ４は信号ＳA を入力し、
フィルタ処理が施された信号ＳBを出力する。オフセッ
ト調整回路２は、信号ＳB を入力して、信号ＳB と第１
の基準電圧ｅ１との差電圧に応じた信号ＳC を生成し、
レベルシフト回路３に供給する。
【００４１】図３のフィルタ回路では、オフセット調整
回路２において差電圧ＶINが電圧値ＶH から電圧値ＶL
の範囲を超える場合は、差動増幅回路２１を定電流源と
して動作させることができる。したがって、図１のフィ
ルタ回路について述べたのと同様に、カットオフ周波数
を小さくすることができ、図３のキャパシタ２２の静電
容量を小さくすることができる。図３のブロック図は、
図５のブロック図においてオフセット調整回路５をオフ
セット調整回路２に置き換えた構成である。キャパシタ
２２の静電容量をキャパシタ５２の静電容量に比べて小
さくすることができ、キャパシタを小型にすることがで
きる。したがって、図３のフィルタ回路を図５のフィル
タ回路よりも小型にすることができる。
回路２において差電圧ＶINが電圧値ＶH から電圧値ＶL
の範囲を超える場合は、差動増幅回路２１を定電流源と
して動作させることができる。したがって、図１のフィ
ルタ回路について述べたのと同様に、カットオフ周波数
を小さくすることができ、図３のキャパシタ２２の静電
容量を小さくすることができる。図３のブロック図は、
図５のブロック図においてオフセット調整回路５をオフ
セット調整回路２に置き換えた構成である。キャパシタ
２２の静電容量をキャパシタ５２の静電容量に比べて小
さくすることができ、キャパシタを小型にすることがで
きる。したがって、図３のフィルタ回路を図５のフィル
タ回路よりも小型にすることができる。
【００４２】また、図３のフィルタ回路は図１のフィル
タ回路に比べ、アクティブフィルタにおいて差動増幅回
路４１，４３が多段（２段）接続されており、キャパシ
タ４２，４４によって差動増幅回路４１，４３の各オフ
セット電圧が累積することになるが、オフセット調整回
路２によって充分にオフセット調整を行うことができ
る。したがって、アクティブフィルタがさらに多段直列
接続されたとしても、本発明によれば充分にオフセット
調整を行うことができる。
タ回路に比べ、アクティブフィルタにおいて差動増幅回
路４１，４３が多段（２段）接続されており、キャパシ
タ４２，４４によって差動増幅回路４１，４３の各オフ
セット電圧が累積することになるが、オフセット調整回
路２によって充分にオフセット調整を行うことができ
る。したがって、アクティブフィルタがさらに多段直列
接続されたとしても、本発明によれば充分にオフセット
調整を行うことができる。
【００４３】図４は、図３のフィルタ回路の具体的な回
路図である。図３中の符号を図４中に用い、図３と図４
との対応付けをしている。図中の符号ＶCCは電源電圧で
ある。図３のオフセット調整回路２における差動増幅回
路２１は、図４の差動対に接続された２個のｎｐｎ型ト
ランジスタＱ２３，Ｑ２４と、抵抗素子Ｒ２１，Ｒ２２
およびｐｎｐ型トランジスタＱ２１，Ｑ２２からなるカ
レントミラ−回路と、定電流源Ｉ２１とを備え、トラン
ジスタＱ２３，Ｑ２４のエミッタには定電流源Ｉ２１を
接続した構成からなる。定電流源Ｉ２１の駆動電流ｉ４
の大きさはたとえば数μＡとする。かかる構成とするこ
とで、差動増幅回路２１について、図２の特性図を得る
ことができる。図２の特性図において、飽和した電流値
は駆動電流ｉ４の大きさにより定めることができる。カ
レントミラ−回路は、２個のｎｐｎ型トランジスタＱ２
３，Ｑ２４を動作させる第１の定電流源を構成する。定
電流源Ｉ２１は、差信号に比例する信号を提供し得る第
２の定電流源を構成する。
路図である。図３中の符号を図４中に用い、図３と図４
との対応付けをしている。図中の符号ＶCCは電源電圧で
ある。図３のオフセット調整回路２における差動増幅回
路２１は、図４の差動対に接続された２個のｎｐｎ型ト
ランジスタＱ２３，Ｑ２４と、抵抗素子Ｒ２１，Ｒ２２
およびｐｎｐ型トランジスタＱ２１，Ｑ２２からなるカ
レントミラ−回路と、定電流源Ｉ２１とを備え、トラン
ジスタＱ２３，Ｑ２４のエミッタには定電流源Ｉ２１を
接続した構成からなる。定電流源Ｉ２１の駆動電流ｉ４
の大きさはたとえば数μＡとする。かかる構成とするこ
とで、差動増幅回路２１について、図２の特性図を得る
ことができる。図２の特性図において、飽和した電流値
は駆動電流ｉ４の大きさにより定めることができる。カ
レントミラ−回路は、２個のｎｐｎ型トランジスタＱ２
３，Ｑ２４を動作させる第１の定電流源を構成する。定
電流源Ｉ２１は、差信号に比例する信号を提供し得る第
２の定電流源を構成する。
【００４４】図３のアクティブフィルタ４の差動増幅回
路４１は、抵抗素子Ｒ４３を介して差動対に接続された
２個のｎｐｎ型トランジスタＱ４３，Ｑ４４と、抵抗素
子Ｒ４１，Ｒ４２およびｐｎｐ型トランジスタＱ４１，
Ｑ４２からなるカレントミラ−回路と２個の定電流源Ｉ
４１，Ｉ４２とを備え、ｎｐｎ型トランジスタＱ４３，
Ｑ４４は定電流源Ｉ４１，Ｉ４２を介して各々接地され
ている。定電流源Ｉ４１，Ｉ４２の駆動電流は、両方と
もｉ１である。かかる構成とすることで、アクティブフ
ィルタ４の差動増幅回路４１とオフセット調整回路２の
差動増幅回路２１とを、差動対のトランジスタ間の抵抗
素子の有無および定電流源の個数が相違するという類似
した構成とすることができる利点がある。
路４１は、抵抗素子Ｒ４３を介して差動対に接続された
２個のｎｐｎ型トランジスタＱ４３，Ｑ４４と、抵抗素
子Ｒ４１，Ｒ４２およびｐｎｐ型トランジスタＱ４１，
Ｑ４２からなるカレントミラ−回路と２個の定電流源Ｉ
４１，Ｉ４２とを備え、ｎｐｎ型トランジスタＱ４３，
Ｑ４４は定電流源Ｉ４１，Ｉ４２を介して各々接地され
ている。定電流源Ｉ４１，Ｉ４２の駆動電流は、両方と
もｉ１である。かかる構成とすることで、アクティブフ
ィルタ４の差動増幅回路４１とオフセット調整回路２の
差動増幅回路２１とを、差動対のトランジスタ間の抵抗
素子の有無および定電流源の個数が相違するという類似
した構成とすることができる利点がある。
【００４５】図３のアクティブフィルタ４の差動増幅回
路４３は、抵抗素子Ｒ４７を介して差動対に接続された
２個のｎｐｎ型トランジスタＱ４７，Ｑ４８と、抵抗素
子Ｒ４５，Ｒ４６およびｐｎｐ型トランジスタＱ４５，
Ｑ４６からなるカレントミラ−回路と２個の定電流源Ｉ
４３，Ｉ４４とを備え、ｎｐｎ型トランジスタＱ４７，
Ｑ４８は定電流源Ｉ４３，Ｉ４４を介して各々接地され
ている。定電流源Ｉ４３，Ｉ４４の駆動電流は、両方と
もｉ１である。
路４３は、抵抗素子Ｒ４７を介して差動対に接続された
２個のｎｐｎ型トランジスタＱ４７，Ｑ４８と、抵抗素
子Ｒ４５，Ｒ４６およびｐｎｐ型トランジスタＱ４５，
Ｑ４６からなるカレントミラ−回路と２個の定電流源Ｉ
４３，Ｉ４４とを備え、ｎｐｎ型トランジスタＱ４７，
Ｑ４８は定電流源Ｉ４３，Ｉ４４を介して各々接地され
ている。定電流源Ｉ４３，Ｉ４４の駆動電流は、両方と
もｉ１である。
【００４６】図３のレベルシフト回路３の差動増幅回路
３１は、抵抗素子Ｒ３３を介して差動対に接続された２
個のｎｐｎ型トランジスタＱ３３，Ｑ３４と、抵抗素子
Ｒ３１，Ｒ３２およびｐｎｐ型トランジスタＱ３１，Ｑ
３２からなるカレントミラ−回路と２個の定電流源Ｉ３
１，Ｉ３２とを備え、ｎｐｎ型トランジスタＱ３３，Ｑ
３４は定電流源Ｉ３１，Ｉ３２を介して各々接地されて
いる。定電流源Ｉ３１，Ｉ３２の駆動電流は、両方とも
ｉ３である。かかる構成とすることで、レベルシフト回
路３の差動増幅回路３１とアクティブフィルタ４の差動
増幅回路４１とを、類似した構成とすることができる利
点がある。また、かかる構成とすることで、レベルシフ
ト回路３の差動増幅回路３１とオフセット調整回路２の
差動増幅回路２１とを、差動対のトランジスタ間の抵抗
素子の有無および定電流源の個数が相違するという類似
した構成とすることができる利点がある。
３１は、抵抗素子Ｒ３３を介して差動対に接続された２
個のｎｐｎ型トランジスタＱ３３，Ｑ３４と、抵抗素子
Ｒ３１，Ｒ３２およびｐｎｐ型トランジスタＱ３１，Ｑ
３２からなるカレントミラ−回路と２個の定電流源Ｉ３
１，Ｉ３２とを備え、ｎｐｎ型トランジスタＱ３３，Ｑ
３４は定電流源Ｉ３１，Ｉ３２を介して各々接地されて
いる。定電流源Ｉ３１，Ｉ３２の駆動電流は、両方とも
ｉ３である。かかる構成とすることで、レベルシフト回
路３の差動増幅回路３１とアクティブフィルタ４の差動
増幅回路４１とを、類似した構成とすることができる利
点がある。また、かかる構成とすることで、レベルシフ
ト回路３の差動増幅回路３１とオフセット調整回路２の
差動増幅回路２１とを、差動対のトランジスタ間の抵抗
素子の有無および定電流源の個数が相違するという類似
した構成とすることができる利点がある。
【００４７】オフセット調整回路２の差動増幅回路２１
では、ｎｐｎ型トランジスタＱ２３，Ｑ２４を差動対に
接続して定電流源Ｉ２１を介して接地しているので、ｎ
ｐｎ型トランジスタＱ２３，Ｑ２４を抵抗素子を介して
差動対に接続して各々定電流源を介して接地する場合に
比べ、差動増幅回路２１の相互コンダクタンスｇm を大
きくすることができ、差動増幅回路２１のオフセット電
圧を小さくすることができるとともに、抵抗素子および
定電流源の数を減らして簡単な回路構成とすることがで
きる。
では、ｎｐｎ型トランジスタＱ２３，Ｑ２４を差動対に
接続して定電流源Ｉ２１を介して接地しているので、ｎ
ｐｎ型トランジスタＱ２３，Ｑ２４を抵抗素子を介して
差動対に接続して各々定電流源を介して接地する場合に
比べ、差動増幅回路２１の相互コンダクタンスｇm を大
きくすることができ、差動増幅回路２１のオフセット電
圧を小さくすることができるとともに、抵抗素子および
定電流源の数を減らして簡単な回路構成とすることがで
きる。
【００４８】アクティブフィルタ４は、差動増幅回路と
この差動増幅回路の出力端子とア−スとの間に設けられ
たキャパシタとからなる回路を多段接続した構成を有
し、具体的には、差動増幅回路４１と差動増幅回路４３
とが多段接続されている。かかる構成の場合、アクティ
ブフィルタ４ではオフセット電圧が累積する可能性があ
るが、その累積したオフセット電圧に対して本発明のフ
ィルタ回路によりオフセット調整することができる。
この差動増幅回路の出力端子とア−スとの間に設けられ
たキャパシタとからなる回路を多段接続した構成を有
し、具体的には、差動増幅回路４１と差動増幅回路４３
とが多段接続されている。かかる構成の場合、アクティ
ブフィルタ４ではオフセット電圧が累積する可能性があ
るが、その累積したオフセット電圧に対して本発明のフ
ィルタ回路によりオフセット調整することができる。
【００４９】アクティブフィルタ４は、複数の差動増幅
回路を備えた多重帰還回路からなり、具体的には、バッ
ファ回路４５の出力端子が差動増幅回路４１，４３の第
２の入力端子に各々接続されている。アクティブフィル
タ４内で多重に帰還がかかっている場合、ダイナミック
レンジを越える電圧の信号が入力されると、アクティブ
フィルタ４の差動増幅回路内の電流源がカットオフして
正常に動作しないことがあるが、本発明のフィルタ回路
によりアクティブフィルタのオフセット調整ができるの
で、ダイナミックレンジを従来よりも広くすることがで
き、この分ダイナミックレンジを越える電圧の信号の入
力を少なくすることができる。
回路を備えた多重帰還回路からなり、具体的には、バッ
ファ回路４５の出力端子が差動増幅回路４１，４３の第
２の入力端子に各々接続されている。アクティブフィル
タ４内で多重に帰還がかかっている場合、ダイナミック
レンジを越える電圧の信号が入力されると、アクティブ
フィルタ４の差動増幅回路内の電流源がカットオフして
正常に動作しないことがあるが、本発明のフィルタ回路
によりアクティブフィルタのオフセット調整ができるの
で、ダイナミックレンジを従来よりも広くすることがで
き、この分ダイナミックレンジを越える電圧の信号の入
力を少なくすることができる。
【００５０】アクティブフィルタ４はバッファ回路４５
を備え、アクティブフィルタ４の出力はバッファ回路４
５を介して行われる。かかる構成とすることで、アクテ
ィブフィルタ４とオフセット調整回路２とのインピ−ダ
ンスのマッチングを行うことができる。バッファ回路４
５は、図４ではｎｐｎ型トランジスタＱ４９およびｎｐ
ｎ型トランジスタＱ４９のエミッタに接続された定電流
源Ｉ４５によりコレクタ接地増幅回路を構成している。
定電流源Ｉ４５の駆動電流の大きさはｉ２である。
を備え、アクティブフィルタ４の出力はバッファ回路４
５を介して行われる。かかる構成とすることで、アクテ
ィブフィルタ４とオフセット調整回路２とのインピ−ダ
ンスのマッチングを行うことができる。バッファ回路４
５は、図４ではｎｐｎ型トランジスタＱ４９およびｎｐ
ｎ型トランジスタＱ４９のエミッタに接続された定電流
源Ｉ４５によりコレクタ接地増幅回路を構成している。
定電流源Ｉ４５の駆動電流の大きさはｉ２である。
【００５１】本発明のフィルタ回路は、オフセット調整
回路２の差動増幅回路２１に図２のような特性を持たせ
ているので、大振幅動作を行うような比較的に一定振幅
の再生信号の処理を行う装置、たとえばフレキシブルデ
ィスク等の読出信号を処理する飽和磁気記録再生装置
や、光ディスク等の読出信号を処理する光記録再生装置
やビデオ信号等を処理するビデオ信号処理装置に好適で
ある。なお、本発明のフィルタ回路の増幅回路は、カレ
ントミラ−回路を用いた差動増幅回路いわゆるｇm アン
プにより構成することが望ましい。
回路２の差動増幅回路２１に図２のような特性を持たせ
ているので、大振幅動作を行うような比較的に一定振幅
の再生信号の処理を行う装置、たとえばフレキシブルデ
ィスク等の読出信号を処理する飽和磁気記録再生装置
や、光ディスク等の読出信号を処理する光記録再生装置
やビデオ信号等を処理するビデオ信号処理装置に好適で
ある。なお、本発明のフィルタ回路の増幅回路は、カレ
ントミラ−回路を用いた差動増幅回路いわゆるｇm アン
プにより構成することが望ましい。
【００５２】また、上記実施形態は本発明の一例であっ
て、本発明は上記実施形態に限定されない。本発明のフ
ィルタ回路は、図示したアクティブフィルタに限らず、
各種のアクティブフィルタに対して適用することができ
る。
て、本発明は上記実施形態に限定されない。本発明のフ
ィルタ回路は、図示したアクティブフィルタに限らず、
各種のアクティブフィルタに対して適用することができ
る。
【００５３】
【発明の効果】本発明のフィルタ回路によれば、オフセ
ット調整回路のキャパシタの静電容量を小さくすること
ができ、カットオフ周波数を低くすることができ、集積
回路に適したフィルタ回路を提供することができる。ま
た、本発明のフィルタ回路によれば、アクティブフィル
タが多段接続された場合でも、充分オフセット調整を行
うことができる。
ット調整回路のキャパシタの静電容量を小さくすること
ができ、カットオフ周波数を低くすることができ、集積
回路に適したフィルタ回路を提供することができる。ま
た、本発明のフィルタ回路によれば、アクティブフィル
タが多段接続された場合でも、充分オフセット調整を行
うことができる。
【図１】本発明に係るフィルタ回路を説明する簡易ブロ
ック図である。
ック図である。
【図２】オフセット調整回路の差動増幅回路の特性図で
ある。
ある。
【図３】本発明に係るフィルタ回路を説明する簡易ブロ
ック図である。
ック図である。
【図４】本発明に係るフィルタ回路を説明する具体的な
回路図である。
回路図である。
【図５】従来のフィルタ回路を説明する簡易ブロック図
である。
である。
１，４…アクティブフィルタ、２，５…オフセット調整
回路、３…レベルシフト回路、１１，３１，４１，４３
…差動増幅回路、２１，５１…差動増幅回路（増幅回
路）、２２，４２，４４，５２…キャパシタ、２３，３
３，５３…定電圧源、４５…バッファ回路、ｅ１…第１
の基準電圧、ｅ２…第２の基準電圧、ＧＮＤ…接地電位
（ア−ス電位）、Ｉ２１，Ｉ３１，Ｉ３２，Ｉ４１，Ｉ
４２，Ｉ４３，Ｉ４４，Ｉ４５，Ｉ５１，Ｉ５２…定電
流源、Ｎ３１…信号加え合せ点、Ｑ２１，Ｑ２２，Ｑ３
１，Ｑ３２，Ｑ４１，Ｑ４２，Ｑ４５，Ｑ４６…ｐｎｐ
型トランジスタ、Ｑ２３，Ｑ２４，Ｑ３３，Ｑ３４，Ｑ
４３，Ｑ４４，Ｑ４７，Ｑ４８，Ｑ４９…ｎｐｎ型トラ
ンジスタ、Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２，Ｒ３３，
Ｒ３４，Ｒ４１，Ｒ４２，Ｒ４３，Ｒ４５，Ｒ４６，Ｒ
４７…抵抗素子、ＴIN，ＴOUt ，Ｔ１１，Ｔ１２，Ｔ２
１，Ｔ２２，Ｔ３１，Ｔ３２，Ｔ３３，Ｔ４１，Ｔ４
２，Ｔ５１，Ｔ５２…端子、Ｖcc…電源電圧、ＶIN…差
電圧、ＶMAX …最大値、ＶMIN …最小値。
回路、３…レベルシフト回路、１１，３１，４１，４３
…差動増幅回路、２１，５１…差動増幅回路（増幅回
路）、２２，４２，４４，５２…キャパシタ、２３，３
３，５３…定電圧源、４５…バッファ回路、ｅ１…第１
の基準電圧、ｅ２…第２の基準電圧、ＧＮＤ…接地電位
（ア−ス電位）、Ｉ２１，Ｉ３１，Ｉ３２，Ｉ４１，Ｉ
４２，Ｉ４３，Ｉ４４，Ｉ４５，Ｉ５１，Ｉ５２…定電
流源、Ｎ３１…信号加え合せ点、Ｑ２１，Ｑ２２，Ｑ３
１，Ｑ３２，Ｑ４１，Ｑ４２，Ｑ４５，Ｑ４６…ｐｎｐ
型トランジスタ、Ｑ２３，Ｑ２４，Ｑ３３，Ｑ３４，Ｑ
４３，Ｑ４４，Ｑ４７，Ｑ４８，Ｑ４９…ｎｐｎ型トラ
ンジスタ、Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２，Ｒ３３，
Ｒ３４，Ｒ４１，Ｒ４２，Ｒ４３，Ｒ４５，Ｒ４６，Ｒ
４７…抵抗素子、ＴIN，ＴOUt ，Ｔ１１，Ｔ１２，Ｔ２
１，Ｔ２２，Ｔ３１，Ｔ３２，Ｔ３３，Ｔ４１，Ｔ４
２，Ｔ５１，Ｔ５２…端子、Ｖcc…電源電圧、ＶIN…差
電圧、ＶMAX …最大値、ＶMIN …最小値。
Claims (5)
- 【請求項１】 アクティブフィルタと、 該アクティブフィルタの出力信号と第１の基準電圧との
差に応じた信号を出力する増幅回路と、該増幅回路の出
力端子とア−スとの間に設けられたキャパシタとを有す
るオフセット調整回路と、 入力信号を該オフセット調整回路の出力信号に応じてレ
ベルシフトさせて前記アクティブフィルタに印加するレ
ベルシフト回路とを有するフィルタ回路であって、 前記増幅回路は、前記アクティブフィルタの出力信号と
第１の基準電圧との差信号が所定範囲内の場合は差信号
に比例する信号を出力し、前記差信号が所定範囲を超え
る場合は所定の固定値の信号を出力するフィルタ回路。 - 【請求項２】 前記オフセット調整回路の増幅回路は、 差動対に接続された２個のトランジスタと、 該トランジスタを動作させる第１の定電流源と、 前記差信号に比例する出力信号を提供し得る第２の定電
流源とを有する請求項１記載のフィルタ回路。 - 【請求項３】 前記レベルシフト回路は、前記入力信号
が印加される抵抗素子と、該抵抗素子の出力端子に設け
られた信号加え合せ部と、差動増幅回路とを有し、 該差動増幅回路の第１の入力端子には前記オフセット調
整回路の出力信号が供給され、第２の入力端子には第２
の基準電圧が供給され、出力端子が前記信号加え合せ部
に接続されている請求項１記載のフィルタ回路。 - 【請求項４】 前記アクティブフィルタは、差動増幅回
路と、該差動増幅回路の出力端子とア−スとの間に設け
られたキャパシタとを有し、 該差動増幅回路の第１の入力端子に前記レベルシフト回
路の出力信号が供給され、該差動増幅回路の第２の入力
端子に該差動増幅回路の出力信号が供給される請求項１
記載のフィルタ回路。 - 【請求項５】 前記アクティブフィルタは、複数のアク
ティブフィルタが直列接続されて構成されている請求項
４記載のフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10045847A JPH11251872A (ja) | 1998-02-26 | 1998-02-26 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10045847A JPH11251872A (ja) | 1998-02-26 | 1998-02-26 | フィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251872A true JPH11251872A (ja) | 1999-09-17 |
Family
ID=12730613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10045847A Pending JPH11251872A (ja) | 1998-02-26 | 1998-02-26 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251872A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014221108A (ja) * | 2013-05-13 | 2014-11-27 | オリンパス株式会社 | 信号処理回路およびカプセル内視鏡 |
| JP2017067626A (ja) * | 2015-09-30 | 2017-04-06 | 旭化成エレクトロニクス株式会社 | 磁性体検出装置 |
-
1998
- 1998-02-26 JP JP10045847A patent/JPH11251872A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014221108A (ja) * | 2013-05-13 | 2014-11-27 | オリンパス株式会社 | 信号処理回路およびカプセル内視鏡 |
| JP2017067626A (ja) * | 2015-09-30 | 2017-04-06 | 旭化成エレクトロニクス株式会社 | 磁性体検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7323935B2 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
| US7400195B2 (en) | Variable-gain differential amplifier | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US7151409B2 (en) | Programmable low noise amplifier and method | |
| US6717449B2 (en) | Variable resistance circuit and application circuits using the variable resistance circuit | |
| US4573021A (en) | Circuit output stage arrangement | |
| US7245188B2 (en) | Light receiving amplification circuit | |
| US6472908B1 (en) | Differential output driver circuit and method for same | |
| US6633198B2 (en) | Low headroom current mirror | |
| US5578967A (en) | Circuit compensating for capacitance at inverting input of current feedback amplifier | |
| US7358799B2 (en) | Switchable high pass configuration and an optical receiver with a switchable high pass configuration | |
| JP3116884B2 (ja) | 光受信器用トランスインピーダンスアンプ | |
| EP1763131A1 (en) | Operational amplifier | |
| JPH11251872A (ja) | フィルタ回路 | |
| US20030107429A1 (en) | Current source circuit | |
| CN109428555B (zh) | 自举式应用布置及在单位增益跟随器中的应用 | |
| US6667658B2 (en) | Compact variable gain amplifier | |
| JPH07240663A (ja) | アクティブフィルタ回路 | |
| US7230476B1 (en) | Bipolar high impedance element | |
| JPH10126215A (ja) | 可変減衰装置 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JP3210524B2 (ja) | 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路 | |
| US20050218981A1 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
| JP7367966B2 (ja) | リニアアンプ | |
| US5266853A (en) | Peak clipper with an expanded linear characteristic region for video signals |