JPH1124035A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1124035A JPH1124035A JP18122897A JP18122897A JPH1124035A JP H1124035 A JPH1124035 A JP H1124035A JP 18122897 A JP18122897 A JP 18122897A JP 18122897 A JP18122897 A JP 18122897A JP H1124035 A JPH1124035 A JP H1124035A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- low
- differential signal
- voltage differential
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】低電圧差動信号変換器が電源ノイズにより誤動
作するのを防止する。 【解決手段】ホストコンピユータ側に表示コントローラ
から出た表示データを低電圧差動信号に変換する低電圧
差動信号送信器を備え、表示部側に低電圧差動信号送信
器から送信された低電圧差動信号を受信する低電圧差動
信号受信器ＬＶＤＳ−Ｒを備え，低電圧差動信号受信器
ＬＶＤＳ−Ｒは、それぞれ個別の電源入力端子を持つ少
なくとも差動増幅部９１とＰＬＬ部９２および直並列変
換部９３をそれぞれ構成する回路ブロックからなり、Ｐ
ＬＬ部９２の電源入力端子に独立した電源分離用素子１
３を挿入した。
作するのを防止する。 【解決手段】ホストコンピユータ側に表示コントローラ
から出た表示データを低電圧差動信号に変換する低電圧
差動信号送信器を備え、表示部側に低電圧差動信号送信
器から送信された低電圧差動信号を受信する低電圧差動
信号受信器ＬＶＤＳ−Ｒを備え，低電圧差動信号受信器
ＬＶＤＳ−Ｒは、それぞれ個別の電源入力端子を持つ少
なくとも差動増幅部９１とＰＬＬ部９２および直並列変
換部９３をそれぞれ構成する回路ブロックからなり、Ｐ
ＬＬ部９２の電源入力端子に独立した電源分離用素子１
３を挿入した。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特にホストコンピユータの表示コントローラからの
表示データを低電圧差動信号の形で液晶表示モジュール
の走査信号線駆動回路および映像信号線駆動回路を制御
するコントローラに送信する構成を持つ液晶表示装置に
関する。
り、特にホストコンピユータの表示コントローラからの
表示データを低電圧差動信号の形で液晶表示モジュール
の走査信号線駆動回路および映像信号線駆動回路を制御
するコントローラに送信する構成を持つ液晶表示装置に
関する。
【０００２】
【従来の技術】静止画や動画を含めた各種の画像を表示
するデバイスとして液晶表示装置が広く用いられてい
る。
するデバイスとして液晶表示装置が広く用いられてい
る。
【０００３】この種の液晶表示装置を構成する液晶表示
素子は、二枚の基板のそれぞれにストライプ状の透明電
極を配置し、二枚の基板を液晶組成物を介して所定の間
隙で対向させたときに各ストライプ状電極が互いに交叉
してマトリクスを構成し、各交叉部分に画素を形成する
単純マトリクス型と、上記基板の一方に形成する電極を
各画素毎に分離し、各画素に薄膜トランジスタ等のスイ
ッチ機能を持つ素子を付加したアクティブ・マトリクス
型の二つに大別される。
素子は、二枚の基板のそれぞれにストライプ状の透明電
極を配置し、二枚の基板を液晶組成物を介して所定の間
隙で対向させたときに各ストライプ状電極が互いに交叉
してマトリクスを構成し、各交叉部分に画素を形成する
単純マトリクス型と、上記基板の一方に形成する電極を
各画素毎に分離し、各画素に薄膜トランジスタ等のスイ
ッチ機能を持つ素子を付加したアクティブ・マトリクス
型の二つに大別される。
【０００４】薄膜トランジスタ（ＴＦＴ）に代表される
アクティブ素子を用いたアクティブ・マトリクス型液晶
表示装置は、薄型・軽量という特徴とブラウン管に匹敵
する高画質という点からＯＡ機器等の表示端末として広
く普及し始めている。
アクティブ素子を用いたアクティブ・マトリクス型液晶
表示装置は、薄型・軽量という特徴とブラウン管に匹敵
する高画質という点からＯＡ機器等の表示端末として広
く普及し始めている。
【０００５】この液晶表示装置の表示方式には、大別し
て次の２通りがある。１つは、透明電極が構成された２
つの基板（透明ガラス基板等）で液晶組成物層（以下、
液晶層あるいは単に液晶とも言う）を挾み込み、この液
晶層の分子配向方向を透明電極に印加した電圧で変化さ
せ、透明電極を透過して液晶に入射した光を変調して表
示する方式であり、現在、普及している製品のかなり多
くがこの方式を採用している。
て次の２通りがある。１つは、透明電極が構成された２
つの基板（透明ガラス基板等）で液晶組成物層（以下、
液晶層あるいは単に液晶とも言う）を挾み込み、この液
晶層の分子配向方向を透明電極に印加した電圧で変化さ
せ、透明電極を透過して液晶に入射した光を変調して表
示する方式であり、現在、普及している製品のかなり多
くがこの方式を採用している。
【０００６】また、もう１つは、同一基板上に構成した
２つの電極の間の基板面に形成したほぼ並行な電界によ
り液晶層の分子配向方向を変化させ、２つの電極の隙間
から液晶層に入射した光を変調して表示する方式であ
る。この方式を用いた製品は少ないが、視野角が著しく
広いという特徴を持ち、アクティブ・マトリクス型液晶
表示装置に関して有望な技術である。
２つの電極の間の基板面に形成したほぼ並行な電界によ
り液晶層の分子配向方向を変化させ、２つの電極の隙間
から液晶層に入射した光を変調して表示する方式であ
る。この方式を用いた製品は少ないが、視野角が著しく
広いという特徴を持ち、アクティブ・マトリクス型液晶
表示装置に関して有望な技術である。
【０００７】前者の方式を開示したものとしたは、例え
ば特開昭６３−３０９９２１号公報が、また後者の方式
の特徴に関しては、特表平５−５０５２４７号公報、特
公昭６３−２１９０７号公報等に記載されている。
ば特開昭６３−３０９９２１号公報が、また後者の方式
の特徴に関しては、特表平５−５０５２４７号公報、特
公昭６３−２１９０７号公報等に記載されている。
【０００８】上記何れの方式のアクティブ・マトリクス
方式の液晶表示装置でも、マトリクス状に配列された複
数の画素電極のそれぞれに対応させたスイッチング素子
を備えている。各画素における液晶は論理的には常時駆
動されているので、時分割駆動される単純マトリクス型
の液晶表示装置と比較してコントラストが良く、特にカ
ラー表示では欠かせないものとなっている。
方式の液晶表示装置でも、マトリクス状に配列された複
数の画素電極のそれぞれに対応させたスイッチング素子
を備えている。各画素における液晶は論理的には常時駆
動されているので、時分割駆動される単純マトリクス型
の液晶表示装置と比較してコントラストが良く、特にカ
ラー表示では欠かせないものとなっている。
【０００９】図５はこの種の液晶表示装置の液晶モジュ
ールの等価回路を示すブロック図である。
ールの等価回路を示すブロック図である。
【００１０】この液晶表示モジュールでは、表示部であ
るＴＦＴ−ＬＣＤの下側に映像信号線駆動回路１０３が
配置され、側面側に走査信号線駆動回路１０４、および
コントローラ部１０１と電源部１０２が配置されてい
る。
るＴＦＴ−ＬＣＤの下側に映像信号線駆動回路１０３が
配置され、側面側に走査信号線駆動回路１０４、および
コントローラ部１０１と電源部１０２が配置されてい
る。
【００１１】コントローラ部１０１と電源部１０２は多
層プリント基板からなるインターフェース基板に実装さ
れ、液晶表示モジュールの額縁領域を縮小するために走
査信号線駆動回路１０４の裏面に配置されている。
層プリント基板からなるインターフェース基板に実装さ
れ、液晶表示モジュールの額縁領域を縮小するために走
査信号線駆動回路１０４の裏面に配置されている。
【００１２】薄膜トランジスタＴＦＴは隣接する２本の
ゲート信号線ＧＬの交差領域内に配置され、そのドレイ
ン電極とゲート電極は、それぞれドレイン線ＤＬ、ゲー
ト線ＧＬに接続されている。なお、ソース、ドレイン
は、本来その間のバイアス極性によって決まるもので、
この液晶表示装置の回路では、その極性が動作中反転す
るので、ソース電極とドレイン電極は動作中入れ替わる
と理解されたい。しかし、以下の説明ではドレイン線Ｄ
Ｌに接続する方をドレイン電極、画素電極に接続する方
をソース電極とする。
ゲート信号線ＧＬの交差領域内に配置され、そのドレイ
ン電極とゲート電極は、それぞれドレイン線ＤＬ、ゲー
ト線ＧＬに接続されている。なお、ソース、ドレイン
は、本来その間のバイアス極性によって決まるもので、
この液晶表示装置の回路では、その極性が動作中反転す
るので、ソース電極とドレイン電極は動作中入れ替わる
と理解されたい。しかし、以下の説明ではドレイン線Ｄ
Ｌに接続する方をドレイン電極、画素電極に接続する方
をソース電極とする。
【００１３】図６はホストコンピユータと液晶表示モジ
ュールのコントローラ部間の表示データの流れの説明図
である。
ュールのコントローラ部間の表示データの流れの説明図
である。
【００１４】ホストコンピユータ（図中ではＰＣと表
記）の表示コントローラから出た表示データ（ここで
は、１８ｂｉｔ，６５ＭＨｚ）は、データ変換されて二
つの信号（それぞれ、１８ｂｉｔ，３２．５ＭＨｚ）に
分割され、分割された二つの信号は、それぞれ送信側の
低電圧差動信号送信器（送信用ＬＶＤＳ、以下単に信号
変換器とも言う）ＬＶＤＳ−Ｔ1 とＬＶＤＳ−Ｔ2 に入
力して低電圧差動信号に変換されてインターフェースコ
ネクタを介して液晶表示モジュール（ＴＦＴと表記）の
低電圧差動信号受信器（受信用ＬＶＤＳ、以下単に信号
変換器とも言う）ＬＶＤＳ−Ｒ1 とＬＶＤＳ−Ｒ2 に入
力する。
記）の表示コントローラから出た表示データ（ここで
は、１８ｂｉｔ，６５ＭＨｚ）は、データ変換されて二
つの信号（それぞれ、１８ｂｉｔ，３２．５ＭＨｚ）に
分割され、分割された二つの信号は、それぞれ送信側の
低電圧差動信号送信器（送信用ＬＶＤＳ、以下単に信号
変換器とも言う）ＬＶＤＳ−Ｔ1 とＬＶＤＳ−Ｔ2 に入
力して低電圧差動信号に変換されてインターフェースコ
ネクタを介して液晶表示モジュール（ＴＦＴと表記）の
低電圧差動信号受信器（受信用ＬＶＤＳ、以下単に信号
変換器とも言う）ＬＶＤＳ−Ｒ1 とＬＶＤＳ−Ｒ2 に入
力する。
【００１５】信号変換器ＬＶＤＳ−Ｒ1 とＬＶＤＳ−Ｒ
2 では、入力した差動信号を元の二つの信号（それぞ
れ、１８ｂｉｔ，３２．５ＭＨｚ）に戻し、これを走査
信号線駆動回路および映像信号線駆動回路を制御するコ
ントローラＴＣＯＮに与え、液晶表示モジュールに表示
がなされる。
2 では、入力した差動信号を元の二つの信号（それぞ
れ、１８ｂｉｔ，３２．５ＭＨｚ）に戻し、これを走査
信号線駆動回路および映像信号線駆動回路を制御するコ
ントローラＴＣＯＮに与え、液晶表示モジュールに表示
がなされる。
【００１６】このように、ホストコンピユータから出力
される表示データを二分割して液晶表示モジュールに送
信することで、液晶表示モジュールが取り扱う信号の周
波数が下がり、ＥＭＩ（Ｅｌｅｃｔｏｒｏ・Ｍａｇｎｅ
ｔｉｃ・Ｉｎｔｅｒｆｅｒｅｎｃｅ）が発生し難くな
る。
される表示データを二分割して液晶表示モジュールに送
信することで、液晶表示モジュールが取り扱う信号の周
波数が下がり、ＥＭＩ（Ｅｌｅｃｔｏｒｏ・Ｍａｇｎｅ
ｔｉｃ・Ｉｎｔｅｒｆｅｒｅｎｃｅ）が発生し難くな
る。
【００１７】また、ホストコンピユータ側の差動信号送
信器である信号変換器ＬＶＤＳ−Ｔ1 とＬＶＤＳ−Ｔ2
は並列に入力するディジタル信号を直列のディジタル信
号に変換して液晶表示モジュールに送信し、液晶表示モ
ジュール側の差動信号受信器である信号変換器ＬＶＤＳ
−Ｒ1 とＬＶＤＳ−Ｒ2 は、入力する直列のディジタル
信号を並列のディジタル信号に変換して表示信号を再生
するので、インターフェースコネクタの端子数が減り、
接続の信頼性が向上すると共に、ホストコンピユータと
液晶表示モジュール間の高周波電流配線数が減ることで
ＥＭＩが発生し難くなる。
信器である信号変換器ＬＶＤＳ−Ｔ1 とＬＶＤＳ−Ｔ2
は並列に入力するディジタル信号を直列のディジタル信
号に変換して液晶表示モジュールに送信し、液晶表示モ
ジュール側の差動信号受信器である信号変換器ＬＶＤＳ
−Ｒ1 とＬＶＤＳ−Ｒ2 は、入力する直列のディジタル
信号を並列のディジタル信号に変換して表示信号を再生
するので、インターフェースコネクタの端子数が減り、
接続の信頼性が向上すると共に、ホストコンピユータと
液晶表示モジュール間の高周波電流配線数が減ることで
ＥＭＩが発生し難くなる。
【００１８】
【発明が解決しようとする課題】上記のように、液晶表
示装置ではホストコンピユータから液晶表示モジュール
への表示データを所謂低電圧差動信号（ＬＶＤＳ）の形
で効率良く送信し、また信号周波数を下げることでＥＭ
Ｉを低減する構成を備えているが、このＬＶＤＳを受信
する液晶表示モジュール側の信号変換器ＬＶＤＳ−Ｒ1
とＬＶＤＳ−Ｒ2は外来ノイズに弱く、ノイズに起因し
て誤動作が発生するという問題がある。
示装置ではホストコンピユータから液晶表示モジュール
への表示データを所謂低電圧差動信号（ＬＶＤＳ）の形
で効率良く送信し、また信号周波数を下げることでＥＭ
Ｉを低減する構成を備えているが、このＬＶＤＳを受信
する液晶表示モジュール側の信号変換器ＬＶＤＳ−Ｒ1
とＬＶＤＳ−Ｒ2は外来ノイズに弱く、ノイズに起因し
て誤動作が発生するという問題がある。
【００１９】図７は従来の液晶表示モジュール側回路構
成を説明するブロック図であって、１はＤ／Ｄ変換器、
２はコモンドライバ、３はゲート電圧生成回路、４はＴ
ＣＯＮ、５はレベルシフタ、６はゲートドライバ、７は
ドレインドライバ、８は階調電圧生成回路、９は受信側
の信号変換器（ＬＶＤＳ−Ｒ）、１０は表示部（ＴＦＴ
−ＬＣＤ）である。なお、ここでは、信号変換器ＬＶＤ
Ｓ−Ｒは二つの信号変換器（ＬＶＤＳ−Ｒ1 とＬＶＤＳ
−Ｒ2 ）の何れか一方の構成のみを示し、またＦＩＬ−
１、ＦＩＬ−２は電源ノイズ遮断フィルタで図中太線は
電源ラインを示す。
成を説明するブロック図であって、１はＤ／Ｄ変換器、
２はコモンドライバ、３はゲート電圧生成回路、４はＴ
ＣＯＮ、５はレベルシフタ、６はゲートドライバ、７は
ドレインドライバ、８は階調電圧生成回路、９は受信側
の信号変換器（ＬＶＤＳ−Ｒ）、１０は表示部（ＴＦＴ
−ＬＣＤ）である。なお、ここでは、信号変換器ＬＶＤ
Ｓ−Ｒは二つの信号変換器（ＬＶＤＳ−Ｒ1 とＬＶＤＳ
−Ｒ2 ）の何れか一方の構成のみを示し、またＦＩＬ−
１、ＦＩＬ−２は電源ノイズ遮断フィルタで図中太線は
電源ラインを示す。
【００２０】図示したように、受信側の信号変換器（Ｌ
ＶＤＳ−Ｒ）９の内部は、基本的には、差動アンプ部９
１、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）部
９２、直並列変換部（Ｓ／Ｐ変換部）９３に分かれてお
り、電源ノイズによる誤動作を起こし易いのはＰＬＬ部
である。
ＶＤＳ−Ｒ）９の内部は、基本的には、差動アンプ部９
１、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）部
９２、直並列変換部（Ｓ／Ｐ変換部）９３に分かれてお
り、電源ノイズによる誤動作を起こし易いのはＰＬＬ部
である。
【００２１】ホストコンピユータに設けた送信側の信号
変換器ＬＶＤＳ−Ｔ1 とＬＶＤＳ−Ｔ2 （ここではＬＶ
ＤＳ−Ｔとして一個のみ示す）から送信されたＬＶＤＳ
信号は液晶表示モジュールに設けたの受信側の信号変換
器ＬＶＤＳ−Ｒ９の差動アンプ部９１に入力し、ＰＬＬ
部９２で発生される基準タイミングに基づいてＳ／Ｐ変
換部９３により並列データとしてＴＣＯＮ４に供給され
る。
変換器ＬＶＤＳ−Ｔ1 とＬＶＤＳ−Ｔ2 （ここではＬＶ
ＤＳ−Ｔとして一個のみ示す）から送信されたＬＶＤＳ
信号は液晶表示モジュールに設けたの受信側の信号変換
器ＬＶＤＳ−Ｒ９の差動アンプ部９１に入力し、ＰＬＬ
部９２で発生される基準タイミングに基づいてＳ／Ｐ変
換部９３により並列データとしてＴＣＯＮ４に供給され
る。
【００２２】ＴＣＯＮ４は、入力した並列データに基づ
いてコモンドライバ２、ゲート電圧生成回路３、レベル
シフタ５、ゲートドライバ６、ドレインドライバ７を制
御し、階調電圧発生回路８の階調出力と共に、表示部で
あるＴＦＴ−ＬＣＤに表示を行う。
いてコモンドライバ２、ゲート電圧生成回路３、レベル
シフタ５、ゲートドライバ６、ドレインドライバ７を制
御し、階調電圧発生回路８の階調出力と共に、表示部で
あるＴＦＴ−ＬＣＤに表示を行う。
【００２３】なお、この構成の動作は既知であるので、
これ以上の詳しい説明は省略する。同図を構成する各回
路ブロックには、電源電圧入力（ここでは３．３Ｖ）お
よびＤ／Ｄ変換器１で生成した複数の直流電圧が図中の
太線で示した電源ラインを介して印加される。
これ以上の詳しい説明は省略する。同図を構成する各回
路ブロックには、電源電圧入力（ここでは３．３Ｖ）お
よびＤ／Ｄ変換器１で生成した複数の直流電圧が図中の
太線で示した電源ラインを介して印加される。
【００２４】電源ラインの入力端にはノイズを遮断する
ためのフィルタＦＩＬ−１が、またＬＶＤＳ−Ｒの電源
入力端にもフィルタＦＩＬ−２が挿入されている。な
お、同様のフィルタはＴＣＯＮ４やＤＤＲ７およびＳＧ
Ｖの電源入力端、その他各回路ブロックの電源入力端に
挿入される場合もある。
ためのフィルタＦＩＬ−１が、またＬＶＤＳ−Ｒの電源
入力端にもフィルタＦＩＬ−２が挿入されている。な
お、同様のフィルタはＴＣＯＮ４やＤＤＲ７およびＳＧ
Ｖの電源入力端、その他各回路ブロックの電源入力端に
挿入される場合もある。
【００２５】図示したように、従来は、信号変換器（Ｌ
ＶＤＳ−Ｒ）９への周辺回路から電源配線を介して回り
込むノイズを遮断するために、その全体を一つの電源分
離用素子（ＥＭＩフィルタ等）であるＦＩＬ−２を設置
して液晶表示装置内の他の回路と電源分離を行ってい
る。
ＶＤＳ−Ｒ）９への周辺回路から電源配線を介して回り
込むノイズを遮断するために、その全体を一つの電源分
離用素子（ＥＭＩフィルタ等）であるＦＩＬ−２を設置
して液晶表示装置内の他の回路と電源分離を行ってい
る。
【００２６】しかし、信号変換器（ＬＶＤＳ−Ｒ）９を
構成するＳ／Ｐ変換部９３はむしろノイズの発生源とな
り、ここから発生するノイズや信号変換器（ＬＶＤＳ−
Ｒ）９内部の他の回路からのノイズがＰＬＬ部９２の誤
動作を誘発するという問題があった。
構成するＳ／Ｐ変換部９３はむしろノイズの発生源とな
り、ここから発生するノイズや信号変換器（ＬＶＤＳ−
Ｒ）９内部の他の回路からのノイズがＰＬＬ部９２の誤
動作を誘発するという問題があった。
【００２７】本発明の目的は、最もノイズの影響を受け
易いＰＬＬ部を、当該信号変換器（ＬＶＤＳ−Ｒ）内部
に存在するノイズ発生源と電源分離することで安定な動
作を行うようにした液晶表示装置を提供することにあ
る。
易いＰＬＬ部を、当該信号変換器（ＬＶＤＳ−Ｒ）内部
に存在するノイズ発生源と電源分離することで安定な動
作を行うようにした液晶表示装置を提供することにあ
る。
【００２８】
【課題を解決するための手段】受信側の信号変換器（Ｌ
ＶＤＳ−Ｒ）の多くは、電源入力ピンが複数設けてあ
り、それぞれの電源ピンは当該信号変換器（ＬＶＤＳ−
Ｒ）の各回路ブロックに独立に電源を供給するようにな
っている。このとき、ＰＬＬ部の電源入力端だけに独立
した電源分離素子（ＥＭＩフィルタなど）を挿入して当
該ＰＬＬ部を構成する他の回路と電源分離する。
ＶＤＳ−Ｒ）の多くは、電源入力ピンが複数設けてあ
り、それぞれの電源ピンは当該信号変換器（ＬＶＤＳ−
Ｒ）の各回路ブロックに独立に電源を供給するようにな
っている。このとき、ＰＬＬ部の電源入力端だけに独立
した電源分離素子（ＥＭＩフィルタなど）を挿入して当
該ＰＬＬ部を構成する他の回路と電源分離する。
【００２９】すなわち、本発明は、ホストコンピユータ
側に表示コントローラから出た表示データを低電圧差動
信号に変換する低電圧差動信号送信器を備え、表示部側
に前記低電圧差動信号送信器から送信された低電圧差動
信号を受信する低電圧差動信号受信器を備え、前記低電
圧差動信号受信器は、それぞれ個別の電源入力端子を持
つ少なくとも差動増幅器とＰＬＬ部および直並列変換部
（Ｓ／Ｐ変換部）をそれぞれ構成する回路ブロックから
なり、前記ＰＬＬ部の電源入力端子に独立した電源分離
用素子を具備したことを特徴とする。
側に表示コントローラから出た表示データを低電圧差動
信号に変換する低電圧差動信号送信器を備え、表示部側
に前記低電圧差動信号送信器から送信された低電圧差動
信号を受信する低電圧差動信号受信器を備え、前記低電
圧差動信号受信器は、それぞれ個別の電源入力端子を持
つ少なくとも差動増幅器とＰＬＬ部および直並列変換部
（Ｓ／Ｐ変換部）をそれぞれ構成する回路ブロックから
なり、前記ＰＬＬ部の電源入力端子に独立した電源分離
用素子を具備したことを特徴とする。
【００３０】これにより、ＰＬＬ部は液晶表示装置内の
他の回路ブロックからだけでなく、信号変換器（ＬＶＤ
Ｓ−Ｒ）内の他の回路ブロックとも電源分離されるの
で、ＰＬＬ部が誤動作する恐れが無くなり、安定した動
作で表示が行われる。
他の回路ブロックからだけでなく、信号変換器（ＬＶＤ
Ｓ−Ｒ）内の他の回路ブロックとも電源分離されるの
で、ＰＬＬ部が誤動作する恐れが無くなり、安定した動
作で表示が行われる。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。
き、実施例を参照して詳細に説明する。
【００３２】図１は本発明による液晶表示モジュール側
回路構成の一実施例を説明するブロック図であって、前
記図７と同様に、１はＤ／Ｄ変換器、２はコモンドライ
バ、３はゲート電圧生成回路、４はＴＣＯＮ、５はレベ
ルシフタ、６はゲートドライバ、７はドレインドライ
バ、８は階調電圧生成回路、９は受信側の信号変換器
（ＬＶＤＳ−Ｒ）、１０は表示部（ＴＦＴ−ＬＣＤ）で
ある。なお、ここでも、信号変換器ＬＶＤＳ−Ｒは二つ
の信号変換器（ＬＶＤＳ−Ｒ1 とＬＶＤＳ−Ｒ2 ）の何
れか一方の構成のみを示し、またＦＩＬ−１、ＦＩＬ−
２、ＦＩＬ−３は電源ノイズ遮断フィルタ、図中太線は
電源ラインを示す。
回路構成の一実施例を説明するブロック図であって、前
記図７と同様に、１はＤ／Ｄ変換器、２はコモンドライ
バ、３はゲート電圧生成回路、４はＴＣＯＮ、５はレベ
ルシフタ、６はゲートドライバ、７はドレインドライ
バ、８は階調電圧生成回路、９は受信側の信号変換器
（ＬＶＤＳ−Ｒ）、１０は表示部（ＴＦＴ−ＬＣＤ）で
ある。なお、ここでも、信号変換器ＬＶＤＳ−Ｒは二つ
の信号変換器（ＬＶＤＳ−Ｒ1 とＬＶＤＳ−Ｒ2 ）の何
れか一方の構成のみを示し、またＦＩＬ−１、ＦＩＬ−
２、ＦＩＬ−３は電源ノイズ遮断フィルタ、図中太線は
電源ラインを示す。
【００３３】図示したように、受信側の信号変換器（Ｌ
ＶＤＳ−Ｒ）９の内部は、基本的には、差動アンプ部９
１、ＰＬＬ部９２、直並列変換部（Ｓ／Ｐ変換部）９３
に分かれている。
ＶＤＳ−Ｒ）９の内部は、基本的には、差動アンプ部９
１、ＰＬＬ部９２、直並列変換部（Ｓ／Ｐ変換部）９３
に分かれている。
【００３４】ホストコンピユータに設けた送信側の信号
変換器ＬＶＤＳ−Ｔから送信されたＬＶＤＳ信号は液晶
表示モジュールに設けた受信側の信号変換器ＬＶＤＳ−
Ｒ９の差動アンプ部９１に入力し、ＰＬＬ部９２で発生
される基準タイミングに基づいてＳ／Ｐ変換部９３によ
り並列データとしてＴＣＯＮ４に供給される。
変換器ＬＶＤＳ−Ｔから送信されたＬＶＤＳ信号は液晶
表示モジュールに設けた受信側の信号変換器ＬＶＤＳ−
Ｒ９の差動アンプ部９１に入力し、ＰＬＬ部９２で発生
される基準タイミングに基づいてＳ／Ｐ変換部９３によ
り並列データとしてＴＣＯＮ４に供給される。
【００３５】ＴＣＯＮ４は、入力した並列データに基づ
いてコモンドライバ２、ゲート電圧生成回路３、レベル
シフタ５、ゲートドライバ６、ドレインドライバ７を制
御し、階調電圧発生回路８の階調出力と共に、表示部で
あるＴＦＴ−ＬＣＤに表示を行う。
いてコモンドライバ２、ゲート電圧生成回路３、レベル
シフタ５、ゲートドライバ６、ドレインドライバ７を制
御し、階調電圧発生回路８の階調出力と共に、表示部で
あるＴＦＴ−ＬＣＤに表示を行う。
【００３６】同図を構成する各回路ブロックには、電源
電圧入力（例えば、３．３Ｖ）およびＤ／Ｄ変換器１で
生成した複数の直流電圧が図中の太線で示した電源ライ
ンを介して印加される。
電圧入力（例えば、３．３Ｖ）およびＤ／Ｄ変換器１で
生成した複数の直流電圧が図中の太線で示した電源ライ
ンを介して印加される。
【００３７】電源ラインの入力端にはノイズを遮断する
ためのフィルタＦＩＬ−１が、またＬＶＤＳ−Ｒの電源
入力端にもフィルタＦＩＬ−２が挿入されている。な
お、同様のフィルタはＴＣＯＮ４やＤＤＲ７およびＳＧ
Ｖの電源入力端、その他各回路ブロックの電源入力端に
挿入される場合もある。
ためのフィルタＦＩＬ−１が、またＬＶＤＳ−Ｒの電源
入力端にもフィルタＦＩＬ−２が挿入されている。な
お、同様のフィルタはＴＣＯＮ４やＤＤＲ７およびＳＧ
Ｖの電源入力端、その他各回路ブロックの電源入力端に
挿入される場合もある。
【００３８】本実施例では、前記低電圧差動信号受信器
である信号変換器ＬＶＤＳ−Ｒ９は、それぞれ個別の電
源入力端子を持つ差動アンプ部９１とＰＬＬ部および直
並列変換部（Ｓ／Ｐ変換部）９３をそれぞれ構成する回
路ブロックからなり、前記ＰＬＬ部９２の電源入力端子
に独立した電源分離用素子ＦＩＬ−３を挿入した。
である信号変換器ＬＶＤＳ−Ｒ９は、それぞれ個別の電
源入力端子を持つ差動アンプ部９１とＰＬＬ部および直
並列変換部（Ｓ／Ｐ変換部）９３をそれぞれ構成する回
路ブロックからなり、前記ＰＬＬ部９２の電源入力端子
に独立した電源分離用素子ＦＩＬ−３を挿入した。
【００３９】これにより、ＰＬＬ部９２は液晶表示装置
内の他の回路ブロック、信号変換器ＬＶＤＳ−Ｒ９内の
他の回路ブロック、特に直並列変換部９３とも電源分離
されるので、ＰＬＬ部９２が誤動作する恐れが無くな
り、安定した動作で表示が行われる。
内の他の回路ブロック、信号変換器ＬＶＤＳ−Ｒ９内の
他の回路ブロック、特に直並列変換部９３とも電源分離
されるので、ＰＬＬ部９２が誤動作する恐れが無くな
り、安定した動作で表示が行われる。
【００４０】図２は本発明による液晶表示モジュールの
各種回路基板の実装する状態の説明図であって、下透明
基板ＳＵＢ１と上透明基板ＳＵＢ２の貼り合わせで成る
液晶表示素子ＰＮＬの下辺に信号線側フレキシブルプリ
ント基板ＦＰＣ２が取り付けされ、開口部ＨＯＰの配列
に沿って液晶表示素子ＰＮＬの裏側に折り込まれる。。
また、左辺に走査線側フレキシブルプリント基板ＦＰＣ
１が取り付けられ、そのコネクタＣＴ３とインターフェ
ース基板ＰＣＢのコネクタＣＴＲ３および信号線側フレ
キシブルプリント基板ＦＰＣ２のコネクタＣＴ４と接続
するコネクタＣＴＲ４とが結合されて、ホストコンピユ
ータからの信号を接続するインターフェースコネクタＣ
Ｔ１、ＴＣＯＮ、および後述する受信側信号変換器（Ｌ
ＶＤＳ−Ｒ）９等を搭載したインターフェース基板ＰＣ
Ｂが取り付けられる。
各種回路基板の実装する状態の説明図であって、下透明
基板ＳＵＢ１と上透明基板ＳＵＢ２の貼り合わせで成る
液晶表示素子ＰＮＬの下辺に信号線側フレキシブルプリ
ント基板ＦＰＣ２が取り付けされ、開口部ＨＯＰの配列
に沿って液晶表示素子ＰＮＬの裏側に折り込まれる。。
また、左辺に走査線側フレキシブルプリント基板ＦＰＣ
１が取り付けられ、そのコネクタＣＴ３とインターフェ
ース基板ＰＣＢのコネクタＣＴＲ３および信号線側フレ
キシブルプリント基板ＦＰＣ２のコネクタＣＴ４と接続
するコネクタＣＴＲ４とが結合されて、ホストコンピユ
ータからの信号を接続するインターフェースコネクタＣ
Ｔ１、ＴＣＯＮ、および後述する受信側信号変換器（Ｌ
ＶＤＳ−Ｒ）９等を搭載したインターフェース基板ＰＣ
Ｂが取り付けられる。
【００４１】液晶表示素子ＰＮＬの表示面側には上偏光
板ＰＯＬ１が貼り合わせられ、その内方に表示領域ＡＲ
が形成される。
板ＰＯＬ１が貼り合わせられ、その内方に表示領域ＡＲ
が形成される。
【００４２】下透明基板の下辺の外縁にはドレインドラ
イバチップＩＣ１が形成され、また左辺の外縁にはゲー
トドライバチップＣＨ２が形成されている。なお、ＦＧ
Ｐはフレームグランドパッド、ＦＨＬは位置合わせ穴で
ある。
イバチップＩＣ１が形成され、また左辺の外縁にはゲー
トドライバチップＣＨ２が形成されている。なお、ＦＧ
Ｐはフレームグランドパッド、ＦＨＬは位置合わせ穴で
ある。
【００４３】図３はインターフェース基板ＰＣＢのより
詳しい平面図であり、ＨＩは電源回路を構成するハイブ
リッドＩＣ、ＬＶＤＳは受信側の信号変換器、ＴＣＯＮ
は信号変換器ＬＶＤＳで変換された表示データにより走
査信号線駆動回路および映像信号線駆動回路を制御して
液晶表示素子ＰＮＬにデータを表示するコントローラ、
ＣＴＲ３は走査線側フレキシブルプリント基板ＦＣＰ１
のコネクタＣＴ３と接続するコネクタ、ＣＴ１はホスト
コンピユータからの各種信号を接続するインターフェー
スコネクタ、ＣＴＲ４は信号線側フレキシブルプリント
基板ＦＰＣ２のコネクタＣＴ４と接続するコネクタ、Ｆ
ＨＬは位置合わせ穴である。なお、図中の矢印は信号の
流れ方向を示す。
詳しい平面図であり、ＨＩは電源回路を構成するハイブ
リッドＩＣ、ＬＶＤＳは受信側の信号変換器、ＴＣＯＮ
は信号変換器ＬＶＤＳで変換された表示データにより走
査信号線駆動回路および映像信号線駆動回路を制御して
液晶表示素子ＰＮＬにデータを表示するコントローラ、
ＣＴＲ３は走査線側フレキシブルプリント基板ＦＣＰ１
のコネクタＣＴ３と接続するコネクタ、ＣＴ１はホスト
コンピユータからの各種信号を接続するインターフェー
スコネクタ、ＣＴＲ４は信号線側フレキシブルプリント
基板ＦＰＣ２のコネクタＣＴ４と接続するコネクタ、Ｆ
ＨＬは位置合わせ穴である。なお、図中の矢印は信号の
流れ方向を示す。
【００４４】このインターフェース基板ＰＣＢは多層の
プリント基板、例えばガラスエポキシの多層基板からな
る。
プリント基板、例えばガラスエポキシの多層基板からな
る。
【００４５】インターフェースコネクタＣＴ１に入力し
たホストコンピユータからの表示データは、信号変換器
ＬＶＤＳで処理し易い形式に変換してコントローラＴＣ
ＯＮに供給する。コントローラＴＣＯＮは走査信号線駆
動回路および映像信号線駆動回路を制御して液晶表示素
子ＰＮＬにデータを表示する。
たホストコンピユータからの表示データは、信号変換器
ＬＶＤＳで処理し易い形式に変換してコントローラＴＣ
ＯＮに供給する。コントローラＴＣＯＮは走査信号線駆
動回路および映像信号線駆動回路を制御して液晶表示素
子ＰＮＬにデータを表示する。
【００４６】この構成例では、インターフェース基板Ｐ
ＣＢ上のインターフェースコネクタＣＴ１とコネクタＣ
ＴＲ４の間に信号変換器ＬＶＤＳ、ＴＣＯＮの順で並べ
て実装され、表示データが矢印方向に流れる。
ＣＢ上のインターフェースコネクタＣＴ１とコネクタＣ
ＴＲ４の間に信号変換器ＬＶＤＳ、ＴＣＯＮの順で並べ
て実装され、表示データが矢印方向に流れる。
【００４７】ハイブリッドＩＣである電源回路Ｈ１は、
コントローラＴＣＯＮ、信号変換器ＬＶＤＳ、ゲートド
ライバチップＩＣ２、およびドレインドライバチップＩ
Ｃ１等に電源を供給する。
コントローラＴＣＯＮ、信号変換器ＬＶＤＳ、ゲートド
ライバチップＩＣ２、およびドレインドライバチップＩ
Ｃ１等に電源を供給する。
【００４８】このインターフェース基板ＰＣＢに搭載さ
れた信号変換器ＬＶＤＳは、前記図１で説明した構成を
有し、当該信号変換器ＬＶＤＳを構成するＰＬＬ部のノ
イズによる誤動作が防止され、安定した表示がなされ
る。
れた信号変換器ＬＶＤＳは、前記図１で説明した構成を
有し、当該信号変換器ＬＶＤＳを構成するＰＬＬ部のノ
イズによる誤動作が防止され、安定した表示がなされ
る。
【００４９】図４は本発明の液晶表示装置を実装した情
報処理装置の一例である可搬型のノートパソコンの説明
図である。
報処理装置の一例である可搬型のノートパソコンの説明
図である。
【００５０】このノートパソコンはキーボード部と表示
部とがヒンジで連結されており、キーボード部にはホス
トコンピユータであるＣＰＵが内蔵され、表示部には本
発明による液晶表示装置が実装されている。
部とがヒンジで連結されており、キーボード部にはホス
トコンピユータであるＣＰＵが内蔵され、表示部には本
発明による液晶表示装置が実装されている。
【００５１】表示部に実装される液晶表示装置は、液晶
表示素子ＰＮＬ、走査信号線側フレキシブルプリント基
板ＦＰＣ１、映像信号線側フレキシブルプリント基板Ｆ
ＰＣ２、本発明による回路構成を有する信号変換器ＬＶ
ＤＳを実装したインターフェース基板ＰＣＢ、インバー
タ電源ＩＶ等から構成される。なお、ＬＰＣはインバー
タ電源ＩＶからバックライト組立体を構成する蛍光管に
給電するランプケーブルである。
表示素子ＰＮＬ、走査信号線側フレキシブルプリント基
板ＦＰＣ１、映像信号線側フレキシブルプリント基板Ｆ
ＰＣ２、本発明による回路構成を有する信号変換器ＬＶ
ＤＳを実装したインターフェース基板ＰＣＢ、インバー
タ電源ＩＶ等から構成される。なお、ＬＰＣはインバー
タ電源ＩＶからバックライト組立体を構成する蛍光管に
給電するランプケーブルである。
【００５２】上記の実施例において、受信側の信号変換
器ＬＶＤＳを構成するＰＬＬ部の電源端子のみにＥＭＩ
フィルタを使用する場合は、信号変換器ＬＶＤＳ全体の
電源端子にＥＭＩフィルタを挿入する場合に比べて定格
電流の小さなフィルタを使用できる。定格電流の小さな
ＥＭＩフィルタは外径寸法が小さいので回路基板の小型
化を図ることが容易であり、同一表示画面サイズであり
ながら外径寸法の小さい液晶表示装置を実現できる。
器ＬＶＤＳを構成するＰＬＬ部の電源端子のみにＥＭＩ
フィルタを使用する場合は、信号変換器ＬＶＤＳ全体の
電源端子にＥＭＩフィルタを挿入する場合に比べて定格
電流の小さなフィルタを使用できる。定格電流の小さな
ＥＭＩフィルタは外径寸法が小さいので回路基板の小型
化を図ることが容易であり、同一表示画面サイズであり
ながら外径寸法の小さい液晶表示装置を実現できる。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
液晶表示部に備える低電圧差動信号変換器の電源ノイズ
に対する耐性を向上でき、安定した画像表示を可能とし
た液晶表示装置を提供することができる。
液晶表示部に備える低電圧差動信号変換器の電源ノイズ
に対する耐性を向上でき、安定した画像表示を可能とし
た液晶表示装置を提供することができる。
【図１】本発明による液晶表示モジュール側回路構成の
一実施例を説明するブロック図である。
一実施例を説明するブロック図である。
【図２】本発明による液晶表示モジュールの各種回路基
板の実装する状態の説明図である。
板の実装する状態の説明図である。
【図３】インターフェース基板ＰＣＢのより詳しい平面
図である。
図である。
【図４】本発明の液晶表示装置を実装した情報処理装置
の一例である可搬型のノートパソコンの説明図である。
の一例である可搬型のノートパソコンの説明図である。
【図５】液晶表示装置の液晶モジュールの等価回路を示
すブロック図である。
すブロック図である。
【図６】ホストコンピユータと液晶表示モジュールのコ
ントローラ部間の表示データの流れの説明図である。
ントローラ部間の表示データの流れの説明図である。
【図７】従来の液晶表示モジュール側回路構成を説明す
るブロック図である。
るブロック図である。
１ Ｄ／Ｄ変換器 ２ コモンドライバ ３ ゲート電圧生成回路 ４ ＴＣＯＮ ５ レベルシフタ ６ ゲートドライバ ７ ドレインドライバ ８ 階調電圧生成回路 ９ 受信側の信号変換器（ＬＶＤＳ−Ｒ） ９１ 差動アンプ部 ９２ ＰＬＬ部 ９３ 直並列変換部（Ｓ／Ｐ変換部） １０ 表示部（ＴＦＴ−ＬＣＤ）。
Claims (1)
- 【請求項１】ホストコンピユータ側に表示コントローラ
から出た表示データを低電圧差動信号に変換する低電圧
差動信号送信器を備え、表示部側に前記低電圧差動信号
送信器から送信された低電圧差動信号を受信する低電圧
差動信号受信器を備えた液晶表示装置において、 前記低電圧差動信号受信器は、それぞれ個別の電源入力
端子を持つ少なくとも差動増幅部とＰＬＬ部および直並
列変換部をそれぞれ構成する回路ブロックからなり、前
記ＰＬＬ部の電源入力端子に独立した電源分離用素子を
具備したことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18122897A JPH1124035A (ja) | 1997-07-07 | 1997-07-07 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18122897A JPH1124035A (ja) | 1997-07-07 | 1997-07-07 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1124035A true JPH1124035A (ja) | 1999-01-29 |
Family
ID=16097057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18122897A Pending JPH1124035A (ja) | 1997-07-07 | 1997-07-07 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1124035A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001265288A (ja) * | 2000-03-15 | 2001-09-28 | Hitachi Ltd | 液晶表示装置 |
| KR100423135B1 (ko) * | 1997-04-10 | 2004-06-16 | 삼성전자주식회사 | 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템 |
| US6894684B2 (en) | 2000-11-18 | 2005-05-17 | Samsung Electronics Co., Ltd. | Computer system and image processing method therefor |
| KR20060078591A (ko) * | 2004-12-31 | 2006-07-05 | 엘지전자 주식회사 | 평판 표시장치의 구동장치 및 방법 |
| KR100618266B1 (ko) | 2005-03-21 | 2006-09-01 | 주식회사 팬택 | Ｌｖｄｓ를 이용한 데이터 송수신 장치 및 그를 이용한휴대용 단말기 및 그 방법 |
| KR100715438B1 (ko) * | 2005-08-05 | 2007-05-09 | 삼성전자주식회사 | 디스플레이장치 |
| KR100768807B1 (ko) * | 2005-08-16 | 2007-10-19 | 주식회사 대우일렉트로닉스 | Ｌｃｄ 패널 구동 제어 방법 |
| US7292215B2 (en) | 2000-05-18 | 2007-11-06 | Hitachi, Ltd. | Liquid crystal display device |
| CN100394260C (zh) * | 2003-04-25 | 2008-06-11 | 株式会社日立显示器 | 显示装置 |
| KR100840673B1 (ko) * | 2001-12-29 | 2008-06-24 | 엘지디스플레이 주식회사 | 평판디스플레이장치 및 구동방법 |
| KR100875348B1 (ko) * | 2001-03-16 | 2008-12-22 | 실리콘 이미지, 인크.(델라웨어주 법인) | 클럭신호 및 데이터신호 결합 |
-
1997
- 1997-07-07 JP JP18122897A patent/JPH1124035A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423135B1 (ko) * | 1997-04-10 | 2004-06-16 | 삼성전자주식회사 | 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템 |
| JP2001265288A (ja) * | 2000-03-15 | 2001-09-28 | Hitachi Ltd | 液晶表示装置 |
| US7292215B2 (en) | 2000-05-18 | 2007-11-06 | Hitachi, Ltd. | Liquid crystal display device |
| US7683874B2 (en) | 2000-05-18 | 2010-03-23 | Hitachi, Ltd. | Liquid crystal display device |
| US6894684B2 (en) | 2000-11-18 | 2005-05-17 | Samsung Electronics Co., Ltd. | Computer system and image processing method therefor |
| KR100875348B1 (ko) * | 2001-03-16 | 2008-12-22 | 실리콘 이미지, 인크.(델라웨어주 법인) | 클럭신호 및 데이터신호 결합 |
| KR100840673B1 (ko) * | 2001-12-29 | 2008-06-24 | 엘지디스플레이 주식회사 | 평판디스플레이장치 및 구동방법 |
| CN100394260C (zh) * | 2003-04-25 | 2008-06-11 | 株式会社日立显示器 | 显示装置 |
| KR20060078591A (ko) * | 2004-12-31 | 2006-07-05 | 엘지전자 주식회사 | 평판 표시장치의 구동장치 및 방법 |
| KR100618266B1 (ko) | 2005-03-21 | 2006-09-01 | 주식회사 팬택 | Ｌｖｄｓ를 이용한 데이터 송수신 장치 및 그를 이용한휴대용 단말기 및 그 방법 |
| KR100715438B1 (ko) * | 2005-08-05 | 2007-05-09 | 삼성전자주식회사 | 디스플레이장치 |
| KR100768807B1 (ko) * | 2005-08-16 | 2007-10-19 | 주식회사 대우일렉트로닉스 | Ｌｃｄ 패널 구동 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6946804B2 (en) | Display device | |
| US7084840B2 (en) | Liquid crystal display device | |
| US7283130B2 (en) | Display device | |
| TW533326B (en) | Liquid crystal display device | |
| US20100097370A1 (en) | Driving System of Liquid Crystal Display | |
| US6819370B2 (en) | Liquid crystal display panel including two PGB for outputting signals to the same conductive wires and a repair line | |
| US9536489B2 (en) | Liquid crystal display | |
| US20080024422A1 (en) | Inverter driving apparatus and liquid crystal display including inverter driving apparatus | |
| US20080084166A1 (en) | Layout configuration of flat display device | |
| US20020050968A1 (en) | Display module | |
| JPH1124035A (ja) | 液晶表示装置 | |
| KR100948375B1 (ko) | 액정 패널 구동회로 및 이를 이용한 액정표시장치 | |
| US8199084B2 (en) | Driving circuit of flat panel display device | |
| US8537096B2 (en) | Connector and a display apparatus having the same | |
| CN110989230A (zh) | 显示装置及电子设备 | |
| CN110320690B (zh) | 一种显示装置 | |
| US20060197459A1 (en) | Layout configuration of flat display device | |
| CN100562913C (zh) | 液晶显示器的驱动系统 | |
| KR100350638B1 (ko) | 저전압신호발생,다중화회로를이용한박막트랜지스터액정표시장치 | |
| WO2021082041A1 (zh) | 双面显示屏及显示装置 | |
| KR20040017504A (ko) | 액정 표시 장치 | |
| KR100246855B1 (ko) | 휴대용 컴퓨터의 lcd모듈 | |
| JP2001022287A (ja) | 平面表示装置 | |
| KR20010030319A (ko) | 소자 구성형 인터페이스 제어 보드를 가진 박막트랜지스터 액정 디스플레이 모듈 및 그러한 모듈을사용하는 액정 디스플레이 장치 | |
| KR20040000211A (ko) | 액정표시장치 |