JPH11238689A - Epitaxial semiconductor wafer - Google Patents

Epitaxial semiconductor wafer

Info

Publication number
JPH11238689A
JPH11238689A JP10126504A JP12650498A JPH11238689A JP H11238689 A JPH11238689 A JP H11238689A JP 10126504 A JP10126504 A JP 10126504A JP 12650498 A JP12650498 A JP 12650498A JP H11238689 A JPH11238689 A JP H11238689A
Authority
JP
Japan
Prior art keywords
layer
type
semiconductor wafer
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10126504A
Other languages
Japanese (ja)
Inventor
Shigeo Yamamoto
重雄 山本
Mitsuhiro Maruyama
光弘 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP10126504A priority Critical patent/JPH11238689A/en
Priority to US09/161,494 priority patent/US6228181B1/en
Publication of JPH11238689A publication Critical patent/JPH11238689A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/545Microcrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an epitaxial semiconductor wafer capable of requiring no accurate mirror grinding, relaxing the quality standard of wafer (flatness, impurity distribution, crystal defect, and the like), greatly lowering the cost, and marked increase in photoelectric conversion, when, it is used in a solar cell. SOLUTION: This epitaxial semiconductor wafer 5 is formed by growing semiconductor layers 3 and 4, having different conductor type and resistivity value on a wafer 1. The wafer comprises a metal silicon relaxing the restriction of composition purity and minute ruggedness, and an insulator. The face of the wafer on which a semiconductor layer is formed is formed in a fine concavo- convex base and the first semiconductor layer is formed by chemical vapor deposition(CVD). A fine concave-convex base is formed on the semiconductor layer firstly formed on the flat wafer, and then the successive semiconductor layers are formed. A reflecting film 6 is formed on an outer most layer of the semiconductor layer, a light reflecting layer is formed in a deep section, and a sandwich composition capturing the incident light is formed in the semiconductor layer conducting a photoelectric conversion.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板面上に異なる
導電型や比抵抗値を有した半導体層を、エピタキシャル
成長によって形成したエピタキシャル半導体ウエーハに
関し、ウエーハの制約を緩和させ低コスト化を図るとと
もに、微細な凹凸表面構造や、入射光を捕捉する構造と
なして、ソーラーセルに最適としたものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an epitaxial semiconductor wafer in which semiconductor layers having different conductivity types and specific resistance values are formed on a substrate surface by epitaxial growth. It has a fine uneven surface structure and a structure for capturing incident light, and is optimal for a solar cell.

【0002】[0002]

【従来の技術】一般に、トランジスタ、IC等のデバイ
スが形成される半導体ウエーハは、結晶半導体基板の純
度を極めて高く調整する必要があり、通常、100Ω・
cmから数百Ω・cm程度の内部抵抗をもつように形成
されている(半導体級シリコン−SG−Si)。
2. Description of the Related Art In general, semiconductor wafers on which devices such as transistors and ICs are formed require extremely high purity of a crystalline semiconductor substrate.
It is formed so as to have an internal resistance of about cm to several hundreds Ω · cm (semiconductor-grade silicon-SG-Si).

【0003】また、トランジスタ等を形成する場合に
は、高い純度に形成された半導体基板表面の鏡面研磨が
必要とされており、当該鏡面研磨面から5μm以内の深
さに相当する部分に、半導体回路を拡散形成するか、又
は、前記鏡面研磨面上に数μmの膜厚でP型或いはN型
の半導体層をエピタキシャル成長させ、そのエピタキシ
ャル層内に半導体回路を形成している。
When a transistor or the like is formed, the surface of a semiconductor substrate formed with high purity needs to be mirror-polished, and a portion corresponding to a depth within 5 μm from the mirror-polished surface is formed. A circuit is formed by diffusion, or a P-type or N-type semiconductor layer having a thickness of several μm is epitaxially grown on the mirror-polished surface, and a semiconductor circuit is formed in the epitaxial layer.

【0004】従来において、半導体ウエーハ表面の鏡面
研磨を行う理由として以下の理由が挙げられる。
Conventionally, mirror polishing of a semiconductor wafer surface is performed for the following reasons.

【0005】(i)PN接合面から拡散回路の底面まで
の距離を一定としないと、PN接合間空乏層容量と拡散
容量の和である接合容量に変化が生じること、また、P
N接合の不純物濃度分布により回路定数が不安定化して
変化が生じ、希望した回路構成にならず、期待した回路
動作が得られないこと。
(I) If the distance from the PN junction surface to the bottom surface of the diffusion circuit is not constant, a change occurs in the junction capacitance which is the sum of the depletion layer capacitance and the diffusion capacitance between the PN junctions.
The circuit constant becomes unstable and changes due to the impurity concentration distribution of the N-junction, and a desired circuit configuration is not obtained and an expected circuit operation cannot be obtained.

【0006】(ii)PN接合面に存在する突発的な凹
凸により生じる容量値、抵抗値の不均一が生じ、回路不
動作を発生すること。
(Ii) Non-uniformity of the capacitance value and the resistance value caused by sudden irregularities existing on the PN junction surface, causing the circuit to malfunction.

【0007】前記(i)及び(ii)に記載した欠陥が
多数生じると、PN接合面で発生した電気が外部に供給
されず、内部で熱となってリークしてしまい、実用にな
らない。
When a large number of defects described in (i) and (ii) occur, the electricity generated at the PN junction surface is not supplied to the outside, but becomes heat inside and leaks, which is not practical.

【0008】以上のような理由から、半導体ウエーハに
おいては、不純物濃度(N型或いはP型不純物濃度)や
酸素濃度を、一定の濃度範囲内にしておく必要がある。
For the above reasons, it is necessary to keep the impurity concentration (N-type or P-type impurity concentration) and the oxygen concentration in the semiconductor wafer within a certain concentration range.

【0009】このため、例えば、CZ法(Czochoralski
Method)によって形成された引上げ結晶体の場合は、
その結晶体の先頭及び末尾部分、合せて15%程度の部
分が、条件を満たさないものとして削除され、残りの部
分が半導体ウエーハとして利用される結果となってい
る。
For this reason, for example, the CZ method (Czochoralski)
In the case of the pulled crystal formed by
About 15% of the head and tail of the crystal, in total, are removed as not satisfying the condition, and the remaining part is used as a semiconductor wafer.

【0010】尚、この引上げ結晶体の上下15%の部分
は、例えば、ソーラーセル用ウエーハ、ウエーハ再生
用、対圧用トランジスタ等の利用に廻されている。
The upper and lower 15% portions of the pulled crystal are used for, for example, a wafer for a solar cell, a transistor for regenerating the wafer, a transistor for counter pressure, and the like.

【0011】また、引上げ結晶体のうち半導体ウエーハ
として利用される部分は、各ウエーハの厚さが約0.5
〜1.0mm程度となるように、ダイヤモンドカッター
やワイヤソーによって、スライス(薄切り)されて利用
に供されている。
The portion of the pulled crystal used as a semiconductor wafer has a thickness of about 0.5% for each wafer.
It is sliced (sliced) by a diamond cutter or a wire saw so as to have a thickness of about 1.0 mm and is used.

【0012】[0012]

【発明が解決しようとする課題】前述のように、CZ法
によって形成された引上げ結晶体の不純物濃度分布の高
い先頭及び末尾部分を削除し、更に、所定厚さにスライ
スして、半導体ウエーハを形成しているため、原材料か
ら得られる製品の量的な割合、つまり高純度結晶体の利
用率は、通常50%程度となり、ウエーハ1枚の製造コ
ストは、ダイヤモンドなみの高価なものとなってしまう
問題があった。
As described above, the leading and trailing portions of the pulled crystal formed by the CZ method having a high impurity concentration distribution are deleted, and further sliced to a predetermined thickness to obtain a semiconductor wafer. Because of the formation, the quantitative ratio of the product obtained from the raw material, that is, the utilization rate of the high-purity crystal is usually about 50%, and the manufacturing cost of one wafer is as expensive as diamond. There was a problem.

【0013】また、ウエーハ表面における不純物濃度
は、ウエーハを大直径化するに伴い、ウエーハ半径方向
に沿って濃度分布が悪化する傾向がある。このため、こ
のような大直径の半導体ウエーハに回路を形成すると、
形成した回路の回路定数が変化してしまう場合があり、
IC用ウエーハにおいては、引上げ結晶の直径が或る程
度、制限されてしまうという問題があった。
The impurity concentration on the surface of the wafer tends to deteriorate along the radial direction of the wafer as the diameter of the wafer increases. Therefore, when a circuit is formed on such a large-diameter semiconductor wafer,
The circuit constant of the formed circuit may change,
In the wafer for IC, there is a problem that the diameter of the pulled crystal is limited to some extent.

【0014】また、引上げ結晶体の重量が100kg以
上になると、結晶体が重すぎて、自重で分解したり、墜
落してしまうおそれがあり、引上げ結晶重量は、100
kg以下に留めなければならないという制限があった。
On the other hand, if the weight of the pulled crystal exceeds 100 kg, the crystal is too heavy and may be decomposed or fall down by its own weight.
There was a restriction that it had to be less than kg.

【0015】また、前記(i)、(ii)に記載したよ
うな欠陥を除去するためには、支持側基板となる半導体
ウエーハ及び絶縁体等の基板表面を、μmオーダーで平
坦に鏡面研磨する必要があり、このため作業工程が煩雑
となり、製造コストが高騰する問題があった。
In order to remove the defects described in the above (i) and (ii), the surfaces of the substrate such as a semiconductor wafer and an insulator serving as a supporting substrate are mirror-polished flat to the order of μm. Therefore, there is a problem that the working process becomes complicated and the manufacturing cost rises.

【0016】すなわち、基板表面に鏡面研磨加工を施し
た結果、鏡面研磨加工を行うのみならず、鏡面研磨した
表面が、規定の許容範囲内か否かの検査工程が、当然必
要なり、これに応じた専用の装置設備や作業時間等を要
していた。
That is, as a result of performing the mirror polishing on the substrate surface, not only the mirror polishing is performed, but also an inspection step for checking whether or not the mirror polished surface is within a specified allowable range is naturally required. Special equipment and work time were required accordingly.

【0017】しかし、前記(i)、(ii)に記載した
ように、半導体ウエーハのうちトランジスタ回路等のデ
バイス形成に必要な箇所は、半導体ウエーハの表面から
深さ数μmの領域部分だけであり、それより深い他の部
分は、半導体回路等のデバイス構成に直接必要はなく、
単に、このデバイス構成部分を支える支持構造としての
役割を果たしているにすぎない。
However, as described in the above (i) and (ii), only a portion of the semiconductor wafer necessary for forming a device such as a transistor circuit is a region having a depth of several μm from the surface of the semiconductor wafer. The other parts deeper than that are not directly necessary for device configuration such as semiconductor circuits,
It merely serves as a support structure for supporting the device components.

【0018】例えば、半導体ウエーハをソーラーセルに
用いる場合は、基板表面から深さ数μm部分の純度のみ
が、問題となる。従って、このような支持構造部分にお
いてまで、高価な高純度半導体ウエーハによって構成す
る必要はないと考えられる。
For example, when a semiconductor wafer is used for a solar cell, only the purity at a depth of several μm from the substrate surface becomes a problem. Therefore, it is considered that it is not necessary to construct such a supporting structure with an expensive high-purity semiconductor wafer.

【0019】その他、半導体ウェーハをソーラーセルに
用いる場合、太陽光から電気への変換効率を向上するた
めには、次の2つの項目が最重要である。
In addition, when a semiconductor wafer is used in a solar cell, the following two items are the most important for improving the conversion efficiency from sunlight to electricity.

【0020】a)光電変換するP−N接合面の実効面積
を拡大すること b)光電変換するP−N接合面における光通過量を増加
すること そこで、本発明は、精密な鏡面研磨を必要とせず、半導
体ウェーハの品質的な規格(平坦度、不純物分布、結晶
欠陥等)を緩和して実質的に歩留まりを向上し、コスト
の大幅な低減を図るとともに、ウェーハ表面、就中、P
−N接合面に積極的に微細な凹凸部を形成することによ
り、光電変換用の面積を増大させ、ソーラーセルとして
の効率向上を図ることを目的とする。
A) Enlarging the effective area of the PN junction surface for photoelectric conversion b) Increasing the amount of light passing through the PN junction surface for photoelectric conversion Therefore, the present invention requires precise mirror polishing. Instead, the quality standards of semiconductor wafers (flatness, impurity distribution, crystal defects, etc.) are relaxed to substantially improve the yield, reduce costs significantly, and reduce the wafer surface,
An object is to increase the area for photoelectric conversion and improve the efficiency as a solar cell by positively forming fine irregularities on the -N junction surface.

【0021】また、光電変換するP−N接合面を、上下
に挟んだ光反射面を生成し、これらの反射面間に入射し
た光を内面反射させることにより、単一の入射光におい
てもP−N接合面の通過回数を増加させて、上記とは異
なる手法で、ソーラーセルとしての変換効率の向上を図
ったものである。
Further, by forming a light reflecting surface sandwiching the PN junction surface for photoelectric conversion vertically, and internally reflecting the light incident between these reflecting surfaces, the P-N junction surface is formed even with a single incident light. The conversion efficiency as a solar cell is improved by a method different from the above by increasing the number of passes through the -N junction surface.

【0022】すなわち、半導体基板における下敷部分
(例えば、P++)とCVD層(例えば、P+)とにおい
て、それぞれの比抵抗値を、その下側の方が小さく、且
つ、異なるように設定すれば、これらの間の接触面は、
両者の抵抗値の違いから、光反射面として機能する。
That is, in the underlying portion (for example, P ++) and the CVD layer (for example, P +) of the semiconductor substrate, the respective specific resistances are set to be lower and different on the lower side. Then the contact surface between them is
It functions as a light reflecting surface due to the difference between the two resistance values.

【0023】また、P−N接合面の上の層(例えばN
層)の上には、反射膜を覆う。
In addition, a layer (for example, N
On the layer), a reflective film is covered.

【0024】従って、図3に示すように、例えば、太陽
光のような入射光は、まず、上部の反射層を通過し、そ
して、P−N接合面を通過する際に、その20%程の光
エネルギーが電気エネルギーに変換され、残りの80%
程の光エネルギーは、P−N接合面を突き抜ける。次
に、この突き抜けた80%程の光エネルギーは、そのま
ま下部の第2光反射面に到達する。そして、この第2光
反射面に到達した80%程の光エネルギーの40%程度
は、反射される。そして、再び、突き抜けた光エネルギ
ーの20%(これは、最初に入射した光エネルギーの6
%程度に相当する)が、P−N接合面で、電気エネルギ
ーに変換される。そして、これ以降にも、このようなP
−N接合面を突き抜けた光の反射運動が繰り返される。
すなわち、P−N接合面を突き抜けた光は、上部の反射
層に到達し、そして、反射層で、P−N接合面に向け
て、反射される。
Therefore, as shown in FIG. 3, for example, incident light such as sunlight first passes through the upper reflective layer, and then, when passing through the PN junction surface, about 20% of that. Light energy is converted to electrical energy, the remaining 80%
Light energy penetrates the PN junction surface. Next, about 80% of the penetrated light energy reaches the lower second light reflection surface as it is. Then, about 40% of about 80% of the light energy reaching the second light reflecting surface is reflected. Then, again, 20% of the penetrated light energy (this is 6% of the first incident light energy)
%) Is converted to electrical energy at the PN junction surface. And after this, such P
The reflection motion of light that has penetrated the -N junction surface is repeated.
That is, the light that has penetrated the PN junction surface reaches the upper reflective layer, and is reflected by the reflective layer toward the PN junction surface.

【0025】この場合、例えば、通常、P++の比抵抗値
は、0.01Ω・cm以下に、P+の比抵抗値は、0.
02〜5Ω・cmに設定され、このような比抵抗値の違
いによって、十分な程度の光反射が行なわれる。
In this case, for example, the resistivity of P ++ is usually 0.01 Ω · cm or less, and the resistivity of P + is 0.1 .OMEGA.cm.
The resistance is set to 02 to 5 Ω · cm, and a sufficient degree of light reflection is performed due to such a difference in specific resistance.

【0026】以上説明したように、入射光を、複数回、
P−N接合面を通過するように構成しているので、この
入射光が有する光エネルギーの30%以上を電力として
変換することができる。これはあたかも、光通信分野等
において、信号伝達用の通信光が、光ファイバー内を、
その径方向においては反射を繰り返しながら、光ファイ
バー長手方向に前進することに似ている。
As described above, incident light is transmitted a plurality of times.
Since it is configured to pass through the PN junction surface, 30% or more of the light energy of the incident light can be converted into electric power. This is as if the communication light for signal transmission in the optical fiber field
It is similar to advancing in the longitudinal direction of the optical fiber while repeating reflection in the radial direction.

【0027】また、半導体構造レベルで、このように入
射光を捕捉して、可能な限り繰り返し光電変換する構成
を実現しているので、工業製品としては、比較的に製作
精度が高く厳密な生産管理下にある半導体製造工程によ
る恩恵を十分に受けることができる。すなわち、本発明
構成によれば、外部的な要因による損傷を受けない限
り、従来よりも向上させた確実且つ安定した光電気変換
の性能発揮を可能とするとともに、一般の半導体デバイ
スと同様に工業製品として半永久的な耐久性を確保する
ことができる。
In addition, since a structure in which incident light is captured and photoelectric conversion is repeated as much as possible at the semiconductor structure level is realized, the production accuracy is relatively high as an industrial product, and strict production is performed. Benefit from controlled semiconductor manufacturing processes can be fully enjoyed. That is, according to the configuration of the present invention, it is possible to reliably and stably perform the performance of photoelectric conversion, which is improved as compared with the conventional one, as long as it is not damaged by an external factor. Semi-permanent durability can be ensured as a product.

【0028】このような2つの構成を併用した場合に
は、これらの2つの作用の相乗効果により、ソーラーセ
ル用半導体ウェーハに於ては、その光―電気変換効率
を、格段に上昇することができる。
When these two configurations are used together, the light-electric conversion efficiency of the semiconductor wafer for a solar cell can be significantly increased by the synergistic effect of these two actions. it can.

【0029】[0029]

【課題を解決するための手段】本願第1請求項に記載し
た発明は、基板面上に異なる導電型や比抵抗値をもつ半
導体層を成長させて形成されるエピタキシャル半導体ウ
エーハにおいて、金属シリコン基板面に微細凹凸のある
上面を形成し、その上に高度に調整された純度をもつP
型或いはN型の結晶又はアモルファス半導体第一層を化
学蒸着(CVD)により形成し、その後、前記形成され
たP型或いはN型の結晶又はアモルファス半導体層とは
反対の型の結晶又はアモルファス半導体第二層を化学蒸
着或いは拡散、イオン注入法により形成する構成のエピ
タキシャル半導体ウエーハである。
According to a first aspect of the present invention, there is provided an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface. Forming a top surface with fine irregularities on the surface, on which P with a highly adjusted purity
Forming a first type of N-type crystal or amorphous semiconductor layer by chemical vapor deposition (CVD), and then forming a first type of crystal or amorphous semiconductor layer opposite to the formed P-type or N-type crystal or amorphous semiconductor layer; This is an epitaxial semiconductor wafer having a structure in which two layers are formed by chemical vapor deposition, diffusion, or ion implantation.

【0030】このように、金属シリコン基板面に微細凹
凸のある上面を形成し、この上面にP(N)型の半導体
層或いはN(P)型の半導体層又は相互に反対の型とな
るアモルファス半導体層を形成することにより、PN接
合面から表面までの距離が一定となるエピタキシャル半
導体ウエーハを形成することができる。このため、容量
値、抵抗値等が均一化し、十分に安定な動作が可能な回
路を形成できるエピタキシャル半導体ウエーハを製作す
ることができる。
As described above, an upper surface having fine irregularities is formed on the surface of the metal silicon substrate, and a P (N) type semiconductor layer, an N (P) type semiconductor layer, or an amorphous type having an opposite type is formed on the upper surface. By forming the semiconductor layer, an epitaxial semiconductor wafer having a constant distance from the PN junction surface to the surface can be formed. For this reason, the capacitance value, the resistance value, and the like can be made uniform, and an epitaxial semiconductor wafer capable of forming a circuit capable of sufficiently stable operation can be manufactured.

【0031】本発明のエピタキシャル半導体ウエーハ
は、従来のように支持基板の純度を問題とせず、また、
支持基板となる金属シリコン基板を精密な鏡面研磨する
必要もないため、実質的歩留まりを向上し、大幅にコス
トの低廉化を図ったエピタキシャル半導体ウエーハを形
成することができる。
The epitaxial semiconductor wafer of the present invention does not make the purity of the supporting substrate a problem as in the prior art.
Since it is not necessary to precisely mirror-polish the metal silicon substrate serving as the supporting substrate, it is possible to form an epitaxial semiconductor wafer with substantially improved yield and significantly reduced cost.

【0032】また、形成されたエピタキシャル半導体ウ
エーハは、微細凹凸面を有するため、従来のように鏡面
研磨されてフラットに形成された半導体ウエーハのP−
N接合面の面積と比較して、50%以上の拡大されたP
−N接合面の面積を得ることができ、これに応じて、光
電変換するP−N接合面の光通過量が増加するので、太
陽光から電気に変換する変換効率の向上が図れ、実用に
適したソーラーセルを提供することが可能となる。
Further, since the formed epitaxial semiconductor wafer has a fine uneven surface, the semiconductor wafer which has been flattened by mirror polishing as in the prior art is used.
50% or more enlarged P compared to the area of N junction
The area of the -N junction surface can be obtained, and accordingly, the amount of light passing through the PN junction surface for photoelectric conversion increases, so that the conversion efficiency of converting sunlight into electricity can be improved, and it becomes practical. It is possible to provide a suitable solar cell.

【0033】本願第2請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成されるエピタキシャル半導体ウエーハにおいて、
絶縁体を支持基板とし、前記絶縁体の上面に微細凹凸面
を形成し、前記微細凹凸面が形成された絶縁体上に高度
に調整された純度を有するP型或いはN型の桔晶又はア
モルファス半導体第一層を化学蒸着(CVD)により形
成し、その後、前記形成されたP型或いはN型の結晶又
はアモルファス半導体層とは反対の型の結晶又はアモル
ファス半導体第二層を化学蒸着(CVD)或いは拡散、
イオン注入法により形成する構成のエピタキシャル半導
体ウエーハである。
According to the second aspect of the present invention, there is provided an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface.
Using an insulator as a support substrate, forming a fine uneven surface on the upper surface of the insulator, and forming a P-type or N-type crystal or amorphous having a highly adjusted purity on the insulator on which the fine uneven surface is formed. A first semiconductor layer is formed by chemical vapor deposition (CVD), and then a second crystal or amorphous semiconductor layer of the opposite type to the formed P-type or N-type crystal or amorphous semiconductor layer is formed by chemical vapor deposition (CVD). Or spread,
This is an epitaxial semiconductor wafer formed by an ion implantation method.

【0034】このように構成すると、支持基板として、
ガラス、セラミック、耐熱プラスチック等の絶縁体を用
いることができ、エピタキシャル半導体ウエーハの製造
コストを極端に低減することができる。
With this configuration, the support substrate
An insulator such as glass, ceramic, or heat-resistant plastic can be used, and the manufacturing cost of the epitaxial semiconductor wafer can be extremely reduced.

【0035】すなわち、金属シリコンを製造するための
大規模な設備用の投資コストや、該設備を稼働させ保守
し維持するための運用コストが、全く不要となる。
In other words, there is no need for investment costs for large-scale equipment for manufacturing metal silicon and for operation costs for operating, maintaining, and maintaining the equipment.

【0036】本願第3請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成されるエピタキシャル半導体ウエーハにおいて、
金属シリコン基板面を平滑化し、前記平滑化した基板面
上に、高度に調整された純度をもつP型或いはN型の結
晶又はアモルファス半導体第一層を化学蒸着(CVD)
により形成し、前記化学蒸着(CVD)により形成され
たP型或いはN型の結晶層に微細凹凸面を形成し、その
後、前記微細凹凸面が形成された層上に、前記P型或い
はN型の結晶層とは反対の型の半導体第二層を化学蒸着
(CVD)或いは拡散、イオン注入法により形成する構
成のエピタキシャル半導体ウエーハである。
According to the third aspect of the present invention, there is provided an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface.
A metal silicon substrate surface is smoothed, and a P-type or N-type crystalline or amorphous semiconductor first layer having a highly adjusted purity is chemically vapor deposited (CVD) on the smoothed substrate surface.
And forming a fine uneven surface on the P-type or N-type crystal layer formed by the chemical vapor deposition (CVD). Then, the P-type or N-type is formed on the layer on which the fine uneven surface is formed. This is an epitaxial semiconductor wafer configured to form a semiconductor second layer of the opposite type to the crystal layer by chemical vapor deposition (CVD), diffusion, or ion implantation.

【0037】このように、CVDにより、P型、N型の
エピタキシャル層、或いはアモルファス半導体のいずれ
かの第一層を形成し、次に、このCVD層に微細凹凸面
を形成し、この微細凹凸面の形成された第一層の上に、
更に前記CVD層とは反対の型となる第二層を、CVD
或いは拡散・イオン注入法等により形成すると、回路形
成に必要となる表面層において、PN接合面から表面ま
での距離が一定となるため、容量値等が均一化され、安
定な回路を有するエピタキシャル半導体ウエーハを形成
することができる。このため、従来のように、高度な純
度を有する支持基板を用いる必要がなくなり、実質的に
歩留まりが向上し、大幅なコストの低廉化を図ることが
できる。
As described above, a first layer of either a P-type or N-type epitaxial layer or an amorphous semiconductor is formed by CVD, and then a fine uneven surface is formed on the CVD layer. On the first layer where the surface was formed,
Further, a second layer having the opposite type to the CVD layer is formed by CVD.
Alternatively, when formed by a diffusion / ion implantation method or the like, the distance from the PN junction surface to the surface is constant in the surface layer necessary for circuit formation, so that the capacitance value and the like are uniform, and an epitaxial semiconductor having a stable circuit is formed. A wafer can be formed. For this reason, it is not necessary to use a supporting substrate having a high degree of purity as in the related art, and the yield can be substantially improved, and the cost can be significantly reduced.

【0038】また、形成されたエピタキシャル半導体ウ
エーハは、微細凹凸面を有しているので、従来のように
フラットに形成された半導体ウエーハ対して、50%以
上に拡大されたP−N接合面の面積を得ることができ、
これに応じて、光電変換するP−N接合面の光通過量が
増加するので、太陽光から電気に変換する変換効率の向
上が図れ、実用に適したソーラーセルを提供することが
可能となる。
Further, since the formed epitaxial semiconductor wafer has a fine uneven surface, the PN junction surface enlarged by 50% or more with respect to the conventional semiconductor wafer formed flat. Area can be obtained,
Accordingly, the amount of light passing through the PN junction surface for photoelectric conversion increases, so that the conversion efficiency of converting sunlight into electricity can be improved, and a solar cell suitable for practical use can be provided. .

【0039】本願第4請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成させるエピタキシャル半導体ウエーハにおいて、
絶縁体基板面を平滑化し、前記平滑化した絶縁体上面に
高度に調整された純度をもつP型或いはN型の結晶又は
アモルファス半導体第一層を化学蒸着(CVD)により
形成し、前記CVDにより形成されたP型或いはN型の
結晶層に微細凹凸面を形成し、その後、前記微細凹凸面
が形成された層上に、前記P型或いはN型の結晶層とは
反対の型の半導体第二層をCVD或いは拡散・イオン注
入法により形成する構成のエピタキシャル半導体ウエー
ハである。
The invention described in claim 4 of the present application is directed to an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface.
An insulator substrate surface is smoothed, and a P-type or N-type crystal or amorphous semiconductor first layer having a highly adjusted purity is formed on the smoothed insulator upper surface by chemical vapor deposition (CVD). Forming a fine uneven surface on the formed P-type or N-type crystal layer, and then forming a semiconductor layer of the opposite type to the P-type or N-type crystal layer on the layer on which the fine uneven surface is formed. This is an epitaxial semiconductor wafer having a structure in which two layers are formed by CVD or diffusion / ion implantation.

【0040】このように、絶縁体を支持基板とする場合
であっても、CVDにより形成された層に微細凹凸面を
形成し、前記微細凹凸面が形成された層に、更に反対の
型となる層を、CVD或いは拡散・イオン注入法により
形成することにより、絶縁体を支持基板として用いるこ
とができ、製造コストを低減したエピタキシャル半導体
ウエーハを形成することができる。
As described above, even when the insulator is used as a support substrate, a fine uneven surface is formed on a layer formed by CVD, and the opposite mold is formed on the layer on which the fine uneven surface is formed. By forming the layer by CVD or diffusion / ion implantation, an insulator can be used as a support substrate, and an epitaxial semiconductor wafer with reduced manufacturing cost can be formed.

【0041】本願第5請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成させるエピタキシャル半導体ウエーハにおいて、
基板上に、高度に調整された純度をもつP型或いはN型
の結晶又はアモルファスの第1の半導体層を、化学蒸着
(CVD)により形成することによって、前記第1の半
導体層と基板との間に、第1の光反射層を形成し、その
後、前記第1の半導体層の層上に、当該第1の半導体層
とは、反対の型のP型或いはN型の結晶又はアモルファ
スの第2の半導体層を生成し、更に、その上に、所定の
反射膜を形成することにより、前記第2の半導体層と光
反射膜との間に、入射光を透過させ、且つ、前記第1の
光反射層からの反射光を、該第1の光反射層側に反射さ
せる第2の光反射層を形成したことを特徴とするエピタ
キシャル半導体ウエーハ。
According to a fifth aspect of the present invention, there is provided an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface.
By forming a P-type or N-type crystalline or amorphous first semiconductor layer having a highly adjusted purity on a substrate by chemical vapor deposition (CVD), the first semiconductor layer and the substrate are separated from each other. In between, a first light-reflecting layer is formed, and then, on the layer of the first semiconductor layer, a P-type or N-type crystal or an amorphous second Forming a second semiconductor layer and further forming a predetermined reflective film thereon to transmit incident light between the second semiconductor layer and the light reflecting film; An epitaxial semiconductor wafer, wherein a second light reflecting layer for reflecting light reflected from the light reflecting layer toward the first light reflecting layer is formed.

【0042】本願第6請求項に記載した発明は、前記請
求項1乃至4記載の発明において、前記基板に形成され
るP−N接合面よりも下層に、第1の光反射層を形成す
るとともに、前記基板に形成されるP−N接合面よりも
上層に、所定の反射膜を形成することにより、入射光を
透過させ、且つ、前記第1の光反射層からの反射光を、
該第1の光反射層側に反射させる第2の光反射層を形成
した構成のエピタキシャル半導体ウエーハである。
According to a sixth aspect of the present invention, in the first to fourth aspects, a first light reflection layer is formed below a PN junction surface formed on the substrate. In addition, by forming a predetermined reflective film in a layer above the PN junction surface formed on the substrate, the incident light is transmitted, and the reflected light from the first light reflective layer is
An epitaxial semiconductor wafer having a structure in which a second light reflecting layer for reflecting light toward the first light reflecting layer is formed.

【0043】このように第5請求項に記載した発明によ
れば、半導体ウエーハの外表面側に、光用の反射膜を設
け、内奥部に反射層を設け、これらの中間に光電変換す
るP−N接合面を設けたサンドイッチ構造としたことに
より、このウエーハをソーラ・セルとして用いる場合に
は、光電変換の効率を、より向上させることが可能とな
る。
According to the fifth aspect of the present invention, a light reflecting film is provided on the outer surface side of the semiconductor wafer, a reflecting layer is provided on the inner back portion, and photoelectric conversion is performed between these. By adopting a sandwich structure provided with a PN junction surface, when this wafer is used as a solar cell, the efficiency of photoelectric conversion can be further improved.

【0044】すなわち、一旦、ソーラ・セルに入射した
太陽光は、この反射膜とセル最深部との間で反射を繰り
返しながらソーラ・セル内に捕捉され、これらの中間に
設けられた光電変換するP−N接合面の通過回数が増加
するので、これに応じて光電変換する変換回数も増加
し、光電変換の効率を、向上させることができる。
That is, the sunlight once incident on the solar cell is trapped in the solar cell while repeating reflection between the reflection film and the deepest part of the cell, and is subjected to photoelectric conversion provided between them. Since the number of times of passing through the PN junction surface increases, the number of times of photoelectric conversion increases accordingly, and the efficiency of photoelectric conversion can be improved.

【0045】また特に、第6請求項に記載した発明にお
いては、a)入射光を捕捉するサンドイッチ構成と、
b)P−N接合面を微細な凹凸面形状にして光変換面積
を増大させた構成との2つの構成を併用したので、これ
らの2つの作用の相乗効果により、ソーラーセル用半導
体ウェーハにおける光―電気変換効率を、格段に上昇さ
せることができる。
More particularly, in the invention described in claim 6, a) a sandwich structure for capturing incident light;
b) Since the PN junction surface is formed into a fine uneven surface shape to increase the light conversion area, the two structures are used in combination. -Electricity conversion efficiency can be significantly increased.

【0046】このように、本発明によれば、支持基板の
純度を問題とせず、また、支持基板の鏡面研磨を不要と
して、容量値、抵抗値等が均一化され、確実且つ安定動
作が可能な回路を形成することが可能なエピタキシャル
半導体ウエーハを製作することができ、製造コストの大
幅な低廉化が図れる。
As described above, according to the present invention, the purity of the support substrate does not matter, the mirror surface polishing of the support substrate is not required, the capacitance value, the resistance value, and the like are made uniform, and reliable and stable operation is possible. Thus, an epitaxial semiconductor wafer capable of forming a simple circuit can be manufactured, and the manufacturing cost can be significantly reduced.

【0047】これとともに、形成されたエピタキシャル
半導体ウエーハは微細凹凸面が形成されているので、太
陽光に対する実効面積を拡大することができ、更に、入
射した太陽光を捕捉する構成としているので、太陽光か
ら電気への変換効率を従来のソーラーセルと比較して大
幅に向上することができる。
At the same time, since the formed epitaxial semiconductor wafer has a fine uneven surface, the effective area with respect to sunlight can be enlarged. The conversion efficiency from light to electricity can be greatly improved as compared with a conventional solar cell.

【0048】[0048]

【発明の実施の形態】以下、本発明を図面に基づいて説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.

【0049】図1(a)〜(d)、図2(e)〜(h)
は、支持基板として純度98%内外の金属シリコン基板
を用いたエピタキシャル半導体ウエーハの形成工程を示
す断面図である。
1 (a) to 1 (d), 2 (e) to 2 (h)
FIG. 4 is a cross-sectional view showing a step of forming an epitaxial semiconductor wafer using a metal silicon substrate having a purity of 98% or outside as a supporting substrate.

【0050】まず、金属シリコン基板の原材となる金属
級シリコンの製造方法を説明する。
First, a method for producing metal-grade silicon as a raw material for a metal silicon substrate will be described.

【0051】金属級シリコン(MG−Si)は通常、炉
床回転式の電気炉に、銅、鉄、アルミニウム等の不純物
の少ないケイ石、オイル、コークス、木炭などの炭材を
所定に配合して投入し、電気炉に備えられたカーボン電
極のアーク放電によって、高温加熱して、これらを融
解、還元した後に、電気炉から取鍋に抽出する。
Metal-grade silicon (MG-Si) is usually prepared by mixing a predetermined amount of carbonaceous material such as silica, oil, coke, and charcoal with little impurities such as copper, iron, and aluminum in a rotary hearth electric furnace. After heating and high-temperature by the arc discharge of the carbon electrode provided in the electric furnace to melt and reduce them, they are extracted from the electric furnace into a ladle.

【0052】これは、例えば、金属シリコン1トン
(t)を得るためには、原材料として、ケイ石2.5ト
ン〜2.7トン、木炭0.6トン、石炭及びオイル、コ
ークス類の混合物0.6〜0.7トン、更にウッド・チ
ップ0.3〜0.5トン、を必要とする。
For example, in order to obtain 1 ton (t) of metallic silicon, as a raw material, 2.5 to 2.7 tons of silica stone, 0.6 tons of charcoal, a mixture of coal and oil, and cokes are used. It requires 0.6-0.7 tons, and 0.3-0.5 tons of wood chips.

【0053】次に、前記取鍋に抽出された、純度98%
内外の金属シリコン(MG−Si)を、そのまま、或い
は導電型不純物を添加した後、一定量を鉄皿の上に落と
し、これを遠心回転させて円板状多結晶に冷却固化し、
円盤状の半導体基板1を得る。
Next, 98% purity extracted in the ladle
The inner and outer metal silicon (MG-Si), as it is or after adding conductive impurities, a certain amount is dropped on an iron plate, which is centrifugally rotated to be cooled and solidified into a disc-shaped polycrystal,
A disk-shaped semiconductor substrate 1 is obtained.

【0054】または、一定量を、石英るつぼ内に注入し
て、徐冷固化或いは引上法によって、概略柱状の多結晶
或いは単結晶インゴットを作り、ワイヤ・ソー或いはダ
イヤモンドカッタ等により切断加工して、円盤状の半導
体基板1を得る。
Alternatively, a predetermined amount is poured into a quartz crucible, and a columnar polycrystalline or single crystal ingot is formed by a slow cooling and solidification method or a pulling method, and cut by a wire saw or a diamond cutter. Then, a disk-shaped semiconductor substrate 1 is obtained.

【0055】すなわち、これらのどちらかで、厚さ5m
m以下、直径180〜500mmの上面平滑状の円盤状
或いは多角形状に形成された半導体基板1が製作される
(図1(a))。
That is, with either of these, a thickness of 5 m
The semiconductor substrate 1 is formed into a disk-shaped or polygonal shape having a smooth upper surface with a diameter of 180 to 500 mm or less (FIG. 1A).

【0056】尚、ソーラーセルとして用いる場合に、こ
の半導体基板1の厚さは、基板の不純物濃度によって異
なるが、その電気的な比抵抗値が、10〜100Ω・c
m程度の場合には、400μm(0.4mm)内外であ
れば良く、9Ω・cm以下の場合には、600μm
(0.6mm)内外であれば良い。
When the semiconductor substrate 1 is used as a solar cell, the thickness of the semiconductor substrate 1 varies depending on the impurity concentration of the substrate.
m and 400 μm (0.4 mm), and 9 Ω · cm or less, 600 μm
(0.6 mm).

【0057】また、本例の半導体基板1の表面は、鏡面
研磨されていないが、ある程度の平坦度に粗研磨されて
いるものとする。
The surface of the semiconductor substrate 1 of this embodiment is not mirror-polished, but is roughly polished to a certain degree of flatness.

【0058】そして、次に、このような半導体基板1の
表面に、微細な凹凸を形成する。
Then, fine irregularities are formed on the surface of the semiconductor substrate 1.

【0059】すなわち、前記半導体基板1を取り出した
後、まず、前記半導体基板1の上面に、所定の細孔を有
するマスク2を形成し(図1(b))、次に、基板用の
エッチング液により、前記マスク2の開孔部表面から深
さ2μm〜3μmに達する凹部1aを半導体基板1の表
面に形成する(図1(c))。そして、最後に、前記マ
スク2だけを、マスク除去用のエッチング液によって除
去すると、半導体基板1の表面には、微細凹凸面1bが
形成されることになる(図1(d))。
That is, after taking out the semiconductor substrate 1, first, a mask 2 having predetermined pores is formed on the upper surface of the semiconductor substrate 1 (FIG. 1 (b)). A concave portion 1a reaching the depth of 2 μm to 3 μm from the surface of the opening of the mask 2 is formed on the surface of the semiconductor substrate 1 with the liquid (FIG. 1C). Then, finally, when only the mask 2 is removed by an etching solution for removing the mask, a fine uneven surface 1b is formed on the surface of the semiconductor substrate 1 (FIG. 1D).

【0060】尚、このように半導体基板1の表面に形成
する凹部1aは、例えば、その径が30μm以上で、そ
の深さが10μm〜15μm程度が好ましい。
It is preferable that the concave portion 1a formed on the surface of the semiconductor substrate 1 has, for example, a diameter of 30 μm or more and a depth of about 10 μm to 15 μm.

【0061】また、本例においては、微細な凹凸を形成
するために、エッチング液によるウエット・エッチング
を用いたが、プラズマ・エッチングを用いても良い。
In this embodiment, wet etching with an etching solution is used to form fine irregularities, but plasma etching may be used.

【0062】そして、前記微細凹凸面1bを有する半導
体基板1を、化学反応を伴う気相成長装置(CVD装
置:Chemical Vapor Depositionを用いた装置)に搬入
し、この半導体基板1の表面に、数10μm以下の厚
さ、好ましくは、厚さ5μm内外のボロン不純物を有す
るP+型の層3を形成する(図2(e))。
Then, the semiconductor substrate 1 having the fine uneven surface 1b is carried into a vapor phase growth apparatus involving chemical reaction (CVD apparatus: an apparatus using Chemical Vapor Deposition). A P + type layer 3 having a boron impurity of a thickness of 10 μm or less, preferably 5 μm or less is formed (FIG. 2E).

【0063】すなわち、好ましくは、ボロン・ドーピン
グによるP+層を、上記CVD法により、5μm内外の
厚みに形成する。
That is, preferably, a P + layer formed by boron doping is formed to a thickness of about 5 μm by the CVD method.

【0064】このCVDの具体例として、例えば、金属
シリコン基板を800〜1100℃に加熱し、モノシラ
ンSiH4や三塩化シランSiHCl3と水素H2との混
合ガスを、金属シリコン基板の表面上に流すことによっ
て、この基板表面に、厚さ1〜10μmの多結晶或いは
単結晶の層を、成長せしめることができる。
As a specific example of this CVD, for example, a metal silicon substrate is heated to 800 to 1100 ° C., and a mixed gas of monosilane SiH 4 or trichloride silane SiHCl 3 and hydrogen H 2 is placed on the surface of the metal silicon substrate. By flowing, a polycrystalline or single-crystal layer having a thickness of 1 to 10 μm can be grown on the substrate surface.

【0065】次に、このように形成したP型の層3と反
対の型となるN型の層4を、その上に形成し(この層4
は、拡散層やイオン・インプランテイション層であって
も良い)、エピタキシャル半導体ウエーハ5を形成する
(図2(f))。
Next, an N-type layer 4 having a shape opposite to that of the P-type layer 3 formed as described above is formed thereon (this layer 4).
May be a diffusion layer or an ion implantation layer), and an epitaxial semiconductor wafer 5 is formed (FIG. 2F).

【0066】尚、このN型の層4は、例えば、リン不純
物を含有した数10μm以下の厚さ、3μm内外の厚さ
であることが好ましい。
The N-type layer 4 preferably has, for example, a thickness of several tens μm or less containing phosphorus impurities and a thickness of about 3 μm.

【0067】すなわち、好ましくは、りん(P)・ドー
ピングによるN+層を、上記CVD法により、3〜5μ
m内外の厚みに形成する。
That is, preferably, the N + layer by phosphorus (P) doping is formed to a thickness of 3 to 5 μm by the CVD method.
m.

【0068】そして更に、高効率のソーラーセルとする
ために、上述したように形成したN型の層4の上に、反
射膜6を形成する(図2(g))。
Further, in order to obtain a high-efficiency solar cell, a reflection film 6 is formed on the N-type layer 4 formed as described above (FIG. 2G).

【0069】すなわち、この反射膜6は、N型の層4の
外面に、蒸着によって、窒化シリコン膜(Si34)或
いは酸化膜(SiO2)を生成することにより、形成し
ている。
That is, the reflection film 6 is formed by forming a silicon nitride film (Si 3 N 4 ) or an oxide film (SiO 2 ) on the outer surface of the N-type layer 4 by vapor deposition.

【0070】尚、反射膜6の膜厚は、3〜5μmの厚さ
が好ましい。
The thickness of the reflection film 6 is preferably 3 to 5 μm.

【0071】従って、この反射膜6は、ソーラーセルに
入射した太陽光が、ソーラーセルとして最深部となるP
型の層3と基板との境界部分によって反射しても、該反
射光をソーラーセルから外に出さないで、P型及びN型
の層3,4内に捕捉する反射膜6となる。
Accordingly, the reflection film 6 is formed so that the sunlight that has entered the solar cell can reach the deepest point of the solar cell.
Even when the light is reflected by the boundary between the mold layer 3 and the substrate, the reflection film 6 is captured in the P-type and N-type layers 3 and 4 without leaving the reflected light from the solar cell.

【0072】すなわち、従来においては、P−N接合面
に於る光の吸収率、つまりフォトン−エレクトロン変換
率(光電変換の効率)は精々20%までであり、残りの
80%の光はP−N接合面を突き抜け、ウエーハ内部で
熱となり、吸収されてしまっていた。
That is, in the prior art, the light absorption rate at the PN junction surface, that is, the photon-electron conversion rate (photoelectric conversion efficiency) is at most 20%, and the remaining 80% of the light is P -N Through the bonding surface, it became heat inside the wafer and was absorbed.

【0073】そこで、本構成によれば、このように光電
変換はP−N接合面で行なわれるので、単一の入射光に
おけるP−N接合面の通過回数を増加させれば、該入射
光による光電変換の変換回数も増加し、格段に変換効率
の向上を図ることができる。
Therefore, according to this configuration, since the photoelectric conversion is performed at the PN junction surface as described above, if the number of times of single incident light passing through the PN junction surface is increased, the incident light is , The number of times of photoelectric conversion is increased, and the conversion efficiency can be remarkably improved.

【0074】すなわち、上述したように、少なくとも、
P−N接合面を挟んで、2つの反射面を生成している。
これは、半導体基板1の下敷部分(P++)とCVD層2
(P+)との接合面が一方の反射面となり、反射膜6が
他の反射面となる。
That is, as described above, at least
Two reflection surfaces are generated with the PN junction surface interposed therebetween.
This is because the underlying portion (P ++) of the semiconductor substrate 1 and the CVD layer 2
The bonding surface with (P +) becomes one reflection surface, and the reflection film 6 becomes another reflection surface.

【0075】尚、半導体基板の下敷部分(P++)とCV
D層(P+)との比抵抗値は、その下側の方が小さく、
且つ、所定に異なるように設定され、これらの間の接触
面は、両者の抵抗値の違いから、上方からの入射光を曲
折し、ある程度反射する。例えば、通常、P++の比抵抗
値は、0.01Ω・cm以下に、P+の比抵抗値は、
0.02〜5Ω・cmに設定され、これによって、十分
な光反射が行なわれる。
The underlay portion (P ++) of the semiconductor substrate and the CV
The specific resistance value with the D layer (P +) is smaller on the lower side,
In addition, the contact surfaces are set so as to be different from each other, and the contact surface between them bends the incident light from above and reflects it to some extent due to the difference in resistance between the two. For example, usually, the specific resistance of P ++ is 0.01 Ω · cm or less, and the specific resistance of P + is
The value is set to 0.02 to 5 Ω · cm, whereby sufficient light reflection is performed.

【0076】従って、図3に示すように、太陽光の如き
入射光は、まず、P−N接合面で、その光エネルギーの
20%程が電気変換され、残りの80%程の光エネルギ
ーはP−N接合面を突き抜けて、下のP++−P+接触層
の反射面に到達し、次に、この反射面によって、その突
き抜けた光エネルギーの50%以上は、P−N接合面に
向けて反射される。そして、この反射光が再びP−N接
合面を通過して、その光エネルギーの20%程度が光電
変換され、突き抜けた残りの光エネルギーが、更に、上
層の反射膜6でP−N接合面に向けて反射され、また再
びP−N接合面を通過して光電変換される。このような
入射光の反射運動は、その光が、各反射面における反射
率やP−N接合面による光電変換率によって、所定に減
衰されるまで、繰り返される。
Therefore, as shown in FIG. 3, for incident light such as sunlight, about 20% of the light energy is first converted at the PN junction surface, and the remaining 80% of the light energy is Through the PN junction, it reaches the reflective surface of the underlying P ++-P + contact layer, which then causes more than 50% of the penetrated light energy to pass through the PN junction. Reflected toward. Then, the reflected light passes through the PN junction surface again, about 20% of the light energy is photoelectrically converted, and the remaining light energy that has passed through is further converted to the PN junction surface by the upper reflective film 6. , And again pass through the PN junction surface to be photoelectrically converted. Such a reflection motion of the incident light is repeated until the light is attenuated to a predetermined degree by the reflectance at each reflection surface or the photoelectric conversion rate at the PN junction surface.

【0077】このように、半導体製造プロセスを用いて
製作される半導体構造レベルで、一旦、半導体内に入射
した光を、その外表面部の反射膜6と、内奥部のP++−
P+接触層の反射面との間で反射させて、捕捉するとと
もに、これらの中間に、光電変換するP−N接合面を設
けた構成としたので、入射光は、必ず複数回、P−N接
合面を通過するので、このP−N接合面による発電量を
増加でき、この入射光が有する光エネルギーの30%以
上を電力として変換することができる。
As described above, at the semiconductor structure level manufactured using the semiconductor manufacturing process, light once entering the semiconductor is reflected by the reflection film 6 on its outer surface and the P ++-
Since the light is reflected and captured between the reflection surface of the P + contact layer and captured, and a PN junction surface for photoelectric conversion is provided in the middle of the reflection, the incident light is always plural times. Since the light passes through the bonding surface, the amount of power generated by the PN bonding surface can be increased, and 30% or more of the light energy of the incident light can be converted into electric power.

【0078】尚、このような光捕捉構造は、フラット面
形状のP−N接合面に適用しても十分な効果を奏するの
みならず、後述するように、半導体ウエーハの支持基板
として、絶縁体を用いたものにも、十分に効果的に適用
することができる。
It should be noted that such a light trapping structure not only exerts a sufficient effect even when applied to a PN junction surface having a flat surface shape, but also has an insulator as a support substrate for a semiconductor wafer, as will be described later. Can be applied sufficiently effectively to those using.

【0079】その後、前記窒化シリコン膜或いは酸化膜
である反射膜6を部分除去して、N型層やP型層と直接
接触する集電電極(アルミニウム)を、網状に付着させ
る。そして、このように集電電極(アルミニウム)8,
9が、それぞれ、N型層の所定箇所と、支持基板の底面
の所定箇所とに接続され、必要な大きさのチップ状に切
出して、0.5〜5Ω・cm程度の電気的な比抵抗値を
有したソーラーセル7として完成する(図2(h))。
Thereafter, the reflecting film 6 which is the silicon nitride film or the oxide film is partially removed, and a collecting electrode (aluminum) which is in direct contact with the N-type layer or the P-type layer is adhered in a net shape. And, in this way, the collecting electrode (aluminum) 8,
9 are respectively connected to a predetermined portion of the N-type layer and a predetermined portion of the bottom surface of the support substrate, cut out into chips of a required size, and have an electrical resistivity of about 0.5 to 5 Ω · cm. The solar cell 7 having a value is completed (FIG. 2 (h)).

【0080】以上説明したように本例によれば、CVD
(化学蒸着)を用いて、基板表面にP型或いはN型の結
晶又はアモルファス半導体層を生成したことにより、基
板表面の形状に拘らず、基板表面に形成した半導体層の
PN接合面から表面までの距離を一定にできるので、従
来のように支持基板の組成的な純度を問題とせず、ま
た、支持基板の精密な鏡面研磨が不要とされ、これらに
よって、大幅なコストの低廉化を図ったエピタキシャル
半導体ウエーハを提供することができる。
As described above, according to this embodiment, the CVD
By producing a P-type or N-type crystalline or amorphous semiconductor layer on the substrate surface using (chemical vapor deposition), regardless of the shape of the substrate surface, from the PN junction surface to the surface of the semiconductor layer formed on the substrate surface Distance can be kept constant, so that the compositional purity of the supporting substrate is not a problem as in the prior art, and precise mirror polishing of the supporting substrate is not required, thereby significantly reducing costs. An epitaxial semiconductor wafer can be provided.

【0081】また、このように基板表面の形状的な制約
が緩和されるので、ソーラーセルとして用いる場合に
は、エピタキシャル半導体ウエーハの基板表面に微細凹
凸面を形成してから半導体層を形成することができ、こ
れにより、従来の鏡面研磨されてフラツトに形成された
半導体ウエーハをソーラーセルとして用いた場合に比
ベ、太陽光を光から電気に変換する実効面積を1.65
倍以上に拡大できる。
Further, since the restriction on the shape of the substrate surface is relaxed as described above, when using as a solar cell, it is necessary to form a fine uneven surface on the substrate surface of the epitaxial semiconductor wafer before forming the semiconductor layer. As a result, the effective area for converting sunlight into light to electricity is 1.65 compared to the case where a conventional mirror-polished semiconductor wafer formed into a flat is used as a solar cell.
Can be expanded more than twice.

【0082】この結果、従来の表面フラットに形成され
た半導体ウエーハの太陽光から電気への変換効率が、1
6〜18%であるのに対し、本例のエピタキシャル半導
体ウエーハにおいては、変換効率が一挙に20%を超
え、25%程度まで向上したソーラーセルを実用に供す
ることができる。
As a result, the conversion efficiency of the conventional semiconductor wafer having a flat surface from sunlight to electricity is 1%.
In contrast to 6 to 18%, in the epitaxial semiconductor wafer of this example, a solar cell whose conversion efficiency exceeds 20% at once and is improved to about 25% can be put to practical use.

【0083】更に、半導体ウエーハの外表面側に、光用
の反射膜を設け、内奥部に反射層を設け、これらの中間
に光電変換するP−N接合面を設けた構成としたことに
より、このウエーハをソーラ・セルとして用いる場合に
は、光電変換の効率を、上記と別な異なる手法で、向上
させることが可能となる。
Further, a light reflecting film is provided on the outer surface side of the semiconductor wafer, a reflecting layer is provided on the inner part, and a PN junction surface for photoelectric conversion is provided in the middle of the reflecting film. When this wafer is used as a solar cell, the efficiency of photoelectric conversion can be improved by another method different from the above.

【0084】すなわち、一旦、ソーラ・セルに入射した
太陽光は、この反射膜とセル最深部との間で反射を繰り
返しながらソーラ・セル内に捕捉され、これらの中間に
設けられた光電変換するP−N接合面の通過回数が増加
するので、これに応じて光電変換する変換回数も増加
し、光電変換の効率を、向上させることができる。
That is, the sunlight once incident on the solar cell is captured in the solar cell while repeating reflection between the reflection film and the deepest part of the cell, and subjected to photoelectric conversion provided between them. Since the number of times of passing through the PN junction surface increases, the number of times of photoelectric conversion increases accordingly, and the efficiency of photoelectric conversion can be improved.

【0085】特に、このように入射光を捕捉する構成
と、P−N接合面を微細な凹凸面形状にして光変換面積
を増大させた構成との2つの構成を併用した場合におい
ては、これらの2つの作用の相乗効果により、ソーラー
セル用半導体ウェーハにおける光―電気変換効率を、格
段に上昇させることができる。
In particular, in the case where the two structures, that is, the structure for capturing the incident light and the structure for increasing the light conversion area by forming the PN junction surface into a fine uneven surface, are used together. Due to the synergistic effect of the two actions described above, the photoelectric conversion efficiency in the semiconductor wafer for a solar cell can be significantly increased.

【0086】図4(a)〜(f)は、エピタキシャル半
導体ウエーハを形成工程の他の具体例を示す断面図であ
る。
FIGS. 4A to 4F are cross-sectional views showing another specific example of a process for forming an epitaxial semiconductor wafer.

【0087】図4に示すように、前述した方法により厚
さ5mm以下、直径約180〜500mmの上面が平滑
な円盤形状に形成された半導体基板11を取鍋から取り
出した後(図4(a))、直ちに気相成長装置に搬入
し、厚さ5μm内外のボロン不純物を有するP型の層1
3を一定の膜厚で形成する(図4(b))。
As shown in FIG. 4, after the semiconductor substrate 11 having a thickness of 5 mm or less and a diameter of about 180 to 500 mm and having a smooth upper surface formed by the above-described method is taken out from the ladle (FIG. 4 (a)). )), Immediately carried into a vapor phase growth apparatus, and a P-type layer 1 having a boron impurity of about 5 μm in thickness and outside.
3 is formed with a constant film thickness (FIG. 4B).

【0088】次に、前記P型の層13の上面に細孔を有
するマスク12を形成し(図4(c))、基板用のエッ
チング液により前記マスク12の開孔部の表面から深さ
2μm〜3μmに達する溝13aをP型の層13に形成
する(図4(d))。その後、前記マスク12をマスク
用のエッチング液によって除去し、P型の層13に微細
凹凸面13bが形成される(図4(e))。
Next, a mask 12 having pores is formed on the upper surface of the P-type layer 13 (FIG. 4C), and a depth from the surface of the opening of the mask 12 with a substrate etching solution. A groove 13a reaching 2 μm to 3 μm is formed in the P-type layer 13 (FIG. 4D). Thereafter, the mask 12 is removed with a mask etchant, and a fine uneven surface 13b is formed on the P-type layer 13 (FIG. 4E).

【0089】次に、前記半導体基板11を、再び気相成
長装置に搬入し、前記P型の層13と反対のN型不純物
(例えば、リン)を含有した一定膜厚、好ましくは約3
μm内外の層14を形成し、エピタキシャル半導体ウエ
ーハ15を形成する(図4(f))。
Next, the semiconductor substrate 11 is transported again into the vapor phase growth apparatus, and has a constant film thickness containing an N-type impurity (for example, phosphorus) opposite to that of the P-type layer 13, preferably about 3
A layer 14 having a thickness of about μm is formed, and an epitaxial semiconductor wafer 15 is formed (FIG. 4F).

【0090】尚、この場合に、N型の層14は、拡散法
やイオン注入法によって形成しても良い。
In this case, the N-type layer 14 may be formed by a diffusion method or an ion implantation method.

【0091】その後、前記反射膜16を部分除去して、
N型層やP型層と直接接触する集電電極(アルミニウ
ム)を、網状に付着させる。そして、このように集電電
極(アルミニウム)18,19が、それぞれ、N型層の
所定箇所と、支持基板の底面の所定箇所とに接続され、
必要な大きさのチップ状に切出されて、上述した具体例
と同様に、0.5〜5Ω・cm程度の電気的な比抵抗値
を有したソーラーセル17として完成する(図4
(g))。
Thereafter, the reflection film 16 is partially removed,
A current collecting electrode (aluminum) that is in direct contact with the N-type layer or the P-type layer is attached in a net shape. Then, the collecting electrodes (aluminum) 18 and 19 are respectively connected to a predetermined portion of the N-type layer and a predetermined portion of the bottom surface of the support substrate, as described above,
It is cut into chips of a required size, and is completed as a solar cell 17 having an electrical specific resistance of about 0.5 to 5 Ω · cm as in the above-described specific example (FIG. 4).
(G)).

【0092】このように、PN接合面から表面まで距離
を一定化できるので、容量値、抵抗値等を均一化でき、
安定な回路を形成可能な実用に適したエピタキシャル半
導体ウエーハを製作することができる。
As described above, since the distance from the PN junction surface to the surface can be made constant, the capacitance value, the resistance value, and the like can be made uniform.
An epitaxial semiconductor wafer suitable for practical use and capable of forming a stable circuit can be manufactured.

【0093】また、ソーラーセルとして用いる場合に
は、微細凹凸面を形成し、PN接合面も微細凹凸面形状
とし、光電変換するPN接合面の面積を拡大できるの
で、変換効率が向上することは前述した通りである。
When used as a solar cell, a fine uneven surface is formed, the PN junction surface is also formed into a fine uneven surface shape, and the area of the PN junction surface for photoelectric conversion can be increased, so that the conversion efficiency can be improved. As described above.

【0094】尚、本例においては、支持基板として金属
シリコンを用いた場合を記載したが、支持基板として、
ガラス、セラミック、耐熱プラスチック等の絶縁体を支
持基板として用いても良く、この場合には、大幅なコス
ト削減が可能となる。
In this embodiment, the case where metal silicon is used as the support substrate has been described.
An insulator such as glass, ceramic, or heat-resistant plastic may be used as the support substrate. In this case, significant cost reduction can be achieved.

【0095】すなわち、このような金属シリコンでは無
い支持基板に、前述したようにP型の層及びN型の層を
形成して、エピタキシャル半導体ウエーハを形成するこ
とが可能である。
That is, it is possible to form an epitaxial semiconductor wafer by forming a P-type layer and an N-type layer on such a support substrate other than metal silicon as described above.

【0096】この結果、支持基板として金属シリコンを
用いた場合には、金属シリコンを製造する大規模な設備
用の投資コストや、該設備を稼働させ保守し維持するた
めの運用コストが必要になるのに対し、ガラス、セラミ
ック、耐熱プラスチック等の絶縁体を支持基板とすれ
ば、これらのコストを大幅に低減できる。
As a result, when metal silicon is used as the supporting substrate, investment costs for large-scale equipment for manufacturing metal silicon and operation costs for operating, maintaining, and maintaining the equipment are required. On the other hand, if an insulator such as glass, ceramic, or heat-resistant plastic is used as the support substrate, these costs can be significantly reduced.

【0097】CVDの具体例として、例えば、絶縁基板
を300〜400℃に加熱し、減圧条件下で、シランS
iH4と水素の混合ガスを流すことによって、多結晶或
いはアモルファス状の結晶層が得られ、これを熱処理し
て、厚さ1〜5μmの多結晶層を形成せしめることがで
きる。
As a specific example of CVD, for example, an insulating substrate is heated to 300 to 400 ° C., and silane S
By flowing a mixed gas of iH 4 and hydrogen, a polycrystalline or amorphous crystalline layer is obtained, which can be heat-treated to form a polycrystalline layer having a thickness of 1 to 5 μm.

【0098】また、前記絶縁体上に、P型、N型の結晶
体或いはアモルファス半導体の層を形成し、この形成し
た層に前述したように微細凹凸面を形成し、前記凹凸面
上に更に、前記層と反対となる型の層を形成して微細凹
凸面を有するエピタキシャル半導体ウエーハを形成する
ことも可能である。
Further, a layer of a P-type or N-type crystal or an amorphous semiconductor is formed on the insulator, and a fine uneven surface is formed on the formed layer as described above. It is also possible to form a layer of the opposite type to the above-mentioned layer to form an epitaxial semiconductor wafer having a fine uneven surface.

【0099】更に、上述した具体例と同様に、本例にお
いては、形成した最外層となるN型の層14の上に、所
定の反射膜を形成して、入射光を半導体層内に捕捉する
ように構成して、さらに高効率のソーラーセルとしても
良い。
Further, as in the above-described specific example, in this example, a predetermined reflection film is formed on the formed outermost N-type layer 14 to capture incident light in the semiconductor layer. So that a more efficient solar cell may be obtained.

【0100】すなわち、N型の層14の外面に、蒸着に
よって、窒化シリコン膜(Si34)或いは酸化膜(S
iO2)を形成する。
That is, on the outer surface of the N-type layer 14, a silicon nitride film (Si 3 N 4 ) or an oxide film (S
iO 2 ).

【0101】また、本例のようにCVDによってPN接
合面を形成する場合であっても、結晶欠陥を伴う場合が
ある。図4は、このような結晶欠陥を伴った半導体ウエ
ーハの一部断面図を示す。
Even when the PN junction surface is formed by CVD as in this example, there may be a case where crystal defects are involved. FIG. 4 shows a partial cross-sectional view of a semiconductor wafer having such crystal defects.

【0102】図4に示すように、化学気相反応によりエ
ピタキシャルした場合であってもPN接合面から表面ま
での距離が一定とならず、膜厚変化による欠陥を生じる
場合がある。図4中、20,21,22は、膜厚変化に
よる欠陥を示す。
As shown in FIG. 4, even when epitaxial growth is performed by a chemical vapor reaction, the distance from the PN junction surface to the surface is not constant, and a defect may occur due to a change in film thickness. In FIG. 4, 20, 21 and 22 indicate defects due to a change in film thickness.

【0103】このような欠陥が生じた場合は、予め半導
体ウエーハの表面を検査測定する段階で、前記欠陥1
6,17,18を、レーザービーム加工やエッチング加
工等により、破壊して無効化すれば、半導体ウエーハと
して実用に供することができる(特にIC用ウエーハに
おいては)。
When such a defect occurs, the defect 1 is determined in advance at the stage of inspecting and measuring the surface of the semiconductor wafer.
If the semiconductor wafers 6, 17, and 18 are destroyed and invalidated by laser beam processing, etching processing, or the like, they can be put to practical use as semiconductor wafers (especially for IC wafers).

【0104】すなわち、ソーラーセル用ではなくIC用
ウエーハにおいては、図6に示すように、多数回路網
(インターネット回路)を形成することにより、前記無
効化した欠陥部分を通らずに他の配線経路を通って、十
分に電気的な情報を伝達することができ、多少の欠陥が
生じた半導体ウエーハの場合であっても、実用に適する
半導体ウエーハとすることができる。
That is, as shown in FIG. 6, in a wafer for IC, not for a solar cell, by forming a multi-circuit network (Internet circuit), another wiring route is not passed through the invalidated defective portion. , Sufficient electrical information can be transmitted, and a semiconductor wafer suitable for practical use can be obtained even if the semiconductor wafer has some defects.

【0105】つまり、このように回路的に不安定な動作
原因となる欠陥部分を、電気回路的に無害化するととも
に、且つこの欠陥部分を迂回して、回路の信号伝達が十
分に行なえるように構成している。
In other words, such a defective portion which causes an unstable operation in a circuit is rendered harmless in an electric circuit, and the signal can be sufficiently transmitted to the circuit by bypassing the defective portion. It is composed.

【0106】図6に示す多数回路網(インターネット回
路)は、半導体ウエーハ上に網目状に張りめぐらせた回
路に多くの集中部分制御部を有する。例えば、同図中に
おいて23は、表示部門、24は記憶部門、25は制御
部門を担当する。このため、同図中の23,24,25
に示す様な集中制御部に情報を伝達する場合は、欠陥破
壊部分Xを避けて、他の部分制御接続ラインから前記各
集中制御部分に情報信号が伝達でき、能動回路を実用に
供することができる。
The multiple circuit network (internet circuit) shown in FIG. 6 has many centralized control units in a circuit stretched in a mesh on a semiconductor wafer. For example, in the figure, 23 is a display section, 24 is a storage section, and 25 is a control section. For this reason, 23, 24, 25 in FIG.
When information is transmitted to the centralized control section as shown in (1), an information signal can be transmitted from the other partial control connection lines to each of the centralized control sections while avoiding the defect destruction portion X, and the active circuit can be put to practical use it can.

【0107】このように、本発明によれば、従来のよう
に支持基板の鏡面研磨を行ったり、支持基板として高純
度の単結晶を用いる必要がないので、大幅に低廉な費用
で製造が可能になるとともに、PN接合面から表面まで
一定距離を有し、欠陥を緩和したエピタキシャル半導体
ウエーハを得ることができる。
As described above, according to the present invention, since it is not necessary to perform mirror polishing of the support substrate or use a high-purity single crystal as the support substrate as in the related art, it is possible to manufacture at a significantly lower cost. In addition, an epitaxial semiconductor wafer having a certain distance from the PN junction surface to the surface and having reduced defects can be obtained.

【0108】また、本発明のエピタキシャル半導体ウエ
ーハは、微細凹凸面を有するように形成されているた
め、鏡面研磨されてフラットに形成された半導体ウエー
ハよりも太陽光に対する実効面積が拡大し、太陽光から
電気への変換効率を、通常の16〜18%に対して25
%程度に向上させたソーラ・セルを供することができ
る。
Further, since the epitaxial semiconductor wafer of the present invention is formed to have a fine uneven surface, the effective area for sunlight is larger than that of a semiconductor wafer polished to a mirror surface and formed flat, and Conversion efficiency from electricity to electricity is 25
% Solar cells can be provided.

【0109】更に、ソーラ・セルとしての最表面の層
に、光用の反射膜を設けたことにより、光電変換の効率
を、さらに向上させることが可能となる。
Furthermore, by providing a light reflecting film on the outermost layer as a solar cell, the efficiency of photoelectric conversion can be further improved.

【0110】すなわち、一旦、ソーラ・セルに入射した
太陽光は、この反射膜とセル最深部との間で反射を繰り
返しながらソーラ・セル内に捕捉され、これらの中間に
設けられた光電変換するP−N接合面の通過回数が増加
するので、これに応じて光電変換する変換回数も増加
し、光電変換の効率を、さらに向上させることができ
る。
That is, the sunlight once incident on the solar cell is captured in the solar cell while repeating reflection between the reflection film and the deepest part of the cell, and photoelectrically provided between the solar cell and the solar cell. Since the number of times of passage through the PN junction surface increases, the number of times of photoelectric conversion increases accordingly, and the efficiency of photoelectric conversion can be further improved.

【0111】この結果、このような2つの構成を併用し
た場合においては、これらの2つの作用の相乗効果によ
り、ソーラーセル用半導体ウェーハにおける光―電気変
換効率を、25%以上に、更に上昇させることができ
る。
As a result, when such two configurations are used in combination, the light-electric conversion efficiency of the semiconductor wafer for a solar cell is further increased to 25% or more by the synergistic effect of these two actions. be able to.

【0112】[0112]

【発明の効果】以上説明したように、本願第1請求項に
記載した発明は、基板面上に異なる導電型や比抵抗値を
もつ半導体層を成長させて形成されるエピタキシャル半
導体ウエーハにおいて、金属シリコン基板面に微細凹凸
のある上面を形成し、その上に高度に調整された純度を
もつP型或いはN型の結晶又はアモルファス半導体第一
層をCVDにより形成し、その後、前記形成されたP型
或いはN型の結晶又はアモルファス半導体層とは反対の
型の結晶又はアモルファス半導体第二層をCVD或いは
拡散・イオン注入法により形成する構成のエピタキシャ
ル半導体ウエーハである。
As described above, the invention described in the first aspect of the present invention relates to an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface. A top surface having fine irregularities is formed on the surface of the silicon substrate, and a P-type or N-type crystal or amorphous semiconductor first layer having a highly adjusted purity is formed thereon by CVD. This is an epitaxial semiconductor wafer having a structure in which a crystal or amorphous semiconductor second layer of a type opposite to a type or N-type crystal or amorphous semiconductor layer is formed by CVD or diffusion / ion implantation.

【0113】このように、金属シリコン基板面に微細凹
凸のある上面を形成し、この上面に、P(N)型な第一
の半導体層を形成し、次に、反対の型のN(P)型な第
二の半導体層又はアモルファス半導体第一層することに
より、PN接合面から表面までの距離が一定となるエピ
タキシャル半導体ウエーハを形成することができる。こ
のため、容量値、抵抗値等が均一化し、安定な回路を有
するエピタキシャル半導体ウエーハが形成される。
As described above, the upper surface having fine irregularities is formed on the surface of the metal silicon substrate, the first semiconductor layer of the P (N) type is formed on the upper surface, and then the N (P) of the opposite type is formed. By using the second semiconductor layer or the first amorphous semiconductor layer, an epitaxial semiconductor wafer having a constant distance from the PN junction surface to the surface can be formed. Therefore, the capacitance value, the resistance value, and the like are made uniform, and an epitaxial semiconductor wafer having a stable circuit is formed.

【0114】本発明のエピタキシャル半導体ウエーハ
は、従来のように支持基板の純度を問題とせず、また、
支持基板となる金属シリコン基板を鏡面研磨する必要も
ないため、実質的歩留まりを向上し、大幅に製造コスト
の低廉化を図ったエピタキシャル半導体ウエーハを形成
することができる。
The epitaxial semiconductor wafer of the present invention does not make the purity of the supporting substrate a problem as in the prior art.
Since it is not necessary to mirror-polish the metal silicon substrate serving as the supporting substrate, it is possible to form an epitaxial semiconductor wafer with substantially improved yield and significantly reduced manufacturing cost.

【0115】また、形成されたエピタキシャル半導体ウ
エーハは、微細凹凸面を有するため、従来のように鏡面
研磨されてフラットに形成された半導体ウエーハの面積
と比較して、太陽光に対する実効面積を拡大することが
でき、太陽光から電気に変換する変換効率の向上を図
り、実用に適したソーラーセルを提供することが可能と
なる。
Further, since the formed epitaxial semiconductor wafer has a fine uneven surface, the effective area with respect to sunlight is increased as compared with the conventional semiconductor wafer which is mirror-polished and formed flat. Thus, the conversion efficiency of converting sunlight into electricity can be improved, and a solar cell suitable for practical use can be provided.

【0116】本願第2請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成されるエピタキシャル半導体ウエーハにおいて、
絶縁体を支持基板とし、前記絶縁体の上面に微細凹凸面
を形成し、前記微細凹凸面が形成された絶縁体上に高度
に調整された純度を有するP型或いはN型の結晶又はア
モルファス半導体第一層をCVDにより形成し、その
後、前記形成されたP型或いはN型の結晶又はアモルフ
ァス半導体層とは反対の型の結晶又はアモルファス半導
体第二層を形成する構成のエピタキシャル半導体ウエー
ハである。
The invention described in the second aspect of the present invention is directed to an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface.
Using an insulator as a support substrate, forming a fine uneven surface on the upper surface of the insulator, and forming a P-type or N-type crystal or amorphous semiconductor having a highly adjusted purity on the insulator on which the fine uneven surface is formed. An epitaxial semiconductor wafer having a configuration in which a first layer is formed by CVD, and thereafter, a crystal or amorphous semiconductor second layer of a type opposite to the formed P-type or N-type crystal or amorphous semiconductor layer is formed.

【0117】このように構成すると、支持基板として、
高純度な多結晶を用いなければいけない制約が解消で
き、より製造が容易な品質の金属シリコンを、基板原料
を用いることができる。この結果、エピタキシャル半導
体ウエーハの製造コストを、極端に低減することができ
る。
With this structure, the supporting substrate
The restriction that high-purity polycrystals must be used can be solved, and metal silicon of a quality that can be more easily manufactured can be used as a substrate material. As a result, the manufacturing cost of the epitaxial semiconductor wafer can be extremely reduced.

【0118】本願第3請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成されるエピタキシャル半導体ウエーハにおいて、
金属シリコン基板面を平滑化し、前記平滑化した基板面
上に、高度に調整された純度をもつP型或いはN型の結
晶又はアモルファス半導体第一層をCVDにより形成
し、前記CVDにより形成されたP型或いはN型の結晶
層に微細凹凸面を形成し、その後、前記微細凹凸面が形
成された層上に、前記P型或いはN型の結晶層とは反対
の型の半導体第二層を形成する構成のエピタキシャル半
導体ウエーハである。
The third aspect of the present invention is directed to an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface.
A metal silicon substrate surface was smoothed, and on the smoothed substrate surface, a P-type or N-type crystal or amorphous semiconductor first layer having a highly adjusted purity was formed by CVD, and formed by the CVD. Forming a fine uneven surface on the P-type or N-type crystal layer, and then forming a second semiconductor layer opposite to the P-type or N-type crystal layer on the layer on which the fine uneven surface is formed. This is an epitaxial semiconductor wafer having a configuration to be formed.

【0119】このような第3請求項の発明によれば、P
型、N型或いはアモルファス半導体等のCVDにより形
成された層を形成して、前記層に微細凹凸面を形成し、
この凹凸面上に更に前記層とは反対の型となる層を、C
VD或いは拡散・イオン注入法により形成すると、回路
形成に必要となる表面層において、PN接合面から表面
までの距離が一定となるため、容量値等が均一化され、
安定な回路を有するエピタキシャル半導体ウエーハを形
成することができる。このため、従来のように、高度な
純度を有する支持基板を用いる必要がなくなり、実質的
に歩留まりが向上し、大幅にコストの低廉化を図ること
ができる。
According to the third aspect of the present invention, P
Forming a layer formed by CVD such as mold, N-type or amorphous semiconductor, forming a fine uneven surface on the layer,
On this uneven surface, a layer having the opposite type to the above layer is further formed by C
When formed by VD or diffusion / ion implantation, the distance from the PN junction surface to the surface is constant in the surface layer necessary for circuit formation, so that the capacitance value and the like are uniformed,
An epitaxial semiconductor wafer having a stable circuit can be formed. For this reason, it is not necessary to use a supporting substrate having a high degree of purity as in the related art, and the yield can be substantially improved, and the cost can be significantly reduced.

【0120】また、形成されたエピタキシャル半導体ウ
エーハは、微細凹凸面を有するため、太陽光から電気に
変換する変換効率を向上したソーラーセルを提供するこ
とができる。
Further, since the formed epitaxial semiconductor wafer has a fine uneven surface, it is possible to provide a solar cell with improved conversion efficiency for converting sunlight into electricity.

【0121】本願第4請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成させるエピタキシャル半導体ウエーハにおいて、
絶縁体基板面を平滑化し、前記平滑化した絶縁体上面に
高度に調整された純度をもつP型或いはN型の結晶又は
アモルファス半導体第一層をCVDにより形成し、前記
CVDにより形成されたP型或いはN型の結晶層に微細
凹凸面を形成し、その後、前記微細凹凸面が形成された
層上に、前記P型或いはN型の結晶層とは反対の型の半
導体第二層をCVD或いは拡散・イオン注入法により形
成する構成のエピタキシャル半導体ウエーハである。
The invention described in claim 4 of the present application is directed to an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface.
An insulator substrate surface is smoothed, a P-type or N-type crystal or amorphous semiconductor first layer having a highly adjusted purity is formed on the smoothed insulator upper surface by CVD, and the P-layer formed by the CVD is formed. Forming a micro-textured surface on the type-N or N-type crystal layer, and then forming a second semiconductor layer opposite to the P-type or N-type crystal layer on the layer on which the micro-textured surface is formed by CVD. Alternatively, it is an epitaxial semiconductor wafer formed by a diffusion / ion implantation method.

【0122】このような第4請求項の発明によれば、絶
縁体を支持基板とする場合であっても、CVDにより形
成された層に、微細凹凸面を形成し、前記微細凹凸面が
形成された層に、更に反対の型となる層を形成すること
により、絶縁体を支持基板として用いることができ、製
造コストを低減したエピタキシャル半導体ウエーハを形
成することができる。
According to the fourth aspect of the present invention, even when the insulator is used as the support substrate, the fine uneven surface is formed on the layer formed by CVD, and the fine uneven surface is formed. By forming a layer of the opposite type on the formed layer, an insulator can be used as a support substrate, and an epitaxial semiconductor wafer with reduced manufacturing cost can be formed.

【0123】本願第5請求項に記載した発明は、基板面
上に異なる導電型や比抵抗値をもつ半導体層を成長させ
て形成させるエピタキシャル半導体ウエーハにおいて、
基板上に、高度に調整された純度をもつP型或いはN型
の結晶又はアモルファスの第1の半導体層を、化学蒸着
(CVD)を用いて形成することにより、前記第1の半
導体層と基板との間に、第1の光反射層を形成し、その
後、前記第1の半導体層の層上に、当該第1の半導体層
とは、反対の型のP型或いはN型の結晶又はアモルファ
スの第2の半導体層を生成し、更に、その上に、所定の
反射膜を形成することにより、前記第2の半導体層と光
反射膜との間に、入射光を透過させ、且つ、前記第1の
光反射層からの反射光を、該第1の光反射層側に反射さ
せる第2の光反射層を形成したことを特徴とするエピタ
キシャル半導体ウエーハ。
According to the fifth aspect of the present invention, there is provided an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface.
By forming a P-type or N-type crystalline or amorphous first semiconductor layer having a highly adjusted purity on a substrate by using chemical vapor deposition (CVD), the first semiconductor layer and the substrate are formed. A first light reflecting layer is formed between the first and second semiconductor layers, and then a P-type or N-type crystal or amorphous of the opposite type is formed on the first semiconductor layer. Generating a second semiconductor layer, and further forming a predetermined reflective film thereon, thereby transmitting incident light between the second semiconductor layer and the light reflective film, and An epitaxial semiconductor wafer having a second light reflection layer formed to reflect light reflected from the first light reflection layer toward the first light reflection layer.

【0124】本願第6請求項に記載した発明は、前記請
求項1乃至4記載の発明において、前記基板に形成され
るP−N接合面よりも下層に、第1の光反射層を形成す
るとともに、前記基板に形成されるP−N接合面よりも
上層に、所定の反射膜を形成することにより、入射光を
透過させ、且つ、前記第1の光反射層からの反射光を、
該第1の光反射層側に反射させる第2の光反射層を形成
した構成のエピタキシャル半導体ウエーハである。
According to a sixth aspect of the present invention, in the first to fourth aspects of the present invention, a first light reflecting layer is formed below a PN junction surface formed on the substrate. In addition, by forming a predetermined reflective film in a layer above the PN junction surface formed on the substrate, the incident light is transmitted, and the reflected light from the first light reflective layer is
An epitaxial semiconductor wafer having a structure in which a second light reflecting layer for reflecting light toward the first light reflecting layer is formed.

【0125】このように第5請求項に記載した発明によ
れば、半導体ウエーハの外表面側に、光用の反射膜を設
け、内奥部に反射層を設け、これらの中間に光電変換す
るP−N接合面を設けたサンドイッチ構造としたことに
より、このウエーハをソーラ・セルとして用いる場合に
は、光電変換の効率を、より向上させることが可能とな
る。
As described above, according to the fifth aspect of the present invention, a light reflecting film is provided on the outer surface side of the semiconductor wafer, a reflecting layer is provided on the inner back portion, and photoelectric conversion is performed between these. By adopting a sandwich structure provided with a PN junction surface, when this wafer is used as a solar cell, the efficiency of photoelectric conversion can be further improved.

【0126】すなわち、一旦、ソーラ・セルに入射した
太陽光は、この反射膜とセル深部の反射面との間で反射
を繰り返しながらソーラ・セル内に捕捉され、これらの
中間に設けられた光電変換するP−N接合面の通過回数
が増加するので、これに応じて光電変換する変換回数も
増加し、光電変換の効率を、向上させることができる。
That is, the solar light once incident on the solar cell is captured in the solar cell while being repeatedly reflected between the reflection film and the reflection surface at the deep part of the cell, and is provided between the solar cell and the solar cell. Since the number of passes through the PN junction surface for conversion increases, the number of conversions for photoelectric conversion also increases accordingly, and the efficiency of photoelectric conversion can be improved.

【0127】また特に、第6請求項に記載した発明にお
いては、a)入射光を捕捉するサンドイッチ構成と、
b)P−N接合面を微細な凹凸面形状にして光変換面積
を増大させた構成との2つの構成を併用したので、これ
らの2つの作用の相乗効果により、ソーラーセル用半導
体ウェーハにおける光―電気変換効率を、格段に上昇さ
せることができる。
In particular, in the invention described in the sixth aspect, a) a sandwich structure for capturing incident light;
b) Since the PN junction surface is formed into a fine uneven surface shape to increase the light conversion area, the two structures are used in combination. -Electricity conversion efficiency can be significantly increased.

【0128】このように、本発明によれば、支持基板の
純度を問題とせず、また、支持基板の鏡面研磨を不要と
して、容量値、抵抗値等が均一化され、確実且つ安定動
作が可能な回路を形成することが可能なエピタキシャル
半導体ウエーハを製作することができ、製造コストの大
幅な低廉化が図れる。
As described above, according to the present invention, the purity of the support substrate does not matter, the mirror surface polishing of the support substrate is unnecessary, the capacitance value, the resistance value, and the like are made uniform, and reliable and stable operation is possible. Thus, an epitaxial semiconductor wafer capable of forming a simple circuit can be manufactured, and the manufacturing cost can be significantly reduced.

【0129】これとともに、形成されたエピタキシャル
半導体ウエーハは微細凹凸面が形成されているので、太
陽光に対する実効面積を拡大することができ、更に、入
射した太陽光を捕捉するサンドイッチ構成としているの
で、太陽光から電気への変換効率を従来のソーラーセル
と比較して大幅に向上することができる。
At the same time, since the formed epitaxial semiconductor wafer has a fine uneven surface, the effective area with respect to sunlight can be enlarged. Further, since the sandwich structure for capturing incident sunlight is adopted, The conversion efficiency from sunlight to electricity can be greatly improved as compared with a conventional solar cell.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の具体例に係り、エピタキシャル半導体
ウエーハを形成する工程の前半を示す断面図である。
FIG. 1 is a cross-sectional view showing a first half of a step of forming an epitaxial semiconductor wafer according to a specific example of the present invention.

【図2】本具体例に係り、エピタキシャル半導体ウエー
ハを形成する工程の後半を示す断面図である。
FIG. 2 is a cross-sectional view showing a latter half of a step of forming an epitaxial semiconductor wafer according to this example.

【図3】本具体例に係り、本例の半導体ウエーハをソー
ラー・セルとして用いた場合に、入射光を捕捉する構成
を示す概念説明図。
FIG. 3 is a conceptual explanatory view showing a configuration for capturing incident light when the semiconductor wafer of this example is used as a solar cell according to this example.

【図4】本発明に係り、エピタキシャル半導体ウエーハ
の形成工程の他の具体例を示す断面図である。
FIG. 4 is a cross-sectional view showing another specific example of a step of forming an epitaxial semiconductor wafer according to the present invention.

【図5】本発明に係り、欠陥を伴う半導体ウエーハの断
面図である。
FIG. 5 is a sectional view of a semiconductor wafer having a defect according to the present invention.

【図6】本発明に係り、多数回路網(インターネット回
路)を示す模式図である。
FIG. 6 is a schematic diagram showing a multi-circuit network (Internet circuit) according to the present invention.

【符号の説明】[Explanation of symbols]

l 金属シリコン基板(支持基板) 1a 凹部 1b 微細凹凸面 2 微細凹凸形成用のマスク 3 層(第一層) 4 層(第二層) 5 エピタキシャル半導体ウエーハ 6 反射膜 7 ソーラーセル 8 集電電極 9 集電電極 11 金属シリコン基板(支持基板) 12 マスク 13 層(第一層) 13a 凹部 13b 微細凹凸面 14 層(第二層) 15 エピタキシャル半導体ウエーハ 16 反射層 17 ソーラーセル 18 集電電極 19 集電電極 20 欠陥部 21 欠陥部 22 欠陥部 23 集中部分制御部(演算部門) 24 集中部分制御部(記憶部門) 25 集中部分制御部(制御部門) 1 metal silicon substrate (supporting substrate) 1a concave portion 1b fine uneven surface 2 mask for forming fine unevenness 3 layer (first layer) 4 layer (second layer) 5 epitaxial semiconductor wafer 6 reflective film 7 solar cell 8 current collecting electrode 9 Current collecting electrode 11 metal silicon substrate (supporting substrate) 12 mask 13 layer (first layer) 13a concave portion 13b fine uneven surface 14 layer (second layer) 15 epitaxial semiconductor wafer 16 reflective layer 17 solar cell 18 current collecting electrode 19 current collecting Electrode 20 Defective part 21 Defective part 22 Defective part 23 Centralized partial control unit (arithmetic department) 24 Centralized partial control unit (storage department) 25 Centralized partial control unit (control department)

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板面上に異なる導電型や比抵抗値をも
つ半導体層を成長させて形成されるエピタキシャル半導
体ウエーハにおいて、 金属シリコン基板面に微細凹凸のある上面を形成し、そ
の上に高度に調整された純度をもつP型或いはN型の結
晶又はアモルファス半導体層を化学蒸着(CVD)によ
り形成し、 その後、前記形成されたP型或いはN型の結晶又はアモ
ルファス半導体層とは反対の型の結晶又はアモルファス
半導体層を形成することを特徴とするエピタキシャル半
導体ウエーハ。
In an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface, an upper surface having fine irregularities is formed on a metal silicon substrate surface, and an advanced surface is formed thereon. A P-type or N-type crystal or amorphous semiconductor layer having a purity adjusted to a predetermined value is formed by chemical vapor deposition (CVD), and then a type opposite to the formed P-type or N-type crystal or amorphous semiconductor layer is formed. An epitaxial semiconductor wafer characterized by forming a crystalline or amorphous semiconductor layer.
【請求項2】 基板面上に異なる導電型や比抵抗値をも
つ半導体層を成長させて形成されるエピタキシャル半導
体ウエーハにおいて、 絶縁体を支持基板とし、前記絶縁体の上面に微細凹凸面
を形成し、 前記微細凹凸面が形成された絶縁体上に高度に調整され
た純度を有するP型或いはN型の結晶又はアモルファス
半導体層を化学蒸着(CVD)により形成し、 その後、前記形成されたP型或いはN型の結晶又はアモ
ルファス半導体層とは反対の型の結晶又はアモルファス
半導体層を形成することを特徴とするエピタキシャル半
導体ウエーハ。
2. An epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface, wherein an insulator is used as a support substrate, and a fine uneven surface is formed on an upper surface of the insulator. Then, a P-type or N-type crystal or amorphous semiconductor layer having a highly adjusted purity is formed by chemical vapor deposition (CVD) on the insulator on which the fine uneven surface is formed. An epitaxial semiconductor wafer characterized by forming a crystal or amorphous semiconductor layer of a type opposite to that of a type or N-type crystal or amorphous semiconductor layer.
【請求項3】 基板面上に異なる導電型や比抵抗値をも
つ半導体層を成長させて形成されるエピタキシャル半導
体ウエーハにおいて、 金属シリコン基板面を平滑化し、 前記平滑化した基板面上に、高度に調整された純度をも
つP型或いはN型の結晶又はアモルファス半導体層を化
学蒸着(CVD)により形成し、 前記化学蒸着(CVD)により形成されたP型或いはN
型の結晶層に微細凹凸面を形成し、 その後、前記微細凹凸面が形成された層上に、前記P型
或いはN型の結晶層とは反対の型の半導体層を形成する
ことを特徴とするエピタキシャル半導体ウエーハ。
3. In an epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface, a metal silicon substrate surface is smoothed, and an advanced silicon wafer is formed on the smoothed substrate surface. A P-type or N-type crystal or amorphous semiconductor layer having an adjusted purity is formed by chemical vapor deposition (CVD), and the P-type or N-type formed by chemical vapor deposition (CVD) is formed.
Forming a fine uneven surface on the type crystal layer, and then forming a semiconductor layer of a type opposite to the P-type or N-type crystal layer on the layer on which the fine uneven surface is formed. Epitaxial semiconductor wafer.
【請求項4】 基板面上に異なる導電型や比抵抗値をも
つ半導体層を成長させて形成させるエピタキシャル半導
体ウエーハにおいて、 絶縁体基板面を平滑化し、 前記平滑化した絶縁体上面に高度に調整された純度をも
つP型或いはN型の結晶又はアモルファス半導体層を化
学蒸着(CVD)により形成し、 前記化学蒸着(CVD)により形成されたP型或いはN
型の結晶層に微細凹凸面を形成し、 その後、前記微細凹凸面が形成された層上に、前記P型
或いはN型の結晶層とは反対の型の半導体層を形成する
ことを特徴とするエピタキシャル半導体ウエーハ。
4. An epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface, wherein the surface of the insulating substrate is smoothed, and the upper surface of the smoothed insulator is highly adjusted. A P-type or N-type crystal or amorphous semiconductor layer having a given purity is formed by chemical vapor deposition (CVD), and the P-type or N-type
Forming a fine uneven surface on the type crystal layer, and then forming a semiconductor layer of a type opposite to the P-type or N-type crystal layer on the layer on which the fine uneven surface is formed. Epitaxial semiconductor wafer.
【請求項5】 基板面上に異なる導電型や比抵抗値をも
つ半導体層を成長させて形成させるエピタキシャル半導
体ウエーハにおいて、 基板上に、高度に調整された純度をもつP型或いはN型
の結晶又はアモルファスの第1の半導体層を、化学蒸着
(CVD)を用いて形成することにより、前記第1の半
導体層と基板との間に、第1の光反射層を形成し、 その後、前記第1の半導体層の層上に、当該第1の半導
体層とは、反対の型のP型或いはN型の結晶又はアモル
ファスの第2の半導体層を生成し、 更に、その上に、所定の反射膜を形成することにより、
前記第2の半導体層と反射膜との間に、入射光を透過さ
せ、且つ、前記第1の光反射層からの反射光を、該第1
の光反射層側に反射させる第2の光反射層を形成したこ
とを特徴とするエピタキシャル半導体ウエーハ。
5. An epitaxial semiconductor wafer formed by growing semiconductor layers having different conductivity types and specific resistance values on a substrate surface, wherein a P-type or N-type crystal having a highly adjusted purity is formed on the substrate. Alternatively, a first light reflecting layer is formed between the first semiconductor layer and the substrate by forming an amorphous first semiconductor layer using chemical vapor deposition (CVD). On the layer of one semiconductor layer, a second semiconductor layer of a P-type or N-type crystal or amorphous of the opposite type to the first semiconductor layer is formed, and a predetermined reflection layer is further formed thereon. By forming a film,
Between the second semiconductor layer and the reflection film, incident light is transmitted, and reflected light from the first light reflection layer is transmitted to the first light reflection layer.
An epitaxial semiconductor wafer, wherein a second light reflecting layer for reflecting light toward the light reflecting layer is formed.
【請求項6】 前記基板に形成されるP−N接合面より
も下層に、第1の光反射層を形成するとともに、 前記基板に形成されるP−N接合面よりも上層に、所定
の反射膜を形成することにより、入射光を透過させ、且
つ、前記第1の光反射層からの反射光を、該第1の光反
射層側に反射させる第2の光反射層を形成したことを特
徴とする請求項1乃至4記載のエピタキシャル半導体ウ
エーハ。
6. A first light reflection layer is formed below a PN junction surface formed on the substrate, and a first light reflection layer is formed above a PN junction surface formed on the substrate. Forming a second light reflection layer that transmits incident light and reflects light reflected from the first light reflection layer toward the first light reflection layer by forming a reflection film; 5. The epitaxial semiconductor wafer according to claim 1, wherein:
JP10126504A 1997-08-08 1998-05-08 Epitaxial semiconductor wafer Pending JPH11238689A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10126504A JPH11238689A (en) 1997-08-08 1998-05-08 Epitaxial semiconductor wafer
US09/161,494 US6228181B1 (en) 1997-10-02 1998-09-28 Making epitaxial semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP21534897 1997-08-08
JP9-270086 1997-10-02
JP9-215348 1997-10-02
JP27008697 1997-10-02
JP10126504A JPH11238689A (en) 1997-08-08 1998-05-08 Epitaxial semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH11238689A true JPH11238689A (en) 1999-08-31

Family

ID=27315336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10126504A Pending JPH11238689A (en) 1997-08-08 1998-05-08 Epitaxial semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH11238689A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510884A (en) * 2001-11-29 2005-04-21 オリジン エナジー ソーラー ピーティーワイ リミテッド Semiconductor texturing process
WO2009016776A1 (en) * 2007-07-31 2009-02-05 Mitsubishi Electric Corporation Method for manufacturing photovoltaic device
JP2009246019A (en) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The Coarse surface making method of semiconductor substrate for solar cell
KR101020961B1 (en) 2008-05-02 2011-03-09 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
US8628991B2 (en) 2010-05-10 2014-01-14 Samsung Display Co., Ltd. Solar cell and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510884A (en) * 2001-11-29 2005-04-21 オリジン エナジー ソーラー ピーティーワイ リミテッド Semiconductor texturing process
WO2009016776A1 (en) * 2007-07-31 2009-02-05 Mitsubishi Electric Corporation Method for manufacturing photovoltaic device
US8039396B2 (en) 2007-07-31 2011-10-18 Mitsubishi Electric Corporation Method for manufacturing photovoltaic device
JP4808271B2 (en) * 2007-07-31 2011-11-02 三菱電機株式会社 Method for manufacturing photovoltaic device
JP2009246019A (en) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The Coarse surface making method of semiconductor substrate for solar cell
KR101020961B1 (en) 2008-05-02 2011-03-09 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
US8263989B2 (en) 2008-05-02 2012-09-11 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8563997B2 (en) 2008-05-02 2013-10-22 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8628991B2 (en) 2010-05-10 2014-01-14 Samsung Display Co., Ltd. Solar cell and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7977220B2 (en) Substrates for silicon solar cells and methods of producing the same
US6228181B1 (en) Making epitaxial semiconductor device
US8129612B2 (en) Method for manufacturing single-crystal silicon solar cell and single-crystal silicon solar cell
US6013872A (en) Directionally solidified, multicrystalline silicon, a process for the production thereof and its use, and solar cells containing this silicon and a process for the production thereof
JP2005159312A (en) Base material of polycrystalline silicon substrate for solar battery, and the polycrystalline silicon substrate for solar battery
US8405183B2 (en) Semiconductor structure
JPH11238689A (en) Epitaxial semiconductor wafer
Eyer et al. Crystalline silicon thin-film (CSiTF) solar cells on SSP and on ceramic substrates
Morikawa et al. Development of high-efficiency thin-film Si solar cells using zone-melting recrystallization
JP2007194513A (en) Manufacturing method for crystal semiconductor particle, and photovoltaic conversion device
JP2002217433A (en) Semiconductor device
JP2020111495A (en) Silicon carbide polycrystalline substrate, method of manufacturing silicon carbide polycrystalline film, and method of manufacturing silicon carbide polycrystalline substrate
Rodot et al. Thin film solar cells using impure polycrystalline silicon
EP4019672A1 (en) Manufacturing method for monocrystalline silicon sheet
Ai et al. Preparation and characterization of Si sheets by renewed SSP technique
JP2009292652A (en) Production method of crystalline silicon grain
Schillinger Crystalline silicon carbide intermediate layers for silicon thin-film solar cells
JP2007173528A (en) Method for manufacturing crystal semiconductor particles, photovoltaic conversion device, and photovoltaic generator
Wang Development of a high performance ultra-thin silicon solar cell on steel substrate
JPH04229664A (en) Photoelectromotive force device and its manufacture
JP2007184496A (en) Crystal semiconductor particle manufacturing method and photoelectric conversion device
JPH09110591A (en) Production of plate-like silicon crystal and solar battery
Poortmans et al. European cluster on high-and intermediate temperature thin-film crystalline Si solar cells R&D: Overview of running projects and underlying roadmap
JPS6262043B2 (en)
TW201135960A (en) Method of eliminating defects and solar cell made by the method