JPH11225471A - スイッチング電源のパルス幅変調回路 - Google Patents
スイッチング電源のパルス幅変調回路Info
- Publication number
- JPH11225471A JPH11225471A JP2453498A JP2453498A JPH11225471A JP H11225471 A JPH11225471 A JP H11225471A JP 2453498 A JP2453498 A JP 2453498A JP 2453498 A JP2453498 A JP 2453498A JP H11225471 A JPH11225471 A JP H11225471A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- power supply
- reference voltage
- photocoupler
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ノイズによる誤動作を低減する。
【解決手段】 エラーアンプ６の入力より前でアナログ
信号を一旦デジタル信号に変換するように構成してあ
る。具体的には、エラーアンプ６の正入力の前に、Ａ／
Ｄコンバータ８および基準電圧を分圧する抵抗１０とデ
ジタルポテンショメータ９を設けた。また、フォトカプ
ラ駆動回路の替わりにＡ／Ｄコンバータを設け、エラー
アンプの正入力の前に基準電圧を分圧する抵抗とデジタ
ルポテンショメータを設けてもよい。
信号を一旦デジタル信号に変換するように構成してあ
る。具体的には、エラーアンプ６の正入力の前に、Ａ／
Ｄコンバータ８および基準電圧を分圧する抵抗１０とデ
ジタルポテンショメータ９を設けた。また、フォトカプ
ラ駆動回路の替わりにＡ／Ｄコンバータを設け、エラー
アンプの正入力の前に基準電圧を分圧する抵抗とデジタ
ルポテンショメータを設けてもよい。
Description
【０００１】
【発明の属する技術分野】この発明はスイッチング電源
のスイッチングパルス幅を決定するパルス幅変調回路を
提案するものである。
のスイッチングパルス幅を決定するパルス幅変調回路を
提案するものである。
【０００２】
【従来の技術】図３は、従来のスイッチングレギュレー
タ電源のパルス幅変調回路を示すものである。１はフォ
トカプラ駆動回路、２はフォトカプラ、３は一端を上記
フォトカプラ２の二次側トランジスタのコレクタに接続
し、他端を接地した第１の抵抗、４は一端を基準電圧源
に接続した第３の抵抗、５は第３の抵抗４に直列に接続
し、他端を接地した第４の抵抗、６はエラーアンプ、７
はエラーアンプ６の出力と三角波を入力とするコンパレ
ータである。
タ電源のパルス幅変調回路を示すものである。１はフォ
トカプラ駆動回路、２はフォトカプラ、３は一端を上記
フォトカプラ２の二次側トランジスタのコレクタに接続
し、他端を接地した第１の抵抗、４は一端を基準電圧源
に接続した第３の抵抗、５は第３の抵抗４に直列に接続
し、他端を接地した第４の抵抗、６はエラーアンプ、７
はエラーアンプ６の出力と三角波を入力とするコンパレ
ータである。
【０００３】次に動作について説明する。図３において
フォトカプラ駆動回路１に入力された電源出力電圧はフ
ォトカプラ２の一次側ダイオードに流れる電流に変換さ
れる。上記フォトカプラ２において上記一次側ダイオー
ドに流れる電流はその値に比例した二次側トランジスタ
に流れる電流に変換される。上記フォトカプラ２の上記
二次側トランジスタに流れる電流は第１の抵抗３を流れ
ることにより上記第１の抵抗３の両端の電圧に変換され
る。第３の抵抗４と第４の抵抗５で基準電圧を分圧して
上記第４の抵抗５の両端に現れる電圧と上記第１の抵抗
３の両端に現れる電圧とをエラーアンプ６で誤差増幅す
る。コンパレータ７は、上記エラーアンプ６の出力電圧
と三角波の電圧とを比較し上記三角波の電圧が上記エラ
ーアンプ６の出力電圧よりも高い期間をＨＩ低い期間を
ＬＯＷとする矩形波を出力する。
フォトカプラ駆動回路１に入力された電源出力電圧はフ
ォトカプラ２の一次側ダイオードに流れる電流に変換さ
れる。上記フォトカプラ２において上記一次側ダイオー
ドに流れる電流はその値に比例した二次側トランジスタ
に流れる電流に変換される。上記フォトカプラ２の上記
二次側トランジスタに流れる電流は第１の抵抗３を流れ
ることにより上記第１の抵抗３の両端の電圧に変換され
る。第３の抵抗４と第４の抵抗５で基準電圧を分圧して
上記第４の抵抗５の両端に現れる電圧と上記第１の抵抗
３の両端に現れる電圧とをエラーアンプ６で誤差増幅す
る。コンパレータ７は、上記エラーアンプ６の出力電圧
と三角波の電圧とを比較し上記三角波の電圧が上記エラ
ーアンプ６の出力電圧よりも高い期間をＨＩ低い期間を
ＬＯＷとする矩形波を出力する。
【０００４】
【発明が解決しようとする課題】従来のスイッチング電
源のパルス幅変調回路は、フォトカプラ駆動回路への電
源出力電圧の入力からコンパレータの矩形波の出力まで
アナログ信号であるため、ノイズにより誤動作を起こす
という問題があった。この発明は上記のような問題点を
解決するためになされたものでノイズによる誤動作を低
減することを目的とする。
源のパルス幅変調回路は、フォトカプラ駆動回路への電
源出力電圧の入力からコンパレータの矩形波の出力まで
アナログ信号であるため、ノイズにより誤動作を起こす
という問題があった。この発明は上記のような問題点を
解決するためになされたものでノイズによる誤動作を低
減することを目的とする。
【０００５】
【課題を解決するための手段】第１の発明によるスイッ
チング電源のパルス幅変調回路は、エラーアンプの正入
力の前に、Ａ／Ｄコンバータおよび基準電圧を分圧する
抵抗とデジタルポテンショメータを設ける構成である。
チング電源のパルス幅変調回路は、エラーアンプの正入
力の前に、Ａ／Ｄコンバータおよび基準電圧を分圧する
抵抗とデジタルポテンショメータを設ける構成である。
【０００６】また、第２の発明によるスイッチング電源
のパルス幅変調回路は、フォトカプラ駆動回路の替わり
にＡ／Ｄコンバータを設け、エラーアンプの正入力の前
に基準電圧を分圧する抵抗とデジタルポテンショメータ
を設ける構成である。
のパルス幅変調回路は、フォトカプラ駆動回路の替わり
にＡ／Ｄコンバータを設け、エラーアンプの正入力の前
に基準電圧を分圧する抵抗とデジタルポテンショメータ
を設ける構成である。
【０００７】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１を示すスイッチング電源のパルス幅変調回
路の構成図であり、図において１〜７は従来のスイッチ
ング電源のパルス幅変調回路と同一のものである。８は
第１の抵抗３の両端の電圧をデジタル信号に変換するＡ
／Ｄコンバータ、９は上記Ａ／Ｄコンバータ８の出力デ
ジタル信号を抵抗値に変換するデジタルポテンショメー
タ、１０は一端を上記デジタルポテンショメータ９に直
列に接続し他端を基準電圧源に接続した第２の抵抗であ
る。
実施の形態１を示すスイッチング電源のパルス幅変調回
路の構成図であり、図において１〜７は従来のスイッチ
ング電源のパルス幅変調回路と同一のものである。８は
第１の抵抗３の両端の電圧をデジタル信号に変換するＡ
／Ｄコンバータ、９は上記Ａ／Ｄコンバータ８の出力デ
ジタル信号を抵抗値に変換するデジタルポテンショメー
タ、１０は一端を上記デジタルポテンショメータ９に直
列に接続し他端を基準電圧源に接続した第２の抵抗であ
る。
【０００８】次に上記のように構成されたスイッチング
電源のパルス幅変調回路の動作について説明する。フォ
トカプラ駆動回路１に入力された電源出力電圧はフォト
カプラ２の一次側ダイオードに流れる電流に変換され
る。上記フォトカプラ２において上記一次側ダイオード
に流れる電流はその値に比例した二次側トランジスタに
流れる電流に変換される。上記フォトカプラ２の上記二
次側トランジスタに流れる電流は第１の抵抗３を流れる
ことにより上記第１の抵抗３の両端の電圧に変換され
る。上記第１の抵抗３の両端に現れた電圧をＡ／Ｄコン
バータ８でデジタル信号に変換し、デジタルポテンショ
メータ９に入力する。上記デジタルポテンショメータ９
は入力されたデジタル信号に対応した抵抗値となる。上
記デジタルポテンショメータ９の抵抗と第２の抵抗１０
で基準電圧を分圧し上記デジタルポテンショメータ９の
両端に現れた電圧と第３の抵抗５の両端に現れた電圧と
をエラーアンプ６で誤差増幅する。コンパレータ７は、
上記エラーアンプ６の出力電圧と三角波の電圧とを比較
し上記三角波の電圧が上記エラーアンプ６の出力電圧よ
りも高い期間をＨＩ低い期間をＬＯＷとする矩形波を出
力する。以上のように、このスイッチング電源のパルス
幅変調回路は、利得が大きくノイズに敏感なエラーアン
プ６の入力の前にＡ／Ｄコンバータ８でアナログ信号を
一旦デジタル信号に変換しているため、ノイズが低減さ
れ誤動作を低減できる。
電源のパルス幅変調回路の動作について説明する。フォ
トカプラ駆動回路１に入力された電源出力電圧はフォト
カプラ２の一次側ダイオードに流れる電流に変換され
る。上記フォトカプラ２において上記一次側ダイオード
に流れる電流はその値に比例した二次側トランジスタに
流れる電流に変換される。上記フォトカプラ２の上記二
次側トランジスタに流れる電流は第１の抵抗３を流れる
ことにより上記第１の抵抗３の両端の電圧に変換され
る。上記第１の抵抗３の両端に現れた電圧をＡ／Ｄコン
バータ８でデジタル信号に変換し、デジタルポテンショ
メータ９に入力する。上記デジタルポテンショメータ９
は入力されたデジタル信号に対応した抵抗値となる。上
記デジタルポテンショメータ９の抵抗と第２の抵抗１０
で基準電圧を分圧し上記デジタルポテンショメータ９の
両端に現れた電圧と第３の抵抗５の両端に現れた電圧と
をエラーアンプ６で誤差増幅する。コンパレータ７は、
上記エラーアンプ６の出力電圧と三角波の電圧とを比較
し上記三角波の電圧が上記エラーアンプ６の出力電圧よ
りも高い期間をＨＩ低い期間をＬＯＷとする矩形波を出
力する。以上のように、このスイッチング電源のパルス
幅変調回路は、利得が大きくノイズに敏感なエラーアン
プ６の入力の前にＡ／Ｄコンバータ８でアナログ信号を
一旦デジタル信号に変換しているため、ノイズが低減さ
れ誤動作を低減できる。
【０００９】実施の形態２．図２はこの発明の実施の形
態２を示すスイッチング電源のパルス幅変調回路の構成
図であり、図において１〜７は従来のスイッチング電源
のパルス幅変調回路と同一のものである。８は電源出力
電圧をデジタル信号に変換するＡ／Ｄコンバータ、９は
第１の抵抗の両端に現れるデジタル信号を抵抗値に変換
するデジタルポテンショメータ、１０は一端を上記デジ
タルポテンショメータ９に直列に接続し他端を基準電圧
源に接続した第２の抵抗である。
態２を示すスイッチング電源のパルス幅変調回路の構成
図であり、図において１〜７は従来のスイッチング電源
のパルス幅変調回路と同一のものである。８は電源出力
電圧をデジタル信号に変換するＡ／Ｄコンバータ、９は
第１の抵抗の両端に現れるデジタル信号を抵抗値に変換
するデジタルポテンショメータ、１０は一端を上記デジ
タルポテンショメータ９に直列に接続し他端を基準電圧
源に接続した第２の抵抗である。
【００１０】次に上記のように構成されたスイッチング
電源のパルス幅変調回路の動作について説明する。電源
出力電圧をＡ／Ｄコンバータ８でデジタル信号に変換
し、フォトカプラ２を介して第１の抵抗３の両端に現れ
るデジタル信号をデジタルポテンショメータ９に入力す
る。上記デジタルポテンショメータ９は入力されたデジ
タル信号に対応した抵抗値となる。上記デジタルポテン
ショメータ９の抵抗と第２の抵抗１０で基準電圧を分圧
し、上記デジタルポテンショメータ９の両端に現れた電
圧と第３の抵抗５の両端に現れた電圧とをエラーアンプ
６で誤差増幅する。コンパレータ７は、上記エラーアン
プ６の出力電圧と三角波の電圧とを比較し上記三角波の
電圧が上記エラーアンプ６の出力電圧よりも高い期間を
ＨＩ低い期間をＬＯＷとする矩形波を出力する。以上の
ように、このスイッチング電源のパルス幅変調回路は、
電源出力電圧のアナログ信号をＡ／Ｄコンバータ８でデ
ジタル信号に変換することにより特性のばらつきの大き
なフォトカプラ２をスイッチとして動作させることがで
きるため、電源の制御特性の設計が容易になるととも
に、利得が大きくノイズに敏感なエラーアンプの入力の
前にアナログ信号を一旦デジタル信号に変換しているた
め、ノイズが低減され誤動作を低減できる。
電源のパルス幅変調回路の動作について説明する。電源
出力電圧をＡ／Ｄコンバータ８でデジタル信号に変換
し、フォトカプラ２を介して第１の抵抗３の両端に現れ
るデジタル信号をデジタルポテンショメータ９に入力す
る。上記デジタルポテンショメータ９は入力されたデジ
タル信号に対応した抵抗値となる。上記デジタルポテン
ショメータ９の抵抗と第２の抵抗１０で基準電圧を分圧
し、上記デジタルポテンショメータ９の両端に現れた電
圧と第３の抵抗５の両端に現れた電圧とをエラーアンプ
６で誤差増幅する。コンパレータ７は、上記エラーアン
プ６の出力電圧と三角波の電圧とを比較し上記三角波の
電圧が上記エラーアンプ６の出力電圧よりも高い期間を
ＨＩ低い期間をＬＯＷとする矩形波を出力する。以上の
ように、このスイッチング電源のパルス幅変調回路は、
電源出力電圧のアナログ信号をＡ／Ｄコンバータ８でデ
ジタル信号に変換することにより特性のばらつきの大き
なフォトカプラ２をスイッチとして動作させることがで
きるため、電源の制御特性の設計が容易になるととも
に、利得が大きくノイズに敏感なエラーアンプの入力の
前にアナログ信号を一旦デジタル信号に変換しているた
め、ノイズが低減され誤動作を低減できる。
【００１１】
【発明の効果】第１の発明によれば、従来電源出力電圧
の入力からコンパレータの矩形波の出力までアナログ信
号であったものを、エラーアンプの直前でデジタル信号
に変換することで、ノイズが低減されノイズによる誤動
作を低減する効果が得られる。
の入力からコンパレータの矩形波の出力までアナログ信
号であったものを、エラーアンプの直前でデジタル信号
に変換することで、ノイズが低減されノイズによる誤動
作を低減する効果が得られる。
【００１２】また、第２の発明によれば、従来電源出力
電圧の入力からコンパレータの矩形波の出力までアナロ
グ信号であったものを、電源出力電圧をデジタル信号に
変換することで、ノイズが低減されノイズによる誤動作
を低減する効果に加えて、電源の制御特性の設計が容易
になる効果が得られる。
電圧の入力からコンパレータの矩形波の出力までアナロ
グ信号であったものを、電源出力電圧をデジタル信号に
変換することで、ノイズが低減されノイズによる誤動作
を低減する効果に加えて、電源の制御特性の設計が容易
になる効果が得られる。
【図１】 この発明によるスイッチング電源のパルス幅
変調回路の実施の形態１を示す図である。
変調回路の実施の形態１を示す図である。
【図２】 この発明によるスイッチング電源のパルス幅
変調回路の実施の形態２を示す図である。
変調回路の実施の形態２を示す図である。
【図３】 従来のスイッチング電源のパルス幅変調回路
を示す構成図である。
を示す構成図である。
１ フォトカプラ駆動回路、２ フォトカプラ、３ 第
１の抵抗、４ 第３の抵抗、５ 第４の抵抗、６ エラ
ーアンプ、７ コンパレータ、８ Ａ／Ｄコンバータ、
９ デジタルポテンショメータ、１０ 第２の抵抗。
１の抵抗、４ 第３の抵抗、５ 第４の抵抗、６ エラ
ーアンプ、７ コンパレータ、８ Ａ／Ｄコンバータ、
９ デジタルポテンショメータ、１０ 第２の抵抗。
Claims (2)
- 【請求項１】 電源出力電圧の値によってフォトカプラ
の一次側ダイオードに流れる電流を制御するフォトカプ
ラ駆動回路と、上記一次側ダイオードを上記フォトカプ
ラ駆動回路に接続し、二次側トランジスタのコレクタを
基準電圧源に接続したフォトカプラと、上記フォトカプ
ラの上記二次側トランジスタのエミッタに一端を接続
し、他端を接地した第１の抵抗と、上記第１の抵抗の両
端に現れる電圧を入力とするＡ／Ｄコンバータと、上記
Ａ／Ｄコンバータの出力を入力とし、一端を接地したデ
ジタルポテンショメータと、上記デジタルポテンショメ
ータの接地されていない一端と直列に接続し、他端を基
準電圧源に接続した第２の抵抗と、一端を基準電圧源に
接続した第３の抵抗と、上記第３の抵抗の基準電圧源に
接続されていない一端と直列に接続し、他端を接地した
第４の抵抗と、上記デジタルポテンショメータの両端に
現れる電圧を正入力とし、上記第４の抵抗の両端に現れ
る電圧を負入力とするエラーアンプと、上記エラーアン
プの出力と三角波を入力とするコンパレータとで構成し
たことを特徴とするスイッチング電源のパルス幅変調回
路。 - 【請求項２】 電源出力電圧をデジタル信号に変換する
Ａ／Ｄコンバータと、一次側ダイオードを上記Ａ／Ｄコ
ンバータの出力端子に接続し、二次側トランジスタのコ
レクタを基準電圧源に接続したフォトカプラと、上記フ
ォトカプラの上記二次側トランジスタのエミッタに一端
を接続し、他端を接地した第１の抵抗と、上記第１の抵
抗の両端に現れるデジタル信号を入力とし、一端を接地
したデジタルポテンショメータと、上記デジタルポテン
ショメータの接地されていない一端と直列に接続し、他
端を基準電圧源に接続した第２の抵抗と、一端を基準電
圧源に接続した第３の抵抗と、上記第３の抵抗の基準電
圧源に接続されていない一端と直列に接続し、他端を接
地した第４の抵抗と、上記デジタルポテンショメータの
両端に現れる電圧を正入力とし、上記第４の抵抗の両端
に現れる電圧を負入力とするエラーアンプと、上記エラ
ーアンプの出力と三角波を入力とするコンパレータとで
構成したことを特徴とするスイッチング電源のパルス幅
変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2453498A JPH11225471A (ja) | 1998-02-05 | 1998-02-05 | スイッチング電源のパルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2453498A JPH11225471A (ja) | 1998-02-05 | 1998-02-05 | スイッチング電源のパルス幅変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11225471A true JPH11225471A (ja) | 1999-08-17 |
Family
ID=12140831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2453498A Pending JPH11225471A (ja) | 1998-02-05 | 1998-02-05 | スイッチング電源のパルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11225471A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526473A (ja) * | 2002-05-16 | 2005-09-02 | ハネウェル・インターナショナル・インコーポレーテッド | 電気的負荷管理センタ |
-
1998
- 1998-02-05 JP JP2453498A patent/JPH11225471A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526473A (ja) * | 2002-05-16 | 2005-09-02 | ハネウェル・インターナショナル・インコーポレーテッド | 電気的負荷管理センタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357713B2 (ja) | ||
| JP2692355B2 (ja) | スイッチング電源装置 | |
| JPH0357712B2 (ja) | ||
| US5043587A (en) | Photocoupler circuit having DC power source in series with detection and switching means | |
| US5534769A (en) | Synchronous rectifying circuit | |
| US4656570A (en) | Self-balancing push-pull square wave converter type of switched power supply | |
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| JPH11225471A (ja) | スイッチング電源のパルス幅変調回路 | |
| JPH08149804A (ja) | スイッチングレギュレータ方式の電源回路 | |
| US5412332A (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
| JPS6225289B2 (ja) | ||
| JPH03100814A (ja) | 定電圧回路 | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JPH0210666Y2 (ja) | ||
| US4272691A (en) | Generating electrical pulses | |
| JPS591007B2 (ja) | パワ−スイツチングトランジスタクドウカイロ | |
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| EP0590716B1 (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
| JP2607193Y2 (ja) | マルチ電源回路 | |
| JP4238546B2 (ja) | 電源装置 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH0317586Y2 (ja) | ||
| JPH048670Y2 (ja) | ||
| JPS5936039Y2 (ja) | スイッチング回路 | |
| JP3044257B2 (ja) | スイッチング素子の駆動装置 |