JPH11220069A - Semiconductor device and its manufacture, circuit board, and/or electronic equipment - Google Patents

Semiconductor device and its manufacture, circuit board, and/or electronic equipment

Info

Publication number
JPH11220069A
JPH11220069A JP10035417A JP3541798A JPH11220069A JP H11220069 A JPH11220069 A JP H11220069A JP 10035417 A JP10035417 A JP 10035417A JP 3541798 A JP3541798 A JP 3541798A JP H11220069 A JPH11220069 A JP H11220069A
Authority
JP
Japan
Prior art keywords
semiconductor device
forming
wiring
resist layer
deformed portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10035417A
Other languages
Japanese (ja)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10035417A priority Critical patent/JPH11220069A/en
Publication of JPH11220069A publication Critical patent/JPH11220069A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

PROBLEM TO BE SOLVED: To effectively absorb thermal stress, by providing an external electrode at a flexible deformation part that is electrically connected to the electrode of a semiconductor element and, at the same time, that is extended by specific length from an active surface in the region of the active surface. SOLUTION: A stress relief layer 16 is formed on an active surface 12a of a semiconductor chip 12 by avoiding an electrode 14, and wiring 18 is formed from the electrode 14 to the stress relief layer 16. A junction part 19 is formed on the wiring 18, and a deformation part 20 with sectional area being smaller than that of the junction part 19 is formed on the junction part 19. The deformation part 20 consists of metal such as copper and vertically rises for the active surface for forming a slender shape in the active surface 12a. Since the deformation part 20 is in the slender shape, it can be flexed. At the tip of the deformation part 20, an external electrode part 22 is formed. The external electrode part 22 is used for electrically connecting a semiconductor device 10 to a packaging substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
The present invention relates to a semiconductor device and a method of manufacturing the same, a circuit board, and an electronic device.

【0002】[0002]

【発明の背景】半導体装置の高密度実装を追求するとベ
アチップ実装が理想的であるが、ベアチップは品質の保
証及び取り扱いが難しいため、パッケージ形態に加工す
ることで対応してきた。
BACKGROUND OF THE INVENTION In pursuit of high-density mounting of a semiconductor device, bare chip mounting is ideal. However, since it is difficult to guarantee the quality and handle the bare chip, it has been dealt with by processing it into a package.

【0003】例えば、チップサイズに近いCSP( Chi
p Size/Scale Package)が開発されている。
[0003] For example, a CSP (Chi
p Size / Scale Package) has been developed.

【0004】各種形態にて開発されているCSP型の半
導体装置の中で、1つの形態として、半導体チップの能
動面側にパターニングされたフレキシブル基板が設けら
れており、このフレキシブル基板に複数の外部電極が形
成されているものがある。また、半導体チップの能動面
とフレキシブル基板との間に樹脂を注入して、熱ストレ
スの吸収を図ることも知られている。なお、特開平7−
297236号公報には、フレキシブル基板としてフィ
ルムキャリアテープを用いることが記載されている。
Among the CSP type semiconductor devices developed in various forms, as one form, a flexible substrate patterned on the active surface side of a semiconductor chip is provided, and a plurality of external substrates are provided on the flexible substrate. Some have electrodes formed thereon. It is also known to inject resin between the active surface of the semiconductor chip and the flexible substrate to absorb thermal stress. Note that Japanese Patent Application Laid-Open
Japanese Patent Laid-Open No. 297236 describes that a film carrier tape is used as a flexible substrate.

【0005】しかしながら、半導体チップの能動面とフ
レキシブル基板との間に注入される樹脂は、極めて薄い
ために十分な熱ストレスの吸収がなされていなかった。
However, since the resin injected between the active surface of the semiconductor chip and the flexible substrate is extremely thin, sufficient absorption of thermal stress has not been achieved.

【0006】本発明は、この問題点を解決するものであ
り、その目的は、熱ストレスを効果的に吸収することが
できる半導体装置及びその製造方法、回路基板並びに電
子機器を提供することにある。
An object of the present invention is to solve this problem, and an object of the present invention is to provide a semiconductor device capable of effectively absorbing thermal stress, a method of manufacturing the same, a circuit board, and an electronic device. .

【0007】[0007]

【課題を解決するための手段】(1)本発明に係る半導
体装置は、半導体素子と、該半導体素子の電極に電気的
に接続されるとともに能動面領域内で該能動面から所定
長さ分延出して屈曲可能な形状をなす変形部と、該変形
部に設けられる外部電極部と、を有する。
(1) A semiconductor device according to the present invention comprises a semiconductor element and an electrode which is electrically connected to an electrode of the semiconductor element and has a predetermined length from the active surface in an active surface region. It has a deformed portion that extends and bends, and an external electrode portion provided in the deformed portion.

【0008】本発明は、外部電極部が能動面内に設けら
れるCSP型の半導体装置であって、変形部が屈曲する
ようになっている。この変形部の屈曲によって、熱スト
レスを吸収することができる。
According to the present invention, there is provided a CSP type semiconductor device in which an external electrode portion is provided in an active surface, wherein a deformed portion is bent. Due to the bending of the deformed portion, thermal stress can be absorbed.

【0009】(2)本発明は、前記半導体素子の電極と
前記変形部とは異なる位置に配置され、前記半導体素子
の電極と前記変形部とを電気的に接続する配線を有して
もよい。
(2) The present invention may include a wiring which is arranged at a position different from the electrode of the semiconductor element and the deformed portion, and electrically connects the electrode of the semiconductor element and the deformed portion. .

【0010】こうすることで、能動面内で配線をひい
て、変形部の位置を必要に応じて決めることができる。
By doing so, it is possible to determine the position of the deformed portion as required by drawing wiring in the active surface.

【0011】(3)本発明は、前記配線を覆って露出面
をなくす保護膜を有してもよい。
(3) The present invention may have a protective film for covering the wiring and eliminating the exposed surface.

【0012】こうすることで、保護膜が配線を覆って配
線の表面を保護することができる。
In this manner, the surface of the wiring can be protected by the protective film covering the wiring.

【0013】(4)本発明は、前記半導体素子と、前記
配線及び前記変形部のうち少なくともいずれか一方との
間に応力緩和層を有してもよい。
(4) In the present invention, a stress relaxation layer may be provided between the semiconductor element and at least one of the wiring and the deformed portion.

【0014】こうすることで、変形部による熱ストレス
の吸収と、応力緩和層による熱ストレスの吸収と、の両
方が行われる。
In this manner, both the absorption of the thermal stress by the deformed portion and the absorption of the thermal stress by the stress relieving layer are performed.

【0015】(5)本発明は、前記変形部に接して該変
形部の変形に応じて弾性変形する柔軟部材を有してもよ
い。
(5) The present invention may include a flexible member which is in contact with the deformed portion and elastically deforms in accordance with the deformation of the deformed portion.

【0016】こうすることで、柔軟部材によって変形部
が支えられるので、熱ストレス以外の外力によって変形
部が可塑変形してしまうことを防止できる。また、柔軟
部材は、変形部の変形に応じて弾性変形するので熱スト
レスの吸収も行うことができる。
By doing so, the deformable portion is supported by the flexible member, so that the deformable portion can be prevented from being plastically deformed by an external force other than thermal stress. Further, the flexible member is elastically deformed in accordance with the deformation of the deformed portion, so that it can absorb thermal stress.

【0017】(6)前記柔軟部材は、前記柔軟部材は、
前記半導体素子における少なくとも前記外部電極部の形
成領域を除く全面を覆ってもよい。
(6) The flexible member includes:
The semiconductor device may cover at least an entire surface of the semiconductor element excluding a region where the external electrode portion is formed.

【0018】こうすることで、柔軟部材が配線上の保護
膜を兼ねることもできる。
In this manner, the flexible member can also serve as a protective film on the wiring.

【0019】(7)前記変形部は柱状をなし、前記外部
電極部は、前記変形部の軸から直角に延び、前記変形部
における前記軸に直角な断面積よりも大きい面積で板状
をなして前記変形部の先端に設けられ、前記柔軟部材
は、前記外部電極部の外周端よりも内側に形成されても
よい。
(7) The deformed portion has a columnar shape, and the external electrode portion extends at a right angle from the axis of the deformed portion, and has a plate shape with an area larger than a cross-sectional area of the deformed portion perpendicular to the axis. The flexible member may be provided at an end of the deformable portion, and may be formed inside an outer peripheral end of the external electrode portion.

【0020】こうすることで、柔軟部材が外部電極より
も外側に出ないようになる。
This prevents the flexible member from protruding outside the external electrode.

【0021】(8)本発明に係る半導体装置の製造方法
は、半導体素子の電極に電気的に接続させるとともに屈
曲可能な形状で能動面領域内で該能動面から所定長さ分
延出させて変形部を形成する工程と、該変形部に外部電
極部を形成する工程と、を含む。
(8) In the method of manufacturing a semiconductor device according to the present invention, the semiconductor device is electrically connected to the electrode of the semiconductor element and is extended by a predetermined length from the active surface in the active surface region in a bendable shape. Forming a deformed portion; and forming an external electrode portion on the deformed portion.

【0022】この方法によって、外部電極部が能動面内
に設けられ、変形部が屈曲するようになったCSP型の
半導体装置を製造することができる。
According to this method, it is possible to manufacture a CSP type semiconductor device in which the external electrode portion is provided in the active surface and the deformed portion is bent.

【0023】(9)本発明は、前記半導体素子の前記電
極に電気的に接続させて配線を形成する工程を含み、前
記変形部の形成工程は、前記配線上にレジスト部を形成
する工程と、前記配線上で前記レジスト部に穴を形成す
る工程と、電気鋳造法を通じて前記穴に金属を鋳造して
前記変形部を形成する工程と、を含んでもよい。
(9) The present invention includes a step of forming a wiring by electrically connecting to the electrode of the semiconductor element, wherein the step of forming the deformed portion includes a step of forming a resist portion on the wiring. Forming a hole in the resist portion on the wiring, and forming a deformed portion by casting a metal in the hole through an electroforming method.

【0024】この工程によって、簡単に変形部を形成す
ることができる。変形部の形成後は、レジスト部を残し
ても良いし、除去しても良い。
By this step, the deformed portion can be easily formed. After the formation of the deformed portion, the resist portion may be left or removed.

【0025】(10)本発明は、前記変形部を形成する
工程の後に、前記レジスト部の下部が前記配線の保護膜
として残るように該下部よりも上部を除去する工程を含
んでもよい。
(10) The present invention may include, after the step of forming the deformed portion, a step of removing an upper portion of the resist portion so as to remain as a protective film of the wiring.

【0026】こうすることで、保護膜が配線を覆ってそ
の表面を保護することができる。
By doing so, the protective film can cover the wiring and protect the surface.

【0027】(11)前記レジスト部を形成する工程
は、前記配線の保護膜とするに足りる薄い第1のレジス
ト層を形成する工程と、前記第1のレジスト層よりも厚
い第2のレジスト層を形成する工程と、を含み、前記変
形部を形成する工程の後に、前記第1のレジスト層を残
して前記第2のレジスト層を除去し、前記第1及び第2
のレジスト層に用いられる材料は、除去されるときの化
学的性質において異なっていてもよい。
(11) The step of forming the resist portion includes a step of forming a thin first resist layer sufficient to be used as a protective film for the wiring, and a step of forming a second resist layer thicker than the first resist layer. After the step of forming the deformed portion, removing the second resist layer while leaving the first resist layer, and removing the first and second resist layers.
The materials used for the resist layers may differ in the chemistry when removed.

【0028】こうして、第1及び第2のレジスト層を用
いて変形部を形成し、その後、第2のレジスト層を除去
し、第1のレジスト層を保護膜として残すことができ
る。特に、第1及び第2のレジスト層が除去されるとき
の化学的性質において異なるので、簡単に、第1のレジ
スト層を残して第2のレジスト層を除去することができ
る。
Thus, a deformed portion is formed using the first and second resist layers, and thereafter, the second resist layer is removed, and the first resist layer can be left as a protective film. In particular, since the chemistry when the first and second resist layers are removed is different, the second resist layer can be easily removed while leaving the first resist layer.

【0029】(12)本発明は、前記変形部に接して該
変形部の変形に応じて弾性変形する樹脂を設ける工程を
含んでもよい。
(12) The present invention may include a step of providing a resin which is in contact with the deformed portion and elastically deforms in accordance with the deformation of the deformed portion.

【0030】こうすることで、樹脂が変形部を支えて、
熱ストレス以外の外力によって変形部が可塑変形してし
まうことを防止できる半導体装置を得ることができる。
By doing so, the resin supports the deformed portion,
A semiconductor device can be obtained that can prevent the deformed portion from being plastically deformed by an external force other than thermal stress.

【0031】(13)前記レジスト部を形成する工程
は、前記配線の保護膜とするに足りる薄い第1のレジス
ト層を形成する工程と、前記第1のレジスト層よりも厚
い第2のレジスト層を形成する工程と、を含み、前記変
形部を形成した後に、前記第1のレジスト層を残すとと
もに、前記変形部付近の領域を残して前記第2のレジス
ト層を除去し、前記第1及び第2のレジスト層に用いら
れる材料は、除去されるときの化学的性質において異な
っていてもよい。
(13) The step of forming the resist portion includes a step of forming a thin first resist layer sufficient to be used as a protective film for the wiring, and a step of forming a second resist layer thicker than the first resist layer. Forming the deformed portion, leaving the first resist layer, removing the second resist layer while leaving a region near the deformed portion, and forming the first and the second resist layer. The materials used for the second resist layer may differ in the chemistry when removed.

【0032】ここで、第2のレジスト層は、変形部付近
の領域のみが残されて変形部を支え、熱ストレス以外の
外力によって変形部が可塑変形してしまうことを防止で
きるようになる。
Here, the second resist layer supports the deformed portion while leaving only the region near the deformed portion, thereby preventing the deformed portion from being plastically deformed by an external force other than thermal stress.

【0033】また、この製造方法によれば、第1及び第
2のレジスト層を用いて変形部を形成し、その後、第1
のレジスト層を保護膜として残すことができる。第1及
び第2のレジスト層は、除去されるときの化学的性質に
おいて異なるので、簡単に、第1のレジスト層を残し
て、第2のレジスト層の大部分を除去することができ
る。
According to this manufacturing method, a deformed portion is formed by using the first and second resist layers, and then the first and second resist layers are formed.
Can be left as a protective film. Since the first and second resist layers differ in chemistry when removed, most of the second resist layer can be easily removed, leaving the first resist layer.

【0034】(14)前記レジスト部を形成する工程
は、前記配線の保護膜とするに足りる薄い第1のレジス
ト層を形成する工程と、前記第1のレジスト層よりも厚
い第2のレジスト層を形成する工程と、を含み、前記穴
の形成と同時に、前記第1のレジスト層を残すととも
に、前記変形部付近の領域を残して前記第2のレジスト
層を除去し、前記第1及び第2のレジスト層に用いられ
る材料は、除去されるときの化学的性質において異なっ
ていてもよい。
(14) The step of forming the resist portion includes a step of forming a thin first resist layer sufficient to be used as a protective film for the wiring, and a step of forming a second resist layer thicker than the first resist layer. Forming the hole and, at the same time as forming the hole, leaving the first resist layer, removing the second resist layer while leaving a region near the deformed portion, and removing the first and second resist layers. The materials used for the two resist layers may differ in chemistry when removed.

【0035】ここで、穴を形成する工程と同時に、第2
のレジスト層の一部を残して除去する工程が行われるの
で、工程時間が短縮される。
Here, simultaneously with the step of forming a hole, the second
Since the step of removing a part of the resist layer is performed, the process time is shortened.

【0036】第2のレジスト層は、変形部付近の領域の
みが残されて、変形部の外周面に接する柔軟部材とな
る。そして、残された第2のレジスト層の一部は変形部
を支えて、熱ストレス以外の外力によって変形部が可塑
変形してしまうことを防止できるようになる。
The second resist layer is a flexible member that is in contact with the outer peripheral surface of the deformed portion, leaving only the region near the deformed portion. Then, a part of the remaining second resist layer supports the deformed portion, thereby preventing the deformed portion from being plastically deformed by an external force other than the thermal stress.

【0037】また、この製造方法によれば、第1及び第
2のレジスト層が除去されるときの化学的性質において
異なるので、簡単に、第1のレジスト層を保護膜として
残して、第2のレジスト層の大部分を除去することがで
きる。
Further, according to this manufacturing method, the first and second resist layers have different chemical properties when they are removed, so that the first resist layer can be easily left as a protective film and the second resist layer can be easily removed. Most of the resist layer can be removed.

【0038】(15)本発明は、前記配線の形成工程の
前に、該配線の下に位置する応力緩和層を形成する工程
を含んでもよい。
(15) The present invention may include, before the step of forming the wiring, a step of forming a stress relaxation layer located below the wiring.

【0039】こうすることで、変形部による熱ストレス
の吸収と、応力緩和層による熱ストレスの吸収と、の両
方が行われる半導体装置を製造することができる。
By doing so, it is possible to manufacture a semiconductor device in which both the thermal stress is absorbed by the deformed portion and the thermal stress is absorbed by the stress relaxation layer.

【0040】(16)本発明に係る回路基板は、上記半
導体装置が実装されてなる。
(16) A circuit board according to the present invention has the above semiconductor device mounted thereon.

【0041】(17)本発明に係る電子機器は、上記回
路基板を有する。
(17) An electronic device according to the present invention has the circuit board described above.

【0042】[0042]

【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.

【0043】なお、各図面は説明を分かりやすくするた
めに一部を拡大して示したものである。以下の説明にお
いては、最終的に個片にしたときの1つの半導体装置を
想定して説明しているため、用いている用語や形状等に
おいて若干実際と異なる箇所がある。半導体チップと記
載してある箇所は、その意味の通り個片(すなわちチッ
プ状)のものを指す場合にとどまらず、個片になってい
ないウエーハ状のものを指す場合もある。すなわちここ
でいう半導体チップとはベース基板(例えばシリコンか
らなる)上に切り離したとしても使える所定の回路が形
成されていれば良く、切り離されて個片となっているか
それとも一体となっているかについては特に限定する必
要はない。また配線等の説明に必要な個所の代表的な箇
所のみを取り上げているので、各図にはその他の箇所に
同様のものやその他の構造が省略されている。
Each drawing is partially enlarged for easy understanding. In the following description, the description is made on the assumption that one semiconductor device is finally formed into individual pieces. Therefore, there are some differences from actual terms in terms and shapes used. The portion described as a semiconductor chip is not limited to a piece (that is, a chip shape) as the meaning means, but may be a wafer shape that is not a piece. In other words, it is only necessary that a predetermined circuit that can be used even if separated from the semiconductor chip is formed on a base substrate (for example, made of silicon), and whether it is separated into individual pieces or integrated. Need not be particularly limited. In addition, since only representative portions necessary for description of wiring and the like are shown, similar portions and other structures are omitted in other drawings in each drawing.

【0044】(第1実施形態)図1は、第1実施形態に
係る半導体装置を示す断面図である。同図に示す半導体
装置10は、応力緩和層16と、この上に形成された配
線18と、を有するCSP型のものである。詳しくは、
半導体チップ12の能動面12a上に、電極14を避け
て応力緩和層16が形成され、電極14から応力緩和層
16の上にかけて配線18が形成されている。
(First Embodiment) FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment. The semiconductor device 10 shown in FIG. 1 is a CSP type having a stress relaxation layer 16 and a wiring 18 formed thereon. For more information,
On the active surface 12a of the semiconductor chip 12, a stress relaxation layer 16 is formed avoiding the electrode 14, and a wiring 18 is formed from the electrode 14 to the stress relaxation layer 16.

【0045】ここで、応力緩和層16は、ポリイミド樹
脂からなり、半導体装置10が基板(図示せず)に実装
されたときに、半導体チップ12と実装される基板との
熱膨張係数の差によって生じる応力を緩和するものであ
る。また、ポリイミド樹脂は、配線18に対して絶縁性
を有し、半導体チップ12の能動面12aを保護するこ
とができ、実装時のハンダを溶融するときの耐熱性も有
する。ポリイミド樹脂の中でも、ヤング率が低いもの
(例えばオレフィン系のポリイミド樹脂やダウケミカル
社製のBCB等)を用いることが好ましく、特にヤング
率が40〜50kg/mm2 程度であることが好まし
い。応力緩和層16は、厚いほど応力緩和力が大きくな
るが、半導体装置の大きさや製造コスト等を考慮する
と、1〜100μm程度の厚みとすることが好ましい。
ただし、ヤング率が40〜50kg/mm2 程度のポリ
イミド樹脂を用いた場合には、10μm程度の厚みで足
りる。
The stress relaxation layer 16 is made of a polyimide resin. When the semiconductor device 10 is mounted on a substrate (not shown), the stress relaxation layer 16 is formed by a difference in thermal expansion coefficient between the semiconductor chip 12 and the mounted substrate. This is to reduce the generated stress. Further, the polyimide resin has an insulating property with respect to the wiring 18, can protect the active surface 12a of the semiconductor chip 12, and has a heat resistance when melting the solder at the time of mounting. Among the polyimide resins, those having a low Young's modulus (for example, olefin-based polyimide resin or BCB manufactured by Dow Chemical Co., Ltd.) are preferably used, and particularly preferably the Young's modulus is about 40 to 50 kg / mm 2 . Although the stress relaxation force of the stress relaxation layer 16 increases as the thickness thereof increases, the thickness is preferably about 1 to 100 μm in consideration of the size of the semiconductor device and the manufacturing cost.
However, when a polyimide resin having a Young's modulus of about 40 to 50 kg / mm 2 is used, a thickness of about 10 μm is sufficient.

【0046】あるいは、応力緩和層16として、例えば
シリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコ
ーン変性エポキシ樹脂等、ヤング率が低く応力緩和の働
きを果たせる材質を用いてもよい。また、応力緩和層1
6の代わりに、パッシベーション層(SiN、SiO2
など)を形成し、応力緩和自体は、後述する変形部20
で行ってもよい。この場合、応力緩和層16を補助的に
設けてもよい。
Alternatively, the stress relaxation layer 16 may be made of a material having a low Young's modulus and capable of relaxing stress, such as a silicone-modified polyimide resin, an epoxy resin, or a silicone-modified epoxy resin. In addition, stress relaxation layer 1
6 instead of a passivation layer (SiN, SiO 2
), And the stress relaxation itself is performed by a deformed portion 20 described later.
May be performed. In this case, the stress relaxation layer 16 may be additionally provided.

【0047】配線18は、クローム(Cr)からなる。
ここで、クローム(Cr)は、応力緩和層16を構成す
るポリイミド樹脂との密着性が良いことから選択され
た。あるいは、耐クラック性を考慮すれば、アルミニウ
ムやアルミシリコン、アルミカッパー等のアルミ合金又
はカッパー合金又は銅(Cu)又は金のような延展性
(延びる性質)のある金属でもよい。または、耐湿性に
優れたチタン又はチタンタングステンを選択すれば、腐
食による断線を防止することができる。チタンは、ポリ
イミドとの密着性の観点からも好ましい。なお配線は、
上記金属を組み合わせて2層以上に形成しても良い。な
お、配線材料については、以下の各実施形態で共通であ
る。
The wiring 18 is made of chrome (Cr).
Here, chromium (Cr) was selected because of its good adhesion to the polyimide resin constituting the stress relaxation layer 16. Alternatively, in consideration of crack resistance, an aluminum alloy such as aluminum, aluminum silicon, or aluminum copper, a copper alloy, or a metal having ductility (extending property) such as copper (Cu) or gold may be used. Alternatively, if titanium or titanium tungsten having excellent moisture resistance is selected, disconnection due to corrosion can be prevented. Titanium is also preferable from the viewpoint of adhesion to polyimide. The wiring is
Two or more layers may be formed by combining the above metals. The wiring material is common to the following embodiments.

【0048】配線18上には、接合部19が形成され、
接合部19上に、この接合部19よりも断面積が小さい
変形部20が形成されている。変形部20は、銅などの
金属からなり、能動面12a内で、能動面に対してほぼ
直角に立ち上がって細長い形状をなす。変形部20は、
細長い形状をなすので、図1の左側に二点鎖線で示すよ
うに、屈曲できるようになっている。
A junction 19 is formed on the wiring 18,
A deformed portion 20 having a smaller cross-sectional area than the joint 19 is formed on the joint 19. The deforming portion 20 is made of a metal such as copper, and rises substantially perpendicularly to the active surface within the active surface 12a to have an elongated shape. The deformation unit 20
Since it has an elongated shape, it can be bent as shown by a two-dot chain line on the left side of FIG.

【0049】変形部20の先端には、外部電極部22が
形成されている。外部電極部22は、半導体装置10と
実装基板(図示せず)との電気的な接続を図るためのも
ので、ハンダボールなどが上に設けられてもよい。外部
電極部22は、実装基板との電気的な接続又はハンダボ
ール搭載を可能にする大きさで形成されている。あるい
は、変形部20の先端部を外部電極部22としてもよ
い。このことは、以下の実施形態においても共通であ
る。
An external electrode portion 22 is formed at the tip of the deformed portion 20. The external electrode portion 22 is for electrically connecting the semiconductor device 10 to a mounting board (not shown), and may be provided with a solder ball or the like thereon. The external electrode portion 22 is formed in a size that allows electrical connection with a mounting board or solder ball mounting. Alternatively, the tip of the deformable portion 20 may be the external electrode portion 22. This is common to the following embodiments.

【0050】また、配線18及び応力緩和層16の上に
は、能動面12aの全面の上方を覆うようにソルダレジ
スト24が設けられている。このソルダレジスト24
は、配線18及び能動面12aを保護してこれらの腐食
等が防止される。
A solder resist 24 is provided on the wiring 18 and the stress relieving layer 16 so as to cover the entire upper surface of the active surface 12a. This solder resist 24
Protects the wiring 18 and the active surface 12a to prevent their corrosion and the like.

【0051】本実施形態によれば、変形部20が曲がっ
て変形すると、それに従って外部電極部22が移動する
ようになっている。こうなることで、半導体装置10の
外部電極部22に対して加えられる熱ストレスが、変形
部20の変形によって吸収される。
According to the present embodiment, when the deforming section 20 bends and deforms, the external electrode section 22 moves accordingly. Thus, the thermal stress applied to the external electrode portion 22 of the semiconductor device 10 is absorbed by the deformation of the deformation portion 20.

【0052】なお、本実施形態では、応力緩和層16が
形成されているが、変形部20は応力緩和層16よりも
変形しやすくなるように形成されているので、変形部2
0だけでも熱ストレスを吸収することが可能である。し
たがって、応力緩和層16の代わりに、応力緩和機能を
有しない材質からなる層(例えば単なる絶縁層又は保護
層)を形成した構造であっても、熱ストレスの吸収が可
能となる。
In this embodiment, the stress relaxation layer 16 is formed. However, since the deformed portion 20 is formed so as to be more easily deformed than the stress relaxation layer 16, the deformed portion 2 is formed.
It is possible to absorb the thermal stress with only 0. Therefore, even in a structure in which a layer (for example, a mere insulating layer or a protective layer) made of a material having no stress relaxation function is formed instead of the stress relaxation layer 16, thermal stress can be absorbed.

【0053】(第2実施形態)図2は、第2実施形態に
係る半導体装置を示す断面図である。同図に示す半導体
装置30において、半導体チップ32の図示しないパッ
シベーション膜上に、配線38が形成されている。配線
38は、半導体チップ32の能動面32aの端部に設け
られた電極34から、中央方向にひかれている。そし
て、能動面32aの中央付近で、配線38の上に、変形
部40が設けられている。変形部40の先端には外部電
極部42が設けられている。変形部40及び外部電極部
42の構成及び機能は、図1に示す変形部20及び外部
電極部22と同様である。そして、配線38上であって
能動面32aを覆って、保護膜36が形成されている。
保護膜36によって、配線38が酸化等から保護され
る。本実施形態では、保護膜36は、フォトレジスト
(感光性のポリイミド樹脂等)から形成されているが、
可視光以外を対象としたレジストから形成されてもよ
い。
(Second Embodiment) FIG. 2 is a sectional view showing a semiconductor device according to a second embodiment. In the semiconductor device 30 shown in the figure, a wiring 38 is formed on a passivation film (not shown) of a semiconductor chip 32. The wiring 38 extends from the electrode 34 provided at the end of the active surface 32 a of the semiconductor chip 32 in the center direction. A deformed portion 40 is provided near the center of the active surface 32 a and on the wiring 38. An external electrode section 42 is provided at the tip of the deforming section 40. The configurations and functions of the deformed portion 40 and the external electrode portion 42 are the same as those of the deformed portion 20 and the external electrode portion 22 shown in FIG. Then, a protective film 36 is formed on the wiring 38 and covering the active surface 32a.
The protection film 36 protects the wiring 38 from oxidation and the like. In the present embodiment, the protective film 36 is formed from a photoresist (a photosensitive polyimide resin or the like).
It may be formed from a resist intended for other than visible light.

【0054】本実施形態でも、変形部40が変形するこ
とで、熱ストレスの吸収を図ることができる。
Also in this embodiment, deformation of the deformable portion 40 can absorb thermal stress.

【0055】次に、図3(A)〜図5(B)は、図2に
示す半導体装置の製造方法を示す図である。この方法
は、ウエハの状態で複数の半導体装置を一体的に製造し
てから、個片に切断する方法である。
Next, FIGS. 3A to 5B are views showing a method of manufacturing the semiconductor device shown in FIG. This method is a method in which a plurality of semiconductor devices are integrally manufactured in a wafer state and then cut into individual pieces.

【0056】まず、周知の技術によって、通常、ダイシ
ングを行う前の状態までウエーハ50に電極34その他
の素子を形成しておく(図3(A)参照)。なお本実施
形態では、電極34はアルミニウムで形成されるが、ア
ルミニウム合金系の材料(例えばアルミニウムシリコン
やアルミニウムシリコン銅など)もしくは銅系の材料を
用いても良い。
First, the electrodes 34 and other elements are formed on the wafer 50 by a well-known technique until the state before dicing is performed (see FIG. 3A). In the present embodiment, the electrode 34 is made of aluminum, but may be made of an aluminum alloy-based material (for example, aluminum silicon or aluminum silicon copper) or a copper-based material.

【0057】また、ウエーハ50の表面には、化学的変
化を防止するために酸化膜などからなるパッシベーショ
ン膜(図示せず)が形成されている。パッシベーション
膜は、電極34を避けるのみならず、ダイシングが行わ
れるスクライブラインも避けて形成される。スクライブ
ラインにパッシベーション膜を形成しないことで、ダイ
シング時に、パッシベーション膜により発生するゴミの
発生を避けることができ、さらに、パッシベーション膜
のクラックの発生も防止することができる。
On the surface of the wafer 50, a passivation film (not shown) made of an oxide film or the like is formed to prevent a chemical change. The passivation film is formed not only to avoid the electrode 34 but also to avoid the scribe line where dicing is performed. By not forming a passivation film on the scribe line, generation of dust generated by the passivation film at the time of dicing can be avoided, and further, generation of cracks in the passivation film can be prevented.

【0058】続いて、ウエーハ50をターゲットとして
スパッタリングを行って、ウエーハ50の表面の異物を
飛ばす。
Subsequently, sputtering is performed using the wafer 50 as a target to remove foreign substances on the surface of the wafer 50.

【0059】次に、図3(A)に示すように、配線34
を形成する。具体的には、スパッタリングによってウエ
ーハ50の全面にチタンタングステン(TiW)層及び
銅(Cu)層を重ねて形成した場合について述べると、
銅層の上に、銅メッキ層を電気メッキ法により形成す
る。そして、チタンタングステン層、銅層及び銅メッキ
層に対して、フォトリソグラフィの技術を適用してドラ
イエッチングを行って配線38を形成する。
Next, as shown in FIG.
To form Specifically, a case in which a titanium tungsten (TiW) layer and a copper (Cu) layer are formed on the entire surface of the wafer 50 by sputtering will be described.
A copper plating layer is formed on the copper layer by an electroplating method. Then, the wiring 38 is formed by performing dry etching on the titanium tungsten layer, the copper layer, and the copper plating layer by applying a photolithography technique.

【0060】次に、図3(B)に示すように、配線38
の上を覆ってウエーハ50の全面に、感光性のポリイミ
ド樹脂を塗布して保護膜36を形成する。
Next, as shown in FIG.
A photosensitive polyimide resin is applied to the entire surface of the wafer 50 so as to cover the upper surface of the wafer 50 to form a protective film 36.

【0061】そして、図3(C)に示すように、保護膜
36の上方にマスク52を配置する。マスク52には、
図2に示す変形部40の形成領域に対応して穴52aが
形成されている。変形部40は配線38の上に位置す
る。変形部40を形成するために、配線38には、配線
38自体の幅よりも面積の大きいランドが形成されるこ
とが好ましい。マスク52の上方から光54を照射して
保護膜36を露光し、その後乾燥、現像、洗浄、乾燥及
び硬化の工程を行う。こうして、図4(A)に示すよう
に、保護膜36に穴36aが形成される。穴36aは、
配線38に至るまで貫通している。
Then, as shown in FIG. 3C, a mask 52 is disposed above the protective film 36. In the mask 52,
A hole 52a is formed corresponding to the formation area of the deformed portion 40 shown in FIG. The deformation part 40 is located on the wiring 38. In order to form the deformed portion 40, it is preferable that a land having a larger area than the width of the wiring 38 itself is formed in the wiring 38. The protective film 36 is exposed by irradiating light 54 from above the mask 52, and thereafter, steps of drying, developing, washing, drying and curing are performed. Thus, a hole 36a is formed in the protective film 36 as shown in FIG. The hole 36a is
It penetrates to the wiring 38.

【0062】続いて、図4(B)に示すように、保護膜
36の上にレジスト層56を形成する。レジスト層56
は、保護膜36とは異なる感光性の樹脂からなる。具体
的には、レジスト層56は、化学的に除去されるときの
性質において、保護膜36と異なる。そして、レジスト
層56を除去しても保護膜36は除去されないようにな
っている。また、レジスト層56は、保護膜36よりも
厚く(例えば100〜300μm程度)形成される。こ
の厚みは、変形部40の高さに対応する。
Subsequently, as shown in FIG. 4B, a resist layer 56 is formed on the protective film 36. Resist layer 56
Is made of a photosensitive resin different from the protective film 36. Specifically, the resist layer 56 differs from the protective film 36 in properties when chemically removed. Then, even if the resist layer 56 is removed, the protective film 36 is not removed. The resist layer 56 is formed thicker (for example, about 100 to 300 μm) than the protective film 36. This thickness corresponds to the height of the deformed portion 40.

【0063】そして、図4(C)に示すように、レジス
ト層56の上方にマスク52を配置する。マスク52
は、保護膜36に穴36aを形成したときに用いたもの
であり、その穴52aを保護膜36の穴36aに対応さ
せて配置する。マスク52の上方から光54を照射して
レジスト層56を露光し、その後乾燥、現像、洗浄、乾
燥及び硬化の工程を行う。
Then, as shown in FIG. 4C, a mask 52 is arranged above the resist layer 56. Mask 52
Is used when forming the hole 36 a in the protective film 36, and the hole 52 a is arranged corresponding to the hole 36 a of the protective film 36. The resist layer 56 is exposed by irradiating light 54 from above the mask 52, and thereafter, steps of drying, developing, washing, drying and curing are performed.

【0064】こうして、図5(A)に示すように、レジ
スト層56に穴56aが形成される。穴56aは、保護
膜36の穴36aと連通しており、穴36aは配線38
に至るまで貫通している。
Thus, as shown in FIG. 5A, a hole 56a is formed in the resist layer 56. The hole 56 a communicates with the hole 36 a of the protective film 36, and the hole 36 a
All the way through.

【0065】続いて、図5(B)に示すように、穴36
a及び穴56a内に、電気鋳造法(電気メッキ法)や無
電解メッキ法等を通じて金属をメッキして変形部40を
形成する。ここで用いられる金属は、銅などの導電性の
高いものである。また、変形部40の上端に外部電極部
42を形成する。外部電極部42の形成は、変形部40
の形成と連続して行っても良い。その場合には、外部電
極部42は、変形部40と同一の金属から形成される
が、第1実施形態で述べたように、それ以外の導電性の
高い金属を使用してもよい。
Subsequently, as shown in FIG.
The deformed portion 40 is formed in the hole a and the hole 56a by plating a metal by an electroforming method (electroplating method), an electroless plating method, or the like. The metal used here has high conductivity such as copper. Further, an external electrode part 42 is formed on the upper end of the deformed part 40. The formation of the external electrode portion 42 is performed by
May be performed continuously with the formation of. In that case, the external electrode portion 42 is formed from the same metal as the deformed portion 40, but as described in the first embodiment, another metal having high conductivity may be used.

【0066】その後、レジスト層56を除去する。上述
したように、レジスト層56と保護膜36とは、化学的
性質において異なり、レジスト層56を除去しても保護
膜36は残るようになっている。そして、ウエハ50を
個片に切断して、図2に示す半導体装置30が得られ
る。なお、必要に応じて、外部電極部42にはハンダボ
ールを搭載してもよい。
After that, the resist layer 56 is removed. As described above, the resist layer 56 and the protective film 36 are different in chemical properties, and the protective film 36 remains even when the resist layer 56 is removed. Then, the semiconductor device 30 shown in FIG. 2 is obtained by cutting the wafer 50 into individual pieces. In addition, you may mount a solder ball on the external electrode part 42 as needed.

【0067】上記工程によれば、ほぼ全ての工程をウエ
ーハプロセスで行って製造することができる。具体的に
は、複数の半導体装置を一体的に製造して、その後にウ
エーハ50を個々の個片に切断して半導体装置30を得
る。
According to the above steps, almost all steps can be performed by a wafer process. Specifically, a plurality of semiconductor devices are manufactured integrally, and thereafter, the semiconductor device 30 is obtained by cutting the wafer 50 into individual pieces.

【0068】このように、ウエーハプロセスでほぼ全て
の工程を行ってから個々の半導体装置に切断すれば、多
数の半導体装置30の形成を同時に行えるので、製造工
程を簡略化することができる。
As described above, if almost all the steps are performed in the wafer process and then the individual semiconductor devices are cut, a large number of semiconductor devices 30 can be formed at the same time, so that the manufacturing process can be simplified.

【0069】なお、上記工程では、レジスト層56を除
去せずに残しても良い。この場合、レジスト層56は、
ヤング率の低い材料から形成されるときには、変形部4
0の外周面に接する柔軟部材となる。そして、レジスト
層56は、変形部40が外力等によって塑性変形するこ
とを防止する。
In the above step, the resist layer 56 may be left without being removed. In this case, the resist layer 56
When formed from a material having a low Young's modulus,
0 is a flexible member in contact with the outer peripheral surface. The resist layer 56 prevents the deformed portion 40 from being plastically deformed by an external force or the like.

【0070】また、上記工程では、フォトリソグラフィ
によって穴36a、56aを形成したが、これらをレー
ザを使用して形成してもよい。
In the above process, the holes 36a and 56a are formed by photolithography, but they may be formed by using a laser.

【0071】(第3実施形態)図6は、第3実施形態に
係る半導体装置を示す断面図である。同図に示す半導体
装置60は、図2に示す半導体装置30の変形部40の
周囲に柔軟部62が設けられたものである。詳しくは、
柔軟部62は、ポリイミド樹脂等の第1実施形態で述べ
られた応力緩和の働きを果たせる樹脂からなり、特にヤ
ング率が低いものを用いることが好ましい。
(Third Embodiment) FIG. 6 is a sectional view showing a semiconductor device according to a third embodiment. The semiconductor device 60 shown in the same figure has a flexible portion 62 provided around the deformed portion 40 of the semiconductor device 30 shown in FIG. For more information,
The flexible portion 62 is made of a resin such as a polyimide resin that can function to relieve the stress described in the first embodiment, and it is particularly preferable to use a resin having a low Young's modulus.

【0072】本実施形態によれば、柔軟部62が変形部
40の外周面に接しており、変形部40の変形に応じて
柔軟部62も弾性変形する。これによって、変形部40
が支持されて、外力等による変形部40の塑性変形が防
止される。
According to the present embodiment, the flexible portion 62 is in contact with the outer peripheral surface of the deformable portion 40, and the flexible portion 62 is also elastically deformed in accordance with the deformation of the deformable portion 40. Thereby, the deforming part 40
Is supported, and plastic deformation of the deformed portion 40 due to external force or the like is prevented.

【0073】(第4実施形態)図7(A)は、第4実施
形態に係る半導体装置を示す断面図である。同図に示す
半導体装置70は、図2に示す半導体チップ32、電極
34、保護膜36、配線38、変形部40及び外部電極
部42を有する。そして、変形部40の外周面に接する
ように柔軟部72が設けられている。詳しくは、外部電
極部42の外形を超えないように、この外部電極部42
の下に柔軟部72が設けられている。なお、柔軟部72
は、ヤング率の低いポリイミド樹脂などのフォトレジス
トから構成されている。
(Fourth Embodiment) FIG. 7A is a sectional view showing a semiconductor device according to a fourth embodiment. The semiconductor device 70 shown in FIG. 7 includes the semiconductor chip 32, the electrodes 34, the protective film 36, the wiring 38, the deformed portion 40, and the external electrode portion 42 shown in FIG. The flexible portion 72 is provided so as to be in contact with the outer peripheral surface of the deformable portion 40. More specifically, the external electrode portion 42 is formed so as not to exceed the outer shape of the external electrode portion 42.
The flexible part 72 is provided under the lower part. The flexible part 72
Is made of a photoresist such as a polyimide resin having a low Young's modulus.

【0074】図7(B)は、半導体装置70の製造方法
を示す図である。同図において、半導体チップ32の能
動面32a上に保護膜36が形成され、保護膜36の上
にはレジスト層74が形成されている。この状態は、図
5(B)に示す状態と同様であり、同様の方法により形
成される。レジスト層74は、図5(B)に示すレジス
ト層56に対応する。
FIG. 7B is a diagram showing a method of manufacturing the semiconductor device 70. In the figure, a protective film 36 is formed on an active surface 32a of a semiconductor chip 32, and a resist layer 74 is formed on the protective film 36. This state is similar to the state shown in FIG. 5B, and is formed by a similar method. The resist layer 74 corresponds to the resist layer 56 shown in FIG.

【0075】そして、レジスト層74の上方に、マスク
76を配置する。マスク76には、外部電極部42の外
側に対応して開口部76aが形成されている。したがっ
て、マスク76を通して、レジスト層74を露光し、現
像して暴露領域を除去すると、図7(A)に示すよう
に、レジスト層74は、外部電極部42の下方において
残って柔軟部72が残る。
Then, a mask 76 is arranged above the resist layer 74. An opening 76 a is formed in the mask 76 so as to correspond to the outside of the external electrode section 42. Therefore, when the resist layer 74 is exposed to light through the mask 76 and developed to remove the exposed region, the resist layer 74 remains below the external electrode portion 42 and the flexible portion 72 remains as shown in FIG. Remains.

【0076】本実施形態でも、柔軟部72が変形部40
の外周面に接しており、変形部40の変形に応じて柔軟
部72が弾性変形する。これによって、変形部40が支
持されて、外力等による変形部40の塑性変形が防止さ
れる。
Also in the present embodiment, the flexible portion 72 is
The flexible portion 72 is elastically deformed in accordance with the deformation of the deformable portion 40. As a result, the deformable portion 40 is supported, and plastic deformation of the deformable portion 40 due to external force or the like is prevented.

【0077】なお、レジスト層74の除去は、ドライ又
はウェットのエッチングによって行ってもよい。
The removal of the resist layer 74 may be performed by dry or wet etching.

【0078】図8(A)及び図8(B)は、第4実施形
態に係る半導体装置の製造方法の変形例を示す図であ
る。この変形例では、図8(A)に示すように、半導体
チップ32の能動面32a上に保護膜36を形成し、保
護膜36に穴36aを形成してから、保護膜36の上に
レジスト層78を形成する。レジスト層78は、図7
(B)に示すレジスト層74と同じ材料から形成され
る。
FIGS. 8A and 8B are views showing a modification of the method for manufacturing a semiconductor device according to the fourth embodiment. In this modification, as shown in FIG. 8A, a protective film 36 is formed on the active surface 32a of the semiconductor chip 32, a hole 36a is formed in the protective film 36, and then a resist is formed on the protective film 36. A layer 78 is formed. The resist layer 78 is formed as shown in FIG.
It is formed from the same material as the resist layer 74 shown in FIG.

【0079】そして、レジスト層78の上にマスク80
を配置する。マスク80は、図7(A)に示す柔軟部7
2の平面形状に対応するパターンをなす。すなわち、マ
スク80には、柔軟部72の外形の外側に対応する開口
部80aと、保護膜36の穴36aの上方に位置する穴
80bと、が形成されている。
Then, a mask 80 is formed on the resist layer 78.
Place. The mask 80 is a flexible part 7 shown in FIG.
A pattern corresponding to the planar shape of No. 2 is formed. That is, the mask 80 has the opening 80 a corresponding to the outside of the outer shape of the flexible portion 72 and the hole 80 b located above the hole 36 a of the protective film 36.

【0080】したがって、このマスク80を介して、レ
ジスト層78を露光し、現像して暴露領域を除去する
と、図8(B)に示すように、円柱部82が残る。円柱
部82には、保護膜36の穴36aと連通する穴82a
が形成されている。
Therefore, when the resist layer 78 is exposed to light through this mask 80 and developed to remove the exposed region, the column portion 82 remains as shown in FIG. 8B. A hole 82 a communicating with the hole 36 a of the protective film 36 is formed in the cylindrical portion 82.
Are formed.

【0081】そして、穴82a、36a内に変形部40
を形成することで、円柱部82が柔軟部72となり、図
7(A)に示す半導体装置70を製造することができ
る。
The deformed portion 40 is inserted in the holes 82a and 36a.
Is formed, the cylindrical portion 82 becomes the flexible portion 72, and the semiconductor device 70 shown in FIG. 7A can be manufactured.

【0082】本変形例によれば、穴82aの形成と、レ
ジスト層78の暴露領域の除去と、が同時に行えるの
で、工程の短縮を図ることができる。
According to the present modification, the formation of the hole 82a and the removal of the exposed area of the resist layer 78 can be performed simultaneously, so that the process can be shortened.

【0083】図9に、本発明が適用される代表的なCS
P型の半導体装置として、図1に示す半導体装置の平面
図を示す。同図において、半導体チップ12の電極14
から、能動面12aの中央方向に配線18が形成され、
各配線18には変形部20(図1参照)を介して外部電
極部22が設けられている。全ての外部電極部22は、
図1に示すように、応力緩和層16の上に設けられてい
る。そして、変形部20(図1参照)及び応力緩和層1
6によって、回路基板(図示せず)に実装されたときの
応力の緩和を図ることができる。なお、応力緩和層16
は、必須の構成ではないので、変形部20だけでも応力
の緩和を図ることができる。また、外部電極部22を除
く領域には、保護膜としてソルダレジスト24が形成さ
れている。
FIG. 9 shows a typical CS to which the present invention is applied.
FIG. 2 is a plan view of the semiconductor device illustrated in FIG. 1 as a P-type semiconductor device. In the figure, the electrodes 14 of the semiconductor chip 12
From this, the wiring 18 is formed in the center direction of the active surface 12a,
Each wiring 18 is provided with an external electrode portion 22 via a deformed portion 20 (see FIG. 1). All the external electrode parts 22 are
As shown in FIG. 1, it is provided on the stress relaxation layer 16. Then, the deformed portion 20 (see FIG. 1) and the stress relaxation layer 1
6, the stress when mounted on a circuit board (not shown) can be reduced. The stress relaxation layer 16
Is not an essential component, so that stress can be alleviated only by the deformed portion 20. Further, a solder resist 24 is formed as a protective film in a region excluding the external electrode portion 22.

【0084】電極14は、半導体チップ12の周辺部に
位置する、いわゆる周辺電極型の例であるが、半導体チ
ップの周辺領域よりも内側領域に電極が形成されたエリ
アアレイ配置型の半導体チップを用いても良い。
The electrode 14 is an example of a so-called peripheral electrode type located at the peripheral portion of the semiconductor chip 12. An area array type semiconductor chip having electrodes formed in a region inside the peripheral region of the semiconductor chip is used. May be used.

【0085】なお、同図に示されるように、外部電極部
22は半導体チップ12の電極14上ではなく半導体チ
ップ12の能動領域(能動素子が形成されている領域)
に設けられている。応力緩和層16を能動領域に設け、
更に配線18を能動領域内に配設する(引き込む)こと
で、外部電極部22を能動領域内に設けることができ
る。すなわち、ピッチ変換をすることができる。従って
外部電極部22を配置する際に能動領域内、すなわち一
定の面としての領域が提供できることになり、外部電極
部22の設定位置の自由度が非常に増すことになる。
As shown in the figure, the external electrode portion 22 is not on the electrode 14 of the semiconductor chip 12 but on the active area of the semiconductor chip 12 (the area where active elements are formed).
It is provided in. Providing a stress relaxation layer 16 in the active area;
Further, by disposing (pulling) the wiring 18 in the active area, the external electrode portion 22 can be provided in the active area. That is, pitch conversion can be performed. Therefore, when arranging the external electrode section 22, an active area, that is, an area as a fixed surface can be provided, and the degree of freedom of the setting position of the external electrode section 22 is greatly increased.

【0086】そして、配線18を必要な位置で屈曲させ
ることにより、外部電極部22は格子状に並ぶように設
けられている。なお、これは、本発明の必須の構成では
ないので、外部電極部22は必ずしも格子状に並ぶよう
に設けなくても良い。
The external electrode portions 22 are provided in a grid pattern by bending the wiring 18 at necessary positions. Since this is not an essential configuration of the present invention, the external electrode portions 22 need not necessarily be provided so as to be arranged in a grid.

【0087】また、図9には、電極14と配線18との
接合部において、電極14の幅と配線18の幅が、 配線18<電極14 となっているが、 電極14≦配線18 とすることが好ましい。特に、 電極14<配線18 となる場合には、配線18の抵抗値が小さくなるばかり
か、強度が増すので断線が防止される。
In FIG. 9, the width of the electrode 14 and the width of the wiring 18 at the junction between the electrode 14 and the wiring 18 are such that the wiring 18 <the electrode 14. Is preferred. In particular, when the electrode 14 is smaller than the wiring 18, not only the resistance value of the wiring 18 is reduced but also the strength is increased, so that disconnection is prevented.

【0088】なお、本発明は、CSP型の半導体装置に
限定されるものではない。例えば、半導体チップの電極
上に直接変形部を積層すれば、フリップチップと同等の
サイズでありながら、応力緩和機能も有する半導体装置
が得られる。
The present invention is not limited to a CSP type semiconductor device. For example, when a deformed portion is directly laminated on an electrode of a semiconductor chip, a semiconductor device having the same size as a flip chip but also having a stress relaxation function can be obtained.

【0089】図10には、上述した実施形態に係る方法
によって製造された半導体装置1100を実装した回路
基板1000が示されている。回路基板1000には例
えばガラスエポキシ基板等の有機系基板を用いることが
一般的である。回路基板1000には例えば銅からなる
配線パターンが所望の回路となるように形成されるとと
もに、この回路基板1000にハンダボールが設けられ
ている。そして、配線パターンのハンダボールと半導体
装置1100の外部電極部とを機械的に接続することで
それらの電気的導通が図られる。
FIG. 10 shows a circuit board 1000 on which a semiconductor device 1100 manufactured by the method according to the above-described embodiment is mounted. Generally, an organic substrate such as a glass epoxy substrate is used for the circuit board 1000. A wiring pattern made of, for example, copper is formed on the circuit board 1000 so as to form a desired circuit, and the circuit board 1000 is provided with solder balls. Then, by electrically connecting the solder balls of the wiring pattern and the external electrode portions of the semiconductor device 1100, their electrical continuity is achieved.

【0090】この場合、半導体装置1100には外部と
の熱膨張差により生じる歪みを吸収する構造が設けられ
ているため、本半導体装置1100を回路基板1000
に実装しても接続時及びそれ以降の信頼性を向上でき
る。
In this case, since the semiconductor device 1100 is provided with a structure for absorbing a distortion caused by a difference in thermal expansion with the outside, the semiconductor device 1100 is mounted on the circuit board 1000.
, The reliability at the time of connection and thereafter can be improved.

【0091】なお、実装面積もベアチップにて実装した
面積にまで小さくすることができる。このため、この回
路基板1000を電子機器に用いれば電子機器自体の小
型化が図れる。また、同一面積内においてはより実装ス
ペースを確保することができ、高機能化を図ることも可
能である。
The mounting area can be reduced to the area mounted with bare chips. Therefore, if the circuit board 1000 is used for an electronic device, the size of the electronic device itself can be reduced. In addition, more mounting space can be secured within the same area, and higher functionality can be achieved.

【0092】そして、この回路基板1000を備える電
子機器として、図11には、ノート型パーソナルコンピ
ュータ1200が示されている。
FIG. 11 shows a notebook personal computer 1200 as an electronic apparatus having the circuit board 1000.

【0093】なお、能動部品か受動部品かを問わず、種
々の面実装用の電子部品に本発明を応用することもでき
る。電子部品として、例えば、抵抗器、コンデンサ、コ
イル、発振器、フィルタ、温度センサ、サーミスタ、バ
リスタ、ボリューム又はヒューズなどがある。
The present invention can be applied to various electronic components for surface mounting regardless of whether they are active components or passive components. Examples of the electronic component include a resistor, a capacitor, a coil, an oscillator, a filter, a temperature sensor, a thermistor, a varistor, a volume, and a fuse.

【0094】[0094]

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、第1実施形態に係る半導体装置を示す
図である。
FIG. 1 is a diagram illustrating a semiconductor device according to a first embodiment.

【図2】図2は、第2実施形態に係る半導体装置を示す
図である。
FIG. 2 is a diagram illustrating a semiconductor device according to a second embodiment;

【図3】図3(A)〜図3(C)は、第2実施形態に係
る半導体装置の製造方法を示す図である。
FIGS. 3A to 3C are diagrams illustrating a method of manufacturing a semiconductor device according to a second embodiment.

【図4】図4(A)〜図4(C)は、第2実施形態に係
る半導体装置の製造方法を示す図である。
FIGS. 4A to 4C are diagrams illustrating a method for manufacturing a semiconductor device according to a second embodiment.

【図5】図5(A)及び図5(B)は、第2実施形態に
係る半導体装置の製造方法を示す図である。
FIGS. 5A and 5B are diagrams illustrating a method for manufacturing a semiconductor device according to a second embodiment.

【図6】図6は、第3実施形態に係る半導体装置を示す
断面図である。
FIG. 6 is a sectional view showing a semiconductor device according to a third embodiment.

【図7】図7(A)及び図7(B)は、第4実施形態に
係る半導体装置及びその製造方法を示す図である。
FIGS. 7A and 7B are diagrams showing a semiconductor device according to a fourth embodiment and a method for manufacturing the same.

【図8】図8(A)及び図8(B)は、第4実施形態に
係る半導体装置の製造方法の変形例を示す図である。
FIGS. 8A and 8B are views showing a modification of the method for manufacturing a semiconductor device according to the fourth embodiment.

【図9】図9は、本発明が適用される代表的なCSP型
の半導体装置を示す図である。
FIG. 9 is a diagram showing a typical CSP type semiconductor device to which the present invention is applied;

【図10】図10は、本実施形態に係る半導体装置が実
装された回路基板を示す図である。
FIG. 10 is a diagram illustrating a circuit board on which the semiconductor device according to the embodiment is mounted;

【図11】図11は、本実施形態に係る半導体装置が実
装された回路基板を備える電子機器を示す図である。
FIG. 11 is a diagram illustrating an electronic apparatus including a circuit board on which the semiconductor device according to the embodiment is mounted;

【符号の説明】[Explanation of symbols]

10 半導体装置 12 半導体チップ 12a 能動面 14 電極 16 応力緩和層 18 配線 20 変形部 22 外部電極部 36 保護膜 56 レジスト層(柔軟部材) 72 柔軟部(柔軟部材) DESCRIPTION OF SYMBOLS 10 Semiconductor device 12 Semiconductor chip 12a Active surface 14 Electrode 16 Stress relaxation layer 18 Wiring 20 Deformation part 22 External electrode part 36 Protective film 56 Resist layer (flexible member) 72 Flexible part (flexible member)

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、該半導体素子の電極に電
気的に接続されるとともに能動面領域内で該能動面から
所定長さ分延出して屈曲可能な形状をなす変形部と、該
変形部に設けられる外部電極部と、を有する半導体装
置。
1. A semiconductor element, a deformable portion electrically connected to an electrode of the semiconductor element and extending from the active surface by a predetermined length in an active surface region to form a bendable shape; A semiconductor device comprising: an external electrode unit provided in the unit.
【請求項2】 請求項1記載の半導体装置において、 前記半導体素子の電極と前記変形部とは異なる位置に配
置され、前記半導体素子の電極と前記変形部とを電気的
に接続する配線を有する半導体装置。
2. The semiconductor device according to claim 1, further comprising a wiring arranged at a position different from the electrode of the semiconductor element and the deformed portion, and electrically connecting the electrode of the semiconductor element and the deformed portion. Semiconductor device.
【請求項3】 請求項2記載の半導体装置において、 前記配線を覆って露出面をなくす保護膜を有する半導体
装置。
3. The semiconductor device according to claim 2, further comprising a protective film that covers the wiring and eliminates an exposed surface.
【請求項4】 請求項2又は請求項3記載の半導体装置
において、 前記半導体素子と、前記配線及び前記変形部のうち少な
くともいずれか一方との間に応力緩和層を有する半導体
装置。
4. The semiconductor device according to claim 2, wherein a stress relaxation layer is provided between the semiconductor element and at least one of the wiring and the deformed portion.
【請求項5】 請求項1から請求項4のいずれかに記載
の半導体装置において、 前記変形部に接して該変形部の変形に応じて弾性変形す
る柔軟部材を有する半導体装置。
5. The semiconductor device according to claim 1, further comprising: a flexible member which is in contact with said deformable portion and elastically deforms in accordance with the deformation of said deformable portion.
【請求項6】 請求項5記載の半導体装置において、 前記柔軟部材は、前記半導体素子における少なくとも前
記外部電極部の形成領域を除く全面を覆う半導体装置。
6. The semiconductor device according to claim 5, wherein the flexible member covers an entire surface of the semiconductor element excluding at least a region where the external electrode portion is formed.
【請求項7】 請求項5記載の半導体装置において、 前記変形部は柱状をなし、 前記外部電極部は、前記変形部の軸から直角に延び、前
記変形部における前記軸に直角な断面積よりも大きい面
積で板状をなして前記変形部の先端に設けられ、 前記柔軟部材は、前記外部電極部の外周端よりも内側に
形成される半導体装置。
7. The semiconductor device according to claim 5, wherein the deformed portion has a columnar shape, and the external electrode portion extends at a right angle from an axis of the deformed portion, and has a cross-sectional area perpendicular to the axis at the deformed portion. A semiconductor device formed in a plate shape with a large area and provided at a tip of the deformable portion, wherein the flexible member is formed inside an outer peripheral end of the external electrode portion.
【請求項8】 半導体素子の電極に電気的に接続させる
とともに屈曲可能な形状で能動面領域内で該能動面から
所定長さ分延出させて変形部を形成する工程と、該変形
部に外部電極部を形成する工程と、を含む半導体装置の
製造方法。
8. A step of electrically connecting to an electrode of a semiconductor element and extending a predetermined length from the active surface in the active surface region in a bendable shape to form a deformed portion; Forming an external electrode portion.
【請求項9】 請求項8記載の半導体装置の製造方法に
おいて、 前記半導体素子の前記電極に電気的に接続させて配線を
形成する工程を含み、 前記変形部の形成工程は、前記配線上にレジスト部を形
成する工程と、前記配線上で前記レジスト部に穴を形成
する工程と、電気鋳造法を通じて前記穴に金属を鋳造し
て前記変形部を形成する工程と、を含む半導体装置の製
造方法。
9. The method of manufacturing a semiconductor device according to claim 8, further comprising: forming a wiring by electrically connecting to the electrode of the semiconductor element; Manufacturing a semiconductor device, comprising: forming a resist portion; forming a hole in the resist portion on the wiring; and forming a deformed portion by casting metal in the hole through an electroforming method. Method.
【請求項10】 請求項9記載の半導体装置の製造方法
において、 前記変形部を形成する工程の後に、前記レジスト部の下
部が前記配線の保護膜として残るように該下部よりも上
部を除去する工程を含む半導体装置の製造方法。
10. The method for manufacturing a semiconductor device according to claim 9, wherein after the step of forming the deformed portion, an upper portion of the resist portion is removed so as to remain as a protective film of the wiring. A method for manufacturing a semiconductor device including steps.
【請求項11】 請求項9記載の半導体装置の製造方法
において、 前記レジスト部を形成する工程は、前記配線の保護膜と
するに足りる薄い第1のレジスト層を形成する工程と、
前記第1のレジスト層よりも厚い第2のレジスト層を形
成する工程と、を含み、 前記変形部を形成する工程の後に、前記第1のレジスト
層を残して前記第2のレジスト層を除去し、 前記第1及び第2のレジスト層に用いられる材料は、除
去されるときの化学的性質において異なる半導体装置の
製造方法。
11. The method of manufacturing a semiconductor device according to claim 9, wherein the step of forming the resist portion includes a step of forming a thin first resist layer sufficient to serve as a protective film for the wiring.
Forming a second resist layer thicker than the first resist layer, after the step of forming the deformed portion, removing the second resist layer while leaving the first resist layer A method of manufacturing a semiconductor device, wherein materials used for the first and second resist layers differ in chemical properties when removed.
【請求項12】 請求項10又は請求項11記載の半導
体装置の製造方法において、 前記変形部に接して該変形部の変形に応じて弾性変形す
る樹脂を設ける工程を含む半導体装置の製造方法。
12. The method of manufacturing a semiconductor device according to claim 10, further comprising: providing a resin that is in contact with the deformed portion and elastically deforms according to the deformation of the deformed portion.
【請求項13】 請求項9記載の半導体装置の製造方法
において、 前記レジスト部を形成する工程は、前記配線の保護膜と
するに足りる薄い第1のレジスト層を形成する工程と、
前記第1のレジスト層よりも厚い第2のレジスト層を形
成する工程と、を含み、 前記変形部を形成した後に、前記第1のレジスト層を残
すとともに、前記変形部付近の領域を残して前記第2の
レジスト層を除去し、 前記第1及び第2のレジスト層に用いられる材料は、除
去されるときの化学的性質において異なる半導体装置の
製造方法。
13. The method of manufacturing a semiconductor device according to claim 9, wherein the step of forming the resist portion includes a step of forming a thin first resist layer sufficient to serve as a protective film for the wiring.
Forming a second resist layer thicker than the first resist layer, after forming the deformed portion, leaving the first resist layer and leaving a region near the deformed portion A method for manufacturing a semiconductor device, wherein the second resist layer is removed, and materials used for the first and second resist layers differ in chemical properties when removed.
【請求項14】 請求項9記載の半導体装置の製造方法
において、 前記レジスト部を形成する工程は、前記配線の保護膜と
するに足りる薄い第1のレジスト層を形成する工程と、
前記第1のレジスト層よりも厚い第2のレジスト層を形
成する工程と、を含み、 前記穴の形成と同時に、前記第1のレジスト層を残すと
ともに、前記変形部付近の領域を残して前記第2のレジ
スト層を除去し、 前記第1及び第2のレジスト層に用いられる材料は、除
去されるときの化学的性質において異なる半導体装置の
製造方法。
14. The method of manufacturing a semiconductor device according to claim 9, wherein the step of forming the resist portion includes a step of forming a thin first resist layer sufficient to serve as a protective film for the wiring.
Forming a second resist layer thicker than the first resist layer, while leaving the first resist layer at the same time as the formation of the hole, and leaving a region near the deformed portion. A method for manufacturing a semiconductor device, wherein a second resist layer is removed, and materials used for the first and second resist layers differ in chemical properties when removed.
【請求項15】 請求項9から請求項14のいずれかに
記載の半導体装置の製造方法において、 前記配線の形成工程の前に、該配線の下に位置する応力
緩和層を形成する工程を含む半導体装置の製造方法。
15. The method for manufacturing a semiconductor device according to claim 9, further comprising a step of forming a stress relaxation layer located below the wiring before the step of forming the wiring. A method for manufacturing a semiconductor device.
【請求項16】 請求項1から請求項7のいずれかに記
載の半導体装置が実装された回路基板。
16. A circuit board on which the semiconductor device according to claim 1 is mounted.
【請求項17】 請求項16記載の回路基板を有する電
子機器。
17. An electronic apparatus having the circuit board according to claim 16.
JP10035417A 1998-02-02 1998-02-02 Semiconductor device and its manufacture, circuit board, and/or electronic equipment Withdrawn JPH11220069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10035417A JPH11220069A (en) 1998-02-02 1998-02-02 Semiconductor device and its manufacture, circuit board, and/or electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10035417A JPH11220069A (en) 1998-02-02 1998-02-02 Semiconductor device and its manufacture, circuit board, and/or electronic equipment

Publications (1)

Publication Number Publication Date
JPH11220069A true JPH11220069A (en) 1999-08-10

Family

ID=12441307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10035417A Withdrawn JPH11220069A (en) 1998-02-02 1998-02-02 Semiconductor device and its manufacture, circuit board, and/or electronic equipment

Country Status (1)

Country Link
JP (1) JPH11220069A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110898A (en) * 1999-10-12 2001-04-20 Asahi Kasei Corp Semiconductor device and its material
JP2003534662A (en) * 2000-05-26 2003-11-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor component with surface metallization
US6707153B2 (en) 2000-03-23 2004-03-16 Seiko Epson Corporation Semiconductor chip with plural resin layers on a surface thereof and method of manufacturing same
US6965164B2 (en) 2003-04-22 2005-11-15 Seiko Epson Corporation Electronic device and method of manufacturing the same
US7235879B2 (en) 2003-04-21 2007-06-26 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument
JP2010016397A (en) * 2009-09-09 2010-01-21 Seiko Epson Corp Semiconductor device, circuit board, and electronic apparatus
JP2010161430A (en) * 1999-08-12 2010-07-22 Fujitsu Semiconductor Ltd Semiconductor device
JP2016111182A (en) * 2014-12-05 2016-06-20 Tdk株式会社 Thin film capacitor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161430A (en) * 1999-08-12 2010-07-22 Fujitsu Semiconductor Ltd Semiconductor device
JP2001110898A (en) * 1999-10-12 2001-04-20 Asahi Kasei Corp Semiconductor device and its material
US6707153B2 (en) 2000-03-23 2004-03-16 Seiko Epson Corporation Semiconductor chip with plural resin layers on a surface thereof and method of manufacturing same
EP1198003A4 (en) * 2000-03-23 2005-12-14 Seiko Epson Corp Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2003534662A (en) * 2000-05-26 2003-11-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor component with surface metallization
US7235879B2 (en) 2003-04-21 2007-06-26 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument
US7662673B2 (en) 2003-04-21 2010-02-16 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument
US6965164B2 (en) 2003-04-22 2005-11-15 Seiko Epson Corporation Electronic device and method of manufacturing the same
JP2010016397A (en) * 2009-09-09 2010-01-21 Seiko Epson Corp Semiconductor device, circuit board, and electronic apparatus
JP2016111182A (en) * 2014-12-05 2016-06-20 Tdk株式会社 Thin film capacitor

Similar Documents

Publication Publication Date Title
US6900548B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP4895054B2 (en) Electronic component mounting method
JP3811957B2 (en) Electronic components and semiconductor devices
US6255737B1 (en) Semiconductor device and method of making the same, circuit board, and electronic instrument
JP4207033B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP4310647B2 (en) Semiconductor device and manufacturing method thereof
JPH11220069A (en) Semiconductor device and its manufacture, circuit board, and/or electronic equipment
JP4513973B2 (en) Manufacturing method of semiconductor device
JP4258660B2 (en) Semiconductor device
JP3281591B2 (en) Semiconductor device and manufacturing method thereof
JPH11191572A (en) Semiconductor device and manufacture thereof
KR19990082267A (en) Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
CN100440472C (en) Semiconductor device and method of making the same, circuit board, and electronic instrument
KR100583372B1 (en) Electronic components and method for manufacturing the same, circuit board, and electronic device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050914

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051111