JPH11219966A - Manufacture of solder bump - Google Patents

Manufacture of solder bump

Info

Publication number
JPH11219966A
JPH11219966A JP10019527A JP1952798A JPH11219966A JP H11219966 A JPH11219966 A JP H11219966A JP 10019527 A JP10019527 A JP 10019527A JP 1952798 A JP1952798 A JP 1952798A JP H11219966 A JPH11219966 A JP H11219966A
Authority
JP
Japan
Prior art keywords
film
plasma processing
wafer
blm
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10019527A
Other languages
Japanese (ja)
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10019527A priority Critical patent/JPH11219966A/en
Publication of JPH11219966A publication Critical patent/JPH11219966A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a solder bump, which can realize a reproducible stable plasma operation prior to film formation of barrier metal to attain an improved manufacturing yield when the solder bump is formed to be connected to an electrode pad via the barrier metal film. SOLUTION: A product wafer has a photoresist film 38 having an opening 40 facing an Al-based electrode pad 32 and also has a semiconductor substrate 30 having the film 38 formed thereon. Just prior to a plasma operation of the product wafer before film formation of ball limiting metal(BLM), a dummy wafer having a thermal oxidation film formed on a semiconductor substrate is subjected to a plasma operation. This plasma operation causes a silicon oxide film removed by sputtering to be deposited on an inner wall of a plasma processing chamber to thereby improve its insulation. As a result the plasma operation prior to the BLM film formation can be carried out under stable plasma discharge, and edges of the film 38 at the opening 40 can be stably made into a desired overhang form with a good reproducibility.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、はんだバンプの製
造方法に係り、特に、はんだボールと電極パッドとの間
に介在させるバリアメタル膜をリフトオフ法を用いて形
成する際のバリアメタル成膜前プラズマ処理方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a solder bump, and more particularly to a method of forming a barrier metal film interposed between a solder ball and an electrode pad by using a lift-off method. The present invention relates to a plasma processing method.

【0002】[0002]

【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。半導体IC(集積回路)に関しても、
従来のパッケージ実装の代替として、ベアチップを直接
プリント配線基板に実装する高密度実装技術が、例えば
フリップチップ実装をその代表例として、盛んに研究・
開発されている。
2. Description of the Related Art In order to further reduce the size of electronic equipment, it is important to improve the component mounting density. For semiconductor ICs (integrated circuits),
As an alternative to conventional package mounting, high-density mounting technology that directly mounts a bare chip on a printed wiring board has been actively researched, for example, flip chip mounting as a typical example.
Is being developed.

【0003】このフリップチップ実装法には、Au
(金)スタッドバンプ法やはんだボールバンプ法等のい
くつかの方法があるが、いずれの場合においても、半導
体ICのAl(アルミニウム)系電極パッドとバンプと
の間に、両者の密着性向上や相互拡散防止等を目的とす
るバリアメタル膜が使用されている。特に、はんだボー
ルバンプ法の場合には、このバリアメタル膜がバンプの
仕上がり形状を左右するため、通常、BLM(Ball Lim
itting Metal)膜と呼ばれている。そして、はんだバン
プに使用するBLM膜の構造としては、Cr(クロム)
膜/Cu(銅)膜/Au膜の3層構造が最も一般的であ
る。この3層構造のうち、下層のCr膜は、Al電極パ
ッドとの良好な密着性を確保するための密着層として、
中間のCu膜は、はんだバンプからのはんだの拡散を防
止するためのバリア層として、そして上層のAu膜は、
Cu膜の酸化を防止するための酸化を防止膜として、各
々主に作用する。
[0003] In this flip chip mounting method, Au is used.
There are several methods such as a (gold) stud bump method and a solder ball bump method. In any case, between the Al (aluminum) -based electrode pad of the semiconductor IC and the bump, the adhesion between the two can be improved. A barrier metal film for preventing mutual diffusion or the like is used. In particular, in the case of the solder ball bump method, since the barrier metal film affects the finished shape of the bump, the BLM (Ball Lim
It is called an itting metal film. The structure of the BLM film used for the solder bump is Cr (chrome).
The three-layer structure of film / Cu (copper) film / Au film is most common. In this three-layer structure, the lower Cr film serves as an adhesion layer for securing good adhesion with the Al electrode pad.
The middle Cu film serves as a barrier layer to prevent the diffusion of solder from the solder bumps, and the upper Au film
Each of them mainly acts as an oxidation preventing film for preventing the oxidation of the Cu film.

【0004】以下、このようなBLM膜を使用した従来
のはんだバンプの製造方法を、図10〜図14を用いて
説明する。先ず、半導体基板80表面に形成した例えば
フリップチップIC(図示せず)の接合部に、例えばA
l又はAl−Cu合金等からなるAl系電極パッド82
を形成する。続いて、例えばポリイミド膜やシリコン窒
化膜等からなるパッシベーション膜(表面保護膜)84
を基体全面に被覆した後、このパッシベーション膜84
に開口した接続孔を介してAl系電極パッド82に接続
するBLM膜86を形成する(図10参照)。
A conventional method of manufacturing a solder bump using such a BLM film will be described below with reference to FIGS. First, for example, at the junction of a flip-chip IC (not shown) formed on the surface of the semiconductor substrate 80, for example, A
1 or Al-based electrode pad 82 made of Al-Cu alloy or the like
To form Subsequently, a passivation film (surface protection film) 84 made of, for example, a polyimide film, a silicon nitride film, or the like.
After covering the entire surface of the substrate, the passivation film 84
A BLM film 86 connected to the Al-based electrode pad 82 through a connection hole opened at the bottom is formed (see FIG. 10).

【0005】次いで、基体全面に十分に厚いフォトレジ
スト膜88を塗布した後、フォトリソグラフィ技術を用
いて、このフォトレジスト膜88をパターニングする。
こうして、BLM膜86及びその周囲のパッシベーショ
ン膜84を露出させる大きさの径をもつ開口部90を形
成する(図11参照)。
Next, after a sufficiently thick photoresist film 88 is applied to the entire surface of the substrate, the photoresist film 88 is patterned by using a photolithography technique.
Thus, an opening 90 having a diameter large enough to expose the BLM film 86 and the surrounding passivation film 84 is formed (see FIG. 11).

【0006】次いで、例えば蒸着技術を用いて、基体全
面にPb(鉛)及びSn(スズ)からなるはんだ蒸着膜
92を成膜する。このとき、このはんだ蒸着膜92は、
開口部90におけるフォトレジスト膜88端部の大きな
段差により、開口部90内のBLM膜86及びその周囲
のパッシベーション膜84上のはんだ蒸着膜92とフォ
トレジスト膜88上のはんだ蒸着膜92とに分断される
(図12参照)。
Next, a solder vapor deposition film 92 made of Pb (lead) and Sn (tin) is formed on the entire surface of the substrate by using, for example, a vapor deposition technique. At this time, the solder deposition film 92
Due to the large step at the end of the photoresist film 88 in the opening 90, the BLM film 86 in the opening 90 and the solder deposition film 92 on the passivation film 84 and the solder deposition film 92 on the photoresist film 88 are separated. (See FIG. 12).

【0007】次いで、リフトオフ技術を用いて、ウェー
ハをレジスト剥離液に浸した状態で加熱揺動処理を行な
って、フォトレジスト膜88と共にそのフォトレジスト
膜88上のはんだ蒸着膜92を除去する。こうして、B
LM膜86及びその周囲のパッシベーション膜84を被
覆するはんだ蒸着膜92のみを残存させる(図13参
照)。
Next, the wafer is immersed in a resist stripper using a lift-off technique, and then subjected to a heating swinging process to remove the photoresist film 88 and the solder deposition film 92 on the photoresist film 88. Thus, B
Only the solder deposition film 92 covering the LM film 86 and the passivation film 84 around the LM film 86 is left (see FIG. 13).

【0008】次いで、ウェットバック法を用いて、はん
だ蒸着膜92にフラックス塗布を行なった後、加熱処理
によりはんだ蒸着膜92を溶融して、BLM膜86に接
続するはんだボールバンプ94を最終的に形成する。こ
のようにして、半導体基板80表面に形成したフリップ
チップICの接合部のAl系電極パッド82上にBLM
膜86を介してはんだボールバンプ94が形成されてい
る半導体装置を作製する(図14参照)。
Next, after applying a flux to the solder deposited film 92 by a wet back method, the solder deposited film 92 is melted by a heat treatment to finally form a solder ball bump 94 connected to the BLM film 86. Form. The BLM is thus formed on the Al-based electrode pad 82 at the junction of the flip chip IC formed on the surface of the semiconductor substrate 80.
A semiconductor device in which the solder ball bumps 94 are formed via the film 86 is manufactured (see FIG. 14).

【0009】次に、上記図10に示されるように、半導
体基板80表面に形成したフリップチップICの接合部
のAl系電極パッド82に接続しているBLM膜86が
形成されるまでのプロセスフローの詳細を、図15〜図
19を用いて説明する。先ず、半導体基板80表面に形
成したフリップチップIC(図示せず)の接合部に、例
えばスパッタ技術及びエッチング技術等を用いて、Al
系電極パッド82を形成する。続いて、パッシベーショ
ン膜84を基体全面に被覆した後、フォトリソグラフィ
技術を用いて、Al系電極パッド82上に所定の寸法の
接続孔96を開口する(図15参照)。
Next, as shown in FIG. 10, a process flow until the BLM film 86 connected to the Al-based electrode pad 82 at the junction of the flip chip IC formed on the surface of the semiconductor substrate 80 is formed. Will be described in detail with reference to FIGS. First, a bonding portion of a flip-chip IC (not shown) formed on the surface of the semiconductor substrate 80 is formed with Al by using, for example, a sputtering technique and an etching technique.
A system electrode pad 82 is formed. Subsequently, after covering the entire surface of the base with the passivation film 84, a connection hole 96 having a predetermined size is opened on the Al-based electrode pad 82 by using a photolithography technique (see FIG. 15).

【0010】次いで、基体全面にフォトレジスト膜98
を塗布した後、フォトリソグラフィ技術を用いて、この
フォトレジスト膜98をパターニングする。こうして、
Al系電極パッド82及びその周囲のパッシベーション
膜84上に、接続孔96よりも大きな径の開口部100
を形成する(図16参照)。
Next, a photoresist film 98 is formed on the entire surface of the substrate.
Is applied, the photoresist film 98 is patterned using a photolithography technique. Thus,
An opening 100 having a diameter larger than that of the connection hole 96 is formed on the Al-based electrode pad 82 and the surrounding passivation film 84.
Is formed (see FIG. 16).

【0011】次いで、この状態のウェーハをスパッタ装
置にセットし、RF(高周波)プラズマによるBLM成
膜前プラズマ処理を行なう。なお、このBLM成膜前プ
ラズマ処理は、逆スパッタ処理と通称される。こうし
て、開口部100におけるフォトレジスト膜98端部の
形状をオーバーハング状に変形する(図17参照)。
Next, the wafer in this state is set in a sputtering apparatus, and plasma processing before BLM film formation using RF (high frequency) plasma is performed. This plasma processing before BLM film formation is generally called reverse sputtering processing. Thus, the shape of the end portion of the photoresist film 98 in the opening 100 is deformed into an overhang shape (see FIG. 17).

【0012】次いで、BLM成膜前プラズマ処理に使用
したスパッタ装置を引き続き使用して、例えばスパッタ
法により、基体全面にCr膜、Cu膜、Au膜等を連続
して成膜する。こうして、Cr膜、Cu膜、Au膜等が
順に積層された金属多層膜からなるBLM膜86を形成
する。このとき、開口部100におけるフォトレジスト
膜98端部はBLM成膜前プラズマ処理によってオーバ
ーハング状になっていることから、そのオーバーハング
状のフォトレジスト膜98側壁面にはBLM膜が成膜さ
れない。このために、基体全面に形成したBLM膜86
は、開口部100内のAl系電極パッド82及びその周
囲のパッシベーション膜84上のBLM膜86とフォト
レジスト膜98上のBLM膜86とに分断される(図1
8参照)。
Next, a Cr film, a Cu film, an Au film, and the like are continuously formed on the entire surface of the substrate by, for example, a sputtering method using the sputtering apparatus used for the plasma processing before the BLM film formation. Thus, a BLM film 86 composed of a metal multilayer film in which a Cr film, a Cu film, an Au film, and the like are sequentially stacked is formed. At this time, since the end portion of the photoresist film 98 in the opening 100 has been overhanged by the plasma processing before the BLM film formation, no BLM film is formed on the side wall surface of the overhanged photoresist film 98. . For this purpose, the BLM film 86 formed on the entire surface of the substrate is used.
Is divided into an Al-based electrode pad 82 in the opening 100 and a BLM film 86 on the passivation film 84 and a BLM film 86 on the photoresist film 98 (FIG. 1).
8).

【0013】次いで、リフトオフ技術を用いて、このウ
ェーハをレジスト剥離液に浸した状態で加熱揺動処理を
行ない、フォトレジスト膜98と共にそのフォトレジス
ト膜98上のBLM膜86を除去する一方、Al系電極
パッド82及びその周囲のパッシベーション膜84上の
BLM膜86のみを残存させる。このようにして、上記
図10に示されるように、半導体基板80表面に形成し
たフリップチップICの接合部のAl系電極パッド82
に接続しているBLM膜86を形成する(図19参
照)。
Next, using a lift-off technique, the wafer is immersed in a resist stripper and subjected to a heating swinging process to remove the photoresist film 98 and the BLM film 86 on the photoresist film 98 while removing the Al film. Only the BLM film 86 on the system electrode pad 82 and the surrounding passivation film 84 is left. In this manner, as shown in FIG. 10, the Al-based electrode pad 82 at the junction of the flip-chip IC formed on the surface of the semiconductor substrate 80 is formed.
Is formed (see FIG. 19).

【0014】[0014]

【発明が解決しようとする課題】しかしながら、上記図
15〜図19に示されるように、リフトオフ技術を用い
てAl系電極パッド82に接続するBLM膜86を形成
する際に、逆スパッタと通称されるBLM成膜前プラズ
マ処理により、開口部100におけるフォトレジスト膜
98端部の形状をオーバーハング状に変形する加工を必
要とする現行のはんだバンプの製造方法においては、フ
ォトレジスト膜98が形成されている製品ウェーハの処
理数を重ねるにつれて、BLM成膜前プラズマ処理を行
なうスパッタ装置のプラズマ処理室内部にフォトレジス
ト膜98からスパッタ除去されたレジスト分解物からな
る有機物が徐々に蓄積されていき、プラズマが形成され
るプラズマ処理室内の状態が処理毎に微妙に変化するよ
うになる。
However, as shown in FIGS. 15 to 19, when the BLM film 86 connected to the Al-based electrode pad 82 is formed by using the lift-off technique, it is commonly called reverse sputtering. In the current method of manufacturing a solder bump, which requires a process of deforming the end portion of the photoresist film 98 in the opening 100 into an overhang shape by the plasma treatment before forming the BLM, the photoresist film 98 is formed. As the number of processed product wafers is increased, organic substances composed of resist decomposed products sputtered from the photoresist film 98 are gradually accumulated in the plasma processing chamber of the sputtering apparatus for performing plasma processing before BLM film formation, The state in the plasma processing chamber where the plasma is formed slightly changes every processing.

【0015】即ち、フォトレジスト膜98から分解され
た有機物は完全な絶縁体ではなく、ある程度の導通性を
もっているため、BLM成膜前プラズマ処理を行なう毎
に導通性の有機物が蓄積されていくことにより、プラズ
マ処理室内のインピーダンスが変化して、プラズマの放
電状態が大きく影響を受けてしまうことになる。
That is, since the organic matter decomposed from the photoresist film 98 is not a perfect insulator but has a certain degree of conductivity, the conductive organic matter must accumulate every time the plasma processing is performed before the BLM film formation. As a result, the impedance inside the plasma processing chamber changes, and the discharge state of the plasma is greatly affected.

【0016】また、この有機物の蓄積がある程度まで進
行すると、スパッタ装置のもつオートチューニング機能
のカバーできる範囲を超えてしまい、マッチングがとれ
なくなる。このため、BLM成膜前プラズマ処理のため
のプラズマ放電自体をスムーズに立ち上げれなくなった
り、維持できなくなったりする事態に至る。
If the accumulation of the organic substances progresses to a certain extent, the amount of the organic substances exceeds the range that can be covered by the auto-tuning function of the sputtering apparatus, and matching cannot be achieved. Therefore, the plasma discharge itself for the plasma processing before the BLM film formation cannot be smoothly started or maintained.

【0017】また、プラズマ放電自体を立ち上げること
ができた場合であっても、その放電状態が不安定となる
ために、BLM成膜前プラズマ処理によるフォトレジス
ト膜98端部の加工形状にバラツキが生じるという悪影
響が出るようになる。更に、リフトオフ技術を用いて、
フォトレジスト膜98と共にそのフォトレジスト膜98
上のBLM膜86を除去して、Al系電極パッド82に
接続するBLM膜86のみを残存させる際にも、例えば
図20に示されるように、BLM破片86a及びこれに
覆われたレジスト破片98a等からなるリフトオフ残渣
102がパッシベーション膜84上に残存する場合が生
じる。
Even if the plasma discharge itself can be started, the discharge state becomes unstable, so that the processed shape of the end portion of the photoresist film 98 by the plasma processing before the BLM film formation varies. The adverse effect of the occurrence of the problem occurs. Furthermore, using lift-off technology,
The photoresist film 98 together with the photoresist film 98
Even when the upper BLM film 86 is removed and only the BLM film 86 connected to the Al-based electrode pad 82 remains, for example, as shown in FIG. 20, the BLM fragment 86a and the resist fragment 98a covered therewith. The lift-off residue 102 formed on the passivation film 84 may remain.

【0018】そして、このようなBLM成膜前プラズマ
処理によるフォトレジスト膜98端部の加工形状のバラ
ツキやリフトオフ法によるAl系電極パッド82に接続
するBLM膜86の形成の際の残渣不良が、Al系電極
パッド82上にBLM膜86を介してはんだボールバン
プ94を形成する量産プロセスの再現性を劣化させ、製
品デバイスの製造歩留りを下げる要因となるという問題
を生じていた。
The variation in the processing shape of the end portion of the photoresist film 98 due to the plasma treatment before the BLM film formation and the residue failure at the time of forming the BLM film 86 connected to the Al-based electrode pad 82 by the lift-off method are as follows. There has been a problem that the reproducibility of a mass production process for forming the solder ball bumps 94 on the Al-based electrode pads 82 via the BLM film 86 is degraded, which causes a reduction in the production yield of product devices.

【0019】しかも、こうした問題は、例えば高周波誘
導磁場により生じる誘導電界によって高密度プラズマを
発生させるICP(Inductively Coupled Plasma)高密
度プラズマ装置や、μ(マイクロ)波と磁場によって高
密度プラズマを発生させる有磁場μ波プラズマ装置等の
ように、プラズマ処理室が絶縁材によって構成される最
近の高密度プラズマ装置を用いる場合に特に顕在化して
きている。
Further, such a problem is caused by, for example, an ICP (Inductively Coupled Plasma) high-density plasma apparatus for generating high-density plasma by an induced electric field generated by a high-frequency induction magnetic field, or a high-density plasma generated by μ (micro) waves and a magnetic field. In particular, when a recent high-density plasma apparatus in which a plasma processing chamber is formed of an insulating material, such as a magnetic field μ-wave plasma apparatus, is used.

【0020】更に、前述したような、BLM成膜前プラ
ズマ処理の繰り返しに伴うプラズマ処理室内の状態の経
時変化によるプラズマの不安定性とは別に、従来のスパ
ッタ装置においては、製品ウェーハを保持固定するクラ
ンプが原因となって次のような問題を生じていた。
Further, apart from the instability of the plasma due to the temporal change of the state of the inside of the plasma processing chamber accompanying the repetition of the plasma processing before the BLM film formation as described above, the conventional sputtering apparatus holds and fixes the product wafer. The following problems have been caused by the clamp.

【0021】即ち、上記図17に示される工程におい
て、半導体基板80上にAl系電極パッド82を臨む開
口部100を有するフォトレジスト膜98が形成されて
いるウェーハをスパッタ装置のプラズマ処理室内にセッ
トしてRFプラズマによるBLM成膜前プラズマ処理を
行なう際、図21に示されるように、通常、ウェーハス
テージ110上に搭載したウェーハ112をメカニカル
に保持固定する手段として複数個のクランプ114を用
いている。このため、図中のA部に示されるように、複
数個のクランプ114によって保持されている何点かの
箇所及びその近傍のウェーハ112周辺部において、例
えばプラズマ処理室内に発生させたRFプラズマ116
からのAr+ (アルゴンイオン)の照射を妨げるクラン
プ114の影が生じたり、イオンシースに局所的な乱れ
が生じたりする現象が起こる。
That is, in the step shown in FIG. 17, a wafer having a photoresist film 98 having an opening 100 facing an Al-based electrode pad 82 formed on a semiconductor substrate 80 is set in a plasma processing chamber of a sputtering apparatus. When performing the plasma processing before the BLM film formation by RF plasma, as shown in FIG. 21, a plurality of clamps 114 are usually used as a means for mechanically holding and fixing the wafer 112 mounted on the wafer stage 110. I have. For this reason, as shown in part A in the figure, at some points held by the plurality of clamps 114 and in the vicinity of the wafer 112 in the vicinity thereof, for example, the RF plasma 116 generated in the plasma processing chamber is used.
A phenomenon occurs in which a shadow of the clamp 114 that hinders the irradiation of Ar + (argon ions) from the clamp 114 occurs, and a local disturbance occurs in the ion sheath.

【0022】また、複数個のクランプ114と接してい
るウェーハ112周辺部における温度変動により、ウェ
ーハの温度分布にバラツキが生じる現象も起こる。即
ち、ヒータ加熱されているウェーハステージ110によ
ってウェーハ112の温度も上昇するが、クランプ11
4からは熱が逃げていくため、このクランプ114によ
って保持固定されているウェーハ112周辺部において
は局所的に温度が低下してしまう。こうしてウェーハ面
内の温度分布のバラツキが生じる。そしてまた、連続し
てウェーハ処理を行っている場合は、クランプ114自
身もプラズマからの輻射熱やイオンアタック、ウェーハ
112からの伝熱等によって加熱されているため、その
蓄熱作用によりウェーハ112との相対的な温度差も小
さく、従ってウェーハ面内の温度分布のバラツキも比較
的小さいが、ウェーハ処理の間隔が開いてプラズマ処理
装置の待機時間が長くなると、クランプ114が冷却す
るため、ウェーハの温度分布はウェーハ面内においても
ウェーハ処理間においてもバラツキが生じる。
Further, a temperature variation around the wafer 112 in contact with the plurality of clamps 114 may cause a variation in the temperature distribution of the wafer. That is, although the temperature of the wafer 112 is also increased by the wafer stage 110 heated by the heater, the clamp 11
Since the heat escapes from the area 4, the temperature locally decreases around the wafer 112 held and fixed by the clamp 114. Thus, the temperature distribution in the wafer surface varies. Further, when wafer processing is performed continuously, the clamp 114 itself is also heated by radiant heat from the plasma, ion attack, heat transfer from the wafer 112, and the like, so that the clamp 114 is relatively heated by the heat storage action. However, when the interval between wafer processing is long and the standby time of the plasma processing apparatus is long, the clamp 114 is cooled, so that the temperature distribution of the wafer is small. The variation occurs both within the wafer surface and between wafer processings.

【0023】そして、このような複数個のクランプ11
4によって保持固定されているウェーハ112周辺部に
おけるイオンシースの局所的な乱れや温度分布のバラツ
キなどに起因して、BLM成膜前プラズマ処理によるフ
ォトレジスト膜98の熱変質が不十分になり、フォトレ
ジスト膜98端部のオーバーハング状の加工形状を安定
して得ることが困難になることから、Al系電極パッド
82上にBLM膜86を介してはんだボールバンプ94
を形成する量産プロセスの製造歩留りを下げる要因とな
るという問題を生じていた。
The plurality of clamps 11
Due to the local disturbance of the ion sheath and the variation of the temperature distribution in the peripheral portion of the wafer 112 held and fixed by 4, the thermal deterioration of the photoresist film 98 due to the plasma processing before the BLM film formation becomes insufficient, Since it becomes difficult to stably obtain an overhang-like processed shape at the end of the photoresist film 98, the solder ball bump 94 is formed on the Al-based electrode pad 82 via the BLM film 86.
This causes a problem of lowering the production yield of a mass production process for forming a semiconductor device.

【0024】従って、リフトオフ技術を用いてAl系電
極パッド82に接続するBLM膜86を形成し、このB
LM膜86を介してAl系電極パッド82に接続するは
んだボールバンプ94を形成するバンプ量産ラインにお
いて、デバイス製造歩留りの向上を図るためには、開口
部100におけるフォトレジスト膜98端部の形状をオ
ーバーハング状に変形加工する際のBLM成膜前プラズ
マ処理を再現性良く安定なプロセスとすることが切望さ
れている。
Therefore, a BLM film 86 connected to the Al-based electrode pad 82 is formed using the lift-off technique,
In a bump mass production line for forming solder ball bumps 94 connected to the Al-based electrode pads 82 via the LM film 86, in order to improve the device manufacturing yield, the shape of the end of the photoresist film 98 in the opening 100 must be changed. There is an urgent need for a plasma process prior to BLM film formation during the overhanging deformation process to be a stable process with good reproducibility.

【0025】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、バリアメタル膜を介して電極パッドに
接続するはんだボールバンプを形成する際に、再現性の
良い安定したバリアメタル成膜前プラズマ処理を実現し
て、製造歩留りの向上を達成することができるはんだバ
ンプの製造方法を提供することを目的とする。
Accordingly, the present invention has been made in view of the above problems, and has been made in consideration of the above problem, and is intended to provide a stable and reproducible barrier metal film when forming a solder ball bump connected to an electrode pad via the barrier metal film. It is an object of the present invention to provide a method for manufacturing solder bumps that can realize a pre-plasma treatment and achieve an improvement in manufacturing yield.

【0026】[0026]

【課題を解決するための手段】上記課題は、以下に述べ
る本発明に係るはんだバンプの製造方法により達成され
る。即ち、請求項1に係るはんだバンプの製造方法は、
はんだボールと電極パッドとの間に介在させるバリアメ
タル膜をリフトオフ法を用いて形成するはんだバンプの
製造方法であって、所定のレジストパターンが形成され
たウェーハのバリアメタル成膜前プラズマ処理を行なう
前に、このバリアメタル成膜前プラズマ処理を行なう処
理室内において、予め無機絶縁膜が表面に形成されたダ
ミーウェーハを用いて、プラズマ処理を行なうことを特
徴とする。
The above object is achieved by a method for manufacturing a solder bump according to the present invention described below. That is, the method for manufacturing a solder bump according to claim 1 is as follows.
A method for manufacturing a solder bump in which a barrier metal film interposed between a solder ball and an electrode pad is formed by a lift-off method, wherein plasma processing is performed before forming a barrier metal on a wafer on which a predetermined resist pattern is formed. Before the plasma processing, the plasma processing is performed using a dummy wafer in which an inorganic insulating film is formed on the surface in a processing chamber in which the plasma processing before forming the barrier metal is performed.

【0027】このように請求項1に係るはんだバンプの
製造方法においては、レジストパターンが形成された製
品ウェーハのバリアメタル成膜前プラズマ処理を行なう
量産ラインにおいて、それまでのバリアメタル成膜前プ
ラズマ処理の繰り返しにより処理室内部にレジスト膜か
らスパッタ除去された有機物が蓄積され、処理室内のイ
ンピーダンス等の状態が経時変化してプラズマが不安定
になっている場合であっても、例えば製品ロット毎とい
ったある一定の間隔をおいて、例えばシリコン酸化膜等
の無機絶縁膜が表面に形成されたダミーウェーハを用い
てプラズマ処理(以下、この処理を適宜「ダミープラズ
マ処理」という)を行なうことにより、ダミーウェーハ
の無機絶縁膜からスパッタ除去されたシリコン酸化膜等
の絶縁物が処理室内壁に付着して絶縁性が向上する。こ
のため、処理室内のインピーダンスマッチングが容易に
とれるようになり、その後の製品ウェーハのバリアメタ
ル成膜前プラズマ処理を終始安定したプラズマ放電下に
おいて行なうことが可能となる。その結果、バリアメタ
ル膜を介して電極パッドに接続するはんだボールバンプ
を形成するバンプ量産ラインにおいて、製品ウェーハの
バリアメタル成膜前プラズマ処理を連続して行なう場合
であっても、製品ウェーハの量産処理の合間に適当にダ
ミープラズマ処理を挟むことにより、従来よりもプロセ
スが非常に安定化して、高い良品歩留りが実現される。
According to the method for manufacturing a solder bump according to the first aspect of the present invention, in a mass production line for performing a plasma process before forming a barrier metal on a product wafer on which a resist pattern is formed, a plasma before forming a barrier metal before is used. Even if the organic matter removed by sputtering from the resist film is accumulated in the processing chamber due to the repetition of the processing, and the state of the impedance or the like in the processing chamber changes with time, the plasma becomes unstable. By performing a plasma process (hereinafter, this process is appropriately referred to as "dummy plasma process") using a dummy wafer having an inorganic insulating film such as a silicon oxide film formed on the surface thereof at a certain interval, for example, An insulator such as a silicon oxide film sputtered from the inorganic insulating film of the dummy wafer is placed in the processing chamber. Adhering to the walls to improve insulation. For this reason, the impedance matching in the processing chamber can be easily achieved, and the subsequent plasma processing before forming the barrier metal on the product wafer can be performed under a stable plasma discharge throughout. As a result, in a bump mass production line for forming solder ball bumps connected to electrode pads via a barrier metal film, even when plasma processing before barrier metal deposition of a product wafer is continuously performed, mass production of the product wafer is performed. By appropriately interposing the dummy plasma process between the processes, the process is much more stabilized than before, and a high yield of non-defective products is realized.

【0028】また、請求項2に係るはんだバンプの製造
方法は、はんだボールと電極パッドとの間に介在させる
バリアメタル膜をリフトオフ法を用いて形成するはんだ
バンプの製造方法であって、所定のレジストパターンが
形成されたウェーハのバリアメタル成膜前プラズマ処理
を行なう前に、このバリアメタル成膜前プラズマ処理を
行なう処理室内において、O2 (酸素)を含有する雰囲
気中におけるプラズマ処理を行なうことを特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a solder bump, wherein a barrier metal film interposed between a solder ball and an electrode pad is formed by a lift-off method. Before performing the pre-barrier-metal-deposition plasma processing on the wafer on which the resist pattern is formed, performing the plasma processing in an atmosphere containing O 2 (oxygen) in a processing chamber in which the barrier-metal-predeposition plasma processing is performed. It is characterized by.

【0029】このように請求項2に係るはんだバンプの
製造方法においては、レジストパターンが形成された製
品ウェーハのバリアメタル成膜前プラズマ処理を行なう
量産ラインにおいて、それまでのバリアメタル成膜前プ
ラズマ処理の繰り返しにより処理室内部にレジスト膜か
らスパッタ除去された有機物の堆積が過剰に進行してし
まい、たとえ上記請求項1に係る無機絶縁膜が形成され
たダミーウェーハを用いるプラズマ処理を行なったにも
拘らず、処理室内のインピーダンス等の状態が徐々に経
時変化してプラズマが不安定になっている場合であって
も、例えば製品10ロット毎といった上記請求項1の場
合より長い間隔をおいて、O2 を含有する雰囲気中にお
けるプラズマ処理を行なうことにより、処理室内部に蓄
積された有機物が燃焼して、例えば C+2O* (酸素ラジカル)→CO2 、CO(気体) といった有機物の燃焼反応が起き、こうした酸素プラズ
マクリーニング処理によって処理室内に蓄積していた有
機物が効果的に除去される。このため、処理室内のイン
ピーダンスマッチングが容易にとれるようになり、その
後の製品ウェーハのバリアメタル成膜前プラズマ処理を
終始安定したプラズマ放電下において行なうことが可能
となる。その結果、バリアメタル膜を介して電極パッド
に接続するはんだボールバンプを形成するバンプ量産ラ
インにおいて、製品ウェーハのバリアメタル成膜前プラ
ズマ処理を連続して行なう場合であっても、製品ウェー
ハの量産処理の合間に適当に酸素プラズマクリーニング
処理を挟むことにより、従来よりもプロセスが非常に安
定化して、高い良品歩留りが実現される。
According to the method for manufacturing a solder bump according to the second aspect of the present invention, in a mass production line for performing a plasma process before a barrier metal film is formed on a product wafer on which a resist pattern is formed, a plasma before the barrier metal film is formed is obtained. Due to the repetition of the process, the deposition of the organic material sputtered from the resist film in the processing chamber excessively proceeds, and even if the plasma process using the dummy wafer having the inorganic insulating film according to claim 1 is performed. Nevertheless, even in the case where the state of the impedance or the like in the processing chamber gradually changes with time and the plasma becomes unstable, a longer interval than in the case of the above-mentioned claim 1, such as every 10 lots of products, is provided. , by performing plasma treatment in an atmosphere containing O 2, organic matter accumulated in the processing chamber portion Baked to, e.g. C + 2O * (oxygen radical) → CO 2, CO (gas) such as organic matter combustion reactions occur, organic matter that was accumulated in the processing chamber by such oxygen plasma cleaning process is effectively removed. For this reason, the impedance matching in the processing chamber can be easily achieved, and the subsequent plasma processing before forming the barrier metal on the product wafer can be performed under a stable plasma discharge throughout. As a result, in a bump mass production line for forming solder ball bumps connected to an electrode pad via a barrier metal film, even if plasma processing before barrier metal deposition of a product wafer is continuously performed, mass production of the product wafer is performed. By appropriately interposing the oxygen plasma cleaning treatment between the treatments, the process is much more stabilized than before, and a high yield of good products is realized.

【0030】また、請求項3に係るはんだバンプの製造
方法は、上記請求項1又は2に係るはんだバンプの製造
方法において、バリアメタル成膜前プラズマ処理を行な
う処理室に、この処理室の内壁表面の絶縁抵抗を検知す
るモニター装置が設置されている構成とすることによ
り、必要に応じて処理室の内壁表面の絶縁抵抗を検知し
て、処理室内壁の絶縁性の劣化状態を適確に把握するこ
とが可能になる。このため、上記請求項1に係るダミー
プラズマ処理や上記請求項2に係る酸素プラズマクリー
ニング処理を行なう時期が適切に決定される。その結
果、製品ウェーハのバリアメタル成膜前プラズマ処理を
連続して行なう際のプロセス安定化に必要なダミープラ
ズマ処理や酸素プラズマクリーニング処理が最適な時期
に効率良く運用される。
According to a third aspect of the present invention, there is provided a method of manufacturing a solder bump according to the first or second aspect, further comprising: By adopting a configuration in which a monitoring device that detects the insulation resistance of the surface is installed, the insulation resistance of the inner wall surface of the processing chamber is detected as necessary, and the deterioration state of the insulation of the inner wall of the processing chamber is accurately detected. It becomes possible to grasp. Therefore, the timing for performing the dummy plasma processing according to the first aspect and the oxygen plasma cleaning processing according to the second aspect is appropriately determined. As a result, the dummy plasma processing and the oxygen plasma cleaning processing necessary for stabilizing the process when the plasma processing before forming the barrier metal on the product wafer is continuously performed are efficiently operated at the optimal time.

【0031】また、請求項4に係るはんだバンプの製造
方法は、上記請求項1〜3のいずれかに係るはんだバン
プの製造方法において、処理室内のウェーハステージ上
にウェーハを保持固定するための静電吸着電極が設置さ
れている構成とすることにより、製品ウェーハのバリア
メタル成膜前プラズマ処理を行なう際にクランプを用い
てウェーハを固定する必要がなくなるため、クランプに
起因するウェーハ周辺部におけるイオンシースの局所的
な乱れやウェーハ面内及びウェーハ処理間におけるウェ
ーハ温度分布のバラツキの発生が防止される。その結
果、バリアメタル膜を介して電極パッドに接続するはん
だボールバンプを形成するバンプ量産ラインにおいて、
イオンシースがウェーハ全面に渡って均一に形成される
と共に、ウェーハの温度分布がウェーハ面内においても
ウェーハ処理間においても均一に制御されるため、バリ
アメタル成膜前プラズマ処理によるレジスト膜端部の加
工形状がウェーハ全面に渡って良好かつ安定なものとな
り、高い良品歩留りが実現される。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a solder bump according to any one of the first to third aspects, further comprising a step of holding and fixing the wafer on a wafer stage in a processing chamber. By adopting a configuration in which the electro-adsorption electrode is installed, it is not necessary to fix the wafer using a clamp when performing plasma processing before forming a barrier metal on a product wafer, so that ions in the peripheral portion of the wafer due to the clamp are eliminated. The occurrence of local disturbance of the sheath and variation in the wafer temperature distribution within the wafer surface and during wafer processing is prevented. As a result, in a bump mass production line for forming solder ball bumps connected to electrode pads via barrier metal films,
Since the ion sheath is formed uniformly over the entire surface of the wafer and the temperature distribution of the wafer is uniformly controlled both within the wafer surface and during the wafer processing, the edge of the resist film formed by the plasma processing before barrier metal film formation is formed. The processed shape becomes good and stable over the entire surface of the wafer, and a high yield of non-defective products is realized.

【0032】また、請求項5に係るはんだバンプの製造
方法は、上記請求項1〜4のいずれかに係るはんだバン
プの製造方法において、バリアメタル成膜前プラズマ処
理を行なう際のウェーハ表面の最高到達温度が100℃
〜150℃である構成とすることにより、レジスト膜端
部の加工に必要な熱エネルギーが供給されると共に、レ
ジスト膜の耐熱温度を越える程の高温になることが防止
される。その結果、バリアメタル膜を介して電極パッド
に接続するはんだボールバンプを形成するバンプ量産ラ
インにおいて、ウェーハの温度が適切に制御され、レジ
スト膜端部の加工に必要十分な熱エネルギーが過不足な
く供給されるため、バリアメタル成膜前プラズマ処理に
よるレジスト膜端部の加工形状がウェーハ全面に渡って
良好かつ安定なものとなり、高い良品歩留りが実現され
る。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a solder bump according to any one of the first to fourth aspects, wherein a maximum surface of the wafer when performing a plasma treatment before forming a barrier metal film. Ultimate temperature is 100 ° C
By setting the temperature to about 150 ° C., the heat energy required for processing the edge portion of the resist film is supplied, and the temperature is prevented from being high enough to exceed the heat resistant temperature of the resist film. As a result, in the bump mass production line that forms solder ball bumps connected to the electrode pads via the barrier metal film, the temperature of the wafer is appropriately controlled, and sufficient and sufficient thermal energy is required for processing the resist film edge. As a result, the processed shape of the resist film edge portion by the plasma processing before the barrier metal film formation is good and stable over the entire surface of the wafer, and a high yield of high-quality products is realized.

【0033】[0033]

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好適な実施の形態を説明する。 (第1の実施形態)本発明の第1の実施形態は、BLM
膜を介して電極パッドに接続するはんだボールバンプを
形成するバンプ量産ラインにおいて、トライオード(Tr
iode)型のRFプラズマ処理装置を用いてBLM成膜前
プラズマ処理を行なう際に、例えば1ロット25枚の製
品ウェーハを1ロット処理する毎に、同一のトライオー
ド型RFプラズマ処理装置を用いて、半導体基板上に熱
酸化膜を形成したダミーウェーハのプラズマ処理を行な
うものである。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
A preferred embodiment of the present invention will be described. (First Embodiment) A first embodiment of the present invention is a BLM.
In a bump mass production line that forms solder ball bumps that connect to electrode pads through a film, triodes (Tr
When performing plasma processing before BLM film formation using an iode) type RF plasma processing apparatus, for example, every time one lot of 25 product wafers per lot is processed using the same triode type RF plasma processing apparatus, The plasma processing is performed on a dummy wafer having a thermal oxide film formed on a semiconductor substrate.

【0034】図1は本実施形態に係るはんだバンプの製
造方法においてBLM膜の形成及びBLM成膜前プラズ
マ処理に使用するトライオード型RFプラズマ処理装置
を示す概略断面図、図2〜図7はそれぞれ本実施形態に
係るはんだバンプの製造方法を説明するための工程断面
図である。
FIG. 1 is a schematic cross-sectional view showing a triode type RF plasma processing apparatus used for forming a BLM film and performing plasma processing before the BLM film formation in the method of manufacturing a solder bump according to the present embodiment, and FIGS. It is a process sectional view for explaining the manufacturing method of the solder bump concerning this embodiment.

【0035】最初に、本実施形態に係るはんだバンプの
製造方法においてBLM膜の形成及びBLM成膜前プラ
ズマ処理に使用するトライオード型RFプラズマ処理装
置について、図1を用いて説明する。図1に示されるよ
うに、このトライオード型RFプラズマ処理装置おいて
は、そのプラズマ処理室10内に、陽極板12と陰極板
兼用のウェーハステージ14とが上下に相対して設置さ
れており、これら相対する陽極板12と陰極板兼用のウ
ェーハステージ14との中間に、格子電極16が設置さ
れている。
First, a triode-type RF plasma processing apparatus used for forming a BLM film and performing plasma processing before forming a BLM in the method for manufacturing a solder bump according to the present embodiment will be described with reference to FIG. As shown in FIG. 1, in this triode type RF plasma processing apparatus, an anode plate 12 and a wafer stage 14 serving also as a cathode plate are installed vertically in a plasma processing chamber 10, A grid electrode 16 is provided between the opposing anode plate 12 and wafer stage 14 also serving as a cathode plate.

【0036】そして、この陽極板12は、結合コンデン
サ18を介してプラズマ生成電源20に接続され、この
プラズマ生成電源20の他端は接地されている。また、
陰極板兼用のウェーハステージ14は、結合コンデンサ
22を介して基板バイアス電源24に接続され、この基
板バイアス電源24の他端は接地されている。また、格
子電極16は、接地されている。こうして、陰極板兼用
のウェーハステージ14上に被処理ウェーハ26を搭載
すると共に、陽極板12と格子電極16とに挟まれた空
間にプラズマ28を発生するようになっている。
The anode plate 12 is connected to a plasma generation power supply 20 via a coupling capacitor 18, and the other end of the plasma generation power supply 20 is grounded. Also,
The wafer stage 14 serving also as a cathode plate is connected to a substrate bias power supply 24 via a coupling capacitor 22, and the other end of the substrate bias power supply 24 is grounded. The grid electrode 16 is grounded. Thus, the wafer 26 to be processed is mounted on the wafer stage 14 serving also as the cathode plate, and the plasma 28 is generated in the space between the anode plate 12 and the grid electrode 16.

【0037】なお、図示はしないが、陰極板兼用のウェ
ーハステージ14上に搭載された被処理ウェーハ26
は、クランプによってメカニカルに保持固定されるよう
になっている。また、陰極板兼用のウェーハステージ1
4には、搭載した被処理ウェーハ26を加熱するための
ヒータが内蔵されている。
Although not shown, the wafer 26 to be processed mounted on the wafer stage 14 serving also as a cathode plate is provided.
Is mechanically held and fixed by a clamp. In addition, a wafer stage 1 also serving as a cathode plate
4 has a built-in heater for heating the mounted processing target wafer 26.

【0038】次に、本実施形態に係るはんだバンプの製
造方法を、図2〜図6を用いて説明する。先ず、従来の
工程と同様に、半導体基板30表面に形成した例えばフ
リップチップIC(図示せず)の接合部に、例えばスパ
ッタ技術及びエッチング技術等を用いて、Al又はAl
−Cu合金等からなるAl系電極パッド32を形成す
る。続いて、例えばポリイミド膜やシリコン窒化膜等か
らなるパッシベーション膜34を基体全面に被覆した
後、フォトリソグラフィ技術を用いて、Al系電極パッ
ド32上に所定の寸法の接続孔36を開口する(図2参
照)。
Next, a method for manufacturing a solder bump according to this embodiment will be described with reference to FIGS. First, in the same manner as in the conventional process, Al or Al is applied to the junction of, for example, a flip chip IC (not shown) formed on the surface of the semiconductor substrate 30 by using, for example, a sputtering technique and an etching technique.
Forming an Al-based electrode pad 32 made of a Cu alloy or the like; Subsequently, after covering the entire surface of the base with a passivation film 34 made of, for example, a polyimide film or a silicon nitride film, a connection hole 36 having a predetermined size is opened on the Al-based electrode pad 32 by using a photolithography technique (FIG. 2).

【0039】次いで、基体全面にフォトレジスト膜38
を塗布した後、フォトリソグラフィ技術を用いて、この
フォトレジスト膜38をパターニングする。こうして、
Al系電極パッド32及びその周囲のパッシベーション
膜34上に、接続孔36よりも大きい開口部40を形成
する(図3参照)。
Next, a photoresist film 38 is formed on the entire surface of the substrate.
Is applied, the photoresist film 38 is patterned using a photolithography technique. Thus,
An opening 40 larger than the connection hole 36 is formed on the Al-based electrode pad 32 and the passivation film 34 around the electrode pad 32 (see FIG. 3).

【0040】また、この図3に示される製品ウェーハと
は別に、図示はしないが、半導体基板上に約1μmの厚
さの熱酸化膜を形成したウェーハをダミーウェーハとし
て例えば5枚準備する。そして、例えば1ロット25枚
の製品ウェーハのBLM成膜前プラズマ処理を行なった
後、次のロットの製品ウェーハのBLM成膜前プラズマ
処理を行なう直前に、この5枚のダミーウェーハについ
てプラズマ処理、即ちダミープラズマ処理を行なう。具
体的には、半導体基板上に熱酸化膜を形成したダミーウ
ェーハを、上記図1に示すトライオード型RFプラズマ
処理装置のプラズマ処理室10内のウェーハステージ1
4上に搭載して、下記の製品ウェーハのBLM成膜前プ
ラズマ処理の条件と同一条件によるプラズマ処理を行な
う。 雰囲気ガスArの流量:25sccm プラズマ処理室内の圧力:0.7Pa ウェーハステージ温度:90℃ プラズマソース電力:700W(2MHz) 基板バイアス電圧:350V(13.56MHz) 処理時間:3分 このダミープラズマ処理を5枚のダミーウェーハについ
て順次繰り返す。
In addition to the product wafer shown in FIG. 3, although not shown, for example, five wafers each having a thermal oxide film having a thickness of about 1 μm formed on a semiconductor substrate are prepared as dummy wafers. Then, for example, after performing plasma processing before BLM film formation of 25 product wafers per lot, immediately before performing plasma processing before BLM film formation of the next lot of product wafers, the plasma processing is performed on the five dummy wafers. That is, dummy plasma processing is performed. Specifically, a dummy wafer having a thermal oxide film formed on a semiconductor substrate is placed on a wafer stage 1 in a plasma processing chamber 10 of the triode type RF plasma processing apparatus shown in FIG.
4 and perform plasma processing under the same conditions as the following plasma processing before BLM film formation of a product wafer. Flow rate of atmospheric gas Ar: 25 sccm Pressure in plasma processing chamber: 0.7 Pa Wafer stage temperature: 90 ° C. Plasma source power: 700 W (2 MHz) Substrate bias voltage: 350 V (13.56 MHz) Processing time: 3 minutes This dummy plasma processing was performed. Repeat for 5 dummy wafers sequentially.

【0041】次いで、こうしたダミープラズマ処理を行
なった直後に、上記図3に示される製品ウェーハのBL
M成膜前プラズマ処理を行なう。即ち、Al系電極パッ
ド32を臨む開口部40を有しているフォトレジスト膜
38が形成されている製品ウェーハを、上記図1に示す
トライオード型RFプラズマ処理装置のプラズマ処理室
10内の陰極板兼用のウェーハステージ14上に被処理
ウェーハ26として搭載し、クランプ(図示せず)によ
って保持固定した後、上記の条件によるBLM成膜前プ
ラズマ処理を行なう。なお、このとき、陰極板兼用のウ
ェーハステージ14に内蔵されているヒータによって、
製品ウェーハ表面の最高到達温度は概ね120℃になる
ように制御する。そして、このBLM成膜前プラズマ処
理により、半導体基板30上のフォトレジスト膜38表
面層はプラズマ28からイオンシースを介してほぼ垂直
なAr+イオン照射を受け、その開口部40におけるフ
ォトレジスト膜38端部が加工されて、その形状がオー
バーハング状に変形される(図4参照)。
Next, immediately after the dummy plasma treatment, the BL of the product wafer shown in FIG.
Plasma processing before M film formation is performed. That is, the product wafer on which the photoresist film 38 having the opening 40 facing the Al-based electrode pad 32 is formed is placed on the cathode plate in the plasma processing chamber 10 of the triode type RF plasma processing apparatus shown in FIG. After being mounted as a wafer 26 to be processed on the dual-purpose wafer stage 14 and held and fixed by a clamp (not shown), plasma processing before BLM film formation under the above conditions is performed. At this time, the heater built in the wafer stage 14 also serving as the cathode plate causes
The maximum temperature reached on the surface of the product wafer is controlled to be approximately 120 ° C. The surface layer of the photoresist film 38 on the semiconductor substrate 30 is subjected to almost vertical Ar + ion irradiation from the plasma 28 through the ion sheath by the plasma treatment before the BLM film formation, and the photoresist film 38 in the opening 40 is formed. The end is worked and its shape is transformed into an overhang shape (see FIG. 4).

【0042】次いで、BLM成膜前プラズマ処理を行な
った製品ウェーハを、上記図1に示すトライオード型R
Fプラズマ処理装置のプラズマ処理室10からゲートバ
ルブを介して高真空下で連結された成膜室に搬送した
後、例えばスパッタ法により、基体全面に厚さ0.1μ
mのCr膜、厚さ1.0μmのCu膜、厚さ0.1μm
のAu膜を連続して成膜する。こうして、Cr膜/Cu
膜/Au膜が順に積層された金属多層膜からなるBLM
膜42を形成する。このとき、開口部40におけるフォ
トレジスト膜38端部はBLM成膜前プラズマ処理によ
ってオーバーハング状になっていることから、そのオー
バーハング状のフォトレジスト膜38側壁面にはBLM
膜が成膜されない。このため、基体全面に形成したBL
M膜42は、開口部40内のAl系電極パッド32及び
その周囲のパッシベーション膜34上のBLM膜42と
フォトレジスト膜38上のBLM膜42とに分断された
状態となる(図5参照)。
Next, the product wafer which has been subjected to the plasma treatment before the BLM film formation is transferred to the triode type R shown in FIG.
After being transferred from the plasma processing chamber 10 of the F plasma processing apparatus to a film forming chamber connected under a high vacuum through a gate valve, a thickness of 0.1 μm
m Cr film, 1.0 μm thick Cu film, 0.1 μm thickness
Is continuously formed. Thus, the Cr film / Cu
BLM composed of a metal multilayer film in which a film / Au film is sequentially laminated
A film 42 is formed. At this time, since the end of the photoresist film 38 in the opening 40 has been overhanged by the plasma processing before the BLM film formation, the BLM is formed on the side wall surface of the overhanged photoresist film 38.
No film is formed. Therefore, the BL formed on the entire surface of the substrate
The M film 42 is divided into the BLM film 42 on the Al-based electrode pad 32 in the opening 40 and the passivation film 34 and the BLM film 42 on the photoresist film 38 around the electrode pad 32 (see FIG. 5). .

【0043】次いで、リフトオフ技術を用いて、(CH
3 2 SO(Dimethyl sulfoxide)とCH3 NC4 6
O(N-methyl-2-pyrrolidone)とから構成されるレジス
ト剥離液に製品ウェーハを浸して、加熱揺動処理を行な
う。こうして、フォトレジスト膜38と共にそのフォト
レジスト膜38上のBLM膜42を除去する一方、パッ
シベーション膜34に開口した接続孔36を介してAl
系電極パッド32に接続するBLM膜42のみを残存さ
せる(図6参照)。
Then, using the lift-off technique, (CH
3 ) 2 SO (Dimethyl sulfoxide) and CH 3 NC 4 H 6
The product wafer is immersed in a resist stripping solution composed of O (N-methyl-2-pyrrolidone) and subjected to a heating swinging process. Thus, while removing the BLM film 42 on the photoresist film 38 together with the photoresist film 38, the Al film is removed through the connection hole 36 opened in the passivation film 34.
Only the BLM film 42 connected to the system electrode pad 32 remains (see FIG. 6).

【0044】次いで、上記図10〜図14に示される従
来の工程と同様にして、Al系電極パッド32に接続す
るBLM膜42上にはんだボールバンプ44を形成す
る。即ち、基体全面に十分な厚さのフォトレジスト膜を
塗布した後、フォトリソグラフィ技術を用いてこのフォ
トレジスト膜をパターニングし、BLM膜42及びその
周囲のパッシベーション膜34を露出させる開口部を形
成する。
Next, solder ball bumps 44 are formed on the BLM film 42 connected to the Al-based electrode pads 32 in the same manner as in the conventional process shown in FIGS. That is, after a photoresist film having a sufficient thickness is applied to the entire surface of the substrate, the photoresist film is patterned by using a photolithography technique, and an opening for exposing the BLM film 42 and the passivation film 34 around the BLM film 42 is formed. .

【0045】続いて、蒸着技術を用いて、Pb:Sn=
97:3の比率のPb及びSnからなる高融点はんだ蒸
着膜を基体全面に成膜する。このとき、この高融点はん
だ蒸着膜は、開口部におけるフォトレジスト膜端部の大
きな段差により、開口部内のBLM膜42及びその周囲
のパッシベーション膜34上の高融点はんだ蒸着膜とフ
ォトレジスト膜上の高融点はんだ蒸着膜とに分断され
る。
Subsequently, Pb: Sn =
A high-melting-point solder vapor-deposited film composed of Pb and Sn in a ratio of 97: 3 is formed on the entire surface of the substrate. At this time, the high-melting-point solder vapor-deposited film on the BLM film 42 in the opening and the passivation film 34 around it and the high-melting-point solder vapor-deposited film on the photoresist film due to a large step at the edge of the photoresist film in the opening. It is divided into a high-melting-point solder deposition film.

【0046】続いて、リフトオフ技術を用いて、半導体
基板30をレジスト剥離液に浸して加熱揺動処理を行な
い、フォトレジスト膜と共にそのフォトレジスト膜上の
高融点はんだ蒸着膜を除去すると共に、BLM膜42及
びその周囲のパッシベーション膜34上の高融点はんだ
蒸着膜のみを残存させる。
Subsequently, using a lift-off technique, the semiconductor substrate 30 is immersed in a resist stripping solution and subjected to a heating and oscillating process to remove the photoresist film and the high-melting-point solder deposited film on the photoresist film, and to perform BLM. Only the high-melting-point solder deposited film on the film 42 and the surrounding passivation film 34 is left.

【0047】続いて、ウェットバック法を用いて、高融
点はんだ蒸着膜にフラックス塗布を行なった後、加熱処
理により高融点はんだ蒸着膜を溶融して、BLM膜42
に接続するはんだボールバンプ44を最終的に形成す
る。こうして、半導体基板30表面に形成したフリップ
チップICの接合部のAl系電極パッド32上にBLM
膜42を介してはんだボールバンプ44が形成されてい
る半導体装置を作製する(図7参照)。
Subsequently, a flux is applied to the high-melting-point solder vapor-deposited film using a wet back method, and then the high-melting-point solder-deposited film is melted by a heat treatment to form a BLM film 42.
Is finally formed. Thus, the BLM is placed on the Al-based electrode pad 32 at the junction of the flip chip IC formed on the surface of the semiconductor substrate 30.
A semiconductor device in which the solder ball bumps 44 are formed via the film 42 is manufactured (see FIG. 7).

【0048】次に、このようにして作製した半導体装置
を、従来の製造方法によって作製した半導体装置と比較
したところ、次のような結果となった。即ち、BLM成
膜前プラズマ処理を行なうトライオード型RFプラズマ
処理装置のプラズマ処理室10において、半導体基板上
に熱酸化膜を形成したダミーウェーハのプラズマ処理を
行なった直後にBLM成膜前プラズマ処理を行なって作
製した半導体装置を、従来のようにダミーウェーハのプ
ラズマ処理を行なわないまま数ロットの製品ウェーハの
BLM成膜前プラズマ処理を連続して行なって作製した
半導体装置と比較すると、上記図4に示される工程にお
いて、リフトオフ法によりAl系電極パッド32に接続
するBLM膜42を形成する際に発生する残渣不良が大
幅に低減した。そして、その結果、デバイス製造歩留り
が大幅に向上した。
Next, when the semiconductor device thus manufactured was compared with a semiconductor device manufactured by a conventional manufacturing method, the following results were obtained. That is, in the plasma processing chamber 10 of the triode type RF plasma processing apparatus for performing the plasma processing before the BLM film formation, the plasma processing before the BLM film formation is performed immediately after performing the plasma processing on the dummy wafer having the thermal oxide film formed on the semiconductor substrate. Compared with the semiconductor device manufactured by performing the plasma processing before the BLM film formation of several lots of product wafers without performing the plasma processing of the dummy wafer as in the related art, FIG. In the process shown in (1), residue defects generated when the BLM film 42 connected to the Al-based electrode pad 32 is formed by the lift-off method are significantly reduced. As a result, the device manufacturing yield was greatly improved.

【0049】以上のように本実施形態によれば、例えば
1ロット25枚の製品ウェーハのBLM成膜前プラズマ
処理を連続して行なった後、次のロットの製品ウェーハ
のBLM成膜前プラズマ処理を開始する直前に、このB
LM成膜前プラズマ処理を行なうトライオード型RFプ
ラズマ処理装置のプラズマ処理室10において、半導体
基板上に熱酸化膜を形成したダミーウェーハのプラズマ
処理を行なうことにより、それまでに繰り返された製品
ウェーハのBLM成膜前プラズマ処理によってフォトレ
ジスト膜38からスパッタ除去された有機物が蓄積され
てプラズマ処理室10内のインピーダンス等の状態が変
化していても、ダミーウェーハからスパッタ除去された
シリコン酸化膜がプラズマ処理室10内壁に付着して絶
縁性を向上させるため、プラズマ処理室10内のインピ
ーダンスマッチングが容易にとれるようになり、その直
後の製品ウェーハのBLM成膜前プラズマ処理を終始安
定したプラズマ放電下において行なうことが可能とな
る。
As described above, according to the present embodiment, for example, after performing plasma processing before BLM film formation of 25 product wafers per lot continuously, plasma processing before BLM film formation of the next lot of product wafers is performed. Immediately before starting, this B
In the plasma processing chamber 10 of the triode type RF plasma processing apparatus for performing the plasma processing before the LM film formation, the plasma processing of the dummy wafer having the thermal oxide film formed on the semiconductor substrate is performed, so that the product wafer which has been repeated until then is processed. Even if organic substances sputter-removed from the photoresist film 38 by the plasma processing before the BLM film formation are accumulated and the state of the impedance or the like in the plasma processing chamber 10 is changed, the silicon oxide film sputter-removed from the dummy wafer remains in the plasma. Since it adheres to the inner wall of the processing chamber 10 to improve insulation, impedance matching in the plasma processing chamber 10 can be easily performed. Can be performed at

【0050】従って、BLM膜42を介してAl系電極
パッド32に接続するはんだボールバンプ44を形成す
るバンプ量産ラインにおいて、製品ウェーハのBLM成
膜前プラズマ処理を繰り返し行なう場合であっても、こ
の安定したプラズマ放電下におけるBLM成膜前プラズ
マ処理により、開口部40におけるフォトレジスト膜3
8端部の形状が所望のオーバーハング状に再現性良く安
定して変形加工され、常に最適のプロセスコンディショ
ンにおいてリフトオフ法によるAl系電極パッド32に
接続するBLM膜42が形成されるため、このリフトオ
フ工程において従来発生していた残渣不良を大幅に低減
させて、高い良品歩留りを実現することができる。
Therefore, even in the case where the plasma processing before the BLM film formation of the product wafer is repeatedly performed in the bump mass production line for forming the solder ball bumps 44 connected to the Al-based electrode pads 32 through the BLM film 42, The photoresist film 3 in the opening 40 is formed by the plasma treatment before forming the BLM under a stable plasma discharge.
The shape of the eight end portions is deformed stably into a desired overhang shape with good reproducibility and the BLM film 42 connected to the Al-based electrode pad 32 is always formed by the lift-off method under the optimum process condition. It is possible to significantly reduce residue defects that have conventionally occurred in the process and achieve a high yield of good products.

【0051】また、製品ウェーハのBLM成膜前プラズ
マ処理を行なう際に、陰極板兼用のウェーハステージ1
4に内蔵されているヒータによって製品ウェーハ表面の
最高到達温度が概ね120℃になるように制御している
ことにより、フォトレジスト膜38端部の加工に必要十
分な熱エネルギーが過不足なく供給されるため、その加
工形状をウェーハ全面に渡って良好かつ安定なものとす
ることが可能になる。従って、このことによっても、良
好なプロセスコンディションにおいてリフトオフ法によ
るAl系電極パッド32に接続するBLM膜42が形成
されるため、このリフトオフ工程において従来発生して
いた残渣不良を更に大幅に低減させて、高い良品歩留り
を実現することができる。
When performing plasma processing before BLM film formation of a product wafer, a wafer stage 1 serving also as a cathode plate is used.
By controlling the maximum attained temperature of the product wafer surface to be approximately 120 ° C. by the heater built in 4, sufficient and sufficient heat energy for processing the end portion of the photoresist film 38 is supplied. Therefore, the processed shape can be made good and stable over the entire surface of the wafer. Accordingly, also in this case, the BLM film 42 connected to the Al-based electrode pad 32 is formed by the lift-off method in a good process condition, so that the residue defect which has conventionally occurred in the lift-off process is further reduced. , A high yield can be realized.

【0052】(第2の実施形態)本発明の第2の実施形
態は、BLM膜を介して電極パッドに接続するはんだボ
ールバンプを形成するバンプ量産ラインにおいて、IC
P高密度プラズマ処理装置を用いてBLM成膜前プラズ
マ処理を行なう際に、例えば1ロット25枚の製品ウェ
ーハを1ロット処理する毎に、同一のICP高密度プラ
ズマ処理装置を用いて、半導体基板上に熱酸化膜を形成
したダミーウェーハのプラズマ処理を行なうものであ
る。
(Second Embodiment) A second embodiment of the present invention relates to a method for manufacturing a solder ball bump connected to an electrode pad via a BLM film in a bump mass production line.
When performing BLM pre-film formation plasma processing using a P high-density plasma processing apparatus, for example, each time one lot of 25 product wafers per lot is processed, the same ICP high-density plasma processing apparatus is used. The plasma processing is performed on a dummy wafer having a thermal oxide film formed thereon.

【0053】図8は本実施形態に係るはんだバンプの製
造方法においてBLM膜の形成及びBLM成膜前プラズ
マ処理に使用するICP高密度プラズマ処理装置を示す
概略断面図であり、図9は図8のICP高密度プラズマ
処理装置のウェーハステージに内蔵された静電吸着電極
を示す拡大断面図である。
FIG. 8 is a schematic sectional view showing an ICP high-density plasma processing apparatus used for forming a BLM film and performing plasma processing before the BLM film formation in the method of manufacturing a solder bump according to the present embodiment. FIG. 3 is an enlarged sectional view showing an electrostatic chucking electrode built in a wafer stage of the ICP high-density plasma processing apparatus of FIG.

【0054】なお、本実施形態に係るはんだバンプの製
造方法を説明するための工程断面図は上記第1の実施形
態における図2〜図7と同様であるため、その図示を省
略することとし、半導体装置の各構成要素を示す符号は
そのまま使用する。
The process sectional views for explaining the method for manufacturing the solder bumps according to the present embodiment are the same as those in FIGS. 2 to 7 in the first embodiment, and therefore are not shown. The reference numerals indicating the components of the semiconductor device are used as they are.

【0055】最初に、BLM膜の形成及びBLM成膜前
プラズマ処理に使用するICP高密度プラズマ処理装置
について、図8及び図9を用いて説明する。図8に示さ
れるように、このICP高密度プラズマ処理装置おいて
は、接地されたプラズマ処理室50の周囲に誘導結合コ
イル52が巻き付けられている。そして、この誘導結合
コイル52はIPC電源54に接続されている。また、
プラズマ処理室50の底面部には、上下に移動可能なウ
ェーハステージ56が設置されている。そして、このウ
ェーハステージ56は、結合コンデンサ58を介して基
板バイアス電源60に接続されている。こうして、ウェ
ーハステージ56上に被処理ウェーハ62を搭載すると
共に、この被処理ウェーハ62上方のプラズマ処理室5
0内の空間に高密度プラズマ64を発生するようになっ
ている。
First, an ICP high-density plasma processing apparatus used for forming a BLM film and performing plasma processing before forming the BLM will be described with reference to FIGS. As shown in FIG. 8, in the ICP high-density plasma processing apparatus, an inductive coupling coil 52 is wound around a grounded plasma processing chamber 50. The inductive coupling coil 52 is connected to an IPC power supply 54. Also,
A wafer stage 56 that can move up and down is installed on the bottom surface of the plasma processing chamber 50. The wafer stage 56 is connected to a substrate bias power source 60 via a coupling capacitor 58. In this way, the processing target wafer 62 is mounted on the wafer stage 56, and the plasma processing chamber 5 above the processing target wafer 62 is mounted.
A high-density plasma 64 is generated in a space within the zero.

【0056】また、図9に示されるように、ウェーハス
テージ56には静電吸着電極66が内蔵され、この静電
吸着電極66は直流電源68によって所定の電圧が印加
されるようになっている。また、ウェーハステージ56
内部には、冷媒が流れる通路70が設けられている。更
に、ウェーハステージ56中央部には開孔部72が設け
られ、この開孔部72を通ってArガスがウェーハステ
ージ56上に吹き出し、このウェーハステージ56と被
処理ウェーハ62との間を流れるようになっている。な
お、図示はしないが、ウェーハステージ56には、搭載
した被処理ウェーハ56を加熱するためのヒータも内蔵
されている。こうして、上記第1の実施形態の場合のよ
うにクランプを用いる代わりに、ウェーハステージ56
に内蔵されている静電吸着電極66により、ウェーハス
テージ56上に搭載した被処理ウェーハ62を保持固定
するようになっている。
As shown in FIG. 9, an electrostatic chucking electrode 66 is built in the wafer stage 56, and a predetermined voltage is applied to the electrostatic chucking electrode 66 by a DC power supply 68. . Also, the wafer stage 56
A passage 70 through which the refrigerant flows is provided inside. Further, an opening 72 is provided at the center of the wafer stage 56, and Ar gas is blown out onto the wafer stage 56 through the opening 72 so as to flow between the wafer stage 56 and the wafer to be processed 62. It has become. Although not shown, the wafer stage 56 also has a built-in heater for heating the mounted processing target wafer 56. Thus, instead of using a clamp as in the first embodiment, the wafer stage 56
The wafer to be processed 62 mounted on the wafer stage 56 is held and fixed by an electrostatic suction electrode 66 built in the wafer stage 56.

【0057】次に、本実施形態に係るはんだバンプの製
造方法を説明する。先ず、上記第1の実施形態の図2に
示されるように、半導体基板30表面に形成した例えば
フリップチップIC(図示せず)の接合部に、Al系電
極パッド32を形成する。続いて、パッシベーション膜
34を基体全面に被覆した後、Al系電極パッド32上
に所定の寸法の接続孔36を開口する。
Next, a method of manufacturing a solder bump according to this embodiment will be described. First, as shown in FIG. 2 of the first embodiment, an Al-based electrode pad 32 is formed at a junction of, for example, a flip-chip IC (not shown) formed on the surface of the semiconductor substrate 30. Subsequently, after covering the entire surface of the base with the passivation film 34, a connection hole 36 of a predetermined size is opened on the Al-based electrode pad 32.

【0058】次いで、上記第1の実施形態の図3に示さ
れるように、基体全面にフォトレジスト膜38を塗布し
た後、このフォトレジスト膜38をパターニングして、
Al系電極パッド32及びその周囲のパッシベーション
膜34上に、接続孔36よりも大きい開口部40を形成
する。
Next, as shown in FIG. 3 of the first embodiment, after a photoresist film 38 is applied to the entire surface of the substrate, the photoresist film 38 is patterned,
An opening 40 larger than the connection hole 36 is formed on the Al-based electrode pad 32 and the passivation film 34 around the pad 32.

【0059】また、このような製品ウェーハとは別に、
半導体基板上に約1μmの厚さの熱酸化膜を形成したウ
ェーハをダミーウェーハとして例えば5枚準備する。そ
して、例えば1ロット25枚の製品ウェーハのBLM成
膜前プラズマ処理を行なった後、次のロットの製品ウェ
ーハのBLM成膜前プラズマ処理を行なう直前に、この
5枚のダミーウェーハについてダミープラズマ処理を行
なう。具体的には、半導体基板上に熱酸化膜を形成した
ダミーウェーハを、上記図8及び図9に示すICP高密
度プラズマ処理装置のプラズマ処理室50内のウェーハ
ステージ56上に搭載して、下記の製品ウェーハのBL
M成膜前プラズマ処理の条件と同一条件によるプラズマ
処理を行なう。 雰囲気ガスArの流量:30sccm ウェーハステージ温度:90℃ ICP電源パワー:1000W(450kHz) 基板バイアス電圧:100V(13.56MHz) 処理時間:60秒 このダミープラズマ処理を5枚のダミーウェーハについ
て順次繰り返す。
Further, apart from such a product wafer,
For example, five wafers each having a thermal oxide film having a thickness of about 1 μm formed on a semiconductor substrate are prepared as dummy wafers. For example, after performing plasma processing before BLM film formation of 25 product wafers per lot, immediately before performing plasma processing before BLM film formation of product wafers of the next lot, dummy plasma processing is performed on the five dummy wafers. Perform Specifically, a dummy wafer having a thermal oxide film formed on a semiconductor substrate is mounted on a wafer stage 56 in a plasma processing chamber 50 of the ICP high-density plasma processing apparatus shown in FIGS. Product Wafer BL
Plasma processing is performed under the same conditions as the plasma processing before the M film formation. Flow rate of atmospheric gas Ar: 30 sccm Wafer stage temperature: 90 ° C. ICP power supply: 1000 W (450 kHz) Substrate bias voltage: 100 V (13.56 MHz) Processing time: 60 seconds This dummy plasma processing is sequentially repeated for five dummy wafers.

【0060】次いで、こうしたダミーウェーハのプラズ
マ処理を行なった直後に、次のロットの製品ウェーハの
BLM成膜前プラズマ処理を行なう。即ち、Al系電極
パッド32を臨む開口部40をパターニングしたフォト
レジスト膜38が形成されている製品ウェーハを、上記
図8及び図9に示すICP高密度プラズマ処理装置のプ
ラズマ処理室50内のウェーハステージ56上に搭載
し、このウェーハステージ56に内蔵されている静電吸
着電極66によって保持固定した後、上記の条件による
BLM成膜前プラズマ処理を行なう。
Next, immediately after performing the plasma processing on the dummy wafer, the pre-BLM plasma processing on the product wafer of the next lot is performed. That is, the product wafer in which the photoresist film 38 in which the opening portion 40 facing the Al-based electrode pad 32 is patterned is formed is transferred to the wafer in the plasma processing chamber 50 of the ICP high-density plasma processing apparatus shown in FIGS. After being mounted on the stage 56 and held and fixed by the electrostatic chucking electrode 66 built in the wafer stage 56, plasma processing before BLM film formation under the above conditions is performed.

【0061】なお、このとき、ウェーハステージ56に
内蔵されているヒータにより製品ウェーハ表面の最高到
達温度は概ね120℃になるように制御する。 そし
て、上記第1の実施形態の図4に示されるように、この
BLM成膜前プラズマ処理により、半導体基板30上の
フォトレジスト膜38表面層は高密度プラズマ64から
イオンシースを介してほぼ垂直なAr+ イオン照射を受
け、その開口部40におけるフォトレジスト膜38端部
が加工されて、その形状がオーバーハング状に変形され
る。
At this time, the maximum temperature reached on the surface of the product wafer is controlled to be approximately 120 ° C. by the heater built in the wafer stage 56. Then, as shown in FIG. 4 of the first embodiment, the surface layer of the photoresist film 38 on the semiconductor substrate 30 is almost vertically separated from the high-density plasma 64 via the ion sheath by the plasma treatment before the BLM film formation. Irradiation with Ar + ions causes the end of the photoresist film 38 in the opening 40 to be processed, and its shape is transformed into an overhang shape.

【0062】次いで、上記第1の実施形態の図5に示さ
れるように、BLM成膜前プラズマ処理を行なった製品
ウェーハを、図8に示すICP高密度プラズマ処理装置
のプラズマ処理室50からゲートバルブを介して高真空
下で連結された成膜室に搬送した後、Cr膜/Cu膜/
Au膜が順に0.1μm/1.0μm/0.1μmの厚
さに積層された金属多層膜からなるBLM膜42を形成
する。このとき、開口部40におけるフォトレジスト膜
38端部はBLM成膜前プラズマ処理によってオーバー
ハング状になっていることから、そのオーバーハング状
のフォトレジスト膜38側壁面にはBLM膜が成膜され
ないため、基体全面に形成したBLM膜42は、開口部
40内のAl系電極パッド32上のBLM膜42とフォ
トレジスト膜38上のBLM膜42とに分断された状態
となる。
Next, as shown in FIG. 5 of the first embodiment, the product wafer that has been subjected to the plasma processing before the BLM film formation is gated from the plasma processing chamber 50 of the ICP high-density plasma processing apparatus shown in FIG. After being transferred to a connected film forming chamber under high vacuum through a valve, the Cr film / Cu film /
A BLM film 42 composed of a metal multilayer film in which Au films are sequentially stacked to a thickness of 0.1 μm / 1.0 μm / 0.1 μm is formed. At this time, since the end of the photoresist film 38 in the opening 40 is overhanged by the plasma processing before the BLM film formation, the BLM film is not formed on the side wall surface of the overhanged photoresist film 38. Therefore, the BLM film 42 formed on the entire surface of the base is divided into the BLM film 42 on the Al-based electrode pad 32 in the opening 40 and the BLM film 42 on the photoresist film 38.

【0063】次いで、上記第1の実施形態の図6に示さ
れるように、リフトオフ技術を用いて、レジスト剥離液
に製品ウェーハを浸して加熱揺動処理を行ない、フォト
レジスト膜38と共にそのフォトレジスト膜38上のB
LM膜42を除去する一方、パッシベーション膜34に
開口した接続孔42を介してAl系電極パッド32に接
続するBLM膜42のみを残存させる。
Next, as shown in FIG. 6 of the first embodiment, the product wafer is immersed in a resist stripper by using a lift-off technique and subjected to a heating rocking process. B on membrane 38
While the LM film 42 is removed, only the BLM film 42 connected to the Al-based electrode pad 32 via the connection hole 42 opened in the passivation film 34 remains.

【0064】次いで、上記第1の実施形態の図7に示さ
れるように、リフトオフ技術と高融点はんだの蒸着技術
を用いて、BLM膜42を被覆する高融点はんだ蒸着膜
を形成し、続いて、ウェットバック法を用いて、この高
融点はんだ蒸着膜にフラックス塗布を行なった後、加熱
処理により高融点はんだ蒸着膜を溶融して、BLM膜4
2に接続するはんだボールバンプ44を最終的に形成す
る。こうして、半導体基板30表面に形成したフリップ
チップICの接合部のAl系電極パッド32上にBLM
膜42を介してはんだボールバンプ44が形成されてい
る半導体装置を作製する。
Next, as shown in FIG. 7 of the first embodiment, a high-melting-point solder deposition film for covering the BLM film 42 is formed by using a lift-off technique and a high-melting-point solder deposition technique. After applying flux to the high-melting-point solder vapor-deposited film using a wet back method, the high-melting-point solder-deposited film is melted by a heat treatment to form a BLM film 4.
2 is finally formed. Thus, the BLM is placed on the Al-based electrode pad 32 at the junction of the flip chip IC formed on the surface of the semiconductor substrate 30.
A semiconductor device in which the solder ball bumps 44 are formed via the film 42 is manufactured.

【0065】次に、このようにして作製した半導体装置
を、従来の製造方法によって作製した半導体装置と比較
したところ、次のような結果となった。即ち、BLM成
膜前プラズマ処理を行なうICP高密度プラズマ処理装
置のプラズマ処理室50において、半導体基板上に熱酸
化膜を形成したダミーウェーハのプラズマ処理を行なっ
た直後にBLM成膜前プラズマ処理を行なって作製した
半導体装置を、従来のようにダミーウェーハのプラズマ
処理を行なわないまま数ロットの製品ウェーハのBLM
成膜前プラズマ処理を連続して行なって作製した半導体
装置と比較すると、リフトオフ法によりAl系電極パッ
ド32に接続するBLM膜42を形成する際に発生する
残渣不良が大幅に低減した。
Next, when the semiconductor device thus manufactured was compared with a semiconductor device manufactured by a conventional manufacturing method, the following results were obtained. That is, in the plasma processing chamber 50 of the ICP high-density plasma processing apparatus that performs the plasma processing before the BLM film formation, the plasma processing before the BLM film formation is performed immediately after the plasma processing of the dummy wafer on which the thermal oxide film is formed on the semiconductor substrate. A semiconductor device manufactured by performing the BLM of several lots of product wafers without performing the plasma processing of the dummy wafer as in the related art.
Compared with a semiconductor device manufactured by continuously performing plasma processing before film formation, residue defects generated when the BLM film 42 connected to the Al-based electrode pad 32 is formed by the lift-off method are significantly reduced.

【0066】また、BLM成膜前プラズマ処理を行なう
際に、製品ウェーハを1ロット処理する際の各ウェーハ
処理間におけるウェーハ温度を測定したところ、各ウェ
ーハ処理間におけるウェーハ温度のばらつきが上記第1
の実施形態のように静電吸着電極が内蔵されていない場
合よりも低減していることが確認された。そして、BL
M成膜前プラズマ処理後の残渣不良も上記第1の実施形
態の場合よりも更に低減した。その結果、デバイス製造
歩留りが従来よりも大幅に向上したのみならず、上記第
1の実施形態の場合よりも向上した。
When the plasma processing before the BLM film formation was performed, the wafer temperature was measured between each wafer processing when processing one lot of product wafers.
It was confirmed that the number was reduced as compared with the case where the electrostatic chucking electrode was not built in as in the embodiment. And BL
Residual defects after the plasma treatment before the M film formation were further reduced as compared with the case of the first embodiment. As a result, not only the device manufacturing yield was significantly improved than in the conventional case, but also improved as compared with the case of the first embodiment.

【0067】以上のように本実施形態によれば、例えば
1ロット25枚の製品ウェーハのBLM成膜前プラズマ
処理を連続して行なった後、次のロットの製品ウェーハ
のBLM成膜前プラズマ処理を開始する直前に、このB
LM成膜前プラズマ処理を行なうICP高密度プラズマ
処理装置のプラズマ処理室50において、半導体基板上
に熱酸化膜を形成したダミーウェーハのプラズマ処理を
行なうことにより、それまでに繰り返された製品ウェー
ハのBLM成膜前プラズマ処理によってフォトレジスト
膜38からスパッタ除去された有機物が蓄積されてプラ
ズマ処理室50内のインピーダンス等の状態が変化して
いても、ダミーウェーハからスパッタ除去されたシリコ
ン酸化膜がプラズマ処理室50内壁に付着して絶縁性を
向上させるため、プラズマ処理室50内のインピーダン
スマッチングが容易にとれるようになり、その直後の製
品ウェーハのBLM成膜前プラズマ処理を終始安定した
プラズマ放電下において行なうことが可能となる。
As described above, according to the present embodiment, for example, after the plasma processing before the BLM film formation of 25 product wafers per lot is continuously performed, the plasma processing before the BLM film formation of the next lot product wafers is performed. Immediately before starting, this B
In the plasma processing chamber 50 of the ICP high-density plasma processing apparatus for performing the plasma processing before the LM film formation, the plasma processing of the dummy wafer having the thermal oxide film formed on the semiconductor substrate is performed, so that the product wafer which has been repeated until then is processed. Even if organic substances sputter-removed from the photoresist film 38 by the plasma processing before the BLM film formation are accumulated and the state of impedance or the like in the plasma processing chamber 50 is changed, the silicon oxide film sputter-removed from the dummy wafer remains in the plasma. Since it adheres to the inner wall of the processing chamber 50 to improve insulation, impedance matching in the plasma processing chamber 50 can be easily performed, and immediately after the plasma processing before the BLM film formation of the product wafer is performed under a stable plasma discharge. Can be performed at

【0068】従って、BLM膜42を介してAl系電極
パッド32に接続するはんだボールバンプ44を形成す
るバンプ量産ラインにおいて、製品ウェーハのBLM成
膜前プラズマ処理を繰り返し行なう場合であっても、上
記第1の実施形態の場合と同様の効果を奏し、Al系電
極パッド32に接続するBLM膜42を形成するリフト
オフ工程において従来発生していた残渣不良を大幅に低
減させて、高い良品歩留りを実現することができる。
Accordingly, even in the case where the plasma processing before the BLM film formation of the product wafer is repeatedly performed in the bump mass production line for forming the solder ball bumps 44 connected to the Al-based electrode pads 32 via the BLM film 42, The same effect as that of the first embodiment is achieved, and the residue defect which has conventionally occurred in the lift-off process of forming the BLM film 42 connected to the Al-based electrode pad 32 is greatly reduced, thereby realizing a high yield of good products. can do.

【0069】また、本実施形態によれば、プラズマ処理
室50内のウェーハステージ56上に搭載した製品ウェ
ーハを保持固定させる手段としてウェーハステージ56
に内蔵された静電吸着電極66を用いていることによ
り、イオンシースを製品ウェーハ全面に渡って均一に形
成することが可能になると共に、製品ウェーハの温度分
布がウェーハ面内においてもウェーハ処理間においても
均一に制御することが可能になる。このため、より低圧
力雰囲気下でのプラズマ処理が可能となる高密度なプラ
ズマ発生源を用いていること相まって、高密度プラズマ
64中に多量に生成したイオン種Ar+ が散乱なくイオ
ンシースを介して垂直に製品ウェーハに入射するように
なり、このBLM成膜前プラズマ処理におけるAr+
オン照射によるフォトレジスト膜38端部の加工を製品
ウェーハ全面において均一に高速で効率良く実現するこ
とができる。
According to the present embodiment, the wafer stage 56 is used as a means for holding and fixing a product wafer mounted on the wafer stage 56 in the plasma processing chamber 50.
The use of the electrostatic chucking electrode 66 built in the wafer makes it possible to form the ion sheath uniformly over the entire surface of the product wafer, and to keep the temperature distribution of the product wafer within the wafer surface during wafer processing. Can be controlled uniformly. For this reason, in combination with the use of a high-density plasma generation source that enables plasma processing under a lower pressure atmosphere, a large amount of ion species Ar + generated in the high-density plasma 64 is diffused through the ion sheath without scattering. As a result, the edge of the photoresist film 38 by Ar + ion irradiation in the plasma processing before BLM film formation can be uniformly and quickly and efficiently realized over the entire product wafer.

【0070】従って、このことによっても、最適のプロ
セスコンディションにおいてリフトオフ法によるAl系
電極パッド32に接続するBLM膜42が形成されるた
め、このリフトオフ工程において従来発生していた残渣
不良を大幅に低減させるばかりでなく、プラズマ処理室
10内のウェーハステージ14上に搭載した製品ウェー
ハを保持固定させる手段としてクランプを用いる上記第
1の実施形態の場合よりも更に低減させ、上記第1の実
施形態の場合以上の高い良品歩留りを実現することがで
きる。
Therefore, the BLM film 42 connected to the Al-based electrode pad 32 is formed by the lift-off method in the optimum process condition by the above-mentioned process, so that the residue defect which has conventionally occurred in the lift-off process is greatly reduced. In addition to the above-described embodiment, the clamp is further reduced as compared with the first embodiment in which a clamp is used as a means for holding and fixing a product wafer mounted on the wafer stage 14 in the plasma processing chamber 10. A higher yield of non-defective products than in the case can be realized.

【0071】また、製品ウェーハのBLM成膜前プラズ
マ処理を行なう際に、ウェーハステージ56に内蔵され
ているヒータによって製品ウェーハ表面の最高到達温度
が概ね120℃になるように制御していることにより、
フォトレジスト膜38端部の加工に必要十分な熱エネル
ギーが過不足なく供給されるため、静電吸着電極66を
用いてウェーハステージ56上に製品ウェーハを保持固
定させていること相まって、フォトレジスト膜38端部
の加工形状をウェーハ全面に渡って良好かつ安定なもの
とすることが可能になる。従って、このことによって
も、Al系電極パッド32に接続するBLM膜42の形
成を形成するリフトオフ工程において発生する残渣不良
を大幅に低減させて高い良品歩留りを実現することに寄
与することができる。
Further, when the plasma processing before the BLM film formation of the product wafer is performed, the maximum temperature reached on the surface of the product wafer is controlled by the heater built in the wafer stage 56 to be approximately 120 ° C. ,
Since a sufficient amount of thermal energy necessary for processing the end portion of the photoresist film 38 is supplied without excess or shortage, the product wafer is held and fixed on the wafer stage 56 by using the electrostatic chucking electrode 66, so that the photoresist film It becomes possible to make the processing shape of the 38 end portions favorable and stable over the entire surface of the wafer. Therefore, this also contributes to realizing a high yield of products by greatly reducing residue defects generated in the lift-off step for forming the BLM film 42 connected to the Al-based electrode pad 32.

【0072】(第3の実施形態)本発明の第3の実施形
態は、BLM膜を介して電極パッドに接続するはんだボ
ールバンプを形成するバンプ量産ラインにおいて、IC
P高密度プラズマ処理装置を用いてBLM成膜前プラズ
マ処理を行なう際に、上記第2の実施形態に従って、例
えば1ロット25枚の製品ウェーハを1ロット処理する
毎に同一のICP高密度プラズマ処理装置においてにダ
ミープラズマ処理を挟むことを繰り返した後、ICP高
密度プラズマ処理装置のプラズマ処理室の内壁表面の絶
縁抵抗を検知するモニター装置によって適当な時期を見
計らって、プラズマ処理室内の酸素プラズマクリーニン
グ処理を行なうものである。
(Third Embodiment) A third embodiment of the present invention relates to a method of manufacturing a bump mass production line for forming a solder ball bump connected to an electrode pad via a BLM film.
When performing plasma processing before BLM film formation using the P high-density plasma processing apparatus, the same ICP high-density plasma processing is performed every time one lot of 25 product wafers is processed according to the second embodiment. After repeating the dummy plasma processing in the apparatus, the oxygen plasma cleaning in the plasma processing chamber is performed at an appropriate time by a monitor that detects the insulation resistance of the inner wall surface of the plasma processing chamber of the ICP high-density plasma processing apparatus. It performs processing.

【0073】なお、本実施形態に係るはんだバンプの製
造方法においてBLM膜の形成及びBLM成膜前プラズ
マ処理に使用するICP高密度プラズマ処理装置及びこ
のICP高密度プラズマ処理装置のウェーハステージに
内蔵された静電吸着電極を示す断面図は、上記第2の実
施形態の図8及び図9と同様であり、本実施形態に係る
はんだバンプの製造方法を説明するための工程断面図は
上記第1の実施形態の図2〜図7と同様であるため、そ
の図示を省略することとし、各構成要素を示す符号はそ
のまま使用する。
In the method of manufacturing a solder bump according to the present embodiment, an ICP high-density plasma processing apparatus used for forming a BLM film and plasma processing before the BLM film formation and a wafer stage of the ICP high-density plasma processing apparatus are provided. 8 and 9 of the second embodiment described above, and the cross-sectional views for explaining the method of manufacturing a solder bump according to the present embodiment are the same as those of the first embodiment. Since the embodiment is the same as FIGS. 2 to 7, the illustration thereof is omitted, and the reference numerals indicating the respective components are used as they are.

【0074】最初に、BLM膜の形成及びBLM成膜前
プラズマ処理に使用するICP高密度プラズマ処理装置
について説明する。本実施形態に係るICP高密度プラ
ズマ処理装置は、上記第2の実施形態の図8及び図9に
示されるものと同様の構成である。但し、図示はしない
が、このICP高密度プラズマ処理装置のプラズマ処理
室50の内壁に、その内壁表面の電気抵抗の経時変化を
検知するプローブを備えたモニター装置が設置されてい
る点に特徴がある。
First, an ICP high-density plasma processing apparatus used for forming a BLM film and performing plasma processing before forming the BLM will be described. The ICP high-density plasma processing apparatus according to the present embodiment has the same configuration as that shown in FIGS. 8 and 9 of the second embodiment. However, although not shown, a feature is that a monitor device provided with a probe for detecting a change with time in the electric resistance of the inner wall surface is provided on the inner wall of the plasma processing chamber 50 of the ICP high-density plasma processing apparatus. is there.

【0075】次に、本実施形態に係るはんだバンプの製
造方法を説明する。先ず、上記第1の実施形態の図2に
示されるように、半導体基板30表面に形成した例えば
フリップチップIC(図示せず)の接合部に、Al系電
極パッド32を形成する。続いて、パッシベーション膜
34を基体全面に被覆した後、Al系電極パッド32上
に所定の寸法の接続孔36を開口する。
Next, a method of manufacturing a solder bump according to this embodiment will be described. First, as shown in FIG. 2 of the first embodiment, an Al-based electrode pad 32 is formed at a junction of, for example, a flip-chip IC (not shown) formed on the surface of the semiconductor substrate 30. Subsequently, after covering the entire surface of the base with the passivation film 34, a connection hole 36 of a predetermined size is opened on the Al-based electrode pad 32.

【0076】次いで、上記第1の実施形態の図3に示さ
れるように、基体全面にフォトレジスト膜38を塗布し
た後、このフォトレジスト膜38をパターニングして、
Al系電極パッド32及びその周囲のパッシベーション
膜34上に、接続孔36よりも大きい開口部40を形成
する。
Next, as shown in FIG. 3 of the first embodiment, after a photoresist film 38 is applied to the entire surface of the substrate, the photoresist film 38 is patterned.
An opening 40 larger than the connection hole 36 is formed on the Al-based electrode pad 32 and the passivation film 34 around the pad 32.

【0077】また、このような製品ウェーハとは別に、
半導体基板上に約1μmの厚さの熱酸化膜を形成したウ
ェーハをダミーウェーハとして例えば5枚準備する。そ
して、例えば1ロット25枚の製品ウェーハのBLM成
膜前プラズマ処理を行なった後、次のロットの製品ウェ
ーハのBLM成膜前プラズマ処理を行なう直前に、この
5枚のダミーウェーハについてダミープラズマ処理を行
なう。即ち、半導体基板上に熱酸化膜を形成したダミー
ウェーハを、上記第2の実施形態の図8及び図9に示す
ICP高密度プラズマ処理装置のプラズマ処理室50内
のウェーハステージ56上に搭載して、前述したような
製品ウェーハのBLM成膜前プラズマ処理と同一条件に
よるプラズマ処理を行なう。そして、このダミープラズ
マ処理を5枚のダミーウェーハについて順次繰り返す。
Further, apart from such a product wafer,
For example, five wafers each having a thermal oxide film having a thickness of about 1 μm formed on a semiconductor substrate are prepared as dummy wafers. For example, after performing plasma processing before BLM film formation of 25 product wafers per lot, immediately before performing plasma processing before BLM film formation of product wafers of the next lot, dummy plasma processing is performed on the five dummy wafers. Perform That is, the dummy wafer having the thermal oxide film formed on the semiconductor substrate is mounted on the wafer stage 56 in the plasma processing chamber 50 of the ICP high-density plasma processing apparatus shown in FIGS. 8 and 9 of the second embodiment. Then, the plasma processing is performed under the same conditions as the plasma processing before the BLM film formation of the product wafer as described above. Then, the dummy plasma processing is sequentially repeated for the five dummy wafers.

【0078】次いで、こうしたダミープラズマ処理を行
なった直後に、次のロットの製品ウェーハのBLM成膜
前プラズマ処理を行なう。即ち、Al系電極パッド32
を臨む開口部40をパターニングしたフォトレジスト膜
38が半導体基板30上に形成されている製品ウェーハ
をICP高密度プラズマ処理装置のプラズマ処理室50
内のウェーハステージ56上に搭載し、このウェーハス
テージ56に内蔵されている静電吸着電極66によって
保持固定した後、BLM成膜前プラズマ処理を行なう。
Next, immediately after the dummy plasma processing, the pre-BLM plasma processing for the product wafer of the next lot is performed. That is, the Al-based electrode pad 32
Processing wafer 50 of an ICP high-density plasma processing apparatus in which a product wafer in which a photoresist film 38 in which an opening 40 facing the substrate is patterned is formed on a semiconductor substrate 30.
After being mounted on a wafer stage 56 and held and fixed by an electrostatic chucking electrode 66 built in the wafer stage 56, plasma processing before BLM film formation is performed.

【0079】このようにして、1ロットの製品ウェーハ
のBLM成膜前プラズマ処理を行なう毎に、同一のIC
P高密度プラズマ処理装置のプラズマ処理室50におい
て半導体基板上に熱酸化膜を形成したダミーウェーハの
プラズマ処理を行ない、これを例えば数10ロットにつ
いて繰り返す。
As described above, every time the pre-BLM plasma processing of one lot of product wafers is performed, the same IC
In the plasma processing chamber 50 of the P high-density plasma processing apparatus, plasma processing is performed on a dummy wafer having a thermal oxide film formed on a semiconductor substrate, and this process is repeated for, for example, several tens of lots.

【0080】その間、常時、又は定期的に、又は必要に
応じて適時、プラズマ処理室50の内壁に設置されてい
るモニター装置のプローブによってプラズマ処理室50
内壁表面の電気抵抗の経時変化を検知して、プラズマ処
理室50内壁表面の絶縁性の劣化状態を適確に把握す
る。そして、製品ウェーハのBLM成膜前プラズマ処理
の繰り返しにより、プラズマ処理室50内壁表面の絶縁
性が劣化した時期を見計らって、下記の条件により、酸
素プラズマを用いたドライクリーニング処理を行なう。 O2 の流量:100sccm プラズマ処理室内の圧力:0.3Pa ウェーハステージ温度:90℃ ICP電源パワー:1000W(450kHz) 基板バイアス電圧:0V(13.56MHz) 処理時間:180秒
During this time, the plasma processing chamber 50 is constantly or periodically, or as appropriate, as needed, by a probe of a monitor installed on the inner wall of the plasma processing chamber 50.
By detecting a change with time in the electric resistance of the inner wall surface, the deterioration state of the insulating property of the inner wall surface of the plasma processing chamber 50 is accurately grasped. Then, a dry cleaning process using oxygen plasma is performed under the following conditions at a time when the insulating property of the inner wall surface of the plasma processing chamber 50 is deteriorated due to the repetition of the plasma processing before the BLM film formation of the product wafer. O 2 flow rate: 100 sccm Plasma processing chamber pressure: 0.3 Pa Wafer stage temperature: 90 ° C. ICP power supply: 1000 W (450 kHz) Substrate bias voltage: 0 V (13.56 MHz) Processing time: 180 seconds

【0081】次いで、この酸素プラズマを用いたドライ
クリーニング処理を行なった後に、次のロットの製品ウ
ェーハのBLM成膜前プラズマ処理を行なう。即ち、A
l系電極パッド32を臨む開口部40をパターニングし
たフォトレジスト膜38が形成されている製品ウェーハ
をICP高密度プラズマ処理装置のプラズマ処理室50
内のウェーハステージ56上に搭載し、このウェーハス
テージ56に内蔵されている静電吸着電極66によって
保持固定した後、BLM成膜前プラズマ処理を行なう。
Next, after performing the dry cleaning process using the oxygen plasma, the plasma process before forming the BLM film on the product wafer of the next lot is performed. That is, A
A product wafer on which a photoresist film 38 in which an opening 40 facing the l-electrode pad 32 is patterned is formed is subjected to a plasma processing chamber 50 of an ICP high-density plasma processing apparatus.
After being mounted on a wafer stage 56 and held and fixed by an electrostatic chucking electrode 66 built in the wafer stage 56, plasma processing before BLM film formation is performed.

【0082】そして、上記第1の実施形態の図4に示さ
れるように、このBLM成膜前プラズマ処理により、半
導体基板30上のフォトレジスト膜38表面層はICP
高密度プラズマ64からイオンシースを介してほぼ垂直
なAr+ イオン照射を受け、その開口部40におけるフ
ォトレジスト膜38端部が加工されて、その形状がオー
バーハング状に変形される。
As shown in FIG. 4 of the first embodiment, the surface layer of the photoresist film 38 on the semiconductor substrate 30 is subjected to ICP
Nearly perpendicular Ar + ions are irradiated from the high-density plasma 64 via an ion sheath, the end of the photoresist film 38 in the opening 40 is processed, and its shape is deformed into an overhang shape.

【0083】次いで、上記第1の実施形態の図5に示さ
れるように、BLM成膜前プラズマ処理を行なった製品
ウェーハを、図8に示すICP高密度プラズマ処理装置
のプラズマ処理室50からゲートバルブを介して高真空
下で連結された成膜室に搬送した後、Cr膜/Cu膜/
Au膜が順に0.1μm/1.0μm/0.1μmの厚
さに積層された金属多層膜からなるBLM膜42を、開
口部40内のAl系電極パッド32上のBLM膜42と
フォトレジスト膜38上のBLM膜42とに分断して形
成する。
Next, as shown in FIG. 5 of the first embodiment, the product wafer having been subjected to the plasma processing before the BLM film formation is gated from the plasma processing chamber 50 of the ICP high-density plasma processing apparatus shown in FIG. After being transferred to a connected film forming chamber under high vacuum through a valve, the Cr film / Cu film /
A BLM film 42 composed of a metal multilayer film in which Au films are sequentially laminated to a thickness of 0.1 μm / 1.0 μm / 0.1 μm is formed by combining the BLM film 42 on the Al-based electrode pad 32 in the opening 40 with the photoresist. It is formed separately from the BLM film 42 on the film 38.

【0084】次いで、上記第1の実施形態の図6に示さ
れるように、リフトオフ技術を用いて、レジスト剥離液
に製品ウェーハを浸して加熱揺動処理を行ない、フォト
レジスト膜38と共にそのフォトレジスト膜38上のB
LM膜42を除去する一方、パッシベーション膜34に
開口した接続孔42を介してAl系電極パッド32に接
続するBLM膜42のみを残存させる。
Next, as shown in FIG. 6 of the first embodiment, the product wafer is immersed in a resist stripping solution by a lift-off technique and subjected to a heating and oscillating process, and the photoresist film 38 and the photoresist film are used. B on membrane 38
While the LM film 42 is removed, only the BLM film 42 connected to the Al-based electrode pad 32 via the connection hole 42 opened in the passivation film 34 remains.

【0085】次いで、上記第1の実施形態の図7に示さ
れるように、リフトオフ技術と高融点はんだの蒸着技術
を用いて、BLM膜42を被覆する高融点はんだ蒸着膜
を形成し、続いて、ウェットバック法を用いて、この高
融点はんだ蒸着膜にフラックス塗布を行なった後、加熱
処理により高融点はんだ蒸着膜を溶融して、BLM膜4
2に接続するはんだボールバンプ44を最終的に形成す
る。こうして、半導体基板30表面に形成したフリップ
チップICの接合部のAl系電極パッド32上にBLM
膜42を介してはんだボールバンプ44が形成されてい
る半導体装置を作製する。
Next, as shown in FIG. 7 of the first embodiment, a high-melting-point solder deposition film for covering the BLM film 42 is formed by using a lift-off technique and a high-melting-point solder deposition technique. After applying flux to the high-melting-point solder vapor-deposited film using a wet back method, the high-melting-point solder-deposited film is melted by a heat treatment to form a BLM film 4.
2 is finally formed. Thus, the BLM is placed on the Al-based electrode pad 32 at the junction of the flip chip IC formed on the surface of the semiconductor substrate 30.
A semiconductor device in which the solder ball bumps 44 are formed via the film 42 is manufactured.

【0086】次に、このようにして作製した半導体装置
を、従来の製造方法によって作製した半導体装置と比較
したところ、次のような結果となった。即ち、BLM成
膜前プラズマ処理を行なうICP高密度プラズマ処理装
置のプラズマ処理室50において、酸素プラズマを用い
たドライクリーニング処理を行なった直後にBLM成膜
前プラズマ処理を行なって作製した半導体装置を、従来
のようにダミーウェーハのプラズマ処理を行なわないま
ま数ロットの製品ウェーハのBLM成膜前プラズマ処理
を連続して行なって作製した半導体装置と比較すると、
リフトオフ法によりAl系電極パッド32に接続するB
LM膜42を形成する際に発生する残渣不良が大幅に低
減した。そして、その結果、デバイス製造歩留りが従来
よりも大幅に向上した。また、酸素プラズマを用いたド
ライクリーニング処理を行なう前の直近におけるダミー
プラズマ処理を行なった直後にBLM成膜前プラズマ処
理を行なって作製した半導体装置と比較しても、残渣不
良が更に低減した。そして、その結果、デバイス製造歩
留りも向上した。
Next, when the semiconductor device manufactured in this manner was compared with a semiconductor device manufactured by a conventional manufacturing method, the following results were obtained. That is, in a plasma processing chamber 50 of an ICP high-density plasma processing apparatus for performing plasma processing before BLM film formation, a semiconductor device manufactured by performing plasma processing before BLM film formation immediately after performing dry cleaning processing using oxygen plasma. Compared with a conventional semiconductor device manufactured by continuously performing plasma processing before forming a BLM film on several lots of product wafers without performing plasma processing on a dummy wafer as in the related art,
B connected to Al-based electrode pad 32 by lift-off method
Residual defects that occur when the LM film 42 is formed are significantly reduced. As a result, the device manufacturing yield was significantly improved as compared with the conventional case. Further, residue defects were further reduced as compared with a semiconductor device manufactured by performing plasma processing before BLM film formation immediately after performing dummy plasma processing immediately before performing dry cleaning processing using oxygen plasma. As a result, the device manufacturing yield also improved.

【0087】以上のように本実施形態によれば、例えば
1ロット25枚の製品ウェーハのBLM成膜前プラズマ
処理を行なう毎にダミープラズマ処理を行なっていて
も、それを10ロット以上の製品ウェーハについて繰り
返した場合にはプラズマ処理室50内壁表面の絶縁性が
次第に劣化していくが、このプラズマ処理室50内壁表
面の絶縁性の劣化状態をモニター装置のプローブによっ
て適確に把握し、適当な時期を見計らって酸素プラズマ
を用いたドライクリーニング処理を行なうことにより、
プラズマ処理室50内壁に蓄積された有機物が燃焼され
て効果的に除去されてプラズマ処理室50内壁表面の絶
縁性が再び回復するため、プラズマ処理室50内のイン
ピーダンスマッチングが容易にとれるようになるため、
その直後の製品ウェーハのBLM成膜前プラズマ処理を
終始安定したプラズマ放電下において行なうことが可能
となる。
As described above, according to the present embodiment, even if the dummy plasma processing is performed every time the plasma processing before the BLM film formation is performed on 25 product wafers per lot, for example, the product wafers of 10 lots or more are processed. Is repeated, the insulating property of the inner wall surface of the plasma processing chamber 50 gradually deteriorates. However, the state of deterioration of the insulating property of the inner wall surface of the plasma processing chamber 50 is accurately grasped by a probe of a monitor device, and an appropriate state is determined. By performing a dry cleaning process using oxygen plasma at an appropriate time,
The organic matter accumulated on the inner wall of the plasma processing chamber 50 is burned and effectively removed, and the insulating property of the inner wall surface of the plasma processing chamber 50 is restored again, so that the impedance matching in the plasma processing chamber 50 can be easily achieved. For,
Immediately after that, the plasma processing before the BLM film formation of the product wafer can be performed under a stable plasma discharge.

【0088】従って、BLM膜42を介してAl系電極
パッド32に接続するはんだボールバンプ44を形成す
るバンプ量産ラインにおいて、上記第2の実施形態に係
るダミープラズマ処理を合間に挟みつつ製品ウェーハの
BLM成膜前プラズマ処理を長期に繰り返し行なう場合
であっても、Al系電極パッド32に接続するBLM膜
42を形成するリフトオフ工程における残渣不良を大幅
に低減させて、高い良品歩留りを実現することができ
る。
Accordingly, in the bump mass production line for forming the solder ball bumps 44 connected to the Al-based electrode pads 32 via the BLM film 42, the dummy wafer processing according to the second embodiment is interposed between the bumps and the product wafer. Even if plasma processing before BLM film formation is repeatedly performed for a long time, residue defects in the lift-off step of forming the BLM film 42 connected to the Al-based electrode pad 32 are significantly reduced, thereby realizing a high yield of good products. Can be.

【0089】なお、上記第1〜第3の実施形態に基づい
て本発明を説明したが、本発明はこれら第1〜第3の実
施形態に何ら限定されるものではなく、半導体装置の構
造、BLM成膜前プラズマ処理を行なうプロセス装置、
BLM成膜前プラズマ処理を含むプロセス条件等は本発
明の主旨を逸脱しない範囲で適宜選択可能であることは
言うまでもない。例えば、上記第1〜第3の実施形態に
おいては、BLM成膜前プラズマ処理装置としてトライ
オード型RFプラズマ処理装置及びICP高密度プラズ
マ処理装置を用いた場合のプロセス例を示しているが、
トライオード型RFプラズマ処理装置の代わりに例えば
オーソドックスな平行平板型RFプラズマ処理装置を用
いてもよいし、ICP高密度プラズマ処理装置の代わり
に例えばECR(ElectronCyclotron Resonance)を利
用する有磁場μ波プラズマ装置であるECR高密度プラ
ズマ装置や、へリコン波(Helicon )と電子の相互作用
によって高密度プラズマを発生させるへリコン波高密度
プラズマ処理装置を用いても、本発明を適用することも
可能である。
Although the present invention has been described based on the above-described first to third embodiments, the present invention is not limited to these first to third embodiments. A process apparatus for performing plasma processing before BLM film formation,
It goes without saying that the process conditions including the plasma treatment before the BLM film formation can be appropriately selected without departing from the gist of the present invention. For example, in the first to third embodiments, a process example in which a triode-type RF plasma processing apparatus and an ICP high-density plasma processing apparatus are used as the plasma processing apparatus before BLM film formation is described.
For example, an orthodox parallel plate type RF plasma processing apparatus may be used instead of the triode type RF plasma processing apparatus, or a magnetic field microwave plasma apparatus using, for example, ECR (ElectronCyclotron Resonance) instead of the ICP high-density plasma processing apparatus. It is also possible to apply the present invention to an ECR high-density plasma apparatus which generates high-density plasma by interaction of a helicon wave (Helicon) and electrons.

【0090】[0090]

【発明の効果】以上、詳細に説明した通り、本発明に係
るはんだバンプの製造方法によれば、次のような効果を
奏することができる。即ち、請求項1に係るはんだバン
プの製造方法によれば、レジストパターンが形成された
製品ウェーハのバリアメタル成膜前プラズマ処理を行な
う量産ラインにおいて、無機絶縁膜が表面に形成された
ダミーウェーハのプラズマ処理を一定の間隔をおいて行
なうことにより、それまでのバリアメタル成膜前プラズ
マ処理による有機物が蓄積されている処理室内壁にダミ
ーウェーハの無機絶縁膜からスパッタ除去されたシリコ
ン酸化膜等の絶縁物が付着して絶縁性を向上させるた
め、処理室内のインピーダンスマッチングが容易にとれ
るようになり、その後の製品ウェーハのバリアメタル成
膜前プラズマ処理を安定したプラズマ放電下において行
なうことが可能となる。従って、製品ウェーハのバリア
メタル成膜前プラズマ処理を繰り返し行なう場合であっ
ても、従来よりもプロセスを非常に安定化させ、残渣不
良を大きく低減させた再現性の高いウェーハ処理を実現
して、高い良品歩留りを達成することができる。
As described above, according to the method of manufacturing a solder bump according to the present invention, the following effects can be obtained. In other words, according to the method for manufacturing a solder bump according to claim 1, in a mass production line for performing plasma processing before forming a barrier metal on a product wafer on which a resist pattern is formed, a dummy wafer having an inorganic insulating film formed on a surface thereof is used. By performing the plasma treatment at regular intervals, the silicon oxide film sputtered from the inorganic insulating film of the dummy wafer on the inner wall of the processing chamber where the organic substances are accumulated by the plasma treatment before the barrier metal deposition. The adhesion of the insulator improves the insulation, so that impedance matching in the processing chamber can be easily achieved, and the subsequent plasma processing before barrier metal deposition of the product wafer can be performed under stable plasma discharge. Become. Therefore, even in the case of repeatedly performing the plasma processing before forming the barrier metal on the product wafer, the process is much more stabilized than before, and a highly reproducible wafer processing with greatly reduced residue defects is realized. High non-defective product yield can be achieved.

【0091】また、請求項2に係るはんだバンプの製造
方法によれば、レジストパターンが形成された製品ウェ
ーハのバリアメタル成膜前プラズマ処理を行なう量産ラ
インにおいて、O2 を含有する雰囲気中におけるプラズ
マ処理を上記請求項1の場合より長い間隔をおいて行な
うことにより、それまでのバリアメタル成膜前プラズマ
処理によって処理室内部に蓄積された有機物を燃焼させ
て効果的に除去するため、処理室内のインピーダンスマ
ッチングが容易にとれるようになり、その後の製品ウェ
ーハのバリアメタル成膜前プラズマ処理を終始安定した
プラズマ放電下において行なうことが可能となる。従っ
て、製品ウェーハのバリアメタル成膜前プラズマ処理を
繰り返し行なう場合であっても、従来よりもプロセスを
非常に安定化させ、残渣不良を大きく低減させた再現性
の高いウェーハ処理を実現して、高い良品歩留りを達成
することができる。
According to the solder bump manufacturing method of the present invention, in a mass production line for performing a plasma process before forming a barrier metal on a product wafer on which a resist pattern is formed, a plasma in an atmosphere containing O 2 is formed. By performing the treatment at a longer interval than in the case of the above-described claim 1, the organic matter accumulated in the inside of the treatment chamber by the plasma treatment before the barrier metal film formation is burned and removed effectively, Impedance matching can be easily achieved, and the subsequent plasma processing before forming a barrier metal on a product wafer can be performed under a stable plasma discharge throughout. Therefore, even in the case of repeatedly performing plasma processing before forming a barrier metal on a product wafer, the process is much more stabilized than before, and highly reproducible wafer processing with greatly reduced residue defects is realized. High non-defective product yield can be achieved.

【0092】また、請求項3に係るはんだバンプの製造
方法によれば、上記請求項1又は2に係るはんだバンプ
の製造方法において、バリアメタル成膜前プラズマ処理
を行なう処理室の内壁表面の絶縁抵抗を検知するモニタ
ー装置が設置されていることにより、必要に応じて処理
室の内壁表面の絶縁抵抗を検知して、処理室内壁の絶縁
性の劣化状態を適確に把握することが可能になるため、
上記請求項1に係るダミープラズマ処理や上記請求項2
に係る酸素プラズマクリーニング処理を行う時期を適切
に決定して、最適な時期に効率良く運用することができ
る。
According to a third aspect of the present invention, there is provided a method of manufacturing a solder bump according to the first or second aspect, further comprising the step of: By installing a monitoring device that detects resistance, it is possible to detect the insulation resistance of the inner wall surface of the processing chamber as needed, and to accurately grasp the state of deterioration of the insulation of the inner wall of the processing chamber. To become
The dummy plasma processing according to the first aspect and the second aspect.
The time for performing the oxygen plasma cleaning process is appropriately determined, and the operation can be efficiently performed at the optimal time.

【0093】また、請求項4に係るはんだバンプの製造
方法によれば、上記請求項1〜3のいずれかに係るはん
だバンプの製造方法において、処理室内のウェーハステ
ージ上にウェーハを保持固定するための静電吸着電極が
設置されていることにより、製品ウェーハのバリアメタ
ル成膜前プラズマ処理を行なう際にクランプを用いてウ
ェーハを固定する必要がなくなるため、クランプに起因
するウェーハ周辺部におけるイオンシースの局所的な乱
れやウェーハ面内及びウェーハ処理間におけるウェーハ
温度分布のバラツキの発生を防止することが可能にな
る。従って、イオンシースをウェーハ全面に渡って均一
に形成し、ウェーハの温度分布をウェーハ面内において
もウェーハ処理間においても均一に制御することが可能
になるため、バリアメタル成膜前プラズマ処理によるレ
ジスト膜端部の加工形状をウェーハ全面に渡って良好か
つ安定なものにして、高い良品歩留りを達成することが
できる。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a solder bump according to any one of the first to third aspects, wherein the wafer is held and fixed on a wafer stage in a processing chamber. Since the electrostatic chucking electrode is installed, it is not necessary to fix the wafer using a clamp when performing plasma processing before forming a barrier metal on a product wafer. Local disturbance of the wafer and variations in the wafer temperature distribution within the wafer surface and during wafer processing can be prevented. Therefore, since the ion sheath can be formed uniformly over the entire surface of the wafer and the temperature distribution of the wafer can be controlled uniformly both within the wafer surface and during the wafer processing, the resist is formed by plasma processing before barrier metal film formation. The processed shape of the film edge can be made good and stable over the entire surface of the wafer, and a high yield of good products can be achieved.

【0094】また、請求項5に係るはんだバンプの製造
方法によれば、上記請求項1〜4のいずれかに係るはん
だバンプの製造方法において、バリアメタル成膜前プラ
ズマ処理を行なう際のウェーハ表面の最高到達温度が1
00℃〜150℃であることにより、レジスト膜端部の
加工に必要な熱エネルギーを供給すると共に、レジスト
膜の耐熱温度を越える程の高温になることを防止するこ
とが可能になる。従って、ウェーハの温度を適切に制御
し、レジスト膜端部の加工に必要十分な熱エネルギーを
過不足なく供給することが可能になるため、バリアメタ
ル成膜前プラズマ処理によるレジスト膜端部の加工形状
をウェーハ全面に渡って良好かつ安定なものにして、高
い良品歩留りを達成することができる。
According to the method of manufacturing a solder bump according to the fifth aspect, in the method of manufacturing a solder bump according to any one of the first to fourth aspects, the wafer surface when performing the plasma treatment before forming the barrier metal is formed. Temperature reached 1
When the temperature is from 00 ° C. to 150 ° C., it is possible to supply the thermal energy required for processing the edge portion of the resist film and to prevent the resist film from being heated to a temperature higher than the allowable temperature limit. Therefore, it is possible to appropriately control the temperature of the wafer and to supply a sufficient amount of thermal energy necessary for processing the edge of the resist film without excess or deficiency. The shape can be made good and stable over the entire surface of the wafer, and a high yield of good products can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係るはんだバンプの
製造方法においてBLM膜の形成及びBLM成膜前プラ
ズマ処理に使用するトライオード型RFプラズマ処理装
置を示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing a triode type RF plasma processing apparatus used for forming a BLM film and performing plasma processing before BLM formation in a method for manufacturing a solder bump according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図(その1)であっ
て、半導体基板上のパッシベーション膜にAl系電極パ
ッドを臨む接続孔が開口された状態を示すものである。
FIG. 2 is a process cross-sectional view (part 1) for explaining the method for manufacturing a solder bump according to the first embodiment of the present invention, in which a connection hole facing an Al-based electrode pad is formed on a passivation film on a semiconductor substrate. Indicates a state in which is opened.

【図3】本発明の第1の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図(その2)であっ
て、パッシベーション膜上のフォトレジスト膜にAl系
電極パッドを臨む接続孔よりも大きな径の開口部が形成
された状態を示すものである。
FIG. 3 is a process cross-sectional view (part 2) for describing the method for manufacturing a solder bump according to the first embodiment of the present invention, in which a connection is made so that an Al-based electrode pad faces a photoresist film on a passivation film. This shows a state in which an opening having a diameter larger than the hole is formed.

【図4】本発明の第1の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図(その3)であっ
て、半導体基板上に熱酸化膜を形成したダミーウェーハ
のプラズマ処理を行なった直後のBLM成膜前プラズマ
処理により、開口部におけるフォトレジスト膜端部がオ
ーバーハング状に加工変形された状態を示すものであ
る。
FIG. 4 is a process sectional view (part 3) for explaining the method for manufacturing a solder bump according to the first embodiment of the present invention, which is a plasma processing of a dummy wafer having a thermal oxide film formed on a semiconductor substrate; This shows a state in which the edge of the photoresist film in the opening is deformed into an overhang shape by the plasma processing before the BLM film formation immediately after performing the above.

【図5】本発明の第1の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図(その4)であっ
て、開口部内のAl系電極パッド及びその周辺のパッシ
ベーション膜上とフォトレジスト膜上とに分断されてB
LM膜が形成された状態を示すものである。
FIG. 5 is a process cross-sectional view (part 4) for describing the method for manufacturing a solder bump according to the first embodiment of the present invention, which illustrates an Al-based electrode pad in an opening and a passivation film in the vicinity thereof; B separated from the photoresist film
This shows a state where the LM film is formed.

【図6】本発明の第1の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図(その5)であっ
て、リフトオフ技術により、パッシベーション膜に開口
した接続孔を介してAl系電極パッドに接続するBLM
膜が形成された状態を示すものである。
FIG. 6 is a process cross-sectional view (part 5) for describing the method for manufacturing a solder bump according to the first embodiment of the present invention. BLM connected to system electrode pad
This shows a state where a film is formed.

【図7】本発明の第1の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図(その6)であっ
て、リフトオフ技術及びウェットバック法を用いた高融
点はんだ蒸着膜の加熱溶融により、Al系電極パッド上
にBLM膜を介してはんだボールバンプが形成された状
態を示すものである。
FIG. 7 is a process cross-sectional view (part 6) for describing the method for manufacturing a solder bump according to the first embodiment of the present invention, which illustrates a method of forming a high-melting-point solder deposition film using a lift-off technique and a wet back method. This shows a state in which solder ball bumps are formed on the Al-based electrode pad via the BLM film by heating and melting.

【図8】本発明の第2の実施形態に係るはんだバンプの
製造方法においてBLM膜の形成及びBLM成膜前プラ
ズマ処理に使用するICPをプラズマ発生源にもつ高密
度プラズマ処理装置を示す概略断面図である。
FIG. 8 is a schematic cross-sectional view showing a high-density plasma processing apparatus having, as a plasma generation source, an ICP used for forming a BLM film and performing plasma processing before BLM formation in a method for manufacturing a solder bump according to a second embodiment of the present invention. FIG.

【図9】図8の高密度プラズマ処理装置のウェーハステ
ージに内蔵された静電吸着電極を示す拡大断面図であ
る。
FIG. 9 is an enlarged sectional view showing an electrostatic chucking electrode built in a wafer stage of the high-density plasma processing apparatus of FIG.

【図10】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、半導体基板上のパッシベーシ
ョン膜に開口した接続孔を介してAl系電極パッドに接
続するBLM膜が形成された状態を示すものである。
FIG. 10 is a process cross-sectional view for explaining a conventional method of manufacturing a solder bump, in which a BLM film connected to an Al-based electrode pad through a connection hole opened in a passivation film on a semiconductor substrate is formed. It shows the status.

【図11】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、十分に厚いフォトレジスト膜
にAl系電極パッド及びその周囲のパッシベーション膜
を露出させる開口部が形成された状態を示すものであ
る。
FIG. 11 is a process cross-sectional view for explaining a conventional method of manufacturing a solder bump, in which an opening for exposing an Al-based electrode pad and a surrounding passivation film is formed in a sufficiently thick photoresist film. It shows.

【図12】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、開口部内のBLM膜及びその
周囲のパッシベーション膜上とフォトレジスト膜上とに
分断されてはんだ蒸着膜が形成された状態を示すもので
ある。
FIG. 12 is a process cross-sectional view for explaining a conventional method for manufacturing a solder bump, which is divided into a BLM film in an opening, a passivation film around the BLM film, and a photoresist film to form a solder deposition film; FIG.

【図13】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、リフトオフ技術により、BL
M膜を含めて開口部内の底面を被覆するはんだ蒸着膜が
形成された状態を示すものである。
FIG. 13 is a process cross-sectional view for explaining a conventional method of manufacturing a solder bump, and is a cross-sectional view illustrating a method of manufacturing a bump using a lift-off technique.
This shows a state in which a solder vapor-deposited film covering the bottom surface in the opening including the M film is formed.

【図14】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、ウェットバック法を用いたは
んだ蒸着膜の加熱溶融により、Al系電極パッド上にB
LM膜を介してはんだボールバンプが形成された状態を
示すものである。
FIG. 14 is a process cross-sectional view for explaining a conventional method of manufacturing a solder bump, in which B is deposited on an Al-based electrode pad by heating and melting a solder deposition film using a wet back method.
This shows a state where solder ball bumps are formed via the LM film.

【図15】従来のはんだバンプの製造方法におけるBL
M膜を形成するプロセスフローを説明するための工程断
面図であって、半導体基板上のパッシベーション膜にA
l系電極パッドを臨む接続孔が開口された状態を示すも
のである。
FIG. 15 is a cross-sectional view of a conventional solder bump manufacturing method,
FIG. 9 is a process cross-sectional view for explaining a process flow for forming the M film, wherein A is formed on the passivation film on the semiconductor substrate;
This shows a state in which a connection hole facing the l-system electrode pad is opened.

【図16】従来のはんだバンプの製造方法におけるBL
M膜を形成するプロセスフローを説明するための工程断
面図であって、パッシベーション膜上のフォトレジスト
膜にAl系電極パッドを臨む接続孔よりも大きな径の開
口部が形成された状態を示すものである。
FIG. 16 shows a conventional method of manufacturing a solder bump by using a BL.
FIG. 4 is a process cross-sectional view for explaining a process flow of forming an M film, showing a state in which an opening having a diameter larger than a connection hole facing an Al-based electrode pad is formed in a photoresist film on a passivation film. It is.

【図17】従来のはんだバンプの製造方法におけるBL
M膜を形成するプロセスフローを説明するための工程断
面図であって、BLM成膜前プラズマ処理により、開口
部におけるフォトレジスト膜端部がオーバーハング状に
加工変形された状態を示すものである。
FIG. 17 is a cross-sectional view of a conventional method for manufacturing a solder bump;
FIG. 3 is a process cross-sectional view for explaining a process flow of forming an M film, showing a state in which an end portion of the photoresist film in an opening is deformed into an overhang shape by plasma processing before BLM film formation. .

【図18】従来のはんだバンプの製造方法におけるBL
M膜を形成するプロセスフローを説明するための工程断
面図であって、開口部内のAl系電極パッド及びその周
辺のパッシベーション膜上とフォトレジスト膜上とに分
断されてBLM膜が形成された状態を示すものである。
FIG. 18 illustrates a conventional method for manufacturing a solder bump by using BL.
FIG. 4 is a process cross-sectional view for explaining a process flow for forming an M film, in a state where a BLM film is formed by being divided into an Al-based electrode pad in an opening and a passivation film and a photoresist film around the electrode pad; It shows.

【図19】従来のはんだバンプの製造方法におけるBL
M膜を形成するプロセスフローを説明するための工程断
面図であって、リフトオフ技術により、パッシベーショ
ン膜に開口した接続孔を介してAl系電極パッドに接続
するBLM膜が形成された状態を示すものである。
FIG. 19 is a cross-sectional view of a conventional method for manufacturing a solder bump;
FIG. 4 is a process cross-sectional view for explaining a process flow of forming an M film, showing a state in which a BLM film connected to an Al-based electrode pad through a connection hole opened in a passivation film is formed by a lift-off technique. It is.

【図20】従来のはんだバンプの製造方法におけるBL
M膜を形成する際に、パッシベーション膜上にBLM破
片及びこれに覆われたレジスト破片等からなるリフトオ
フ残渣が生じる様子を示す断面図である。
FIG. 20 is a cross-sectional view of a conventional method for manufacturing a solder bump;
FIG. 11 is a cross-sectional view showing a state in which a lift-off residue including a BLM fragment and a resist fragment covered by the BLM fragment is generated on the passivation film when the M film is formed.

【図21】従来のスパッタ装置のプラズマ処理室内にお
いて、クランプを用いてウェーハステージ上に搭載した
ウェーハをメカニカルに保持固定してBLM成膜前プラ
ズマ処理を行なっている様子を示す概略断面図である。
FIG. 21 is a schematic cross-sectional view showing a state in which a wafer mounted on a wafer stage is mechanically held and fixed using a clamp in a plasma processing chamber of a conventional sputtering apparatus to perform plasma processing before BLM film formation. .

【符号の説明】[Explanation of symbols]

10…プラズマ処理室、12…陽極板、14…陰極板兼
用のウェーハステージ、16…格子電極、18…結合コ
ンデンサ、20…プラズマ生成電源、22…結合コンデ
ンサ、24…基板バイアス電源、26…被処理ウェー
ハ、28…プラズマ、30…半導体基板、32…Al系
電極パッド、34…パッシベーション膜、36…接続
孔、38…フォトレジスト膜、40…開口部、42…B
LM膜、44…はんだボールバンプ、50…プラズマ処
理室、52…誘導結合コイル、54…IPC電源、56
…ウェーハステージ、58…結合コンデンサ、60…基
板バイアス電源、62…被処理ウェーハ、64…高密度
プラズマ、66…静電吸着電極、68…直流電源、70
…冷媒が流れる通路、72…開孔部、80…半導体基
板、82…Al系電極パッド、84…パッシベーション
膜、86…BLM膜、86a…BLM破片、88…フォ
トレジスト膜、90…開口部、92…はんだ蒸着膜、9
4…はんだボールバンプ、96…接続孔、98…フォト
レジスト膜、98a…レジスト破片、100…開口部、
102…リフトオフ残渣、110…ウェーハステージ、
112…ウェーハ、114…クランプ、116…RFプ
ラズマ、118…ヒータ。
DESCRIPTION OF SYMBOLS 10 ... Plasma processing chamber, 12 ... Anode plate, 14 ... Wafer stage also serving as a cathode plate, 16 ... Grating electrode, 18 ... Coupling capacitor, 20 ... Plasma generation power supply, 22 ... Coupling capacitor, 24 ... Substrate bias power supply, 26 ... Processed wafer, 28 Plasma, 30 Semiconductor substrate, 32 Al-based electrode pad, 34 Passivation film, 36 Connection hole, 38 Photoresist film, 40 Opening, 42 B
LM film, 44: solder ball bump, 50: plasma processing chamber, 52: inductive coupling coil, 54: IPC power supply, 56
... wafer stage, 58 ... coupling capacitor, 60 ... substrate bias power supply, 62 ... wafer to be processed, 64 ... high density plasma, 66 ... electrostatic attraction electrode, 68 ... DC power supply, 70
... A passage through which a refrigerant flows, 72 ... Aperture, 80 ... Semiconductor substrate, 82 ... Al electrode pad, 84 ... Passivation film, 86 ... BLM film, 86a ... BLM fragment, 88 ... Photoresist film, 90 ... Opening, 92: Solder deposited film, 9
4 solder ball bump, 96 connection hole, 98 photoresist film, 98a resist fragment, 100 opening
102: lift-off residue, 110: wafer stage,
112: wafer, 114: clamp, 116: RF plasma, 118: heater.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 はんだボールと電極パッドとの間に介在
させるバリアメタル膜をリフトオフ法を用いて形成する
はんだバンプの製造方法であって、 所定のレジストパターンが形成されたウェーハのバリア
メタル成膜前プラズマ処理を行なう前に、前記バリアメ
タル成膜前プラズマ処理を行なう処理室内において、予
め無機絶縁膜が表面に形成されたダミーウェーハを用い
て、プラズマ処理を行なうことを特徴とするはんだバン
プの製造方法。
1. A method for manufacturing a solder bump, wherein a barrier metal film interposed between a solder ball and an electrode pad is formed by a lift-off method, wherein the barrier metal film is formed on a wafer having a predetermined resist pattern formed thereon. Before performing the pre-plasma processing, in a processing chamber for performing the pre-barrier metal film formation pre-plasma processing, using a dummy wafer in which an inorganic insulating film is formed on the surface in advance, performing a plasma processing, Production method.
【請求項2】 はんだボールと電極パッドとの間に介在
させるバリアメタル膜をリフトオフ法を用いて形成する
はんだバンプの製造方法であって、 所定のレジストパターンが形成されたウェーハのバリア
メタル成膜前プラズマ処理を行なう前に、前記バリアメ
タル成膜前プラズマ処理を行なう処理室内において、酸
素を含有する雰囲気中におけるプラズマ処理を行なうこ
とを特徴とするはんだバンプの製造方法。
2. A method of manufacturing a solder bump, wherein a barrier metal film interposed between a solder ball and an electrode pad is formed using a lift-off method, comprising: forming a barrier metal film on a wafer on which a predetermined resist pattern is formed; A method of manufacturing a solder bump, comprising: performing a plasma process in an atmosphere containing oxygen in a processing chamber in which the plasma process before forming a barrier metal is performed before performing the pre-plasma process.
【請求項3】 請求項1又は2に記載のはんだバンプの
製造方法において、 前記処理室に、前記処理室の内壁表面の絶縁抵抗を検知
するモニター装置が設置されていることを特徴とするは
んだバンプの製造方法。
3. The method for manufacturing a solder bump according to claim 1, wherein a monitor device for detecting an insulation resistance of an inner wall surface of the processing chamber is provided in the processing chamber. Manufacturing method of bump.
【請求項4】 請求項1又は2に記載のはんだバンプの
製造方法において、 前記処理室内のウェーハステージ上に前記ウェーハを保
持固定するための静電吸着電極が設置されていることを
特徴とするはんだバンプの製造方法。
4. The method for manufacturing a solder bump according to claim 1, wherein an electrostatic chuck electrode for holding and fixing the wafer is provided on a wafer stage in the processing chamber. Manufacturing method of solder bumps.
【請求項5】 請求項1又は2に記載のはんだバンプの
製造方法において、 前記バリアメタル成膜前プラズマ処理を行なう際の前記
ウェーハ表面の最高到達温度が、100℃乃至150℃
であることを特徴とするはんだバンプの製造方法。
5. The method for manufacturing a solder bump according to claim 1, wherein a maximum temperature of the wafer surface when performing the plasma treatment before forming the barrier metal is 100 ° C. to 150 ° C.
A method for manufacturing a solder bump, comprising:
JP10019527A 1998-01-30 1998-01-30 Manufacture of solder bump Pending JPH11219966A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10019527A JPH11219966A (en) 1998-01-30 1998-01-30 Manufacture of solder bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10019527A JPH11219966A (en) 1998-01-30 1998-01-30 Manufacture of solder bump

Publications (1)

Publication Number Publication Date
JPH11219966A true JPH11219966A (en) 1999-08-10

Family

ID=12001821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10019527A Pending JPH11219966A (en) 1998-01-30 1998-01-30 Manufacture of solder bump

Country Status (1)

Country Link
JP (1) JPH11219966A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294635C (en) * 2000-05-01 2007-01-10 精工爱普生株式会社 Protsusion forming method, semiconductor device and its mfg. method, circuit board and electronic machine
KR100699892B1 (en) 2006-01-20 2007-03-28 삼성전자주식회사 Semiconductor device and print circuit board having locking structure for improving a solder joint reliability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294635C (en) * 2000-05-01 2007-01-10 精工爱普生株式会社 Protsusion forming method, semiconductor device and its mfg. method, circuit board and electronic machine
KR100699892B1 (en) 2006-01-20 2007-03-28 삼성전자주식회사 Semiconductor device and print circuit board having locking structure for improving a solder joint reliability

Similar Documents

Publication Publication Date Title
US5933752A (en) Method and apparatus for forming solder bumps for a semiconductor device
KR19980081177A (en) Semiconductor device manufacturing method
US5888892A (en) Metal layer pattern forming method
JP2009503852A (en) Efficient patterning of under bump metal layer using dry etch process
JPH0410238B2 (en)
JP3360461B2 (en) Pretreatment method for metal film formation process
JPH11219966A (en) Manufacture of solder bump
JP4130706B2 (en) Bump manufacturing method and semiconductor device manufacturing method
JP2006270031A (en) Semiconductor device and its manufacturing method
JP3972463B2 (en) Plasma processing method
JP3409574B2 (en) Method of forming solder ball bump
JP3331834B2 (en) Method of forming solder ball bump
JP5170915B2 (en) Manufacturing method of semiconductor device
US5918144A (en) Method of manufacturing a semiconductor device
KR100702796B1 (en) Method for removing circle defect on the metal layer of semiconductor device
JP3409569B2 (en) Method of forming solder ball bump
JP2021009911A (en) Method for manufacturing electronic component
JP3641899B2 (en) Plasma processing method
JP3870469B2 (en) Pre-deposition treatment method
JP2000299338A (en) Method of forming projected electrodes and bare chip ic having the same
JPH09306918A (en) Barrier metal forming method in forming process of solder ball bump
JP3381454B2 (en) Vapor deposition apparatus and ball bump forming method
JPH10224029A (en) Production of bump
JP3721687B2 (en) Manufacturing method of semiconductor device
JP2000340593A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228