JPH11219953A - Manufacture of copper wiring - Google Patents

Manufacture of copper wiring

Info

Publication number
JPH11219953A
JPH11219953A JP2171098A JP2171098A JPH11219953A JP H11219953 A JPH11219953 A JP H11219953A JP 2171098 A JP2171098 A JP 2171098A JP 2171098 A JP2171098 A JP 2171098A JP H11219953 A JPH11219953 A JP H11219953A
Authority
JP
Japan
Prior art keywords
copper
film
wiring
sputter etching
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2171098A
Other languages
Japanese (ja)
Inventor
Mitsuru Taguchi
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2171098A priority Critical patent/JPH11219953A/en
Publication of JPH11219953A publication Critical patent/JPH11219953A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve adhesion between a copper wiring and a diffusion barrier layer made of a metallic material having a high melting point or the like. SOLUTION: The method for manufacturing a copper wiring includes a step of forming a wiring material layer 2 of copper or copper alloy on an underlying film (e.g. titanium nitride film) 1 made of metallic material having columnar crystals and a high melting point or made of a metallic compound material having columnar crystals and a high melting point. In the method, prior to formation of a wiring material layer 2 after formation of the underlying film 1, sputter etching is carried out over the surface of the underlying film 1. The sputter etching process uses an argon gas or a gas containing at least a nitrogen gas.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、銅配線の製造方法
に関し、詳しくは銅配線の密着性を向上させる銅配線の
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing copper wiring, and more particularly, to a method for manufacturing copper wiring for improving the adhesion of copper wiring.

【0002】[0002]

【従来の技術】従来よりLSIの配線材料としてはアル
ミニウム合金が広く用いられてきた。しかし、LSIの
微細化、高速化の要求が高まるにつれて、アルミニウム
合金配線では十分な配線の信頼性や低い配線抵抗の確保
が困難になってきている。この対策として、昨今アルミ
ニウム合金よりもエレクトロマイグレーション耐性に優
れ、かつ低抵抗である銅配線技術が高い注目を浴び、実
用化に向け鋭意検討されている。
2. Description of the Related Art Aluminum alloys have been widely used as wiring materials for LSIs. However, as the demand for miniaturization and high-speed LSI increases, it has become difficult to secure sufficient wiring reliability and low wiring resistance with aluminum alloy wiring. As a countermeasure, a copper wiring technique which has higher electromigration resistance and lower resistance than an aluminum alloy has recently received a great deal of attention and is being studied intensively for practical use.

【0003】銅配線を加工する技術としては、一般に銅
のドライエッチングが容易でないこと等から、いわゆる
溝配線による方法が有望視されている。溝配線とは、酸
化シリコン等の層間絶縁膜に予め所定の溝を形成してお
き、その溝に配線材料を埋め込み、その後に溝外の余剰
な配線材料を化学的機械研磨(以下CMPという、CM
PはChemical Mechanical Polishing の略)等によって
除去することにより形成する配線をいう。配線材料を埋
め込む方法としては、スパッタ成膜した後にリフローす
る方法や、電界めっき法等が検討されている。
As a technique for processing a copper wiring, a method using a so-called grooved wiring is expected to be promising, because generally, dry etching of copper is not easy. Groove wiring is a method in which a predetermined groove is formed in an interlayer insulating film such as silicon oxide in advance, a wiring material is buried in the groove, and then excess wiring material outside the groove is subjected to chemical mechanical polishing (hereinafter referred to as CMP). CM
P denotes a wiring formed by removing by chemical mechanical polishing or the like. As a method for embedding the wiring material, a method of performing reflow after forming a film by sputtering, an electrolytic plating method, and the like are being studied.

【0004】銅は熱処理により酸化シリコン中に拡散す
る性質を持つ。そのような銅の拡散を防ぐには、図4に
示すように、酸化シリコン膜111に形成された溝11
2内の銅配線121とその酸化シリコン膜111との界
面部分に何らかの拡散バリア層131を形成することが
必要となる。その拡散バリア層131の材料としては、
一般に、窒化チタン(TiN)、タンタル(Ta)、タ
ンタル合金、タングステン(W)、タングステン合金等
から選択して用いられる。窒化チタンはアルミニウム合
金配線の時代から用いられてきた材料であるため、扱い
易いという利点があるが、拡散バリア性はタンタル合金
またはタングステン合金の方が高いとされている。また
上記拡散バリア材料は、酸化シリコンへの拡散防止機能
のみならず、リフロー法により銅を埋め込む際におい
て、埋め込み性を向上させる機能をも有する。
[0004] Copper has the property of diffusing into silicon oxide by heat treatment. In order to prevent such copper diffusion, as shown in FIG.
It is necessary to form some kind of diffusion barrier layer 131 at the interface between the copper wiring 121 and the silicon oxide film 111 in the substrate 2. As a material of the diffusion barrier layer 131,
Generally, a material selected from titanium nitride (TiN), tantalum (Ta), a tantalum alloy, tungsten (W), a tungsten alloy and the like is used. Titanium nitride is a material that has been used since the time of aluminum alloy wiring, and thus has the advantage of easy handling. However, it is said that a tantalum alloy or a tungsten alloy has a higher diffusion barrier property. The diffusion barrier material has not only a function of preventing diffusion into silicon oxide, but also a function of improving the embedding property when embedding copper by a reflow method.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、銅と拡
散バリア層との密着性が悪いために、図5に示すよう
に、拡散バリア層131から銅配線121が剥がれると
いう問題を生じる。例えば、CMP工程時に密着性が不
十分な部分が剥がれてその剥がれた部分により銅表面に
スクラッチと呼ばれる傷を発生させる、また銅配線形成
後の製造プロセスに起因して銅配線自体が剥がれる等に
より、配線の性能および信頼性に深刻な影響を与えるこ
とになる。一方、例えば拡散バリア層を銅との密着性に
優れたチタン膜で形成した場合には、銅に対する拡散バ
リア性が不十分になり、また後の熱処理によりチタンと
銅とが反応して銅配線の抵抗を上昇させるという問題が
生じる。
However, the poor adhesion between copper and the diffusion barrier layer causes a problem that the copper wiring 121 is peeled off from the diffusion barrier layer 131 as shown in FIG. For example, during the CMP step, a portion having insufficient adhesion is peeled off, causing a scratch called a scratch on the copper surface due to the peeled portion, or the copper wiring itself being peeled off due to a manufacturing process after forming the copper wiring. This will severely affect the performance and reliability of the wiring. On the other hand, for example, when the diffusion barrier layer is formed of a titanium film having excellent adhesion to copper, the diffusion barrier property against copper becomes insufficient, and titanium and copper react by a later heat treatment to form a copper wiring. A problem arises in that the resistance of the wire is increased.

【0006】[0006]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた銅配線の製造方法である。すなわ
ち、柱状結晶を有する高融点金属材料または柱状結晶を
有する高融点金属化合物材料からなる下地膜上に銅また
は銅合金からなる配線材料層を形成する工程を備えた銅
配線の製造方法において、上記下地膜を形成した後で上
記配線材料層を形成する前に、上記下地膜の表面に対し
てスパッタエッチング処理を行うことを特徴とする。
SUMMARY OF THE INVENTION The present invention is a method for manufacturing a copper wiring which has been made to solve the above-mentioned problems. That is, a method for manufacturing a copper wiring comprising a step of forming a wiring material layer made of copper or a copper alloy on a base film made of a high melting point metal material having columnar crystals or a high melting point metal compound material having columnar crystals, After forming the base film and before forming the wiring material layer, a sputter etching process is performed on the surface of the base film.

【0007】上記銅配線の製造方法では、柱状結晶を有
する高融点金属材料または柱状結晶を有する高融点金属
化合物材料からなる下地膜の表面に対してスパッタエッ
チング処理を行うことから、下地膜の表面の結晶粒界付
近が優先的にエッチングされるため、下地膜の表面には
凹凸を呈する表面荒れが生じる。これは、粒界付近がエ
ッチングされやすいためである。この後、下地膜上に銅
を成膜した場合には、下地膜の表面が荒れることで銅と
の接触面積が増大するため、銅の密着性が向上する。こ
のように、銅に対する拡散バリア性を確保しつつ銅との
密着性の向上が図れる。
In the above-described method for manufacturing a copper wiring, a sputter etching process is performed on a surface of a base film made of a high melting point metal material having columnar crystals or a high melting point metal compound material having columnar crystals. Is preferentially etched in the vicinity of the crystal grain boundary, so that the surface of the base film has a rough surface having irregularities. This is because the vicinity of the grain boundary is easily etched. Thereafter, when copper is formed on the underlayer, the surface of the underlayer is roughened and the contact area with copper increases, so that the adhesion of copper is improved. Thus, the adhesion to copper can be improved while ensuring the diffusion barrier property to copper.

【0008】[0008]

【発明の実施の形態】本発明の実施形態の一例を、図1
の概略構成図によって説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention is shown in FIG.
Will be described with reference to a schematic configuration diagram of FIG.

【0009】図1の(1)は、通常のDCマグネトロン
スパッタ法により形成された窒化チタンからなる下地膜
1の結晶構造を模式的に示したものである。一般に銅に
対する拡散バリア材料となる窒化チタン等の高融点金属
材料をスパッタ成膜した場合、繊維状の柱状構造を呈す
る結晶構造となる。この場合の結晶粒径は概ね10nm
程度である。
FIG. 1A schematically shows the crystal structure of a base film 1 made of titanium nitride formed by a normal DC magnetron sputtering method. In general, when a high-melting point metal material such as titanium nitride, which is a diffusion barrier material for copper, is formed by sputtering, the crystal structure has a fibrous columnar structure. The crystal grain size in this case is approximately 10 nm
It is about.

【0010】次に、上記下地膜1の表面に対してアルゴ
ンスパッタエッチング処理を行う。その結果、図1の
(2)に示すように、アルゴンスパッタエッチング処理
により下地膜1の表面の結晶粒界1G付近が優先的にエ
ッチングされて、下地膜1の表面には凹凸を呈する表面
荒れが生じる。このように下地膜1の結晶粒界1G付近
がエッチングされやすいのは、下地膜1の窒化チタン結
晶中の粒界部分の原子結合が弱いからである。
Next, the surface of the underlayer 1 is subjected to an argon sputter etching process. As a result, as shown in FIG. 1B, the vicinity of the crystal grain boundary 1G on the surface of the base film 1 is preferentially etched by the argon sputter etching process, and the surface of the base film 1 has a rough surface having irregularities. Occurs. The reason why the vicinity of the crystal grain boundary 1G of the base film 1 is easily etched is that the atomic bonds in the grain boundary portion in the titanium nitride crystal of the base film 1 are weak.

【0011】その後図1の(3)に示すように、下地膜
1上に銅または銅合金からなる配線材料層2を成膜した
場合には、下地膜1の表面にスパッタエッチング処理を
行わなかった場合に比較して、配線材料層2との密着性
が向上する。それは、スパッタエッチング処理により下
地膜1の表面が荒れることで、配線材料層2との接触面
積が増大するためである。
Thereafter, as shown in FIG. 1C, when a wiring material layer 2 made of copper or a copper alloy is formed on the base film 1, the surface of the base film 1 is not subjected to sputter etching. The adhesion to the wiring material layer 2 is improved as compared with the case where This is because the surface of the base film 1 is roughened by the sputter etching process, so that the contact area with the wiring material layer 2 is increased.

【0012】次に上記実施形態を銅の溝配線を形成する
際に適用した一例を、図2の製造工程図によって以下に
説明する。
Next, an example in which the above embodiment is applied to forming a copper trench wiring will be described below with reference to a manufacturing process diagram of FIG.

【0013】図2の(1)に示すように、基板(図示省
略)上に素子(図示省略)を形成し、さらに下層配線1
1や絶縁膜12等の形成を行い、平坦化プロセスによっ
てその絶縁膜12の表面を平坦化して、上記下層配線1
1の上面を露出させる。そして例えばプラズマCVD
(CVDはChemical Vapor Deposition の略であり化学
的気相成長をいう)法により上記絶縁膜12上に層間絶
縁膜として酸化シリコン(以下PE−SiO2 と記す)
膜13を例えば800nmの厚さに形成する。さらに窒
化シリコン(以下PE−SiNと記す)膜14を例えば
50nmの厚さに形成する。
As shown in FIG. 2A, an element (not shown) is formed on a substrate (not shown), and a lower wiring 1 is formed.
1 and the insulating film 12 are formed, and the surface of the insulating film 12 is flattened by a flattening process.
1 is exposed. And for example plasma CVD
(CVD is an abbreviation of Chemical Vapor Deposition and refers to chemical vapor deposition.) A silicon oxide (hereinafter referred to as PE-SiO 2 ) is formed as an interlayer insulating film on the insulating film 12 by a method.
The film 13 is formed to a thickness of, for example, 800 nm. Further, a silicon nitride (hereinafter, referred to as PE-SiN) film 14 is formed to a thickness of, for example, 50 nm.

【0014】次に、通常のリソグラフィー技術および反
応性イオンエッチング(以下RIEという、RIEはRe
active Ion Etchingの略)技術により、PE−SiN膜
14およびPE−SiO2 膜13に、例えば下層配線1
1に通じる接続孔15を開口する。その孔径は、例えば
0,3μmとした。
Next, a conventional lithography technique and reactive ion etching (hereinafter referred to as RIE)
For example, the lower wiring 1 is formed on the PE-SiN film 14 and the PE-SiO 2 film 13 by an active ion etching technique.
A connection hole 15 leading to 1 is opened. The pore diameter was, for example, 0.3 μm.

【0015】次いで、通常のタングステンを用いたプラ
グの形成プロセスによって、上記接続孔15内にプラグ
16を例えばタングステンで形成する。このプラグ16
の形成では、接続孔15内にタングステンを埋め込む前
に窒化チタン(TiN)膜17を形成する。
Next, a plug 16 is formed in the connection hole 15 with, for example, tungsten by a normal plug formation process using tungsten. This plug 16
Is formed, a titanium nitride (TiN) film 17 is formed before burying tungsten in the connection hole 15.

【0016】次にプラズマCVD法によって、上記PE
−SiN膜14上にプラグ16を覆う絶縁膜としてPE
−SiO2 膜18を例えば500nmの厚さに形成す
る。そしてリソグラフィー技術とRIE技術によって、
上記PE−SiO2 膜18に溝19を、例えば上記プラ
グ16の上面がこの溝19の底部に露出するように形成
する。この溝19の幅は例えば0.4μmとした。な
お、上記RIEの際には、PE−SiN膜14をエッチ
ングストッパとして機能させている。
Next, the above PE is formed by a plasma CVD method.
A PE as an insulating film covering the plug 16 on the SiN film 14
Forming the SiO 2 film 18 to a thickness of, for example, 500 nm; And by lithography technology and RIE technology,
A groove 19 is formed in the PE-SiO 2 film 18 so that, for example, the upper surface of the plug 16 is exposed at the bottom of the groove 19. The width of the groove 19 was, for example, 0.4 μm. At the time of the RIE, the PE-SiN film 14 functions as an etching stopper.

【0017】次に図2の(2)に示すように、通常のア
ルゴンスパッタエッチングによって、上記プラグ16の
上部に形成されている自然酸化膜(図示省略)を除去す
る。その後、DCマグネトロンスパッタ法によって、上
記溝19の内壁に、チタン膜20を例えば20nmの厚
さに形成した後、窒化チタン膜21(前記図1によって
説明した窒化チタン膜1に相当)を例えば80nmの厚
さに形成して、下地膜を構成する。その際、PE−Si
2 膜18上にも上記チタン膜20および窒化チタン膜
21が形成される。上記チタン膜20は、下層のタング
ステンからなるプラグ16との良好なる電気的接続を得
るために必要なものである。
Next, as shown in FIG. 2B, a natural oxide film (not shown) formed on the plug 16 is removed by ordinary argon sputter etching. Thereafter, a titanium film 20 having a thickness of, for example, 20 nm is formed on the inner wall of the groove 19 by DC magnetron sputtering, and then a titanium nitride film 21 (corresponding to the titanium nitride film 1 described with reference to FIG. 1) is formed, for example, to a thickness of 80 nm. To form a base film. At that time, PE-Si
The titanium film 20 and the titanium nitride film 21 are also formed on the O 2 film 18. The titanium film 20 is necessary for obtaining good electrical connection with the lower plug 16 made of tungsten.

【0018】以下に上記チタン膜20および上記窒化チ
タン膜21の成膜条件の一例を説明する。チタン膜20
の成膜条件としては、プロセスガスにアルゴン(例えば
50sccm)〔以下、sccmは標準状態における体
積流量(cm3 /分)を表す〕、DCパワーを6kW、
スパッタ雰囲気の圧力を0.2Pa、成膜温度を200
℃に設定した。また窒化チタン膜21の成膜条件として
は、プロセスガスにアルゴン(例えば20sccm)と
窒素(例えば70sccm)、DCパワーを12kW、
スパッタ雰囲気の圧力を0.36Pa、成膜温度を20
0℃に設定した。通常、上記窒化チタン膜21は柱状結
晶を有する膜となる。
An example of the conditions for forming the titanium film 20 and the titanium nitride film 21 will be described below. Titanium film 20
As the film forming conditions, argon (for example, 50 sccm) [hereinafter, sccm represents a volume flow rate (cm 3 / min) in a standard state] as a process gas, a DC power of 6 kW,
The pressure of the sputtering atmosphere is 0.2 Pa and the deposition temperature is 200
Set to ° C. The conditions for forming the titanium nitride film 21 include argon (for example, 20 sccm) and nitrogen (for example, 70 sccm) as a process gas, a DC power of 12 kW,
The pressure of the sputtering atmosphere is 0.36 Pa and the deposition temperature is 20
It was set to 0 ° C. Usually, the titanium nitride film 21 is a film having columnar crystals.

【0019】次に窒化チタン膜21の表面にアルゴンガ
スを用いたスパッタエッチング処理を行う。この処理に
より、窒化チタン膜21の結晶粒界部分が優先的にエッ
チングされて、この窒化チタン膜21の表面は凹凸に形
成される。このスパッタエッチング処理の条件として
は、一例として、DCマグネトロンスパッタエッチング
装置を用い、プロセスガスにアルゴン(例えば50sc
cm)を用いて、DCパワーを1kW、スパッタ雰囲気
の圧力を0.2Pa、処理温度を200℃、スパッタエ
ッチング時間を30秒間に設定した。
Next, the surface of the titanium nitride film 21 is subjected to sputter etching using argon gas. As a result of this processing, the crystal grain boundary portion of the titanium nitride film 21 is preferentially etched, and the surface of the titanium nitride film 21 is formed unevenly. As an example of the condition of the sputter etching process, a DC magnetron sputter etching apparatus is used as an example, and argon (for example, 50 sc) is used as a process gas.
cm), the DC power was set to 1 kW, the pressure of the sputtering atmosphere was set to 0.2 Pa, the processing temperature was set to 200 ° C., and the sputter etching time was set to 30 seconds.

【0020】次いで、DCマグネトロンスパッタ法によ
って、上記溝19内を埋め込むように上記チタン膜20
および窒化チタン膜21を介して上記PE−SiO2
18上に、配線材料層22(前記図1によって説明した
配線材料層2に相当)を例えば銅を500nmの厚さに
堆積して形成する。引き続き400℃の温度雰囲気で3
0分間の熱処理を行って、上記配線材料層22によって
溝19を埋め込む。この熱処理はアルゴンガス中の炉加
熱によって行った。次いで図2の(3)に示すように、
通常のCMP(CMPはChemical Mechanical Polishin
g の略で化学的機械研磨をいう)により溝19の外部に
形成されている余分な配線材料層(図示省略)を除去し
て、溝19内に上記チタン膜20および窒化チタン膜2
1を介して銅からなる配線材料層22からなる銅配線2
3を形成する。このCMPでは、PE−SiO2 膜18
上の上記チタン膜20および窒化チタン膜21も除去さ
れる。
Next, the titanium film 20 is buried in the groove 19 by DC magnetron sputtering.
A wiring material layer 22 (corresponding to the wiring material layer 2 described with reference to FIG. 1) is formed on the PE-SiO 2 film 18 via the titanium nitride film 21 by depositing, for example, copper to a thickness of 500 nm. . Continue at 400 ° C
By performing a heat treatment for 0 minutes, the groove 19 is filled with the wiring material layer 22. This heat treatment was performed by heating the furnace in argon gas. Then, as shown in (3) of FIG.
Normal CMP (CMP stands for Chemical Mechanical Polishin
g, which means chemical mechanical polishing) to remove an extra wiring material layer (not shown) formed outside the groove 19 and leave the titanium film 20 and the titanium nitride film 2 in the groove 19.
1 is a copper wiring 2 made of a wiring material layer 22 made of copper
Form 3 In this CMP, the PE-SiO 2 film 18
The above titanium film 20 and titanium nitride film 21 are also removed.

【0021】上記銅配線の製造方法では、銅配線23の
下地膜となる柱状結晶を有する窒化チタン膜21の表面
に対してスパッタエッチング処理を行うことから、下地
膜の窒化チタン膜21の表面の結晶粒界付近が優先的に
エッチングされる。そのため、窒化チタン膜21の表面
には凹凸を呈する表面荒れが生じる。これは、窒化チタ
ン膜21の表面の結晶粒界付近がエッチングされやすい
ためである。その後、溝19内の窒化チタン膜21上に
銅配線23となる配線材料層22を形成するので、配線
材料層22と窒化チタン膜21との接触面積が増大す
る。よって、銅配線23の密着性が向上する。しかも銅
に対するバリア性も上記窒化チタン膜21により確保さ
れる。
In the above-described method of manufacturing the copper wiring, the surface of the titanium nitride film 21 having columnar crystals serving as the base film of the copper wiring 23 is subjected to the sputter etching treatment. The vicinity of the crystal grain boundary is preferentially etched. Therefore, the surface of the titanium nitride film 21 has a rough surface having irregularities. This is because the vicinity of the crystal grain boundary on the surface of the titanium nitride film 21 is easily etched. After that, the wiring material layer 22 to be the copper wiring 23 is formed on the titanium nitride film 21 in the groove 19, so that the contact area between the wiring material layer 22 and the titanium nitride film 21 increases. Therefore, the adhesion of the copper wiring 23 is improved. Moreover, the barrier property against copper is also ensured by the titanium nitride film 21.

【0022】なお、上記製造方法におけるスパッタエッ
チング処理から銅のスパッタ成膜までは、マルチチャン
バ装置により大気開放することなく工業的な真空中で連
続的に処理されることが望ましい。
It is desirable that the processes from the sputter etching process to the copper sputter film formation in the above manufacturing method be continuously performed in an industrial vacuum without being opened to the atmosphere by a multi-chamber apparatus.

【0023】上記銅の溝配線の形成例では下地膜の一部
を構成する銅の拡散バリア材料として窒化チタン膜21
を用いた場合を説明したが、その他に銅の拡散バリア材
料として、例えば、タンタル(Ta)、タングステン
(W)等の高融点金属材料を用いることができ、また例
えば、窒化タンタル(TaN)、窒化ケイ化タンタル
(TaSiN)、窒化タングステン(WN)、窒化ケイ
化タングステン(WSiN)等の高融点金属化合物材料
を用いることも可能である。
In the above example of forming the copper trench wiring, the titanium nitride film 21 is used as a copper diffusion barrier material constituting a part of the base film.
However, as a diffusion barrier material of copper, for example, a high melting point metal material such as tantalum (Ta) and tungsten (W) can be used. For example, tantalum nitride (TaN), It is also possible to use a refractory metal compound material such as tantalum silicide (TaSiN), tungsten nitride (WN), and tungsten nitride silicide (WSiN).

【0024】上記スパッタエッチング処理方法では、D
Cマグネトロンスパッタ法を用いたが、ICP(Induct
ive Coupled Plasma)誘導結合プラズマ方式、ECR
(Electron Cycrotron Resonance)電子サイクロトロン
共鳴方式等、他のプラズマ発生方式によるスパッタエッ
チングにて行うことも可能である。
In the above sputter etching method, D
C magnetron sputtering method was used, but ICP (Induct
ive Coupled Plasma) Inductively coupled plasma method, ECR
(Electron Cycrotron Resonance) Sputter etching by another plasma generation method such as an electron cyclotron resonance method is also possible.

【0025】上記スパッタエッチングでは、アルゴンガ
スを用いたが、例えば窒素、アルゴンと窒素との混合ガ
ス等を用いることも可能である。このように窒素ガス、
窒素を含むガスを用いる場合、窒化チタン膜の表面の窒
化が進行することになり、銅の拡散バリア性が向上す
る。
In the above-described sputter etching, an argon gas is used. However, for example, nitrogen, a mixed gas of argon and nitrogen, or the like can be used. Thus nitrogen gas,
When a gas containing nitrogen is used, nitridation of the surface of the titanium nitride film proceeds, and the diffusion barrier property of copper is improved.

【0026】以下にアルゴンと窒素との混合ガスを用い
たスパッタエッチング処理条件の一例を説明する。処理
条件としては、DCマグネトロンスパッタエッチング装
置を用い、プロセスガスにアルゴン(例えば50scc
m)と窒素(20sccm)との混合ガスを用いて、D
Cパワーを1kW、スパッタ雰囲気の圧力を0.28P
a、処理温度を200℃、スパッタエッチング時間を3
0秒間に設定した。
An example of sputter etching conditions using a mixed gas of argon and nitrogen will be described below. As a processing condition, a DC magnetron sputter etching apparatus is used, and argon (for example, 50 scc) is used as a process gas.
m) and nitrogen (20 sccm) using a gas mixture
C power 1kW, sputtering atmosphere pressure 0.28P
a, a processing temperature of 200 ° C. and a sputter etching time of 3
It was set to 0 seconds.

【0027】また銅の埋め込み方法としては、上記方法
の他に、高圧リフロー法、電界めっき法等を用いること
も可能である。さらに配線材料としては、銅の他に、ジ
ルコニウム銅(ZrCu)のような銅合金を用いること
も可能である。
As a method of embedding copper, it is also possible to use a high-pressure reflow method, an electrolytic plating method, or the like, in addition to the above method. Further, as the wiring material, a copper alloy such as zirconium copper (ZrCu) can be used in addition to copper.

【0028】次に第2実施形態を、図3の製造工程図に
よって以下に説明する。図3では、銅配線を通常のリソ
グラフィー技術とドライエッチング技術により形成する
場合を説明する。図3では、前記図2によて説明下のと
同様の構成部品には同一符号を付す。
Next, a second embodiment will be described below with reference to the manufacturing process diagram of FIG. FIG. 3 illustrates a case where a copper wiring is formed by a normal lithography technique and a dry etching technique. In FIG. 3, the same components as those described below with reference to FIG. 2 are denoted by the same reference numerals.

【0029】図3の(1)に示すように、半導体基板
(図示省略)上に素子(図示省略)を形成し、さらに下
層配線11や絶縁膜12等の形成を行い、平坦化プロセ
スによってその絶縁膜12の表面を平坦化して、上記下
層配線11の上面を露出させる。そして例えばプラズマ
CVD法により上記絶縁膜12上に層間絶縁膜となる酸
化シリコン(以下PE−SiO2 と記す)膜13を例え
ば800nmの厚さに形成する。
As shown in FIG. 3A, an element (not shown) is formed on a semiconductor substrate (not shown), and a lower wiring 11 and an insulating film 12 are formed. The surface of the insulating film 12 is flattened to expose the upper surface of the lower wiring 11. Then, a silicon oxide (hereinafter referred to as PE-SiO 2 ) film 13 serving as an interlayer insulating film is formed to a thickness of, for example, 800 nm on the insulating film 12 by, for example, a plasma CVD method.

【0030】次に、通常のリソグラフィー技術および反
応性RIE技術により、PE−SiO2 膜13に、例え
ば下層配線11に通じる接続孔15を開口する。その孔
径は、例えば0,3μmとした。
Next, a connection hole 15 communicating with, for example, the lower wiring 11 is formed in the PE-SiO 2 film 13 by a usual lithography technique and a reactive RIE technique. The pore diameter was, for example, 0.3 μm.

【0031】次いで、通常のタングステンを用いたプラ
グの形成プロセスによって、上記接続孔15内にプラグ
16を例えばタングステンで形成する。このプラグ16
の形成では、接続孔15内にタングステンを埋め込む前
に窒化チタン(TiN)膜17を形成する。
Next, a plug 16 is formed in the connection hole 15 by, for example, tungsten by a normal plug forming process using tungsten. This plug 16
Is formed, a titanium nitride (TiN) film 17 is formed before burying tungsten in the connection hole 15.

【0032】次に通常のアルゴンスパッタエッチングに
よって、上記プラグ16の上部に形成されている自然酸
化膜(図示省略)を除去する。その後、DCマグネトロ
ンスパッタ法によって、上記PE−SiO2 膜13上に
上記プラグ16を覆うチタン膜20を例えば20nmの
厚さに形成した後、窒化チタン膜21(前記図1によっ
て説明した窒化チタン膜1に相当)を例えば80nmの
厚さに形成して、下地膜を構成する。上記チタン膜20
は、下層のタングステンからなるプラグ16との良好な
る電気的接続を得るために必要なものである。
Next, a natural oxide film (not shown) formed on the plug 16 is removed by ordinary argon sputter etching. Thereafter, a titanium film 20 covering the plug 16 is formed to a thickness of, for example, 20 nm on the PE-SiO 2 film 13 by DC magnetron sputtering, and then a titanium nitride film 21 (the titanium nitride film described with reference to FIG. Is formed to a thickness of, for example, 80 nm to form a base film. The above titanium film 20
Is necessary to obtain a good electrical connection with the plug 16 made of tungsten in the lower layer.

【0033】次いで、前記図2によって説明した製造方
法と同様にして、窒化チタン膜21の表面にアルゴンガ
スを用いたスパッタエッチング処理を行った。この処理
により、窒化チタン膜21の結晶粒界部分が優先的にエ
ッチングされて、窒化チタン膜21の表面に凹凸が形成
される。
Then, the surface of the titanium nitride film 21 was subjected to sputter etching using argon gas in the same manner as in the manufacturing method described with reference to FIG. By this process, the crystal grain boundary portion of the titanium nitride film 21 is preferentially etched, and irregularities are formed on the surface of the titanium nitride film 21.

【0034】その後、DCマグネトロンスパッタ法によ
って、窒化チタン膜21上に配線材料層22(前記図1
によって説明した銅膜2に相当)を例えば銅を500n
mの厚さに堆積して形成する。次に酸化シリコンをマス
クに用いたドライエッチング技術によって、上記配線材
料層22を加工する。ここでは、例えばヘリコン波プラ
ズマ源を搭載したエッチング装置を用い、エッチングガ
スに塩素ガスを用いて配線材料層22のエッチングを行
った。さらに上記窒化チタン膜21およびチタン膜20
もエッチング加工する。その結果、図3の(2)に示す
ように、プラグ16に接続する配線材料層22からなる
銅配線23を得る。この銅配線23の下部には上記窒化
チタン膜21およびチタン膜20を残す。
Thereafter, a wiring material layer 22 (FIG. 1) is formed on the titanium nitride film 21 by DC magnetron sputtering.
(Corresponding to the copper film 2 described above), for example,
It is formed by depositing to a thickness of m. Next, the wiring material layer 22 is processed by a dry etching technique using silicon oxide as a mask. Here, for example, an etching apparatus equipped with a helicon wave plasma source was used to etch the wiring material layer 22 using chlorine gas as an etching gas. Further, the above titanium nitride film 21 and titanium film 20
Is also etched. As a result, as shown in FIG. 3B, a copper wiring 23 composed of a wiring material layer 22 connected to the plug 16 is obtained. The titanium nitride film 21 and the titanium film 20 are left under the copper wiring 23.

【0035】[0035]

【発明の効果】以上、説明したように本発明によれば、
柱状結晶を有する高融点金属材料または柱状結晶を有す
る高融点金属化合物材料からなる下地膜の表面に対して
スパッタエッチング処理を行うので、下地膜の表面には
凹凸を呈する表面荒れを形成することができる。その
後、下地膜上に銅を成膜した場合には、下地膜の表面が
荒れていることで銅との接触面積が増大するため、銅の
密着性が向上する。このように下地膜の拡散バリア性を
劣化させることなく、銅膜と拡散バリア材料となる下地
膜との密着性を向上させることができる。よって、銅配
線の剥がれに起因する銅配線の性能、信頼性の低下等を
防ぐことができる。
As described above, according to the present invention,
Since the sputter etching process is performed on the surface of the base film made of a high melting point metal material having columnar crystals or a high melting point metal compound material having columnar crystals, the surface of the base film may have uneven surface roughness. it can. Thereafter, when copper is formed on the base film, the contact area with copper increases due to the rough surface of the base film, so that the adhesion of copper is improved. As described above, the adhesion between the copper film and the underlying film serving as a diffusion barrier material can be improved without deteriorating the diffusion barrier properties of the underlying film. Therefore, it is possible to prevent a decrease in the performance and reliability of the copper wiring due to the peeling of the copper wiring.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態の一例を説明する概略構成図
である。
FIG. 1 is a schematic configuration diagram illustrating an example of an embodiment of the present invention.

【図2】実施形態を用いた銅配線の製造方法の製造工程
図である。
FIG. 2 is a manufacturing process diagram of a method for manufacturing a copper wiring using the embodiment.

【図3】実施形態を用いた銅配線の別の製造方法の製造
工程図である。
FIG. 3 is a manufacturing process diagram of another method for manufacturing a copper wiring using the embodiment.

【図4】従来の銅配線構造の説明図である。FIG. 4 is an explanatory diagram of a conventional copper wiring structure.

【図5】銅配線の剥がれの説明図である。FIG. 5 is an explanatory diagram of peeling of a copper wiring.

【符号の説明】[Explanation of symbols]

1…下地膜、2…配線材料層 1. Underlayer film 2. Wiring material layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 柱状結晶を有する高融点金属材料または
柱状結晶を有する高融点金属化合物材料からなる下地膜
上に銅または銅合金からなる配線材料層を形成する工程
を備えた銅配線の製造方法において、 前記下地膜を形成した後で前記配線材料層を形成する前
に、前記下地膜の表面に対してスパッタエッチング処理
を行うことを特徴とする銅配線の製造方法。
1. A method for manufacturing a copper wiring, comprising: forming a wiring material layer made of copper or a copper alloy on a base film made of a high melting point metal material having columnar crystals or a high melting point metal compound material having columnar crystals. 5. The method of manufacturing a copper wiring according to claim 1, wherein after forming the base film and before forming the wiring material layer, a sputter etching process is performed on a surface of the base film.
【請求項2】 請求項1記載の銅配線の製造方法におい
て、 前記スパッタエッチング処理に用いるガスはアルゴンガ
スであることを特徴とする銅配線の製造方法。
2. The method for manufacturing a copper wiring according to claim 1, wherein the gas used for the sputter etching process is an argon gas.
【請求項3】 請求項1記載の銅配線の製造方法におい
て、 前記スパッタエッチング処理に用いるガスには少なくと
も窒素ガスを含むことを特徴とする銅配線の製造方法。
3. The method of manufacturing a copper wiring according to claim 1, wherein the gas used for the sputter etching process contains at least a nitrogen gas.
【請求項4】 請求項2記載の銅配線の製造方法におい
て、 前記スパッタエッチング処理に用いるガスには少なくと
も窒素ガスを含むことを特徴とする銅配線の製造方法。
4. The method of manufacturing a copper wiring according to claim 2, wherein the gas used for the sputter etching process contains at least a nitrogen gas.
JP2171098A 1998-02-03 1998-02-03 Manufacture of copper wiring Pending JPH11219953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2171098A JPH11219953A (en) 1998-02-03 1998-02-03 Manufacture of copper wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2171098A JPH11219953A (en) 1998-02-03 1998-02-03 Manufacture of copper wiring

Publications (1)

Publication Number Publication Date
JPH11219953A true JPH11219953A (en) 1999-08-10

Family

ID=12062628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2171098A Pending JPH11219953A (en) 1998-02-03 1998-02-03 Manufacture of copper wiring

Country Status (1)

Country Link
JP (1) JPH11219953A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204501A (en) * 2011-03-24 2012-10-22 Sony Corp Semiconductor device, electronic device, and semiconductor device manufacturing method
JP2017028117A (en) * 2015-07-23 2017-02-02 株式会社東芝 Semiconductor device manufacturing method and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204501A (en) * 2011-03-24 2012-10-22 Sony Corp Semiconductor device, electronic device, and semiconductor device manufacturing method
JP2017028117A (en) * 2015-07-23 2017-02-02 株式会社東芝 Semiconductor device manufacturing method and semiconductor device

Similar Documents

Publication Publication Date Title
US8207060B2 (en) High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
JP3501265B2 (en) Method for manufacturing semiconductor device
US6713407B1 (en) Method of forming a metal nitride layer over exposed copper
JP2000323571A (en) Manufacture of semiconductor device
JP3266492B2 (en) Method for manufacturing semiconductor device
KR100338941B1 (en) Contact forming method for semiconductor device
JPH0922907A (en) Forming method for buried conductive layer
JP2002217288A (en) Semiconductor device and manufacturing method thereof
JP2001053026A (en) Manufacture of semiconductor device
JP3890722B2 (en) Copper wiring of semiconductor devices
US6291346B1 (en) Titanium silicide layer formation method
JP2001007049A (en) Apparatus and method for manufacturing semiconductor integrated circuit device
JPH11219953A (en) Manufacture of copper wiring
JPH1167766A (en) Method for manufacturing semiconductor device
JPH11102909A (en) Forming method of copper alloy wiring
JP2000012540A (en) Formation of groove wiring
JPH1154507A (en) Manufacture of semiconductor device
JPH0745554A (en) Wiring forming method
JPH08139190A (en) Manufacture of semiconductor device
JPH11288923A (en) Trench forming method and manufacture thereof
JPH11297699A (en) Diffusion barrier layer and its manufacture
JPH10144790A (en) Method of forming wiring of semiconductor device
JP2000353703A (en) Production of semiconductor device
JPH05206081A (en) Dry etching method
JP4006720B2 (en) Semiconductor device and manufacturing method thereof