JPH11219318A - Ｉｃカード - Google Patents

Ｉｃカード

Info

Publication number
JPH11219318A
JPH11219318A JP10020096A JP2009698A JPH11219318A JP H11219318 A JPH11219318 A JP H11219318A JP 10020096 A JP10020096 A JP 10020096A JP 2009698 A JP2009698 A JP 2009698A JP H11219318 A JPH11219318 A JP H11219318A
Authority
JP
Japan
Prior art keywords
inspection
security
flag
card
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10020096A
Other languages
English (en)
Inventor
Kenji Misumi
賢治 三角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10020096A priority Critical patent/JPH11219318A/ja
Publication of JPH11219318A publication Critical patent/JPH11219318A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】 ＩＣカード１の偽造に使用されやすいテスト
端子を使用することなく検査工程を行うことのできるＩ
Ｃカードを提供する。 【解決手段】 検査の実行の指示を検出してセキュリテ
ィエリア４に予め決められた特定パターンのフラグが設
定されているかどうかを判定する特定コード判定手段６
ａを設ける。特定コード判定手段６ａは、セキュリティ
エリア４に予め決められた特定パターンのフラグが設定
されていない場合には検査の実行を許可して検査の終了
を検出してテストモードフラグエリア８に前記特定パタ
ーンのフラグを設定し、セキュリティエリア４に予め決
められた特定パターンのフラグが設定されている場合に
は検査の実行を禁止するよう構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電気的に書き換え
が可能なメモリと、外部から前記メモリへのアクセスを
制御する制御部とを内蔵し、前記メモリにはこのメモリ
に形成されたデータエリアへのアクセスを制限するセキ
ュリティデータが書き込まれたセキュリティエリアが形
成されたＩＣカードに関するものである。
【０００２】
【従来の技術】図２は、従来のＬＳＩ化されたＩＣカー
ドを示す。ＩＣカード１は、電気的に書き換えが可能な
メモリが形成されたＥＥＰＲＯＭ部２と、外部からＥＥ
ＰＲＯＭ部２へのアクセスを制御するメモリ制御用ロジ
ック部５とを内蔵している。
【０００３】ＥＥＰＲＯＭ部２には、データエリア３
と、データエリア３へのアクセスを制限し、ＩＣカード
１のセキュリティをチェックするためのセキュリティデ
ータが書き込まれたセキュリティエリア４が形成されて
いる。
【０００４】すなわち、ＩＣカード１のセキュリティを
チェックするためには、データエリア３のデータとセキ
ュリティエリア４のデータとが参照されるよう構成され
ている。
【０００５】また、メモリ制御用ロジック部５は、メモ
リ制御部６とセキュリティ制御部７とから構成されてい
る。なお、９は電源端子、１０は接地端子、１１はシリ
アルデータ入出力端子、１２はクロック入力端子、１３
はテスト端子である。
【０００６】ＥＥＰＲＯＭ部２は、データエリア３にデ
ータを書き込むまでは初期データが不安定となってお
り、またセキュリティエリア４のデータも不規則になっ
ている。
【０００７】そのため、ウエハ検査の少なくとも最初の
工程では、セキュリティエリア４のデータを参照してＩ
Ｃカード１のセキュリティをチェックすることができな
いという問題がある。
【０００８】そこで、テストモードの設定やテストモー
ド用コマンドの入力等によりＩＣカード１のセキュリテ
ィを解除して、ＥＥＰＲＯＭ部２のデータの初期化や検
査を行なう必要がある。
【０００９】そこで従来ではテスト端子１３から指示し
て前記セキュリティを解除して、ＥＥＰＲＯＭ部２のデ
ータの初期化やセキュリティ機能を確認する検査が実施
されている。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うなテスト端子１３を使用した検査工程では、テスト端
子１３をＩＣカードの外部端子ではなく内部端子として
設けても、ＩＣカード１が製品化された際に分解、解析
されて不正にセキュリティの解除や偽造をされる可能性
があり、ＩＣカード１の偽造防止を行うための対策の確
立が必須の課題となっている。
【００１１】本発明は前記問題点を解決し、偽造に使用
されやすいテスト端子１３を使用することなく検査工程
を行うことのできるＩＣカードを提供することを目的と
する。
【００１２】
【課題を解決するための手段】本発明のＩＣカードは、
検査の実行の指示を検出して制御部のセキュリティエリ
アに予め決められた特定パターンのフラグが設定されて
いるかどうかを判定する特定コード判定手段を設けたこ
とを特徴とする。
【００１３】この本発明によると、テスト端子を使用す
ることなく検査工程を行うことができ、不正なセキュリ
ティの解除や偽造を防止することができる。
【００１４】
【発明の実施の形態】請求項１記載のＩＣカードは、電
気的に書き換えが可能なメモリと、外部から前記メモリ
へのアクセスを制御する制御部とを内蔵し、前記メモリ
にはこのメモリに形成されたデータエリアへのアクセス
を制限するセキュリティデータが書き込まれたセキュリ
ティエリアが形成されたＩＣカードにおいて、検査の実
行の指示を検出してセキュリティエリアに予め決められ
た特定パターンのフラグが設定されているかどうかを判
定する特定コード判定手段を設け、特定コード判定手段
を、セキュリティエリアに予め決められた特定パターン
のフラグが設定されていない場合には検査の実行を許可
して検査の終了を検出してテストモードフラグエリアに
前記特定パターンのフラグを設定し、セキュリティエリ
アに予め決められた特定パターンのフラグが設定されて
いる場合には検査の実行を禁止するよう構成したことを
特徴とする。
【００１５】以下、本発明の実施の形態について、図１
を用いて説明する。なお、従来例を示す図２と同様をな
すものには同一の符号を付けて説明する。 （実施の形態）図１は本発明の（実施の形態）のＩＣカ
ードを示す。
【００１６】上記の図２に示したＩＣカード１とほぼ同
様の構成であるが、図１に示したＩＣカード１には図２
に見られたテスト端子１３が設置されておらず、さら
に、メモリ制御ロジック部５のメモリ制御部が図１では
セキュリティエリアに予め決められた特定パターンのフ
ラグが設定されているかどうかを判定することが図２の
メモリ制御部６とは異なっており、特定コード判定手段
６ａとして示されている。
【００１７】テストモードフラグ判定回路とメモリ制御
ロジック回路とで実現される特定コード判定手段６ａの
構成は、検査工程以外の部分は図２に示したメモリ制御
部６と同一であるが、検査工程の部分に関しては、次の
ように構成されている。
【００１８】ＩＣカード１のウエハ検査工程では、特定
コード判定手段６ａがシリアルデータ入出力端子１１か
らの検査の実行の指示を検出すると、セキュリティエリ
ア４に予め決められた特定パターンのフラグが設定され
ているかどうか判定する。
【００１９】特定パターンのフラグが設定されていない
と判定した場合には、特定コード判定手段６ａによって
検査の実行が許可される。そして検査の終了を検出する
と、セキュリティエリア８に特定パターンのフラグが設
定される。
【００２０】セキュリティエリア４に予め決められた特
定パターンのフラグが設定されていると判定した場合に
は、特定コード判定手段６ａによって検査の実行が禁止
される。
【００２１】具体的には、ＥＥＰＲＯＭ部２の検査は特
定コード判定手段６ａによって以下の工程にて実行され
る。まず、最初の工程ではＩＣカードを起動する。この
ときＥＥＰＲＯＭ部２のデータは通常は不規則になって
いる。
【００２２】そして、特定コード判定手段６ａが検査の
実行の指示を検出すると、セキュリティエリア４のデー
タを参照して５５５５（ｈｅｘ）等のある特定の比較用
データとの一致または不一致を検出する。なお、ここで
示した５５５５（ｈｅｘ）等の比較用データは、予めセ
キュリティ制御部７に設定しておく。
【００２３】特定の比較用データが検出されない場合に
は、テストモードフラグ８をＯＮにしてＩＣカード１の
セキュリティを解除したテストモードの状態を保持し
て、ＥＥＰＲＯＭ部２の検査、およびデータの初期化を
実施する。
【００２４】このようにして、ＥＥＰＲＯＭ部２のデー
タの書き換えが行われると、以後はＩＣカード１を起動
してもセキュリティエリア４のデータが比較用データと
一致してテストモードフラグ８はＯＦＦとなり、テスト
モードに再設定することができない。
【００２５】また、特定の比較用データが検出されてい
ると判定した場合には、検査の実行を禁止する。上記の
ような特定コード判定手段６ａを設けることで、ＥＥＰ
ＲＯＭ部２の検査においてセキュリティを解除した後の
データエリア３のデータの読み出し、書き込みを任意に
行なうことが可能となり、テスト端子１３などを利用し
た不正なセキュリティの解除や偽造が防止できるＩＣカ
ード１とすることができる。
【００２６】
【発明の効果】以上のように本発明のＩＣカードによる
と、検査の実行の指示を検出してセキュリティエリアに
予め決められた特定パターンのフラグが設定されている
かどうかを判定する特定コード判定手段を設けたため、
テスト端子やテストコマンド入力を使用する必要がなく
なり、セキュリティエリア内のデータのみによってＩＣ
カード内のＥＥＰＲＯＭ部の検査、データの初期化、お
よびテストモードからノーマルモードへの設定変更を行
うことができる。
【００２７】従って、テスト端子などを利用した不正な
セキュリティの解除や偽造を防止することができる。
【図面の簡単な説明】
【図１】本発明の（実施の形態）におけるＬＳＩ化され
たＩＣカードの構成図
【図２】従来のＬＳＩ化されたＩＣカードの構成図
【符号の説明】
１ ＩＣカード ２ ＥＥＰＲＯＭ部 ３ データエリア ４ セキュリティエリア ５ メモリ制御用ロジック部 ６ａ 特定コード判定手段 ７ セキュリティ制御部 ８ テストモードフラグ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】電気的に書き換えが可能なメモリと、外部
    から前記メモリへのアクセスを制御する制御部とを内蔵
    し、前記メモリにはこのメモリに形成されたデータエリ
    アへのアクセスを制限するセキュリティデータが書き込
    まれたセキュリティエリアが形成されたＩＣカードにお
    いて、 検査の実行の指示を検出して前記セキュリティエリアに
    予め決められた特定パターンのフラグが設定されている
    かどうかを判定する特定コード判定手段を設け、 特定コード判定手段を、 セキュリティエリアに予め決められた特定パターンのフ
    ラグが設定されていない場合には検査の実行を許可して
    検査の終了を検出してテストモードフラグエリアに前記
    特定パターンのフラグを設定し、 セキュリティエリアに予め決められた特定パターンのフ
    ラグが設定されている場合には検査の実行を禁止するよ
    う構成したＩＣカード。
JP10020096A 1998-02-02 1998-02-02 Ｉｃカード Pending JPH11219318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10020096A JPH11219318A (ja) 1998-02-02 1998-02-02 Ｉｃカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10020096A JPH11219318A (ja) 1998-02-02 1998-02-02 Ｉｃカード

Publications (1)

Publication Number Publication Date
JPH11219318A true JPH11219318A (ja) 1999-08-10

Family

ID=12017597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10020096A Pending JPH11219318A (ja) 1998-02-02 1998-02-02 Ｉｃカード

Country Status (1)

Country Link
JP (1) JPH11219318A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026508A1 (ja) * 2005-08-30 2007-03-08 Matsushita Electric Industrial Co., Ltd. 半導体装置、テストモード制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026508A1 (ja) * 2005-08-30 2007-03-08 Matsushita Electric Industrial Co., Ltd. 半導体装置、テストモード制御回路

Similar Documents

Publication Publication Date Title
US7454169B2 (en) Method and apparatus for use in securing an electronic device such as a cell phone
EP1832977A2 (en) Platform boot with bridge support
US8065512B2 (en) Embedded memory protection
JP2001256460A (ja) １チップマイクロコンピュータ及びそれを用いたｉｃカード
US20090204779A1 (en) Controlling embedded memory access
JPH06332731A (ja) 制御装置
US5506396A (en) Microcomputer for IC card
US20020184523A1 (en) Programmable unit
JPH02216595A (ja) Ｉｃカード
JP4182740B2 (ja) マイクロコンピュータ
JPH04215194A (ja) Ｉｃカード
JPH0676135A (ja) Ｉｃカード及びｉｃカードの暗証番号照合方法
JPH07141153A (ja) 制御装置
KR20200070450A (ko) 차량 제어기의 보안 강화 방법 및 장치
JP2006507593A (ja) マイクロコントローラ、及びマイクロコントローラのプログラミングを処理するための結合方法
JPH11219318A (ja) Ｉｃカード
JP2001256118A (ja) マイクロコンピュータシステムの保護方法，メモリ装置，マイクロコンピュータシステム
JPH11313957A (ja) 遊技装置の制御装置及びその制御方法
EP3726377B1 (en) Boot rom gating circuit
JP3501129B2 (ja) 制御装置
JPH1024148A (ja) チップ照合器
JP4620395B2 (ja) 回路構成特定防止方法
JP3501130B2 (ja) 制御装置
JP4008969B2 (ja) 遊技機制御用チップの照合装置
JP3455941B2 (ja) Ｉｃタグ識別装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061010

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees