JPH11212677A - Power unit - Google Patents

Power unit

Info

Publication number
JPH11212677A
JPH11212677A JP10012414A JP1241498A JPH11212677A JP H11212677 A JPH11212677 A JP H11212677A JP 10012414 A JP10012414 A JP 10012414A JP 1241498 A JP1241498 A JP 1241498A JP H11212677 A JPH11212677 A JP H11212677A
Authority
JP
Japan
Prior art keywords
power
power supply
time
main unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10012414A
Other languages
Japanese (ja)
Inventor
Koichi Miyagawa
公一 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10012414A priority Critical patent/JPH11212677A/en
Publication of JPH11212677A publication Critical patent/JPH11212677A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To easily and automatically turn on/off the power source of an OS in a main body device only by exchanging a power unit with a dedicated one even in the case of an ordinary personal computer(PC). SOLUTION: When a microprocessor 7 has received a shut-down processing end command transmitted from the OS of a main body device 1 through a serial port 4 of the main body device 1, an external serial cable 14 and a serial port 13 of a power unit 5, a power source off signal is transmitted to a control circuit 11 by the microprocessor 7, and when the power source off signal transmitted from the microprocessor 7 is received by the control circuit part 11, power feeding to the OS of the main body device 1 is stopped by controlling a switchable power source part 10 through the control circuit part 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、情報処理装置に適
用される電源装置に係り、詳しくは、通常のパーソナル
コンピュータに適用させても、本体装置の自動電源ON
/OFFを容易に実施することができる電源装置に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device applied to an information processing apparatus, and more particularly, to an automatic power-on of a main unit even when applied to a general personal computer.
The present invention relates to a power supply device capable of easily performing / OFF.

【0002】[0002]

【従来の技術】図6は従来の自動ON/OFF可能な電
源装置を有する情報処理装置の構成を示すブロック図で
ある。図6において、1は情報処理装置の本体装置、2
は本体装置1のマザーボード、3はマザーボード2上に
配置された本体装置1のCPU、5は本体装置1内に配
置された電源装置、9は電源装置5内の制御電源部、1
0は電源装置5内の切断可能電源部、11は電源装置5
内の切断可能電源部10のON/OFF制御回路、20
は本体装置1内に配置されたサーバ管理装置(I/Oボ
ード)、21はサーバ管理装置20内のマイクロプロセ
ッサ、22はサーバ管理装置20内の時計、23はサー
バ管理装置20内のメモリである。
2. Description of the Related Art FIG. 6 is a block diagram showing the configuration of a conventional information processing apparatus having a power supply device which can be automatically turned on / off. 6, reference numeral 1 denotes a main unit of the information processing apparatus;
Denotes a motherboard of the main unit 1, 3 denotes a CPU of the main unit 1 disposed on the motherboard 2, 5 denotes a power supply unit disposed in the main unit 1, 9 denotes a control power supply unit in the power supply unit 5, 1
0 is a disconnectable power supply in the power supply 5, 11 is the power supply 5
ON / OFF control circuit of disconnectable power supply unit 10
Is a server management device (I / O board) arranged in the main body device 1, 21 is a microprocessor in the server management device 20, 22 is a clock in the server management device 20, and 23 is a memory in the server management device 20. is there.

【0003】図7は図6に示す情報処理装置の電源ON
/OFFの動作フローを示すフローチャートである。こ
の電源ON/OFFの動作フローを図6、7を用いて説
明する。図6及び図7において、本体装置1内に配置さ
れた電源装置5は、ステップS101にてAC電源が接
続されると稼動を開始し、電源装置5内部の制御電源部
9が動作を開始する。サーバ管理装置20は、電源装置
5の制御電源部9により、サーバ管理装置20の電源が
供給されて稼動を開始する。なお、この状態では、まだ
本体装置1のマザーボード2には電源が供給されていな
いので、マザーボード2は稼動していない。
FIG. 7 shows a power supply of the information processing apparatus shown in FIG.
6 is a flowchart showing an operation flow of / OFF. The power ON / OFF operation flow will be described with reference to FIGS. 6 and 7, the power supply device 5 disposed in the main device 1 starts operating when AC power is connected in step S101, and the control power supply unit 9 inside the power supply device 5 starts operating. . The server management device 20 starts operating when the power of the server management device 20 is supplied by the control power supply unit 9 of the power supply device 5. In this state, the power is not supplied to the motherboard 2 of the main unit 1 yet, so that the motherboard 2 is not operating.

【0004】サーバ管理装置20には、内部にマイクロ
プロセッサ21と現在時刻を計時する時計22と予め設
定された電源投入時刻が記憶されているメモリ23が内
蔵されており、サーバ管理装置20は、常に時計22で
計時される現在時刻と、メモリ23に予め設定されてい
る電源投入時刻とを比較している。サーバ管理装置20
のマイクロプロセッサ21は、時計22から転送される
現在時刻がメモリ23から読み出した設定されている電
源投入時刻になると(ステップS102)、電源装置5
に対して電源ON信号を送信する(ステップS10
3)。
[0004] The server management device 20 includes therein a microprocessor 21, a clock 22 for measuring the current time, and a memory 23 in which a preset power-on time is stored. The current time constantly measured by the clock 22 is compared with the power-on time preset in the memory 23. Server management device 20
When the current time transferred from the clock 22 becomes the set power-on time read from the memory 23 (step S102), the microprocessor 21
A power ON signal is transmitted to (step S10).
3).

【0005】電源装置5の制御回路部11は、このマイ
クロプロセッサ21から転送される電源ON信号を受信
すると、+5V、+12Vなどの切断可能電源部10を
ONして、動作を開始させる(ステップS104)。こ
れにより、本体装置1のマザーボード2は、電源装置5
の切断可能電源部10により電源が給電されるようにな
るため、マザーボード2上のCPU3は、動作を開始
し、オペレーティングシステム(OS)の稼動が開始さ
れる(ステップS105)。
[0005] When receiving the power-on signal transferred from the microprocessor 21, the control circuit 11 of the power supply 5 turns on the disconnectable power supply 10 such as + 5V and + 12V to start the operation (step S104). ). Thereby, the motherboard 2 of the main unit 1 is connected to the power supply 5
Since the power can be supplied from the disconnectable power supply unit 10, the CPU 3 on the motherboard 2 starts operating and the operation of the operating system (OS) starts (step S105).

【0006】本体装置1の電源ON中は、サーバ管理装
置20は、内部のマイクロプロセッサ21と時計22に
より、常に現在時刻と、メモリ23中に予め設定されて
いる電源切断時刻とを比較している。サーバ管理装置2
0のマイクロプロセッサ21は、時計22から転送され
る現在時刻がメモリ23から読み出した予め設定されて
いる電源切断時刻になると(ステップS106)、本体
装置1のOSに対してシャットダウンの要求を送信する
(ステップS107)。本体装置1のOSは、このマイ
クロプロセッサ21から送信されるシャットダウン要求
を受信すると(ステップS108)、OSのシャットダ
ウン処理を開始する(ステップS109)。
While the power of the main unit 1 is ON, the server management device 20 always compares the current time with the power-off time preset in the memory 23 by the internal microprocessor 21 and clock 22. I have. Server management device 2
When the current time transferred from the clock 22 reaches the preset power-off time read from the memory 23 (step S106), the microprocessor 21 of 0 sends a shutdown request to the OS of the main device 1. (Step S107). Upon receiving the shutdown request transmitted from the microprocessor 21 (step S108), the OS of the main device 1 starts the OS shutdown processing (step S109).

【0007】本体装置1のOSは、OSのシャットダウ
ン処理を完了すると(ステップS110)、サーバ管理
装置20のマイクロプロセッサ21にシャットダウン処
理終了のコマンドをCPU3から送信する(ステップS
111)。サーバ管理装置20のマイクロプロセッサ2
1は、この本体装置1のCPU3から送信されるシャッ
トダウン終了のコマンドを受信すると(ステップS11
2)、OSのシャットダウンを完了して、+5V、+1
2Vなどの切断可能電源部10をOFFしても問題ない
ことを認識する。
When the OS of the main unit 1 completes the shutdown processing of the OS (step S110), the CPU 3 transmits a command for terminating the shutdown processing to the microprocessor 21 of the server management apparatus 20 (step S110).
111). Microprocessor 2 of server management device 20
1 receives a shutdown end command transmitted from the CPU 3 of the main device 1 (step S11).
2) After the shutdown of the OS is completed, + 5V, +1
It is recognized that there is no problem even if the disconnectable power supply 10 such as 2V is turned off.

【0008】サーバ管理装置20のマイクロプロセッサ
21は、本体装置1のCPU3から送信されるシャット
ダウン終了のコマンドを受信すると(ステップS11
2)、電源装置5の制御回路部11に対して電源OFF
信号を送信する(ステップS113)。電源装置5の制
御回路部11は、このサーバ管理装置20のマイクロプ
ロセッサ21から送信される電源OFF信号を受信する
と、マザーボード2などに給電する+5V、+12Vな
どの切断可能電源部10をOFFする(ステップS11
4)。これにより、本体装置1のマザーボード2は、電
源装置5の切断可能電源部10がOFFされて電源供給
が絶たれ、マザーボード2上のCPU3は、動作を停止
する(ステップS115)。
When the microprocessor 21 of the server management apparatus 20 receives the shutdown end command transmitted from the CPU 3 of the main unit 1 (step S11).
2) Turn off the power to the control circuit unit 11 of the power supply device 5
A signal is transmitted (step S113). Upon receiving the power-off signal transmitted from the microprocessor 21 of the server management device 20, the control circuit unit 11 of the power supply device 5 turns off the + 5V, + 12V, etc. disconnectable power supply unit 10 that supplies power to the motherboard 2 and the like ( Step S11
4). As a result, the cutoff power supply 10 of the power supply 5 of the motherboard 2 of the main unit 1 is turned off, the power supply is cut off, and the CPU 3 on the motherboard 2 stops operating (step S115).

【0009】本体装置1の電源がOFFれると(ステッ
プS115)、サーバ管理装置20は、内部のマイクロ
プロセッサ21と時計22により、現在時刻と、メモリ
23中の設定されている電源投入時刻の比較を再び開始
する(ステップS112)。以上のように、この従来の
情報処理装置によれば、現在時刻と予めメモリ23に設
定された時刻を比較する構成をとることにより、本体装
置1の電源を自動的にON/OFF制御することができ
るという利点がある。
When the power of the main unit 1 is turned off (step S115), the server management unit 20 compares the current time with the power-on time set in the memory 23 by the internal microprocessor 21 and clock 22. Is started again (step S112). As described above, according to this conventional information processing apparatus, the power supply of the main unit 1 is automatically turned on / off by adopting a configuration in which the current time is compared with the time set in the memory 23 in advance. There is an advantage that can be.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記し
たような従来の自動ON/OFF可能な電源装置5で
は、サーバ管理装置20という特殊なI/Oボードを設
けなければならないうえ、本体装置1のマザーボード2
に、このサーバ管理装置20と本体装置1のマザーボー
ド2とを通信するための特殊な通信用のハード、ソフト
ウェアを設けなければならず、また、専用ケーブルを用
いてサーバ管理装置20に制御電源9で給電しなければ
ならなかった。このため、電源装置5や本体装置1のマ
ザーボード2には、専用の特殊な通信用のハード、ソフ
トウェアが必要となり、通常のパーソナルコンピュータ
では、このような自動電源ON/OFFを実施すること
が困難であるという問題があった。
However, in the conventional power supply device 5 which can be automatically turned on / off as described above, a special I / O board called a server management device 20 must be provided, Motherboard 2
In addition, special communication hardware and software for communicating between the server management device 20 and the motherboard 2 of the main device 1 must be provided, and the control power supply 9 is provided to the server management device 20 using a dedicated cable. Had to be powered by. For this reason, the power supply device 5 and the motherboard 2 of the main unit 1 require dedicated special communication hardware and software, and it is difficult for a normal personal computer to perform such automatic power ON / OFF. There was a problem that is.

【0011】そこで、本発明は、上記のような課題を解
消するためになされたもので、通常のパーソナルコンピ
ュータでも、電源装置のみを専用のものに交換するだけ
で、自動電源ON/OFFを容易に実施することができ
る電源装置を提供することを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and it is easy to turn on / off the automatic power supply of a normal personal computer only by replacing only the power supply with a dedicated power supply. It is an object of the present invention to provide a power supply device that can be implemented in any of the above.

【0012】[0012]

【課題を解決するための手段】請求項1記載の発明は、
現在時刻を計時する現在時刻計時手段と、電源投入時刻
を記憶する電源投入時刻記憶手段と、電源切断時刻を記
憶する電源切断時刻記憶手段と、現在時刻計時手段で計
時される現在時刻が電源投入時刻記憶手段から読み出し
た電源投入時刻に達した場合、電源ON信号を送信する
電源ON信号送信手段と、電源ON信号送信手段から送
信される電源ON信号を受信したとき、本体装置のオペ
レーティングシステムが動作する基板に電源を給電する
給電手段と、現在時刻計時手段で計時される現在時刻が
電源切断時刻記憶手段から読み出した電源切断時刻に達
した場合、本体装置のオペレーティングシステムのシャ
ットダウン要求を外部ケーブルを介して本体装置のオペ
レーティングシステムへ送信するシャットダウン要求送
信手段と、外部ケーブルを介して本体装置のオペレーテ
ィングシステムから送信されるシャットダウン処理終了
コマンドを受信したとき、電源OFF信号を送信する電
源OFF信号送信手段と、電源OFF信号送信手段から
送信される電源OFF信号を受信したとき、本体装置の
オペレーティングシステムが動作する基板への給電を停
止する給電停止手段とを有することを特徴とするもので
ある。
According to the first aspect of the present invention,
Current time clock means for measuring the current time, power-on time memory means for storing power-on time, power-off time memory means for storing power-off time, and power-on of the current time measured by the current time clock means When the power-on time read from the time storage means has been reached, the power-on signal transmitting means for transmitting a power-on signal and the operating system of the main unit when the power-on signal transmitted from the power-on signal transmitting means are received. Power supply means for supplying power to the operating board; and, when the current time measured by the current time clock means reaches the power-off time read from the power-off time storage means, a request for shutting down the operating system of the main unit is sent to the external cable. Means for transmitting a shutdown request to the operating system of the main unit via the When a shutdown processing end command transmitted from the operating system of the main unit via the cable is received, a power-off signal transmitting means for transmitting a power-off signal and a power-off signal transmitted from the power-off signal transmitting means are received. And a power supply stopping means for stopping power supply to the board on which the operating system of the main unit operates.

【0013】請求項2記載の発明は、請求項1に記載の
電源装置において、電源装置と本体装置のオペレーティ
ングシステムの通信は、シリアルインタフェースまたは
パラレルインタフェースにより行うことを特徴とするも
のである。
According to a second aspect of the present invention, in the power supply according to the first aspect, communication between the power supply and the operating system of the main unit is performed by a serial interface or a parallel interface.

【0014】請求項3記載の発明は、現在時刻を計時す
る現在時刻計時手段と、電源投入時刻を記憶する電源投
入時刻記憶手段と、電源切断時刻を記憶する電源切断時
刻記憶手段と、現在時刻計時手段で計時される現在時刻
が電源投入時刻記憶手段から読み出した電源投入時刻に
達した場合、電源ON信号を送信する電源ON信号送信
手段と、電源ON信号送信手段から送信される電源ON
信号を受信したとき、本体装置のオペレーティングシス
テムが動作する基板に電源を給電する給電手段と、現在
時刻計時手段で計時される現在時刻が電源切断時刻記憶
手段から読み出した電源切断時刻に達した場合、本体装
置のオペレーティングシステムのシャットダウン要求を
外部ケーブルを介して本体装置のオペレーティングシス
テムへ送信するシャットダウン要求送信手段と、ATX
規格の信号線を介して本体装置のオペレーティングシス
テムから送信されるATX規格の電源OFF信号を受信
したとき、給電停止用の電源OFF信号を送信する電源
OFF信号送信手段と、電源OFF信号送信手段から送
信される給電停止用の電源OFF信号を受信したとき、
本体装置のオペレーティングシステムが動作する基板へ
の給電を停止する給電停止手段とを有することを特徴と
するものである。
According to a third aspect of the present invention, there is provided a current time measuring means for measuring a current time, a power-on time storing means for storing a power-on time, a power-off time storing means for storing a power-off time, When the current time measured by the clock means reaches the power-on time read from the power-on time storage means, a power-on signal transmitting means for transmitting a power-on signal, and a power-on signal transmitted from the power-on signal transmitting means
When a signal is received, the power supply means for supplying power to the board on which the operating system of the main unit operates, and the current time measured by the current time clock means reaches the power off time read from the power off time storage means. Means for transmitting a shutdown request for the operating system of the main unit to the operating system of the main unit via an external cable;
A power-off signal transmitting unit for transmitting a power-off signal for stopping power supply when an ATX-standard power-off signal transmitted from the operating system of the main unit is received via the standard signal line; When the transmitted power-off signal for stopping power supply is received,
Power supply stopping means for stopping power supply to the board on which the operating system of the main unit operates.

【0015】請求項4記載の発明は、請求項3に記載の
電源装置において、電源装置と本体装置のオペレーティ
ングシステム間の外部ケーブルを介した通信は、シリア
ルインタフェースまたはパラレルインタフェースにより
行うことを特徴とするものである。
According to a fourth aspect of the present invention, in the power supply according to the third aspect, communication between the power supply and the operating system of the main unit via an external cable is performed by a serial interface or a parallel interface. Is what you do.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。 実施の形態1.図1は本発明に係る実施の形態1の電源
装置を有する情報処理装置の構成を示すブロック図であ
る。図示例の情報処理装置には、例えばパーソナルコン
ピュータ、サーバが挙げられる。図1において、図6と
同一符号は同一又は相当部分を示し、1は情報処理装置
の本体装置、2は本体装置1内に配置されたマザーボー
ド、3はマザーボード2上に配置された本体装置1のC
PU、4はマザーボード2上に配置され、かつCPU3
と接続された本体装置1の送受信機能を有するシリアル
ポート、5は本体装置1内に配置された電源装置、6は
電源装置5内に配置された自動運転回路部である。
Embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 FIG. FIG. 1 is a block diagram showing a configuration of an information processing apparatus having a power supply device according to Embodiment 1 of the present invention. The information processing apparatus in the illustrated example includes, for example, a personal computer and a server. 1, the same reference numerals as those in FIG. 6 denote the same or corresponding parts, 1 denotes a main unit of the information processing apparatus, 2 denotes a motherboard disposed in the main unit 1, and 3 denotes a main unit 1 disposed on the motherboard 2. C
PU, 4 are arranged on motherboard 2 and CPU 3
A serial port 5 having a transmitting / receiving function of the main unit 1 connected to the main unit 1, a power supply unit 5 disposed in the main unit 1, and an automatic operation circuit unit 6 disposed in the power supply unit 5.

【0017】7は電源装置5内に配置された自動運転回
路部6を構成するマイクロプロセッサ、8は電源装置5
内に配置された自動運転回路部6を構成する時計、9は
電源装置5内に配置された制御電源部、10は電源装置
5内に配置された切断可能電源部、11は電源装置5内
に配置された切断可能電源部10のON/OFF制御回
路部、12は電源装置5内に配置された自動運転回路部
6を構成するメモリ、13は自動運転回路部6に配置さ
れ、かつマイクロプロセッサ7と接続された電源装置5
の送受信機能を有するシリアルポート、14は本体装置
1のシリアルポート4と電源装置5のシリアルポート1
3に接続された外部シリアルケーブルである。
Reference numeral 7 denotes a microprocessor constituting the automatic operation circuit section 6 disposed in the power supply device 5;
A clock constituting the automatic operation circuit unit 6 disposed therein, 9 is a control power supply unit disposed in the power supply device 5, 10 is a disconnectable power supply unit disposed in the power supply device 5, and 11 is a power supply unit in the power supply device 5. , An ON / OFF control circuit section of the disconnectable power supply section 10, a memory 12 constituting the automatic operation circuit section 6 disposed in the power supply device 5, a memory section 13 disposed in the automatic operation circuit section 6, Power supply 5 connected to processor 7
A serial port 4 of the main unit 1 and a serial port 1 of the power supply 5
3 is an external serial cable.

【0018】図2は図1に示す情報処理装置の構成を示
す外観図である。図2において、図1と同一符号は同一
又は相当部分を示し、15は本体装置1のAC電源ケー
ブルである。図3は図1,2に示す情報処理装置におけ
る電源装置5とOS間の動作フローを示すフローチャー
トである。以下に、電源装置とOS間の動作フローを図
1〜3を用いて説明する。本体装置1内に配置された電
源装置5は、ステップS1にて本体装置1のAC電源が
接続されると稼動を開始し、電源装置5内部の制御電源
部9が動作を開始する。電源装置5内に配置された自動
運転回路部6は、電源装置5の制御電源部9により、電
源が供給されて稼動を開始する。なお、この状態では、
まだ本体装置1のマザーボード2には電源が供給されて
いないので、マザーボード2は稼動していない。
FIG. 2 is an external view showing the configuration of the information processing apparatus shown in FIG. 2, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and reference numeral 15 denotes an AC power cable of the main unit 1. FIG. 3 is a flowchart showing an operation flow between the power supply device 5 and the OS in the information processing apparatus shown in FIGS. Hereinafter, an operation flow between the power supply device and the OS will be described with reference to FIGS. The power supply device 5 arranged in the main device 1 starts operating when the AC power supply of the main device 1 is connected in step S1, and the control power supply unit 9 inside the power supply device 5 starts operating. The automatic operation circuit unit 6 arranged in the power supply device 5 is supplied with power by the control power supply unit 9 of the power supply device 5 and starts operating. In this state,
Since power is not supplied to the motherboard 2 of the main unit 1 yet, the motherboard 2 is not operating.

【0019】電源装置5内に配置された自動運転回路部
6には、内部にマイクロプロセッサ7と現在時刻を計時
する時計8と予め設定された電源投入時刻が記憶されて
いるメモリ12が内蔵されている。このようにメモリ1
2には、予め設定された電源投入時刻が記憶されてお
り、マイクロプロセッサ7は、常に時計8で計時される
現在時刻と、メモリ12に予め設定されている電源投入
時刻とを比較している。
The automatic operation circuit unit 6 disposed in the power supply unit 5 has a built-in microprocessor 7, a clock 8 for measuring the current time, and a memory 12 in which a preset power-on time is stored. ing. Thus, memory 1
2 stores a preset power-on time, and the microprocessor 7 always compares the current time measured by the clock 8 with the power-on time preset in the memory 12. .

【0020】自動運転回路部6のマイクロプロセッサ7
は、時計8から転送される現在時刻がメモリ12から読
み出した設定されている電源投入時刻になると(ステッ
プS2)、電源装置5の制御回路部11に電源ON信号
を送信する。電源装置5の制御回路部11は、マイクロ
プロセッサ7から送信される電源ON信号を受信する
と、+5V、+12Vなどの切断可能電源部10をON
して、動作を開始させる(ステップS3)。これによ
り、本体装置1のマザーボード2は、電源装置5の切断
可能電源部10により電源が給電されるようになるた
め、マザーボード2上のCPU3は、動作を開始し、O
Sの稼動が開始される(ステップS4)。
Microprocessor 7 of automatic operation circuit section 6
When the current time transferred from the clock 8 reaches the set power-on time read from the memory 12 (step S2), the power-on signal is transmitted to the control circuit unit 11 of the power supply device 5. When receiving the power ON signal transmitted from the microprocessor 7, the control circuit unit 11 of the power supply device 5 turns on the disconnectable power supply unit 10 such as + 5V or + 12V.
Then, the operation is started (step S3). As a result, the motherboard 2 of the main device 1 is supplied with power by the disconnectable power supply unit 10 of the power supply device 5, so that the CPU 3 on the motherboard 2 starts operating and
The operation of S is started (step S4).

【0021】メモリ12には、予め電源切断時刻が記憶
されており、本体装置1の電源ON中は、電源装置5内
の自動運転回路部6を構成するマイクロプロセッサ7
は、常に時計8で計時される現在時刻と、メモリ12中
に予め設定されている電源切断時刻とを比較している。
マイクロプロセッサ7は、時計8から転送される現在時
刻がメモリ12から読み出した予め設定されている電源
切断時刻になると(ステップS5)、電源装置5のシリ
アルポート13に本体装置1のOSに対するシャットダ
ウン要求を送信する。
The memory 12 stores a power-off time in advance, and the microprocessor 7 constituting the automatic operation circuit unit 6 in the power supply 5 while the main unit 1 is powered on.
Is comparing the current time always measured by the clock 8 with the power-off time set in the memory 12 in advance.
When the current time transferred from the clock 8 becomes the preset power-off time read from the memory 12 (step S5), the microprocessor 7 requests the serial port 13 of the power supply 5 to shut down the OS of the main unit 1. Send

【0022】電源装置5のシリアルポート13は、マイ
クロプロセッサ7から転送されるOSのシャットダウン
要求を受信すると、外部シリアルケーブル14を介して
本体装置1のシリアルポート4にOSのシャットダウン
要求を送信する。本体装置1のシリアルポート4は、電
源装置5のシリアルポート13から転送されるOSのシ
ャットダウン要求を受信すると、本体装置1のCPU3
を通してOSにOSのシャットダウン要求を送信する
(ステップS6)。
When receiving the OS shutdown request transferred from the microprocessor 7, the serial port 13 of the power supply 5 transmits an OS shutdown request to the serial port 4 of the main unit 1 via the external serial cable 14. When the serial port 4 of the main unit 1 receives the OS shutdown request transferred from the serial port 13 of the power supply 5, the CPU 3 of the main unit 1
A request for shutting down the OS is transmitted to the OS through (step S6).

【0023】本体装置1のOSは、OSのシャットダウ
ン要求を受信すると(ステップS7)、OSのシャット
ダウン処理を開始する(ステップS8)。本体装置1の
OSは、OSのシャットダウン処理が完了すると(ステ
ップS9)、ステップS10にて本体装置1のシリアル
ポート4にシャットダウン処理終了のコマンドを送信す
る。本体装置1のシリアルポート4は、OSから送信さ
れるシャットダウン処理終了のコマンドを受信すると、
外部シリアルケーブル14を介して電源装置5のシリア
ルポート13にシャットダウン処理終了のコマンドを送
信する。
Upon receiving the OS shutdown request (step S7), the OS of the main unit 1 starts OS shutdown processing (step S8). When the OS shutdown process is completed (step S9), the OS of the main device 1 transmits a shutdown process end command to the serial port 4 of the main device 1 in step S10. When the serial port 4 of the main unit 1 receives the shutdown processing end command transmitted from the OS,
A command for ending the shutdown process is transmitted to the serial port 13 of the power supply device 5 via the external serial cable 14.

【0024】電源装置5のシリアルポート13は、シャ
ットダウン処理終了のコマンドを受信すると(ステップ
S11)、そのシャットダウン処理終了のコマンドをマ
イクロプロセッサ7に送信する。電源装置5のマイクロ
プロセッサ7は、シャットダウン処理終了のコマンドを
受信すると(ステップS11)、OSのシャットダウン
が完了し、+5V、+12Vなどの切断可能電源部10
をOFFしても問題ないことを認識する。
When the serial port 13 of the power supply 5 receives the shutdown processing end command (step S11), it transmits the shutdown processing end command to the microprocessor 7. When the microprocessor 7 of the power supply device 5 receives the shutdown processing end command (step S11), the shutdown of the OS is completed, and the disconnectable power supply unit 10 of + 5V, + 12V, etc.
OFF is not a problem.

【0025】電源装置5のマイクロプロセッサ7は、電
源装置5の制御回路部11に電源OFF信号を送信す
る。電源装置5の制御回路部11は、マイクロプロセッ
サ7から送信される電源OFF信号を受信すると、マザ
ーボード2などに給電する、+5V、+12Vなどの切
断可能電源部10をOFFする(ステップS12)。こ
れにより、本体装置1のマザーボード2は、電源装置5
の切断可能電源部10により電源供給が絶たれるため、
マザーボード2上のCPU3は、動作を停止する。
The microprocessor 7 of the power supply 5 sends a power OFF signal to the control circuit 11 of the power supply 5. When receiving the power-off signal transmitted from the microprocessor 7, the control circuit unit 11 of the power supply device 5 turns off the + 5V, + 12V or other disconnectable power supply unit 10 that supplies power to the motherboard 2 and the like (step S12). Thereby, the motherboard 2 of the main unit 1 is connected to the power supply 5
Since the power supply is cut off by the disconnectable power supply unit 10,
The CPU 3 on the motherboard 2 stops operating.

【0026】本体装置1の電源がOFFされると、電源
装置5のマイクロプロセッサ7は、時計8から転送され
る現在時刻とメモリ12中の予め設定されている電源投
入時刻の比較を再び開始し(ステップS2)、前述した
処理を繰り返す。電源ON/OFFを行なう時刻や日時
の設定は、本体装置1のOS上からOSの画面と本体装
置1のキーボードなどの入力装置を用いて実施する。本
体装置1のOS上の画面や入力装置から設定した結果
は、OSからマザーボード2上のシリアルポート4から
送信され、外部シリアルケーブル14を経由して、電源
装置5のシリアルポート13で受信される。電源装置5
のマイクロプロセッサ7は、この受信結果をメモリ12
に記憶させる。なお、メモリ12としては、不揮発性メ
モリ、バッテリバックアップされたメモリなどが挙げら
れ、設定の効率化を考慮すると、AC電源が切断された
場合でも電源投入/切断時刻を記憶し続けるメモリが望
ましい。なお、上記実施の形態では、OSが動作する基
板をマザーボード2と呼んでいるが、CPU3等が配置
されている基板であれば、例えばシステムボードと呼ば
れている基板でもよい。OSが動作する基板が複数枚に
分割されている場合でも、これらの基板群としてOSが
動作する機能を持っている場合は、上記実施の形態に該
当する。
When the power of the main unit 1 is turned off, the microprocessor 7 of the power supply 5 again starts comparing the current time transferred from the clock 8 with the preset power-on time in the memory 12. (Step S2), the above-described processing is repeated. The setting of the time and date and time at which the power is turned on / off is performed from the OS of the main unit 1 using an OS screen and an input device such as a keyboard of the main unit 1. The result set from the screen or input device on the OS of the main unit 1 is transmitted from the serial port 4 on the motherboard 2 from the OS, and received by the serial port 13 of the power supply 5 via the external serial cable 14. . Power supply 5
The microprocessor 7 stores this reception result in the memory 12
To memorize. The memory 12 includes a non-volatile memory, a memory backed up by a battery, and the like. When efficiency of setting is taken into consideration, it is desirable that the memory keep the power on / off time even when the AC power is turned off. In the above-described embodiment, the board on which the OS operates is called the motherboard 2. However, any board on which the CPU 3 and the like are arranged may be, for example, a board called a system board. Even when the substrate on which the OS operates is divided into a plurality of substrates, a case in which the substrate group has a function of operating the OS corresponds to the above embodiment.

【0027】このように、本実施の形態では、電源投入
時刻と電源切断時刻を予めメモリ12に記憶しておき、
マイクロプロセッサ7により、時計8で計時される現在
時刻がメモリ12から読み出した電源投入時刻に達した
と判断した場合、電源ON信号を制御回路部11へ送信
し、マイクロプロセッサ7から送信される電源ON信号
を制御回路部11で受信すると、制御回路部11によっ
て切断可能電源部10を制御して本体装置1のOSが動
作する基板に電源を給電し、また、マイクロプロセッサ
7により、時計8で計時される現在時刻がメモリ12か
ら読み出した電源切断時刻に達したと判断した場合、本
体装置1のOSのシャットダウン要求を電源装置5のシ
リアルポート13、外部シリアルケーブル14及び本体
装置1のシリアルポート4を介して本体装置1のOSへ
送信し、本体装置1のシリアルポート4、外部シリアル
ケーブル14及び電源装置5のシリアルポート13を介
して本体装置1のOSから送信されるシャットダウン処
理終了コマンドをマイクロプロセッサ7で受信すると、
マイクロプロセッサ7により電源OFF信号を制御回路
部11へ送信し、マイクロプロセッサ7から送信される
電源OFF信号を制御回路部11で受信すると、制御回
路部11によって切断可能電源部10を制御して本体装
置1のOSへの給電を停止させるように構成したため、
サーバ管理装置という特殊なI/Oボードを設けること
なく、電源装置5や本体装置1のマザーボード2に数々
の専用の特殊な通信ハードを設けることなく、通常のパ
ーソナルコンピュータに適用させても自動電源ON/O
FFを容易に実施することができる。従来は、マイクロ
プロセッサ7、時計8及びメモリ12をサーバ管理装置
に組み込んでいたため、通信に必要な数々の専用のハー
ドが必要だったが、本実施の形態では、電源装置5内に
組み込むことにより、構成を簡略化することができる。
また、本実施の形態では、電源ON/OFF信号のルー
トを電源装置5内部に閉じ込めることにより、自由度を
上げることができ、電源を介してサーバ管理装置を立ち
上げないで済ませることができる。
As described above, in the present embodiment, the power-on time and the power-off time are stored in the memory 12 in advance,
When the microprocessor 7 determines that the current time measured by the clock 8 has reached the power-on time read from the memory 12, the microprocessor 7 transmits a power-on signal to the control circuit unit 11, and the power supply transmitted from the microprocessor 7 is transmitted. When the control circuit unit 11 receives the ON signal, the control circuit unit 11 controls the disconnectable power supply unit 10 to supply power to the substrate on which the OS of the main unit 1 operates, and the microprocessor 7 controls the clock 8. If it is determined that the clocked current time has reached the power-off time read from the memory 12, the shutdown request of the OS of the main unit 1 is sent to the serial port 13 of the power supply 5, the external serial cable 14, and the serial port of the main unit 1. 4 to the OS of the main unit 1, the serial port 4, the external serial cable 14, Upon receiving the shutdown processing end command transmitted via the serial port 13 of the source device 5 from the OS of the main unit 1 with the microprocessor 7,
When the microprocessor 7 transmits a power-off signal to the control circuit unit 11 and receives the power-off signal transmitted from the microprocessor 7 by the control circuit unit 11, the control circuit unit 11 controls the disconnectable power unit 10 to control the main unit. Since the power supply to the OS of the device 1 is configured to be stopped,
Even if it is applied to an ordinary personal computer without providing a special I / O board called a server management device, and without providing a number of special communication hardware on the power supply device 5 and the motherboard 2 of the main device 1, an automatic power supply is possible. ON / O
FF can be easily implemented. Conventionally, since the microprocessor 7, the clock 8, and the memory 12 were incorporated in the server management device, a number of dedicated hardware necessary for communication were required. In the present embodiment, however, the microprocessor 7 is incorporated in the power supply device 5. Thereby, the configuration can be simplified.
Further, in the present embodiment, by confining the route of the power ON / OFF signal in the power supply device 5, the degree of freedom can be increased, and the server management device does not have to be started via the power supply.

【0028】実施の形態2.図4は本発明に係る実施の
形態2の電源装置を有する情報処理装置の構成を示すブ
ロック図である。図示例の情報処理装置には、例えばパ
ーソナルコンピュータ、サーバが挙げられる。上記実施
の形態1では、マザーボード2と電源装置5との間の通
信手段として、使い勝手が容易なシリアルポートを用い
た場合を説明したが、本実施の形態では、マザーボード
2と電源装置5との間の通信手段として、プリンタ用に
良く使用されるパラレルポートを用いた場合を説明す
る。図4において、図1と同一符号は同一又は相当部分
を示し、16はマザーボード2上に配置され、かつCP
U3と接続された本体装置1の送受信機能を有するパラ
レルポート、17は自動運転回路部6に配置され、かつ
マイクロプロセッサ7と接続された電源装置5の送受信
機能を有するパラレルポート、18は本体装置1のパラ
レルポート16と電源装置5のパラレルポート17に接
続された外部パラレルケーブルである。
Embodiment 2 FIG. 4 is a block diagram showing a configuration of an information processing apparatus having a power supply device according to Embodiment 2 of the present invention. The information processing apparatus in the illustrated example includes, for example, a personal computer and a server. In the first embodiment, the case where the easy-to-use serial port is used as the communication means between the motherboard 2 and the power supply 5 has been described. In the present embodiment, the communication between the motherboard 2 and the power supply 5 is performed. A case where a parallel port often used for a printer is used as a communication means between them will be described. In FIG. 4, the same reference numerals as those in FIG. 1 denote the same or corresponding parts, and reference numeral 16 denotes
A parallel port 17 having a transmission / reception function of the main unit 1 connected to U3, a parallel port 17 arranged in the automatic operation circuit unit 6 and having a transmission / reception function of the power supply 5 connected to the microprocessor 7, and 18 a main unit 1 is an external parallel cable connected to the parallel port 16 of the power supply device 5.

【0029】ここで、図4に示す情報処理装置における
電源装置5とOS間の動作フローを説明する。本実施の
形態の動作フローは、図3に示す実施の形態1と同様で
あるので、図3のフローチャートを用いて説明する。本
体装置1内に配置された電源装置5は、ステップS1に
て本体装置1のAC電源が接続されると稼動を開始し、
電源装置5内部の制御電源部9が動作を開始する。電源
装置5内に配置された自動運転回路部6は、電源装置5
の制御電源部9により、電源が供給されて稼動を開始す
る。なお、この状態では、まだ本体装置1のマザーボー
ド2には電源が供給されていないので、マザーボード2
は稼動していない。
Here, an operation flow between the power supply device 5 and the OS in the information processing apparatus shown in FIG. 4 will be described. Since the operation flow of the present embodiment is the same as that of the first embodiment shown in FIG. 3, the operation will be described with reference to the flowchart of FIG. The power supply device 5 arranged in the main device 1 starts operating when AC power of the main device 1 is connected in step S1,
The control power supply unit 9 inside the power supply device 5 starts operating. The automatic operation circuit unit 6 arranged in the power supply device 5
The power is supplied by the control power supply unit 9 to start operation. In this state, since power has not been supplied to the motherboard 2 of the main unit 1 yet,
Is not running.

【0030】電源装置5内に配置された自動運転回路部
6には、内部にマイクロプロセッサ7と現在時刻を計時
する時計8と予め設定された電源投入時刻が記憶されて
いるメモリ12が内蔵されている。このようにメモリ1
2には、予め設定された電源投入時刻が記憶されてお
り、マイクロプロセッサ7は、常に時計8で計時される
現在時刻と、メモリ12に予め設定されている電源投入
時刻とを比較している。
The automatic operation circuit section 6 arranged in the power supply device 5 has a built-in microprocessor 7, a clock 8 for measuring the current time, and a memory 12 in which a preset power-on time is stored. ing. Thus, memory 1
2 stores a preset power-on time, and the microprocessor 7 always compares the current time measured by the clock 8 with the power-on time preset in the memory 12. .

【0031】自動運転回路部6のマイクロプロセッサ7
は、時計8から転送される現在時刻がメモリ12から読
み出した設定されている電源投入時刻になると(ステッ
プS2)、電源装置5の制御回路部11に電源ON信号
を送信する。電源装置5の制御回路部11は、マイクロ
プロセッサ7から送信される電源ON信号を受信する
と、+5V、+12Vなどの切断可能電源部10をON
して、動作を開始させる(ステップS3)。これによ
り、本体装置1のマザーボード2は、電源装置5の切断
可能電源部10により電源が給電されるようになるた
め、マザーボード2上のCPU3は、動作を開始し、O
Sの稼動が開始される(ステップS4)。
The microprocessor 7 of the automatic operation circuit 6
When the current time transferred from the clock 8 reaches the set power-on time read from the memory 12 (step S2), the power-on signal is transmitted to the control circuit unit 11 of the power supply device 5. When receiving the power ON signal transmitted from the microprocessor 7, the control circuit unit 11 of the power supply device 5 turns on the disconnectable power supply unit 10 such as + 5V or + 12V.
Then, the operation is started (step S3). As a result, the motherboard 2 of the main device 1 is supplied with power by the disconnectable power supply unit 10 of the power supply device 5, so that the CPU 3 on the motherboard 2 starts operating and
The operation of S is started (step S4).

【0032】メモリ12には、予め電源切断時刻が記憶
されており、本体装置1の電源ON中は、電源装置5内
の自動運転回路部6を構成するマイクロプロセッサ7
は、常に時計8で計時される現在時刻と、メモリ12中
に予め設定されている電源切断時刻とを比較している。
マイクロプロセッサ7は、時計8から転送される現在時
刻がメモリ12から読み出した予め設定されている電源
切断時刻になると(ステップS5)、電源装置5のパラ
レルポート17に本体装置1のOSに対するシャットダ
ウン要求を送信する。
The power-off time is stored in the memory 12 in advance. When the power of the main unit 1 is ON, the microprocessor 7 constituting the automatic operation circuit 6 in the power supply 5 is stored.
Is comparing the current time always measured by the clock 8 with the power-off time set in the memory 12 in advance.
When the current time transferred from the clock 8 reaches the preset power-off time read from the memory 12 (step S5), the microprocessor 7 requests the parallel port 17 of the power supply 5 to shut down the OS of the main unit 1. Send

【0033】電源装置5のパラレルポート17は、マイ
クロプロセッサ7から転送されるOSのシャットダウン
要求を受信すると、外部パラレルケーブル18を介して
本体装置1のパラレルポート16にOSのシャットダウ
ン要求を送信する。本体装置1のパラレルポート16
は、電源装置5のパラレルポート17から転送されるO
Sのシャットダウン要求を受信すると、本体装置1のC
PU3を通してOSにOSのシャットダウン要求を送信
する(ステップS6)。
Upon receiving the OS shutdown request transferred from the microprocessor 7, the parallel port 17 of the power supply 5 transmits an OS shutdown request to the parallel port 16 of the main unit 1 via the external parallel cable 18. Parallel port 16 of main unit 1
Is O transferred from the parallel port 17 of the power supply 5.
When the shutdown request of S is received,
An OS shutdown request is transmitted to the OS via the PU 3 (step S6).

【0034】本体装置1のOSは、OSのシャットダウ
ン要求を受信すると(ステップS7)、OSのシャット
ダウン処理を開始する(ステップS8)。本体装置1の
OSは、OSのシャットダウン処理が完了すると(ステ
ップS9)、ステップS10にて本体装置1のパラレル
ポート16にシャットダウン処理終了のコマンドを送信
する。本体装置1のパラレルポート16は、OSから送
信されるシャットダウン処理終了のコマンドを受信する
と、外部パラレルケーブル18を介して電源装置5のパ
ラレルポート17にシャットダウン処理終了のコマンド
を送信する。
Upon receiving the OS shutdown request (step S7), the OS of the main unit 1 starts OS shutdown processing (step S8). When the shutdown process of the OS is completed (step S9), the OS of the main device 1 transmits a command for terminating the shutdown process to the parallel port 16 of the main device 1 in step S10. When the parallel port 16 of the main unit 1 receives the shutdown processing termination command transmitted from the OS, the parallel port 16 transmits the shutdown processing termination command to the parallel port 17 of the power supply 5 via the external parallel cable 18.

【0035】電源装置5のパラレルポート17は、シャ
ットダウン処理終了のコマンドを受信すると(ステップ
S11)、そのシャットダウン処理終了のコマンドをマ
イクロプロセッサ7に送信する。電源装置5のマイクロ
プロセッサ7は、シャットダウン処理終了のコマンドを
受信すると(ステップS11)、OSのシャットダウン
が完了し、+5V、+12Vなどの切断可能電源部10
をOFFしても問題ないことを認識する。
When the parallel port 17 of the power supply 5 receives the shutdown processing end command (step S11), it sends the shutdown processing end command to the microprocessor 7. When the microprocessor 7 of the power supply device 5 receives the shutdown processing end command (step S11), the shutdown of the OS is completed, and the disconnectable power supply unit 10 of + 5V, + 12V, etc.
OFF is not a problem.

【0036】電源装置5のマイクロプロセッサ7は、電
源装置5の制御回路部11に電源OFF信号を送信す
る。電源装置5の制御回路部11は、マイクロプロセッ
サ7から送信される電源OFF信号を受信すると、マザ
ーボード2などに給電する、+5V、+12Vなどの切
断可能電源部10をOFFする(ステップS12)。こ
れにより、本体装置1のマザーボード2は、電源装置5
の切断可能電源部10により電源供給が絶たれるため、
マザーボード2上のCPU3は、動作を停止する。
The microprocessor 7 of the power supply 5 sends a power-off signal to the control circuit 11 of the power supply 5. When receiving the power-off signal transmitted from the microprocessor 7, the control circuit unit 11 of the power supply device 5 turns off the + 5V, + 12V or other disconnectable power supply unit 10 that supplies power to the motherboard 2 and the like (step S12). Thereby, the motherboard 2 of the main unit 1 is connected to the power supply 5
Since the power supply is cut off by the disconnectable power supply unit 10,
The CPU 3 on the motherboard 2 stops operating.

【0037】本体装置1の電源がOFFされると、電源
装置5のマイクロプロセッサ7は、時計8から転送され
る現在時刻とメモリ12中の予め設定されている電源投
入時刻の比較を再び開始し(ステップS2)、前述した
処理を繰り返す。電源ON/OFFを行なう時刻や日時
の設定は、本体装置1のOS上からOSの画面と本体装
置1のキーボードなどの入力装置を用いて実施する。本
体装置1のOS上の画面や入力装置から設定した結果
は、OSからマザーボード2上のパラレルポート16か
ら送信され、外部パラレルケーブル18を経由して、電
源装置5のパラレルポート17で受信される。電源装置
5のマイクロプロセッサ7は、この受信結果をメモリ1
2に記憶させる。なお、メモリ12としては、不揮発性
メモリ、バッテリバックアップされたメモリなどが挙げ
られ、設定の効率化を考慮すると、AC電源が切断され
た場合でも電源投入/切断時刻を記憶し続けるメモリが
望ましい。なお、上記実施の形態では、OSが動作する
基板をマザーボード2と呼んでいるが、CPU3等が配
置されている基板であれば、例えばシステムボードと呼
ばれている基板でもよい。OSが動作する基板が複数枚
に分割されている場合でも、これらの基板群としてOS
が動作する機能を持っている場合は、上記実施の形態に
該当する。
When the power of the main unit 1 is turned off, the microprocessor 7 of the power supply unit 5 starts again comparing the current time transferred from the clock 8 with the preset power-on time in the memory 12. (Step S2), the above-described processing is repeated. The setting of the time and date and time at which the power is turned on / off is performed from the OS of the main unit 1 using an OS screen and an input device such as a keyboard of the main unit 1. The result set from the screen on the OS of the main unit 1 or the input device is transmitted from the OS to the parallel port 16 on the motherboard 2 and received by the parallel port 17 of the power supply 5 via the external parallel cable 18. . The microprocessor 7 of the power supply 5 stores the reception result in the memory 1
Store it in 2. The memory 12 includes a non-volatile memory, a memory backed up by a battery, and the like. When efficiency of setting is taken into consideration, it is desirable that the memory keep the power on / off time even when the AC power is turned off. In the above-described embodiment, the board on which the OS operates is called the motherboard 2. However, any board on which the CPU 3 and the like are arranged may be, for example, a board called a system board. Even if the substrate on which the OS operates is divided into a plurality of substrates, the OS
Has the function to operate, it corresponds to the above embodiment.

【0038】このように、本実施の形態では、電源投入
時刻と電源切断時刻を予めメモリ12に記憶しておき、
マイクロプロセッサ7により、時計8で計時される現在
時刻がメモリ12から読み出した電源投入時刻に達した
と判断した場合、電源ON信号を制御回路部11へ送信
し、マイクロプロセッサ7から送信される電源ON信号
を制御回路部11で受信すると、制御回路部11によっ
て切断可能電源部10を制御して本体装置1のOSが動
作する基板に電源を給電し、また、マイクロプロセッサ
7により、時計8で計時される現在時刻がメモリ12か
ら読み出した電源切断時刻に達したと判断した場合、本
体装置1のOSのシャットダウン要求を電源装置5のパ
ラレルポート17、外部パラレルケーブル18及び本体
装置1のパラレルポート16を介して本体装置1のOS
へ送信し、本体装置1のパラレルポート16、外部パラ
レルケーブル18及び電源装置5のパラレルポート17
を介して本体装置1のOSから送信されるシャットダウ
ン処理終了コマンドをマイクロプロセッサ7で受信する
と、マイクロプロセッサ7により電源OFF信号を制御
回路部11へ送信し、マイクロプロセッサ7から送信さ
れる電源OFF信号を制御回路部11で受信すると、制
御回路部11によって切断可能電源部10を制御して本
体装置1のOSへの給電を停止させるように構成したた
め、サーバ管理装置という特殊なI/Oボードを設ける
ことなく、電源装置5や本体装置1のマザーボード2に
数々の専用の特殊な通信ハードを設けることなく、通常
のパーソナルコンピュータに適用させても自動電源ON
/OFFを容易に実施することができる。従来は、マイ
クロプロセッサ7、時計8及びメモリ12をサーバ管理
装置に組み込んでいたため、通信に必要な数々の専用の
ハードが必要だったが、本実施の形態では、電源装置5
内に組み込むことにより、構成を簡略化することができ
る。また、本実施の形態では、電源ON/OFF信号の
ルートを電源装置5内部に閉じ込めることにより、自由
度を上げることができ、電源を介してサーバ管理装置を
立ち上げないで済ませることができる。
As described above, in this embodiment, the power-on time and the power-off time are stored in the memory 12 in advance.
When the microprocessor 7 determines that the current time measured by the clock 8 has reached the power-on time read from the memory 12, the microprocessor 7 transmits a power-on signal to the control circuit unit 11, and the power supply transmitted from the microprocessor 7 is transmitted. When the control circuit 11 receives the ON signal, the control circuit 11 controls the disconnectable power supply 10 to supply power to the board on which the OS of the main unit 1 operates, and the microprocessor 7 controls the clock 8. If it is determined that the clocked current time has reached the power-off time read from the memory 12, the shutdown request of the OS of the main unit 1 is sent to the parallel port 17 of the power supply 5, the external parallel cable 18, and the parallel port of the main unit 1. OS of the main unit 1 via the OS 16
To the main unit 1, the external parallel cable 18, and the parallel port 17 of the power supply 5.
When the microprocessor 7 receives a shutdown processing end command transmitted from the OS of the main unit 1 via the microprocessor 7, the microprocessor 7 transmits a power OFF signal to the control circuit unit 11, and the power OFF signal transmitted from the microprocessor 7 Is received by the control circuit unit 11, the control circuit unit 11 controls the disconnectable power supply unit 10 to stop the power supply to the OS of the main unit 1, so that a special I / O board called a server management device is used. Automatic power-on even if it is applied to a normal personal computer without providing any special dedicated communication hardware on the power supply device 5 or the motherboard 2 of the main device 1 without providing it.
/ OFF can be easily implemented. Conventionally, the microprocessor 7, the clock 8, and the memory 12 were incorporated in the server management device, so that a number of dedicated hardware necessary for communication was required.
By incorporating it inside, the configuration can be simplified. Further, in the present embodiment, the degree of freedom can be increased by confining the route of the power ON / OFF signal inside the power supply device 5, so that it is not necessary to start the server management device via the power supply.

【0039】実施の形態3.図5は本発明に係る実施の
形態3の電源装置を有する情報処理装置の構成を示すブ
ロック図である。図示例の情報処理装置には、例えばパ
ーソナルコンピュータ、サーバが挙げられる。本実施の
形態では、OSからのシャットダウン完了報告、即ち電
源出力OFF指示を受信する手段として、ATX規格の
電源ON/OFF信号線を用いた場合を説明する。図5
において、図1と同一符号は同一又は相当部分を示し、
19はATX規格の電源ON/OFF信号である。
Embodiment 3 FIG. 5 is a block diagram showing a configuration of an information processing apparatus having a power supply device according to Embodiment 3 of the present invention. The information processing apparatus in the illustrated example includes, for example, a personal computer and a server. In the present embodiment, a case will be described in which an ATX standard power ON / OFF signal line is used as a means for receiving a shutdown completion report from the OS, that is, a power output OFF instruction. FIG.
In FIG. 1, the same reference numerals as those in FIG.
Reference numeral 19 denotes an ATX standard power ON / OFF signal.

【0040】ここで、図5に示す情報処理装置における
電源装置5とOS間の動作フローを説明する。本実施の
形態の動作フローは、図3に示す実施の形態1と同様で
あるので、図3のフローチャートを用いて説明する。本
体装置1内に配置された電源装置5は、ステップS1に
て本体装置1のAC電源が接続されると稼動を開始し、
電源装置5内部の制御電源部9が動作を開始する。電源
装置5内に配置された自動運転回路部6は、電源装置5
の制御電源部9により、電源が供給されて稼動を開始す
る。なお、この状態では、まだ本体装置1のマザーボー
ド2には電源が供給されていないので、マザーボード2
は稼動していない。
Here, an operation flow between the power supply device 5 and the OS in the information processing apparatus shown in FIG. 5 will be described. Since the operation flow of the present embodiment is the same as that of the first embodiment shown in FIG. 3, the operation will be described with reference to the flowchart of FIG. The power supply device 5 arranged in the main device 1 starts operating when AC power of the main device 1 is connected in step S1,
The control power supply unit 9 inside the power supply device 5 starts operating. The automatic operation circuit unit 6 arranged in the power supply device 5
The power is supplied by the control power supply unit 9 to start operation. In this state, since power has not been supplied to the motherboard 2 of the main unit 1 yet,
Is not running.

【0041】電源装置5内に配置された自動運転回路部
6には、内部にマイクロプロセッサ7と現在時刻を計時
する時計8と予め設定された電源投入時刻が記憶されて
いるメモリ12が内蔵されている。このようにメモリ1
2には、予め設定された電源投入時刻が記憶されてお
り、マイクロプロセッサ7は、常に時計8で計時される
現在時刻と、メモリ12に予め設定されている電源投入
時刻とを比較している。
The automatic operation circuit section 6 arranged in the power supply device 5 has a built-in microprocessor 7, a clock 8 for measuring the current time, and a memory 12 in which a preset power-on time is stored. ing. Thus, memory 1
2 stores a preset power-on time, and the microprocessor 7 always compares the current time measured by the clock 8 with the power-on time preset in the memory 12. .

【0042】自動運転回路部6のマイクロプロセッサ7
は、時計8から転送される現在時刻がメモリ12から読
み出した設定されている電源投入時刻になると(ステッ
プS2)、電源装置5の制御回路部11に電源ON信号
を送信する。電源装置5の制御回路部11は、マイクロ
プロセッサ7から送信される電源ON信号を受信する
と、+5V、+12Vなどの切断可能電源部10をON
して、動作を開始させる(ステップS3)。これによ
り、本体装置1のマザーボード2は、電源装置5の切断
可能電源部10により電源が給電されるようになるた
め、マザーボード2上のCPU3は、動作を開始し、O
Sの稼動が開始される(ステップS4)。
The microprocessor 7 of the automatic operation circuit 6
When the current time transferred from the clock 8 reaches the set power-on time read from the memory 12 (step S2), the power-on signal is transmitted to the control circuit unit 11 of the power supply device 5. When receiving the power ON signal transmitted from the microprocessor 7, the control circuit unit 11 of the power supply device 5 turns on the disconnectable power supply unit 10 such as + 5V or + 12V.
Then, the operation is started (step S3). As a result, the motherboard 2 of the main device 1 is supplied with power by the disconnectable power supply unit 10 of the power supply device 5, so that the CPU 3 on the motherboard 2 starts operating and
The operation of S is started (step S4).

【0043】メモリ12には、予め電源切断時刻が記憶
されており、本体装置1の電源ON中は、電源装置5内
の自動運転回路部6を構成するマイクロプロセッサ7
は、常に時計8で計時される現在時刻と、メモリ12中
に予め設定されている電源切断時刻とを比較している。
マイクロプロセッサ7は、時計8から転送される現在時
刻がメモリ12から読み出した予め設定されている電源
切断時刻になると(ステップS5)、電源装置5のシリ
アルポート13に本体装置1のOSに対するシャットダ
ウン要求を送信する。
The power-off time is stored in the memory 12 in advance. When the power of the main unit 1 is ON, the microprocessor 7 constituting the automatic operation circuit unit 6 in the power supply 5 is stored.
Is comparing the current time always measured by the clock 8 with the power-off time set in the memory 12 in advance.
When the current time transferred from the clock 8 becomes the preset power-off time read from the memory 12 (step S5), the microprocessor 7 requests the serial port 13 of the power supply 5 to shut down the OS of the main unit 1. Send

【0044】電源装置5のシリアルポート13は、マイ
クロプロセッサ7から転送されるOSのシャットダウン
要求を受信すると、外部シリアルケーブル14を介して
本体装置1のシリアルポート4にOSのシャットダウン
要求を送信する。本体装置1のシリアルポート4は、電
源装置5のシリアルポート13から転送されるOSのシ
ャットダウン要求を受信すると、本体装置1のCPU3
を通してOSにOSのシャットダウン要求を送信する
(ステップS6)。
Upon receiving the OS shutdown request transferred from the microprocessor 7, the serial port 13 of the power supply 5 transmits an OS shutdown request to the serial port 4 of the main unit 1 via the external serial cable 14. When the serial port 4 of the main unit 1 receives the OS shutdown request transferred from the serial port 13 of the power supply 5, the CPU 3 of the main unit 1
A request for shutting down the OS is transmitted to the OS through (step S6).

【0045】本体装置1のOSは、OSのシャットダウ
ン要求を受信すると(ステップS7)、OSのシャット
ダウン処理を開始する(ステップS8)。本体装置1の
OSは、OSのシャットダウン処理が完了すると(ステ
ップS9)、ステップS10にて、マザーボード2と電
源装置5間のATX規格の電源ON/OFF信号19を
制御して、電源装置5のマイクロプロセッサ7へATX
規格の電源OFF信号19を送信する。
Upon receiving the OS shutdown request (step S7), the OS of the main unit 1 starts OS shutdown processing (step S8). When the OS shutdown processing is completed (step S9), the OS of the main unit 1 controls the power ON / OFF signal 19 of the ATX standard between the motherboard 2 and the power supply 5 in step S10, and ATX to microprocessor 7
A standard power-off signal 19 is transmitted.

【0046】電源装置5のマイクロプロセッサ7は、O
Sから送信される電源OFF信号19を受信すると(ス
テップS11)、電源装置5の制御回路部11に給電停
止用の電源OFF信号を送信する。電源装置5の制御回
路部11は、マイクロプロセッサ7から送信される給電
停止用の電源OFF信号を受信すると、マザーボード2
などに給電する、+5V、+12Vなどの切断可能電源
部10をOFFする(ステップS12)。これにより、
本体装置1のマザーボード2は、電源装置5の切断可能
電源部10により電源供給が絶たれるため、マザーボー
ド2上のCPU3は、動作を停止する。
The microprocessor 7 of the power supply 5
When the power supply OFF signal 19 transmitted from S is received (step S11), a power supply OFF signal for stopping power supply is transmitted to the control circuit unit 11 of the power supply device 5. The control circuit unit 11 of the power supply device 5 receives the power-off signal for stopping power supply transmitted from the microprocessor 7 and
Then, the power supply 10 for cutting, such as + 5V and + 12V, is turned off (step S12). This allows
Since the power supply to the motherboard 2 of the main body device 1 is cut off by the disconnectable power supply unit 10 of the power supply device 5, the CPU 3 on the motherboard 2 stops operating.

【0047】本体装置1の電源がOFFされると、電源
装置5のマイクロプロセッサ7は、時計8から転送され
る現在時刻とメモリ12中の予め設定されている電源投
入時刻の比較を再び開始し(ステップS2)、前述した
処理を繰り返す。電源ON/OFFを行なう時刻や日時
の設定は、本体装置1のOS上からOSの画面と本体装
置1のキーボードなどの入力装置を用いて実施する。本
体装置1のOS上の画面や入力装置から設定した結果
は、OSからマザーボード2上のシリアルポート4から
送信され、外部シリアルケーブル14を経由して、電源
装置5のシリアルポート13で受信される。電源装置5
のマイクロプロセッサ7は、この受信結果をメモリ12
に記憶させる。なお、メモリ12としては、不揮発性メ
モリ、バッテリバックアップされたメモリなどが挙げら
れ、設定の効率化を考慮すると、AC電源が切断された
場合でも電源投入/切断時刻を記憶し続けるメモリが望
ましい。なお、上記実施の形態では、OSが動作する基
板をマザーボード2と呼んでいるが、CPU3等が配置
されている基板であれば、例えばシステムボードと呼ば
れている基板でもよい。OSが動作する基板が複数枚に
分割されている場合でも、これらの基板群としてOSが
動作する機能を持っている場合は、上記実施の形態に該
当する。
When the power supply of the main unit 1 is turned off, the microprocessor 7 of the power supply unit 5 starts comparing the current time transferred from the clock 8 with the preset power-on time in the memory 12 again. (Step S2), the above-described processing is repeated. The setting of the time and date and time at which the power is turned on / off is performed from the OS of the main unit 1 using an OS screen and an input device such as a keyboard of the main unit 1. The result set from the screen or input device on the OS of the main unit 1 is transmitted from the serial port 4 on the motherboard 2 from the OS, and received by the serial port 13 of the power supply 5 via the external serial cable 14. . Power supply 5
The microprocessor 7 stores this reception result in the memory 12
To memorize. The memory 12 includes a non-volatile memory, a memory backed up by a battery, and the like. When efficiency of setting is taken into consideration, it is desirable that the memory keep the power on / off time even when the AC power is turned off. In the above-described embodiment, the board on which the OS operates is called the motherboard 2. However, any board on which the CPU 3 and the like are arranged may be, for example, a board called a system board. Even when the substrate on which the OS operates is divided into a plurality of substrates, a case in which the substrate group has a function of operating the OS corresponds to the above embodiment.

【0048】このように、本実施の形態では、電源投入
時刻と電源切断時刻を予めメモリ12に記憶しておき、
マイクロプロセッサ7により、時計8で計時される現在
時刻がメモリ12から読み出した電源投入時刻に達した
と判断した場合、電源ON信号を制御回路部11へ送信
し、マイクロプロセッサ7から送信される電源ON信号
を制御回路部11で受信すると、制御回路部11によっ
て切断可能電源部9を制御して本体装置1のOSが動作
する基板に電源を給電し、また、マイクロプロセッサ7
により、時計8で計時される現在時刻がメモリ12から
読み出した電源切断時刻に達したと判断した場合、本体
装置1のOSのシャットダウン要求を電源装置5のシリ
アルポート13、外部シリアルケーブル14及び本体装
置1のシリアルポート4を介して本体装置1のOSへ送
信し、ATX規格の信号線を介して本体装置1のOSか
ら送信される送信されるATX規格の電源OFF信号1
9を受信すると、マイクロプロセッサ7により給電停止
用の電源OFF信号を制御回路部11へ送信し、マイク
ロプロセッサ7から送信される給電停止用の電源OFF
信号を制御回路部11で受信すると、制御回路部11に
よって切断可能電源部9を制御して本体装置1のOSへ
の給電を停止させるように構成したため、サーバ管理装
置という特殊なI/Oボードを設けることなく、電源装
置5や本体装置1のマザーボード2に数々の専用の特殊
な通信ハードを設けることなく、通常のパーソナルコン
ピュータに適用させても自動電源ON/OFFを容易に
実施することができる。従来は、マイクロプロセッサ
7、時計8及びメモリ12をサーバ管理装置に組み込ん
でいたため、通信に必要な数々の専用のハードが必要だ
ったが、本実施の形態では、電源装置5内に組み込むこ
とにより、構成を簡略化することができる。また、本実
施の形態では、電源ON/OFF信号のルートを電源装
置5内部に閉じ込めることにより、自由度を上げること
ができ、電源を介してサーバ管理装置を立ち上げないで
済ませることができる。また、本実施の形態では、本体
装置1のOSから送信される電源OFF信号19を電源
装置5のマイクロプロセッサ7側で直接受信するように
構成したため、実施の形態1、2のシャットダウン終了
コマンドを受信して判断する場合よりも、通信用プログ
ラムを軽減することができる。
As described above, in this embodiment, the power-on time and the power-off time are stored in the memory 12 in advance,
When the microprocessor 7 determines that the current time measured by the clock 8 has reached the power-on time read from the memory 12, the microprocessor 7 transmits a power-on signal to the control circuit unit 11, and the power supply transmitted from the microprocessor 7 is transmitted. When the control circuit unit 11 receives the ON signal, the control circuit unit 11 controls the disconnectable power supply unit 9 to supply power to the board on which the OS of the main unit 1 operates, and the microprocessor 7
When it is determined that the current time measured by the clock 8 has reached the power-off time read from the memory 12, the shutdown request of the OS of the main unit 1 is sent to the serial port 13 of the power supply 5, the external serial cable 14 and the main unit. The ATX-standard power-off signal 1 transmitted to the OS of the main unit 1 via the serial port 4 of the device 1 and transmitted from the OS of the main unit 1 via the ATX-standard signal line
9, the microprocessor 7 transmits a power-off signal for stopping power supply to the control circuit unit 11, and the power-off signal for stopping power supply transmitted from the microprocessor 7.
When a signal is received by the control circuit unit 11, the control circuit unit 11 controls the disconnectable power supply unit 9 to stop power supply to the OS of the main unit 1, so that a special I / O board called a server management device is used. The automatic power ON / OFF can be easily implemented even when applied to a normal personal computer without providing any special special communication hardware on the power supply device 5 or the motherboard 2 of the main device 1 without providing the power supply device. it can. Conventionally, since the microprocessor 7, the clock 8, and the memory 12 were incorporated in the server management device, a number of dedicated hardware necessary for communication were required. In the present embodiment, however, the microprocessor 7 is incorporated in the power supply device 5. Thereby, the configuration can be simplified. Further, in the present embodiment, by confining the route of the power ON / OFF signal in the power supply device 5, the degree of freedom can be increased, and the server management device does not have to be started via the power supply. In the present embodiment, the power-off signal 19 transmitted from the OS of the main unit 1 is directly received by the microprocessor 7 of the power supply 5. The number of communication programs can be reduced as compared with the case of receiving and determining.

【0049】なお、上記実施の形態では、電源装置5と
本体装置1のOS間の外部ケーブルを介した通信は、シ
リアルインタフェースにより行うように構成する場合を
説明したが、実施の形態2のようにパラレルインタフェ
ースにより行うように構成してもよい。
In the above-described embodiment, a case has been described in which communication between the power supply device 5 and the OS of the main device 1 via an external cable is performed by a serial interface. May be configured to be performed by a parallel interface.

【0050】[0050]

【発明の効果】請求項1記載の発明によれば、現在時刻
を計時する現在時刻計時手段と、電源投入時刻を記憶す
る電源投入時刻記憶手段と、電源切断時刻を記憶する電
源切断時刻記憶手段と、現在時刻計時手段で計時される
現在時刻が電源投入時刻記憶手段から読み出した電源投
入時刻に達した場合、電源ON信号を送信する電源ON
信号送信手段と、電源ON信号送信手段から送信される
電源ON信号を受信したとき、本体装置のオペレーティ
ングシステムが動作する基板に電源を給電する給電手段
と、現在時刻計時手段で計時される現在時刻が電源切断
時刻記憶手段から読み出した電源切断時刻に達した場
合、本体装置のオペレーティングシステムのシャットダ
ウン要求を外部ケーブルを介して本体装置のオペレーテ
ィングシステムへ送信するシャットダウン要求送信手段
と、外部ケーブルを介して本体装置のオペレーティング
システムから送信されるシャットダウン処理終了コマン
ドを受信したとき、電源OFF信号を送信する電源OF
F信号送信手段と、電源OFF信号送信手段から送信さ
れる電源OFF信号を受信したとき、本体装置のオペレ
ーティングシステムが動作する基板への給電を停止する
給電停止手段とを有するように構成することにより、通
常のパーソナルコンピュータでも、電源装置のみをこの
専用のものに交換するだけで、自動電源ON/OFFを
容易に実施することができるとともに、オペレーティン
グシステムと通信を行うことで本体装置のオペレーティ
ングシステム側の電源切断を安全に実施することができ
るという効果がある。
According to the first aspect of the present invention, a current time measuring means for measuring the current time, a power-on time storing means for storing a power-on time, and a power-off time storing means for storing a power-off time. When the current time measured by the current time clock means reaches the power-on time read from the power-on time storage means, a power-on signal for transmitting a power-on signal is transmitted.
A signal transmission unit, a power supply unit that supplies power to a board on which an operating system of the main unit operates when a power ON signal transmitted from the power ON signal transmission unit is received, and a current time measured by the current time clock unit. When the power-off time read from the power-off time storage means has been reached, a shutdown request transmitting means for transmitting a shutdown request for the operating system of the main unit to the operating system of the main unit via an external cable, and via the external cable A power supply OF that transmits a power-off signal when a shutdown processing end command transmitted from the operating system of the main unit is received.
F signal transmission means and power supply stop means for stopping power supply to the board on which the operating system of the main unit operates when receiving the power supply off signal transmitted from the power supply off signal transmission means. Even in a normal personal computer, the power supply can be easily turned on / off simply by replacing only the power supply device with this dedicated one, and by communicating with the operating system, the operating system side of the main unit can be operated. There is an effect that the power supply can be safely turned off.

【0051】請求項2記載の発明によれば、請求項1に
記載の電源装置において、電源装置と本体装置のオペレ
ーティングシステムの通信を、シリアルインタフェース
またはパラレルインタフェースにより行うように構成す
ることにより、上記請求項1記載の発明の効果を効率よ
く得ることができる。
According to the second aspect of the present invention, in the power supply device according to the first aspect, the communication between the power supply device and the operating system of the main unit is performed by a serial interface or a parallel interface. The effect of the invention described in claim 1 can be efficiently obtained.

【0052】請求項3記載の発明によれば、現在時刻を
計時する現在時刻計時手段と、電源投入時刻を記憶する
電源投入時刻記憶手段と、電源切断時刻を記憶する電源
切断時刻記憶手段と、現在時刻計時手段で計時される現
在時刻が電源投入時刻記憶手段から読み出した電源投入
時刻に達した場合、電源ON信号を送信する電源ON信
号送信手段と、電源ON信号送信手段から送信される電
源ON信号を受信したとき、本体装置のオペレーティン
グシステムが動作する基板に電源を給電する給電手段
と、現在時刻計時手段で計時される現在時刻が電源切断
時刻記憶手段から読み出した電源切断時刻に達した場
合、本体装置のオペレーティングシステムのシャットダ
ウン要求を外部ケーブルを介して本体装置のオペレーテ
ィングシステムへ送信するシャットダウン要求送信手段
と、ATX規格の信号線を介して本体装置のオペレーテ
ィングシステムから送信されるATX規格の電源OFF
信号を受信したとき、給電停止用の電源OFF信号を送
信する電源OFF信号送信手段と、電源OFF信号送信
手段から送信される給電停止用の電源OFF信号を受信
したとき、本体装置のオペレーティングシステムが動作
する基板への給電を停止する給電停止手段とを有するよ
うに構成することにより、通常のパーソナルコンピュー
タでも、電源装置のみをこの専用のものに交換するだけ
で、自動電源ON/OFFを容易に実施することができ
るとともに、オペレーティングシステムと通信を行うこ
とで本体装置のオペレーティングシステム側の電源切断
を安全に実施することができ、しかも、シャットダウン
終了コマンドを受信して判断する場合よりも、通信用プ
ログラムを軽減することができるという効果がある。
According to the third aspect of the present invention, a current time measuring means for measuring the current time, a power-on time storing means for storing a power-on time, a power-off time storing means for storing a power-off time, A power-on signal transmitting means for transmitting a power-on signal when the current time measured by the current-time clock means reaches a power-on time read from the power-on time storage means; and a power source transmitted from the power-on signal transmitting means. When the ON signal is received, the power supply unit that supplies power to the board on which the operating system of the main unit operates and the current time measured by the current time clock unit has reached the power-off time read from the power-off time storage unit. In this case, a shutdown request for the operating system of the server is sent to the operating system of the server via an external cable. A shutdown request transmitting means that, power OFF on the ATX to be sent from the operating system of the main unit via the signal line on the ATX
When receiving the signal, the power supply OFF signal transmitting means for transmitting the power supply OFF signal for stopping the power supply, and when receiving the power supply OFF signal for power supply stop transmitted from the power supply OFF signal transmitting means, the operating system of the main unit is operated. By having the power supply stopping means for stopping the power supply to the operating board, the automatic power ON / OFF can be easily performed even in a normal personal computer simply by replacing only the power supply device with this dedicated one. In addition to communication with the operating system, it is possible to safely turn off the power of the operating system of the main unit. There is an effect that the program can be reduced.

【0053】請求項4記載の発明によれば、請求項3に
記載の電源装置において、電源装置と本体装置のオペレ
ーティングシステム間の外部ケーブルを介した通信を、
シリアルインタフェースまたはパラレルインタフェース
により行うように構成することにより、上記請求項3記
載の発明の効果を効率よく得ることができる。
According to the fourth aspect of the present invention, in the power supply according to the third aspect, communication between the power supply and the operating system of the main unit via an external cable is performed.
By configuring so as to be performed by a serial interface or a parallel interface, the effect of the invention described in claim 3 can be efficiently obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る実施の形態1の電源装置を有す
る情報処理装置の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an information processing apparatus having a power supply device according to a first embodiment of the present invention.

【図2】 図1に示す情報処理装置の構成を示す外観図
である。
FIG. 2 is an external view showing a configuration of the information processing apparatus shown in FIG.

【図3】 図1、2に示す情報処理装置における電源装
置とOS間の動作フローを示すフローチャートである。
FIG. 3 is a flowchart showing an operation flow between a power supply device and an OS in the information processing apparatus shown in FIGS.

【図4】 本発明に係る実施の形態2の情報処理装置の
構成を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration of an information processing apparatus according to a second embodiment of the present invention.

【図5】 本発明に係る実施の形態3の情報処理装置の
構成を示すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of an information processing apparatus according to a third embodiment of the present invention.

【図6】 従来の電源装置を有する情報処理装置の構成
を示すブロック図である。
FIG. 6 is a block diagram showing a configuration of an information processing device having a conventional power supply device.

【図7】 図6に示す情報処理装置の電源ON/OFF
の動作フローを示すフローチャートである。
7 is a power ON / OFF of the information processing apparatus shown in FIG. 6;
4 is a flowchart showing an operation flow of the embodiment.

【符号の説明】[Explanation of symbols]

1 本体装置、2 マザーボード、3 CPU、4,1
3 シリアルポート、5 電源装置、6 自動運転回路
部、7 マイクロプロセッサ、8 時計、9制御電源
部、10 切断可能電源部、11 ON/OFF制御回
路部、12 メモリ、14 外部シリアルケーブル、1
5 AC電源ケーブル、16,17 パラレルポート、
18 外部パラレルケーブル、19 ATX規格の電源
ON/OFF信号。
1 main unit, 2 motherboard, 3 CPU, 4, 1
3 serial port, 5 power supply, 6 automatic operation circuit, 7 microprocessor, 8 clock, 9 control power supply, 10 disconnectable power supply, 11 ON / OFF control circuit, 12 memory, 14 external serial cable, 1
5 AC power cable, 16, 17 parallel port,
18 External parallel cable, 19 ATX standard power ON / OFF signal.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年1月21日[Submission date] January 21, 1999

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項1[Correction target item name] Claim 1

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項3[Correction target item name] Claim 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 現在時刻を計時する現在時刻計時手段
と、電源投入時刻を記憶する電源投入時刻記憶手段と、
電源切断時刻を記憶する電源切断時刻記憶手段と、現在
時刻計時手段で計時される現在時刻が電源投入時刻記憶
手段から読み出した電源投入時刻に達した場合、電源O
N信号を送信する電源ON信号送信手段と、電源ON信
号送信手段から送信される電源ON信号を受信したと
き、本体装置のオペレーティングシステムが動作する基
板に電源を給電する給電手段と、現在時刻計時手段で計
時される現在時刻が電源切断時刻記憶手段から読み出し
た電源切断時刻に達した場合、本体装置のオペレーティ
ングシステムのシャットダウン要求を外部ケーブルを介
して本体装置のオペレーティングシステムへ送信するシ
ャットダウン要求送信手段と、外部ケーブルを介して本
体装置のオペレーティングシステムから送信されるシャ
ットダウン処理終了コマンドを受信したとき、電源OF
F信号を送信する電源OFF信号送信手段と、電源OF
F信号送信手段から送信される電源OFF信号を受信し
たとき、本体装置のオペレーティングシステムが動作す
る基板への給電を停止する給電停止手段とを有すること
を特徴とする電源装置。
1. A current time measuring means for measuring a current time, a power-on time storing means for storing a power-on time,
A power-off time storage means for storing a power-off time; and a power-on state when the current time measured by the current-time clock means reaches the power-on time read from the power-on time storage means.
Power-on signal transmitting means for transmitting an N signal; power-supply means for supplying power to a board on which an operating system of the main unit operates when receiving a power-on signal transmitted from the power-on signal transmitting means; Shutdown request sending means for sending a shutdown request for the operating system of the main unit to the operating system of the main unit via an external cable when the current time measured by the means reaches the power-off time read from the power-off time storage unit. And a shutdown processing end command transmitted from the operating system of the main unit via an external cable,
Power OFF signal transmitting means for transmitting an F signal;
A power supply stopping means for stopping power supply to a board on which an operating system of the main unit operates when receiving a power-off signal transmitted from the F signal transmitting means.
【請求項2】 請求項1に記載の電源装置において、電
源装置と本体装置のオペレーティングシステムの通信
は、シリアルインタフェースまたはパラレルインタフェ
ースにより行うことを特徴とする電源装置。
2. The power supply device according to claim 1, wherein communication between the power supply device and an operating system of the main unit is performed by a serial interface or a parallel interface.
【請求項3】 現在時刻を計時する現在時刻計時手段
と、電源投入時刻を記憶する電源投入時刻記憶手段と、
電源切断時刻を記憶する電源切断時刻記憶手段と、現在
時刻計時手段で計時される現在時刻が電源投入時刻記憶
手段から読み出した電源投入時刻に達した場合、電源O
N信号を送信する電源ON信号送信手段と、電源ON信
号送信手段から送信される電源ON信号を受信したと
き、本体装置のオペレーティングシステムが動作する基
板に電源を給電する給電手段と、現在時刻計時手段で計
時される現在時刻が電源切断時刻記憶手段から読み出し
た電源切断時刻に達した場合、本体装置のオペレーティ
ングシステムのシャットダウン要求を外部ケーブルを介
して本体装置のオペレーティングシステムへ送信するシ
ャットダウン要求送信手段と、ATX規格の信号線を介
して本体装置のオペレーティングシステムから送信され
るATX規格の電源OFF信号を受信したとき、給電停
止用の電源OFF信号を送信する電源OFF信号送信手
段と、電源OFF信号送信手段から送信される給電停止
用の電源OFF信号を受信したとき、本体装置のオペレ
ーティングシステムが動作する基板への給電を停止する
給電停止手段とを有することを特徴とする電源装置。
3. A current time measuring means for measuring a current time, a power-on time storing means for storing a power-on time,
A power-off time storage means for storing a power-off time; and a power-on state when the current time measured by the current-time clock means reaches the power-on time read from the power-on time storage means.
Power-on signal transmitting means for transmitting an N signal; power-supply means for supplying power to a board on which an operating system of the main unit operates when receiving a power-on signal transmitted from the power-on signal transmitting means; Shutdown request sending means for sending a shutdown request for the operating system of the main unit to the operating system of the main unit via an external cable when the current time measured by the means reaches the power-off time read from the power-off time storage unit. Power-off signal transmitting means for transmitting a power-off signal for stopping power supply when receiving an ATX-standard power-off signal transmitted from an operating system of the main unit via an ATX-standard signal line; Power OFF signal for power supply stop transmitted from the transmission means When the received power apparatus characterized in that it comprises a power supply stop means for stopping the power supply to the substrate by the operating system of the main unit to operate.
【請求項4】 請求項3に記載の電源装置において、電
源装置と本体装置のオペレーティングシステム間の外部
ケーブルを介した通信は、シリアルインタフェースまた
はパラレルインタフェースにより行うことを特徴とする
電源装置。
4. The power supply device according to claim 3, wherein communication between the power supply device and the operating system of the main unit via an external cable is performed by a serial interface or a parallel interface.
JP10012414A 1998-01-26 1998-01-26 Power unit Pending JPH11212677A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10012414A JPH11212677A (en) 1998-01-26 1998-01-26 Power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10012414A JPH11212677A (en) 1998-01-26 1998-01-26 Power unit

Publications (1)

Publication Number Publication Date
JPH11212677A true JPH11212677A (en) 1999-08-06

Family

ID=11804614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10012414A Pending JPH11212677A (en) 1998-01-26 1998-01-26 Power unit

Country Status (1)

Country Link
JP (1) JPH11212677A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205424A (en) * 2008-02-27 2009-09-10 Fujitsu Component Ltd Power supply-controlling device and power supply-controlling system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205424A (en) * 2008-02-27 2009-09-10 Fujitsu Component Ltd Power supply-controlling device and power supply-controlling system

Similar Documents

Publication Publication Date Title
US7971085B2 (en) Method and apparatus for supplying power, and display device
CN106201563B (en) Configuration method and device of starting parameters and method and device for starting mainboard
US8780389B2 (en) Image processing device for modifying operating mode
US8032774B2 (en) Information processing apparatus
US20020095609A1 (en) Multiprocessor apparatus
KR100188132B1 (en) Digital computer and its control method
EP0584257B1 (en) Power management capability for a microprocessor having backward compatibility
US20130010330A1 (en) Printing apparatus, printing system and printing method
JP2012123673A (en) Power supply switching device, power supply switching device control method, and power supply control program
JP4820271B2 (en) Image processing apparatus and image processing method
JPH09212261A (en) Power supply control system for information processor
WO2017117976A1 (en) Method and system for controlling advisement player, and advisement player
CN103517010A (en) Image forming apparatus, method for controlling the same, and image forming system
US7412622B2 (en) Detection of abnormality subsequent to power activation trigger or power stop command
US20090256917A1 (en) Power control method for use with embedded web camera of notebook computer
JPH11212677A (en) Power unit
US20120047375A1 (en) Information processing apparatus, method of controlling the same, and storage medium
JP5834438B2 (en) Printer and power supply control method thereof
JP4503003B2 (en) Power supply backup system and electronic device having the same
JPH10333790A (en) Information processor equipped with power-saving function and power saving releasing method for the information processor
US20090265779A1 (en) Time-switch device and method for the same
JP3815907B2 (en) Energy saving standby image forming apparatus
US20220261236A1 (en) Communication device and control method
JP2023019124A (en) Information processing apparatus and image forming apparatus
JP2001186292A (en) Image communication device