JPH11211791A - Lsi tester - Google Patents

Lsi tester

Info

Publication number
JPH11211791A
JPH11211791A JP10014711A JP1471198A JPH11211791A JP H11211791 A JPH11211791 A JP H11211791A JP 10014711 A JP10014711 A JP 10014711A JP 1471198 A JP1471198 A JP 1471198A JP H11211791 A JPH11211791 A JP H11211791A
Authority
JP
Japan
Prior art keywords
power supply
lsi
impedance
terminal
supply terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10014711A
Other languages
Japanese (ja)
Inventor
Hitoshi Irino
仁 入野
Shiro Yoshida
史郎 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10014711A priority Critical patent/JPH11211791A/en
Publication of JPH11211791A publication Critical patent/JPH11211791A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an LSI tester capable of exact measurement by making exact impedance matching in the power source system of a measuring circuit. SOLUTION: A DC power source 2 of the LSI tester and a power source terminal 11 of a DUT 1 are connected through a coil 3, and the power source terminal 11 and a ground terminal 12 are connected through a resistor 4. The resistor 4 is set sufficiently lower than the impedance of the coil 3. Namely, impedance matching is performed by the resistor 4 and the coil 3, and no capacitor having a frequency dependent impedance is not used in the circuit. Thus, the frequency dependency of the characteristic impedance is eliminated, reflections are prevented and the exact measurement of a high frequency current can be performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はLSIテスタに関
し、特に被測定対象であるLSIの電源端子に直流電源
からの直流電力を供給しつつ信号入力端子に所定の信号
を与えて信号出力端子に現れる信号により当該LSIの
試験を行うLSIテスタに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LSI tester, and in particular, applies a predetermined signal to a signal input terminal while supplying DC power from a DC power supply to a power supply terminal of an LSI to be measured and appears at a signal output terminal. The present invention relates to an LSI tester that tests the LSI by using a signal.

【0002】[0002]

【従来の技術】電子回路においては、インピーダンス整
合を行うことが必要であり、このインピーダンス整合を
行わない回路では、信号の反射が生じて正常に動作しな
いことがある。特に、電源系は全ての信号系の動作に関
与するために、念入りなインピーダンス整合が必要とさ
れる。
2. Description of the Related Art In an electronic circuit, it is necessary to perform impedance matching. In a circuit that does not perform impedance matching, signal reflection occurs and the circuit may not operate normally. In particular, since the power supply system is involved in the operation of all signal systems, careful impedance matching is required.

【0003】図5はかかるインピーダンス整合のための
回路例を模式的に示しており、高周波動作するLSIの
電源系のインピーダンス整合を行って正確にLSIを検
査する機能を有するLSIテスタのインピーダンス整合
回路の例である。
FIG. 5 schematically shows an example of a circuit for such impedance matching. An impedance matching circuit of an LSI tester having a function of performing impedance matching of a power supply system of an LSI operating at a high frequency and accurately testing the LSI. This is an example.

【0004】図5において、被測定対象であるLSIと
してのDUT(DEVICE UNDER TESTING)1の電源端子1
1と接地端子12との間に、インピーダンス素子(Z1
)8とインピーダンス素子(Z2 )9との分圧回路に
より、直流電源2からの直流電圧を供給する構成であ
る。尚、5は電源ラインを示している。ここで、DUT
1側からみたインピーダンスが電源2側からみたインピ
ーダンスに比較して十分小なることが望ましい。
In FIG. 5, a power supply terminal 1 of a DUT (DEVICE UNDER TESTING) 1 as an LSI to be measured is shown.
1 and the ground terminal 12, an impedance element (Z1
) 8 and a voltage dividing circuit of the impedance element (Z2) 9 to supply a DC voltage from the DC power supply 2. Reference numeral 5 denotes a power supply line. Where DUT
It is desirable that the impedance seen from one side be sufficiently smaller than the impedance seen from the power source 2 side.

【0005】そこで、図6に示す様に、実際には、図5
のインピーダンス素子(Z1 )8としてコンデンサ7を
使用し、またインピーダンス素子(Z2 )9としてソレ
ノイドコイル3を使用して、インピーダンス整合を図っ
ている。
[0005] Therefore, as shown in FIG.
The capacitor 7 is used as the impedance element (Z1) 8 and the solenoid coil 3 is used as the impedance element (Z2) 9 to achieve impedance matching.

【0006】[0006]

【発明が解決しようとする課題】ここで問題となるの
が、コンデンサ7の周波数特性である。コンデンサは一
般に図7に示す様な周波数特性がある。ここで、電源ラ
イン5には、通常種々の周波数の電流が流れるので、デ
カップリングコンデンサ7を一個挿入しても、全ての周
波数には対応することができず、インピーダンス整合が
とれないことになる。
What matters here is the frequency characteristic of the capacitor 7. A capacitor generally has a frequency characteristic as shown in FIG. Here, since currents of various frequencies usually flow through the power supply line 5, even if one decoupling capacitor 7 is inserted, it is not possible to cope with all frequencies and impedance matching cannot be achieved. .

【0007】そこで、一般には、図7の曲線71〜74
で示す様な周波数特性が互いに相違するコンデンサを並
列接続してインピーダンスがほぼ一定になるようにする
方法があるが、実際には、図7の一点鎖線76で示す理
想的な特性を得ることは不可能である。これは、並列に
接続できるコンデンサの数に限りがあり、よって点線7
5で示す様な特性となるからである。
Therefore, generally, curves 71 to 74 in FIG.
Although there is a method of connecting capacitors having different frequency characteristics from each other in parallel to make the impedance substantially constant, in practice, it is not possible to obtain the ideal characteristic shown by the one-dot chain line 76 in FIG. Impossible. This is because the number of capacitors that can be connected in parallel is limited,
This is because the characteristics shown in FIG.

【0008】また、製造時のばらつきによりコンデンサ
の周波数特性は一定ではなく、よって目的とする周波数
に対しても整合が正確にとれない場合が生じる。以上の
理由により、LSIテスタにおける測定回路のインピー
ダンス整合が正確にとれないことになる。
[0008] Further, the frequency characteristics of the capacitor are not constant due to variations at the time of manufacture, and therefore, there may be a case where matching cannot be accurately performed even at a target frequency. For the above reasons, the impedance matching of the measurement circuit in the LSI tester cannot be accurately performed.

【0009】本発明の目的は、測定回路の電源系におけ
るインピーダンス整合を正確として、正確な測定を行う
ことが可能なLSIテスタを提供することである。
An object of the present invention is to provide an LSI tester capable of performing accurate measurement with accurate impedance matching in a power supply system of a measurement circuit.

【0010】[0010]

【課題を解決するための手段】本発明によれば、被測定
対象であるLSIの電源端子に直流電源からの直流電力
を供給しつつ信号入力端子に所定の信号を与えて信号出
力端子に現れる信号により当該LSIの試験を行うLS
Iテスタであって、前記LSIの電源端子と前記直流電
源の供給端子との間に設けられたインピーダンス素子
と、前記LSIの電源端子と接地端子との間に設けられ
前記インピーダンス素子のインピーダンスに比較して十
分小なる値の抵抗素子とを有することを特徴とするLS
Iテスタが得られる。
According to the present invention, a predetermined signal is applied to a signal input terminal while supplying DC power from a DC power supply to a power supply terminal of an LSI to be measured and appears at a signal output terminal. LS that tests the LSI with a signal
An I tester, wherein an impedance element provided between a power supply terminal of the LSI and a supply terminal of the DC power supply is compared with an impedance of the impedance element provided between a power supply terminal and a ground terminal of the LSI. Characterized by having a resistance element having a sufficiently small value.
An I tester is obtained.

【0011】更に、本発明によれば、被測定対象である
LSIの電源端子に直流電源からの直流電力を供給しつ
つ信号入力端子に所定の信号を与えて信号出力端子に現
れる信号により当該LSIの試験を行うLSIテスタで
あって、前記LSIの電源端子と前記直流電源の供給端
子との間に設けられ、前記LSIに流れる交流電流によ
る電圧降下が前記LSIに供給される直流電圧に比べて
十分大なるような値のインピーダンス素子と、前記LS
Iの電源端子と接地端子との間に設けられ、前記LSI
に流れる交流電流による電圧降下が前記LSIに供給さ
れる直流電圧に比べて十分小なるような値の抵抗素子と
を有することを特徴とするLSIテスタが得られる。
Further, according to the present invention, a predetermined signal is supplied to a signal input terminal while a DC power from a DC power supply is supplied to a power supply terminal of an LSI to be measured, and a signal appearing at a signal output terminal is used for the LSI. An LSI tester for performing the test described above, wherein a voltage drop due to an alternating current flowing through the LSI is provided between a power supply terminal of the LSI and a supply terminal of the DC power supply, as compared with a DC voltage supplied to the LSI. An impedance element having a sufficiently large value;
I provided between a power terminal and a ground terminal of the I.
And a resistance element having a value such that a voltage drop caused by an alternating current flowing through the resistor is sufficiently smaller than a DC voltage supplied to the LSI.

【0012】そして、前記インピーダンス素子はチョー
クコイルであることを特徴とし、また、前記インピーダ
ンス素子は抵抗素子であることを特徴とする。
The impedance element is a choke coil, and the impedance element is a resistance element.

【0013】更に、前記電源端子と接地端子との間に設
けられた抵抗素子は、所定の固有インピーダンスを有し
この固有インピーダンスと等しい終端抵抗にて終端され
た同軸ケーブルからなることを特徴とし、前記同軸ケー
ブルは複数本の並列接続構成であることを特徴とし、更
にはまた、前記電源端子と前記直流電源の供給端子との
間に設けられた抵抗素子は、所定の固有インピーダンス
を有しこの固有インピーダンスと等しい終端抵抗にて終
端された同軸ケーブルからなることを特徴とする。
Further, the resistance element provided between the power supply terminal and the ground terminal comprises a coaxial cable having a predetermined specific impedance and terminated with a terminating resistor equal to the specific impedance. The coaxial cable is characterized by having a plurality of parallel connection configurations, and furthermore, a resistance element provided between the power supply terminal and the supply terminal of the DC power supply has a predetermined intrinsic impedance. It is characterized by comprising a coaxial cable terminated with a terminating resistor equal to the intrinsic impedance.

【0014】発明の作用を述べる。インピーダンス整合
を、周波数特性を有するコンデンサではなくて、抵抗素
子により実現する構成とすることにより、インピーダン
スの周波数依存性が少なくなってあらゆる周波数に対し
てインピーダンス整合が可能となり、またこの抵抗値
を、LSIの電源端子と直流電源の供給端子との間に接
続されたインピーダンス素子のインピーダンスに比較し
て十分小なる値に設定することにより、回路動作上より
理想的な状態となる。尚、抵抗素子の抵抗値を小とする
ことで、消費電流が大となるが、LSIテスタであるた
めに、この消費電流の問題は無視できるものである。
The operation of the present invention will be described. By adopting a configuration in which impedance matching is realized not by a capacitor having a frequency characteristic but by a resistance element, the frequency dependence of impedance is reduced and impedance matching can be performed at any frequency. By setting the impedance to a value sufficiently smaller than the impedance of the impedance element connected between the power supply terminal of the LSI and the supply terminal of the DC power supply, the circuit operation becomes more ideal. It should be noted that the current consumption increases by reducing the resistance value of the resistance element, but the problem of the current consumption is negligible because of the LSI tester.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照しつつ詳述する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0016】図1は本発明の一実施の形態の回路図であ
り、LSIテスタの電源系のインピーダンス整合回路で
ある。尚、図1において、図5,6と同等部分は同一符
号にて示している。被検査素子であるDUT1に対して
直流電源2から電力を供給する。この場合、電源系のイ
ンピーダンス整合をソレノイドコイル3と抵抗素子4と
により行う。すなわち、DUT1の電源端子11と接地
端子12との間に抵抗素子4を接続し、当該電源端子1
1と直流電源2の供給端子との間にコイル3を接続して
いる。尚、DUT1の接地端子12と直流電源2の負側
とは共通としている。
FIG. 1 is a circuit diagram of an embodiment of the present invention, which is an impedance matching circuit of a power supply system of an LSI tester. In FIG. 1, the same parts as those in FIGS. 5 and 6 are denoted by the same reference numerals. Power is supplied from the DC power supply 2 to the DUT 1 to be inspected. In this case, impedance matching of the power supply system is performed by the solenoid coil 3 and the resistance element 4. That is, the resistance element 4 is connected between the power supply terminal 11 and the ground terminal 12 of the DUT 1, and the power supply terminal 1
The coil 3 is connected between the power supply 1 and the supply terminal of the DC power supply 2. The ground terminal 12 of the DUT 1 and the negative side of the DC power supply 2 are common.

【0017】この場合の抵抗素子4の抵抗値は、コイル
3のインピーダンスに比較して十分小に設定する。例え
ば、コイル3のインピーダンスの1/100以下とする
のが良い。換言すれば、DUT1の電源端子11と接地
端子12との間に、DUT1に流れる交流による電圧降
下が、DUT1に供給される直流電圧に比較して十分小
なる様な値の抵抗4を接続し、一方、電源端子11と直
流電源2の供給端子との間に、DUT1に流れる交流に
よる電圧降下が、DUT1に供給される直流電圧に比較
して十分大なる様なインピーダンス値を有するコイル3
を接続する構成となっている。
In this case, the resistance value of the resistance element 4 is set sufficiently smaller than the impedance of the coil 3. For example, the impedance is preferably set to 1/100 or less of the impedance of the coil 3. In other words, the resistor 4 is connected between the power supply terminal 11 and the ground terminal 12 of the DUT 1 such that the voltage drop due to the alternating current flowing through the DUT 1 is sufficiently smaller than the DC voltage supplied to the DUT 1. On the other hand, between the power supply terminal 11 and the supply terminal of the DC power supply 2, the coil 3 having an impedance value such that the voltage drop due to the AC flowing through the DUT 1 is sufficiently larger than the DC voltage supplied to the DUT 1.
Are connected.

【0018】抵抗4のインピーダンスはコンデンサの様
な大きな周波数依存性はないために、図7の一点鎖線7
6で示す如き、ほぼ理想的な周波数特性を示すことにな
るのである。このとき、消費電力は従来例に比して大と
なるが、LSIテスタの場合には、消費電力の大小はそ
れほど問題とはならないので、本発明の適用の効果は大
きいものとなる。
Since the impedance of the resistor 4 does not have such a large frequency dependence as a capacitor, the dashed line 7 in FIG.
As shown in FIG. 6, almost ideal frequency characteristics are exhibited. At this time, the power consumption is larger than that of the conventional example, but in the case of an LSI tester, the magnitude of the power consumption does not matter so much, and the effect of the application of the present invention is large.

【0019】図1において、高速動作しているDUT1
側からみたインピーダンスは、抵抗4の抵抗値のみとな
る。この抵抗4のインピーダンスは、上述した様に、コ
ンデンサに比べると周波数依存性は極めて小さく、また
抵抗4のインピーダンスはコイル3のそれに比べて十分
小であるので、図7の一点鎖線76で示す理想特性に近
くなる。よって、あらゆる周波数に対してインピーダン
ス整合が可能であり、信号の反射を抑えて、正確に高周
波電流の測定が実行できることになる。
In FIG. 1, a DUT 1 operating at a high speed
The impedance viewed from the side is only the resistance value of the resistor 4. As described above, the impedance of the resistor 4 has an extremely small frequency dependency as compared with the capacitor, and the impedance of the resistor 4 is sufficiently smaller than that of the coil 3. Close to characteristics. Therefore, impedance matching can be performed for all frequencies, and the measurement of a high-frequency current can be accurately performed while suppressing signal reflection.

【0020】図2は本発明の他の実施の形態を示す図で
あり、図1と同等部分は同一符号により示している。本
例では、図1の抵抗4として、複数の同軸ケーブル41
〜44と、これ等の各終端抵抗45〜48とを使用して
構成している。これ等の同軸ケーブル41〜44は所定
の固有インピーダンスを有しており、各々がインピーダ
ンス整合するために、当該固有インピーダンスと等価な
終端抵抗45〜48を有する。
FIG. 2 is a diagram showing another embodiment of the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals. In this example, a plurality of coaxial cables 41 are used as the resistor 4 in FIG.
44 and the terminating resistors 45-48. These coaxial cables 41 to 44 have predetermined specific impedances, and each has a terminating resistor 45 to 48 equivalent to the specific impedance for impedance matching.

【0021】同軸ケーブル41〜44の各芯線の一端は
DUT1の電源端子11に共通に接続され、各芯線の他
端は終端抵抗45〜48を夫々介して接地されている。
同軸ケーブル41〜44の各被覆線は接地されているも
のとする。
One end of each core wire of the coaxial cables 41 to 44 is commonly connected to the power supply terminal 11 of the DUT 1, and the other end of each core wire is grounded via terminating resistors 45 to 48, respectively.
It is assumed that the respective coated wires of the coaxial cables 41 to 44 are grounded.

【0022】これによって、各同軸ケーブルが複数本並
列接続された構成となり、DUT1からみた電源−接地
間のインピーダンス(図5のZ1 )を、電源ライン5に
挿入されたインピーダンス(図5のZ2 )に比べて十分
小さくすることができる。例えば、固有インピーダンス
が50Ωの同軸ケーブルを50Ωの抵抗で終端し、これ
を100本接続することにより、DUT1側からみたイ
ンピーダンスは、 50Ω/100=0.5Ω となる。
As a result, a plurality of coaxial cables are connected in parallel, and the impedance between the power supply and the ground (Z1 in FIG. 5) viewed from the DUT 1 is changed to the impedance (Z2 in FIG. 5) inserted into the power supply line 5. Can be made sufficiently smaller than. For example, by terminating a coaxial cable having a specific impedance of 50Ω with a resistor of 50Ω and connecting 100 of them, the impedance viewed from the DUT 1 side becomes 50Ω / 100 = 0.5Ω.

【0023】また、この同軸ケーブルの本数を可変とし
て、インピーダンスZ1 を微調整することが可能とな
る。
The impedance Z1 can be finely adjusted by changing the number of the coaxial cables.

【0024】同軸ケーブルを使用する利点は、インピー
ダンスを考慮した設計が容易になることである。つま
り、図1の回路構成でインピーダンス整合回路を設計す
る場合、抵抗素子の両端に付加されているリード線の寄
生インダクタンス等を考慮して設計する必要があるが、
これに対して、図2の回路では、同軸ケーブルを終端す
ることによってインピーダンス整合がなされているため
に、終端抵抗のインピーダンスのみを考慮して設計すれ
ばよいことになる。
An advantage of using a coaxial cable is that it is easy to design considering impedance. In other words, when designing the impedance matching circuit with the circuit configuration of FIG. 1, it is necessary to design in consideration of the parasitic inductance of the lead wire added to both ends of the resistance element.
On the other hand, in the circuit shown in FIG. 2, since impedance matching is performed by terminating the coaxial cable, it is only necessary to design in consideration of only the impedance of the terminating resistor.

【0025】先の例では、電源端子11と直流電源2の
供給端子との間(電源ライン5)に挿入されたインピー
ダンス素子をソレノイドコイル3としているが、抵抗素
子とすることもできる。その例を図3に示しており、図
1と同等部分は同一符号にて示す。図3においては、図
1のコイル3の代わりに抵抗素子6を使用しており、他
の構成は図1のそれと同一である。
In the above example, the impedance element inserted between the power supply terminal 11 and the supply terminal of the DC power supply 2 (power supply line 5) is the solenoid coil 3, but may be a resistance element. An example is shown in FIG. 3, and the same parts as those in FIG. In FIG. 3, a resistor 6 is used in place of the coil 3 of FIG. 1, and the other configuration is the same as that of FIG.

【0026】この場合、抵抗4のインピーダンスは抵抗
6のそれよりも十分に小に設定する。また、DUT1の
電源端子11に加わる電圧は、電源2の電圧よりも小に
なるので、電源2の電圧は高めに設定する必要がある。
仮に、DUT1の動作電圧が2V、抵抗6が50Ω、抵
抗4が0.5Ωとすると、DUT1の両端に印加される
電圧は、直流電源2の電圧の1/100となるので、直
流電源2は200Vに設定する必要がある。
In this case, the impedance of the resistor 4 is set sufficiently smaller than that of the resistor 6. Further, since the voltage applied to the power supply terminal 11 of the DUT 1 is smaller than the voltage of the power supply 2, the voltage of the power supply 2 needs to be set higher.
Assuming that the operating voltage of the DUT 1 is 2 V, the resistance 6 is 50Ω, and the resistance 4 is 0.5Ω, the voltage applied to both ends of the DUT 1 is 1/100 of the voltage of the DC power supply 2. It is necessary to set to 200V.

【0027】更に、図2のコイル3を抵抗で構成するこ
ともでき、この抵抗を同軸ケーブルと終端抵抗とより構
成することも可能である。この場合(同軸ケーブルと終
端抵抗とより構成した場合)の回路を図4に示してお
り、図2と同等部分は同一符号にて示す。図4におい
て、電源端子11と直流電源2の供給端子との間(電源
ライン5)に挿入されたインピーダンス素子である抵抗
素子を、同軸ケーブル61とその終端抵抗62にて構成
している。
Further, the coil 3 shown in FIG. 2 can be constituted by a resistor, and this resistor can be constituted by a coaxial cable and a terminating resistor. FIG. 4 shows a circuit in this case (in the case of being constituted by a coaxial cable and a terminating resistor), and the same parts as those in FIG. 2 are denoted by the same reference numerals. In FIG. 4, a resistive element, which is an impedance element inserted between the power supply terminal 11 and the supply terminal of the DC power supply 2 (power supply line 5), is constituted by a coaxial cable 61 and a terminating resistor 62.

【0028】すなわち、同軸ケーブル61の芯線の一端
を電源2の供給端子に接続し、その他端を終端抵抗62
を介し、更に被覆線を介して電源ライン5(DUT1の
電源端子11)に接続する。終端抵抗62は同軸ケーブ
ル61の固有インピーダンスと等価な抵抗値を有するこ
とは勿論である。この同軸ケーブル61の固有インピー
ダンスは、電源ライン5と接地間に接続されている同軸
ケーブル41〜44のそれよりも十分大に設定する。
That is, one end of the core wire of the coaxial cable 61 is connected to the supply terminal of the power supply 2, and the other end is connected to the terminating resistor 62.
And the power supply line 5 (the power supply terminal 11 of the DUT 1) via the coated wire. Of course, the terminating resistor 62 has a resistance value equivalent to the intrinsic impedance of the coaxial cable 61. The specific impedance of the coaxial cable 61 is set sufficiently larger than those of the coaxial cables 41 to 44 connected between the power supply line 5 and the ground.

【0029】固有インピーダンス50Ωの同軸ケーブル
61を使用した場合、同じ抵抗値の終端抵抗62を使用
する。また、DUT1の電源端子11に加わる電圧は電
源2の電圧よりも小となるので、電源2の電圧は高めに
設定する必要があることは先の例と同様である。
When a coaxial cable 61 having a specific impedance of 50Ω is used, a terminating resistor 62 having the same resistance value is used. Further, since the voltage applied to the power supply terminal 11 of the DUT 1 is smaller than the voltage of the power supply 2, the voltage of the power supply 2 needs to be set higher, as in the previous example.

【0030】[0030]

【発明の効果】以上述べた様に、本発明によれば、イン
ピーダンス整合に周波数特性を有するコンデンサを使用
せずに、抵抗素子を使用しているので、周波数依存性が
小となって、常にDUT側からみた電源のインピーダン
スが小となるので、全ての動作周波数に対してテスタ内
の電源系のインピーダンス整合が正確にとれるという効
果がある。
As described above, according to the present invention, since the resistance element is used instead of the capacitor having the frequency characteristic for impedance matching, the frequency dependency is reduced, and Since the impedance of the power supply seen from the DUT side is small, there is an effect that the impedance of the power supply system in the tester can be accurately matched for all operating frequencies.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of one embodiment of the present invention.

【図2】本発明の他の実施例の回路図である。FIG. 2 is a circuit diagram of another embodiment of the present invention.

【図3】本発明の更に他の実施例の回路図である。FIG. 3 is a circuit diagram of still another embodiment of the present invention.

【図4】本発明の別の実施例の回路図である。FIG. 4 is a circuit diagram of another embodiment of the present invention.

【図5】インピーダンス整合回路の模式図である。FIG. 5 is a schematic diagram of an impedance matching circuit.

【図6】従来のインピーダンス整合回路の例を示す図で
ある。
FIG. 6 is a diagram illustrating an example of a conventional impedance matching circuit.

【図7】コンデンサの周波数対インピーダンスの特性例
を示す図である。
FIG. 7 is a diagram illustrating an example of a characteristic of frequency versus impedance of a capacitor.

【符号の説明】[Explanation of symbols]

1 DUT(LSI) 2 直流電源 3 ソレノイドコイル(チョークコイル) 4,6 抵抗素子 5 電源ライン 7 コンデンサ 11 電源端子 12 接地端子 41〜44,61 同軸ケーブル 45〜48,62 終端抵抗 DESCRIPTION OF SYMBOLS 1 DUT (LSI) 2 DC power supply 3 Solenoid coil (choke coil) 4,6 Resistance element 5 Power supply line 7 Capacitor 11 Power supply terminal 12 Ground terminal 41-44,61 Coaxial cable 45-48,62 Terminating resistance

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 被測定対象であるLSIの電源端子に直
流電源からの直流電力を供給しつつ信号入力端子に所定
の信号を与えて信号出力端子に現れる信号により当該L
SIの試験を行うLSIテスタであって、前記LSIの
電源端子と前記直流電源の供給端子との間に設けられた
インピーダンス素子と、前記LSIの電源端子と接地端
子との間に設けられ前記インピーダンス素子のインピー
ダンスに比較して十分小なる値の抵抗素子とを有するこ
とを特徴とするLSIテスタ。
1. A method according to claim 1, wherein a predetermined signal is supplied to a signal input terminal while a DC power from a DC power supply is supplied to a power supply terminal of an LSI to be measured, and a signal appearing at a signal output terminal is applied to the LSI.
An LSI tester for testing an SI, comprising: an impedance element provided between a power supply terminal of the LSI and a supply terminal of the DC power supply; and an impedance element provided between a power supply terminal and a ground terminal of the LSI. An LSI tester having a resistance element having a value sufficiently smaller than the impedance of the element.
【請求項2】 被測定対象であるLSIの電源端子に直
流電源からの直流電力を供給しつつ信号入力端子に所定
の信号を与えて信号出力端子に現れる信号により当該L
SIの試験を行うLSIテスタであって、 前記LSIの電源端子と前記直流電源の供給端子との間
に設けられ、前記LSIに流れる交流電流による電圧降
下が前記LSIに供給される直流電圧に比べて十分大な
るような値のインピーダンス素子と、 前記LSIの電源端子と接地端子との間に設けられ、前
記LSIに流れる交流電流による電圧降下が前記LSI
に供給される直流電圧に比べて十分小なるような値の抵
抗素子と、を有することを特徴とするLSIテスタ。
2. A method according to claim 1, wherein a predetermined signal is supplied to a signal input terminal while supplying DC power from a DC power supply to a power supply terminal of an LSI to be measured and a signal appearing at a signal output terminal is used to control the LSI.
An LSI tester for performing an SI test, wherein a voltage drop caused by an alternating current flowing through the LSI is provided between a power supply terminal of the LSI and a supply terminal of the DC power supply, compared with a DC voltage supplied to the LSI. An impedance element having a value that is sufficiently large and provided between a power supply terminal and a ground terminal of the LSI, and a voltage drop caused by an alternating current flowing through the LSI.
And a resistance element having a value sufficiently smaller than a DC voltage supplied to the LSI tester.
【請求項3】 前記インピーダンス素子はチョークコイ
ルであることを特徴とする請求項1または2記載のLS
Iテスタ。
3. The LS according to claim 1, wherein the impedance element is a choke coil.
I tester.
【請求項4】 前記インピーダンス素子は抵抗素子であ
ることを特徴とする請求項1または2記載のLSIテス
タ。
4. The LSI tester according to claim 1, wherein said impedance element is a resistance element.
【請求項5】 前記電源端子と接地端子との間に設けら
れた抵抗素子は、その抵抗値が変化自在であることを特
徴とする請求項1〜4いずれか記載のLSIテスタ。
5. The LSI tester according to claim 1, wherein a resistance value of the resistance element provided between the power supply terminal and the ground terminal is variable.
【請求項6】 前記電源端子と接地端子との間に設けら
れた抵抗素子は、所定の固有インピーダンスを有しこの
固有インピーダンスと等しい終端抵抗にて終端された同
軸ケーブルからなることを特徴とする請求項1〜5いず
れか記載のLSIテスタ。
6. A resistive element provided between the power supply terminal and the ground terminal comprises a coaxial cable having a predetermined specific impedance and terminated with a terminating resistor equal to the specific impedance. An LSI tester according to claim 1.
【請求項7】 前記同軸ケーブルは複数本の並列接続構
成であることを特徴とする請求項6記載のLSIテス
タ。
7. The LSI tester according to claim 6, wherein said coaxial cable has a plurality of parallel connection configurations.
【請求項8】 前記電源端子と前記直流電源の供給端子
との間に設けられた抵抗素子は、所定の固有インピーダ
ンスを有しこの固有インピーダンスと等しい終端抵抗に
て終端された同軸ケーブルからなることを特徴とする請
求項4〜7いずれか記載のLSIテスタ。
8. A resistive element provided between the power supply terminal and the supply terminal of the DC power supply is formed of a coaxial cable having a predetermined specific impedance and terminated with a terminal resistance equal to the specific impedance. The LSI tester according to claim 4, wherein:
JP10014711A 1998-01-28 1998-01-28 Lsi tester Pending JPH11211791A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10014711A JPH11211791A (en) 1998-01-28 1998-01-28 Lsi tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10014711A JPH11211791A (en) 1998-01-28 1998-01-28 Lsi tester

Publications (1)

Publication Number Publication Date
JPH11211791A true JPH11211791A (en) 1999-08-06

Family

ID=11868749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10014711A Pending JPH11211791A (en) 1998-01-28 1998-01-28 Lsi tester

Country Status (1)

Country Link
JP (1) JPH11211791A (en)

Similar Documents

Publication Publication Date Title
US6960920B2 (en) Method for correcting measurement error and electronic component characteristic measurement apparatus
US6822463B1 (en) Active differential test probe with a transmission line input structure
CA1271848A (en) Wafer probe
US20060226854A1 (en) Method and system of characterizing a device under test
JP4689125B2 (en) Improved test and calibration circuit and method in automatic test equipment
JP2000321301A (en) Divided resistor probe chip structure and measuring method
EP2048896A1 (en) Method and circuit for testing an audio high-frequency loudspeaker being part of a loudspeaker system
US20020127748A1 (en) Integrated circuit device characterization
US20110156730A1 (en) Chip-based prober for high frequency measurements and methods of measuring
EP1455197B1 (en) Calibration method and apparatus
US6337571B2 (en) Ultra-high-frequency current probe in surface-mount form factor
US6864761B2 (en) Distributed capacitive/resistive electronic device
US6483318B1 (en) Electric circuit providing selectable short circuit for instrumentation applications
JPH11211791A (en) Lsi tester
JPH11258274A (en) Probe tip and compensation method for cable loss
JP3558425B2 (en) Signal switching device and switch circuit
US6462528B1 (en) Method and apparatus for probing a conductor of an array of closely-spaced conductors
US20030102939A1 (en) Droop compensation filter
JP2012013446A (en) Pin electronics circuit and testing apparatus using the same
CN113009223A (en) Impedance measuring method
JP2007218779A (en) Test board for semiconductor tester
US6188227B1 (en) Bifilar wound isolation network
US7042232B1 (en) Cable and substrate compensating custom resistor
US20040010388A1 (en) Method and apparatus for determining proper trace widths for printed circuit board of wireless test fixture
US7078924B2 (en) Methodology to accurately test clock to signal valid and slew rates of PCI signals