JPH11205088A - Waveform shaping filter processor and its processing method - Google Patents

Waveform shaping filter processor and its processing method

Info

Publication number
JPH11205088A
JPH11205088A JP506598A JP506598A JPH11205088A JP H11205088 A JPH11205088 A JP H11205088A JP 506598 A JP506598 A JP 506598A JP 506598 A JP506598 A JP 506598A JP H11205088 A JPH11205088 A JP H11205088A
Authority
JP
Japan
Prior art keywords
packet
signal
packet signal
filter
waveform shaping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP506598A
Other languages
Japanese (ja)
Inventor
Koji Hoshino
浩二 星野
Koji Sakamoto
浩司 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP506598A priority Critical patent/JPH11205088A/en
Publication of JPH11205088A publication Critical patent/JPH11205088A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a waveform reshaping filter processor by which the times of arithmetic processings is reduced, at executing of a filter processing in a packet signal and a real-time processing is realized. SOLUTION: A packet generating circuit 11e which generates the packet signal provided with a specified pattern in a packet head registers the numerical values of filter characteristics corresponding to all patterns in a table, which can be obtained within a data quantity that have been previously decided in the packet signal, before superimposing the packet signal on the prescribed line of a video signal by a packet inserting circuit 11b. Then, the patterns are detected for each decided data quantity with respect to the packet signal and a table converting processing into the numerical values of the filter characteristics which are registered in the table is successively executed, based on the detection result so that the filter processing is executed in the packet signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、映像ネットキュ
ー信号及び文字多重信号等のシリアルパケット信号を映
像信号に重畳する前段階において、シリアルパケット信
号に対してフィルタ処理を施す波形整形フィルタ処理装
置及び方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform shaping filter processing apparatus for filtering a serial packet signal before superimposing a serial packet signal such as a video net cue signal and a character multiplex signal on the video signal. About the method.

【0002】[0002]

【従来の技術】周知のように、ネットキュー信号及び文
字多重信号等に用いられる重畳装置は、アナログの映像
信号の処理を行なっている。一方、ネットキューまたは
文字多重シリアルパケットデータの場合には、重畳装置
は、コンピュータまたはデジタル処理回路を利用して編
集を行なっている。このため、重畳装置では、コンピュ
ータ等で編集したネットキューまたは文字多重のシリア
ルパケットデータをアナログの矩形波のパルス発生装置
を用いて発生させ、その矩形波にアナログの波形整形フ
ィルタを施して映像信号に重畳している。しかしなが
ら、このアナログの波形整形フィルタでは、群遅延の問
題等がありフィルタの設計と調整とが困難である。
2. Description of the Related Art As is well known, a superimposing device used for a net cue signal, a character multiplexed signal and the like processes an analog video signal. On the other hand, in the case of net cue or character multiplexed serial packet data, the superimposing device edits using a computer or a digital processing circuit. For this reason, the superimposing device generates net cue or character multiplexed serial packet data edited by a computer or the like using an analog rectangular wave pulse generator, applies an analog waveform shaping filter to the rectangular wave, and outputs a video signal. Is superimposed. However, this analog waveform shaping filter has a problem of group delay and the like, and it is difficult to design and adjust the filter.

【0003】また、近時では、映像信号がデジタル化さ
れ、それに伴い重畳装置もデジタル信号処理を実行する
ことが可能となってきている。つまり、編集したデジタ
ル情報は、重畳装置にマイクロプロセッサを搭載するこ
とで、デジタルのまま処理されることになる。波形整形
は、FIR(Finite Impulse Response) のデジタルフィ
ルタ処理をされることで群遅延の問題はなくなり、フィ
ルタのタップ数を増加させれば高特性のフィルタ処理が
実現できる。
In recent years, video signals have been digitized, and accordingly, it has become possible for superimposing apparatuses to execute digital signal processing. That is, the edited digital information is processed digitally by mounting the microprocessor in the superimposing device. The waveform shaping eliminates the group delay problem by performing FIR (Finite Impulse Response) digital filter processing, and high-performance filter processing can be realized by increasing the number of filter taps.

【0004】ところで、上記重畳装置では、FIRフィ
ルタ演算をマイクロプロセッサで直接演算しようとする
と、ネットキューデータでは1フィールド(16.7m
s)間に735ワード(1ワード10ビット)、文字多
重データでは最大2960ワード処理する必要がある。
このため、フィルタ特性を良くしようとしてタップ数を
増加させると、最新の高性能マイクロプロセッサでも、
1フィールド以内の処理は難しくなり、専用のフィルタ
IC(Integrated Circuit)等を用いた回路が必要となる
し、タップ数に応じてフィルタ回路の規模が大きくな
る。また、この場合、演算精度も問題となってくる。
In the above-described superimposing apparatus, if the FIR filter operation is directly performed by the microprocessor, one field (16.7 m) is used in the net cue data.
During s), 735 words (10 bits per word) and character multiplexed data must be processed at a maximum of 2960 words.
Therefore, increasing the number of taps in order to improve the filter characteristics, even the latest high-performance microprocessor,
Processing within one field becomes difficult, a circuit using a dedicated filter IC (Integrated Circuit) or the like is required, and the size of the filter circuit increases according to the number of taps. In this case, the calculation accuracy also becomes a problem.

【0005】[0005]

【発明が解決しようとする課題】以上のように、従来の
波形整形用フィルタでは、デジタル化に伴って良好なフ
ィルタ特性を得るために、タップ数を増加させることに
より、回路規模が大きくなってしまい、さらに、演算精
度が下がるという問題を有している。
As described above, in the conventional waveform shaping filter, the circuit scale is increased by increasing the number of taps in order to obtain good filter characteristics with digitization. In addition, there is a problem that the calculation accuracy is reduced.

【0006】この発明の目的は、パケット信号にフィル
タ処理を行なう際に、演算処理回数を大幅に減らすこと
ができ、リアルタイム処理が実現可能な波形整形フィル
タ処理装置及び方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a waveform shaping filter processing apparatus and method capable of greatly reducing the number of arithmetic processing operations when filtering a packet signal and realizing real-time processing.

【0007】[0007]

【課題を解決するための手段】この発明に係る波形整形
フィルタ処理装置は、パケット先頭に特定のパターンを
有するパケット信号を生成する装置であって、このパケ
ット信号を映像信号の所定のラインに重畳する前段階で
用いられるとき、パケット信号中で予め決められたデー
タ量内で取り得る、全てのパターンに対応するフィルタ
特性の数値を登録しておくテーブルと、パケット信号に
対し、データ量毎にそのパターンを検出し、この検出結
果に基づいてテーブルに登録されたフィルタ特性の数値
へのテーブル変換処理を順次実行することで、パケット
信号にフィルタ処理を施すフィルタ処理手段とを備える
ようにしたものである。
A waveform shaping filter processing device according to the present invention is a device for generating a packet signal having a specific pattern at the head of a packet, and superimposes the packet signal on a predetermined line of a video signal. When used in a pre-stage, a table in which numerical values of filter characteristics corresponding to all patterns that can be taken within a predetermined data amount in a packet signal are registered, and for a packet signal, Filter processing means for detecting the pattern and sequentially executing a table conversion process into numerical values of the filter characteristics registered in the table based on the detection result, thereby filtering the packet signal. It is.

【0008】この構成によれば、パケット信号を映像信
号の所定のラインに重畳する前段階において、このパケ
ット信号中で決められたデータ量内で取り得る全てのパ
ターンに対応させたフィルタ特性の数値をテーブルに登
録しておき、そして、パケット信号に対し、決められた
データ量毎にそのパターンが検出され、この検出結果に
基づいて、テーブルに登録されたフィルタ特性の数値へ
のテーブル変換処理が順次実行されることで、フィルタ
処理が施される。
According to this configuration, before the packet signal is superimposed on the predetermined line of the video signal, the numerical values of the filter characteristics corresponding to all possible patterns within the data amount determined in the packet signal Is registered in a table, and a pattern is detected for each packet data in a predetermined data amount. Based on the detection result, a table conversion process into a numerical value of the filter characteristic registered in the table is performed. By being sequentially executed, filter processing is performed.

【0009】この結果、パケット信号に対して、フィル
タ処理における演算処理を施すことがないため、処理回
数を大幅に減らすことができ、マイクロプロセッサを利
用したリアルタイムの処理が容易に構築できる。
As a result, since no arithmetic processing in the filter processing is performed on the packet signal, the number of times of processing can be greatly reduced, and real-time processing using a microprocessor can be easily constructed.

【0010】[0010]

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して詳細に説明する。図1は、この発明の一実
施の形態が適用されているネットキュー重畳装置のブロ
ック構成を示している。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a block configuration of a net queue superimposing device to which an embodiment of the present invention is applied.

【0011】図1において、図中符号11は、ネットキ
ュー重畳装置である。このネットキュー重畳装置11
は、大別すると、シリアル/パラレル変換器11a,パ
ケット挿入回路11b,パラレル/シリアル変換器11
c,D/A(Digital/Analog)変換器11d,パケット生
成回路11e,LAN(Local Area Network)インターフ
ェース部11f,パラレルインターフェース部11g及
びシリアルインターフェース部11hにより構成されて
いる。
In FIG. 1, reference numeral 11 denotes a net queue superimposing device. This net queue superimposing device 11
Can be roughly classified into a serial / parallel converter 11a, a packet insertion circuit 11b, and a parallel / serial converter 11b.
c, a D / A (Digital / Analog) converter 11d, a packet generation circuit 11e, a LAN (Local Area Network) interface 11f, a parallel interface 11g, and a serial interface 11h.

【0012】このネットキュー重畳装置11において、
LANインタフェース部11fは、端子11iを介し
て、パケット先頭に特定のパターンを有するネットキュ
ー信号に重畳する制御情報を受信し、パラレルインタフ
ェース部11gを介してパケット生成回路11eに供給
する。波形整形フィルタ処理装置として構成されるパケ
ット生成回路11eは、入力された制御情報に基づい
て、ネットキュー信号のシリアルパケットを生成し、そ
れをフィルタ処理アルゴリズムを利用してフィルタ処理
されたデジタル映像信号に変換している。以上の処理は
全てパケット生成回路11eが有するマイクロプロセッ
サで行なっている。
In the net queue superimposing device 11,
The LAN interface unit 11f receives, via a terminal 11i, control information to be superimposed on a net queue signal having a specific pattern at the head of the packet, and supplies the control information to the packet generation circuit 11e via the parallel interface unit 11g. The packet generation circuit 11e configured as a waveform shaping filter processing device generates a serial packet of a net cue signal based on the input control information, and converts the serial packet into a digital video signal filtered using a filtering algorithm. Has been converted to. All of the above processing is performed by the microprocessor included in the packet generation circuit 11e.

【0013】一方、端子11jを介して供給されたシリ
アル映像信号は、シリアル/パラレル変換器11aにて
シリアル映像信号からパラレル映像信号に変換される。
シリアル/パラレル変換器11aにおいて、スイッチ部
11kが10B(Bit) 1C(Complementary) 側に切り替
わることによって、シリアル映像信号には、10ビット
毎にコンプリメンタリーデータが1ビット付加される。
On the other hand, a serial video signal supplied via a terminal 11j is converted from a serial video signal into a parallel video signal by a serial / parallel converter 11a.
In the serial / parallel converter 11a, when the switch section 11k switches to the 10B (Bit) 1C (Complementary) side, one bit of complementary data is added to the serial video signal every 10 bits.

【0014】そして、パラレル映像信号は、パケット挿
入回路11bに供給されて、その所定のラインにパケッ
ト生成回路11eから発生されるネットキュー信号が重
畳される。パケット挿入回路11bから出力された映像
信号は、パラレル/シリアル変換器11c及びD/A変
換器11dにそれぞれ供給される。パラレル/シリアル
変換器11cは、スイッチ部11lが10B1C側に切
り替わることによって、パラレル映像信号に、10ビッ
ト毎にコンプリメンタリーデータを1ビット付加した
後、シリアル映像信号に変換し端子11mを介して出力
する。D/A変換器11dは、供給されたパラレル映像
信号をアナログ映像信号に変換して、端子11nを介し
て出力する。
The parallel video signal is supplied to a packet insertion circuit 11b, and a net cue signal generated from a packet generation circuit 11e is superimposed on a predetermined line. The video signal output from the packet insertion circuit 11b is supplied to a parallel / serial converter 11c and a D / A converter 11d. The parallel / serial converter 11c adds 1 bit of complementary data to the parallel video signal every 10 bits by switching the switch section 11l to the 10B1C side, converts the parallel video signal into a serial video signal, and outputs it via the terminal 11m. I do. The D / A converter 11d converts the supplied parallel video signal into an analog video signal, and outputs the analog video signal via the terminal 11n.

【0015】なお、文字多重装置も上記ネットキュー重
畳装置11とほぼ同じ構成となっており、同様の処理を
行なっている。また、ネットキュー重畳装置11では3
5タップのフィルタ処理を、文字多重装置では25タッ
プのフィルタ処理を専用のフィルタ処理回路なしで実行
している。ここでは、マイクロプロセッサは、4〜7M
IPS程度のものを使用している。
The character multiplexing device has almost the same configuration as that of the net queue superimposing device 11, and performs the same processing. In the net queue superimposing device 11, 3
In the character multiplexing apparatus, the 5-tap filter processing is performed with the 25-tap filter processing without a dedicated filter processing circuit. Here, the microprocessor is 4-7M
The one of about IPS is used.

【0016】次に、上記パケット生成部11eで生成さ
れるネットキュー信号のパケット構成について図2及び
図3を参照して説明する。すなわち、ネットキュー信号
は、図2に示すように、147ビットのパケットで構成
される2.86MHzのNRZI(Noise Reduction Zer
o Inverter) シリアル情報信号で、[0]レベルが映像
信号のペデスタル値、[1]レベルが映像信号の白レベ
ルの70%の値となる。これを14.3MHzサンプリ
ング10ビットのコンポジット映像信号で表わすと、
[0]レベルは10進で240、[1]レベルは632
となる。さらに、これを矩形波で表わすと、図3に示す
ように、[0]レベルは240が5個で、[1]レベル
は632が5個となる。パケット全体では735個の映
像信号情報として表わせる。
Next, the packet configuration of the net cue signal generated by the packet generator 11e will be described with reference to FIGS. That is, as shown in FIG. 2, the net cue signal is a 2.86 MHz NRZI (Noise Reduction Zer) composed of 147-bit packets.
o Inverter) In the serial information signal, [0] level is the pedestal value of the video signal, and [1] level is 70% of the white level of the video signal. Expressing this as a 14.3 MHz sampling 10-bit composite video signal,
[0] level is 240 in decimal, [1] level is 632
Becomes Further, when this is represented by a rectangular wave, as shown in FIG. 3, there are five 240 [0] levels and five 632 [1] levels. The entire packet can be represented as 735 pieces of video signal information.

【0017】パケット生成回路11eは、シリアル/パ
ラレル変換器11aから出力された映像信号に上記ネッ
トキュー信号のパケットを重畳する前に、ネットキュー
信号に対して矩形波データ波形整形フィルタ処理を施す
必要があり、また、整形したデータを単位フィールド毎
に所定のライン重畳する必要がある。また、パケットに
は信号の連続性を示す指標があるので、単位フィールド
毎にパケット情報を更新する必要がある。なお、文字多
重信号の場合は、ネットキュー信号と同様なシリアルパ
ケットデータを1フィールドに最大4ライン重畳する。
Before the packet of the net cue signal is superimposed on the video signal output from the serial / parallel converter 11a, the packet generation circuit 11e needs to perform a rectangular wave data waveform shaping filter process on the net cue signal. In addition, it is necessary to superimpose the shaped data on a predetermined line for each unit field. Further, since a packet has an index indicating signal continuity, it is necessary to update packet information for each unit field. In the case of a character multiplex signal, up to four lines of serial packet data similar to the net cue signal are superimposed in one field.

【0018】次に、パケット生成回路11e内で実行さ
れるフィルタ処理について説明する。すなわち、パケッ
ト生成回路11eは、ネットキュー信号のパケットを構
成する735個のデータを、マイクロプロセッサを使用
した演算処理でFIRフィルタのフィルタリング処理を
行なうとすると、フィルタのタップを25タップとした
場合、図4に示すように、18375回の掛け算と足し
算とがそれぞれ必要となる。35タップであれば、25
725回必要となる。
Next, a description will be given of a filtering process executed in the packet generation circuit 11e. That is, the packet generation circuit 11e performs filtering of the 735 data constituting the packet of the net cue signal by an FIR filter through arithmetic processing using a microprocessor. If the filter tap is set to 25 taps, As shown in FIG. 4, 18375 multiplications and additions are required. For 35 taps, 25
725 times.

【0019】また、パケット生成回路11eは、演算を
行なう前に、端子11p,シリアルインターフェース部
11hを介して発生されるシリアルパケットデータを1
0ビットパラレルデータに変更するようにパラレルイン
ターフェース部11gに命令する必要があるので、その
分の処理も必要となる。さらに、パケット生成回路11
eにおいて、マイクロプロセッサで演算処理をリアルタ
イムで行なうとなると、高い演算能力を持つマイクロプ
ロセッサが必要となる。なお、パラレルインターフェー
ス部11gは、端子11oを介して入力されたパラレル
データに対して、パケット生成回路11eにそのまま入
力するようにしている。
Before performing the operation, the packet generation circuit 11e converts the serial packet data generated via the terminal 11p and the serial interface unit 11h into one.
Since it is necessary to instruct the parallel interface unit 11g to change the data to 0-bit parallel data, the corresponding processing is required. Further, the packet generation circuit 11
In e, if the arithmetic processing is performed by the microprocessor in real time, a microprocessor having a high arithmetic capability is required. Note that the parallel interface unit 11g is configured to directly input the parallel data input via the terminal 11o to the packet generation circuit 11e.

【0020】そこで、この発明の実施の形態である上記
パケット生成回路11e内で実行されるフィルタ処理テ
ーブル化アルゴリズムについての一例を図4及び図5を
参照して説明する。
An example of a filter processing table conversion algorithm executed in the packet generation circuit 11e according to the embodiment of the present invention will be described with reference to FIGS.

【0021】すなわち、パケット生成回路11eで生成
されるネットキューのパケットデータは、0,1の2値
で表せることにより、ビット単位でそのパターンをデー
タとして持つことができる。このため、パケット生成回
路11eは、パケットデータ中のビット数単位で取り得
る、全てのパターンに対応した形で予めフィルタ計算し
た数値をテーブルとして持つことができる。例えば、3
5タップのフィルタを構成すると、シリアルデータ8ビ
ット分のフィルタ計算された5つテーブルを持つ。
That is, the packet data of the net queue generated by the packet generation circuit 11e can be represented by binary values of 0 and 1, so that the pattern can be held in bit units as data. For this reason, the packet generation circuit 11e can have, as a table, numerical values that can be obtained in units of bits in the packet data and that have been subjected to filter calculations in advance in a form corresponding to all patterns. For example, 3
When a 5-tap filter is configured, there are five tables in which filters for 8 bits of serial data are calculated.

【0022】各テーブルは、図5に示す範囲で、映像信
号をフィルタ処理した結果を8ビットの全ての取りうる
パターンに対応させて格納している。そして、パケット
生成回路11eは、パケットのシリアルデータに対し、
順次8ビット単位で取りテーブル変換すればフィルタ処
理ができることになる。このアルゴリズムを利用する
と、パケット全体をフィルタ処理735回のテーブル変
換で実行できるので、直接演算する場合に比べて大幅に
処理の回数を減らせることになる。
Each table stores, within the range shown in FIG. 5, the result of filtering the video signal in association with all possible 8-bit patterns. Then, the packet generation circuit 11e converts the serial data of the packet into
Filtering can be performed by sequentially converting the table in units of 8 bits. When this algorithm is used, the entire packet can be executed by the table conversion of 735 times of the filter processing, so that the number of times of the processing can be greatly reduced as compared with the case of directly calculating.

【0023】また、タップ数を増加させると直接演算す
る場合には、それに応じて演算回数が増加するが、テー
ブル変換の場合には、変換のビット数を増加させるだけ
で良いので、テーブルの容量は大きくなっても処理回数
は変わらない。例えば、45タップのフィルタを構成す
る場合は、図4に示すように、テーブルを10ビットの
シリアルデータで構成すれば良い。また、テーブルを作
成する段階では、フィルタ係数の精度はいくらでも取れ
るので、演算精度で問題になるようなことはない。
When the number of taps is increased, the number of operations increases in the case of direct calculation, but in the case of table conversion, only the number of conversion bits needs to be increased. The number of processing does not change even if becomes larger. For example, when configuring a 45-tap filter, the table may be configured with 10-bit serial data as shown in FIG. Further, in the stage of creating the table, the accuracy of the filter coefficient can be obtained as much as possible, so that there is no problem in the calculation accuracy.

【0024】なお、上記テーブル変換処理は、パケット
のシリアルデータに対し、例えば8ビット毎にそのパタ
ーンを検出し、この検出されたパターンに応じたフィル
タ処理結果をテーブルから読み出して、このフィルタ処
理結果に順次変換していくことである。
The above-mentioned table conversion process detects a pattern of the serial data of the packet, for example, every 8 bits, reads a filter processing result corresponding to the detected pattern from the table, and reads the filter processing result. Is to be sequentially converted to

【0025】したがって、上記実施の形態によれば、パ
ケット生成回路11eにおいて、パケットデータを映像
信号の所定のラインに重畳する前に、このパケットデー
タ中でフィルタのタップ数に対応したビット数単位で取
り得る、全てのパターンに応じたフィルタ特性の数値を
テーブルに登録しておき、そして、パケットデータに対
して、タップ数に対応したビット数毎にそのパターンが
検出され、この検出結果に基づいて、テーブルに登録さ
れたフィルタ特性の数値へのテーブル変換処理が順次実
行されることで、フィルタ処理が施される。
Therefore, according to the above embodiment, before the packet data is superimposed on a predetermined line of the video signal in the packet generation circuit 11e, the packet data is divided into bit units corresponding to the number of taps of the filter in the packet data. Possible values of filter characteristics corresponding to all patterns are registered in a table, and the pattern is detected for each bit number corresponding to the number of taps in the packet data, and based on the detection result, The filter processing is performed by sequentially executing the table conversion processing into the numerical values of the filter characteristics registered in the table.

【0026】このため、パケットデータに対して、フィ
ルタ処理におけるたし算、掛け算等の演算処理を施す必
要がないことにより、処理回数を大幅に減らすことがで
き、マイクロプロセッサを利用したリアルタイムの処理
が容易に構築できる。
For this reason, since it is not necessary to perform arithmetic processing such as addition and multiplication in the filter processing on the packet data, the number of times of processing can be greatly reduced, and real-time processing using a microprocessor can be performed. Can be easily constructed.

【0027】また、上記実施の形態におけるテーブル変
換処理を利用すれば、パケットデータに対するフィルタ
処理と、シリアルデータから10ビットのパラレルデー
タへの変換とを同時に実行できる。つまり、テーブル変
換した値をそのままパラレル映像信号としてパケット挿
入回路11bに入力された映像信号の所定のラインに重
畳できる。このため、直接演算のように、演算処理する
前に、シリアルデータをパラレルインタフェース部11
gにてパラレルデータに変換する必要がなくなり、その
分、パラレル生成回路11eにかかる処理負担が軽減さ
れる。
Further, if the table conversion process in the above embodiment is used, the filtering process for packet data and the conversion from serial data to 10-bit parallel data can be performed simultaneously. In other words, the table-converted value can be superimposed as it is as a parallel video signal on a predetermined line of the video signal input to the packet insertion circuit 11b. Therefore, like the direct operation, the serial data is transferred to the parallel interface unit 11 before the operation processing.
g does not need to be converted to parallel data, and the processing load on the parallel generation circuit 11e is reduced accordingly.

【0028】さらに、上記実施の形態では、ネットキュ
ー信号を例に説明しているが、上記テーブル変換処理を
適用すれば、パケットデータが文字多重信号である場合
にも、データ放送信号である場合にも同様に実施できる
ことはもちろんのことである。
Further, in the above-described embodiment, a net cue signal has been described as an example. However, if the above-mentioned table conversion processing is applied, even if the packet data is a character multiplexed signal or a data broadcast signal, It goes without saying that the same operation can be carried out.

【0029】また、上記パケット生成回路11eは、L
ANインターフェース部11f側から供給される制御情
報に基づいて、パケットデータを生成しているが、スイ
ッチ部11rの切り替え制御によって、パケットデータ
を生成するようにしてもよい。さらに、パケット生成回
路11eにおけるフィルタのタップ数に応じたテーブル
の設定、もしくはマイクロプロセッサの処理動作は、L
ANインターフェース部11f側から供給される制御情
報、もしくはスイッチ部11rの切り替え制御により行
なわれるようにしてもよい。
Further, the packet generation circuit 11 e
Although the packet data is generated based on the control information supplied from the AN interface unit 11f side, the packet data may be generated by controlling the switching of the switch unit 11r. Further, the setting of the table according to the number of taps of the filter in the packet generation circuit 11e or the processing operation of the microprocessor is L
Control information supplied from the AN interface unit 11f side or switching control of the switch unit 11r may be performed.

【0030】なお、この発明は、上記実施の形態に必ず
しも限定されるものではなく、その他この発明の要旨を
逸脱しない範囲で種々変形して実施できることはもちろ
んのことである。
It should be noted that the present invention is not necessarily limited to the above-described embodiment, and it goes without saying that various modifications can be made without departing from the spirit of the present invention.

【0031】[0031]

【発明の効果】以上詳述したようにこの発明によれば、
パケット信号にフィルタ処理を行なう際に、演算処理回
数を大幅に減らすことができ、リアルタイム処理が実現
可能な波形整形フィルタ処理装置及び方法を提供するこ
とができる。
As described in detail above, according to the present invention,
It is possible to provide a waveform shaping filter processing apparatus and method that can greatly reduce the number of arithmetic processing times and perform real-time processing when performing filter processing on a packet signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明に係る波形整形フィルタ処理装置の一
実施の形態が適用されるネットキュー重畳装置を示すブ
ロック構成図。
FIG. 1 is a block diagram showing a net cue superimposing device to which an embodiment of a waveform shaping filter processing device according to the present invention is applied;

【図2】同実施の形態におけるネットキュー信号のパケ
ット構成の一例を示す図。
FIG. 2 is a diagram showing an example of a packet configuration of a net queue signal according to the embodiment.

【図3】同実施の形態におけるネットキュー信号を10
ビットのコンポジット映像信号で表した図。
FIG. 3 shows a case where the net cue signal in the embodiment is 10
The figure represented by the composite video signal of bits.

【図4】同実施の形態のネットキュー信号におけるフィ
ルタのタップ数に対応した演算回数及びテーブル変換回
数を示すテーブル。
FIG. 4 is a table showing the number of operations and the number of table conversions corresponding to the number of filter taps in the net cue signal according to the embodiment;

【図5】同実施の形態のネットキュー信号に対するテー
ブルの演算範囲を示す図。
FIG. 5 is a diagram showing a calculation range of a table for a net cue signal according to the embodiment;

【符号の説明】[Explanation of symbols]

11…ネットキュー重畳装置、 11a…シリアル/パラレル変換器11a、 11b…パケット挿入回路、 11c…パラレル/シリアル変換器、 11d…D/A変換器、 11e…パケット生成回路、 11f…LANインタフェース部、 11g…パラレルインターフェース部、 11h…シリアルインターフェース部。 11: Net queue superimposing device, 11a: Serial / parallel converter 11a, 11b: Packet insertion circuit, 11c: Parallel / serial converter, 11d: D / A converter, 11e: Packet generation circuit, 11f: LAN interface unit, 11g: Parallel interface unit, 11h: Serial interface unit.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 パケット先頭に特定のパターンを有する
パケット信号を生成する装置であって、このパケット信
号を映像信号の所定のラインに重畳する前段階で用いら
れるとき、 前記パケット信号中で予め決められたデータ量内で取り
得る、全てのパターンに対応するフィルタ特性の数値を
登録しておくテーブルと、 前記パケット信号に対し、前記データ量毎にそのパター
ンを検出し、この検出結果に基づいて前記テーブルに登
録されたフィルタ特性の数値へのテーブル変換処理を順
次実行することで、前記パケット信号にフィルタ処理を
施すフィルタ処理手段とを具備してなることを特徴とす
る波形整形フィルタ処理装置。
1. An apparatus for generating a packet signal having a specific pattern at the head of a packet, wherein the apparatus is used in a stage before superimposing the packet signal on a predetermined line of a video signal, wherein the apparatus determines a packet signal in advance in the packet signal. A table in which numerical values of filter characteristics corresponding to all patterns that can be taken within the set data amount are registered. For the packet signal, the pattern is detected for each data amount, and based on the detection result, A waveform shaping filter processing apparatus, comprising: a filter processing unit that sequentially performs a table conversion process into a numerical value of a filter characteristic registered in the table, thereby performing a filtering process on the packet signal.
【請求項2】 前記テーブルは、フィルタのタップ数に
対応した前記パケット信号中のビット数単位で取り得
る、全てのパターンに対応するフィルタ特性の数値を登
録しており、 前記フィルタ処理手段は、前記パケット信号に対し、前
記ビット数毎にそれぞれパターンを検出し、この検出結
果に基づいて前記テーブルに登録されたフィルタ特性の
数値へのテーブル変換処理をパケット全体にわたって行
なう手段を有してなることを特徴とする請求項1記載の
波形整形フィルタ処理装置。
2. The table registers, in units of bits in the packet signal corresponding to the number of taps of a filter, numerical values of filter characteristics corresponding to all patterns, the filter processing unit comprising: Means for detecting a pattern for each of the number of bits of the packet signal, and performing a table conversion process on the entire packet based on the detection result into numerical values of the filter characteristics registered in the table. The waveform shaping filter processing device according to claim 1, wherein:
【請求項3】 前記パケット信号は、ネットキュー信号
であることを特徴とする請求項1記載の波形整形フィル
タ処理装置。
3. The waveform shaping filter processing device according to claim 1, wherein said packet signal is a net cue signal.
【請求項4】 前記パケット信号は、文字多重信号であ
ることを特徴とする請求項1記載の波形整形フィルタ処
理装置。
4. The waveform shaping filter processing device according to claim 1, wherein said packet signal is a character multiplexed signal.
【請求項5】 前記パケット信号は、データ放送信号で
あることを特徴とする請求項1記載の波形整形フィルタ
処理装置。
5. The waveform shaping filter processing device according to claim 1, wherein said packet signal is a data broadcast signal.
【請求項6】 パケット先頭に特定のパターンを有する
パケット信号を生成する装置に適用され、このパケット
信号を映像信号の所定のラインに重畳する前段階の状態
で、前記パケット信号中で予め決められたデータ量内で
取り得る、全てのパターンに対応するフィルタ特性の数
値を登録しておくテーブルを備えた場合に、 前記パケット信号に対し、前記データ量毎にそのパター
ンを検出し、この検出結果に基づいて前記テーブルに登
録されたフィルタ特性の数値へのテーブル変換処理を順
次実行することで、前記パケット信号にフィルタ処理を
施すようにしたことを特徴とする波形整形フィルタ処理
方法。
6. The present invention is applied to an apparatus for generating a packet signal having a specific pattern at the head of a packet, and is determined in advance in the packet signal in a state before the packet signal is superimposed on a predetermined line of a video signal. In the case where a table for registering the numerical values of the filter characteristics corresponding to all the patterns that can be taken within the data amount provided is provided, for the packet signal, the pattern is detected for each data amount, and the detection result A waveform shaping filter processing method characterized in that a filter process is performed on the packet signal by sequentially executing a table conversion process into a numerical value of a filter characteristic registered in the table based on the above.
【請求項7】 前記テーブルは、フィルタのタップ数に
対応した前記パケット信号のビット数単位で取り得る、
全てのパターンに対応するフィルタ特性の数値を登録し
ておき、 この場合、パケット信号に対し、前記ビット数毎にその
パターンを検出し、この検出結果に基づいて前記テーブ
ルに登録されたフィルタ特性の数値へのテーブル変換処
理をパケット全体にわたって行なうようにしたことを特
徴とする請求項6記載の波形整形フィルタ処理方法。
7. The table may be obtained in units of the number of bits of the packet signal corresponding to the number of taps of a filter.
The numerical values of the filter characteristics corresponding to all the patterns are registered. In this case, the pattern is detected for each of the bit numbers with respect to the packet signal, and the filter characteristics registered in the table are registered based on the detection result. 7. The waveform shaping filter processing method according to claim 6, wherein the table conversion processing into numerical values is performed over the entire packet.
【請求項8】 前記パケット信号は、ネットキュー信
号、文字多重信号及びデータ放送信号のうちのいずれか
一方であることを特徴とする請求項6記載の波形整形フ
ィルタ処理方法。
8. The waveform shaping filter processing method according to claim 6, wherein the packet signal is one of a net cue signal, a character multiplex signal, and a data broadcast signal.
JP506598A 1998-01-13 1998-01-13 Waveform shaping filter processor and its processing method Pending JPH11205088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP506598A JPH11205088A (en) 1998-01-13 1998-01-13 Waveform shaping filter processor and its processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP506598A JPH11205088A (en) 1998-01-13 1998-01-13 Waveform shaping filter processor and its processing method

Publications (1)

Publication Number Publication Date
JPH11205088A true JPH11205088A (en) 1999-07-30

Family

ID=11600997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP506598A Pending JPH11205088A (en) 1998-01-13 1998-01-13 Waveform shaping filter processor and its processing method

Country Status (1)

Country Link
JP (1) JPH11205088A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051714B1 (en) * 2011-02-11 2011-07-26 삼성탈레스 주식회사 Apparatus for shaping filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051714B1 (en) * 2011-02-11 2011-07-26 삼성탈레스 주식회사 Apparatus for shaping filter

Similar Documents

Publication Publication Date Title
JPH11205088A (en) Waveform shaping filter processor and its processing method
EP0766386A2 (en) Apparatus for reducing quantization distortion
JPH01227740A (en) System for removing power frequency noise for electrocardiograph signal
JP3272865B2 (en) A / D conversion method for power system digital protection controller
JP3119624B2 (en) Noise removing device, noise removing method, and recording medium
JPS61159826A (en) Digital-to-analaog converter
JPH0884048A (en) Sampling rate converter
JP2760756B2 (en) Digital filter
JPH11191724A (en) Frequency converting device
JPS6046126A (en) A/d converting circuit
JPH06204798A (en) System for interpolating asynchronous sampling frequency conversion
JP3028689B2 (en) A / D converter
JP3316426B2 (en) Serial data communication circuit
JP2585732B2 (en) Edge enhancement processing circuit
JPH07110652A (en) Noise removing method of input/output device of programmble controller
JPH083065Y2 (en) Digital filter system
JPS62183627A (en) Processing system for digital data
JPH0145254B2 (en)
JPS61121532A (en) Deglitch circuit
JP2000101430A (en) Noise-removing circuit
JP2844971B2 (en) Digital code processing system
JPH052469A (en) Arithmetic circuit for variable-length word-length
JP2913648B2 (en) Infinite impulse response digital filter
JPH04172825A (en) Analog/digital converting system
JPS63224481A (en) Digital data processor