JPH11204945A - Multilayer wiring board - Google Patents

Multilayer wiring board

Info

Publication number
JPH11204945A
JPH11204945A JP10004038A JP403898A JPH11204945A JP H11204945 A JPH11204945 A JP H11204945A JP 10004038 A JP10004038 A JP 10004038A JP 403898 A JP403898 A JP 403898A JP H11204945 A JPH11204945 A JP H11204945A
Authority
JP
Japan
Prior art keywords
layer
power supply
wiring board
multilayer wiring
ground layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10004038A
Other languages
Japanese (ja)
Other versions
JP2937978B2 (en
Inventor
Makoto Matsuno
誠 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niigata Fuji Xerox Manufacturing Co Ltd
Original Assignee
Niigata Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Fuji Xerox Manufacturing Co Ltd filed Critical Niigata Fuji Xerox Manufacturing Co Ltd
Priority to JP10004038A priority Critical patent/JP2937978B2/en
Publication of JPH11204945A publication Critical patent/JPH11204945A/en
Application granted granted Critical
Publication of JP2937978B2 publication Critical patent/JP2937978B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To secure electric connection between a ground layer and a power supply layer by arranging a capacitor within an optimal range for ensuring a continuous flow of a feedback current for each through hole. SOLUTION: In a multilayer wiring board having a power supply layer 15 and a ground layer 14 with through holes formed through the power supply layer 15 and ground layer 14, an interlayer dielectric 24 is provided between the power supply layer 15 and ground layer 14 for each of non-connection through holes 20 and 21 which do not contact the power supply layer 15 and ground layer 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層配線基板に関
し、特にコンデンサ部品を介して放射ノイズを軽減する
多層配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board, and more particularly to a multilayer wiring board for reducing radiation noise via a capacitor component.

【0002】[0002]

【従来の技術】従来、電源層およびグランド層を備えた
複数の層構造を持つ多層配線基板が知られている。
2. Description of the Related Art Hitherto, a multilayer wiring board having a plurality of layers including a power supply layer and a ground layer has been known.

【0003】図6は、従来の多層配線基板の一部破断し
た斜視図である。図7は、図6の多層配線基板において
生ずる帰路電流の分布図である。
FIG. 6 is a partially broken perspective view of a conventional multilayer wiring board. FIG. 7 is a distribution diagram of the return current generated in the multilayer wiring board of FIG.

【0004】図6に示すように、多層配線基板1は、配
線層2aと配線層2bの間に、上下両側を層間絶縁体3
に挟まれたグランド層4と電源層5を有している。配線
層2aには、実装された二個のIC6a、6bの配線パ
ターン7aが設けられ、各配線パターン7aは、グラン
ド層4および電源層5を貫通する各スルーホール8aを
介して、配線層2bに設けられた配線パターン7bに接
続されている。
As shown in FIG. 6, a multilayer wiring board 1 has an interlayer insulator 3 between upper and lower sides between a wiring layer 2a and a wiring layer 2b.
And a power supply layer 5 sandwiched between them. The wiring layer 2a is provided with wiring patterns 7a of the two mounted ICs 6a and 6b. Each wiring pattern 7a is connected to the wiring layer 2b through each through hole 8a penetrating the ground layer 4 and the power supply layer 5. Is connected to the wiring pattern 7b provided in the first wiring pattern.

【0005】この多層配線基板1には、グランド層4お
よび電源層5に接続しない上記スルーホール8aの他、
グランド層4にのみ接続するスルーホール8b、電源層
5にのみ接続するスルーホール8cが設けられている。
また、配線層2a上には、両スルーホール8b、8cと
配線パターン7cで接続されたコンデンサ9が設置され
ている。
The multilayer wiring board 1 includes, in addition to the through holes 8a not connected to the ground layer 4 and the power supply layer 5,
A through hole 8b connected only to the ground layer 4 and a through hole 8c connected only to the power supply layer 5 are provided.
On the wiring layer 2a, a capacitor 9 connected to both through holes 8b and 8c by a wiring pattern 7c is provided.

【0006】上記配線方法は、多層配線基板において実
際に数多く用いられており、このような場合、例えばI
C6aからIC6bに電流が流れると、配線層2a上の
配線パターン7aの帰路電流はグランド層4を通り、配
線層2b上の配線パターン7bの帰路電流は電源層5を
通る。この帰路電流の流れの分布は次式から求められ
る。
[0006] The above-mentioned wiring method is actually used in many cases in a multilayer wiring board.
When a current flows from C6a to IC 6b, the return current of wiring pattern 7a on wiring layer 2a passes through ground layer 4, and the return current of wiring pattern 7b on wiring layer 2b passes through power supply layer 5. The distribution of the return current flow is obtained from the following equation.

【0007】[0007]

【数1】 (Equation 1)

【0008】この式1により、例えば、配線層2aとグ
ランド層4の間の層間絶縁体3の厚さを0.3mmとす
ると、帰路電流の流れは図7に示すように分布し、帰路
電流Ixは、各配線パターン7a、7bの真下を中心に
ほぼ±2〜3mmの範囲xに集中して流れることが分か
る。
According to this equation 1, if the thickness of the interlayer insulator 3 between the wiring layer 2a and the ground layer 4 is 0.3 mm, the flow of the return current is distributed as shown in FIG. It can be seen that Ix flows concentratedly in a range x of approximately ± 2 to 3 mm centering directly below each of the wiring patterns 7a and 7b.

【0009】ところで、グランド層4および電源層5
は、スルーホール8aの形成部分で両配線パターン7
a、7bに接続されていないことから、帰路電流の流れ
が両層4,5間で連続せず、同一層上で配線されている
場合に比べ放射ノイズが増大してしまう。この放射ノイ
ズ増大への対策として、スルーホール8aの近くのグラ
ンド層4と電源層5の間にコンデンサを介在させ両層
4、5を交流的に接続することにより、帰路電流の流れ
を連続させて放射ノイズを抑える方法がある。この場
合、帰路電流Ixの流れる範囲x内にコンデンサを配置
しないと上記効果を十分に得ることができない。
The ground layer 4 and the power supply layer 5
Means that both wiring patterns 7 are formed at the portions where the through holes 8a are formed.
Since they are not connected to a and 7b, the flow of the return current is not continuous between the layers 4 and 5, and the radiation noise increases as compared with the case where wiring is performed on the same layer. As a countermeasure against this increase in radiation noise, a capacitor is interposed between the ground layer 4 and the power supply layer 5 near the through hole 8a and the layers 4 and 5 are connected in an alternating manner, so that the flow of the return current is continued. There is a method to suppress radiation noise. In this case, the above effect cannot be sufficiently obtained unless a capacitor is arranged within the range x in which the return current Ix flows.

【0010】放射ノイズを抑えるために、スルーホール
8aの近傍にコンデンサを配置する場合、例えばコンデ
ンサ9を設置した場合と同様に、コンデンサを配置する
ための実装面積が必要となるが、実際の多層配線基板1
において、グランド層4と電源層5に接続しないスルー
ホール8aの全てに同様にコンデンサを配置すること
は、大幅な実装面積および部品の増加をもたらすことか
ら困難である。また、近年、多層配線基板1にあっては
高密度実装化が進んだため、コンデンサを配置できたと
しても帰路電流の流れる範囲内にその配置場所を確保で
きるとは限らない。
When a capacitor is arranged near the through hole 8a in order to suppress radiation noise, a mounting area for arranging the capacitor is required as in the case where the capacitor 9 is installed. Wiring board 1
In this case, it is difficult to similarly arrange capacitors in all of the through holes 8a not connected to the ground layer 4 and the power supply layer 5 because a large mounting area and components are required. Further, in recent years, the high-density mounting of the multilayer wiring board 1 has been advanced, so that even if a capacitor can be arranged, it is not always possible to secure an arrangement place within a range in which a return current flows.

【0011】そこで、基板を構成する層内にコンデンサ
の機能を備えた配線基板がいくつか提案されている。
In view of the above, several wiring boards having a capacitor function in a layer constituting the board have been proposed.

【0012】例えば、特開昭58−158996号公報
に開示された多層印刷配線板は、同一層内に絶縁体層
と誘電体層を並設すると共に表裏面に導体層を設け、特
開昭59−89003号公報に開示された厚膜多層回
路およびその製造方法は、絶縁体層内の一部に誘電体部
分とこの誘電体を挟む電極を設け、特開平2−9899
6号公報に開示された多層基板は、基板層(ポリイミ
ド層)の一部に誘電体薄膜とこの誘電体薄膜を複数層に
挟む導電性薄膜を設けている。
For example, in a multilayer printed wiring board disclosed in Japanese Patent Application Laid-Open No. 58-158996, an insulating layer and a dielectric layer are provided side by side in the same layer, and a conductor layer is provided on the front and back surfaces. Japanese Patent Application Laid-Open No. 2-9899 discloses a thick-film multilayer circuit and a method for manufacturing the same disclosed in Japanese Patent Application Laid-Open No. 59-89003, in which a dielectric portion and an electrode sandwiching the dielectric are provided in a part of an insulator layer.
In the multilayer substrate disclosed in Japanese Patent Application Publication No. 6 (1994), a dielectric thin film and a conductive thin film sandwiching the dielectric thin film in a plurality of layers are provided on a part of the substrate layer (polyimide layer).

【0013】また、特開平3−209795号公報に開
示された多層プリント基板は、内層プリント基板の一
部に導体層とこの導体層間に設けられた誘電体として作
用するセラミックとが設けられ、特開平7−14287
1号公報に開示されたプリント基板は、層間絶縁材の
ガラスエポキシを挟む電源層に接続されたパターンおよ
びグランド層に接続されたパターンを設けている。
The multilayer printed circuit board disclosed in Japanese Patent Application Laid-Open No. 3-209975 has a conductor layer and a ceramic provided as a dielectric between the conductor layers provided on a part of an inner layer printed circuit board. Kaihei 7-14287
The printed circuit board disclosed in Japanese Patent No. 1 has a pattern connected to a power supply layer sandwiching glass epoxy as an interlayer insulating material and a pattern connected to a ground layer.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、多層
配線基板においては、スルーホールの周囲を囲む絶縁体
を介すことによりスルーホールから離れて誘電体が配置
され、厚膜多層回路およびその製造方法においては、
誘電体をスルーホールの周囲に配置せず、多層基板に
おいては、誘電体薄膜と導電性薄膜が隣接する両スルー
ホールを内部に取り込んで配置され、多層プリント基
板においては、導体層とセラミックが隣接する両スルー
ホールの間に配置され、プリント基板は、ガラスエポ
キシと両パターンが隣接する両スルーホールの間に配置
されている。
However, in a multilayer wiring board, a dielectric is disposed away from the through-hole by interposing an insulator surrounding the periphery of the through-hole. Is
Dielectrics are not placed around the through-holes.In a multilayer board, a dielectric thin film and a conductive thin film are placed by taking both adjacent through-holes inside.In a multilayer printed board, a conductor layer and a ceramic are adjacent. The printed circuit board is disposed between the through-holes where the glass epoxy and the two patterns are adjacent to each other.

【0015】即ち、上記各従来例においては、各スルー
ホール毎に帰路電流の流れを連続させるための最適範囲
内にコンデンサを配置することができず、グランド層と
電源層の間の電気的接続を確保して放射ノイズを抑える
ための効果的なコンデンサ機能を得ることができない。
That is, in each of the above-mentioned conventional examples, the capacitor cannot be arranged within the optimum range for continuing the return current flow for each through hole, and the electrical connection between the ground layer and the power supply layer is not possible. Therefore, it is not possible to obtain an effective capacitor function for suppressing radiation noise.

【0016】本発明の目的は、各スルーホール毎に帰路
電流の流れを連続させるための最適範囲内にコンデンサ
を配置して、グランド層と電源層の間の電気的接続を確
保することができる多層配線基板を提供することであ
る。
An object of the present invention is to provide a capacitor within an optimum range for continuing the flow of return current for each through hole, thereby ensuring electrical connection between the ground layer and the power supply layer. It is to provide a multilayer wiring board.

【0017】[0017]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る多層配線基板は、電源層およびグラン
ド層を備え、前記電源層および前記グランド層を貫通す
るスルーホールが開けられた多層配線基板において、前
記電源層および前記グランド層と接触しない非接続スル
ーホール毎の前記電源層と前記グランド層の間に、誘電
体層を設けたことを特徴としている。
In order to achieve the above object, a multilayer wiring board according to the present invention comprises a power supply layer and a ground layer, and has a through-hole penetrating the power supply layer and the ground layer. In the wiring board, a dielectric layer is provided between the power supply layer and the ground layer for each non-connection through hole that does not contact the power supply layer and the ground layer.

【0018】上記構成を有することにより、グランド層
と電源層に挟み込まれた誘電体層が非接続スルーホール
毎に個別のコンデンサとして機能する。これにより、多
層配線基板の表面上にコンデンサ部品を実装しなくて
も、非接続スルーホール毎にコンデンサを備えて放射ノ
イズを抑えることができる。
With the above configuration, the dielectric layer sandwiched between the ground layer and the power supply layer functions as an individual capacitor for each unconnected through hole. This makes it possible to suppress radiation noise by providing a capacitor for each non-connected through-hole, without mounting a capacitor component on the surface of the multilayer wiring board.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0020】図1は、本発明の実施の形態に係る多層配
線基板の一部破断した斜視図である。図1に示すよう
に、多層配線基板10は、表面の配線層11と裏面の配
線層12の間に、上下両側を層間絶縁体13に挟まれた
グランド層14と電源層15を有する4層に形成されて
いる。配線層11には、実装された二個のIC16、1
7の各配線パターン18、19が設けられ、各配線パタ
ーン18、19は、グランド層14および電源層15を
貫通する各スルーホール(非接続スルーホール)20,
21を介して、配線層12に設けられた配線パターン2
2に接続されている。各スルーホール20,21とグラ
ンド層14および電源層15との間には、クリアランス
23が設けられ、各スルーホール20,21とグランド
層14および電源層15は接続されない。
FIG. 1 is a partially broken perspective view of a multilayer wiring board according to an embodiment of the present invention. As shown in FIG. 1, a multilayer wiring board 10 has a four-layer structure having a ground layer 14 and a power supply layer 15 sandwiched between upper and lower sides by an interlayer insulator 13 between a front wiring layer 11 and a back wiring layer 12. Is formed. In the wiring layer 11, two mounted ICs 16, 1
7 are provided, and each wiring pattern 18, 19 is provided with a through hole (non-connection through hole) 20, which penetrates the ground layer 14 and the power supply layer 15.
21, the wiring pattern 2 provided on the wiring layer 12
2 are connected. A clearance 23 is provided between each of the through holes 20, 21 and the ground layer 14 and the power supply layer 15, and the through holes 20, 21 and the ground layer 14 and the power supply layer 15 are not connected.

【0021】また、グランド層14と電源層15の間の
層間絶縁体13には、各スルーホール20,21毎に、
各スルーホール20,21に隣接する所定範囲を占める
層間誘電体24が設けられている。この層間誘電体24
は、各スルーホール20,21の周囲に、クリアランス
23を内包するようにクリアランス23より大きな形状
(ここでは円環状)に形成される。従って、全ての層を
貫通する各スルーホール20,21の周辺には、グラン
ド層14と電源層15の間に挟み込まれた層間誘電体2
4によりコンデンサが形成されることになる。
In the interlayer insulator 13 between the ground layer 14 and the power supply layer 15,
An interlayer dielectric 24 occupying a predetermined range adjacent to each of the through holes 20 and 21 is provided. This interlayer dielectric 24
Are formed around the through holes 20 and 21 in a shape (in this case, an annular shape) larger than the clearance 23 so as to include the clearance 23. Therefore, around the through holes 20 and 21 penetrating all the layers, the interlayer dielectric 2 sandwiched between the ground layer 14 and the power supply layer 15 is provided.
4 forms a capacitor.

【0022】この層間誘電体24を層間絶縁体13に設
けた多層配線基板10の製造方法の一例を、以下に説明
する。
An example of a method for manufacturing the multilayer wiring board 10 in which the interlayer dielectric 24 is provided on the interlayer insulator 13 will be described below.

【0023】図2は、図1の多層配線基板の製造工程の
一例を示す断面図である。図2に示すように、先ず、上
層を構成する両面基板25と、下層を構成する両面基板
26と、これら両面基板25,26に挟まれた中間層と
なる層間絶縁体13を構成する絶縁体27を形成し、絶
縁体27の層間誘電体24を設けたい領域に必要な数の
挿入孔(図中では1個)を開け、その挿入口に所望の比
誘電率の誘電体材料28を挿入する((a)参照)。両
面基板25には、上面の配線層29にスルーホール用の
パッド30が、下面にグランド層14がそれぞれ設けら
れ、両面基板26には、上面に電源層15が、下面の配
線層31にスルーホール用のパッド30がそれぞれ設け
られる。
FIG. 2 is a sectional view showing an example of a manufacturing process of the multilayer wiring board of FIG. As shown in FIG. 2, first, a double-sided board 25 constituting an upper layer, a double-sided board 26 constituting a lower layer, and an insulator constituting an interlayer insulator 13 serving as an intermediate layer sandwiched between these double-sided boards 25 and 26. 27, a required number of insertion holes (one in the figure) are formed in a region of the insulator 27 where the interlayer dielectric 24 is to be provided, and a dielectric material 28 having a desired relative permittivity is inserted into the insertion hole. (See (a)). The double-sided substrate 25 is provided with through-hole pads 30 on the upper wiring layer 29 and the ground layer 14 on the lower surface. The double-sided substrate 26 has the power supply layer 15 on the upper surface and the through-hole on the lower wiring layer 31. Hole pads 30 are provided.

【0024】以降の工程は、通常の多層配線基板の製造
工法と同様であり、次に、両面基板25と両面基板26
の間に、誘電体材料28が一部に組み込まれた絶縁体2
7を挟み込んで張り合わせプレスした後((b)参
照)、両パッド30を両端として、誘電体材料28のほ
ぼ中央を通りこれら両面基板25,26と絶縁体27を
貫通するスルーホール用の丸孔32を開け、その後、丸
孔32のメッキ処理を行う((c)参照)。
The subsequent steps are the same as those in the ordinary method of manufacturing a multilayer wiring board.
Insulator 2 in which dielectric material 28 is partially incorporated
7 and sandwich-pressed (see (b)), a round hole for a through-hole penetrating through these double-sided substrates 25 and 26 and the insulator 27 with the both pads 30 at both ends and substantially through the center of the dielectric material 28. Then, a plating process is performed on the round hole 32 (see (c)).

【0025】この結果、各スルーホール20,21の周
囲のグランド層14と電源層15の間に層間誘電体24
を設けた多層配線基板10を製造することができる(図
1参照)。なお、上述した(a)の工程で、複数個開け
た各挿入孔に対し比誘電率の異なる誘電体を別々に挿入
すれば、複数のスルーホール毎に別々のコンデンサ値を
持たせた多層配線基板を製造することができる。
As a result, an interlayer dielectric 24 is provided between the ground layer 14 and the power supply layer 15 around each through hole 20, 21.
Can be manufactured (see FIG. 1). In the above-mentioned step (a), if a dielectric having a different relative dielectric constant is separately inserted into each of the plurality of inserted holes, a multilayer wiring having different capacitor values for each of the plurality of through holes is provided. A substrate can be manufactured.

【0026】上記コンデンサの静電容量は次式から求め
られる。 C=Kεs/h 式2 ここで、C:静電容量[pF]、K:比例定数(0.0
884)、ε:比誘電率、s:誘電体に対するグランド
層、電源層の面積、h:誘電体の厚さ、である。
The capacitance of the above capacitor is obtained from the following equation. C = Kεs / h Equation 2 where C: capacitance [pF], K: proportional constant (0.0
884), ε: relative permittivity, s: area of the ground layer and power supply layer with respect to the dielectric, and h: thickness of the dielectric.

【0027】従って、比誘電率ε、誘電体に対するグラ
ンド層、電源層の面積sを調整することで、静電容量を
任意の値に調整することが可能である。
Therefore, by adjusting the relative permittivity ε and the area s of the ground layer and the power supply layer with respect to the dielectric, the capacitance can be adjusted to an arbitrary value.

【0028】上記構成を有する多層配線基板10に設け
られる層間誘電体24の一例を以下に示す。
An example of the interlayer dielectric 24 provided on the multilayer wiring board 10 having the above configuration will be described below.

【0029】図3は、図1のスルーホール周辺部分を上
方から見た説明図である。図3に示すように、スルーホ
ール20の周囲のグランド層14と電源層15の間に設
けられた層間誘電体24は、クリアランス23の径より
大きい径を有し、グランド層14の配線パターン18の
帰路電流が流れる範囲aの一部、および電源層15の配
線パターン19の帰路電流が流れる範囲bの一部に、そ
れぞれ重なるように配置される。
FIG. 3 is an explanatory diagram of the periphery of the through hole of FIG. 1 as viewed from above. As shown in FIG. 3, the interlayer dielectric 24 provided between the ground layer 14 and the power supply layer 15 around the through hole 20 has a diameter larger than the diameter of the clearance 23, and And a part of a range b of the wiring pattern 19 of the power supply layer 15 where the return current flows.

【0030】配線層11とグランド層14の間および電
源層15と配線層12の間の各層間絶縁体13の厚みを
0.3mm、グランド層14と電源層15間の層間絶縁
体13の厚みを0.4mm、クリアランス23の径を
1.1mmとした場合、式1より求めた配線パターンの
帰路電流の分布(図7参照)に見るように、帰路電流I
xは配線パターンの真下を中心にほぼ±2〜3mmの範
囲xに集中して流れることから、層間誘電体24の径
は、帰路電流範囲の±2mmに合わせて4mmとする。
The thickness of each interlayer insulator 13 between wiring layer 11 and ground layer 14 and between power supply layer 15 and wiring layer 12 is 0.3 mm, and the thickness of interlayer insulator 13 between ground layer 14 and power supply layer 15 is 0.3 mm. Is 0.4 mm and the diameter of the clearance 23 is 1.1 mm, as seen from the return current distribution of the wiring pattern obtained from Equation 1 (see FIG. 7).
Since x flows intensively in a range x of approximately ± 2 to 3 mm centered directly below the wiring pattern, the diameter of the interlayer dielectric 24 is set to 4 mm in accordance with the return current range of ± 2 mm.

【0031】誘電体の材質は、その配線パターンの放射
ノイズ帯域によって適した静電容量値になるものを用い
ればよく、例えば、30MHz〜300MHz帯域の放
射ノイズを取り除くには、10000pFのコンデンサ
を用いることが知られているので、10000pFにな
るような誘電体材料を求める。
As the material of the dielectric, a material having an appropriate capacitance value according to the radiation noise band of the wiring pattern may be used. For example, a capacitor of 10,000 pF is used to remove the radiation noise in the 30 MHz to 300 MHz band. Therefore, a dielectric material having 10,000 pF is required.

【0032】静電容量は、式2より、The capacitance is expressed by the following equation (2).

【0033】[0033]

【数2】 (Equation 2)

【0034】よって、比誘電率が3900位の誘電体材
質を用いればよい。比誘電率が1500〜6000の材
質としては、例えばチタン酸バリュウムがある。なお、
静電容量は、ある比誘電率の誘電体材質に対し、グラン
ド層14、電源層15の誘電体面積sを変更することに
より、任意の値に調整することができる。
Therefore, a dielectric material having a relative dielectric constant of about 3900 may be used. Examples of the material having a relative dielectric constant of 1500 to 6000 include barium titanate. In addition,
The capacitance can be adjusted to an arbitrary value by changing the dielectric area s of the ground layer 14 and the power supply layer 15 for a dielectric material having a certain relative permittivity.

【0035】次に、本発明を6層からなる多層配線基板
に適用した場合を示す。
Next, the case where the present invention is applied to a multilayer wiring board having six layers will be described.

【0036】図4は、本発明の他の実施の形態に係る多
層配線基板の例の一部破断した斜視図である。図4に示
すように、多層配線基板40は、グランド層14と電源
層15の間に、それぞれ層間絶縁体13に挟まれた2層
の配線層41を有し、全体で6層構造からなる他は、上
記多層配線基板10と同様の構成を有している。
FIG. 4 is a partially broken perspective view of an example of a multilayer wiring board according to another embodiment of the present invention. As shown in FIG. 4, the multilayer wiring board 40 has two wiring layers 41 sandwiched between the interlayer insulators 13 between the ground layer 14 and the power supply layer 15, and has a six-layer structure as a whole. Other components have the same configuration as that of the multilayer wiring board 10.

【0037】ここで、各層間絶縁体13の厚みを0.2
mm、クリアランス23の径を1.1mm、層間誘電体
の径を4mmとした場合、誘電体材質は、式2より、
Here, the thickness of each interlayer insulator 13 is set to 0.2
mm, the diameter of the clearance 23 is 1.1 mm, and the diameter of the interlayer dielectric is 4 mm.

【0038】[0038]

【数3】 (Equation 3)

【0039】よって、チタン酸バリュウムを用いればよ
い。
Therefore, barium titanate may be used.

【0040】次に、本発明を複数のスルーホール毎に別
々のコンデンサ値を持たせた多層配線基板に適用した場
合を示す。
Next, a case where the present invention is applied to a multilayer wiring board having different capacitor values for a plurality of through holes will be described.

【0041】図5は、本発明の更に他の実施の形態に係
る多層配線基板の例の一部破断した斜視図である。図5
に示すように、多層配線基板50は、スルーホール20
が配線層12の配線パターン51に、スルーホール21
が配線層12の配線パターン52に、それぞれ個別に接
続されており、個々のスルーホール20,21毎に別々
の層間誘電体53,54が設けられている他は、上記多
層配線基板10と同様の構成を有している。
FIG. 5 is a partially broken perspective view of an example of a multilayer wiring board according to still another embodiment of the present invention. FIG.
As shown in FIG.
Are formed in the wiring pattern 51 of the wiring layer 12 by the through holes 21.
Is connected to the wiring pattern 52 of the wiring layer 12 individually, and the same as the above-mentioned multilayer wiring board 10 except that separate interlayer dielectrics 53 and 54 are provided for the individual through holes 20 and 21 respectively. It has the configuration of

【0042】ここで、配線層11とグランド層14およ
び配線層12と電源層15の間の各層間絶縁体13の厚
みを0.3mm、グランド層14と電源層15の間の層
間絶縁体13の厚みを0.4mm、クリアランス23の
径を1.1mm、層間誘電体53,54の径を4mmと
する。
Here, the thickness of each interlayer insulator 13 between the wiring layer 11 and the ground layer 14 and between the wiring layer 12 and the power supply layer 15 is 0.3 mm, and the thickness of the interlayer insulator 13 between the ground layer 14 and the power supply layer 15 is set. Is 0.4 mm, the diameter of the clearance 23 is 1.1 mm, and the diameter of the interlayer dielectrics 53 and 54 is 4 mm.

【0043】配線パターン51の放射ノイズ帯域が30
〜300MHz、配線パターン52の放射ノイズ帯域が
700MHz以上とした場合、配線パターン51へは1
0000pF、配線パターン52へは100pFのコン
デンサを用いれば放射ノイズを低減できることが知られ
ている。
The radiation noise band of the wiring pattern 51 is 30
When the radiation noise band of the wiring pattern 52 is set to 700 MHz or more,
It is known that radiation noise can be reduced by using a capacitor of 0000 pF and 100 pF for the wiring pattern 52.

【0044】従って、配線パターン51のスルーホール
20の周囲に設ける層間誘電体53、及び配線パターン
52のスルーホール21の周囲に設ける層間誘電体54
のそれぞれの材質は、式2より、
Accordingly, an interlayer dielectric 53 provided around the through hole 20 of the wiring pattern 51 and an interlayer dielectric 54 provided around the through hole 21 of the wiring pattern 52
From Equation 2, each material of

【0045】[0045]

【数4】 (Equation 4)

【0046】比誘電率が30〜80の誘電体材質として
は、例えば酸化チタン磁器がある。よって、層間誘電体
53にはチタン酸バリュウムを、層間誘電体54には酸
化チタン磁器を用いればよい。
As a dielectric material having a relative dielectric constant of 30 to 80, for example, there is titanium oxide porcelain. Therefore, barium titanate may be used for the interlayer dielectric 53 and titanium oxide porcelain may be used for the interlayer dielectric 54.

【0047】このように、本発明によれば、各スルーホ
ール20,21毎のグランド層14と電源層15の間に
コンデンサを形成することにより、各スルーホール2
0,21毎に帰路電流の流れを連続させるための最適範
囲内にコンデンサを配置して、グランド層14と電源層
15の間の電気的接続を確保することができる。
As described above, according to the present invention, by forming a capacitor between the ground layer 14 and the power supply layer 15 for each through hole 20, 21, each through hole 2
A capacitor can be arranged within the optimum range for making the return current flow continuous for each of the 0 and 21 to ensure the electrical connection between the ground layer 14 and the power supply layer 15.

【0048】この結果、全ての層を貫通するスルーホー
ルによりグランド層14と電源層15が不連続となって
発生する放射ノイズを、効果的に低減することができ、
その上、多層配線基板の表面にコンデンサ部品を装着す
るための実装面積が不要となる。実装面積が不要になる
ことで、配線パターンの集積度を高めて実装密度を更に
高めることが可能となる。また、個々のスルーホールに
対して個別の静電容量を持たせられることから、個々の
配線パターンの放射ノイズ帯域にそれぞれ適したコンデ
ンサを形成することができる。
As a result, the radiation noise generated when the ground layer 14 and the power supply layer 15 are discontinuous due to the through holes penetrating all the layers can be effectively reduced,
In addition, there is no need for a mounting area for mounting the capacitor component on the surface of the multilayer wiring board. By eliminating the need for a mounting area, it is possible to increase the degree of integration of wiring patterns and further increase the mounting density. In addition, since individual through-holes have individual capacitances, it is possible to form capacitors suitable for the radiation noise band of each wiring pattern.

【0049】なお、多層配線基板の層は、4層あるいは
6層に限るものではなく、また、層間誘電体も異なった
二種類に限らず例えばスルーホール毎に異なった複数種
類を用いてもよい。また、層間誘電体の形状は、円環状
に限るものではなく、クリアランス23より大きく形成
されていれば、例えば矩形状等何れの形状でもよい。
The number of layers of the multilayer wiring board is not limited to four or six, and the number of interlayer dielectrics is not limited to two but may be, for example, a plurality of different for each through hole. . Further, the shape of the interlayer dielectric is not limited to an annular shape, and may be any shape such as a rectangular shape as long as it is formed larger than the clearance 23.

【0050】[0050]

【発明の効果】以上説明したように、本発明によれば、
グランド層と電源層に挟み込まれた誘電体層が非接続ス
ルーホール毎に個別のコンデンサとして機能するので、
多層配線基板の表面上にコンデンサ部品を実装しなくて
も、非接続スルーホール毎にコンデンサを備えて放射ノ
イズを抑えることができる。
As described above, according to the present invention,
Since the dielectric layer sandwiched between the ground layer and the power layer functions as an individual capacitor for each unconnected through hole,
Even without mounting a capacitor component on the surface of the multilayer wiring board, it is possible to suppress radiation noise by providing a capacitor for each non-connected through hole.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る多層配線基板の一部
破断した斜視図である。
FIG. 1 is a partially broken perspective view of a multilayer wiring board according to an embodiment of the present invention.

【図2】図1の多層配線基板の製造工程の一例を示す断
面図である。
FIG. 2 is a cross-sectional view illustrating an example of a manufacturing process of the multilayer wiring board of FIG.

【図3】図1のスルーホール周辺部分を上方から見た説
明図である。
FIG. 3 is an explanatory view of a portion around a through hole in FIG. 1 as viewed from above.

【図4】本発明の他の実施の形態に係る多層配線基板の
例の一部破断した斜視図である。
FIG. 4 is a partially broken perspective view of an example of a multilayer wiring board according to another embodiment of the present invention.

【図5】本発明の更に他の実施の形態に係る多層配線基
板の例の一部破断した斜視図である。
FIG. 5 is a partially broken perspective view of an example of a multilayer wiring board according to still another embodiment of the present invention.

【図6】従来の多層配線基板の一部破断した斜視図であ
る。
FIG. 6 is a partially broken perspective view of a conventional multilayer wiring board.

【図7】図6の多層配線基板において生ずる帰路電流の
分布図である。
FIG. 7 is a distribution diagram of return current generated in the multilayer wiring board of FIG. 6;

【符号の説明】[Explanation of symbols]

10,40,50 多層配線基板 11,12,29,31,41 配線層 13 層間絶縁体 14 グランド層 15 電源層 16,17 IC 18,19,22,51,52 配線パターン 20,21 スルーホール 23 クリアランス 24,53,54 層間誘電体 25,26 両面基板 27 絶縁体 28 誘電体材料 30 パッド 32 丸孔 10, 40, 50 Multilayer wiring board 11, 12, 29, 31, 41 Wiring layer 13 Interlayer insulator 14 Ground layer 15 Power supply layer 16, 17 IC 18, 19, 22, 51, 52 Wiring pattern 20, 21 Through hole 23 Clearance 24, 53, 54 Interlayer dielectric 25, 26 Double-sided substrate 27 Insulator 28 Dielectric material 30 Pad 32 Round hole

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年3月12日[Submission date] March 12, 1999

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0017[Correction target item name] 0017

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0017】[0017]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る多層配線基板は、電源層およびグラン
ド層を備え、前記電源層および前記グランド層を貫通す
るスルーホールが開けられた多層配線基板において、前
記電源層および前記グランド層と接触せず層間を跨ぐ
接続スルーホールの周囲で、且つ、前記電源層と前記グ
ランド層の間に、前記非接続スルーホール毎個々に層間
誘電体を設けたことを特徴としている。
In order to achieve the above object, a multilayer wiring board according to the present invention comprises a power supply layer and a ground layer, and has a through-hole penetrating the power supply layer and the ground layer. In the wiring board, an interlayer dielectric is individually provided for each of the non-connection through holes around the non-connection through holes that straddle the layers without contacting the power supply layer and the ground layer and between the power supply layer and the ground layer. It is characterized by having provided.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0018[Correction target item name] 0018

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0018】上記構成を有することにより、グランド層
と電源層に挟み込まれた個々の誘電体層が非接続スルー
ホール毎に個別のコンデンサとして機能する。これによ
り、多層配線基板の表面上にコンデンサ部品を実装しな
くても、非接続スルーホール毎の周囲に個々にコンデン
サを備えて放射ノイズを抑えることができる。
With the above configuration, each dielectric layer sandwiched between the ground layer and the power supply layer functions as an individual capacitor for each unconnected through hole. Thus, even if no capacitor component is mounted on the surface of the multilayer wiring board, it is possible to provide a capacitor individually around each non-connected through hole, thereby suppressing radiation noise.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0050[Correction target item name] 0050

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0050】[0050]

【発明の効果】以上説明したように、本発明によれば、
グランド層と電源層に挟み込まれた個々の誘電体層が非
接続スルーホール毎に個別のコンデンサとして機能する
ので、多層配線基板の表面上にコンデンサ部品を実装し
なくても、非接続スルーホール毎の周囲に個々にコンデ
ンサを備えて放射ノイズを抑えることができる。
As described above, according to the present invention,
Since each dielectric layer sandwiched between the ground layer and the power supply layer functions as an individual capacitor for each non-connected through hole, even if no capacitor parts are mounted on the surface of the multilayer wiring board, the The radiation noise can be suppressed by providing a capacitor individually around the power supply .

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】電源層およびグランド層を備え、前記電源
層および前記グランド層を貫通するスルーホールが開け
られた多層配線基板において、 前記電源層および前記グランド層と接触しない非接続ス
ルーホール毎の前記電源層と前記グランド層の間に、層
間誘電体を設けたことを特徴とする多層配線基板。
1. A multi-layer wiring board comprising a power supply layer and a ground layer, wherein a through hole penetrating the power supply layer and the ground layer is provided, wherein each non-connected through hole not in contact with the power supply layer and the ground layer is provided. A multilayer wiring board, wherein an interlayer dielectric is provided between the power supply layer and the ground layer.
【請求項2】前記各層間誘電体は、比誘電率が異なるこ
とを特徴とする請求項1に記載の多層配線基板。
2. The multilayer wiring board according to claim 1, wherein said interlayer dielectrics have different relative dielectric constants.
【請求項3】前記各層間誘電体は、配線パターンにおけ
る帰路電流範囲にかかり前記非接続スルーホールを囲む
所定範囲に形成されることを特徴とする請求項1または
2に記載の多層配線基板。
3. The multilayer wiring board according to claim 1, wherein each of the interlayer dielectrics is formed in a predetermined range surrounding the non-connection through hole in a return current range in the wiring pattern.
【請求項4】前記所定範囲は、前記非接続スルーホール
に接続された配線パターンのほぼ真下を中心に±約3m
mの範囲であることを特徴とする請求項3に記載の多層
配線基板。
4. The method according to claim 1, wherein the predetermined range is about ± 3 m centering substantially under a wiring pattern connected to the non-connection through hole.
4. The multilayer wiring board according to claim 3, wherein the range is m.
【請求項5】前記各層間誘電体の少なくとも一つがチタ
ン酸バリュウム系の誘電体材質からなることを特徴とす
る請求項1から4のいずれかに記載の多層配線基板。
5. The multilayer wiring board according to claim 1, wherein at least one of the interlayer dielectrics is made of a barium titanate-based dielectric material.
【請求項6】前記各層間誘電体を挟み込む前記電源層と
前記グランド層の面積を変更して、前記各層間誘電体、
前記電源層および前記グランド層からなるコンデンサの
静電容量を変更することを特徴とする請求項1から5の
いずれかに記載の多層配線基板。
6. The power supply layer and the ground layer sandwiching each of the interlayer dielectrics are changed in area to change each of the interlayer dielectrics,
The multilayer wiring board according to any one of claims 1 to 5, wherein a capacitance of a capacitor including the power supply layer and the ground layer is changed.
【請求項7】前記各層間誘電体は、前記電源層と前記グ
ランド層の間に挟み込まれる層間絶縁体の所望部分に挿
入孔を開け、この挿入孔に誘電体材質を挿入して形成す
ることを特徴とする請求項1から6のいずれかに記載の
多層配線基板。
7. Each of the interlayer dielectrics is formed by forming an insertion hole in a desired portion of an interlayer insulator sandwiched between the power supply layer and the ground layer, and inserting a dielectric material into the insertion hole. The multilayer wiring board according to claim 1, wherein:
JP10004038A 1998-01-12 1998-01-12 Multilayer wiring board Expired - Lifetime JP2937978B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10004038A JP2937978B2 (en) 1998-01-12 1998-01-12 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10004038A JP2937978B2 (en) 1998-01-12 1998-01-12 Multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH11204945A true JPH11204945A (en) 1999-07-30
JP2937978B2 JP2937978B2 (en) 1999-08-23

Family

ID=11573799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10004038A Expired - Lifetime JP2937978B2 (en) 1998-01-12 1998-01-12 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2937978B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234715A (en) * 2006-02-28 2007-09-13 Nec Corp Multilayer printed circuit board
JP2015133379A (en) * 2014-01-10 2015-07-23 株式会社東芝 Wiring board and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234715A (en) * 2006-02-28 2007-09-13 Nec Corp Multilayer printed circuit board
JP2015133379A (en) * 2014-01-10 2015-07-23 株式会社東芝 Wiring board and method of manufacturing the same
US9913367B2 (en) 2014-01-10 2018-03-06 Kabushiki Kaisha Toshiba Wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
JP2937978B2 (en) 1999-08-23

Similar Documents

Publication Publication Date Title
KR101508796B1 (en) Enhanced localized distributive capacitance for circuit boards
US6961231B1 (en) Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
JP3206561B2 (en) Multilayer wiring board
US7019959B2 (en) Method for forming a printed circuit board and a printed circuit board formed thereby
US20060083895A1 (en) Multilayer core board and manufacturing method thereof
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US4675788A (en) Multi-layer circuit board
US9839132B2 (en) Component-embedded substrate
KR100870380B1 (en) Design of Low Inductance Embedded Capacitor Layer Connections
JPH0513961A (en) Multilayer wiring board
US5920454A (en) Capacitor-mounted circuit board
JP2004064052A (en) Noise shielding type laminated substrate and its manufacturing method
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
JP2937978B2 (en) Multilayer wiring board
KR20050084258A (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
JP2003051427A (en) Capacitor sheet and manufacturing method therefor, board having built-in capacitor and semiconductor device
US20050176209A1 (en) Embedded passive components
US6859352B1 (en) Capacitor sheet
JP2712295B2 (en) Hybrid integrated circuit
JPH0878912A (en) Multi-layer circuit board provided with strip line
JPS63278399A (en) Composing method for mixed thick film circuit
JP2621342B2 (en) Multilayer wiring board
JP2001024334A (en) Multilayer printed circuit board
KR100653247B1 (en) Printed circuit board having embedded electric components and fabricating method therefore
JPH0710979U (en) Multilayer printed wiring board