JPH11204854A - Magnetic device and magnetic body element - Google Patents
Magnetic device and magnetic body elementInfo
- Publication number
- JPH11204854A JPH11204854A JP10058244A JP5824498A JPH11204854A JP H11204854 A JPH11204854 A JP H11204854A JP 10058244 A JP10058244 A JP 10058244A JP 5824498 A JP5824498 A JP 5824498A JP H11204854 A JPH11204854 A JP H11204854A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- film
- tunnel junction
- mos transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 260
- 230000015654 memory Effects 0.000 claims abstract description 41
- 239000010408 film Substances 0.000 claims description 181
- 239000004065 semiconductor Substances 0.000 claims description 57
- 230000004888 barrier function Effects 0.000 claims description 26
- 239000002784 hot electron Substances 0.000 claims description 22
- 210000004027 cell Anatomy 0.000 claims description 21
- 239000000696 magnetic material Substances 0.000 claims description 18
- 230000005415 magnetization Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000005298 paramagnetic effect Effects 0.000 claims description 9
- 238000005036 potential barrier Methods 0.000 claims description 8
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 210000005056 cell body Anatomy 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 39
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 46
- 238000010586 diagram Methods 0.000 description 10
- 238000001771 vacuum deposition Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000005294 ferromagnetic effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 229910017107 AlOx Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910018279 LaSrMnO Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Measuring Magnetic Variables (AREA)
- Magnetic Heads (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、磁気ヘッドや磁気
メモリなどの磁気装置および電極として磁性体電極を用
いた磁性体素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic device such as a magnetic head and a magnetic memory and a magnetic element using a magnetic electrode as an electrode.
【０００２】[0002]
【従来の技術】磁気記録の高密度化および高速化は、磁
気記録媒体の改良と並んで、磁気記録装置の進歩、なか
でも磁気記録の書込みおよび読出しに用いられる磁気ヘ
ッドの進歩に負うところが多い。2. Description of the Related Art Higher densities and higher speeds of magnetic recording, as well as improvements in magnetic recording media, often depend on advances in magnetic recording devices, especially magnetic heads used for writing and reading magnetic recording. .
【０００３】近年、磁気記録媒体の小型や大容量化が進
んでいる。このような小型や大容量化に伴って、磁気記
録媒体と読み出し用磁気ヘッドとの相対速度が小さくな
り、磁束密度の時間変化率（出力）が小さくなってきて
いる。In recent years, magnetic recording media have been reduced in size and capacity. With such miniaturization and increase in capacity, the relative speed between the magnetic recording medium and the read magnetic head has decreased, and the time change rate (output) of the magnetic flux density has decreased.
【０００４】その場合でも、大きな出力が取り出せる新
しいタイプの読出し用磁気へッドとして、巨大磁気抵抗
効果ヘッド（ＧＭＲヘッド）の開発が進められている。
ＧＭＲヘッドは、従来のＭＲヘッドよりも、磁気抵抗比
（ＭＲ比）が大きいという優れた特性を持っている。Even in such a case, a giant magnetoresistive head (GMR head) is being developed as a new type of reading magnetic head capable of extracting a large output.
The GMR head has an excellent characteristic that the magnetoresistance ratio (MR ratio) is larger than that of the conventional MR head.
【０００５】このようなＧＭＲヘッドとしては、例え
ば、図２６に示すように、ベース層が磁性積層膜で構成
され、ベース層への電子の注入がトンネル接合を介して
行なわれるトンネル注入型のホットエレクトロン・トラ
ンジスタを用いたものが急速に注目を集めている。In such a GMR head, for example, as shown in FIG. 26, a base layer is formed of a magnetic laminated film, and electrons are injected into the base layer through a tunnel junction. Devices using electron transistors are rapidly gaining attention.
【０００６】また、さらに桁違いに大きい（数１００
％）のＭＲ比を示すＧＭＲヘッドとしては、例えば、図
２７に示すように、ベースが磁性積層膜で構成され、ベ
ース層への電子の注入がショットキー接合を介して行な
われるショットキー注入型のホットエレクトロン・トラ
ンジスタを用いたものも報告されている。[0006] Further, it is much larger by several orders of magnitude (Equation 100).
%), For example, as shown in FIG. 27, a Schottky injection type in which the base is formed of a magnetic laminated film and electrons are injected into the base layer through a Schottky junction. Using a hot electron transistor is also reported.
【０００７】ＧＭＲヘッド等の磁気ヘッドにより磁気記
録媒体から読み出された情報は、コンピュータ内の半導
体メモリ（例えばＤＲＡＭ、ＳＲＡＭ）に読み込まれた
後に利用される。[0007] Information read from a magnetic recording medium by a magnetic head such as a GMR head is used after being read into a semiconductor memory (eg, DRAM, SRAM) in a computer.
【０００８】半導体メモリは多くの優れた特性を持って
いるが、情報保持のために大量の電力を消費するという
大きな欠点も持っている。近年、情報保持のための電力
が不要な半導体メモリとして、フラッシュメモリやＦＲ
ＡＭなどの開発が進められているが、いずれも書き換え
回数が限定されるという大きな欠点を持っている。[0008] Although semiconductor memories have many excellent characteristics, they also have a major drawback that they consume a large amount of power for retaining information. In recent years, flash memories and FR
Although the development of AM and the like has been promoted, all of them have a major drawback that the number of times of rewriting is limited.
【０００９】一方、実質的に書き換えが無限回可能な磁
気メモリ（ＭＲＡＭ）の開発も始められている。その実
現のためには大きなＭＲ比を示す材料や素子の開発が必
要である。On the other hand, the development of a magnetic memory (MRAM) that can be rewritten substantially infinitely has been started. To achieve this, it is necessary to develop materials and devices that exhibit a large MR ratio.
【００１０】スピンバルク膜（積層数が２の磁性積層
膜）よりも大きなＭＲ比を示す素子としては、磁性体ト
ンネル接合素子や、上述したベース層が磁性積層膜で構
成されたホットエレクトロン・トランジスタが注目され
ている。[0010] Devices exhibiting an MR ratio larger than that of a spin bulk film (a magnetic laminated film having two laminated layers) include a magnetic tunnel junction device and a hot electron transistor in which the base layer is formed of a magnetic laminated film. Is attracting attention.
【００１１】また、近年、磁性体トンネル接合素子また
はホットエレクトロン・トランジスタを単独で用いて磁
気ヘッドや磁気メモリを形成する他に、それらとＭＯＳ
型トランジスタとを組み合わせて磁気ヘッドや磁気メモ
リを形成する試みが始められている。その理由は、磁性
体トンネル接合素子やホットエレクトロン・トランジス
タなどの大きなＭＲ比を示す素子（ＧＭＲ素子）は電力
利得を持たないからである。In recent years, a magnetic tunnel junction element or a hot electron transistor has been used alone to form a magnetic head or a magnetic memory.
Attempts have been made to form a magnetic head or a magnetic memory in combination with a type transistor. The reason is that an element (GMR element) having a large MR ratio, such as a magnetic tunnel junction element or a hot electron transistor, has no power gain.
【００１２】しかしながら、ＧＭＲ素子とＭＯＳ型トラ
ンジスタとを組み合わせて構成した磁気ヘッドや磁気メ
モリには以下のような問題がある。この問題を磁気メモ
リを例にあげて具体的に説明する。However, a magnetic head and a magnetic memory configured by combining a GMR element and a MOS transistor have the following problems. This problem will be specifically described using a magnetic memory as an example.
【００１３】図２８に、従来の磁性体トンネル接合素子
とＭＯＳトランジスタとからなる磁気メモリセルを示
す。この磁気メモリセルは、通常のＤＲＡＭセルのキャ
パシタを磁性体トンネル接合素子で置き換えた構成にな
っている。FIG. 28 shows a conventional magnetic memory cell including a magnetic tunnel junction element and a MOS transistor. This magnetic memory cell has a configuration in which a capacitor of a normal DRAM cell is replaced with a magnetic tunnel junction element.
【００１４】図中、８１は磁性体トンネル接合素子、８
２はＭＯＳトランジスタ、８３は比較抵抗、ＢＬはビッ
ト線、ＷＬはワード線、Ｃ１はビット線による浮遊容量
を示している。また、ワード線ＷＬは図示しない定電圧
源に接続されている。この定電圧源のレベルは、ＭＯＳ
トランジスタ８２のしきい値電圧よりも高い値が選ばれ
ている。In the figure, 81 is a magnetic tunnel junction element, 8
2 is a MOS transistor, 83 is a comparison resistor, BL is a bit line, WL is a word line, and C1 is a stray capacitance due to the bit line. The word line WL is connected to a constant voltage source (not shown). The level of this constant voltage source is MOS
A value higher than the threshold voltage of the transistor 82 is selected.
【００１５】情報（１，０）の書込みは、図示しない磁
化手段により、磁性体トンネル接合素子８１の磁化を平
行または反平行にすることにより行なう。The writing of information (1, 0) is performed by making the magnetization of the magnetic tunnel junction element 81 parallel or anti-parallel by a magnetizing means (not shown).
【００１６】また、情報の読出しは、磁性体トンネル接
合素子８１の磁気抵抗が磁化が平行か反平行によって変
わることを利用する。磁化が反平行のときのほうが磁気
抵抗は高くなる。比較抵抗８３の値には磁化が反平行の
ときの磁気抵抗の値が選ばれている。The reading of information utilizes the fact that the magnetic resistance of the magnetic tunnel junction element 81 changes depending on whether the magnetization is parallel or antiparallel. The magnetoresistance is higher when the magnetization is antiparallel. As the value of the comparison resistor 83, the value of the magnetoresistance when the magnetization is antiparallel is selected.
【００１７】したがって、磁化が反平行の場合には磁気
抵抗は大きく、センスアンプで検出される比較抵抗８３
による電圧降下は大きいものとなる。逆に磁化が平行の
場合には磁気抵抗は小さく、センスアンプで検出される
比較抵抗８３による電圧降下は小いものとなる。このよ
うにしてセンスアンプで検出される比較抵抗８３による
電圧降下の大小で情報の読出しを行なうことが可能とな
る。Therefore, when the magnetization is antiparallel, the magnetic resistance is large and the comparison resistance 83 detected by the sense amplifier is high.
Causes a large voltage drop. Conversely, when the magnetization is parallel, the magnetic resistance is small, and the voltage drop due to the comparison resistance 83 detected by the sense amplifier is small. In this way, it is possible to read information according to the magnitude of the voltage drop due to the comparison resistor 83 detected by the sense amplifier.
【００１８】ところで、ビット線ＢＬによる浮遊容量Ｃ
１は３００ｆＦ程度である。このため、ＣＲ時定数を小
さくして、ｎｓｅｃ以下程度の時間で読出しを行なうた
めには、比較抵抗８３の値は約３ｋΩ以下でなければな
らない。By the way, the stray capacitance C caused by the bit line BL
1 is about 300 fF. Therefore, in order to reduce the CR time constant and perform reading in a time of about nsec or less, the value of the comparison resistor 83 must be about 3 kΩ or less.
【００１９】この抵抗値は、磁性体トンネル接合素子８
１のトンネル接合の大きさを１μｍ×１μｍとすると、
単位面積当たり３０μΩｃｍ2 に相当し、極めて小さい
値である。The resistance value of the magnetic tunnel junction element 8
Assuming that the size of the tunnel junction 1 is 1 μm × 1 μm,
It is equivalent to 30 μΩcm 2 per unit area, which is an extremely small value.
【００２０】ここで、トンネル絶縁膜を薄くすることに
より、単位面積当たり３０μΩｃｍ2 のトンネル接合を
形成することは可能であるが、以下の問題がある。Here, it is possible to form a tunnel junction of 30 μΩcm 2 per unit area by thinning the tunnel insulating film, but there are the following problems.
【００２１】センスアンプによる読出しには数１００ｍ
Ｖの電圧変化が必要なので、トンネル接合は数１００ｍ
Ｖの耐圧を持たなければならない。Several hundred meters for reading by the sense amplifier
Since a voltage change of V is required, the tunnel junction is several hundred meters.
It must have a withstand voltage of V.
【００２２】しかし、単位面積当たり３０μΩｃｍ2 の
トンネル接合は、トンネル絶縁膜が薄いので、絶縁破壊
が発生し易く、数１００ｍＶの耐圧を持たせることは困
難である。However, a tunnel junction of 30 μΩcm 2 per unit area has a thin tunnel insulating film, so that dielectric breakdown easily occurs, and it is difficult to provide a withstand voltage of several hundred mV.
【００２３】したがって、従来の磁気メモリは、読出し
速度を速くすることが困難であるという問題があった。
このような問題は接合サイズがサブミクロンになるとさ
らに顕著になる。なお、ワード線による浮遊容量（〜３
００ｆＦ）もは存在するが、ワード線には比較抵抗８３
のような大きな抵抗が接続されていないので問題はな
い。Therefore, the conventional magnetic memory has a problem that it is difficult to increase the reading speed.
Such a problem becomes more remarkable when the bonding size becomes submicron. Note that the stray capacitance due to the word line (up to 3
00fF), but the word line has a comparison resistor 83
There is no problem because a large resistor like is not connected.
【００２４】ところで、従来の磁性体トンネル接合素子
は、数１０ｍＶ以下の低電圧領域では３０％を越える大
きなＭＲ比を示すが、数１００ｍＶ以上の実用電圧領域
ではトンネル電子のスピンフリップ現象によって、ＭＲ
比が数％以下に低下してしまうという問題を抱えてい
た。Incidentally, the conventional magnetic tunnel junction device exhibits a large MR ratio exceeding 30% in a low voltage region of several tens mV or less.
There was a problem that the ratio was reduced to several percent or less.
【００２５】[0025]
【発明が解決しようとする課題】上述の如く、磁性体ト
ンネル接合素子とＭＯＳトランジスタとからなる従来の
磁気メモリセルを用いた磁気メモリでは、ビット線に接
続された比較抵抗の値として、磁化が反平行のときの磁
性体トンネル接合素子の抵抗値が選ばれていた。As described above, in a magnetic memory using a conventional magnetic memory cell including a magnetic tunnel junction element and a MOS transistor, magnetization is expressed as a value of a comparative resistance connected to a bit line. The resistance value of the magnetic tunnel junction element when antiparallel was used.
【００２６】読出し速度を速くするためには、比較抵抗
の値を小さくしてＣＲ時定数を小さくする必要がある。
そのためには、磁性体トンネル接合素子のトンネル絶縁
膜を薄くする必要がある。In order to increase the reading speed, it is necessary to reduce the value of the comparison resistor to reduce the CR time constant.
For that purpose, it is necessary to make the tunnel insulating film of the magnetic tunnel junction element thin.
【００２７】しかしながら、トンネル絶縁膜を薄くする
と、絶縁破壊が発生し易くなり、センスアンプによる読
出しに必要な電圧変化に耐えることができくなる。この
ため、従来の磁気メモリは、読出し速度を速くすること
が困難であるという問題があった。However, when the thickness of the tunnel insulating film is reduced, dielectric breakdown easily occurs, and it becomes impossible to withstand a voltage change required for reading by the sense amplifier. For this reason, the conventional magnetic memory has a problem that it is difficult to increase the reading speed.
【００２８】また、従来の磁性体トンネル接合素子は、
数１００ｍＶ以上の実用電圧領域ではトンネル電子のス
ピンフリップ現象によって、十分なＭＲ比が得られない
という問題があった。A conventional magnetic tunnel junction device is
In a practical voltage range of several hundred mV or more, there is a problem that a sufficient MR ratio cannot be obtained due to a spin flip phenomenon of tunnel electrons.
【００２９】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、読出し速度の速い、Ｇ
ＭＲ素子を用いた磁気装置を提供することにある。The present invention has been made in consideration of the above circumstances, and has as its object to realize a high read speed, G
An object of the present invention is to provide a magnetic device using an MR element.
【００３０】また、本発明の他の目的は、実用電圧領域
における電子のスピンフリップ現象に起因する特性劣化
を抑制できる磁性体素子を提供することにある。Another object of the present invention is to provide a magnetic element capable of suppressing deterioration of characteristics due to electron spin flip phenomenon in a practical voltage range.
【００３１】[0031]
【課題を解決するための手段】［構成］上記目的を達成
するために、本発明に係る磁気装置（磁気ヘッド）は、
ＭＯＳトランジスタと、このＭＯＳトランジスタのゲー
トに接続され、磁気ヘッド本体としてのＧＭＲ素子とを
備えたことを特徴とする（請求項１）。Means for Solving the Problems [Structure] In order to achieve the above object, a magnetic device (magnetic head) according to the present invention comprises:
A MOS transistor, and a GMR element connected to the gate of the MOS transistor and serving as a magnetic head body are provided.
【００３２】また、本発明に係る他の磁気装置（磁気メ
モリ）は、ＭＯＳトランジスタと、このＭＯＳトランジ
スタのゲートに接続され、メモリセル本体としてのＧＭ
Ｒ素子とからなるメモリセルがマトリクス状に配列形成
されていることを特徴とする（請求項２）ここで、上記
磁気メモリに、ＧＭＲ素子の磁化の方向を制御する磁化
制御手段を追加することにより、ＲＡＭを実現すること
ができる（請求項３）。Another magnetic device (magnetic memory) according to the present invention includes a MOS transistor and a GM connected to a gate of the MOS transistor and serving as a memory cell body.
A memory control unit for controlling the direction of magnetization of a GMR element is added to the magnetic memory. Thus, a RAM can be realized (claim 3).
【００３３】ここで、ＭＯＳトランジスタのゲートはＧ
ＭＲ素子を介して定電圧源に接続され、かつ第１の抵抗
を介して接地され、前記ＭＯＳトランジスタのソースは
第２の抵抗に直列に接続され、ＭＯＳトランジスタのド
レインは接地されていることが好ましい（請求項４）。Here, the gate of the MOS transistor is G
The MOS transistor is connected to a constant voltage source via an MR element and grounded via a first resistor, the source of the MOS transistor is connected in series to a second resistor, and the drain of the MOS transistor is grounded. Preferred (claim 4).
【００３４】また、ＧＭＲ素子は、磁性トンネル接合素
子であるか、またはベース層が磁性積層膜で形成された
ホットエレクトロン・トランジスタであることが好まし
い（請求項５）。Preferably, the GMR element is a magnetic tunnel junction element or a hot electron transistor having a base layer formed of a magnetic laminated film.
【００３５】この場合、磁性トンネル接合素子の電極
は、磁性膜、または磁性膜と絶縁膜との積層膜で形成さ
れていることが好ましい（請求項６）。ここで、磁性膜
は膜厚が５ｎｍ以下の磁性体超薄膜であることが好まし
い。In this case, it is preferable that the electrode of the magnetic tunnel junction element is formed of a magnetic film or a laminated film of a magnetic film and an insulating film. Here, the magnetic film is preferably an ultrathin magnetic material having a thickness of 5 nm or less.
【００３６】また、ホットエレクトロン・トランジスタ
のエミッタ層は、Ｎｂがドープされたチタン酸ストロン
チウム膜で形成されていることが好ましい（請求項
７）。It is preferable that the emitter layer of the hot electron transistor is formed of a strontium titanate film doped with Nb.
【００３７】また、本発明（請求項８）に係る磁性体素
子は、磁性体超薄膜を含む磁性体電極と、この磁性体電
極から、電子に対してのポテンシャル障壁を介して、ス
ピン偏極した電子電流が注入される半導体領域または常
磁性金属領域からなる被注入領域とを備えていることを
特徴とする。In the magnetic element according to the present invention (claim 8), a magnetic electrode including a magnetic ultrathin film, and a spin polarization from the magnetic electrode via a potential barrier against electrons. A semiconductor region or a paramagnetic metal region into which an electron current is injected.
【００３８】ここで、磁性体超薄膜の膜厚は、０．５ｎ
ｍ以上５ｎｍ以下（請求項９）が好ましく、０．６ｎｍ
以上２ｎｍ以下がより好ましい。Here, the magnetic ultrathin film has a thickness of 0.5 n
m to 5 nm (claim 9), preferably 0.6 nm
It is more preferably at least 2 nm.
【００３９】また、被注入領域が半導体領域の場合に
は、ポテンシャル障壁として、トンネル接合、ショット
キー接合またはＭＩＳ接合を用いると良い。（請求項１
０）また、被注入領域が常磁性金属領域の場合には、ポ
テンシャル障壁として、トンネル接合を用いると良い。
（請求項１１）また、磁性体電極としては、磁性体超薄
膜と、電子に対してのバリア膜との積層膜からなるもの
を用いても良い（請求項１２）。バリア膜としては、バ
リアとして働くものであればその膜種には制限はなく、
例えば絶縁膜、半導体膜、半金属膜、異種金属膜を用い
ることができる。When the region to be injected is a semiconductor region, a tunnel junction, a Schottky junction or a MIS junction may be used as a potential barrier. (Claim 1
0) When the region to be injected is a paramagnetic metal region, a tunnel junction may be used as a potential barrier.
(Embodiment 11) The magnetic electrode may be formed of a laminated film of a magnetic ultrathin film and a barrier film for electrons (Claim 12). There is no limitation on the type of barrier film as long as it functions as a barrier,
For example, an insulating film, a semiconductor film, a semimetal film, or a dissimilar metal film can be used.
【００４０】［作用］本発明（請求項１〜７）によれ
ば、遅延時間の原因となるＣＲ時定数は、ＧＭＲ素子の
抵抗とゲート容量とにより決定される。このゲート容量
はビット線などの配線容量に比べて十分に小さい。[Operation] According to the present invention (claims 1 to 7), the CR time constant causing the delay time is determined by the resistance and the gate capacitance of the GMR element. This gate capacitance is sufficiently smaller than the wiring capacitance of a bit line or the like.
【００４１】したがって、本発明（請求項１〜７）によ
れば、遅延時間の原因となるＣＲ時定数が従来のそれよ
りも十分に小さくなるので、読出し速度の速い磁気装置
を実現できるようになる。Therefore, according to the present invention (claims 1 to 7), the CR time constant causing the delay time is sufficiently smaller than that of the conventional one, so that a magnetic device with a high read speed can be realized. Become.
【００４２】また、本発明者の研究によれば、磁性体超
薄膜（膜厚：０．５〜５ｎｍ）には以下のような特徴が
あることが分かった。すなわち、磁性体超薄膜を用いて
トンネル結合やショットキー結合やＭＩＳ接合などの電
子に対してのポテンシャル障壁を形成すると、磁性体超
薄膜中のｓ電子は離散的なエネルギー準位に量子化され
る。このとき、そのエネルギー準位はアップスピン電子
とダウンスピン電子で異なり、しかもそのエネルギー差
は１ｅＶ程度という極めて大きい値にできることが分か
った。According to the study of the present inventors, it was found that the magnetic thin film (film thickness: 0.5 to 5 nm) had the following characteristics. That is, when a potential barrier against electrons such as tunnel coupling, Schottky coupling, and MIS junction is formed using a magnetic ultrathin film, s electrons in the magnetic ultrathin film are quantized into discrete energy levels. You. At this time, it was found that the energy level was different between the up-spin electrons and the down-spin electrons, and that the energy difference could be as large as about 1 eV.
【００４３】このため、磁性体超薄膜に電圧を印加し、
この磁性体超薄膜から、ポテンシャル障壁を介して、半
導体領域または常磁性体領域の被注入領域に電子を注入
する場合には、磁性体超薄膜に数ｍＶ以上の実用電圧領
域の電圧を印加しても、電子のスピンが揃った電子群、
つまりスピン偏極した電子電流を被注入領域に注入する
ことができる。For this reason, a voltage is applied to the magnetic ultrathin film,
When injecting electrons from the ultrathin magnetic film into a region to be injected in the semiconductor region or the paramagnetic region through a potential barrier, a voltage in a practical voltage range of several mV or more is applied to the ultrathin magnetic film. However, the electron group with the same electron spin,
That is, the spin-polarized electron current can be injected into the region to be injected.
【００４４】したがって、このような知見に基づいた本
発明（請求項８〜１２）によれば、実用電圧領域におけ
る電子のスピンフリップ現象に起因する特性劣化を抑制
できる磁性体素子を実現できるようになる。Therefore, according to the present invention based on such findings (claims 8 to 12), it is possible to realize a magnetic element capable of suppressing the characteristic deterioration due to the electron spin flip phenomenon in a practical voltage range. Become.
【００４５】[0045]
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。Embodiments of the present invention (hereinafter, referred to as embodiments) will be described below with reference to the drawings.
【００４６】（第１の実施形態）図１に、本発明の第１
の実施形態に係る磁性体トンネル接合素子とＭＯＳトラ
ンジスタとからなる磁気メモリセルを示す。(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
1 shows a magnetic memory cell including a magnetic tunnel junction element and a MOS transistor according to the embodiment.
【００４７】図中、１は磁性体トンネル接合素子、２は
ＭＯＳトランジスタ、３は比較抵抗、４はゲート電圧発
生用の抵抗（ゲート抵抗）を示している。また、ＢＬは
ビット線、ＷＬはワード線、Ｃ１はビット線による浮遊
容量、Ｃ２はＭＯＳトランジスタ２の入力キャパシタン
スを示している。In the figure, 1 is a magnetic tunnel junction element, 2 is a MOS transistor, 3 is a comparative resistance, and 4 is a resistance (gate resistance) for generating a gate voltage. BL indicates a bit line, WL indicates a word line, C1 indicates a stray capacitance due to the bit line, and C2 indicates an input capacitance of the MOS transistor 2.
【００４８】ワード線ＷＬは図示しない定電圧源に接続
され、この定電圧源のレベルは、ＭＯＳトランジスタ２
のしきい値電圧よりも高い値が選ばれている。また、ゲ
ート抵抗４の値には磁性体トンネル接合素子１の磁化が
平行のときの磁気抵抗の値が選ばれている。磁性体トン
ネル接合素子１の磁化は図示しない磁化手段（例えば配
線に電流を流して磁場を発生させるもの）により行なわ
れる。The word line WL is connected to a constant voltage source (not shown).
A value higher than the threshold voltage is selected. The value of the gate resistance 4 is selected as the value of the magnetic resistance when the magnetization of the magnetic tunnel junction element 1 is parallel. Magnetization of the magnetic tunnel junction element 1 is performed by magnetizing means (not shown) (for example, a magnetic field is generated by passing a current through a wiring).
【００４９】本実施形態の磁気メモリセルが、図１６に
示した従来の磁気メモリセルと主として異なる点は、磁
性体トンネル接合素子１の一端がＭＯＳトランジスタ２
のゲートに接続され、他端がワード線ＷＬに接続されて
いることにある。The main difference between the magnetic memory cell of this embodiment and the conventional magnetic memory cell shown in FIG. 16 is that one end of the magnetic tunnel junction element 1 is connected to the MOS transistor 2.
And the other end is connected to the word line WL.
【００５０】ＭＯＳトランジスタ２の入力キャパシタン
スＣ２は１ｆＦ程度なので、磁化が平行のときの磁性体
トンネル接合素子１の磁気抵抗が１ＭΩ程度であって
も、入力キャパシタンスＣ２と磁性体トンネル接合素子
１との時定数で決まる情報の読出しの遅延時問はｎｓｅ
ｃ程度となる。Since the input capacitance C2 of the MOS transistor 2 is about 1 fF, even if the magnetic resistance of the magnetic tunnel junction element 1 when the magnetization is parallel is about 1 MΩ, the input capacitance C2 and the magnetic tunnel junction element 1 The delay time of information reading determined by the time constant is nse
c.
【００５１】一方、比較抵抗３は、従来の比較抵抗８３
のように磁性体トンネル接合素子８１と接続していない
ので、ＭＯＳトランジスタ２のオン抵抗より大きければ
任意に小さくできる。このため、浮遊容量Ｃ１の値が３
００ｆＦであっても、浮遊容量Ｃ１と比較抵抗３との時
定数で決まる情報の読出しの遅延時間はｎｓｅｃ程度と
なる。On the other hand, the comparative resistance 3 is a conventional comparative resistance 83
Since it is not connected to the magnetic tunnel junction element 81 as described above, it can be arbitrarily reduced as long as it is larger than the ON resistance of the MOS transistor 2. Therefore, the value of the stray capacitance C1 is 3
Even at 00 fF, the delay time of reading information determined by the time constant of the stray capacitance C1 and the comparison resistor 3 is about nsec.
【００５２】かくして本実施形態によれば、情報の読出
しの遅延時間をｎｓｅｃ程度に抑制できるので、高速な
情報の読出しが可能なＧＭＲ素子を用いた磁気メモリセ
ルを実現できるようになる。また、このような磁気メモ
リセルをマトリクス状に配列形成することにより、ｎｓ
ｅｃ程度の時間で情報を読み出せる高速の磁気メモリ装
置（ＲＡＭ）を実現できるようになる。なお、ＲＯＭの
場合には磁化手段は不要である。Thus, according to the present embodiment, the information reading delay time can be suppressed to about nsec, so that a magnetic memory cell using a GMR element capable of reading information at high speed can be realized. Also, by arranging such magnetic memory cells in a matrix, ns
A high-speed magnetic memory device (RAM) that can read information in about ec time can be realized. In the case of a ROM, no magnetizing means is required.
【００５３】ところで、現在報告されている磁性体トン
ネル接合素子のＭＲ比は室温で２０％程度であるが、Ｍ
ＯＳトランジスタのしきい値電圧や利得にはばらつきが
存在するので、メモリセルの情報内容を正しく判別する
ためには、ＭＲ比の大きいＧＭＲ素子を用いることが望
ましい。The MR ratio of the magnetic tunnel junction device currently reported is about 20% at room temperature.
Since the threshold voltage and gain of the OS transistor vary, it is desirable to use a GMR element having a large MR ratio in order to correctly determine the information content of the memory cell.
【００５４】ＭＲ比が大きなＧＭＲ素子として、近年、
ＬａＳｒＭｎＯ3 などの酸化物磁性体からなる磁性体電
極を用いた磁性体トンネル接合素子が注目されている。
これらの酸化物磁性体中では伝導電子がほぼ１００％ス
ピン分極しているため大きなＭＲ比が得られる。In recent years, as a GMR element having a large MR ratio,
Attention has been paid to a magnetic tunnel junction device using a magnetic electrode made of an oxide magnetic material such as LaSrMnO 3 .
In these oxide magnetic materials, a large MR ratio can be obtained because the conduction electrons are almost 100% spin-polarized.
【００５５】しかし、この種の磁性体トンネル接合素子
は、低温でしか動作しないこと、磁化反転のために大き
な磁場が必要であることなどの理由のために実用化が懸
念されている。However, there is a concern that this type of magnetic tunnel junction device will be put to practical use because it operates only at a low temperature and requires a large magnetic field for magnetization reversal.
【００５６】このような状況のなか発明者等の研究によ
れば、磁性体電極として、数ｎｍ以下の磁性体超薄膜、
または磁性体超薄膜と絶縁膜との積層膜を用いることに
よって、ＭＲ比が増大することを見出した。以下にその
原理について述べる。Under such circumstances, according to the study of the present inventors, as a magnetic material electrode, a magnetic material ultra-thin film of several nm or less,
Alternatively, it has been found that the MR ratio is increased by using a laminated film of a magnetic ultrathin film and an insulating film. The principle will be described below.
【００５７】Ｆｅ、Ｃｏ，Ｎｉなどの強磁性金属中で
は、図２に示すように、局在性の強いｄバンドと自由電
子に近いｓバンドの電子が共存している。図２から分か
るように、ｄバンドの電子は１００％に近いスピン分極
をしているが、ｓバンドの電子の分極率は低い。In a ferromagnetic metal such as Fe, Co, and Ni, as shown in FIG. 2, a highly localized d-band and an s-band electron close to free electrons coexist. As can be seen from FIG. 2, the d-band electrons have a spin polarization close to 100%, but the s-band electrons have low polarizability.
【００５８】これから、強磁性金属からなる磁性体電極
を用いた磁性トンネル接合素子のＭＲ比が２０％程度と
小さい理由は、分極率の小さいｓ電子のトンネル電流へ
の寄与が大きいためと考えられている。したがって、何
らかの方法でｓ電子のトンネル電流への寄与を減少させ
ることにより、ＭＲ比を増大させることができると考え
られる。From the above, it is considered that the reason why the MR ratio of the magnetic tunnel junction device using the magnetic electrode made of a ferromagnetic metal is as small as about 20% is that the s-electrons having a small polarizability contribute to the tunnel current largely. ing. Therefore, it is considered that the MR ratio can be increased by reducing the contribution of the s electrons to the tunnel current in some way.
【００５９】ところで、厚さ数ｎｍの超薄膜中では、よ
く知られているように、膜厚方向（ｚ方向）の電子の運
動が量子化され、そのエネルギーは、As is well known, the motion of electrons in the thickness direction (z direction) is quantized in an ultrathin film having a thickness of several nm, and the energy is
【数１】 (Equation 1)
【００６０】となり、状態密度は図３に示すように階段
状になる。なお、式（１）において、ｌは膜厚をしめし
ている。一方、トンネル電流の角度依存性The density of states becomes stepwise as shown in FIG. In the equation (1), 1 indicates the film thickness. On the other hand, the angle dependence of the tunnel current
【数２】 (Equation 2)
【００６１】を考慮すると、絶縁膜をトンネルする電子
の波数ベクトルは図４に示すようにトンネル接合面にほ
ぼ垂直（θc 〜１０゜）であり、図３の状態のうち斜線
を施した部分の電子のみがトンネル電流に寄与すること
が分かる。なお、式（２）において、ｓはトンネル障壁
の厚さを示している。Considering the above, the wave number vector of the electrons tunneling through the insulating film is almost perpendicular to the tunnel junction surface (θ c゜ 10 °) as shown in FIG. 4, and the hatched portion in the state of FIG. It can be seen that only the electrons contribute to the tunnel current. In equation (2), s indicates the thickness of the tunnel barrier.
【００６２】ここで、斜線を施した部分のエネルギー幅
は約１００ｍｅＶであり、ｌ＝４ｎｍの場合、フェルミ
エネルギーＥF を５ｅＶ程度とすると、フェルミエネル
ギーＥF 近くでの斜線を施した部分のエネルギー間隔は
約１．０ｅＶと大きい。すなわち、磁性体超薄膜中のｓ
電子はトンネル接合においてあたかも絶縁膜中の電子の
ように振る舞い、トンネル電流には寄与しない。[0062] Here, the energy width of the portion indicated by hatching is about 100 meV, when the l = 4 nm, when the Fermi energy E F and about 5 eV, the energy of the portion indicated by hatching in the vicinity Fermi energy E F The interval is as large as about 1.0 eV. That is, s in the magnetic ultrathin film
The electrons behave like electrons in the insulating film at the tunnel junction, and do not contribute to the tunnel current.
【００６３】なお、ここでは、磁性体超薄膜の膜厚を４
ｎｍとしたが、一般には５ｎｍ以下とすれば、トンネル
電流を少なくできる。要はフェルミエネルギーＥF 近く
での斜線を施した部分のエネルギー間隔が大きくなり、
ｓ電子がトンネル電流に寄与しなくなる薄い厚さを選べ
ば良い。Here, the thickness of the magnetic ultrathin film is set to 4
The tunnel current can be reduced by setting the thickness to 5 nm or less. Short energy interval hatched portion in the vicinity Fermi energy E F is increased,
What is necessary is just to select a thin thickness in which s electrons do not contribute to the tunnel current.
【００６４】しかしながら、磁性体超薄膜のみを電極に
用いるとシート抵抗が増大してしまうので、図５に示す
ように、磁性体電極を磁性体超薄膜８と十分な厚さをも
った導電性のバックアップ膜６とで構成することが好ま
しい。However, if only a magnetic ultrathin film is used as an electrode, the sheet resistance increases. Therefore, as shown in FIG. And the backup film 6.
【００６５】その際、磁性体超薄膜８の２次元性（２Ｄ
ＥＧ）を損なわないためには、磁性体超薄膜８とバック
アップ膜６との間に絶縁物からなるバリア膜７を設ける
ことが必要になるが、そのバリア膜７の厚さはトンネル
絶縁膜のそれよりも十分に薄くなければならない。な
お、図中、５はＳｉ基板を示している。At this time, the two-dimensional property (2D
In order not to impair EG), it is necessary to provide a barrier film 7 made of an insulator between the magnetic ultrathin film 8 and the backup film 6, and the thickness of the barrier film 7 depends on the thickness of the tunnel insulating film. Must be much thinner than that. In the figure, reference numeral 5 denotes a Si substrate.
【００６６】また、これまでの説明から分かるように、
磁性体超薄膜を一層だけでなく、図６に示すように、磁
性体超薄膜８の積層膜を用いることも可能である。その
場合にもバリア膜７の厚さはトンネル絶縁膜のそれより
も十分薄いことが必要である。As can be seen from the above description,
As shown in FIG. 6, it is possible to use not only one layer of the magnetic ultrathin film but also a laminated film of the magnetic ultrathin film 8. Also in this case, the thickness of the barrier film 7 needs to be sufficiently thinner than that of the tunnel insulating film.
【００６７】磁性体トンネル接合素子１としては、例え
ば図７に示すように、Ｃｏ／ＡｌＯｘ／Ｃｏトンネル接
合を有するものがあげられる。As the magnetic tunnel junction element 1, for example, as shown in FIG. 7, an element having a Co / AlOx / Co tunnel junction is exemplified.
【００６８】これを製造工程に従って説明すると、ま
ず、Ｓｉ（１００）基板１０の表面に厚さ５ｎｍのＳｉ
Ｏ2 膜１１を熱酸化法により形成する。This will be described in accordance with the manufacturing process. First, a 5 nm-thick Si (100) substrate
The O 2 film 11 is formed by a thermal oxidation method.
【００６９】次にＳｉＯ2 膜１１上に下部電極としての
厚さ５０ｎｍ、幅０．２ｍｍのＣｏ膜１２を真空蒸着法
により形成する。ここで、真空蒸着の際の真空度、基板
温度はそれぞれ１×１０-8ｔｏｒｒ、７７Ｋに設定す
る。さらに、５００Ｏｅの外部磁場を印加し、磁気容易
軸が一方向に揃うようにする。Next, a Co film 12 having a thickness of 50 nm and a width of 0.2 mm as a lower electrode is formed on the SiO 2 film 11 by a vacuum evaporation method. Here, the degree of vacuum and the substrate temperature during vacuum deposition are set to 1 × 10 −8 torr and 77K, respectively. Further, an external magnetic field of 500 Oe is applied so that the magnetic easy axis is aligned in one direction.
【００７０】次にＣｏ膜１２上に厚さ１．２ｎｍのＡｌ
膜を真空蒸着法により形成した後、基板温度を室温に戻
し、続いて酸素雰囲気中でのグロー放電により上記Ａ１
膜を酸化し、Ａｌx Ｏからなるトンネル絶縁膜１３を形
成する。真空蒸着の際の真空度、基板温度は前と同じで
ある。Next, a 1.2 nm thick Al film is formed on the Co film 12.
After the film is formed by the vacuum evaporation method, the substrate temperature is returned to room temperature, and then the above A1 is formed by glow discharge in an oxygen atmosphere.
The film is oxidized to form a tunnel insulating film 13 made of Al x O. The degree of vacuum and the substrate temperature during vacuum deposition are the same as before.
【００７１】次に再び基板温度を７７Ｋに設定し、トン
ネル絶縁膜１３上に上部電極としての厚さ４ｎｍ、幅
０．２ｎｍのＣｏ超薄膜１４を真空蒸着法により形成す
る。真空蒸着の際の真空度は前と同じである。Next, the substrate temperature is set to 77 K again, and an ultra-thin Co film 14 having a thickness of 4 nm and a width of 0.2 nm as an upper electrode is formed on the tunnel insulating film 13 by vacuum evaporation. The degree of vacuum at the time of vacuum deposition is the same as before.
【００７２】次に基板温度を室温に戻した後、Ｃｏ超薄
膜１４の表面を１×１０-3ｔｏｒｒの酸素雰囲気中に１
分間曝すことにより、Ｃｏ超薄膜１４の表面にバリア膜
１５を形成する。Next, after returning the substrate temperature to room temperature, the surface of the ultra-thin Co film 14 was placed in an oxygen atmosphere of 1 × 10 −3 torr for 1 hour.
The barrier film 15 is formed on the surface of the Co ultra-thin film 14 by exposing for a minute.
【００７３】最後に、バリア膜１５上にＡｕからなる厚
さ５０ｎｍのバックアップ膜１６を形成する。Finally, a 50 nm thick backup film 16 made of Au is formed on the barrier film 15.
【００７４】このようにして作成された磁性体トンネル
接合素子の磁気抵抗効果を測定してみた。この測定は、
交流ブリッジを用い、トンネル接合面内に外部磁場を印
加して行なった。The magnetoresistance effect of the magnetic tunnel junction device thus manufactured was measured. This measurement is
Using an AC bridge, an external magnetic field was applied to the tunnel junction surface.
【００７５】図８に、その測定結果を示す。磁化曲線を
反映した磁気抵抗特性が見られ、ＭＲ比は約２６％であ
る。また、飽和磁場の下での接合抵抗の絶対値は約２０
Ωであった。FIG. 8 shows the measurement results. Magnetoresistance characteristics reflecting the magnetization curve are observed, and the MR ratio is about 26%. The absolute value of the junction resistance under a saturation magnetic field is about 20.
Ω.
【００７６】図９に、他のＣｏ／ＡｌＯｘ／Ｃｏトンネ
ル接合からなる磁性体トンネル接合素子の断面図を示
す。なお、図７の磁性体トンネル接合素子と対応する部
分には図７と同一符号を付してあり、詳細な説明は省略
する。FIG. 9 is a cross-sectional view of another magnetic tunnel junction device made of a Co / AlOx / Co tunnel junction. The parts corresponding to those of the magnetic tunnel junction device in FIG. 7 are denoted by the same reference numerals as those in FIG. 7, and detailed description is omitted.
【００７７】図７の磁性体トンネル接合素子と異なる点
は、上部電極だけではなく、下部電極にもＣｏ超薄膜１
４を用い、さらに下部電極側にもバックアップ膜１７お
よびバリア膜１８を形成したことにある。バックアップ
膜１７としては、厚さ５０ｎｍのＣｕ膜を用いている。
このようにして下部電極側にもトンネル接合が形成され
る。The difference from the magnetic tunnel junction device of FIG. 7 is that not only the upper electrode but also the lower electrode
4 in that a backup film 17 and a barrier film 18 are further formed on the lower electrode side. As the backup film 17, a Cu film having a thickness of 50 nm is used.
Thus, a tunnel junction is also formed on the lower electrode side.
【００７８】バックアップ膜１７であるＣｕ膜は基板温
度を７７Ｋにして真空蒸着法により形成し、バリア膜１
８はバックアップ膜１７の形成後に基板温度を室温に戻
して、バックアップ膜１７を１×１０-3ｔｏｒｒの酸素
雰囲気中に１分晒すことにより形成する。その他の膜の
形成方法は図７の素子の場合と同じである。The Cu film serving as the backup film 17 is formed by a vacuum deposition method at a substrate temperature of 77 K, and the barrier film 1 is formed.
8 is formed by returning the substrate temperature to room temperature after forming the backup film 17 and exposing the backup film 17 to an oxygen atmosphere of 1 × 10 −3 torr for 1 minute. Other methods of forming the film are the same as those of the device of FIG.
【００７９】図７の磁性体トンネル接合素子の場合と同
様な方法で本素子の磁気抵抗効果を測定したところ、飽
和磁場下の接合抵抗は２２Ωであったが、ＭＲ比は３５
％に増大していた。When the magnetoresistance effect of this device was measured in the same manner as in the case of the magnetic tunnel junction device of FIG. 7, the junction resistance under a saturation magnetic field was 22 Ω, but the MR ratio was 35.
%.
【００８０】また、比較例として、図７の磁性体トンネ
ル接合素子において、上部電極である厚さ４ｎｍのＣｏ
超薄膜を厚さ５０ｎｍのＣｏ膜に置き換えた磁性体トン
ネル接合素子を形成した。その形成は図７の磁性体トン
ネル接合素子のそれに準じる。As a comparative example, in the magnetic tunnel junction device of FIG. 7, a 4 nm-thick Co
A magnetic tunnel junction device in which the ultrathin film was replaced with a 50 nm-thick Co film was formed. The formation is similar to that of the magnetic tunnel junction device of FIG.
【００８１】図７の磁性体トンネル接合素子と同様な方
法で本素子の磁気抵抗効果を測定したところ、飽和磁場
下の接合抵抗は１８Ωであったが、ＭＲ比は１５％であ
り、図７、図８の素子のＭＲ比よりも小さかった。When the magnetoresistance effect of this device was measured by the same method as that of the magnetic tunnel junction device of FIG. 7, the junction resistance under a saturation magnetic field was 18Ω, but the MR ratio was 15%. 8 was smaller than the MR ratio of the device of FIG.
【００８２】（第２の実施形態）図１０に、本発明の第
２の実施形態に係る磁気メモリセルを示す。なお、図１
の磁気メモリセルと対応する部分には図１と同一符号を
付してあり、詳細な説明は省略する。(Second Embodiment) FIG. 10 shows a magnetic memory cell according to a second embodiment of the present invention. FIG.
The same reference numerals as those in FIG. 1 denote the same parts as in FIG. 1, and a detailed description thereof will be omitted.
【００８３】本実施形態は、ＧＭＲ素子としては、ホッ
トエレクトロン・トランジスタを用いた例である。ホッ
トエレクトロン・トランジスタは、磁性体トンネル接合
素子よりも大きなＭＲ比を示すＧＭＲ素子である。ホッ
トエレクトロン・トランジスタのＭＲ比は２００％を越
える。したがって、メモリセルの情報を正しく読出すこ
とがより容易になり、読取りエラーを少なくできる。This embodiment is an example in which a hot electron transistor is used as the GMR element. A hot electron transistor is a GMR element that exhibits a higher MR ratio than a magnetic tunnel junction element. The MR ratio of hot electron transistors is over 200%. Therefore, it is easier to correctly read the information of the memory cell, and the reading error can be reduced.
【００８４】しかし、ホットエレクトロン・トランジス
タの電流利得は小さく、ベース接地の場合、コレクタ電
流がエミッタ電流より１桁以上減少してしまう。However, the current gain of the hot electron transistor is small, and in the case of a common base, the collector current is reduced by one digit or more than the emitter current.
【００８５】このため、ｎｓ程度の高速動作をさせるた
めには、磁性体トンネル接合素子の場合と同様に、図１
０に示すように、ホットエレクトロン・トランジスタ９
（のコレクタ）はＭＯＳトランジスタ２のゲートに接続
することが好ましい。Therefore, in order to operate at a high speed of about ns, as in the case of the magnetic tunnel junction element, as shown in FIG.
0, hot electron transistor 9
(Collector) is preferably connected to the gate of the MOS transistor 2.
【００８６】ところで、ベース接地での電流利得は高々
０．１程度と推定されるので、高速動作のためにはエミ
ッタ電流を大きくすること好ましい。Since the current gain at the base common is estimated to be about 0.1 at most, it is preferable to increase the emitter current for high-speed operation.
【００８７】大きなエミッタ電流を流すには、図２６の
トンネル注入型のホットエレクトロン・トランジスタよ
りも、図２７のショットキー注入型のホットエレクトロ
ン・トランジスタのほうが好ましい。In order to allow a large emitter current to flow, the Schottky injection type hot electron transistor shown in FIG. 27 is more preferable than the tunnel injection type hot electron transistor shown in FIG.
【００８８】図２６のホットエレクトロン・トランジス
タを形成する場合、ＭＯＳ型トランジスタと同一基板上
に形成するので、コレクタ層の材料にはＳｉを用いるこ
とになる。コレクタ層としてはＳｉ層で良いが、エミッ
タ層としては以下の条件を満足する半導体層であること
が好ましい。すなわち、バンドギャップが広く、かつ成
膜温度が低い半導体層が好ましい。When the hot electron transistor shown in FIG. 26 is formed, since it is formed on the same substrate as the MOS transistor, Si is used as the material of the collector layer. The collector layer may be a Si layer, but the emitter layer is preferably a semiconductor layer satisfying the following conditions. That is, a semiconductor layer having a wide band gap and a low deposition temperature is preferable.
【００８９】成膜温度が低いことが好ましい理由は、エ
ミッタ層はベース層の後に形成するため、成膜温度が高
いと、ベース層である磁性積層膜の特性が劣化する恐れ
があるからである。The reason why the film formation temperature is preferably low is that since the emitter layer is formed after the base layer, if the film formation temperature is high, the characteristics of the magnetic laminated film as the base layer may be deteriorated. .
【００９０】また、バンドギャップが広いことが好まし
い理由は、エネルギーの高い電子を用いることにより、
ベース／コレクタ界面の量子力学的反射を低減できるか
らである。The reason that the band gap is preferably wide is that by using electrons having high energy,
This is because quantum mechanical reflection at the base / collector interface can be reduced.
【００９１】このような２つの条件を満たす半導体層と
しては、Ｎｂがドープされたｎ型のチタン酸ストロンチ
ュウム（ＳＴＯ）層（Ｎｂドープｎ型ＳＴＯ層）が最も
適している。As a semiconductor layer satisfying these two conditions, an Nb-doped n-type strontium titanate (STO) layer (Nb-doped n-type STO layer) is most suitable.
【００９２】図１１に、エミッタ層としてＮｂドープｎ
型ＳＴＯ層を用いた場合のエミッタ電流（ＩE ）のコレ
クタ・ベース間電圧（ＶEB）の依存性を示す。FIG. 11 shows that the Nb-doped n
The dependence of the emitter current (I E ) on the collector-base voltage (V EB ) when a type STO layer is used is shown.
【００９３】図から、０．９Ｖ程度の電圧をコレクタ・
ベース間に印加することにより、１０3 Ａ／ｃｍ2 程度
のエミッタ電流が流れることが分かる。この場合、電流
利得が０．１であるとすると読出し時間は０．１ｎｓと
なり、また、電流利得が０．０１であっても読出し時間
１ｎｓとなる。As shown in the figure, a voltage of about 0.9 V
It can be seen that an emitter current of about 10 3 A / cm 2 flows when applied between the bases. In this case, if the current gain is 0.1, the read time is 0.1 ns, and even if the current gain is 0.01, the read time is 1 ns.
【００９４】（第３の実施形態）図１２に、本発明の第
３の実施形態に係る磁気ヘッドを示す。なお、図１の磁
気メモリセルと対応する部分には図１と同一符号を付し
てあり、詳細な説明は省略する。(Third Embodiment) FIG. 12 shows a magnetic head according to a third embodiment of the present invention. Parts corresponding to those of the magnetic memory cell of FIG. 1 are denoted by the same reference numerals as those of FIG. 1, and detailed description is omitted.
【００９５】本実施形態の磁気ヘッドは、図１の磁気メ
モリセルからビット線ＢＬ、ワード線ＷＬ、磁化手段を
取り除いた構成になっている。The magnetic head of this embodiment has a configuration in which the bit line BL, word line WL, and magnetizing means are removed from the magnetic memory cell of FIG.
【００９６】磁性体トンネル接合素子１の磁気抵抗は、
磁気記録媒体上を走査する際に変化し、これに対応した
電圧変化をセンスアンプで検出することにより、磁気記
録媒体に書き込まれた情報を読み出すことができる。The magnetic resistance of the magnetic tunnel junction device 1 is as follows.
The information written on the magnetic recording medium can be read by detecting the change in voltage when scanning over the magnetic recording medium and the corresponding voltage change by the sense amplifier.
【００９７】本実施形態の磁気ヘッドも、第１の実施形
態の磁気メモリの場合と同様の理由により、高速な読出
しが可能となる。The magnetic head of this embodiment can also perform high-speed reading for the same reason as in the case of the magnetic memory of the first embodiment.
【００９８】（第４の実施形態）図１３に、本発明の第
４の実施形態に係る磁気ヘッドを示す。なお、図１０の
磁気メモリセルと対応する部分には図１０と同一符号を
付してあり、詳細な説明は省略する。(Fourth Embodiment) FIG. 13 shows a magnetic head according to a fourth embodiment of the present invention. Parts corresponding to those of the magnetic memory cell in FIG. 10 are denoted by the same reference numerals as in FIG. 10, and detailed description is omitted.
【００９９】本実施形態の磁気ヘッドは、図１０の磁気
メモリセルからビット線ＢＬ、ワード線ＷＬ、磁化手段
を取り除いた構成になっている。The magnetic head of this embodiment has a configuration in which the bit line BL, word line WL, and magnetizing means are removed from the magnetic memory cell of FIG.
【０１００】ホットエレクトロン・トランジスタ９の磁
気抵抗は、磁気記録媒体上を走査する際に変化し、これ
に対応した電圧変化をセンスアンプで検出することによ
り、磁気記録媒体に書き込まれた情報を読出すことがで
きる。The magnetoresistance of the hot electron transistor 9 changes when scanning over the magnetic recording medium, and a voltage change corresponding to this is detected by a sense amplifier to read information written on the magnetic recording medium. Can be put out.
【０１０１】本実施形態の磁気ヘッドも、第２の実施形
態の磁気メモリの場合と同様の理由により、高速な読出
しが可能となる。また、磁性体トンネル接合素子よりも
大きなＭＲ比が得られるので、読取りエラーを少なくで
きる。The magnetic head of this embodiment can also perform high-speed reading for the same reason as in the case of the magnetic memory of the second embodiment. Further, since a larger MR ratio than that of the magnetic tunnel junction element can be obtained, reading errors can be reduced.
【０１０２】（第５の実施形態）ところで、本発明者の
研究によれば、磁性体電極として、数ｎｍ以下の磁性体
超薄膜、または磁性体超薄膜と異種金属膜等のバリア膜
との積層膜を用いることによって、ＭＲ比が増大するこ
とを見出した。(Fifth Embodiment) According to the study of the present inventors, as a magnetic electrode, a magnetic ultrathin film having a thickness of several nm or less, or a magnetic ultrathin film and a barrier film such as a dissimilar metal film are used. It has been found that the use of the laminated film increases the MR ratio.
【０１０３】先に説明したように、Ｆｅ、Ｃｏ，Ｎｉな
どの強磁性金属中では、局在性の強いｄバンドと自由電
子に近いｓバンドの電子が共存しているが、トンネル電
流は主としてｓ電子によって担われている。As described above, in a ferromagnetic metal such as Fe, Co, and Ni, a highly localized d-band and an s-band electron close to free electrons coexist, but the tunnel current is mainly It is carried by s electrons.
【０１０４】磁性体トンネル接合のＭＲ比が実用電圧領
域で著しく低下する原因は、電子のスピンが反転するこ
と、つまり電子のスピンフリップ現象によるものと考え
られる。したがって、実用電圧領域で大きなＭＲ比を示
すトンネル接合を得るためには、何らかの方法でこのス
ピンフリップ現象を抑制することが必要である。The cause of the remarkable decrease in the MR ratio of the magnetic tunnel junction in the practical voltage range is considered to be the reversal of the electron spin, that is, the electron spin flip phenomenon. Therefore, in order to obtain a tunnel junction having a large MR ratio in a practical voltage region, it is necessary to suppress this spin flip phenomenon by some method.
【０１０５】ここで、図３に示したように、磁性体超薄
膜中のｓ電子はトンネル接合において離散的なエネルギ
ー準位に量子化されるが、本発明者は、そのエネルギー
準位がアップスピン電子とダウンスピン電子とで異なっ
ていることを今回初めて見出した。Here, as shown in FIG. 3, the s electrons in the magnetic ultrathin film are quantized into discrete energy levels at the tunnel junction. For the first time, we found that spin electrons differ from down-spin electrons.
【０１０６】例えば、磁性体超薄膜として厚さ１ｎｍの
Ｆｅ超薄膜を用いた場合、アップスピン電子とダウンス
ピン電子とのエネルギー準位の差は１ｅＶ程度という極
めて大きな値となる。For example, when an ultrathin Fe film having a thickness of 1 nm is used as a magnetic ultrathin film, the difference between the energy levels of up-spin electrons and down-spin electrons is an extremely large value of about 1 eV.
【０１０７】このように磁性体超薄膜からなる電極を用
いた磁性体トンネル接合では、トンネル電子がスピン反
転するためには、１ｅＶ程度のエネルギーが関与した非
弾性散乱を受けなければならないため、スピンフリップ
現象の起こる確率は著しく低くなる。As described above, in a magnetic tunnel junction using an electrode made of a magnetic ultrathin film, in order for the tunnel electrons to undergo spin inversion, they must undergo inelastic scattering involving energy of about 1 eV. The probability of a flip phenomenon occurring is significantly reduced.
【０１０８】このようなスピンフリップ現象の発生確率
の低減化により、実用電圧領域で１０％を越える大きな
ＭＲ比を示す磁性体トンネル接合素子を実現することが
可能となる。By reducing the occurrence probability of such a spin flip phenomenon, it becomes possible to realize a magnetic tunnel junction device having a large MR ratio exceeding 10% in a practical voltage range.
【０１０９】なお、磁性体超薄膜のみを電極に用いると
シート抵抗が増大してしまうので、図５に示したよう
に、磁性体電極を磁性体超薄膜８と十分な厚さをもった
導電性のバックアップ膜６とで構成することが好まし
い。Since the sheet resistance increases when only the magnetic material ultrathin film is used as the electrode, the magnetic material electrode and the magnetic material ultrathin film 8 have a sufficient thickness as shown in FIG. It is preferable that the backup film 6 and the backup film 6 are used.
【０１１０】この場合も、先に説明したように、磁性体
超薄膜８の２次元性（２ＤＥＧ）を損なわないために
は、薄いバリア膜７を設けると良い。また、図６に示し
たように、磁性体超薄膜８の積層膜を用いることも可能
であり、その場合にも薄いバリア膜７を設けると良い。Also in this case, as described above, a thin barrier film 7 is preferably provided in order not to impair the two-dimensionality (2DEG) of the magnetic ultrathin film 8. Further, as shown in FIG. 6, it is also possible to use a laminated film of the magnetic ultrathin film 8, and in such a case, it is preferable to provide a thin barrier film 7.
【０１１１】以下、本実施形態のＧＭＲ素子（トンネル
注入型のホットエレクトロン・トランジスタ）について
具体的に説明する。Hereinafter, the GMR element (tunnel injection type hot electron transistor) of the present embodiment will be specifically described.
【０１１２】本ＧＭＲ素子は、図１４に示すように、ｎ
型Ｓｉからなるコレクタ２１（半導体領域）と、Ａｕ膜
（膜厚：１．５ｎｍ）／Ｆｅ膜（膜厚：１．５ｎｍ）／
Ａｌ膜（膜厚：１０ｎｍ）の積層膜からなるベース２２
と、ＡｌＯx 膜（トンネル絶縁膜）／Ｆｅ膜の積層膜か
らなるエミッタ２３（磁性体電極）と、Ａｕ膜（膜厚：
１００ｎｍ）からなるバックアップ膜（不図示）が順次
接合した構成になっている。As shown in FIG. 14, the present GMR element has n
Collector 21 (semiconductor region) made of type Si, Au film (thickness: 1.5 nm) / Fe film (thickness: 1.5 nm) /
Base 22 composed of a laminated film of an Al film (thickness: 10 nm)
, An emitter 23 (magnetic electrode) composed of a laminated film of an AlO x film (tunnel insulating film) / Fe film, and an Au film (film thickness:
A backup film (not shown) of 100 nm) is sequentially bonded.
【０１１３】このＧＭＲ素子のＭＲ比を調べたところ、
その大きさはエミッタ２３のＦｅ膜の膜厚に大きく依存
することが分かった。本発明者は、エミッタ２３のＦｅ
膜の膜厚ｄが異なる３種類のＧＭＲ素子（ｄ＝０．８ｎ
ｍ、１ｎｍ、２ｎｍ）を作成し、そのＭＲ比のエミッタ
電圧依存性を調べた。When the MR ratio of this GMR element was examined,
It has been found that the size greatly depends on the thickness of the Fe film of the emitter 23. The present inventor has proposed that the
Three types of GMR elements having different film thicknesses d (d = 0.8 n
m, 1 nm, and 2 nm), and the dependence of the MR ratio on the emitter voltage was examined.
【０１１４】図１５にその結果を示す。測定は温度７７
Ｋの環境で行った。また、図１４に示すように、エミッ
タ２３にはコレクタ２１に対して負のエミッタ電圧を印
加した。図１５から、同じエミッタ電圧でも、エミッタ
２３のＦｅ膜の膜厚ｄが薄いほどＭＲ比は大きいことが
分かる。FIG. 15 shows the result. Measurements were made at temperature 77
Performed in K environment. Further, as shown in FIG. 14, a negative emitter voltage was applied to the emitter 23 with respect to the collector 21. From FIG. 15, it can be seen that, even at the same emitter voltage, the MR ratio increases as the thickness d of the Fe film of the emitter 23 decreases.
【０１１５】また、本発明者は、ＭＲ比のエミッタ２３
のＦｅ膜の膜厚依存性を調べた。図１６にその結果を示
す。なお、エミッタ電圧は１Ｖである。また、図には、
これまでに報告されているベース中の伝導パラメータを
利用してＭＲ比から求めたスピン偏極度も示してある。The present inventor has also proposed an emitter 23 having an MR ratio.
Of the Fe film was examined. FIG. 16 shows the result. The emitter voltage is 1V. In the figure,
Also shown are spin polarizations determined from MR ratios using previously reported conduction parameters in the base.
【０１１６】図１６から、エミッタ（Ｆｅ）膜厚が５ｎ
ｍでもＭＲ比は得られるが、２ｎｍを下ると、ＭＲ比は
急激に増加し、例えば０．８ｎｍでは２倍（１００％）
を越え、そして０．６ｎｍでＭＲ比が急激に低下し、
０．５ｎｍを下るとＭＲ比が得られなくなる。FIG. 16 shows that the emitter (Fe) film thickness is 5n.
Although the MR ratio can be obtained with m, the MR ratio sharply increases below 2 nm. For example, at 0.8 nm, the MR ratio doubles (100%).
And at 0.6 nm the MR ratio drops sharply,
If it is less than 0.5 nm, the MR ratio cannot be obtained.
【０１１７】また、図から、３ｎｍを越えるとスピン偏
極度は０．０５（５％）未満になり、一方、２ｎｍを下
るとスピン偏極度は急激に増加し、例えば０．８ｎｍで
は０．４（４０％）を越えることが分かる。Further, it can be seen from the figure that the spin polarization is less than 0.05 (5%) when the thickness exceeds 3 nm, while the spin polarization sharply increases when the thickness is less than 2 nm. (40%).
【０１１８】０．８ｎｍにおける結果は、これまでに報
告されている数ｍＶの低電圧領域で測定されたトンネル
電子のスピン偏極度にほぼ等しい。すなわち、エミッタ
２３のＦｅ膜の膜厚を１ｎｍ以下にすると、１Ｖ程度の
高い電圧を印加しても電子はほとんどスピンフリップせ
ずにトンネルリングするため、スピン偏極した電子電流
を流すことができる。The result at 0.8 nm is almost equal to the spin polarization of tunnel electrons measured in a low voltage region of several mV, which has been reported so far. In other words, when the thickness of the Fe film of the emitter 23 is set to 1 nm or less, even when a high voltage of about 1 V is applied, electrons tunnel without substantially spin flipping, so that a spin-polarized electron current can flow. .
【０１１９】以上の結果から、エミッタ（Ｆｅ）膜厚
は、０．５ｎｍ以上５ｎｍ以下が好ましく、０．６ｎｍ
以上２ｎｍ以下がより好ましいかくして本実施形態によ
れば、エミッタ２３のＦｅ膜を薄膜化することによっ
て、１Ｖ程度の高い電圧、つまり実用電圧領域の電圧を
エミッタ２３に印加しても、十分に大きなＭＲ比を示す
ＧＭＲ素子を実現できるようになる。From the above results, the emitter (Fe) film thickness is preferably 0.5 nm or more and 5 nm or less, and 0.6 nm or less.
According to the present embodiment, the thickness of the Fe film of the emitter 23 is reduced to a sufficiently large value even when a high voltage of about 1 V, that is, a voltage in a practical voltage range is applied to the emitter 23. A GMR element exhibiting an MR ratio can be realized.
【０１２０】（第６の実施形態）図１７は、本発明の第
６の実施形態に係る磁性体トンネル接合素子を示す断面
図である。(Sixth Embodiment) FIG. 17 is a sectional view showing a magnetic tunnel junction device according to a sixth embodiment of the present invention.
【０１２１】これを製造工程に従って説明すると、ま
ず、Ｓｉ（１００）基板３１（半導体領域）上に厚さ５
ｎｍのＳｉＯ2 膜３２を形成する。次に基板温度を７７
Ｋに設定し、ＳｉＯ2 膜３２上にＣｕからなるバックア
ップ膜３３を形成する。この後、室温に戻して１×１１
０-6Ｔｏｒｒの酸素雰囲気中での１分間の酸化により、
バックアップ膜３３の表面にバリア膜３４を形成する。This will be described in accordance with the manufacturing process. First, a silicon substrate having a thickness of 5 mm is formed on a Si (100) substrate 31 (semiconductor region).
An SiO 2 film 32 of nm is formed. Next, the substrate temperature is set to 77.
K is set, and a backup film 33 made of Cu is formed on the SiO 2 film 32. Thereafter, the temperature is returned to room temperature and 1 × 11
Oxidation for 1 minute in an oxygen atmosphere of 0 -6 Torr
A barrier film is formed on the surface of the backup film 33.
【０１２２】次にバリア膜３４上に下部電極としての厚
さ０．８ｎｍのＣｏ超薄膜３５を真空蒸着により形成す
る。このとき、５００ｅの外部磁場を印加し、磁気容易
軸が一方向に揃うようにする。また、真空蒸着の際の真
空度、基板温度はそれぞれ１×１０-8ｔｏｒｒ、７７Ｋ
である。Next, a 0.8 nm thick ultra-thin Co film 35 as a lower electrode is formed on the barrier film 34 by vacuum evaporation. At this time, an external magnetic field of 500e is applied so that the magnetic easy axis is aligned in one direction. The degree of vacuum and the substrate temperature at the time of vacuum deposition are 1 × 10 −8 torr and 77K, respectively.
It is.
【０１２３】次にＣｕ超薄膜３５上に厚さ１．２ｎｍの
Ａｌ膜（不図示）を形成した後、基板温度を室温に戻
し、続いて酸素雰囲気中でのグロー放電により上記Ａ１
膜を酸化し、Ａｌx Ｏからなるトンネル絶縁膜３６を形
成する。真空蒸着の際の真空度、基板温度は前と同じで
ある。Next, after an Al film (not shown) having a thickness of 1.2 nm is formed on the Cu ultra-thin film 35, the substrate temperature is returned to room temperature, and then the Al film is formed by glow discharge in an oxygen atmosphere.
The film is oxidized to form a tunnel insulating film 36 made of Al x O. The degree of vacuum and the substrate temperature during vacuum deposition are the same as before.
【０１２４】次に再び基板温度を７７Ｋに設定し、トン
ネル絶縁膜３６上に上部電極としての厚さ１ｎｍのＣｏ
超薄膜３７を真空蒸着法により形成する。真空蒸着の際
の真空度、基板温度は前と同じである。Next, the substrate temperature is again set to 77 K, and a 1 nm-thick Co as an upper electrode is formed on the tunnel insulating film 36.
The ultra-thin film 37 is formed by a vacuum deposition method. The degree of vacuum and the substrate temperature during vacuum deposition are the same as before.
【０１２５】次に基板温度を室温に戻した後、Ｃｏ超薄
膜３７の表面を１×１０-6ｔｏｒｒの酸素雰囲気中に１
分間曝すことにより、Ｃｏ超薄膜３７の表面にバリア膜
３８を形成する。Next, after the substrate temperature was returned to room temperature, the surface of the ultra-thin Co film 37 was placed in an oxygen atmosphere of 1 × 10 −6 torr for 1 hour.
By exposing for a minute, a barrier film 38 is formed on the surface of the ultra-thin Co film 37.
【０１２６】最後に、バリア膜３８上にＡｕからなる厚
さ５０ｎｍのバックアップ膜３９を形成する。Finally, a backup film 39 made of Au and having a thickness of 50 nm is formed on the barrier film 38.
【０１２７】このようにして作成された磁性体トンネル
接合素子の磁気抵抗効果を測定してみた。この測定は、
交流ブリッジを用い、トンネル接合面内に外部磁場を印
加して行なった。The magnetoresistance effect of the magnetic tunnel junction device thus manufactured was measured. This measurement is
Using an AC bridge, an external magnetic field was applied to the tunnel junction surface.
【０１２８】その結果、磁化曲線を反映した磁気抵抗特
性が見られ、ＭＲ比は約３０％である。また、飽和磁場
の下での接合抵抗の絶対値は約２０Ωであった。As a result, a magnetoresistance characteristic reflecting the magnetization curve is observed, and the MR ratio is about 30%. The absolute value of the junction resistance under a saturation magnetic field was about 20Ω.
【０１２９】また、比較例として、本実施形態の磁性体
トンネル接合素子の上部電極および下部電極３５，３７
を厚さ５０ｎｍのＣｏ膜に置き換えたものを形成した。
その形成は本実施形態のそれに準じる。As a comparative example, the upper and lower electrodes 35 and 37 of the magnetic tunnel junction device of the present embodiment were used.
Was replaced with a 50 nm-thick Co film.
The formation is similar to that of the present embodiment.
【０１３０】同様な方法で比較例の磁気抵抗効果を評価
したところ、飽和磁場下の接合抵抗は１８Ωであった
が、ＭＲ比は５％であり、本実施形態の磁性体トンネル
接合素子のＭＲ比よりもはるかに小さかった。When the magnetoresistance effect of the comparative example was evaluated by the same method, the junction resistance under a saturation magnetic field was 18 Ω, but the MR ratio was 5%, and the MR ratio of the magnetic tunnel junction device of this embodiment was 5%. It was much smaller than the ratio.
【０１３１】（第７の実施形態）図１８は、本発明の第
７の実施形態に係る磁性体素子を示す断面図である。(Seventh Embodiment) FIG. 18 is a sectional view showing a magnetic element according to a seventh embodiment of the present invention.
【０１３２】図中、４１は半導体基板（半導体領域）を
示しており、この半導体基板４１の一端側には磁性体超
薄膜からなる第１の磁性体電極４２が設けられ、他端側
には磁性体超薄膜からなる第２の磁性体電極４３が設け
られている。半導体基板としては、例えばＳｉ基板、磁
性体超薄膜としては、例えばＦｅ超薄膜を用いる。In the figure, reference numeral 41 denotes a semiconductor substrate (semiconductor region). A first magnetic electrode 42 made of a magnetic ultrathin film is provided at one end of the semiconductor substrate 41, and at the other end thereof. A second magnetic electrode 43 made of a magnetic ultrathin film is provided. For example, a Si substrate is used as a semiconductor substrate, and an Fe ultrathin film is used as a magnetic ultrathin film.
【０１３３】半導体基板４１と第１の磁性体電極４２は
ショットキー接合を形成し、同様に半導体基板４１と第
２の磁性体電極４３もショットキー接合を形成する。ま
た、第１および第２の磁性体電極４２，４３の膜厚は、
０．５ｎｍ以上（好ましくは０．６以上）５ｎｍ以下
（好ましくは２ｎｍ以下）である。The semiconductor substrate 41 and the first magnetic electrode 42 form a Schottky junction, and similarly, the semiconductor substrate 41 and the second magnetic electrode 43 also form a Schottky junction. The thickness of the first and second magnetic electrodes 42 and 43 is
It is 0.5 nm or more (preferably 0.6 or more) and 5 nm or less (preferably 2 nm or less).
【０１３４】このように構成された磁性体素子によれ
ば、第１の磁性体電極４２に第２の磁性体電極４３に対
して負の電圧を印加すると、スピンフリップ現象を招か
ずに、第１の磁性体電極４２からショットキー接合を介
して半導体基板４１に電子を注入できる。According to the magnetic element configured as described above, when a negative voltage is applied to the first magnetic electrode 42 to the second magnetic electrode 43, the spin flip phenomenon does not occur and Electrons can be injected from one magnetic electrode 42 into the semiconductor substrate 41 via the Schottky junction.
【０１３５】したがって、本実施形態によれば、第１の
磁性体電極４２から第２の磁性体電極４３に向かってス
ピン偏極した電子電流Ｉｅを半導体基板４１内に流すこ
とができるようになる。Therefore, according to the present embodiment, the spin-polarized electron current Ie can flow from the first magnetic electrode 42 toward the second magnetic electrode 43 into the semiconductor substrate 41. .
【０１３６】図１９に、本実施形態の変形例を示す。こ
れは上下方向に電子電流Ｉｅを流す場合の構造を示して
いる。また、本実施形態では、磁性体電極４２，４３と
して磁性体超薄膜の単層膜を用いたが、例えば磁性体超
薄膜と電子に対してのバリア膜との積層膜を用いても良
い。バリア膜としては、バリアとして働くものであれば
その膜種には制限はなく、例えば絶縁膜、半導体膜、半
金属膜、異種金属膜を用いることができる。FIG. 19 shows a modification of the present embodiment. This shows a structure in which the electron current Ie flows in the vertical direction. Further, in the present embodiment, a single-layer film of a magnetic ultrathin film is used as the magnetic electrodes 42 and 43, but a laminated film of a magnetic ultrathin film and a barrier film for electrons may be used, for example. The type of the barrier film is not limited as long as it functions as a barrier. For example, an insulating film, a semiconductor film, a semimetal film, and a dissimilar metal film can be used.
【０１３７】（第８の実施形態）図２０は、本発明の第
８の実施形態に係る磁性体素子を示す断面図である。な
お、図１８の磁性体素子と対応する部分には図１８と同
一符号を付してあり、詳細な説明は省略する（以下の他
の実施形態についても同様）。(Eighth Embodiment) FIG. 20 is a sectional view showing a magnetic element according to an eighth embodiment of the present invention. The parts corresponding to those in FIG. 18 are denoted by the same reference numerals as those in FIG. 18, and detailed description is omitted (the same applies to other embodiments described below).
【０１３８】本実施形態は、第１の磁性体電極（ソース
電極）４２と第２の磁性体電極（ドレイン電極）４３と
の間の半導体基板４１の表面にゲート電極４４を設け、
ＦＥＴを構成したことにある。半導体基板４１とゲート
電極４４とはショットキー接合を形成する。In this embodiment, a gate electrode 44 is provided on the surface of a semiconductor substrate 41 between a first magnetic material electrode (source electrode) 42 and a second magnetic material electrode (drain electrode) 43.
That is, the FET is configured. The semiconductor substrate 41 and the gate electrode 44 form a Schottky junction.
【０１３９】本実施形態によれば、スピン偏極した電子
電流Ｉｅをゲート電圧で制御することができるので、ア
ップスピン電子とダウンスピン電子が混在した電子電流
を制御する場合に比べて、相互コンダクタンスｇm の大
きなＦＥＴを実現できるようになる。According to the present embodiment, since the spin-polarized electron current Ie can be controlled by the gate voltage, the mutual conductance can be reduced as compared with the case where the electron current in which up-spin electrons and down-spin electrons coexist is controlled. An FET having a large g m can be realized.
【０１４０】なお、半導体基板４１上にゲート絶縁膜を
形成し、その上に第１の磁性体電極（ソース電極）４
２、第２の磁性体電極（ドレイン電極）４３、ゲート電
極４４を形成しても良い。A gate insulating film is formed on the semiconductor substrate 41, and a first magnetic material electrode (source electrode) 4 is formed thereon.
2, a second magnetic electrode (drain electrode) 43 and a gate electrode 44 may be formed.
【０１４１】（第９の実施形態）図２１は、本発明の第
９の実施形態に係る磁性体素子を示す断面図である。(Ninth Embodiment) FIG. 21 is a sectional view showing a magnetic element according to a ninth embodiment of the present invention.
【０１４２】本実施形態は本発明をＬＥＤに適用した例
であり、第１の磁性体電極４２からアンドープの半導体
基板４１にスピン偏極した電子電流Ｉｅを注入し、第２
の磁性体電極４３から半導体基板４１にスピン偏極した
正孔電流Ｉｈを注入する。これにより、電子と正孔との
再結合が起こり、発光が生じる。The present embodiment is an example in which the present invention is applied to an LED, in which a spin-polarized electron current Ie is injected from a first magnetic material electrode 42 into an undoped semiconductor substrate 41,
Then, a spin-polarized hole current Ih is injected from the magnetic electrode 43 into the semiconductor substrate 41. Thereby, recombination of electrons and holes occurs, and light emission occurs.
【０１４３】本実施形態によれば、スピン偏極した電子
電流Ｉｅと正孔電流Ｉｈとで再結合を起こすことができ
るので、アップスピン電子とダウンスピン電子が混在し
た電子電流と正孔電流とで再結合を起こす場合に比べ
て、発光に必要な電圧が低くて済む。According to the present embodiment, recombination can occur between the spin-polarized electron current Ie and the hole current Ih. As compared with the case where recombination occurs, the voltage required for light emission can be lower.
【０１４４】なお、図中、４５をアンドープの半導体層
を示している。この半導体層４５の印加電圧で再結合速
度を制御することができる。In the figure, reference numeral 45 denotes an undoped semiconductor layer. The recombination speed can be controlled by the voltage applied to the semiconductor layer 45.
【０１４５】（第１０の実施形態）図２２は、本発明の
第１０の実施形態に係る磁性体素子を示す断面図であ
る。本実施形態も本発明をＬＥＤに適用した例である。(Tenth Embodiment) FIG. 22 is a sectional view showing a magnetic element according to a tenth embodiment of the present invention. This embodiment is also an example in which the present invention is applied to an LED.
【０１４６】本実施形態が第９の実施形態と異なる点
は、不純物ドープ半導体を用いてＬＥＤを構成したこと
にある。第１の磁性体電極４２はｐ型半導体層４５ｐを
介してｎ型半導体基板４１に接合している。また、アン
ドープの半導体層４５の代わりに、ｐ型半導体層４５ｐ
を用いている。本実施形態でも第９の実施形態と同様な
効果が得られる。The present embodiment differs from the ninth embodiment in that an LED is formed using an impurity-doped semiconductor. The first magnetic electrode 42 is joined to the n-type semiconductor substrate 41 via the p-type semiconductor layer 45p. Also, instead of the undoped semiconductor layer 45, the p-type semiconductor layer 45p
Is used. In this embodiment, the same effects as in the ninth embodiment can be obtained.
【０１４７】（第１１の実施形態）図２３は、本発明の
第１１の実施形態に係る磁性体素子を示す断面図であ
る。本実施形態は本発明をレーザに適用した例である。
図中、４６ｐはｐ型半導体層（半導体領域）、４６ｉは
ｉ型半導体層（半導体領域）、４６ｎはｎ型半導体層
（半導体領域）を示している。(Eleventh Embodiment) FIG. 23 is a sectional view showing a magnetic element according to an eleventh embodiment of the present invention. This embodiment is an example in which the present invention is applied to a laser.
In the figure, 46p indicates a p-type semiconductor layer (semiconductor region), 46i indicates an i-type semiconductor layer (semiconductor region), and 46n indicates an n-type semiconductor layer (semiconductor region).
【０１４８】本実施形態によれば、スピン偏極した電子
電流Ｉｅと正孔電流Ｉｐとで反転分布を形成することが
できるので、アップスピン電子とダウンスピン電子が混
在した電子電流と正孔電流とで反転分布を形成する場合
に比べて、レーザ発振に必要な電圧（しきい値電圧）が
低くなる。According to the present embodiment, an inversion distribution can be formed by the spin-polarized electron current Ie and the hole current Ip. Therefore, an electron current and a hole current in which up-spin electrons and down-spin electrons coexist is formed. The voltage (threshold voltage) required for laser oscillation is lower than in the case where a population inversion is formed by (1) and (2).
【０１４９】（第１２の実施形態）図２４は、本発明の
第１２の実施形態に係る磁性体素子を示す断面図であ
る。本実施形態は本発明をスピン・トランジスタに適用
した例である。図中、４７はトンネル絶縁膜、４８は常
磁性体層（磁性体領域）を示している。常磁性体層４８
は接地されている。(Twelfth Embodiment) FIG. 24 is a sectional view showing a magnetic element according to a twelfth embodiment of the present invention. This embodiment is an example in which the present invention is applied to a spin transistor. In the figure, 47 indicates a tunnel insulating film, and 48 indicates a paramagnetic layer (magnetic region). Paramagnetic layer 48
Is grounded.
【０１５０】本実施形態によれば、第１の磁性体電極４
２からスピン偏極した電子電流Ｉｅを常磁性体層４８に
注入できるので、アップスピン電子とダウンスピン電子
が混在した電子電流を注入する場合に比べて、第２の磁
性体電極４３と常磁性体層４８との間により大きな電圧
差を発生させることができる。According to this embodiment, the first magnetic electrode 4
Since the spin-polarized electron current Ie can be injected into the paramagnetic layer 48, the second magnetic electrode 43 and the paramagnetic layer 43 are compared with the case where an electron current in which up-spin electrons and down-spin electrons are mixed is injected. A larger voltage difference can be generated with the body layer 48.
【０１５１】（第１３の実施形態）図２５は、本発明の
第１３の実施形態に係る磁性体素子を示す断面図であ
る。本実施形態は本発明をホットエレクトロン・トラン
ジスタに適用した例である。図中、４９は強磁性体層、
５０は半導体層（半導体領域）を示している。(Thirteenth Embodiment) FIG. 25 is a sectional view showing a magnetic element according to a thirteenth embodiment of the present invention. This embodiment is an example in which the present invention is applied to a hot electron transistor. In the figure, 49 is a ferromagnetic layer,
Reference numeral 50 denotes a semiconductor layer (semiconductor region).
【０１５２】本実施形態によれば、第１の磁性体電極４
２からスピン偏極した電子電流Ｉｅをトンネル絶縁膜４
７を介して半導体層５０に注入できるので、アップスピ
ン電子とダウンスピン電子が混在した電子電流を注入す
る場合に比べて、より大きなＭＲ比が得られる。According to this embodiment, the first magnetic electrode 4
The electron current Ie, which has been spin-polarized from FIG.
7 can be injected into the semiconductor layer 50, so that a higher MR ratio can be obtained as compared with the case where an electron current in which up-spin electrons and down-spin electrons coexist is injected.
【０１５３】[0153]
【発明の効果】以上詳述したように本発明（請求項１〜
７）によれば、遅延時間の原因となるＣＲ時定数を小さ
くできるので、読出し速度の速い磁気装置を実現できる
ようになる。As described in detail above, the present invention (Claims 1 to 5)
According to 7), the CR time constant causing the delay time can be reduced, so that a magnetic device with a high read speed can be realized.
【０１５４】また、本発明（請求項８〜１２）によれ
ば、磁性体電極として磁性体超薄膜を用いることによ
り、実用電圧領域における電子のスピンフリップ現象に
起因する特性劣化を抑制できる磁性体素子を実現できる
ようになる。Further, according to the present invention (claims 8 to 12), by using a magnetic ultra-thin film as the magnetic electrode, it is possible to suppress the characteristic deterioration due to the electron spin flip phenomenon in a practical voltage range. The device can be realized.
【図１】本発明の第１の実施形態に係る磁性体トンネル
接合素子とＭＯＳトランジスタとからなる磁気メモリセ
ルを示す図FIG. 1 is a diagram showing a magnetic memory cell including a magnetic tunnel junction device and a MOS transistor according to a first embodiment of the present invention.
【図２】磁性体の状態密度のスピン依存性を示す図FIG. 2 is a diagram showing the spin dependence of the density of states of a magnetic material.
【図３】超薄膜の状態密度を示す図FIG. 3 is a diagram showing the density of states of an ultrathin film.
【図４】絶縁膜をトンネルする電子の波数ベクトルを示
す図FIG. 4 is a diagram showing a wave number vector of electrons tunneling through an insulating film.
【図５】磁性体電極を示す断面図FIG. 5 is a sectional view showing a magnetic material electrode.
【図６】他の磁性体電極を示す断面図FIG. 6 is a cross-sectional view showing another magnetic material electrode.
【図７】磁性体トンネル接合素子を示す断面図FIG. 7 is a sectional view showing a magnetic tunnel junction element.
【図８】図７の磁性体トンネル接合素子の磁気抵抗効果
の測定結果を示す図8 is a diagram showing a measurement result of a magnetoresistance effect of the magnetic tunnel junction device of FIG. 7;
【図９】他の磁性体トンネル接合素子を示す断面図FIG. 9 is a sectional view showing another magnetic tunnel junction device.
【図１０】本発明の第２の実施形態に係る磁気メモリセ
ルを示す図FIG. 10 is a diagram showing a magnetic memory cell according to a second embodiment of the present invention;
【図１１】エミッタ層としてＮｂドープｎ型ＳＴＯ層を
用いた場合のエミッタ電流のコレクタ・ベース間電圧の
依存性を示す図FIG. 11 is a diagram showing the dependence of the emitter current on the collector-base voltage when an Nb-doped n-type STO layer is used as the emitter layer.
【図１２】本発明の第３の実施形態に係る磁気ヘッドを
示す図FIG. 12 shows a magnetic head according to a third embodiment of the present invention.
【図１３】本発明の第４の実施形態に係る磁気ヘッドを
示す図FIG. 13 is a view showing a magnetic head according to a fourth embodiment of the present invention.
【図１４】本発明の第５の実施形態に係る磁性体素子を
示す断面図FIG. 14 is a sectional view showing a magnetic element according to a fifth embodiment of the present invention.
【図１５】ＭＲ比のエミッタ電圧依存性を示す図FIG. 15 is a diagram showing the emitter voltage dependence of the MR ratio.
【図１６】ＭＲ比のエミッタ中のＦｅ膜の膜厚依存性を
示す図FIG. 16 is a diagram showing the dependency of the MR ratio on the thickness of the Fe film in the emitter.
【図１７】本発明の第６の実施形態に係る磁性体素子を
示す断面図FIG. 17 is a sectional view showing a magnetic element according to a sixth embodiment of the present invention.
【図１８】本発明の第７の実施形態に係る磁性体素子を
示す断面図FIG. 18 is a sectional view showing a magnetic element according to a seventh embodiment of the present invention.
【図１９】図７の磁性体素子の変形例を示す断面図FIG. 19 is a sectional view showing a modification of the magnetic element shown in FIG. 7;
【図２０】本発明の第８の実施形態に係る磁性体素子を
示す断面図FIG. 20 is a sectional view showing a magnetic element according to an eighth embodiment of the present invention;
【図２１】本発明の第９の実施形態に係る磁性体素子を
示す断面図FIG. 21 is a sectional view showing a magnetic element according to a ninth embodiment of the present invention;
【図２２】本発明の第１０の実施形態に係る磁性体素子
を示す断面図FIG. 22 is a sectional view showing a magnetic element according to a tenth embodiment of the present invention.
【図２３】本発明の第１１の実施形態に係る磁性体素子
を示す断面図FIG. 23 is a sectional view showing a magnetic element according to an eleventh embodiment of the present invention.
【図２４】本発明の第１２の実施形態に係る磁性体素子
を示す断面図FIG. 24 is a sectional view showing a magnetic element according to a twelfth embodiment of the present invention;
【図２５】本発明の第１３の実施形態に係る磁性体素子
を示す断面図FIG. 25 is a sectional view showing a magnetic element according to a thirteenth embodiment of the present invention;
【図２６】従来のトンネル注入型のホットエレクトロン
・トランジスタを示す図FIG. 26 is a view showing a conventional tunnel injection type hot electron transistor.
【図２７】従来のショットキー注入型のホットエレクト
ロン・トランジスタを示す図FIG. 27 is a diagram showing a conventional Schottky injection type hot electron transistor.
【図２８】従来の磁性体トンネル接合素子とＭＯＳトラ
ンジスタとからなる磁気メモリセルを示す図FIG. 28 shows a conventional magnetic memory cell including a magnetic tunnel junction element and a MOS transistor.
１…磁性体トンネル接合素子（メモリセル本体，磁気ヘ
ッド本体） ２…ＭＯＳトランジスタ ３…比較抵抗（第２の抵抗） ４…ゲート抵抗（第１の抵抗） ５…Ｓｉ基板 ６…バックアップ膜 ７…バリア膜 ８…磁性体超薄膜 ９…ホットエレクトロン・トランジスタ（メモリセル本
体，磁気ヘッド本体） １０…Ｓｉ基板 １１…ＳｉＯ2 膜 １２…Ｃｏ膜（下部電極） １３…トンネル絶縁膜 １４…Ｃｏ超薄膜（上部電極） １５…バリア膜 １６，１７…バックアップ膜 １８…バリア膜 ２１…コレクタ（半導体領域） ２２…ベース ２３…エミッタ（磁性体電極） ３１…Ｓｉ基板（半導体領域） ３２…ＳｉＯ2 膜 ３３，３９…バックアップ膜 ３４，３８…バリア膜 ３５，３７…Ｃｏ超薄膜（磁性体電極） ３６…トンネル絶縁膜 ４１…半導体基板（半導体領域） ４１ｎ…ｎ型半導体基板（半導体領域） ４２，４３…磁性体電極 ４４…ゲート電極 ４５…半導体層（アンドープ） ４６ｐ…ｐ型半導体層（半導体領域） ４６ｎ…ｎ型半導体層（半導体領域） ４６ｉ…ｉ型半導体層（半導体領域） ４７…トンネル絶縁膜 ４８…磁性体層（磁性体領域） ４９…強磁性体層 ５０…半導体層（半導体領域） Ｃ１…浮遊容量 Ｃ２…入力キャパシタンス ＢＬ…ビット線 ＷＬ…ワード線DESCRIPTION OF SYMBOLS 1 ... Magnetic tunnel junction element (memory cell main body, magnetic head main body) 2 ... MOS transistor 3 ... Comparative resistance (2nd resistance) 4 ... Gate resistance (1st resistance) 5 ... Si substrate 6 ... Backup film 7 ... barrier film 8 ... magnetic ultrathin film 9 ... hot electron transistor (memory cell body, the magnetic head main body) 10 ... Si substrate 11 ... SiO 2 film 12 ... Co film (lower electrode) 13 ... tunnel insulating film 14 ... Co ultrathin (upper electrode) 15 ... barrier films 16 and 17 ... backup film 18 ... barrier film 21 ... collector (semiconductor region) 22 ... base 23 ... emitter (magnetic electrode) 31 ... Si substrate (semiconductor region) 32 ... SiO 2 film 33 Reference numerals 39, Backup film 34, 38 Barrier film 35, 37 Co ultrathin film (magnetic electrode) 36 Tunnel insulating film 41 Semiconductor substrate 41n: n-type semiconductor substrate (semiconductor region) 42, 43: magnetic electrode 44: gate electrode 45: semiconductor layer (undoped) 46p: p-type semiconductor layer (semiconductor region) 46n: n-type semiconductor layer (semiconductor region) 46i: i-type semiconductor layer (semiconductor region) 47: tunnel insulating film 48: magnetic layer (magnetic region) 49: ferromagnetic layer 50: semiconductor layer (semiconductor region) C1: floating capacitance C2: input capacitance BL Bit line WL ... word line
Claims (12)
ド本体としてのＧＭＲ素子とを具備してなることを特徴
とする磁気装置。1. A magnetic device comprising: a MOS transistor; and a GMR element connected to the gate of the MOS transistor and serving as a magnetic head body.
ジスタのゲートに接続され、メモリセル本体としてのＧ
ＭＲ素子とからなるメモリセルがマトリクス状に配列形
成されていることを特徴とする磁気装置。2. A MOS transistor and a gate connected to the gate of the MOS transistor and serving as a memory cell body.
A magnetic device, wherein memory cells each comprising an MR element are arranged in a matrix.
化制御手段をさらに有することを特徴とする請求項２に
記載の磁気装置。3. The magnetic device according to claim 2, further comprising a magnetization control means for controlling a direction of magnetization of said GMR element.
ＭＲ素子を介して定電圧源に接続され、かつ第１の抵抗
を介して接地され、前記ＭＯＳトランジスタのソースは
前記第１の抵抗よりも低抵抗の第２の抵抗に直列に接続
され、前記ＭＯＳトランジスタのドレインは接地されて
いることを特徴とする請求項１または請求項２に記載の
磁気装置。4. The gate of said MOS transistor is connected to said G
Connected to a constant voltage source via an MR element and grounded via a first resistor, the source of the MOS transistor is connected in series to a second resistor having a lower resistance than the first resistor, and 3. The magnetic device according to claim 1, wherein a drain of the MOS transistor is grounded.
であるか、またはベース層が磁性積層膜で形成されたホ
ットエレクトロン・トランジスタであることを特徴とす
る請求項１または請求項２に記載の磁気装置。5. The device according to claim 1, wherein the GMR element is a magnetic tunnel junction element or a hot electron transistor having a base layer formed of a magnetic laminated film. Magnetic device.
膜、または磁性膜と絶縁膜との積層膜で形成されている
ことを特徴とする請求項５に記載の磁気装置。6. The magnetic device according to claim 5, wherein the electrode of the magnetic tunnel junction element is formed of a magnetic film or a laminated film of a magnetic film and an insulating film.
エミッタ層は、Ｎｂがドープされたチタン酸ストロンチ
ウム膜で形成されていることを特徴とする請求項５に記
載の磁気装置。7. The magnetic device according to claim 5, wherein the emitter layer of the hot electron transistor is formed of a strontium titanate film doped with Nb.
を介して、スピン偏極した電子電流が注入される半導体
領域または常磁性金属領域からなる被注入領域とを具備
してなることを特徴とする磁性体素子。8. A magnetic material electrode including a magnetic material ultra-thin film, and a semiconductor region or a paramagnetic metal region into which a spin-polarized electron current is injected from the magnetic material electrode via a potential barrier for electrons. And a region to be injected comprising:
上５ｎｍ以下であることを特徴とする請求項８に記載の
磁性体素子。9. The magnetic element according to claim 8, wherein the thickness of the magnetic ultrathin film is 0.5 nm or more and 5 nm or less.
前記ポテンシャル障壁として、トンネル接合、ショット
キー接合またはＭＩＳ接合を用いることを特徴とする請
求項８に記載の磁性体素子。10. When the region to be implanted is a semiconductor region,
9. The magnetic element according to claim 8, wherein a tunnel junction, a Schottky junction, or a MIS junction is used as the potential barrier.
に、前記ポテンシャル障壁として、トンネル接合を用い
ることを特徴とする請求項８に記載の磁性体素子。11. The magnetic element according to claim 8, wherein when the region to be injected is a paramagnetic metal region, a tunnel junction is used as the potential barrier.
と、電子に対してのバリア膜との積層膜からなることを
特徴とする請求項８に記載の磁性体素子。12. The magnetic element according to claim 8, wherein the magnetic electrode comprises a laminated film of the ultra-thin magnetic film and a barrier film against electrons.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05824498A JP3566531B2 (en) | 1997-11-12 | 1998-03-10 | Magnetic device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-310626 | 1997-11-12 | ||
| JP31062697 | 1997-11-12 | ||
| JP05824498A JP3566531B2 (en) | 1997-11-12 | 1998-03-10 | Magnetic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204854A true JPH11204854A (en) | 1999-07-30 |
| JP3566531B2 JP3566531B2 (en) | 2004-09-15 |
Family
ID=26399297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05824498A Expired - Fee Related JP3566531B2 (en) | 1997-11-12 | 1998-03-10 | Magnetic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3566531B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196661A (en) * | 1999-10-27 | 2001-07-19 | Sony Corp | Magnetization control method, information storage method, magnetic function element, and information storage element |
| WO2004051754A1 (en) | 2002-11-29 | 2004-06-17 | Japan Science And Technology Agency | Spin-injection device and magnetic device using spin-injection device |
| US6829160B1 (en) * | 2001-04-06 | 2004-12-07 | Western Digital (Fremont), Inc. | Magnetic ram cell with amplification circuitry and MRAM memory array formed using the MRAM cells |
| JPWO2004079827A1 (en) * | 2003-03-07 | 2006-06-08 | 独立行政法人科学技術振興機構 | Field effect transistor having spin-dependent transfer characteristics and non-volatile memory using the same |
| JP2007207406A (en) * | 2006-01-06 | 2007-08-16 | Nec Corp | Semiconductor memory device |
| US7259942B2 (en) | 2005-01-10 | 2007-08-21 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure in the collector or emitter region |
| JP2007257830A (en) * | 2007-05-01 | 2007-10-04 | Fujitsu Ltd | Magnetic memory device and data reading method in magnetic memory device |
| US7573686B2 (en) | 2006-06-26 | 2009-08-11 | Tdk Corporation | Thin-film magnetic head including low-resistance TMR element |
| WO2009133650A1 (en) * | 2008-05-02 | 2009-11-05 | 国立大学法人大阪大学 | Magnetization control method, information storage method, information storage element, and magnetic function element |
| US7636223B2 (en) | 2005-01-10 | 2009-12-22 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure and a self-pinned layer structure |
| US7639459B2 (en) | 2005-01-10 | 2009-12-29 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure |
| US7710691B2 (en) | 2005-01-10 | 2010-05-04 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure in the collector region and a pinned layer structure in the emitter region |
| JP2010146723A (en) * | 2010-01-27 | 2010-07-01 | Fujitsu Ltd | Magnetic memory device and data reading method in magnetic memory device |
| JP2012238377A (en) * | 2006-01-06 | 2012-12-06 | Nec Corp | Semiconductor memory |
| US8693238B2 (en) | 2006-08-07 | 2014-04-08 | Nec Corporation | MRAM having variable word line drive potential |
-
1998
- 1998-03-10 JP JP05824498A patent/JP3566531B2/en not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196661A (en) * | 1999-10-27 | 2001-07-19 | Sony Corp | Magnetization control method, information storage method, magnetic function element, and information storage element |
| US6829160B1 (en) * | 2001-04-06 | 2004-12-07 | Western Digital (Fremont), Inc. | Magnetic ram cell with amplification circuitry and MRAM memory array formed using the MRAM cells |
| WO2004051754A1 (en) | 2002-11-29 | 2004-06-17 | Japan Science And Technology Agency | Spin-injection device and magnetic device using spin-injection device |
| US7755929B2 (en) | 2002-11-29 | 2010-07-13 | Japan Science And Technology Agency | Spin-injection device and magnetic device using spin-injection device |
| JP2009290226A (en) * | 2003-03-07 | 2009-12-10 | Japan Science & Technology Agency | Field-effect transistor with spin-dependent transfer characteristics, and nonvolatile memory using the same |
| JPWO2004079827A1 (en) * | 2003-03-07 | 2006-06-08 | 独立行政法人科学技術振興機構 | Field effect transistor having spin-dependent transfer characteristics and non-volatile memory using the same |
| JP2013016854A (en) * | 2003-03-07 | 2013-01-24 | Japan Science & Technology Agency | Field effect transistor with spin-dependent transfer characteristics, and nonvolatile memory including the same |
| US8097909B2 (en) | 2003-03-07 | 2012-01-17 | Japan Science And Technology Agency | Field-effect transistor with spin-dependent transmission characteristics and non-volatile memory using the same |
| US7259942B2 (en) | 2005-01-10 | 2007-08-21 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure in the collector or emitter region |
| US7636223B2 (en) | 2005-01-10 | 2009-12-22 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure and a self-pinned layer structure |
| US7639459B2 (en) | 2005-01-10 | 2009-12-29 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure |
| US7710691B2 (en) | 2005-01-10 | 2010-05-04 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure in the collector region and a pinned layer structure in the emitter region |
| JP2012238377A (en) * | 2006-01-06 | 2012-12-06 | Nec Corp | Semiconductor memory |
| JP2007207406A (en) * | 2006-01-06 | 2007-08-16 | Nec Corp | Semiconductor memory device |
| US7573686B2 (en) | 2006-06-26 | 2009-08-11 | Tdk Corporation | Thin-film magnetic head including low-resistance TMR element |
| US8693238B2 (en) | 2006-08-07 | 2014-04-08 | Nec Corporation | MRAM having variable word line drive potential |
| JP2007257830A (en) * | 2007-05-01 | 2007-10-04 | Fujitsu Ltd | Magnetic memory device and data reading method in magnetic memory device |
| WO2009133650A1 (en) * | 2008-05-02 | 2009-11-05 | 国立大学法人大阪大学 | Magnetization control method, information storage method, information storage element, and magnetic function element |
| JP5360774B2 (en) * | 2008-05-02 | 2013-12-04 | 国立大学法人大阪大学 | Magnetization control method, information storage method, information storage element, and magnetic functional element |
| JP2010146723A (en) * | 2010-01-27 | 2010-07-01 | Fujitsu Ltd | Magnetic memory device and data reading method in magnetic memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3566531B2 (en) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10529914B2 (en) | Magnetic memory | |
| EP1745488B1 (en) | Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same | |
| US8295006B2 (en) | Magnetic sensor, magnetic head, and magnetic memory by using spin Hall devices | |
| US8004029B2 (en) | Spin transistor, programmable logic circuit, and magnetic memory | |
| US7057921B2 (en) | Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same | |
| US7839675B2 (en) | Magnetic memory device and method for reading magnetic memory cell using spin hall effect | |
| US6826078B2 (en) | Magnetoresistive effect element and magnetic memory having the same | |
| US7525166B2 (en) | Memory element and memory | |
| JP4380693B2 (en) | Memory element, memory | |
| JP3621367B2 (en) | Spin transistor | |
| EP0910092A2 (en) | Magnetic thin film memory element and recording/reproduction method using such memory element | |
| US20070030724A1 (en) | Memory element and memory | |
| JP3566531B2 (en) | Magnetic device | |
| JP2007157840A (en) | Memory element and memory | |
| JP2000187976A (en) | Magnetic thin film memory and its recording and reproducing method | |
| JP3839958B2 (en) | Magnetic storage | |
| JPH11354728A (en) | Magnetic thin film memory and its recording, reproducing and driving method | |
| JPH11353867A (en) | Magnetic thin film memory device and method for recording information, method for reproducing information using the same | |
| Hamsa et al. | Low power device design application by magnetic tunnel junctions in Magnetoresistive Random Access Memory (MRAM) | |
| JPH1186528A (en) | Magnetic memory device | |
| JP4537981B2 (en) | Magnetic storage | |
| JP4130488B2 (en) | Magnetic recording device | |
| JP2002124717A (en) | Magnetoresistance effect element, its manufacturing method, and magnetic thin film memory using the magnetoresistance effect element | |
| JP2001237388A (en) | Magnetoresistive storage device and ferroelectric storage device | |
| US6849466B2 (en) | Method for manufacturing MTJ cell of magnetic random access memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |