JPH11204621A - Equipment and method for positioning semiconductor pattern, and equipment and method for inspecting semiconductor - Google Patents

Equipment and method for positioning semiconductor pattern, and equipment and method for inspecting semiconductor

Info

Publication number
JPH11204621A
JPH11204621A JP10001563A JP156398A JPH11204621A JP H11204621 A JPH11204621 A JP H11204621A JP 10001563 A JP10001563 A JP 10001563A JP 156398 A JP156398 A JP 156398A JP H11204621 A JPH11204621 A JP H11204621A
Authority
JP
Japan
Prior art keywords
pattern
semiconductor
semiconductor device
reference patterns
specific pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10001563A
Other languages
Japanese (ja)
Inventor
Hideo Shimizu
秀夫 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10001563A priority Critical patent/JPH11204621A/en
Publication of JPH11204621A publication Critical patent/JPH11204621A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To specify a proper position, even for a device pattern which is an isolated pattern by detecting whether reference patterns stored with respect to a specific pattern are properly formed on a specified pattern and determining the position of the specific pattern through the arrangements of the reference patterns. SOLUTION: Data on a first reference pattern 12 is read out. As the data is within field of vision, the pattern data on the reference pattern 12 is checked with pattern data on existing positions of reference patterns for a device pattern. As the reference pattern 12 exists properly, it is checked whether a next reference pattern needs to be detected and checked. Since this is a first reference pattern, the next reference pattern is detected. Then, data on the second reference pattern 13 is read. When it is within field of vision, the data is detected and compared similarly to the former one. Then, it is checked whether a next reference pattern is to be detected and checked. Since the two reference patterns have been detected so far, a next reference pattern is not detected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェハ上の
所定のデバイスパターン中の特定のパターンの位置を精
度よく決定することのできる半導体パターンの位置決め
装置とその方法、および、その位置を決定したパターン
に対して適切に所望の検査を行なうことのできる半導体
検査装置とその方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and a method for positioning a semiconductor pattern capable of accurately determining the position of a specific pattern in a predetermined device pattern on a semiconductor wafer, and the position thereof. The present invention relates to a semiconductor inspection apparatus and method capable of appropriately performing a desired inspection on a pattern.

【0002】[0002]

【従来の技術】半導体装置の製造過程において、レジス
トパターンなどのデバイスパターンが所望の形状で適切
に形成されているか否かを、たとえばパターンの長さを
測定するなどして検査する測定装置および検査装置にお
いては、検査対象のデバイスパターンの位置の検出が非
常に重要であり、また、高い精度が要求される難しい作
業である。
2. Description of the Related Art In a manufacturing process of a semiconductor device, a measuring apparatus for inspecting whether or not a device pattern such as a resist pattern is appropriately formed in a desired shape, for example, by measuring the length of the pattern, and an inspection. In an apparatus, it is very important to detect the position of a device pattern to be inspected, and it is a difficult task that requires high accuracy.

【0003】近年では、その検査パターンの検出に、パ
ターン認識を用いた方法が用いられている。すなわち、
図4に示すように、数字や文字などの特徴のあるパター
ンを基準のパターンとして登録しておき、そのパターン
をパターンマッチングにより認識し、そのパターンを基
準とした相対座標により検査対象のパターンの位置を決
定するのである。しかし、数字や英字の文字などの、パ
ターン認識に適した特徴的なパターンがデバイスパター
ンの検査対象のパターンの近傍に配置されていない場合
や、また、そのような都合のよいパターンを検査対象の
パターンの近傍に配置することが困難な場合もある。そ
こで、そのような場合には、デバイスパターンそのもの
を認識対象とし、その位置をパターン認識により検出す
るようにしている。
In recent years, a method using pattern recognition has been used for detecting the inspection pattern. That is,
As shown in FIG. 4, a pattern having a characteristic such as a numeral or a character is registered as a reference pattern, the pattern is recognized by pattern matching, and the position of the pattern to be inspected is determined by relative coordinates based on the pattern. Is determined. However, when a characteristic pattern suitable for pattern recognition, such as a numeral or an alphabetic character, is not arranged near the pattern to be inspected for the device pattern, or when such a convenient pattern is In some cases, it is difficult to dispose it near the pattern. Therefore, in such a case, the device pattern itself is set as a recognition target, and the position is detected by pattern recognition.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、そのよ
うな検査対象のデバイスパターンそのものを認識する場
合において、そのデバイスパターンが特徴のないパター
ンの場合などに、認識が適切に行えず、したがって、そ
の検査対象のパターンを適切に抽出できない場合がある
という問題がある。
However, in the case of recognizing such a device pattern to be inspected, when the device pattern is a pattern having no feature, the recognition cannot be performed properly. There is a problem that the target pattern may not be properly extracted.

【0005】特に、図5に示すような、ホールやドット
などの孤立パターンばかりが存在しているような場合に
は、これらの中から検査対象のパターンを認識するのは
難しい。たとえば、図5において、ホールパターン90
を測長するためにパターン91を参照パターンとして登
録してあるとする。しかし、パターン92もこの参照パ
ターン91と同じパターンとなっているため、どのパタ
ーンが本当に基準となる参照パターンかを決定できず、
結局測長パターン90も検出できないことになる。
In particular, when there are only isolated patterns such as holes and dots as shown in FIG. 5, it is difficult to recognize a pattern to be inspected from these. For example, in FIG.
It is assumed that the pattern 91 is registered as a reference pattern in order to measure the length. However, since the pattern 92 is also the same pattern as the reference pattern 91, it cannot be determined which pattern is really the reference pattern.
As a result, the length measurement pattern 90 cannot be detected.

【0006】このようなパターンを元に画像認識を行う
場合、倍率が小さすぎると認識するべきパターンが小さ
くなりすぎて、コントラスト、エッジ検出のいずれの手
法を用いても、パターンとして適切に認識ができない場
合が多い。また、倍率を大きくすると、前述した参照パ
ターン91のように、パターンとしては認識するが、認
識パターン中にホールパターンが数個しか入らないため
パターンの特徴が出しずらくなり、周りのパターンとの
区別がつかなくなってしまうという問題もある。
In the case of performing image recognition based on such a pattern, if the magnification is too small, the pattern to be recognized becomes too small, and the pattern can be properly recognized by either of the methods of contrast and edge detection. Often not. When the magnification is increased, the pattern is recognized as a pattern like the above-described reference pattern 91, but since only a few hole patterns are included in the recognition pattern, the characteristics of the pattern are difficult to appear, and the pattern with surrounding patterns is difficult to appear. There is also a problem that it cannot be distinguished.

【0007】したがって本発明の目的は、ホールやドッ
トなどの特徴のない孤立パターンで形成されるようなデ
バイスパターンにおいても、適切に所望のパターンの位
置を特定できるような半導体パターンの位置決め装置と
その方法を提供することにある。また本発明の他の目的
は、ホールやドットなどの特徴のない孤立パターンで形
成されるようなデバイスパターンにおいても、適切に所
望のパターンの位置を特定できそのデバイスパターンの
検査を行なうことができる半導体検査装置とその方法を
提供することにある。
Accordingly, an object of the present invention is to provide a semiconductor pattern positioning apparatus and a semiconductor pattern positioning apparatus capable of appropriately specifying a desired pattern position even in a device pattern formed by an isolated pattern having no features such as holes and dots. It is to provide a method. Further, another object of the present invention is that even in a device pattern formed by an isolated pattern having no features such as holes and dots, the position of a desired pattern can be appropriately specified and the device pattern can be inspected. An object of the present invention is to provide a semiconductor inspection device and a method thereof.

【0008】[0008]

【課題を解決するための手段】前記課題を解決するため
に、本発明の半導体パターンの位置決め装置は、半導体
装置の所定のパターンにおける、1の特定のパターンに
対応した複数の参照パターンを記憶する手段と、前記記
憶されている複数の参照パターンの各々が、前記半導体
装置の所定のパターン上に適切に配置されているか否か
を検出する参照パターン検出手段と、前記参照パターン
の各配置の状態に基づいて、前記特定のパターンの位置
を決定する特定パターン位置決定手段とを有する。
In order to solve the above problems, a semiconductor pattern positioning apparatus according to the present invention stores a plurality of reference patterns corresponding to one specific pattern in a predetermined pattern of a semiconductor device. Means, reference pattern detecting means for detecting whether or not each of the plurality of stored reference patterns is appropriately arranged on a predetermined pattern of the semiconductor device, and a state of each arrangement of the reference pattern Specific pattern position determining means for determining the position of the specific pattern based on

【0009】好適には、前記特定パターン位置決定手段
は、前記半導体装置の所定のパターン上に前記複数の参
照パターンが少なくとも2個以上適切に検出された場合
に、当該適切に検出された参照パターンとの相対的位置
関係に基づいて、前記特定パターンの位置を決定する。
特定的には、前記半導体装置の所定のパターンは、半導
体ウェハ上に形成された膜により構成されたパターンで
ある。
Preferably, the specific pattern position determining means, when at least two or more of the plurality of reference patterns are properly detected on a predetermined pattern of the semiconductor device, the appropriately detected reference pattern Then, the position of the specific pattern is determined based on the relative positional relationship with.
Specifically, the predetermined pattern of the semiconductor device is a pattern constituted by a film formed on a semiconductor wafer.

【0010】また、本発明の半導体パターンの位置決め
方法は、半導体装置の所定のパターンにおける、1の特
定のパターンに対応した複数の参照パターンを予め記憶
しておき、前記記憶されている複数の参照パターンの各
々が、前記半導体装置の所定のパターン上に適切に配置
されているか否かを検出し、前記参照パターンの各配置
の状態に基づいて、前記特定のパターンの位置を決定す
るものである。
In the method of positioning a semiconductor pattern according to the present invention, a plurality of reference patterns corresponding to one specific pattern in a predetermined pattern of a semiconductor device are stored in advance, and the stored plurality of reference patterns are stored. Detecting whether each of the patterns is appropriately arranged on a predetermined pattern of the semiconductor device, and determining a position of the specific pattern based on a state of each arrangement of the reference pattern; .

【0011】また、本発明の半導体検査装置は、半導体
装置の所定のパターンにおける、1の特定のパターンに
対応した複数の参照パターンを記憶する手段と、前記記
憶されている複数の参照パターンの各々が、前記半導体
装置の所定のパターン上に適切に配置されているか否か
を検出する参照パターン検出手段と、前記参照パターン
の各配置の状態に基づいて、前記特定のパターンの位置
を決定する特定パターン位置決定手段と、前記位置の決
定された前記特定のパターンについて、所定の検査を行
なう検査手段とを有する。
Further, the semiconductor inspection apparatus of the present invention comprises: means for storing a plurality of reference patterns corresponding to one specific pattern in a predetermined pattern of the semiconductor device; and each of the plurality of stored reference patterns. A reference pattern detecting means for detecting whether or not the reference pattern is appropriately arranged on a predetermined pattern of the semiconductor device, and a specification for determining a position of the specific pattern based on a state of each arrangement of the reference pattern. There is provided pattern position determining means, and inspection means for performing a predetermined inspection on the specific pattern whose position has been determined.

【0012】好適には、前記特定パターン位置決定手段
は、前記半導体装置の所定のパターン上に前記複数の参
照パターンが少なくとも2個以上適切に検出された場合
に、当該適切に検出された参照パターンとの相対的位置
関係に基づいて、前記特定パターンの位置を決定する。
特定的には、前記半導体装置の所定のパターンは、半導
体ウェハ上に形成された膜により構成されたパターンで
あり、前記検査手段は、前記膜の厚さが適切か否かの検
査を行なう。
Preferably, when at least two or more of the plurality of reference patterns are properly detected on a predetermined pattern of the semiconductor device, the specific pattern position determination means preferably detects the appropriately detected reference pattern. Then, the position of the specific pattern is determined based on the relative positional relationship with.
Specifically, the predetermined pattern of the semiconductor device is a pattern composed of a film formed on a semiconductor wafer, and the inspection unit performs an inspection as to whether the thickness of the film is appropriate.

【0013】また、本発明の半導体検査方法は、半導体
装置の所定のパターンにおける、1の特定のパターンに
対応した複数の参照パターンを記憶し、前記記憶されて
いる複数の参照パターンの各々が、前記半導体装置の所
定のパターン上に適切に配置されているか否かを検出
し、前記参照パターンの各配置の状態に基づいて、前記
特定のパターンの位置を決定し、前記位置が決定された
前記特定のパターンについて、所定の検査を行なう。
Further, the semiconductor inspection method of the present invention stores a plurality of reference patterns corresponding to one specific pattern in a predetermined pattern of the semiconductor device, and each of the stored plurality of reference patterns is Detecting whether the semiconductor device is appropriately arranged on a predetermined pattern, determining the position of the specific pattern based on the state of each arrangement of the reference pattern, the position is determined A predetermined inspection is performed for a specific pattern.

【0014】[0014]

【発明の実施の形態】本発明の一実施の形態の半導体検
査装置を図1および図2を参照して説明する。本実施の
形態の半導体検査装置は、画像認識により測定対象のパ
ターンの位置を特定する機能を有する測長SEM(Scan
ning Electron Microscope)装置である。本発明に係わ
る画像認識による測定対象のパターンの位置決めの機能
は、コントローラで実行されるプログラムとしてその測
長SEM装置に搭載されている。したがって、本実施の
形態においては、図1に示すフローチャートに基づい
て、この測定対象のパターンの位置決めの処理について
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor inspection apparatus according to an embodiment of the present invention will be described with reference to FIGS. The semiconductor inspection apparatus according to the present embodiment has a length measuring SEM (Scan) having a function of specifying the position of a pattern to be measured by image recognition.
ning Electron Microscope). The function of positioning the pattern to be measured by image recognition according to the present invention is installed in the length measuring SEM device as a program executed by the controller. Therefore, in the present embodiment, the process of positioning the pattern to be measured will be described based on the flowchart shown in FIG.

【0015】図1は、測長SEM装置における処理を説
明するためのフローチャートである。以下、このフロー
チャートを参照して測長SEMの処理について説明す
る。この測長SEMには、1つの測定パターンに対し
て、異なる位置の複数の参照パターンが用意されてお
り、そのうちの所定の複数個が検出された場合に、それ
らの位置座標よりデバイスパターンの位置決めを行い、
測長パターンを検出する。
FIG. 1 is a flowchart for explaining the processing in the length measuring SEM device. Hereinafter, the processing of the length measurement SEM will be described with reference to this flowchart. In this length measurement SEM, a plurality of reference patterns at different positions are prepared for one measurement pattern, and when a plurality of reference patterns are detected, the device pattern is positioned based on the position coordinates. Do
Detect the length measurement pattern.

【0016】まず、処理が開始されたら、第1の参照パ
ターンに関するデータを読み出す(ステップS2)。次
にその読み出したデータに基づいて、検出する参照パタ
ーンが現在の視野内に存在するか否かをチェックする
(ステップS3) 。ステップS3において、参照パター
ンが視野外だった場合には、ビームを偏向させて、その
参照パターンの位置の画像データを読み込む(ステップ
S4)。そして、その参照パターンのパターンデータ
と、デバイスパターンのその参照パターンの存在位置の
パターンデータとを比較照合し、その位置に、適切に参
照パターンが存在しているか否かをチェックする(ステ
ップS5)。
First, when the processing is started, data relating to the first reference pattern is read (step S2). Next, based on the read data, it is checked whether or not the reference pattern to be detected exists in the current visual field (step S3). If the reference pattern is out of the field of view in step S3, the beam is deflected to read the image data at the position of the reference pattern (step S4). Then, the pattern data of the reference pattern is compared with the pattern data of the device pattern at the position where the reference pattern exists, and it is checked whether the reference pattern is appropriately present at the position (step S5). .

【0017】ステップS5において、その位置に参照パ
ターンが存在していた場合には、さらに次の参照パター
ンの検出・照合が必要か否かをチェックし(ステップS
6)、必要な場合には、ステップS2に戻り、登録して
ある次の参照パターンのデータを読み出し、ステップS
3以下の処理を繰り返す。
In step S5, if a reference pattern exists at that position, it is checked whether or not it is necessary to detect and collate the next reference pattern (step S5).
6) If necessary, return to step S2, read out the data of the next registered reference pattern, and execute step S2.
Repeat the processing of 3 and below.

【0018】所定数の参照パターンが検出された場合な
ど、ステップS6において、もはや次の参照パターンの
検出・照合は必要ないと判定された場合には、それまで
に検出された参照パターンの位置座標に基づいて、測長
パターンの位置を検出する(ステップS7)。そして、
その検出された位置に適切に所望のパターンが形成され
ているか否かを、任意の測長を行なうなどして検査する
(ステップS8)。
If it is determined in step S6 that the detection and collation of the next reference pattern is no longer necessary, such as when a predetermined number of reference patterns are detected, the position coordinates of the reference pattern detected so far are determined. , The position of the length measurement pattern is detected (step S7). And
Whether or not a desired pattern is appropriately formed at the detected position is inspected by performing an arbitrary length measurement or the like (step S8).

【0019】ステップS5において、デバイスパターン
のパターンと参照パターンが異なると判定された場合に
は、その結果で直ちに検査の処理を終了すべきか、また
は、次の参照パターンとの照合処理を行なうべきかを判
定する(ステップS9)。ステップS9において、直ち
に処理を終了すべきと判定された場合には、ステップS
10において一連の処理を異常終了する。たとえば、複
数個用意された参照パターンのうち、所定数以上検出不
能となった場合や、所定の非常に重要な参照パターンが
デバイスパターンより検出できなかった場合などに、重
大な問題が生じたものとしてこのように直ちに検査を終
了する。
If it is determined in step S5 that the pattern of the device pattern is different from the reference pattern, whether the inspection process should be terminated immediately based on the result or whether the matching process with the next reference pattern should be performed Is determined (step S9). If it is determined in step S9 that the process should be terminated immediately, the process proceeds to step S9.
At 10, a series of processing is abnormally terminated. For example, a serious problem occurs when a predetermined number or more of the reference patterns prepared cannot be detected or when a predetermined very important reference pattern cannot be detected from the device pattern. Thus, the inspection is immediately terminated.

【0020】ステップS9において、今回の参照パター
ンの認識が不調に終了したことを一旦棚上げしておい
て、次の参照パターンとの比較照合を行なうべきと判定
された場合には、ステップS2に戻り、登録してある次
の参照パターンのデータを読み出し、ステップS3以下
の処理を前述したのと同様に繰り返す。
In step S9, the fact that the recognition of the current reference pattern is abnormally terminated is temporarily stored, and if it is determined that comparison and comparison with the next reference pattern should be performed, the process returns to step S2. Then, the data of the next registered reference pattern is read out, and the processing from step S3 onward is repeated in the same manner as described above.

【0021】より具体的に図2を参照して説明する。図
2は、図1に示した処理の具体的な例を説明するための
フローチャートである。この例においては、測定パター
ン11に対して、複数の参照パターンが用意されてお
り、そのうちの2個の参照パターンが検出された場合
に、それらの位置座標より測定パターン11の位置決め
を行い、測長パターンを検出する。
This will be described more specifically with reference to FIG. FIG. 2 is a flowchart for explaining a specific example of the processing shown in FIG. In this example, a plurality of reference patterns are prepared for the measurement pattern 11, and when two of the reference patterns are detected, the measurement pattern 11 is positioned based on the position coordinates, and the measurement pattern 11 is measured. Detect long patterns.

【0022】まず、ステップS2において、第1の参照
パターン12に関するデータを読み出す。この第1の参
照パターン12は視野内に入っているので(ステップS
3)、参照パターン12のパターンデータと、デバイス
パターンのその参照パターンの存在位置のパターンデー
タとを比較照合する(ステップS5)。その結果、参照
パターン12が適切に存在しているので、ステップS6
に移り、さらに次の参照パターンの検出・照合が必要か
否かをチェックする。この場合は、まだ1個目の参照パ
ターンなので、さらに次の参照パターンの検出を行なう
ものとして、ステップS2に戻る。
First, in step S2, data relating to the first reference pattern 12 is read. Since this first reference pattern 12 is within the field of view (step S
3) The pattern data of the reference pattern 12 is compared with the pattern data of the device pattern at the position where the reference pattern exists (step S5). As a result, since the reference pattern 12 is properly present, step S6
Then, it is checked whether the detection / collation of the next reference pattern is necessary. In this case, since the reference pattern is still the first reference pattern, it is determined that the next reference pattern is to be detected, and the process returns to step S2.

【0023】第1の参照パターン12においても、ま
ず、第2の参照パターン13に関するデータを読み出
し、視野内に入っていることを確認し(ステップS
3)、参照パターン13のパターンデータと、デバイス
パターンのその参照パターンの存在位置のパターンデー
タとを比較照合する(ステップS5)。その結果、参照
パターン13が適切に存在しているので、ステップS6
に移り、さらに次の参照パターンの検出・照合が必要か
否かをチェックする。この場合は、2個の参照パターン
が検出されているので、さらに次の参照パターンの検出
は行わないものとされる。その結果、検出された第1の
参照パターン12の位置座標に基づいて、測長パターン
の位置を検出し(ステップS7)、その検出された位置
に適切に所望のパターンが形成されているか否かを、任
意の測長を行なうなどして検査する(ステップS8)。
As for the first reference pattern 12, first, data on the second reference pattern 13 is read, and it is confirmed that the data is within the field of view (step S).
3) The pattern data of the reference pattern 13 is compared with the pattern data of the device pattern at the position where the reference pattern exists (step S5). As a result, since the reference pattern 13 is properly present, step S6
Then, it is checked whether the detection / collation of the next reference pattern is necessary. In this case, since two reference patterns have been detected, the detection of the next reference pattern is not performed. As a result, the position of the length measurement pattern is detected based on the detected position coordinates of the first reference pattern 12 (step S7), and whether or not a desired pattern is appropriately formed at the detected position is determined. Is inspected by performing an arbitrary length measurement or the like (step S8).

【0024】このように、本実施の形態の処理によれ
ば、ホールやドットなどから形成されているようなデバ
イスパターンに対しても、適切に参照パターンを検出
し、位置決めをすることができ、その結果、所望のパタ
ーンの検査を適切に行なうことができる。また、単純に
認識画像を大きくした場合に比べて、必要な部分のみを
確認すればよいため、画像データの増加が少なくて済
む。また、特徴を出すために必要なキーとなるパターン
がある程度離れている場合でも簡単にリファレンスの領
域を設定することができる。
As described above, according to the processing of this embodiment, a reference pattern can be appropriately detected and positioned even for a device pattern formed of holes, dots, and the like. As a result, a desired pattern can be inspected appropriately. Further, as compared with a case where the recognition image is simply enlarged, only a necessary portion needs to be confirmed, so that an increase in image data is small. In addition, even when a pattern that is a key necessary for producing a feature is separated to some extent, a reference area can be easily set.

【0025】なお、本発明は本実施の形態に限られるも
のではなく、種々の改変が可能である。
The present invention is not limited to the embodiment, and various modifications are possible.

【0026】たとえば、本発明は、前述したような自動
の測長SEMにだけ適用なものではなく、種々の半導体
検査装置に適用可能である。たとえば、光学顕微鏡像で
アライメントを行なう測長SEMや、認識した像そのも
のを検査する目視装置などにも適用可能である。
For example, the present invention can be applied not only to the automatic length measuring SEM as described above, but also to various semiconductor inspection apparatuses. For example, the present invention can be applied to a length measurement SEM that performs alignment using an optical microscope image, a visual device that inspects a recognized image itself, and the like.

【0027】このような装置においては、アライメント
パターンを認識する場合には予め登録されたパターンを
探すようになるが、ウェハーのローディングや、ステー
ジ精度の問題から、図3(A)に示すように最初に持っ
てきた位置に目標のアライメントパターンが存在しない
場合がある。そこで、図3(B)に示すように、所望の
アライメントマークから視野の分だけ四方に離れた分の
全てのパターンを登録しておき、そのいずれかが検出さ
れたら、そのパターンよりアライメントマークを検出す
るようにしてもよい。この場合の処理も、前述した本実
施の形態の場合と同じように行なうことができる。そし
て、このようにすれば、目標のアライメントマークおよ
び登録パターンのいずれかが視野内で検出される可能性
は非常に高くなる。
In such an apparatus, when recognizing an alignment pattern, a pattern registered in advance is searched for. However, due to problems of wafer loading and stage accuracy, as shown in FIG. There is a case where the target alignment pattern does not exist at the position brought first. Therefore, as shown in FIG. 3B, all the patterns that are four sides away from the desired alignment mark by the field of view are registered, and if any of them is detected, the alignment mark is removed from the pattern. You may make it detect. The processing in this case can be performed in the same manner as in the above-described embodiment. Then, the possibility that any of the target alignment mark and the registered pattern is detected in the field of view becomes very high.

【0028】また、その場合、ウェハローダーでパター
ンのずれる方向は一定していることが多い。そのような
場合には、その方向にずれたパターンのみを登録してお
いても、同様の効果が得られる。
In this case, the direction in which the pattern shifts in the wafer loader is often constant. In such a case, the same effect can be obtained even if only a pattern shifted in that direction is registered.

【0029】また、前述した測長パターンの検出方法に
おいて、最終的に参照パターンの位置からの相対的な位
置で測長パターンを決定していたが、さらにこの段階
で、測長パターンの認識を行い、照合がとれた段階で測
長パターンとして決定するようにしてもよい。
In the above-described method for detecting a length measurement pattern, the length measurement pattern is finally determined based on the position relative to the position of the reference pattern. At this stage, recognition of the length measurement pattern is further performed. It is also possible to determine the length measurement pattern at the stage when the matching is performed.

【0030】[0030]

【発明の効果】以上説明したように、本発明によれば、
ホールやドットなどの特徴のない孤立パターンで形成さ
れるようなデバイスパターンにおいても、適切に所望の
パターンの位置を特定できるような半導体パターンの位
置決め装置とその方法を提供することができる。また、
ホールやドットなどの特徴のない孤立パターンで形成さ
れるようなデバイスパターンにおいても、適切に所望の
パターンの位置を特定できそのデバイスパターンの検査
を行なうことができる半導体検査装置とその方法を提供
することができる。
As described above, according to the present invention,
It is possible to provide an apparatus and a method for positioning a semiconductor pattern capable of appropriately specifying the position of a desired pattern even in a device pattern formed by an isolated pattern having no features such as holes and dots. Also,
Provided is a semiconductor inspection apparatus and method that can appropriately specify the position of a desired pattern and inspect the device pattern even in a device pattern formed by an isolated pattern having no features such as holes and dots. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の測長SEM装置におけ
る処理を説明するためのフローチャートである。
FIG. 1 is a flowchart for explaining processing in a length measuring SEM apparatus according to an embodiment of the present invention.

【図2】図1の処理を具体的に説明するための具体例を
示す図である。
FIG. 2 is a diagram showing a specific example for specifically explaining the processing of FIG. 1;

【図3】本発明の変形例を具体的に説明するための図で
ある。
FIG. 3 is a diagram for specifically explaining a modified example of the present invention.

【図4】従来の測長SEM装置における処理を説明する
ための図である。
FIG. 4 is a view for explaining processing in a conventional length measuring SEM apparatus.

【図5】従来の測長SEM装置における処理の問題点を
説明するための図である。
FIG. 5 is a diagram for explaining a problem of processing in a conventional length measuring SEM device.

【符号の説明】[Explanation of symbols]

11…測長パターン、12…第1の参照パターン、13
…第2の参照パターン、90…測長パターン、91…参
照パターン、92…類似パターン
11: length measurement pattern, 12: first reference pattern, 13
... second reference pattern, 90 ... length measurement pattern, 91 ... reference pattern, 92 ... similar pattern

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】半導体装置の所定のパターンにおける、1
の特定のパターンに対応した複数の参照パターンを記憶
する手段と、 前記記憶されている複数の参照パターンの各々が、前記
半導体装置の所定のパターン上に適切に配置されている
か否かを検出する参照パターン検出手段と、 前記参照パターンの各配置の状態に基づいて、前記特定
のパターンの位置を決定する特定パターン位置決定手段
とを有する半導体パターンの位置決め装置。
1. A semiconductor device according to claim 1, wherein:
Means for storing a plurality of reference patterns corresponding to the specific pattern, and detecting whether or not each of the plurality of stored reference patterns is appropriately arranged on a predetermined pattern of the semiconductor device. A semiconductor pattern positioning apparatus, comprising: a reference pattern detecting unit; and a specific pattern position determining unit that determines a position of the specific pattern based on a state of each arrangement of the reference pattern.
【請求項2】前記特定パターン位置決定手段は、前記半
導体装置の所定のパターン上に前記複数の参照パターン
が少なくとも2個以上適切に検出された場合に、当該適
切に検出された参照パターンとの相対的位置関係に基づ
いて、前記特定パターンの位置を決定する請求項1記載
の半導体パターンの位置決め装置。
2. The semiconductor device according to claim 1, wherein said specific pattern position determining means is configured to, when at least two or more of said plurality of reference patterns are properly detected on a predetermined pattern of said semiconductor device, to determine whether said plurality of reference patterns are properly detected. 2. The semiconductor pattern positioning device according to claim 1, wherein the position of the specific pattern is determined based on a relative positional relationship.
【請求項3】前記半導体装置の所定のパターンは、半導
体ウェハ上に形成された膜により構成されたパターンで
あることを特徴とする請求項2記載の半導体パターンの
位置決め装置。
3. The semiconductor pattern positioning apparatus according to claim 2, wherein the predetermined pattern of the semiconductor device is a pattern formed by a film formed on a semiconductor wafer.
【請求項4】半導体装置の所定のパターンにおける、1
の特定のパターンに対応した複数の参照パターンを予め
記憶しておき、 前記記憶されている複数の参照パターンの各々が、前記
半導体装置の所定のパターン上に適切に配置されている
か否かを検出し、 前記参照パターンの各配置の状態に基づいて、前記特定
のパターンの位置を決定する半導体パターンの位置決め
方法。
4. A semiconductor device according to claim 1, wherein:
A plurality of reference patterns corresponding to the specific pattern are stored in advance, and it is detected whether or not each of the stored plurality of reference patterns is appropriately arranged on a predetermined pattern of the semiconductor device. And a semiconductor pattern positioning method for determining a position of the specific pattern based on a state of each arrangement of the reference pattern.
【請求項5】前記特定パターンの位置の決定は、前記半
導体装置の所定のパターン上に前記複数の参照パターン
が少なくとも2個以上適切に検出された場合に、当該適
切に検出された参照パターンとの相対的位置関係に基づ
いて行なう請求項4記載の半導体パターンの位置決め方
法。
5. The method according to claim 5, wherein the position of the specific pattern is determined when at least two or more of the plurality of reference patterns are properly detected on a predetermined pattern of the semiconductor device. 5. The method for positioning a semiconductor pattern according to claim 4, wherein the method is performed based on the relative positional relationship of:
【請求項6】半導体装置の所定のパターンにおける、1
の特定のパターンに対応した複数の参照パターンを記憶
する手段と、 前記記憶されている複数の参照パターンの各々が、前記
半導体装置の所定のパターン上に適切に配置されている
か否かを検出する参照パターン検出手段と、 前記参照パターンの各配置の状態に基づいて、前記特定
のパターンの位置を決定する特定パターン位置決定手段
と、 前記位置の決定された前記特定のパターンについて、所
定の検査を行なう検査手段とを有する半導体検査装置。
6. A semiconductor device according to claim 1, wherein:
Means for storing a plurality of reference patterns corresponding to the specific pattern, and detecting whether or not each of the plurality of stored reference patterns is appropriately arranged on a predetermined pattern of the semiconductor device. A reference pattern detection unit; a specific pattern position determination unit that determines a position of the specific pattern based on a state of each arrangement of the reference pattern; and performing a predetermined inspection on the specific pattern whose position is determined. A semiconductor inspection apparatus having inspection means for performing the inspection.
【請求項7】前記特定パターン位置決定手段は、前記半
導体装置の所定のパターン上に前記複数の参照パターン
が少なくとも2個以上適切に検出された場合に、当該適
切に検出された参照パターンとの相対的位置関係に基づ
いて、前記特定パターンの位置を決定する請求項6記載
の半導体検査装置。
7. When at least two or more of the plurality of reference patterns are properly detected on a predetermined pattern of the semiconductor device, the specific pattern position determining means determines whether or not the plurality of reference patterns are properly detected. 7. The semiconductor inspection device according to claim 6, wherein the position of the specific pattern is determined based on a relative positional relationship.
【請求項8】前記半導体装置の所定のパターンは、半導
体ウェハ上に形成された膜により構成されたパターンで
あり、 請求項7記載の半導体検査装置。
8. The semiconductor inspection apparatus according to claim 7, wherein the predetermined pattern of the semiconductor device is a pattern formed by a film formed on a semiconductor wafer.
【請求項9】半導体装置の所定のパターンにおける、1
の特定のパターンに対応した複数の参照パターンを記憶
し、 前記記憶されている複数の参照パターンの各々が、前記
半導体装置の所定のパターン上に適切に配置されている
か否かを検出し、 前記参照パターンの各配置の状態に基づいて、前記特定
のパターンの位置を決定し、 前記位置が決定された前記特定のパターンについて、所
定の検査を行なう半導体検査方法。
9. A semiconductor device comprising:
Storing a plurality of reference patterns corresponding to the specific pattern, detecting whether each of the stored plurality of reference patterns is appropriately arranged on a predetermined pattern of the semiconductor device, A semiconductor inspection method that determines a position of the specific pattern based on a state of each arrangement of a reference pattern, and performs a predetermined inspection on the specific pattern whose position is determined.
【請求項10】前記特定パターンの位置決定は、前記半
導体装置の所定のパターン上に前記複数の参照パターン
が少なくとも2個以上適切に検出された場合に、当該適
切に検出された参照パターンとの相対的位置関係に基づ
いて行なう請求項9記載の半導体検査方法。
10. A method for determining the position of a specific pattern, comprising: detecting at least two or more of the plurality of reference patterns on a predetermined pattern of the semiconductor device; 10. The semiconductor inspection method according to claim 9, wherein the method is performed based on a relative positional relationship.
【請求項11】前記半導体装置の所定のパターンは、半
導体ウェハ上に形成された膜により構成されたパターン
であり、請求項10記載の半導体検査方法。
11. The semiconductor inspection method according to claim 10, wherein the predetermined pattern of the semiconductor device is a pattern formed by a film formed on a semiconductor wafer.
JP10001563A 1998-01-07 1998-01-07 Equipment and method for positioning semiconductor pattern, and equipment and method for inspecting semiconductor Pending JPH11204621A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10001563A JPH11204621A (en) 1998-01-07 1998-01-07 Equipment and method for positioning semiconductor pattern, and equipment and method for inspecting semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10001563A JPH11204621A (en) 1998-01-07 1998-01-07 Equipment and method for positioning semiconductor pattern, and equipment and method for inspecting semiconductor

Publications (1)

Publication Number Publication Date
JPH11204621A true JPH11204621A (en) 1999-07-30

Family

ID=11505001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10001563A Pending JPH11204621A (en) 1998-01-07 1998-01-07 Equipment and method for positioning semiconductor pattern, and equipment and method for inspecting semiconductor

Country Status (1)

Country Link
JP (1) JPH11204621A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545977B2 (en) 2005-08-08 2009-06-09 Hitachi High-Technologies Corporation Image processing apparatus for analysis of pattern matching failure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545977B2 (en) 2005-08-08 2009-06-09 Hitachi High-Technologies Corporation Image processing apparatus for analysis of pattern matching failure
US8200006B2 (en) 2005-08-08 2012-06-12 Hitachi High-Technologies Corporation Image processing apparatus for analysis of pattern matching failure

Similar Documents

Publication Publication Date Title
KR100775437B1 (en) Pattern inspection device and method
US7889909B2 (en) Pattern matching method and pattern matching program
TWI686718B (en) Determining coordinates for an area of interest on a specimen
US7953269B2 (en) Method for inspecting pattern defect occured on patterns formed on a substrate
KR20120068128A (en) Method of detecting defect in pattern and apparatus for performing the method
JPH11251224A (en) Method for measuring pattern dimension
TW201445347A (en) Method and system for intelligent weak pattern diagnosis, and non-transitory computer-readable storage medium
KR101128558B1 (en) A measurement system and a method
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
JP4959381B2 (en) Pattern measuring method and electron microscope
JP2002148031A (en) Pattern inspection method and device thereof
JPH11204621A (en) Equipment and method for positioning semiconductor pattern, and equipment and method for inspecting semiconductor
KR100586032B1 (en) Method and apparatus of aligning a substrate, and method and apparatus of inspecting a pattern on a substrate using the same
JP2001236500A (en) Image-deciding method and defect-inspecting device
JP2004095657A (en) Semiconductor inspecting apparatus
JP3029774B2 (en) Circuit pattern inspection equipment
JPH0560540A (en) Measuring method for pattern size using charged beam
KR20100073374A (en) Method for detecting defects of semiconductor device
JP3017839B2 (en) Defect inspection method and inspection device
JPH04269614A (en) Pattern-position detecting method and executing apparatus thereof
JPH06258045A (en) Method and system for detecting position
US20080092088A1 (en) Process monitoring system and method
US8014587B2 (en) Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus
JP3873373B2 (en) Image recognition method and image recognition apparatus for semiconductor wafer
TWI552241B (en) Defect inspection method for wafer and wafer defect inspection system applying the same