JPH11185678A - Electron emitting element flat panel display device - Google Patents

Electron emitting element flat panel display device

Info

Publication number
JPH11185678A
JPH11185678A JP35846797A JP35846797A JPH11185678A JP H11185678 A JPH11185678 A JP H11185678A JP 35846797 A JP35846797 A JP 35846797A JP 35846797 A JP35846797 A JP 35846797A JP H11185678 A JPH11185678 A JP H11185678A
Authority
JP
Japan
Prior art keywords
electron
substrate
vacuum space
electrode
flat panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35846797A
Other languages
Japanese (ja)
Inventor
Shuichi Yanagisawa
秀一 柳沢
Takamasa Yoshikawa
高正 吉川
Kazuyuki Sakamura
一到 酒村
Atsushi Yoshizawa
淳志 吉澤
Takashi Chuma
隆 中馬
Nobuyasu Negishi
伸安 根岸
Takashi Yamada
高士 山田
Shingo Iwasaki
新吾 岩崎
Hiroshi Ito
寛 伊藤
Kiyohide Ogasawara
清秀 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP35846797A priority Critical patent/JPH11185678A/en
Priority to EP98124545A priority patent/EP0926698A3/en
Priority to US09/219,779 priority patent/US6259198B1/en
Publication of JPH11185678A publication Critical patent/JPH11185678A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To efficiently and stably emit electrons with a low voltage by providing barrier ribs protruded on a back substrate into a vacuum space, and providing second barrier ribs protruded on a front substrate to the surface of phosphor layers. SOLUTION: Barrier ribs RR on a back substrate 10 side are arranged at prescribed intervals on an insulating support section 17 to be protruded into a vacuum space 4 from the back substrate 10. A plurality of second barrier ribs FR having the height larger than the distance to the surface of phosphor layers 3R, 3G, 3B on the vacuum space 4 are provided on a translucent front substrate 1. The barrier ribs RR on the back substrate 10 side and the second barrier ribs FR on the translucent front substrate 1 side are brought into contact with each other, and both substrates 10, 1 are faced to each other across the vacuum space 4. A plurality of ohmic electrodes 11 extended in parallel are formed on the inner face of the back substrate 10 on the vacuum space 4 side. A plurality of bus electrodes 16 connected on part of metal thin film electrodes 15 of electron emitting elements S and vertically extended on the ohmic electrodes 11 are provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子に関
し、特に電子放出素子の複数を例えばマトリクス状など
の画像表示配列にした電子放出素子フラットパネルディ
スプレイ装置に関する。
The present invention relates to an electron-emitting device, and more particularly to an electron-emitting device flat panel display device in which a plurality of electron-emitting devices are arranged in an image display array such as a matrix.

【0002】[0002]

【従来の技術】従来から電界電子放出素子フラットパネ
ルディスプレイ装置のFED(fieldemission displa
y)が、陰極の加熱を必要としない冷陰極の電子放出源
のアレイを備えた平面形発光ディスプレイとして知られ
ている。例えば、spindt形冷陰極を用いたFEDの発光
原理は、冷陰極アレイが異なるもののCRT(cathode
ray tube)と同様に、陰極から離間したゲート電極によ
り電子を真空中に引出し、透明陽極に塗布された蛍光体
に衝突させて、発光させるものである。
2. Description of the Related Art Conventionally, an FED (field emission displa) of a flat panel display device of a field emission device.
y) is known as a planar light emitting display with an array of cold cathode electron emitters that does not require heating of the cathode. For example, the light emission principle of an FED using a spindt type cold cathode is based on a CRT (cathode) although the cold cathode array is different.
As in the case of a ray tube, electrons are extracted into a vacuum by a gate electrode separated from the cathode, and collide with a phosphor applied to the transparent anode to emit light.

【0003】しかしながら、この電界放出源は、微細な
spindt型冷陰極の製造工程が複雑で、その工程数が多い
ので、製造歩留りが低いといった問題がある。また、面
電子源として金属−絶縁体−金属(MIM)構造の電子
放出素子がある。このMIM構造の電子放出素子は、基
板上に陰極としてのAl層、膜厚10nm程度のA12
3絶縁体層、膜厚10nm程度の陽極としてのAu層
を順に形成した構造を有するものがある。これを真空中
で対向電極の下に配置して下部Al層と上部Au層の間
に電圧を印加するとともに対向電極に加速電圧を印加す
ると、電子の一部が上部Au層を飛び出し対向電極に達
する。
However, this field emission source has a
The production process of the spindt-type cold cathode is complicated, and the number of processes is large, so that there is a problem that the production yield is low. Further, there is an electron-emitting device having a metal-insulator-metal (MIM) structure as a surface electron source. The electron emission device having the MIM structure has an Al layer serving as a cathode on a substrate and an A1 2 layer having a thickness of about 10 nm.
Some have a structure in which an O 3 insulator layer and an Au layer as an anode having a thickness of about 10 nm are sequentially formed. When this is placed under the counter electrode in a vacuum and a voltage is applied between the lower Al layer and the upper Au layer and an acceleration voltage is applied to the counter electrode, some of the electrons jump out of the upper Au layer to the counter electrode. Reach.

【0004】しかしながら、MIM構造の電子放出素子
でも、放出電流は1×10-5A/cm 2程度で、放出電流
比は1×10-3程度にすぎず、画像表示に十分な放出電
子の量が得られておらず、該素子を複数用いたフラット
パネルディスプレイ装置もまだ十分とはいえない。
[0004] However, an electron-emitting device having an MIM structure
But the emission current is 1 × 10-FiveA / cm TwoDegree, emission current
The ratio is 1 × 10-3And only enough power for image display
The number of elements was not obtained, and a flat
Panel display devices are still not enough.

【0005】[0005]

【発明が解決しようとする課題】本発明は、以上の事情
に鑑みてなされたものであり、低い電圧で安定して電子
放出することのできる電子放出効率の高い電子放出素子
を用いたフラットパネルディスプレイ装置を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and is directed to a flat panel using an electron emission element having a high electron emission efficiency and capable of stably emitting electrons at a low voltage. It is an object to provide a display device.

【0006】[0006]

【課題を解決するための手段】本発明は、真空空間を挾
み互いに対向する一対の背面基板及び透光性の前面基板
と、各々が、前記背面基板の前記真空空間側の表面に形
成されたオーミック電極上に形成された金属又は半導体
からなる電子供給層、前記電子供給層上に形成された絶
縁体層及び前記絶縁体層上に形成され前記真空空間に面
する金属薄膜電極からなる電子放出素子の複数と、を備
え、前記前面基板がその前記真空空間側の表面に形成さ
れたコレクタ電極及び前記コレクタ電極上に形成された
蛍光体層を有し、前記蛍光体層に対応する複数の発光部
からなる画像表示配列を有している電子放出素子フラッ
トパネルディスプレイ装置であって、前記背面基板は、
各々が前記電子放出素子の間に配置されかつ前記背面基
板から前記真空空間側の前記金属薄膜電極の表面までの
距離より大なる高さを有しかつ前記真空空間へ突出する
複数の絶縁性の第1隔壁を有し、前記前面基板は、各々
が前記前面基板から前記真空空間側の前記蛍光体層の表
面までの距離より大なる高さを有しかつ前記真空空間へ
突出し前記隔壁に当接する複数の第2隔壁を有すること
を特徴とする。これにより、前記コレクタ電極及びバス
電極間の短絡を防止する基板間隔を確保するとともに、
複数の電子放出素子の真空空間の連通性を保つことがで
きる。
According to the present invention, a pair of rear substrates and a light-transmitting front substrate facing each other across a vacuum space are formed on the surface of the rear substrate on the vacuum space side. An electron supply layer formed of a metal or a semiconductor formed on the ohmic electrode, an insulator layer formed on the electron supply layer, and an electron formed of a metal thin film electrode formed on the insulator layer and facing the vacuum space. A plurality of emission devices, wherein the front substrate has a collector electrode formed on the surface on the vacuum space side thereof and a phosphor layer formed on the collector electrode, and a plurality of phosphor layers corresponding to the phosphor layer. An electron-emitting device flat panel display device having an image display array consisting of a light-emitting portion, wherein the back substrate,
A plurality of insulating members each disposed between the electron-emitting devices and having a height greater than the distance from the back substrate to the surface of the metal thin-film electrode on the vacuum space side and projecting into the vacuum space; A first partition having a height greater than a distance from the front substrate to a surface of the phosphor layer on the vacuum space side, and projecting into the vacuum space and contacting the partition; It has a plurality of second partition walls in contact with each other. With this, while ensuring a substrate interval for preventing a short circuit between the collector electrode and the bus electrode,
The continuity of the vacuum space of the plurality of electron-emitting devices can be maintained.

【0007】上記電子放出素子フラットパネルディスプ
レイ装置において、前記第2隔壁は前記オーミック電極
の伸張する方向に延在し、前記隔壁の複数の上に当接さ
れていることを特徴とする。上記電子放出素子フラット
パネルディスプレイ装置において、前記背面基板上に形
成されかつ隣接する前記電子放出素子間に配置された絶
縁性支持部を有し、前記第1隔壁が前記絶縁性支持部上
に形成されていることを特徴とする。
In the above-mentioned electron-emitting device flat panel display device, the second partition extends in a direction in which the ohmic electrode extends, and is in contact with a plurality of the partitions. The above-mentioned electron-emitting device flat panel display device, further comprising an insulating support formed on the back substrate and disposed between the adjacent electron-emitting devices, wherein the first partition is formed on the insulating support. It is characterized by having been done.

【0008】上記電子放出素子フラットパネルディスプ
レイ装置において、前記第1隔壁はその上部に前記背面
基板に略平行な方向に突出するオーバーハング部を有す
ることを特徴とする。
[0008] In the above-mentioned flat panel display device, the first partition may have an overhang portion protruding in a direction substantially parallel to the rear substrate on an upper portion thereof.

【0009】[0009]

【発明の実施の形態】以下に、本発明による実施例の電
子放出素子フラットパネルディスプレイ装置を図面を参
照しつつ説明する。図1に示すように、電子放出素子フ
ラットパネルディスプレイ装置の1つの電子放出素子S
は、ガラスなどからなる背面基板10上に、アルミニウ
ム(Al)、タングステン(W)などからなるオーミッ
ク電極11を形成し、その上に例えばシリコン(Si)
などからなる電子供給層12を形成し、その上に例えば
SiOx(X=0.1から2.0)などからなる絶縁体
層13及び真空空間に面する例えば白金(Pt)、金
(Au)等などの金属薄膜電極15を積層して構成され
る。背面基板10の材質はガラスの他に、Al23,S
34、BN等のセラミックスでも良い。例えば、背面
基板内面には、金属オーミック電極を厚さ300nm程
度成膜し、その上に電子供給層を約5μm成膜し、更に
絶縁体層を400nm程度成膜する。その上に金属薄膜
電極を約10nm成膜し、電子放出素子単体が完成す
る。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view showing a flat panel display device of an electron-emitting device according to an embodiment of the present invention. As shown in FIG. 1, one electron-emitting device S of the electron-emitting device flat panel display device is used.
Is to form an ohmic electrode 11 made of aluminum (Al), tungsten (W) or the like on a rear substrate 10 made of glass or the like, and then form, for example, silicon (Si) thereon.
An electron supply layer 12 made of, for example, is formed thereon. An insulator layer 13 made of, for example, SiO x (X = 0.1 to 2.0) is formed thereon, and platinum (Pt), gold (Au) ) Etc. are laminated. The material of the back substrate 10 is not only glass but also Al 2 O 3 , S
Ceramics such as i 3 N 4 and BN may be used. For example, on the inner surface of the rear substrate, a metal ohmic electrode is formed with a thickness of about 300 nm, an electron supply layer is formed thereon with a thickness of about 5 μm, and an insulator layer is formed with a thickness of about 400 nm. A metal thin-film electrode having a thickness of about 10 nm is formed thereon, thereby completing the electron-emitting device alone.

【0010】前面基板1はその内面にインジウム錫酸化
物(いわゆるITO)、酸化錫(SnO)、酸化亜鉛
(ZnO)等からなるコレクタ電極2を有し、背面基板
10の電子放出素子Sから発した電子を受ける。透明コ
レクタ電極2の上に蛍光体3R,G,Bが塗布されている。
このように、本発明の電子放出素子フラットパネルディ
スプレイ装置の発光パネル部分は透光性の前面基板1
と、真空空間4を挾み対向し内面に複数の電子放出素子
Sを有する背面基板10の一対からなる。これら一対の
背面及び前面基板10,1は真空空間4を挾んでスペー
サなどで保持され、封止されている。
The front substrate 1 has a collector electrode 2 made of indium tin oxide (so-called ITO), tin oxide (SnO), zinc oxide (ZnO) or the like on its inner surface. Receive the electron. Phosphors 3R, G, B are applied on the transparent collector electrode 2.
As described above, the light-emitting panel portion of the electron-emitting device flat panel display device of the present invention has a transparent front substrate 1.
And a pair of back substrates 10 having a plurality of electron-emitting devices S on the inner surface facing each other with the vacuum space 4 interposed therebetween. The pair of back and front substrates 10 and 1 are held by a spacer or the like with the vacuum space 4 interposed therebetween and sealed.

【0011】電子放出素子の発光原理は、図1に示すよ
うに、表面の金属薄膜電極15を正電位Vdとし裏面オ
ーミック電極11を接地電位としたダイオード構造から
説明できる。オーミック電極11と金属薄膜電極15と
の間に電圧Vdを印加し電子供給層12に電子を注入す
ると、ダイオード電流Idが流れ、絶縁体層13は高抵
抗であるので、印加電界の大部分は絶縁体層13にかか
る。電子は、金属薄膜電極15側に向けて絶縁体層13
内を移動する。金属薄膜電極15付近に達した電子は、
そこで強電界により一部は金属薄膜電極15をトンネル
し、外部の真空中に放出される。このトンネル効果によ
って金属薄膜電極15から放出された電子e(放出電流
Ie)は、対向したコレクタ電極(透明電極)2に印加
された高い加速電圧Vcによって加速され、コレクタ電
極2に集められる。コレクタ電極に蛍光体3が塗布され
ていれば対応する可視光を発光させる。
The principle of light emission of the electron-emitting device can be explained by a diode structure in which the metal thin film electrode 15 on the front surface has a positive potential Vd and the back ohmic electrode 11 has a ground potential, as shown in FIG. When a voltage Vd is applied between the ohmic electrode 11 and the metal thin-film electrode 15 to inject electrons into the electron supply layer 12, a diode current Id flows, and the insulator layer 13 has a high resistance. It covers the insulator layer 13. The electrons are transferred to the insulating layer 13 toward the metal thin film electrode 15 side.
Move in. The electrons reaching the vicinity of the metal thin film electrode 15 are
Therefore, a part of the metal thin-film electrode 15 is tunneled by the strong electric field and is released into the outside vacuum. The electrons e (emission current Ie) emitted from the metal thin-film electrode 15 by the tunnel effect are accelerated by the high acceleration voltage Vc applied to the opposing collector electrode (transparent electrode) 2 and collected at the collector electrode 2. If the phosphor 3 is applied to the collector electrode, the corresponding visible light is emitted.

【0012】電子放出素子の電子供給層12の材料とし
てはアモルファスシリコン(a−Si)や、a−Siの
ダンリングボンドを水素(H)で終結させた水素化アモ
ルファスシリコン(a−Si:H)、さらにSiの一部
を炭素(C)で置換した水素化アモルファスシリコンカ
ーバイド(a−SiC:H)が有効であるが、Siの一
部を窒素(N)で置換した水素化アモルファスシリコン
ナイトライド(a−SiN:H)などの化合物半導体も
用いられ、ホウ素、アンチモンをドープしたシリコンも
用いられ得る。
As a material of the electron supply layer 12 of the electron-emitting device, amorphous silicon (a-Si) or hydrogenated amorphous silicon (a-Si: H) in which a-Si dangling bond is terminated with hydrogen (H) is used. Hydrogenated amorphous silicon carbide (a-SiC: H) in which part of Si is replaced by carbon (C) is effective, but hydrogenated amorphous silicon nitride in which part of Si is replaced by nitrogen (N) is effective. A compound semiconductor such as Ride (a-SiN: H) may be used, and silicon doped with boron or antimony may also be used.

【0013】絶縁体層13は誘電体からなり50nm以
上の極めて厚い膜厚を有するものである。絶縁体層13
の誘電体材料としては、酸化珪素SiOx(xは原子比
を示す)が特に有効であるが、LiOx,LiNx,Na
x,KOx,RbOx,CsOx,BeOx,MgOx,M
gNx,CaOx,CaNx,SrOx,BaOx,Sc
x,YOx,YNx,LaOx,LaNx,CeOx,Pr
x,NdOx,SmOx,EuOx,GdOx,TbOx
DyOx,HoOx,ErOx,TmOx,YbOx,Lu
x,TbOx,DyOx,HoOx,ErOx,TmOx
YbOx,LuOx,TiOx,TiNx,ZrOx,Zr
x,HfOx,HfNx,ThOx,VOx,VNx,Nb
x,NbNx,TaOx,TaNx,CrOx,CrNx
MoOx,MoNx,WOx,WNx,MnOx,ReOx
FeOx,FeNx,RuOx,OsOx,CoOx,Rh
x,IrOx,NiOx,PdOx,PtOx,CuOx
CuNx,AgOx,AuOx,ZnOx,CdOx,Hg
x,BOx,BNx,AlOx,AlNx,GaOx,Ga
x,InOx,TiOx,TiNx,SiNx,GeOx
SnOx,PbOx,POx,PNx,AsOx,SbOx
SeOx,TeOxなどの金属酸化物又は金属窒化物でも
よい。
The insulating layer 13 is made of a dielectric material and has a thickness of 50 nm or less.
It has a very thick film thickness. Insulator layer 13
As a dielectric material, silicon oxide SiOx(X is the atomic ratio
Is particularly effective, but LiOx, LiNx, Na
Ox, KOx, RbOx, CsOx, BeOx, MgOx, M
gNx, CaOx, CaNx, SrOx, BaOx, Sc
Ox, YOx, YNx, LaOx, LaNx, CeOx, Pr
Ox, NdOx, SmOx, EuOx, GdOx, TbOx,
DyOx, HoOx, ErOx, TmOx, YbOx, Lu
Ox, TbOx, DyOx, HoOx, ErOx, TmOx,
YbOx, LuOx, TiOx, TiNx, ZrOx, Zr
Nx, HfOx, HfNx, ThOx, VOx, VNx, Nb
Ox, NbNx, TaOx, TaNx, CrOx, CrNx,
MoOx, MoNx, WOx, WNx, MnOx, ReOx,
FeOx, FeNx, RuOx, OsOx, CoOx, Rh
Ox, IrOx, NiOx, PdOx, PtOx, CuOx,
CuNx, AgOx, AuOx, ZnOx, CdOx, Hg
Ox, BOx, BNx, AlOx, AlNx, GaOx, Ga
N x, InOx, TiOx, TiNx, SiNx, GeOx,
SnOx, PbOx, POx, PNx, AsOx, SbOx,
SeOx, TeOxMetal oxide or metal nitride
Good.

【0014】また、LiAlO2,Li2SiO3,Li2
TiO3,Na2Al2234,NaFeO2,Na4SiO
4,K2SiO3,K2TiO3,K2WO4,Rb2Cr
4,CS2CrO4,MgAl24,MgFe24,M
gTiO3,CaTiO3,CaWO4,CaZrO3,S
rFe1219,SrTiO3,SrZrO3,BaAl2
4,BaFe1219,BaTiO3,Y3Al512,Y
3Fe512,LaFeO3,La3Fe512,La2Ti
27,CeSnO4,CeTiO4,Sm3Fe512,E
uFeO3,Eu3Fe512,GdFeO3,Gd3Fe5
12,DyFeO3,Dy3Fe512,HoFeO3,H
3Fe512,ErFeO3,Er3Fe5 12,Tm3
512,LuFeO3,Lu3Fe512,NiTi
3,Al2TiO3,FeTiO3,BaZrO3,Li
ZrO3,MgZrO3,HfTiO4,NH4VO3,A
gVO3,LiVO3,BaNb26,NaNbO3,S
rNb26,KTaO3,NaTaO3,SrTa26
CuCr24,Ag2CrO4,BaCrO4,K2MoO
4,Na2MoO4,NiMoO4,BaWO4,Na2WO
4,SrWO4,MnCr24,MnFe24,MnTi
3,MnWO4,CoFe24,NnFe24,FeW
4,CoMoO4,CoTiO3,CoWO4,NiFe
24,NiWO4,CuFe24,CuMoO4,CuT
iO3,CuWO4,Ag2MoO4,Ag2WO4,ZnA
24,ZnMoO4,ZnWO4,CdSnO3,Cd
TiO3,CdMoO4,CdWO4,NaAlO2,Mg
Al24,SrAl24,Gd3Ga512,InFeO
3,MgIn24,Al2TiO5,FeTiO3,MgT
iO3,Na2SiO3,CaSiO3,ZrSiO4,K2
GeO3,Li2GeO3,Na2GeO3,Bi2Sn
39,MgSnO3,SrSnO3,PbSiO3,Pb
MoO4,PbTiO3,SnO2−Sb23,CuSe
4,Na2SeO3,ZnSeO3,K2TeO3,K2
eO4,Na2TeO3,Na2TeO4などの金属複合酸
化物、FeS,Al23,MgS,ZnSなどの硫化
物、LiF,MgF2,SmF3などのフッ化物、HgC
l,FeCl2,CrCl3などの塩化物、AgBr,C
uBr,MnBr2などの臭化物、PbI2,CuI,F
eI2などのヨウ化物、又は、SiAlONなどの金属
酸化窒化物でも絶縁体層13の誘電体材料として有効で
ある。
Also, LiAlOTwo, LiTwoSiOThree, LiTwo
TiOThree, NaTwoAltwenty twoO34, NaFeOTwo, NaFourSiO
Four, KTwoSiOThree, KTwoTiOThree, KTwoWOFour, RbTwoCr
OFour, CSTwoCrOFour, MgAlTwoOFour, MgFeTwoOFour, M
gTiOThree, CaTiOThree, CaWOFour, CaZrOThree, S
rFe12O19, SrTiOThree, SrZrOThree, BaAlTwo
OFour, BaFe12O19, BaTiOThree, YThreeAlFiveO12, Y
ThreeFeFiveO12, LaFeOThree, LaThreeFeFiveO12, LaTwoTi
TwoO7, CeSnOFour, CeTiOFour, SmThreeFeFiveO12, E
uFeOThree, EuThreeFeFiveO12, GdFeOThree, GdThreeFeFive
O12, DyFeOThree, DyThreeFeFiveO12, HoFeOThree, H
oThreeFeFiveO12, ErFeOThree, ErThreeFeFiveO 12, TmThreeF
eFiveO12, LuFeOThree, LuThreeFeFiveO12, NiTi
OThree, AlTwoTiOThree, FeTiOThree, BaZrOThree, Li
ZrOThree, MgZrOThree, HfTiOFour, NHFourVOThree, A
gVOThree, LiVOThree, BaNbTwoO6, NaNbOThree, S
rNbTwoO6, KTaOThree, NaTaOThree, SrTaTwoO6,
CuCrTwoOFour, AgTwoCrOFour, BaCrOFour, KTwoMoO
Four, NaTwoMoOFour, NiMoOFour, BaWOFour, NaTwoWO
Four, SrWOFour, MnCrTwoOFour, MnFeTwoOFour, MnTi
OThree, MnWOFour, CoFeTwoOFour, NnFeTwoOFour, FeW
OFour, CoMoOFour, CoTiOThree, CoWOFour, NiFe
TwoOFour, NiWOFour, CuFeTwoOFour, CuMoOFour, CuT
iOThree, CuWOFour, AgTwoMoOFour, AgTwoWOFour, ZnA
lTwoOFour, ZnMoOFour, ZnWOFour, CdSnOThree, Cd
TiOThree, CdMoOFour, CdWOFour, NaAlOTwo, Mg
AlTwoOFour, SrAlTwoOFour, GdThreeGaFiveO12, InFeO
Three, MgInTwoOFour, AlTwoTiOFive, FeTiOThree, MgT
iOThree, NaTwoSiOThree, CaSiOThree, ZrSiOFour, KTwo
GeOThree, LiTwoGeOThree, NaTwoGeOThree, BiTwoSn
ThreeO9, MgSnOThree, SrSnOThree, PbSiOThree, Pb
MoOFour, PbTiOThree, SnOTwo-SbTwoOThree, CuSe
OFour, NaTwoSeOThree, ZnSeOThree, KTwoTeOThree, KTwoT
eOFour, NaTwoTeOThree, NaTwoTeOFourMetal complex acids such as
Compound, FeS, AlTwoSThreeOf sulfur, MgS, ZnS, etc.
Material, LiF, MgFTwo, SmFThreeSuch as fluoride, HgC
1, FeClTwo, CrClThreeChloride, such as AgBr, C
uBr, MnBrTwoBromide such as PbITwo, CuI, F
eITwoSuch as iodide or metal such as SiAlON
Even oxynitride is effective as a dielectric material for the insulator layer 13.
is there.

【0015】さらに、絶縁体層13の誘電体材料として
ダイヤモンド,フラーレン(C2n)などの炭素、或いは、A
l4C3,B4C,CaC2,Cr3C2,Mo2C,MoC,NbC,SiC,TaC,
TiC,VC,W2C,WC,ZrCなどの金属炭化物も有効であ
る。なお、フラーレン(C2n)は炭素原子だけからなりC
60に代表される球面篭状分子でC32〜C960などがあ
り、また、上式中、Ox,Nxのxは原子比を表す。以下、
同じ。
Further, as a dielectric material of the insulator layer 13, carbon such as diamond, fullerene (C 2n ) or A
l 4 C 3 , B 4 C, CaC 2 , Cr 3 C 2 , Mo 2 C, MoC, NbC, SiC, TaC,
Metal carbides such as TiC, VC, W 2 C, WC, and ZrC are also effective. Fullerene (C 2n ) consists only of carbon atoms
60 include C 32 -C 960 spherical cage molecules represented by, In the above formula, O x, of N x x represents an atomic ratio. Less than,
the same.

【0016】絶縁体層の厚さは、50nm以上、好まし
くは 100〜1000nm程度である。電子放出側の金属薄膜
電極15の材料としてはPt,Au,W,Ru,Irな
どの金属が有効であるが、Al,Sc,Ti,V,C
r,Mn,Fe,Co,Ni,Cu,Zn,Ga,Y,
Zr,Nb,Mo,Tc,Rh,Pd,Ag,Cd,L
n,Sn,Ta,Re,Os,Tl,Pb,La,C
e,Pr,Nd,Pm,Sm,Eu,Gd,Tb,D
y,Ho,Er,Tm,Yb,Luなども用いられ得
る。
The thickness of the insulator layer is 50 nm or more, preferably about 100 to 1000 nm. As the material of the metal thin-film electrode 15 on the electron emission side, metals such as Pt, Au, W, Ru, and Ir are effective, but Al, Sc, Ti, V, C
r, Mn, Fe, Co, Ni, Cu, Zn, Ga, Y,
Zr, Nb, Mo, Tc, Rh, Pd, Ag, Cd, L
n, Sn, Ta, Re, Os, Tl, Pb, La, C
e, Pr, Nd, Pm, Sm, Eu, Gd, Tb, D
y, Ho, Er, Tm, Yb, Lu, etc. can also be used.

【0017】またこれら薄膜の成膜法としては、スパッ
タリング法が特に有効であるが、真空蒸着法、CVD
(chemical vapor deposition)法、レーザアブレーシ
ョン法、MBE(molecular beam epitaxy)法、イオ
ンビームスパッタリング法でも有効である。このよう
に、各々の電子放出素子において、背面基板の金属オー
ミック電極と金属薄膜電極の間に、金属薄膜電極が正に
なるように直流電圧を印加すると、金属薄膜電極を通過
して電子が放出される間に、金属薄膜電極と前面基板の
透明コレクタ電極との間に例えば5kV程度の高電圧を
印加することにより、放出された電子が加速され、前面
基板に塗布された蛍光体に衝突し、そのエネルギーによ
り蛍光体が発光するのである。
As a method for forming these thin films, a sputtering method is particularly effective.
(Chemical vapor deposition), laser ablation, MBE (molecular beam epitaxy), and ion beam sputtering. As described above, in each electron-emitting device, when a DC voltage is applied between the metal ohmic electrode and the metal thin-film electrode on the rear substrate so that the metal thin-film electrode becomes positive, electrons are emitted through the metal thin-film electrode. In the meantime, by applying a high voltage of, for example, about 5 kV between the metal thin film electrode and the transparent collector electrode of the front substrate, the emitted electrons are accelerated and collide with the phosphor coated on the front substrate. The phosphor emits light by the energy.

【0018】実際にこの電子放出と蛍光体発光を利用し
て平面ディスプレイを構成するには以下1.〜3.のよ
うな制限が生じてくるので、これら課題を解決する必要
がある。 1.前面基板の蛍光体を光の3原色に相当するR,G,
Bに塗り分けなければならない。前面基板にR,G,B
3色の蛍光体を塗布する必要があるが、一画素に3色を
入れる為、背面基板と張り合わせた時にオーミック電極
方向と同一になるラインに沿ってR,G,Bそれぞれを
交互に塗り分けなければならない。
In order to actually form a flat display using the electron emission and the phosphor emission, the following steps are necessary. ~ 3. Therefore, it is necessary to solve these problems. 1. The phosphor on the front substrate is changed to R, G,
B must be painted separately. R, G, B on front substrate
Although it is necessary to apply phosphors of three colors, R, G, and B are alternately applied along a line that is the same as the ohmic electrode direction when bonded to the back substrate in order to apply three colors to one pixel. There must be.

【0019】2.画像を表示する場合には例えばマトリ
クス配列された複数画素に対応する電子放出素子を作ら
なければならない。単純マトリクス駆動で画像表示を行
う場合、背面基板においては電子放出素子を構成する金
属オーミック電極とバス電極を含む電極薄膜をそれぞれ
ストライプ状に形成し、しかもそれぞれの電極を直交さ
せる必要がある。オーミック電極とバス電極との交点が
1画素となるが、その大きさは画面サイズと表示精細度
の関係により決まってくる。画素ピッチはR,G,B発
光部を含んだ大きさとなるが、基本単位となるのはセル
ピッチである。
2. When displaying an image, for example, electron-emitting devices corresponding to a plurality of pixels arranged in a matrix must be formed. When an image is displayed by simple matrix driving, it is necessary to form an electrode thin film including a metal ohmic electrode and a bus electrode constituting an electron-emitting device in a stripe shape on the rear substrate, and to make the electrodes orthogonal to each other. The intersection between the ohmic electrode and the bus electrode is one pixel, and its size is determined by the relationship between the screen size and the display definition. The pixel pitch has a size including the R, G, and B light emitting units, but the basic unit is the cell pitch.

【0020】3.蛍光体をカラーCRT用のものを利用
した場合、発光輝度をある程度得る為には、電子の加速
電圧を5kV以上としなければならない。実際のCRT
は加速電圧として20kV程度を印加している。ここで
問題となるのは、金属薄膜電極と前面基板の透明コレク
タ電極との間の距離である。前面基板と背面基板を対向
させ封止した後、内部を真空排気するが、この基板間距
離が短い状態で高電圧を印加すると金属薄膜電極と透明
コレクタ電極との間で放電現象が生じ電子放出素子が破
壊する。そこで、金属薄膜電極及び透明コレクタ電極間
の距離は1mm以上離れている必要がある。画面サイズ
が小さい場合は、パネル周縁にギャップ形成用のスペー
サを設置して前面基板と背面基板を保持しておけば問題
がないが、5インチ程度以上からはパネル周縁部分のみ
のスペーサ保持だけでは両基板の強度が十分とれずに、
基板が破壊する、もしくは両基板が中央で接触するほど
たわんでしまう、という不具合が生じる。そこで、我々
は画面内部にもスペーサの効果を持たせる隔壁を形成す
る。どの程度の頻度で隔壁を設置するか、どの程度の大
きさにするのか問題である。いずれにしろ開口率を減少
させてしまうし、高さ1mmの隔壁を作製することは容
易ではない。
3. When a phosphor for a color CRT is used, the electron acceleration voltage must be 5 kV or more in order to obtain light emission luminance to some extent. Actual CRT
Applies an acceleration voltage of about 20 kV. What matters here is the distance between the metal thin film electrode and the transparent collector electrode on the front substrate. After the front substrate and the rear substrate are opposed to each other and sealed, the inside is evacuated, but when a high voltage is applied in a state where the distance between the substrates is short, a discharge phenomenon occurs between the metal thin film electrode and the transparent collector electrode and electron emission The element is destroyed. Therefore, the distance between the metal thin film electrode and the transparent collector electrode needs to be 1 mm or more. If the screen size is small, there is no problem if a spacer for gap formation is installed around the panel and the front substrate and the back substrate are held, but from about 5 inches or more, it is sufficient to hold only the spacer around the panel edge. Without sufficient strength of both substrates,
There is a problem that the substrates are broken or the substrates are bent so that they come into contact at the center. Therefore, we form a partition which also has a spacer effect inside the screen. It is a matter of how often the partition walls should be installed and how large the partitions should be. In any case, the aperture ratio is reduced, and it is not easy to manufacture a partition having a height of 1 mm.

【0021】そこで、内部にも隔壁を有する実施例の電
子放出素子フラットパネルディスプレイ装置を案出した
ので、これを図2に示す。実施例のフラットパネルディ
スプレイ装置は、ガラスなどの一対の透光性の前面基板
1及び背面基板10からなり、背面基板10側の隔壁R
Rと前面基板1側の第2隔壁FRとが当接して、両基板
は真空空間4を挾み互いに対向している。
In view of this, an electron-emitting device flat panel display device according to an embodiment having a partition wall inside is also shown in FIG. The flat panel display device according to the embodiment includes a pair of light-transmitting front and back substrates 1 and 10 made of glass or the like.
R and the second partition FR on the front substrate 1 side are in contact with each other, and both substrates are opposed to each other with the vacuum space 4 interposed therebetween.

【0022】背面基板10の真空空間4側内面には、そ
れぞれ平行に伸長する複数のオーミック電極11が形成
されている。オーミック電極11は、カラーディスプレ
イパネルとするために赤、緑、青のR,G,B色信号に
応じて3本1組となっており、それぞれに所定信号が印
加される。オーミック電極11の上に電子放出素子Sの
複数が形成され、電子放出素子Sがマトリクス状に配置
されている。隣接する素子の金属薄膜電極の一部上に、
これらを電気的に接続し、オーミック電極に垂直に伸長
して架設され、それぞれが平行に伸長する複数のバス電
極16が設けられている。オーミック電極11及びバス
電極16の交点が電子放出素子Sに対応する。よって、
本発明の表示装置の駆動方式としては単純マトリクス方
式またはアクティブマトリクス方式が適用できる。
A plurality of ohmic electrodes 11 extending in parallel with each other are formed on the inner surface of the rear substrate 10 on the vacuum space 4 side. The ohmic electrodes 11 are a set of three in accordance with R, G, and B color signals of red, green, and blue in order to form a color display panel, and a predetermined signal is applied to each of them. A plurality of electron-emitting devices S are formed on the ohmic electrode 11, and the electron-emitting devices S are arranged in a matrix. On a part of the metal thin film electrode of the adjacent element,
These are electrically connected to each other, and a plurality of bus electrodes 16 extending vertically to the ohmic electrodes and extending in parallel with each other are provided. The intersection of the ohmic electrode 11 and the bus electrode 16 corresponds to the electron-emitting device S. Therefore,
As a driving method of the display device of the present invention, a simple matrix method or an active matrix method can be applied.

【0023】図3に示すように、電子放出素子Sはオー
ミック電極11上に順に形成された電子供給層12、絶
縁体層13及び金属薄膜電極15からなる。金属薄膜電
極15は真空空間4に面している。特に、電子放出素子
Sの各々を取り囲み複数の電子放出領域に区画する絶縁
性支持部17が形成されている。この絶縁性支持部17
はバス電極16を支え、断線を防止する。すなわち、図
3に示すように、電子放出素子以外の周縁部にあらかじ
め絶縁性支持部、或いは電気抵抗の大きい物質を、その
後の工程で電子放出素子を形成した場合の最終的な厚さ
と同程度に成膜しておくのである。
As shown in FIG. 3, the electron-emitting device S includes an electron supply layer 12, an insulator layer 13, and a metal thin-film electrode 15 formed on an ohmic electrode 11 in this order. The metal thin film electrode 15 faces the vacuum space 4. In particular, an insulating support portion 17 surrounding each of the electron-emitting devices S and dividing it into a plurality of electron-emitting regions is formed. This insulating support portion 17
Supports the bus electrode 16 and prevents disconnection. That is, as shown in FIG. 3, an insulating support portion or a substance having a large electric resistance is preliminarily formed on a peripheral portion other than the electron-emitting device, and is substantially the same as the final thickness when the electron-emitting device is formed in a subsequent step. The film is formed in advance.

【0024】さらに、本実施例では、背面基板10から
真空空間4へ突出するように絶縁性支持部17上に背面
基板側の隔壁RRが形成されている。隔壁RRは所定間
隔で間隔を隔てて配置されている。図2では、隔壁RR
は電子放出素子S毎にそれらの間に形成されているが、
隔壁RRを、電子放出素子Sの例えば2,3個毎の間に
間隔をあけて形成してもよい。また、図2では、隔壁R
Rはオーミック電極11にほぼ垂直な方向に連続して形
成されているが、前面基板1側の第2隔壁FRに当接す
る部分を含む上部面積を残して間欠的に形成してもよ
い。これにより、バス電極16の延在せしめる方向を蛍
光体層3R、3G、3Bに一致させることができる。い
ずれにしても隔壁RRは電子放出素子S間に形成されて
いる。
Further, in the present embodiment, a partition RR on the rear substrate side is formed on the insulating support portion 17 so as to protrude from the rear substrate 10 into the vacuum space 4. The partition walls RR are arranged at predetermined intervals. In FIG. 2, the partition RR
Is formed between them for each electron-emitting device S,
The partition walls RR may be formed with an interval between every two or three electron-emitting devices S, for example. Also, in FIG.
R is formed continuously in a direction substantially perpendicular to the ohmic electrode 11, but may be formed intermittently while leaving an upper area including a portion in contact with the second partition FR on the front substrate 1 side. Thereby, the direction in which the bus electrode 16 extends can be matched with the phosphor layers 3R, 3G, and 3B. In any case, the partition RR is formed between the electron-emitting devices S.

【0025】更に、この隔壁RRはその上底面積が、背
面基板と接する下底面積よりも大きく形成されることが
好ましい。すなわち、隔壁RRはその上部に背面基板に
略平行な方向に突出するオーバーハング部を有するよう
に、形成されることが好ましい。更に、図2では、背面
基板10の金属薄膜電極15上に設けられたバス電極1
6の形状が単純な直線状で形成されているが、バス電極
16を直線状でなく、電子放出素子の金属薄膜電極15
の間において、金属薄膜電極上における幅よりも大なる
幅を有するように、すなわち電子放出素子の間では素子
上よりも太くなるように形成することが好ましい。これ
によって、バス電極の抵抗値を低減できる。
Further, it is preferable that the partition RR has an upper bottom area larger than a lower bottom area in contact with the rear substrate. That is, it is preferable that the partition RR is formed so as to have an overhang portion projecting in a direction substantially parallel to the rear substrate on the upper part. Further, in FIG. 2, the bus electrode 1 provided on the metal thin film electrode 15 of the back substrate 10 is shown.
6 is formed in a simple linear shape, but the bus electrode 16 is not linear, but the metal thin film electrode 15 of the electron-emitting device is formed.
Between the electron-emitting devices, that is, it is preferable that the electron-emitting devices are formed so as to have a width larger than that of the device. Thereby, the resistance value of the bus electrode can be reduced.

【0026】オーミック電極11は、その材料として
は、Au,Pt,Al,W等の一般にICの配線に用い
られる材料やクロム、ニッケル、クロムの3層構造、A
lとNdの合金、AlとMoの合金、TiとNの合金も
用いられ得、その厚さは各素子にほぼ同電流を供給する
均一な厚さである。なお、図2では図示しないが背面基
板10及びオーミック電極11間には、SiOx,Si
x,Al23,AlNなどの絶縁体からなインシュレ
ータ層を形成してもよい。インシュレータ層はガラスの
背面基板10から素子への悪影響(アルカリ成分などに
不純物の溶出や、基板面の凹凸など)を防ぐ働きをな
す。
The ohmic electrode 11 is made of a material such as Au, Pt, Al, W or the like generally used for IC wiring, a three-layer structure of chromium, nickel, and chromium.
An alloy of l and Nd, an alloy of Al and Mo, and an alloy of Ti and N can also be used, and have a uniform thickness that supplies substantially the same current to each element. Although not shown in FIG. 2, between the back substrate 10 and the ohmic electrode 11, SiO x , Si
An insulator layer made of an insulator such as N x , Al 2 O 3 , or AlN may be formed. The insulator layer has a function of preventing adverse effects on the element from the rear substrate 10 made of glass (elution of impurities into alkali components and the like, and unevenness of the substrate surface).

【0027】金属薄膜電極15の材質は、電子放出の原
理から仕事関数φが小さい材料で、薄い程良い。電子放
出効率を高くするために、金属薄膜電極15の材質は周
期律表のI族、II族の金属が良く、たとえばCs,R
b,Li,Sr,Mg,Ba,Ca等が有効で、更に、
それらの合金であっても良い。また、金属薄膜電極15
の材質は極薄化の面では、導電性が高く化学的に安定な
金属が良く、たとえばAu,Pt,Lu,Ag,Cuの
単体又はこれらの合金等が望ましい。また、これらの金
属に、上記仕事関数の小さい金属をコート、あるいはド
ープしても有効である。
The material of the metal thin-film electrode 15 is a material having a small work function φ from the principle of electron emission. In order to increase the electron emission efficiency, the material of the metal thin film electrode 15 is preferably a Group I or Group II metal of the periodic table, for example, Cs, R
b, Li, Sr, Mg, Ba, Ca, etc. are effective.
These alloys may be used. In addition, the metal thin film electrode 15
The material is preferably a highly conductive and chemically stable metal in terms of ultra-thinness. For example, a simple substance of Au, Pt, Lu, Ag, Cu or an alloy thereof is desirable. It is also effective to coat or dope these metals with a metal having a small work function.

【0028】バス電極16の材料としては、Au,P
t,Al,Cu等の一般にICの配線に用いられる物で
良く、各素子にほぼ同電位を供給可能ならしめるに足る
厚さで、 0.1〜50μmが適当である。但し、抵抗値が
許容できるのであれば、バス電極を用いず、金属薄膜電
極に使用する材料を使用することもできる。一方、表示
面である透明ガラスなどの透光性の前面基板1の内面
(背面基板10と対向する面)には、ITOからなる透
明なコレクタ電極2が一体的に形成され、これに高い電
圧が印加される。なお、ブラックストライプや、バック
メタルを使用する場合は、ITOを設けずに、これらを
コレクタ電極とすることが可能である。
As the material of the bus electrode 16, Au, P
Materials generally used for IC wiring, such as t, Al, and Cu, may be used. The thickness is sufficient to supply substantially the same potential to each element, and 0.1 to 50 μm is appropriate. However, if the resistance value is acceptable, the material used for the metal thin film electrode can be used without using the bus electrode. On the other hand, a transparent collector electrode 2 made of ITO is integrally formed on an inner surface (a surface facing the rear substrate 10) of a light-transmitting front substrate 1 such as a transparent glass, which is a display surface, and a high voltage is applied thereto. Is applied. When a black stripe or a back metal is used, these can be used as collector electrodes without providing ITO.

【0029】コレクタ電極2上には、フロントリブ(第
2隔壁)FRがオーミック電極11に平行となるように
複数形成されている。延在しているフロントリブ間のコ
レクタ電極2の上には、R,G,Bに対応する蛍光体か
らなる蛍光体層3R,3G,3Bが真空空間4に面する
ように、それぞれ形成されている。このように、各蛍光
体の境には背面基板と前面基板の距離を一定(例えば、
1mm)に保つ為のフロントリブ(第2隔壁)FRが設
けられている。背面基板10上に設けられたリアリブ
(隔壁)RRと直交する方向にフロントリブ(第2隔
壁)FRとが前面基板1に設けられているので、前面基
板の蛍光体を光の3原色に相当するR,G,Bに塗り分
けが確実になる。
A plurality of front ribs (second barrier ribs) FR are formed on the collector electrode 2 so as to be parallel to the ohmic electrode 11. On the collector electrode 2 between the extending front ribs, phosphor layers 3R, 3G, 3B made of phosphors corresponding to R, G, B are formed so as to face the vacuum space 4, respectively. ing. As described above, the distance between the rear substrate and the front substrate is fixed at the boundary between the phosphors (for example,
1 mm) is provided for the front rib (second partition) FR. Since the front rib (second partition) FR is provided on the front substrate 1 in a direction orthogonal to the rear rib (partition) RR provided on the rear substrate 10, the phosphor on the front substrate corresponds to the three primary colors of light. R, G, and B are surely applied separately.

【0030】このように、実施例の電子放出素子フラッ
トパネルディスプレイ装置はマトリクス状に配置されか
つ各々が赤R、緑G及び青Bの発光部からなる発光画素
の複数からなる画像表示配列を有している。もちろん、
RGBの発光部に代えてすべてを単色の発光部としてモ
ノクロムディスプレイパネルも形成できる。次に、電子
放出素子フラットパネルディスプレイ装置製造工程を説
明する。 <背面基板作製>図4に示すように、パターニング工程
により、ガラス等の絶縁性基板上に互いに平行な複数の
ストライプ状にオーミック電極11の複数を形成する。
オーミック電極材質としては電気抵抗が小さく、膜とし
て形成可能な物質ならなんでもよいが特にアルミニニウ
ム、タングステンが好適である。ストライプの寸法とし
て1例をあげると、幅160μm、厚さ0.3μm、線
間隔300μmである。
As described above, the electron-emitting device flat panel display device according to the embodiment has an image display array which is arranged in a matrix and includes a plurality of light-emitting pixels each including a red R, green G, and blue B light-emitting portion. doing. of course,
Instead of the RGB light emitting portions, a monochrome display panel can be formed as a single color light emitting portion. Next, a manufacturing process of the electron-emitting device flat panel display device will be described. <Preparation of Back Substrate> As shown in FIG. 4, a plurality of ohmic electrodes 11 are formed in a plurality of parallel stripes on an insulating substrate such as glass by a patterning process.
As the ohmic electrode material, any material can be used as long as it has a small electric resistance and can be formed as a film, and particularly, aluminum and tungsten are preferable. As an example of the dimensions of the stripe, the width is 160 μm, the thickness is 0.3 μm, and the line interval is 300 μm.

【0031】ストライプ状オーミック電極11を形成す
る方法は例えばマスクを用いてオーミック電極部分のみ
に成膜する方法もあるし、基板全面に電極膜を成膜して
おいてから各種エッチングによりオーミック電極部分の
みを残すという方法でも良い。また、スクリーン印刷法
や感光性ペースト法でも良い。絶縁性支持部工程では、
図5に示すように、作製したオーミック電極面上に、後
工程で電子放出素子となるべき部分を開口17aとして
除いた電気絶縁性の絶縁性支持部17を形成する。絶縁
性支持部17材料は例えば、ポリイミドである。開口1
7aはオーミック電極11を露出させる。絶縁性支持部
17の厚さは最終的に電子放出素子の厚さと同程度にな
るようになし、実施例としては例えば5μmとしてい
る。
As a method of forming the striped ohmic electrode 11, for example, there is a method of forming a film only on the ohmic electrode portion using a mask, or a method of forming an electrode film on the entire surface of the substrate and then performing various etchings. Only the method of leaving only is good. Further, a screen printing method or a photosensitive paste method may be used. In the insulating support part process,
As shown in FIG. 5, on the surface of the manufactured ohmic electrode, an electrically insulating insulating support portion 17 is formed by removing a portion to be an electron-emitting device in a later step as an opening 17a. The material of the insulating support portion 17 is, for example, polyimide. Opening 1
7 a exposes the ohmic electrode 11. The thickness of the insulating support portion 17 is finally made substantially the same as the thickness of the electron-emitting device, and is set to, for example, 5 μm in the embodiment.

【0032】電子放出素子となるべき部分の開口は幅が
電極より大きく200μmで、長手方向の長さが440
μmとしている。開口の幅は、マスクの重ね合わせ時の
位置ずれを考慮に入れ、オーミック電極11と、後工程
で成膜されるSiOx(X=0.1から2.0)とが直
接接触することがないように配慮したものである。この
絶縁性支持部工程では、後工程で電子放出素子毎に電子
供給層材料のシリコンを5μmの厚さに成膜し、最後に
金属オーミック電極方向と直交する方向に電気的に連続
に金属薄膜電極を成膜、或いは島状の金属薄膜電極を電
気的に接続するバス電極を成膜する必要があるが、もし
この電子放出素子以外の絶縁性支持部17を設けなけれ
ば、電子供給層材料のシリコン層の5μm膜厚の段差に
より、最上部の連続的金属薄膜電極又はバス電極が断線
する確率が非常に高くなる。1個所でも断線した場合
は、ディスプレイパネルにおいてそのライン全てが欠陥
となるが、これが解消される。
The opening of a portion to be an electron-emitting device has a width of 200 μm, which is larger than that of the electrode, and has a longitudinal length of 440.
μm. The width of the opening takes into account the misalignment at the time of mask overlay, and the ohmic electrode 11 may be in direct contact with SiO x (X = 0.1 to 2.0) formed in a later step. It is considered so as not to be. In this insulating support portion process, in a later process, a silicon film of an electron supply layer is formed to a thickness of 5 μm for each electron-emitting device, and finally, a metal thin film is electrically continuously formed in a direction orthogonal to the metal ohmic electrode direction. It is necessary to form an electrode or a bus electrode for electrically connecting the island-shaped metal thin-film electrodes. However, if the insulating support portion 17 other than the electron-emitting device is not provided, the electron supply layer material is used. Due to the step of the silicon layer having a thickness of 5 μm, the probability of disconnection of the uppermost continuous metal thin film electrode or bus electrode becomes extremely high. If any one of the lines is broken, all the lines in the display panel become defective, but this is resolved.

【0033】この絶縁性支持部17の形成には例えばス
クリーン印刷法を用いれば良い。また、この絶縁性支持
部の形成をこの工程に入れるのは、熱の影響を次工程に
かけないためである。素子作製前に熱をかけることによ
り素子には余計な熱の影響がなくなる。次に、隔壁形成
工程では、図6に示すように、さらに背面基板10上か
ら突出する複数の電気絶縁性のリアリブRRが、オーミ
ック電極11延在方向に直交するように絶縁性支持部1
7上にわたって形成される。すなわち、リアリブRR間
に少なくともオーミック電極11の一部分を露出せしめ
ている。金属オーミック電極と直交する方向において、
電子放出素子間の絶縁性支持部17上に形成されたリア
リブRRの寸法は、例えば幅100μm、高さ(厚さ)
10μmとする。このリアリブRRの形成にも例えばス
クリーン印刷法を用いれば良い。
The insulating support portion 17 may be formed by, for example, a screen printing method. The reason why the formation of the insulating support portion is included in this step is that the influence of heat is not applied to the next step. By applying heat before the device is manufactured, the device is not affected by extra heat. Next, in the partition wall forming step, as shown in FIG. 6, a plurality of electrically insulating rear ribs RR projecting from above the back substrate 10 are arranged so that the insulating supporting portions 1 are orthogonal to the ohmic electrode 11 extending direction.
7 is formed. That is, at least a part of the ohmic electrode 11 is exposed between the rear ribs RR. In the direction orthogonal to the metal ohmic electrode,
The dimensions of the rear rib RR formed on the insulating support portion 17 between the electron-emitting devices are, for example, 100 μm in width and height (thickness).
10 μm. The rear rib RR may be formed by, for example, a screen printing method.

【0034】このリアリブRRの効果として以下のよう
なことが達成できる。オーミック電極11と同じ向きに
連続して延在する隔壁を背面基板の方に作製すること
は、金属薄膜電極の断線が起こる為、不可能である。フ
ロントリブFRのみで背面基板と前面基板を張り合わせ
た場合、配置的には問題ないが、高さ1mmのフロント
リブFRが直接金属薄膜電極と接するため、やはり背面
基板の金属薄膜電極が断線する確率が非常に高くなる。
しかし、オーミック電極11に直交するような絶縁性の
リアリブRRが設けられていれば、前面基板のフロント
リブFRは背面基板のリアリブRRと当接する為、バス
電極の断線は起こり得ない。また、背面基板と前面基板
両方から隔壁を作製する為、それぞれの隔壁の高さが低
くて済む為、作製が容易になると同時に張り合わせ後の
強度が上がるという効果が有る。更に、張り合わせ後に
内部を真空排気し、真空空間4を形成し、しかる後に封
止するというCRT同等の工程が入るが、フロントリブ
FR及びリアリブRRが直交していることにより全ての
空間が連続しているので、この真空排気が容易に行える
という効果もある。
The following effects can be achieved as effects of the rear rib RR. It is not possible to form a partition extending continuously in the same direction as the ohmic electrode 11 on the rear substrate because the metal thin film electrode is disconnected. When the rear substrate and the front substrate are bonded together using only the front rib FR, there is no problem in arrangement, but since the front rib FR having a height of 1 mm is in direct contact with the metal thin film electrode, the probability that the metal thin film electrode on the rear substrate is broken is also high. Will be very high.
However, if an insulating rear rib RR orthogonal to the ohmic electrode 11 is provided, the front electrode FR of the front substrate comes into contact with the rear rib RR of the rear substrate, so that disconnection of the bus electrode cannot occur. In addition, since the partition walls are formed from both the rear substrate and the front substrate, the height of each partition wall can be reduced, so that there is an effect that the fabrication is facilitated and the strength after bonding is increased. Further, after the lamination, the inside is evacuated, a vacuum space 4 is formed, and then a sealing is performed, which is equivalent to a CRT. However, since the front rib FR and the rear rib RR are orthogonal to each other, all the spaces are continuous. Therefore, there is also an effect that the evacuation can be easily performed.

【0035】このリアリブRRの横断面は直方体でも良
いが、絶縁性支持部17と接触する部分(下底)の電極
方向の長さが上面(上底)のそれより短く、電極方向の
断面が台形となっている方が更に好ましい。すなわち、
リアリブRRの上部に基板に平行な方向に突出するオー
バーハング部18が、リアリブRRの伸長方向に沿って
形成されている。スクリーン印刷のほかに、オーバーハ
ング部18はフォトリソグラフィ法等の手法を用いてリ
アリブRRのアンダカットとして形成できる。
Although the cross section of the rear rib RR may be a rectangular parallelepiped, the length of the portion (lower bottom) in contact with the insulating support portion 17 in the electrode direction is shorter than that of the upper surface (upper bottom), and the cross section in the electrode direction is smaller. A trapezoid is more preferable. That is,
An overhang portion 18 protruding above the rear rib RR in a direction parallel to the substrate is formed along the extending direction of the rear rib RR. In addition to screen printing, the overhang portion 18 can be formed as an undercut of the rear rib RR by using a method such as a photolithography method.

【0036】隔壁材料の一例として非感光性のポリイミ
ドを、例えばスピンコート法で所定膜厚に背面基板のオ
ーミック電極11上に形成し、その上にフォトレジスト
のフォトレジストマスクを形成して、リアクティブイオ
ンエッチング等の手法を用いてリアリブRRのパターン
形状にエッチングする。ポリイミド膜をエッチャントで
あるアルカリ溶液でエッチングを行うことで、リアリブ
RRがアンダーカット状態となる。
A non-photosensitive polyimide is formed as an example of a partition material on the ohmic electrode 11 of the rear substrate to a predetermined thickness by, for example, a spin coating method, and a photoresist mask of a photoresist is formed thereon. The rear rib RR is etched into a pattern shape using a technique such as active ion etching. By etching the polyimide film with an alkaline solution as an etchant, the rear rib RR is in an undercut state.

【0037】尚、これまでポリイミドと称していたの
は、イミド化する前の前駆体状態の物質を含むものであ
り、ポストベークで300℃程度で硬化せしめると本当
のポリイミドとなる。しかし、ポリイミドの代わりの材
質としては、下部の支持材料がそれぞれエッチングされ
ない絶縁物であれば何でもよく、電子供給層材料の成膜
前に強度を保持できる電気絶縁性物質を用いることがで
きる。
Incidentally, what has heretofore been referred to as polyimide contains a substance in a precursor state before imidization, and becomes a real polyimide when cured at about 300 ° C. by post-baking. However, as the material instead of the polyimide, any material may be used as long as the lower supporting material is not etched, and an electrically insulating material that can maintain the strength before forming the electron supply layer material can be used.

【0038】その後、図7に示すように、電子供給層形
成工程にて、露出したオーミック電極11の部分の各々
上にマスク31を介して電子供給層材料のシリコンを堆
積させ、少くとも1層の電子供給層12を形成する。絶
縁性支持部17を形成した際に電子放出素子となるべき
部分を開口として残しておいたが、マスク31にも同様
な開口があり、絶縁性支持部17の開口内部に、幅24
0μm、長手方向は480μmでシリコンを成膜する。
厚さは5μmである。シリコン層12部分の高さは絶縁
性支持部17の高さとほぼ一致し、段差はなくなる。た
だ、境界で多少の盛り上がりがみられるが、マスク31
が高さ10μmのリアリブRRの上にある為、シリコン
が拡散し、明確な段差が出来ず、なめらかな曲線とな
る。シリコンは蒸着法でもスパッタ法でもどちらで成膜
してもよい。
Thereafter, as shown in FIG. 7, in an electron supply layer forming step, silicon as an electron supply layer material is deposited on each of the exposed portions of the ohmic electrode 11 via a mask 31 to form at least one layer. Is formed. Although a portion to be an electron-emitting device when the insulating support portion 17 is formed is left as an opening, a similar opening is also provided in the mask 31.
Silicon is deposited at 0 μm and 480 μm in the longitudinal direction.
The thickness is 5 μm. The height of the silicon layer 12 substantially coincides with the height of the insulating support portion 17, and the step is eliminated. However, although some swelling is seen at the boundary, the mask 31
Is located on the rear rib RR having a height of 10 μm, so that silicon is diffused, a clear step cannot be formed, and a smooth curve is formed. Silicon may be formed by either a vapor deposition method or a sputtering method.

【0039】その後、絶縁体層形成工程にて、図8に示
すように、シリコン層12上の全面にSiOx(X=
0.1から2.0)を厚さ約0.4μmの絶縁体層13
を、蒸着法、スパッタ法などで形成する。SiOxは絶
縁性の為、ベタで一様に成膜しても問題は生じない。そ
れどころか、各電子放出素子同士を電気的に分離する役
目も果たす。また各物質の成膜で生じた段差を緩和する
効果も有る。このことは,最終的に表面に形成する金属
薄膜電極や、その上に形成するバス電極が段差により断
線しないという効果となって表れる。
[0039] Then, in the insulating layer forming step, as shown in FIG. 8, SiO x (X on the entire surface of the silicon layer 12 =
0.1 to 2.0) is applied to the insulating layer 13 having a thickness of about 0.4 μm.
Is formed by a vapor deposition method, a sputtering method, or the like. Since SiO x is insulative, no problem occurs even if the film is uniformly formed in a solid state. On the contrary, it also serves to electrically separate the electron-emitting devices from each other. In addition, there is also an effect of alleviating a step caused by film formation of each substance. This has the effect that the metal thin film electrode finally formed on the surface and the bus electrode formed thereon are not disconnected due to steps.

【0040】次に、図9に示すように、金属薄膜電極1
5を絶縁体層13上に電子放出素子毎に成膜する。オー
ミック電極に直交する方向であれば、電子放出素子毎で
なく、連続でも構わないが、実際に成膜する場合、蒸着
またはスパッタリングを用いることが多い為、マスクを
前記のような連続ストライプ状に加工しなくてはなら
ず、多数のストライプ状スリットのあるマスクは取り扱
い上、マスク強度の面でその使用が難しい。そこで、シ
リコン電子供給層12を成膜したと同様に、マスク32
を用いて電子放出素子に個別に金属薄膜電極15を形成
する。よって、図10に示すように、金属薄膜電極15
はバス電極により連結されるべき個別の島状電極として
形成される。多数のストライプ状スリットのあるマスク
よりも電子放出素子各々に対応する開口を有するマスク
32の方がその強度が確保される。また、連続ストライ
プ状が形成可能である場合、またはエッチング等の他の
成膜方法等によりストライプ状が可能である場合は、上
記のようにマスクを用いた電子放出素子毎の個別の金属
薄膜電極成膜にこだわる必要はない。
Next, as shown in FIG.
5 is formed on the insulator layer 13 for each electron-emitting device. If it is a direction perpendicular to the ohmic electrode, it may be continuous instead of each electron-emitting device, but when actually forming a film, since evaporation or sputtering is often used, the mask is formed in a continuous stripe shape as described above. It is necessary to process the mask, and it is difficult to use a mask having a large number of stripe-shaped slits in terms of mask strength in handling. Therefore, the mask 32 is formed in the same manner as when the silicon electron supply layer 12 is formed.
The metal thin-film electrodes 15 are individually formed on the electron-emitting devices by using the above method. Therefore, as shown in FIG.
Are formed as individual island electrodes to be connected by bus electrodes. The strength of the mask 32 having openings corresponding to the respective electron-emitting devices is ensured more than the mask having many stripe-shaped slits. When a continuous stripe shape can be formed, or when a stripe shape can be formed by another film formation method such as etching, the individual metal thin film electrode for each electron-emitting device using the mask as described above is used. There is no need to stick to film formation.

【0041】金属薄膜電極の材質は、仕事関数の低いも
のであれば構わないが、白金または金が好ましい。成膜
時の厚さは10nm程度であり、成膜の方法は蒸着、ス
パッタが好適であるが上記のようにエッチング方法でも
構わない。つぎのバス電極形成工程にて、図11に示す
ように、金属薄膜電極15の一部分上にバス電極16
を、蒸着法、スパッタ法などでマスク33を用いて形成
する。金属薄膜電極間の導通を確実にする為にバス電極
16を設ける。バス電極16の材質は電気抵抗が小さい
ものであればなんでもよいが、Al,Cu,Auなど抵
抗率の低い金属が望ましいのはもちろんである。
The material of the metal thin film electrode may be any material having a low work function, but platinum or gold is preferable. The thickness at the time of film formation is about 10 nm, and the method of film formation is preferably evaporation or sputtering, but may be etching as described above. In the next bus electrode forming step, as shown in FIG.
Is formed using a mask 33 by an evaporation method, a sputtering method, or the like. A bus electrode 16 is provided to ensure conduction between the metal thin film electrodes. The bus electrode 16 may be made of any material as long as it has a small electric resistance. Of course, a metal having a low resistivity, such as Al, Cu, or Au, is desirable.

【0042】バス電極16はオーミック電極11に直交
する方向に導通をとるものであるので、図12に示すよ
うに、その方向に線状に設ければよいが、更に導通を確
実にし抵抗を下げる為に、金属薄膜電極15上は細い線
幅にし、金属薄膜電極15の間は太くするような形状と
し、金属薄膜電極15上の開口率を確保する。なお、露
出する金属薄膜電極15の表面を除き、バス電極16及
び絶縁体層13上に格子状に第2絶縁層(図示せず)を
形成すれば、バス電極を覆うので不要な短絡を防止でき
る。 <前面基板作製>まず、図13に示すように、ガラスな
どの透光性の前面基板1上に透明コレクタ電極2を成膜
する。この透明コレクタ電極2は、可視光の透過率が高
いもので、電気抵抗の低いものであれば良いが、特にI
TOなどは最適である。この透明コレクタ電極2を0.
4μmの厚さに前面基板全面成膜する。
Since the bus electrode 16 conducts in the direction orthogonal to the ohmic electrode 11, the bus electrode 16 may be provided linearly in that direction, as shown in FIG. For this purpose, a thin line width is formed on the metal thin film electrode 15 and a shape between the metal thin film electrodes 15 is made thick to secure an aperture ratio on the metal thin film electrode 15. If a second insulating layer (not shown) is formed in a grid pattern on the bus electrode 16 and the insulator layer 13 except for the exposed surface of the metal thin film electrode 15, the bus electrode is covered, thereby preventing unnecessary short circuit. it can. <Preparation of Front Substrate> First, as shown in FIG. 13, a transparent collector electrode 2 is formed on a transparent front substrate 1 such as glass. The transparent collector electrode 2 may have a high visible light transmittance and a low electric resistance.
TO and the like are optimal. This transparent collector electrode 2 is
A film is formed on the entire surface of the front substrate to a thickness of 4 μm.

【0043】次に、図14に示すように、透明コレクタ
電極上にブラックストライプBMを形成する。このブラ
ックストライプBMは、背面基板と張り合わせた時に、
背面基板の電子放出素子に対応する部分が開口19とな
っており、それ以外の部分に光吸収性の物質を格子状に
設ける。例えば、縦横の幅が100μmずつとし、厚さ
は1μmとする。これは、CdTeをスクリーン印刷に
より成膜すればよい。
Next, as shown in FIG. 14, a black stripe BM is formed on the transparent collector electrode. When this black stripe BM is attached to the back substrate,
A portion of the rear substrate corresponding to the electron-emitting device is an opening 19, and a light-absorbing substance is provided in a lattice shape in other portions. For example, the vertical and horizontal widths are 100 μm each, and the thickness is 1 μm. This can be achieved by forming CdTe into a film by screen printing.

【0044】次に、図15に示すように、前面及び背面
基板を張り合わせた時に、オーミック電極と並行になる
ように、前面基板1上にフロントリブ(第2隔壁)FR
を形成する。幅は100μm程度で高さは1mmとす
る。材質は絶縁性のものが用いられる。絶縁性材料をブ
ラックストライプBM上に一様に1mm膜厚で成膜して
微細な固体粒子を吹き付けるサンドブラスト法やスクリ
ーン印刷等の厚さを稼げる方法で形成すればよい。この
フロントリブ(第2隔壁)FRは、背面基板と前面基板
との間の距離を作り出す効果と、この後工程の蛍光体塗
布時の分離隔壁の効果がある。
Next, as shown in FIG. 15, a front rib (second partition) FR is formed on the front substrate 1 so as to be parallel to the ohmic electrode when the front and rear substrates are bonded.
To form The width is about 100 μm and the height is 1 mm. An insulating material is used. The insulating material may be uniformly formed on the black stripe BM to a thickness of 1 mm by a method such as a sand blast method of spraying fine solid particles or a method of increasing the thickness by screen printing or the like. The front rib (second partition) FR has an effect of creating a distance between the rear substrate and the front substrate and an effect of a separation partition at the time of applying a phosphor in a subsequent step.

【0045】最後に、図16に示すように、各フロント
リブFR間毎に3R,3G,3Bの蛍光体を交互に塗布
する。蛍光体としては例えばCRTに用いられているも
のを厚さ約20μmに成膜する。 <張り合わせ工程>上記のように作製した背面基板と前
面基板を、背面基板10側の隔壁RRと前面基板1側の
第2隔壁FRとが当接して、両基板は真空空間4を挾み
互いに対向するように、張り合わせ、基板周囲を封止
し、2枚の基板の間を真空に排気した後、内部に設置し
たゲッターを誘導加熱により飛散させ、最終的に排気口
を封止する。封止後に発生する不純物ガスを吸着するた
めである。
Finally, as shown in FIG. 16, phosphors 3R, 3G and 3B are applied alternately between the front ribs FR. As the phosphor, for example, a phosphor used for a CRT is formed to a thickness of about 20 μm. <Laminating Step> The rear substrate and the front substrate manufactured as described above are brought into contact with the partition RR on the rear substrate 10 side and the second partition FR on the front substrate 1 side. After the substrates are sealed so as to face each other, the periphery of the substrate is sealed, and the space between the two substrates is evacuated to a vacuum. Then, the getter installed inside is scattered by induction heating, and the exhaust port is finally sealed. This is for adsorbing impurity gas generated after sealing.

【0046】背面基板のオーミック電極及びバス電極
を、それぞれアース及び正電圧に接続し、かつ前面基板
の透明電極を数kVの正電圧に接続して、図2に示すよ
うな、一対の透光性の前面基板1及び背面基板10から
なるフラットパネルディスプレイ装置が完成する。
The ohmic electrode and the bus electrode on the rear substrate are connected to the ground and the positive voltage, respectively, and the transparent electrode on the front substrate is connected to the positive voltage of several kV, thereby forming a pair of light transmitting members as shown in FIG. A flat panel display device including a front substrate 1 and a rear substrate 10 having different properties is completed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による実施例の電子放出素子の概略断
面図である。
FIG. 1 is a schematic sectional view of an electron-emitting device according to an embodiment of the present invention.

【図2】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置を示す概略部分斜視図である。
FIG. 2 is a schematic partial perspective view showing an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図3】 本発明による電子放出素子フラットパネルデ
ィスプレイ装置の図2のAAの線に沿った概略部分拡大断
面図。
FIG. 3 is a schematic partial enlarged cross-sectional view of the electron-emitting device flat panel display device according to the present invention, taken along line AA of FIG. 2;

【図4】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置製造工程における基板の概略部
分斜視図。
FIG. 4 is a schematic partial perspective view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図5】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置製造工程における基板の概略部
分斜視図。
FIG. 5 is a schematic partial perspective view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図6】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置製造工程における基板の概略部
分斜視図。
FIG. 6 is a schematic partial perspective view of a substrate in a process of manufacturing an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図7】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置における隔壁の概略部分拡大断
面図。
FIG. 7 is a schematic partial enlarged sectional view of a partition wall in an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図8】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置製造工程における基板の概略部
分断面図。
FIG. 8 is a schematic partial sectional view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図9】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置における隔壁の概略部分拡大断
面図。
FIG. 9 is a schematic partial enlarged cross-sectional view of a partition wall in an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図10】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。
FIG. 10 is a schematic partial perspective view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図11】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分断面図。
FIG. 11 is a schematic partial cross-sectional view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図12】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。
FIG. 12 is a schematic partial perspective view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図13】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。
FIG. 13 is a schematic partial perspective view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図14】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。
FIG. 14 is a schematic partial perspective view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図15】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。
FIG. 15 is a schematic partial perspective view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【図16】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。
FIG. 16 is a schematic partial perspective view of a substrate in a manufacturing process of an electron-emitting device flat panel display device according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 透光性の前面基板 2 コレクタ電極 3R,3G,3B 蛍光体層 4 真空空間 10 背面基板 11 オーミック電極 12 電子供給層 13 絶縁体層 15 金属薄膜電極 16 バス電極 17 絶縁性支持部 18 オーバーハング部 RR 隔壁 FR 第2隔壁 DESCRIPTION OF SYMBOLS 1 Transparent front substrate 2 Collector electrode 3R, 3G, 3B Phosphor layer 4 Vacuum space 10 Back substrate 11 Ohmic electrode 12 Electron supply layer 13 Insulator layer 15 Metal thin film electrode 16 Bus electrode 17 Insulating support part 18 Overhang Part RR partition FR second partition

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉澤 淳志 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 中馬 隆 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 根岸 伸安 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 山田 高士 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 岩崎 新吾 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 伊藤 寛 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 (72)発明者 小笠原 清秀 埼玉県鶴ヶ島市富士見6丁目1番1号パイ オニア株式会社総合研究所内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Atsushi Yoshizawa, Inventor 6-11, Fujimi, Tsurugashima-shi, Saitama Inside Pioneer Research Institute (72) Inventor Takashi Nakama 6-1-1, Fujimi, Tsurugashima-shi, Saitama (72) Nobuyasu Negishi, Inventor, No. 6-1, 1-1 Fujimi, Tsurugashima-shi, Saitama Prefecture Pioneer Co., Ltd. (72) Takashi Yamada, 6-1, Fujimi, Tsurugashima-shi, Saitama No. 1 Pioneer Corporation Research Laboratory (72) Inventor Shingo Iwasaki 6-1, 1-1 Fujimi, Tsurugashima City, Saitama Prefecture Pioneer Corporation Research Laboratory (72) Inventor Hiroshi Ito 6 1-1 Fujimi, Tsurugashima City, Saitama Prefecture No. 1 Pioneer Corporation Research Laboratory (72) Inventor Kiyohide Ogasawara Fuji, Tsurugashima City, Saitama Prefecture 6-1-1, Pioneer Research Institute

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 真空空間を挾み互いに対向する一対の背
面基板及び透光性の前面基板と、 各々が、前記背面基板の前記真空空間側の表面に形成さ
れたオーミック電極上に形成された金属又は半導体から
なる電子供給層、前記電子供給層上に形成された絶縁体
層及び前記絶縁体層上に形成され前記真空空間に面する
金属薄膜電極からなる電子放出素子の複数と、を備え、 前記前面基板がその前記真空空間側の表面に形成された
コレクタ電極及び前記コレクタ電極上に形成された蛍光
体層を有し、前記蛍光体層に対応する複数の発光部から
なる画像表示配列を有している電子放出素子フラットパ
ネルディスプレイ装置であって、 前記背面基板は、各々が前記電子放出素子の間に配置さ
れかつ前記背面基板から前記真空空間側の前記金属薄膜
電極の表面までの距離より大なる高さを有しかつ前記真
空空間へ突出する複数の絶縁性の第1隔壁を有し、前記
前面基板は、各々が前記前面基板から前記真空空間側の
前記蛍光体層の表面までの距離より大なる高さを有しか
つ前記真空空間へ突出し前記隔壁に当接する複数の第2
隔壁を有することを特徴とする電子放出素子フラットパ
ネルディスプレイ装置。
1. A pair of a rear substrate and a light-transmitting front substrate facing each other across a vacuum space, each being formed on an ohmic electrode formed on the surface of the rear substrate on the vacuum space side. An electron supply layer made of a metal or a semiconductor, a plurality of electron-emitting devices including an insulator layer formed on the electron supply layer and a metal thin film electrode formed on the insulator layer and facing the vacuum space. An image display array including a collector electrode formed on a surface on the vacuum space side of the front substrate and a phosphor layer formed on the collector electrode, and a plurality of light emitting units corresponding to the phosphor layers; An electron-emitting device flat panel display device, comprising: a back substrate, each of which is disposed between the electron-emitting devices, and is formed of the metal thin film electrode on the vacuum space side from the back substrate. A plurality of insulating first partition walls having a height greater than a distance to a surface and protruding into the vacuum space, wherein the front substrate is each of the phosphors on the vacuum space side from the front substrate; A plurality of second members having a height greater than the distance to the surface of the layer and projecting into the vacuum space and contacting the partition wall;
An electron-emitting device flat panel display device having a partition.
【請求項2】 前記第2隔壁は前記オーミック電極の伸
張する方向に延在し、前記隔壁の複数の上に当接されて
いることを特徴とする請求項1記載の電子放出素子フラ
ットパネルディスプレイ装置。
2. The electron-emitting device flat panel display according to claim 1, wherein the second partition extends in a direction in which the ohmic electrode extends, and is in contact with a plurality of the partitions. apparatus.
【請求項3】 前記背面基板上に形成されかつ隣接する
前記電子放出素子間に配置された絶縁性支持部を有し、
前記第1隔壁が前記絶縁性支持部上に形成されているこ
とを特徴とする請求項1記載の電子放出素子フラットパ
ネルディスプレイ装置。
3. An insulating support formed on the rear substrate and disposed between the adjacent electron-emitting devices,
2. The flat panel display device of claim 1, wherein the first partition is formed on the insulating support.
【請求項4】 前記第1隔壁はその上部に前記背面基板
に略平行な方向に突出するオーバーハング部を有するこ
とを特徴とする請求項1記載の電子放出素子フラットパ
ネルディスプレイ装置。
4. The flat panel display device according to claim 1, wherein the first partition has an overhanging portion protruding in a direction substantially parallel to the rear substrate on an upper portion thereof.
JP35846797A 1997-12-25 1997-12-25 Electron emitting element flat panel display device Pending JPH11185678A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP35846797A JPH11185678A (en) 1997-12-25 1997-12-25 Electron emitting element flat panel display device
EP98124545A EP0926698A3 (en) 1997-12-25 1998-12-22 Electron emitting device based flat panel display apparatus
US09/219,779 US6259198B1 (en) 1997-12-25 1998-12-23 Flat panel display apparatus with an array of electron emitting devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35846797A JPH11185678A (en) 1997-12-25 1997-12-25 Electron emitting element flat panel display device

Publications (1)

Publication Number Publication Date
JPH11185678A true JPH11185678A (en) 1999-07-09

Family

ID=18459467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35846797A Pending JPH11185678A (en) 1997-12-25 1997-12-25 Electron emitting element flat panel display device

Country Status (1)

Country Link
JP (1) JPH11185678A (en)

Similar Documents

Publication Publication Date Title
JP3874396B2 (en) ELECTRON EMITTING ELEMENT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE USING ELECTRON EMITTING ELEMENT
US6285123B1 (en) Electron emission device with specific island-like regions
US6787992B2 (en) Display device of flat panel structure with emission devices of matrix array
JP4676428B2 (en) Electron emission device, manufacturing method thereof, and imaging device or display device using electron emission device
US6259198B1 (en) Flat panel display apparatus with an array of electron emitting devices
JPH10308165A (en) Electron emission element and display device using the same
JP3698390B2 (en) Electron emission display device and electron emission device
US6400070B1 (en) Electron emission device and display device using the same
JP3765671B2 (en) Electron emission device and electron emission display device using the same
US6472803B1 (en) Electron emission light-emitting device and display apparatus using the same
US6700132B2 (en) Flat panel display device utilizing electron emission devices
JPH10308164A (en) Electron emission element and display device using the same
JPH1167064A (en) Electron emitting element and display device using the same
JP3461145B2 (en) Electron-emitting device and display device using the same
JP3488967B2 (en) Electron emission device flat panel display device
JPH11185676A (en) Electron emitting element flat panel display device
JPH11185678A (en) Electron emitting element flat panel display device
JPH11185675A (en) Electron emitting element flat panel display device
JP5026459B2 (en) ELECTRON EMITTING ELEMENT ARRAY AND METHOD FOR MANUFACTURING THE SAME
JP3821482B2 (en) Method for manufacturing electron-emitting device
JP3537634B2 (en) Method of manufacturing electron-emitting device and method of manufacturing electron-emitting display device
JPH11111159A (en) Electron emission element and display apparatus using the same
JPH10321125A (en) Electron emitting element and display device using this