JP3488967B2 - Electron emission device flat panel display device - Google Patents
Electron emission device flat panel display deviceInfo
- Publication number
- JP3488967B2 JP3488967B2 JP35846697A JP35846697A JP3488967B2 JP 3488967 B2 JP3488967 B2 JP 3488967B2 JP 35846697 A JP35846697 A JP 35846697A JP 35846697 A JP35846697 A JP 35846697A JP 3488967 B2 JP3488967 B2 JP 3488967B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electron
- metal thin
- thin film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子放出素子に関
し、特に電子放出素子の複数を例えばマトリクス状など
の画像表示配列にした電子放出素子フラットパネルディ
スプレイ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, and more particularly to an electron-emitting device flat panel display device in which a plurality of electron-emitting devices are arranged in an image display array such as a matrix.
【0002】[0002]
【従来の技術】従来から電界電子放出素子フラットパネ
ルディスプレイ装置のFED(fieldemission displa
y)が、陰極の加熱を必要としない冷陰極の電子放出源
のアレイを備えた平面形発光ディスプレイとして知られ
ている。例えば、spindt形冷陰極を用いたFEDの発光
原理は、冷陰極アレイが異なるもののCRT(cathode
ray tube)と同様に、陰極から離間したゲート電極によ
り電子を真空中に引出し、透明陽極に塗布された蛍光体
に衝突させて、発光させるものである。2. Description of the Related Art Conventionally, an FED (field emission displa) of a field emission device flat panel display device is known.
y) is known as a planar light emitting display with an array of cold cathode electron emitters that does not require heating of the cathode. For example, the light emitting principle of an FED using a spindt type cold cathode is a CRT (cathode
Similar to a ray tube), electrons are drawn into a vacuum by a gate electrode separated from the cathode and collided with a phosphor coated on a transparent anode to emit light.
【0003】しかしながら、この電界放出源は、微細な
spindt型冷陰極の製造工程が複雑で、その工程数が多い
ので、製造歩留りが低いといった問題がある。また、面
電子源として金属−絶縁体−金属(MIM)構造の電子
放出素子がある。このMIM構造の電子放出素子は、基
板上に陰極としてのAl層、膜厚10nm程度のA12
O3絶縁体層、膜厚10nm程度の陽極としてのAu層
を順に形成した構造を有するものがある。これを真空中
で対向電極の下に配置して下部Al層と上部Au層の間
に電圧を印加するとともに対向電極に加速電圧を印加す
ると、電子の一部が上部Au層を飛び出し対向電極に達
する。However, this field emission source is
Since the manufacturing process of the spindt type cold cathode is complicated and the number of processes is large, there is a problem that the manufacturing yield is low. Further, as a surface electron source, there is an electron emitting device having a metal-insulator-metal (MIM) structure. This MIM structure electron-emitting device has an Al layer as a cathode on a substrate and an A1 2 film with a film thickness of about 10 nm.
There is one having a structure in which an O 3 insulator layer and an Au layer as an anode having a film thickness of about 10 nm are sequentially formed. When this is placed under a counter electrode in a vacuum and a voltage is applied between the lower Al layer and the upper Au layer and an acceleration voltage is applied to the counter electrode, some of the electrons jump out of the upper Au layer to the counter electrode. Reach
【0004】しかしながら、MIM構造の電子放出素子
でも、放出電流は1×10-5A/cm 2程度で、放出電流
比は1×10-3程度にすぎず、画像表示に十分な放出電
子の量が得られておらず、該素子を複数用いたフラット
パネルディスプレイ装置もまだ十分とはいえない。However, an electron-emitting device having a MIM structure
But the emission current is 1 × 10-FiveA / cm 2Emission current in a degree
Ratio is 1 × 10-3Emissions sufficient for image display
The number of daughters has not been obtained, and a flat surface using multiple elements
The panel display device is not enough yet.
【0005】[0005]
【発明が解決しようとする課題】本発明は、以上の事情
に鑑みてなされたものであり、低い電圧で安定して電子
放出することのできる電子放出効率の高い電子放出素子
を用いたフラットパネルディスプレイ装置を提供するこ
とを目的とする。The present invention has been made in view of the above circumstances, and is a flat panel using an electron-emitting device having a high electron emission efficiency and capable of stably emitting electrons at a low voltage. An object is to provide a display device.
【0006】[0006]
【課題を解決するための手段】本発明は、真空空間を挾
み互いに対向する一対の背面基板及び透光性の前面基板
と、各々が、前記背面基板の前記真空空間側の表面に形
成されたオーミック電極上に形成された金属又は半導体
からなる電子供給層、前記電子供給層上に形成された絶
縁体層及び前記絶縁体層上に形成され前記真空空間に面
する金属薄膜電極からなる電子放出素子の複数と、を備
え、前記前面基板がその前記真空空間側の表面に形成さ
れたコレクタ電極及び前記コレクタ電極上に形成された
蛍光体層を有し、前記蛍光体層に対応する複数の発光部
からなる画像表示配列を有している電子放出素子フラッ
トパネルディスプレイ装置であって、各々が隣接する前
記金属薄膜電極を電気的に接続する複数のバス電極を有
し、前記バス電極は前記金属薄膜電極の間において前記
金属薄膜電極上における幅よりも大なる幅を有すること
を特徴とする。これにより、前記バス電極の抵抗値を低
減できる。According to the present invention, a pair of rear substrates and a translucent front substrate sandwiching a vacuum space and facing each other are formed on the surface of the rear substrate on the vacuum space side. An electron supply layer formed of a metal or a semiconductor formed on the ohmic electrode, an insulator layer formed on the electron supply layer, and an electron formed of a metal thin film electrode formed on the insulator layer and facing the vacuum space. A plurality of emission elements, wherein the front substrate has a collector electrode formed on a surface of the vacuum space side thereof and a phosphor layer formed on the collector electrode, and a plurality of emission devices corresponding to the phosphor layers are provided. An electron-emitting device flat panel display device having an image display array composed of light emitting parts, each of which has a plurality of bus electrodes electrically connecting the adjacent metal thin film electrodes, It characterized by having a large consisting width than on the metal thin film electrode in between the metal thin film electrode. Thereby, the resistance value of the bus electrode can be reduced.
【0007】上記電子放出素子フラットパネルディスプ
レイ装置において、前記背面基板上に形成されかつ隣接
する前記電子放出素子間に配置された絶縁性支持部を有
し、前記バス電極が、隣接する前記金属薄膜電極及び前
記絶縁性支持部上に架設され、前記背面基板から前記真
空空間側の前記絶縁性支持部の表面まで距離が、前記背
面基板から前記真空空間側の前記金属薄膜電極の表面ま
で距離と実質的に等しいことを特徴とする。In the electron emission element flat panel display device, the metal thin film is formed on the rear substrate and has an insulating support portion disposed between the adjacent electron emission elements, and the bus electrodes are adjacent to each other. The electrode and the insulating support portion are erected, the distance from the back substrate to the surface of the insulating support portion on the vacuum space side, the distance from the back substrate to the surface of the metal thin film electrode on the vacuum space side and It is characterized by being substantially equal.
【0008】上記電子放出素子フラットパネルディスプ
レイ装置において、前記オーミック電極及びバス電極は
互いに直交する位置に配列され延在していることを特徴
とする。In the electron emission device flat panel display device, the ohmic electrodes and the bus electrodes are arranged and extend at positions orthogonal to each other.
【0009】[0009]
【発明の実施の形態】以下に、本発明による実施例の電
子放出素子フラットパネルディスプレイ装置を図面を参
照しつつ説明する。図1に示すように、電子放出素子フ
ラットパネルディスプレイ装置の1つの電子放出素子S
は、ガラスなどからなる背面基板10上に、アルミニウ
ム(Al)、タングステン(W)などからなるオーミッ
ク電極11を形成し、その上に例えばシリコン(Si)
などからなる電子供給層12を形成し、その上に例えば
SiOx(X=0.1から2.0)などからなる絶縁体
層13及び真空空間に面する例えば白金(Pt)、金
(Au)等などの金属薄膜電極15を積層して構成され
る。背面基板10の材質はガラスの他に、Al2O3,S
i3N4、BN等のセラミックスでも良い。例えば、背面
基板内面には、金属オーミック電極を厚さ300nm程
度成膜し、その上に電子供給層を約5μm成膜し、更に
絶縁体層を400nm程度成膜する。その上に金属薄膜
電極を約10nm成膜し、電子放出素子単体が完成す
る。BEST MODE FOR CARRYING OUT THE INVENTION An electron-emitting device flat panel display device according to an embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1, one electron-emitting device S of the electron-emitting device flat panel display device is displayed.
Forms an ohmic electrode 11 made of aluminum (Al), tungsten (W), or the like on a rear substrate 10 made of glass or the like, and, for example, silicon (Si) is formed thereon.
An electron supply layer 12 made of, for example, is formed, and an insulating layer 13 made of, for example, SiO x (X = 0.1 to 2.0), and platinum (Pt), gold (Au) facing the vacuum space are formed on the electron supply layer 12. ), Etc., are laminated. In addition to glass, the material of the back substrate 10 is Al 2 O 3 , S
Ceramics such as i 3 N 4 and BN may be used. For example, on the inner surface of the back substrate, a metal ohmic electrode is formed to a thickness of about 300 nm, an electron supply layer is formed thereon to a thickness of about 5 μm, and an insulator layer is formed to a thickness of about 400 nm. A metal thin film electrode is formed thereon with a thickness of about 10 nm to complete a single electron-emitting device.
【0010】前面基板1はその内面にインジウム錫酸化
物(いわゆるITO)、酸化錫(SnO)、酸化亜鉛
(ZnO)等からなるコレクタ電極2を有し、背面基板
10の電子放出素子Sから発した電子を受ける。透明コ
レクタ電極2の上に蛍光体3R,G,Bが塗布されている。
このように、本発明の電子放出素子フラットパネルディ
スプレイ装置の発光パネル部分は透光性の前面基板1
と、真空空間4を挾み対向し内面に複数の電子放出素子
Sを有する背面基板10の一対からなる。これら一対の
背面及び前面基板10,1は真空空間4を挾んでスペー
サなどで保持され、封止されている。The front substrate 1 has on its inner surface a collector electrode 2 made of indium tin oxide (so-called ITO), tin oxide (SnO), zinc oxide (ZnO), etc., and is emitted from the electron-emitting device S of the rear substrate 10. Receive an electron. Phosphors 3R, G, B are coated on the transparent collector electrode 2.
As described above, the light emitting panel portion of the electron-emitting device flat panel display device of the present invention is a transparent front substrate 1.
And a pair of rear substrates 10 facing each other across the vacuum space 4 and having a plurality of electron-emitting devices S on the inner surface. The pair of back and front substrates 10 and 1 are sealed by being held by a spacer or the like across the vacuum space 4.
【0011】電子放出素子の発光原理は、図1に示すよ
うに、表面の金属薄膜電極15を正電位Vdとし裏面オ
ーミック電極11を接地電位としたダイオード構造から
説明できる。オーミック電極11と金属薄膜電極15と
の間に電圧Vdを印加し電子供給層12に電子を注入す
ると、ダイオード電流Idが流れ、絶縁体層13は高抵
抗であるので、印加電界の大部分は絶縁体層13にかか
る。電子は、金属薄膜電極15側に向けて絶縁体層13
内を移動する。金属薄膜電極15付近に達した電子は、
そこで強電界により一部は金属薄膜電極15をトンネル
し、外部の真空中に放出される。このトンネル効果によ
って金属薄膜電極15から放出された電子e(放出電流
Ie)は、対向したコレクタ電極(透明電極)2に印加
された高い加速電圧Vcによって加速され、コレクタ電
極2に集められる。コレクタ電極に蛍光体3が塗布され
ていれば対応する可視光を発光させる。The light emission principle of the electron-emitting device can be explained from a diode structure in which the metal thin film electrode 15 on the front surface is a positive potential Vd and the ohmic electrode 11 on the back surface is a ground potential, as shown in FIG. When a voltage Vd is applied between the ohmic electrode 11 and the metal thin film electrode 15 to inject electrons into the electron supply layer 12, a diode current Id flows and the insulator layer 13 has a high resistance, so most of the applied electric field is It covers the insulator layer 13. Electrons are directed toward the metal thin film electrode 15 side toward the insulator layer 13
Move in. The electrons that have reached the vicinity of the metal thin film electrode 15 are
There, a strong electric field partially tunnels through the metal thin film electrode 15 and is emitted into the vacuum outside. The electrons e (emission current Ie) emitted from the metal thin film electrode 15 due to this tunnel effect are accelerated by the high acceleration voltage Vc applied to the collector electrode (transparent electrode) 2 facing each other, and are collected in the collector electrode 2. If the collector electrode is coated with the phosphor 3, the corresponding visible light is emitted.
【0012】電子放出素子の電子供給層12の材料とし
てはアモルファスシリコン(a−Si)や、a−Siの
ダンリングボンドを水素(H)で終結させた水素化アモ
ルファスシリコン(a−Si:H)、さらにSiの一部
を炭素(C)で置換した水素化アモルファスシリコンカ
ーバイド(a−SiC:H)が有効であるが、Siの一
部を窒素(N)で置換した水素化アモルファスシリコン
ナイトライド(a−SiN:H)などの化合物半導体も
用いられ、ホウ素、アンチモンをドープしたシリコンも
用いられ得る。As a material of the electron supply layer 12 of the electron-emitting device, amorphous silicon (a-Si) or hydrogenated amorphous silicon (a-Si: H) obtained by terminating a-Si dangling bond with hydrogen (H) is used. ), And hydrogenated amorphous silicon carbide (a-SiC: H) in which a part of Si is replaced with carbon (C) is effective, but a hydrogenated amorphous silicon nitride in which a part of Si is replaced with nitrogen (N) A compound semiconductor such as a ride (a-SiN: H) is also used, and silicon doped with boron or antimony can also be used.
【0013】絶縁体層13は誘電体からなり50nm以
上の極めて厚い膜厚を有するものである。絶縁体層13
の誘電体材料としては、酸化珪素SiOx(xは原子比
を示す)が特に有効であるが、LiOx,LiNx,Na
Ox,KOx,RbOx,CsOx,BeOx,MgOx,M
gNx,CaOx,CaNx,SrOx,BaOx,Sc
Ox,YOx,YNx,LaOx,LaNx,CeOx,Pr
Ox,NdOx,SmOx,EuOx,GdOx,TbOx,
DyOx,HoOx,ErOx,TmOx,YbOx,Lu
Ox,TbOx,DyOx,HoOx,ErOx,TmOx,
YbOx,LuOx,TiOx,TiNx,ZrOx,Zr
Nx,HfOx,HfNx,ThOx,VOx,VNx,Nb
Ox,NbNx,TaOx,TaNx,CrOx,CrNx,
MoOx,MoNx,WOx,WNx,MnOx,ReOx,
FeOx,FeNx,RuOx,OsOx,CoOx,Rh
Ox,IrOx,NiOx,PdOx,PtOx,CuOx,
CuNx,AgOx,AuOx,ZnOx,CdOx,Hg
Ox,BOx,BNx,AlOx,AlNx,GaOx,Ga
N x,InOx,TiOx,TiNx,SiNx,GeOx,
SnOx,PbOx,POx,PNx,AsOx,SbOx,
SeOx,TeOxなどの金属酸化物又は金属窒化物でも
よい。The insulator layer 13 is made of a dielectric material and has a thickness of 50 nm or less.
It has an extremely thick film thickness above. Insulator layer 13
As the dielectric material ofx(X is the atomic ratio
Is particularly effective, but LiOx, LiNx, Na
Ox, KOx, RbOx, CsOx, BeOx, MgOx, M
gNx, CaOx, CaNx, SrOx, BaOx, Sc
Ox, YOx, YNx, LaOx, LaNx, CeOx, Pr
Ox, NdOx, SmOx, EuOx, GdOx, TbOx,
DyOx, HoOx, ErOx, TmOx, YbOx, Lu
Ox, TbOx, DyOx, HoOx, ErOx, TmOx,
YbOx, LuOx, TiOx, TiNx, ZrOx, Zr
Nx, HfOx, HfNx, ThOx, VOx, VNx, Nb
Ox, NbNx, TaOx, TaNx, CrOx, CrNx,
MoOx, MoNx, WOx, WNx, MnOx, ReOx,
FeOx, FeNx, RuOx, OsOx, CoOx, Rh
Ox, IrOx, NiOx, PdOx, PtOx, CuOx,
CuNx, AgOx, AuOx, ZnOx, CdOx, Hg
Ox, BOx, BNx, AlOx, AlNx, GaOx, Ga
N x, InOx, TiOx, TiNx, SiNx, GeOx,
SnOx, PbOx, POx, PNx, AsOx, SbOx,
SeOx, TeOxSuch as metal oxides or metal nitrides
Good.
【0014】また、LiAlO2,Li2SiO3,Li2
TiO3,Na2Al22O34,NaFeO2,Na4SiO
4,K2SiO3,K2TiO3,K2WO4,Rb2Cr
O4,CS2CrO4,MgAl2O4,MgFe2O4,M
gTiO3,CaTiO3,CaWO4,CaZrO3,S
rFe12O19,SrTiO3,SrZrO3,BaAl2
O4,BaFe12O19,BaTiO3,Y3Al5O12,Y
3Fe5O12,LaFeO3,La3Fe5O12,La2Ti
2O7,CeSnO4,CeTiO4,Sm3Fe5O12,E
uFeO3,Eu3Fe5O12,GdFeO3,Gd3Fe5
O12,DyFeO3,Dy3Fe5O12,HoFeO3,H
o3Fe5O12,ErFeO3,Er3Fe5O 12,Tm3F
e5O12,LuFeO3,Lu3Fe5O12,NiTi
O3,Al2TiO3,FeTiO3,BaZrO3,Li
ZrO3,MgZrO3,HfTiO4,NH4VO3,A
gVO3,LiVO3,BaNb2O6,NaNbO3,S
rNb2O6,KTaO3,NaTaO3,SrTa2O6,
CuCr2O4,Ag2CrO4,BaCrO4,K2MoO
4,Na2MoO4,NiMoO4,BaWO4,Na2WO
4,SrWO4,MnCr2O4,MnFe2O4,MnTi
O3,MnWO4,CoFe2O4,NnFe2O4,FeW
O4,CoMoO4,CoTiO3,CoWO4,NiFe
2O4,NiWO4,CuFe2O4,CuMoO4,CuT
iO3,CuWO4,Ag2MoO4,Ag2WO4,ZnA
l2O4,ZnMoO4,ZnWO4,CdSnO3,Cd
TiO3,CdMoO4,CdWO4,NaAlO2,Mg
Al2O4,SrAl2O4,Gd3Ga5O12,InFeO
3,MgIn2O4,Al2TiO5,FeTiO3,MgT
iO3,Na2SiO3,CaSiO3,ZrSiO4,K2
GeO3,Li2GeO3,Na2GeO3,Bi2Sn
3O9,MgSnO3,SrSnO3,PbSiO3,Pb
MoO4,PbTiO3,SnO2−Sb2O3,CuSe
O4,Na2SeO3,ZnSeO3,K2TeO3,K2T
eO4,Na2TeO3,Na2TeO4などの金属複合酸
化物、FeS,Al2S3,MgS,ZnSなどの硫化
物、LiF,MgF2,SmF3などのフッ化物、HgC
l,FeCl2,CrCl3などの塩化物、AgBr,C
uBr,MnBr2などの臭化物、PbI2,CuI,F
eI2などのヨウ化物、又は、SiAlONなどの金属
酸化窒化物でも絶縁体層13の誘電体材料として有効で
ある。In addition, LiAlO2, Li2SiO3, Li2
TiO3, Na2Altwenty twoO34, NaFeO2, NaFourSiO
Four, K2SiO3, K2TiO3, K2WOFour, Rb2Cr
OFour, CS2CrOFour, MgAl2OFour, MgFe2OFour, M
gTiO3, CaTiO3, CaWOFour, CaZrO3, S
rFe12O19, SrTiO3, SrZrO3, BaAl2
OFour, BaFe12O19, BaTiO3, Y3AlFiveO12, Y
3FeFiveO12, LaFeO3, La3FeFiveO12, La2Ti
2O7, CeSnOFour, CeTiOFour, Sm3FeFiveO12, E
uFeO3, Eu3FeFiveO12, GdFeO3, Gd3FeFive
O12, DyFeO3, Dy3FeFiveO12, HoFeO3, H
o3FeFiveO12, ErFeO3, Er3FeFiveO 12, Tm3F
eFiveO12, LuFeO3, Lu3FeFiveO12, NiTi
O3, Al2TiO3, FeTiO3, BaZrO3, Li
ZrO3, MgZrO3, HfTiOFour, NHFourVO3, A
gVO3, LiVO3, BaNb2O6, NaNbO3, S
rNb2O6, KTaO3, NaTaO3, SrTa2O6,
CuCr2OFour, Ag2CrOFour, BaCrOFour, K2MoO
Four, Na2MoOFour, NiMoOFour, BaWOFour, Na2WO
Four, SrWOFour, MnCr2OFour, MnFe2OFour, MnTi
O3, MnWOFour, CoFe2OFour, NnFe2OFour, FeW
OFour, CoMoOFour, CoTiO3, CoWOFour, NiFe
2OFour, NiWOFour, CuFe2OFour, CuMoOFour, CuT
iO3, CuWOFour, Ag2MoOFour, Ag2WOFour, ZnA
l2OFour, ZnMoOFour, ZnWOFour, CdSnO3, Cd
TiO3, CdMoOFour, CdWOFour, NaAlO2, Mg
Al2OFour, SrAl2OFour, Gd3GaFiveO12, InFeO
3, MgIn2OFour, Al2TiOFive, FeTiO3, MgT
iO3, Na2SiO3, CaSiO3, ZrSiOFour, K2
GeO3, Li2GeO3, Na2GeO3, Bi2Sn
3O9, MgSnO3, SrSnO3, PbSiO3, Pb
MoOFour, PbTiO3, SnO2-Sb2O3, CuSe
OFour, Na2SeO3, ZnSeO3, K2TeO3, K2T
eOFour, Na2TeO3, Na2TeOFourMetal complex acid such as
Compounds, FeS, Al2S3, MgS, ZnS, etc.
Thing, LiF, MgF2, SmF3Such as fluoride, HgC
l, FeCl2, CrCl3Chlorides such as AgBr, C
uBr, MnBr2Bromide, PbI2, CuI, F
eI2Iodide, or metal such as SiAlON
Even oxynitride is effective as a dielectric material for the insulator layer 13.
is there.
【0015】さらに、絶縁体層13の誘電体材料として
ダイヤモンド,フラーレン(C2n)などの炭素、或いは、A
l4C3,B4C,CaC2,Cr3C2,Mo2C,MoC,NbC,SiC,TaC,
TiC,VC,W2C,WC,ZrCなどの金属炭化物も有効であ
る。なお、フラーレン(C2n)は炭素原子だけからなりC
60に代表される球面篭状分子でC32〜C960などがあ
り、また、上式中、Ox,Nxのxは原子比を表す。以下、
同じ。Further, as the dielectric material of the insulating layer 13, carbon such as diamond or fullerene (C 2n ), or A
l 4 C 3 , B 4 C, CaC 2 , Cr 3 C 2 , Mo 2 C, MoC, NbC, SiC, TaC,
Metal carbides such as TiC, VC, W 2 C, WC and ZrC are also effective. Fullerenes (C 2n ) consist of carbon atoms only
Spherical cage molecules represented by 60 include C 32 to C 960 , and in the above formula, x in O x and N x represents an atomic ratio. Less than,
the same.
【0016】絶縁体層の厚さは、50nm以上、好まし
くは 100〜1000nm程度である。電子放出側の金属薄膜
電極15の材料としてはPt,Au,W,Ru,Irな
どの金属が有効であるが、Al,Sc,Ti,V,C
r,Mn,Fe,Co,Ni,Cu,Zn,Ga,Y,
Zr,Nb,Mo,Tc,Rh,Pd,Ag,Cd,L
n,Sn,Ta,Re,Os,Tl,Pb,La,C
e,Pr,Nd,Pm,Sm,Eu,Gd,Tb,D
y,Ho,Er,Tm,Yb,Luなども用いられ得
る。The thickness of the insulating layer is 50 nm or more, preferably about 100 to 1000 nm. As the material of the metal thin film electrode 15 on the electron emission side, metals such as Pt, Au, W, Ru, and Ir are effective, but Al, Sc, Ti, V, C.
r, Mn, Fe, Co, Ni, Cu, Zn, Ga, Y,
Zr, Nb, Mo, Tc, Rh, Pd, Ag, Cd, L
n, Sn, Ta, Re, Os, Tl, Pb, La, C
e, Pr, Nd, Pm, Sm, Eu, Gd, Tb, D
y, Ho, Er, Tm, Yb, Lu, etc. can also be used.
【0017】またこれら薄膜の成膜法としては、スパッ
タリング法が特に有効であるが、真空蒸着法、CVD
(chemical vapor deposition)法、レーザアブレーシ
ョン法、MBE(molecular beam epitaxy)法、イオ
ンビームスパッタリング法でも有効である。このよう
に、各々の電子放出素子において、背面基板の金属オー
ミック電極と金属薄膜電極の間に、金属薄膜電極が正に
なるように直流電圧を印加すると、金属薄膜電極を通過
して電子が放出される間に、金属薄膜電極と前面基板の
透明コレクタ電極との間に例えば5kV程度の高電圧を
印加することにより、放出された電子が加速され、前面
基板に塗布された蛍光体に衝突し、そのエネルギーによ
り蛍光体が発光するのである。As a method for forming these thin films, a sputtering method is particularly effective, but a vacuum vapor deposition method or a CVD method.
(Chemical vapor deposition) method, laser ablation method, MBE (molecular beam epitaxy) method, and ion beam sputtering method are also effective. Thus, in each electron-emitting device, when a DC voltage is applied between the metal ohmic electrode and the metal thin-film electrode on the back substrate so that the metal thin-film electrode is positive, electrons are emitted through the metal thin-film electrode. By applying a high voltage of, for example, about 5 kV between the metal thin film electrode and the transparent collector electrode of the front substrate, the emitted electrons are accelerated and collide with the phosphor coated on the front substrate. That energy causes the phosphor to emit light.
【0018】実際にこの電子放出と蛍光体発光を利用し
て平面ディスプレイを構成するには以下1.〜3.のよ
うな制限が生じてくるので、これら課題を解決する必要
がある。
1.前面基板の蛍光体を光の3原色に相当するR,G,
Bに塗り分けなければならない。前面基板にR,G,B
3色の蛍光体を塗布する必要があるが、一画素に3色を
入れる為、背面基板と張り合わせた時にオーミック電極
方向と同一になるラインに沿ってR,G,Bそれぞれを
交互に塗り分けなければならない。In order to actually construct a flat display by utilizing this electron emission and phosphor light emission, ~ 3. Since such restrictions arise, it is necessary to solve these problems. 1. The phosphors on the front substrate correspond to the three primary colors of light R, G,
You have to paint on B separately. R, G, B on the front substrate
It is necessary to apply phosphors of three colors, but since three colors are put in one pixel, R, G, B are alternately painted separately along the line that is the same as the ohmic electrode direction when laminated to the back substrate. There must be.
【0019】2.画像を表示する場合には例えばマトリ
クス配列された複数画素に対応する電子放出素子を作ら
なければならない。単純マトリクス駆動で画像表示を行
う場合、背面基板においては電子放出素子を構成する金
属オーミック電極とバス電極を含む電極薄膜をそれぞれ
ストライプ状に形成し、しかもそれぞれの電極を直交さ
せる必要がある。オーミック電極とバス電極との交点が
1画素となるが、その大きさは画面サイズと表示精細度
の関係により決まってくる。画素ピッチはR,G,B発
光部を含んだ大きさとなるが、基本単位となるのはセル
ピッチである。2. When displaying an image, for example, an electron-emitting device corresponding to a plurality of pixels arranged in a matrix must be formed. When an image is displayed by simple matrix driving, it is necessary to form electrode thin films including a metal ohmic electrode and a bus electrode, which form an electron-emitting device, in stripes on the back substrate, and make the electrodes orthogonal to each other. The intersection of the ohmic electrode and the bus electrode is one pixel, but its size is determined by the relationship between the screen size and the display definition. The pixel pitch has a size including the R, G, and B light emitting portions, but the basic unit is the cell pitch.
【0020】3.蛍光体をカラーCRT用のものを利用
した場合、発光輝度をある程度得る為には、電子の加速
電圧を5kV以上としなければならない。実際のCRT
は加速電圧として20kV程度を印加している。ここで
問題となるのは、金属薄膜電極と前面基板の透明コレク
タ電極との間の距離である。前面基板と背面基板を対向
させ封止した後、内部を真空排気するが、この基板間距
離が短い状態で高電圧を印加すると金属薄膜電極と透明
コレクタ電極との間で放電現象が生じ電子放出素子が破
壊する。そこで、金属薄膜電極及び透明コレクタ電極間
の距離は1mm以上離れている必要がある。画面サイズ
が小さい場合は、パネル周縁にギャップ形成用のスペー
サを設置して前面基板と背面基板を保持しておけば問題
がないが、5インチ程度以上からはパネル周縁部分のみ
のスペーサ保持だけでは両基板の強度が十分とれずに、
基板が破壊する、もしくは、両基板が中央で接触するほ
どたわんでしまうという不具合が生じる。そこで、我々
は画面内部にもスペーサの効果を持たせる隔壁を形成す
る。どの程度の頻度で隔壁を設置するか、どの程度の大
きさにするのか問題である。いずれにしろ開口率を減少
させてしまうし、高さ1mmの隔壁を作製することは容
易ではない。3. When a phosphor for a color CRT is used, the electron acceleration voltage must be 5 kV or more in order to obtain a certain level of emission brightness. Actual CRT
Applies about 20 kV as an acceleration voltage. The problem here is the distance between the metal thin film electrode and the transparent collector electrode of the front substrate. After sealing the front substrate and the back substrate facing each other, the inside is evacuated, but if a high voltage is applied while the distance between the substrates is short, a discharge phenomenon occurs between the metal thin film electrode and the transparent collector electrode, and electron emission occurs. The element is destroyed. Therefore, the distance between the metal thin film electrode and the transparent collector electrode needs to be 1 mm or more. If the screen size is small, there is no problem if a spacer for gap formation is installed on the peripheral edge of the panel to hold the front substrate and the rear substrate, but from about 5 inches or more, it is only necessary to retain the spacer only on the peripheral portion of the panel. The strength of both boards cannot be taken sufficiently,
There arises a problem that the substrates are broken or the two substrates are bent so as to come into contact with each other in the center. Therefore, we also form a partition wall that has a spacer effect inside the screen. The problem is how often the partition is installed and how large it is. In any case, the aperture ratio is reduced, and it is not easy to produce a partition wall having a height of 1 mm.
【0021】そこで、内部にも隔壁を有する実施例の電
子放出素子フラットパネルディスプレイ装置を案出した
ので、これを図2に示す。実施例のフラットパネルディ
スプレイ装置は、ガラスなどの一対の透光性の前面基板
1及び背面基板10からなり、背面基板10側の隔壁R
Rと前面基板1側の第2隔壁FRとが当接して、両基板
は真空空間4を挾み互いに対向している。Therefore, an electron-emitting device flat panel display device of the embodiment having a partition also inside was devised, which is shown in FIG. The flat panel display device of the embodiment includes a pair of translucent front substrate 1 and rear substrate 10 made of glass or the like, and a partition R on the rear substrate 10 side.
The R and the second partition FR on the front substrate 1 side are in contact with each other, and the two substrates face each other across the vacuum space 4.
【0022】背面基板10の真空空間4側内面には、そ
れぞれ平行に伸長する複数のオーミック電極11が形成
されている。オーミック電極11は、カラーディスプレ
イパネルとするために赤、緑、青のR,G,B色信号に
応じて3本1組となっており、それぞれに所定信号が印
加される。オーミック電極11の上に電子放出素子Sの
複数が形成され、電子放出素子Sがマトリクス状に配置
されている。隣接する素子の金属薄膜電極の一部上に、
これらを電気的に接続し、オーミック電極に垂直に伸長
して架設され、それぞれが平行に伸長する複数のバス電
極16が設けられている。オーミック電極11及びバス
電極16の交点が電子放出素子Sに対応する。よって、
本発明の表示装置の駆動方式としては単純マトリクス方
式またはアクティブマトリクス方式が適用できる。A plurality of ohmic electrodes 11 extending in parallel are formed on the inner surface of the rear substrate 10 on the vacuum space 4 side. In order to form a color display panel, the ohmic electrodes 11 are in groups of three in accordance with red, green and blue R, G and B color signals, and a predetermined signal is applied to each. A plurality of electron-emitting devices S are formed on the ohmic electrode 11, and the electron-emitting devices S are arranged in a matrix. On a part of the metal thin film electrode of the adjacent element,
A plurality of bus electrodes 16 are provided that are electrically connected to each other, extend vertically to the ohmic electrode, and are extended, and each extend in parallel. The intersection of the ohmic electrode 11 and the bus electrode 16 corresponds to the electron-emitting device S. Therefore,
As a driving method of the display device of the present invention, a simple matrix method or an active matrix method can be applied.
【0023】図3に示すように、電子放出素子Sはオー
ミック電極11上に順に形成された電子供給層12、絶
縁体層13及び金属薄膜電極15からなる。金属薄膜電
極15は真空空間4に面している。特に、電子放出素子
Sの各々を取り囲み複数の電子放出領域に区画する絶縁
性支持部17が形成されている。この絶縁性支持部17
はバス電極16を支え、断線を防止する。すなわち、図
3に示すように、電子放出素子以外の周縁部にあらかじ
め絶縁性支持部、或いは電気抵抗の大きい物質を、その
後の工程で電子放出素子を形成した場合の最終的な厚さ
と同程度に成膜しておくのである。As shown in FIG. 3, the electron-emitting device S comprises an electron supply layer 12, an insulator layer 13 and a metal thin film electrode 15 which are sequentially formed on the ohmic electrode 11. The metal thin film electrode 15 faces the vacuum space 4. In particular, an insulating support portion 17 that surrounds each of the electron-emitting devices S and divides into a plurality of electron-emitting regions is formed. This insulating support 17
Supports the bus electrode 16 and prevents disconnection. That is, as shown in FIG. 3, an insulating support part or a substance having high electric resistance is preliminarily provided on the peripheral portion other than the electron-emitting device in the same thickness as the final thickness when the electron-emitting device is formed in the subsequent process. The film is formed in advance.
【0024】さらに、本実施例では、背面基板10から
真空空間4へ突出するように絶縁性支持部17上に背面
基板側の隔壁RRが形成されている。隔壁RRは所定間
隔で間隔を隔てて配置されている。図2では、隔壁RR
は電子放出素子S毎にそれらの間に形成されているが、
隔壁RRを、電子放出素子Sの例えば2,3個毎の間に
間隔をあけて形成してもよい。また、図2では、隔壁R
Rはオーミック電極11にほぼ垂直な方向に連続して形
成されているが、前面基板1側の第2隔壁FRに当接す
る部分を含む上部面積を残して間欠的に形成してもよ
い。これにより、バス電極16の延在せしめる方向を蛍
光体層3R、3G、3Bに一致させることができる。い
ずれにしても隔壁RRは電子放出素子S間に形成されて
いる。Further, in this embodiment, the partition RR on the rear substrate side is formed on the insulating support 17 so as to project from the rear substrate 10 to the vacuum space 4. The partition walls RR are arranged at predetermined intervals. In FIG. 2, the partition RR
Is formed between them for each electron-emitting device S,
The partition walls RR may be formed at intervals between, for example, every two or three electron-emitting devices S. In addition, in FIG.
Although R is continuously formed in a direction substantially perpendicular to the ohmic electrode 11, it may be formed intermittently, leaving an upper area including a portion in contact with the second partition FR on the front substrate 1 side. As a result, the extending direction of the bus electrode 16 can be aligned with the phosphor layers 3R, 3G, 3B. In any case, the partition RR is formed between the electron-emitting devices S.
【0025】更に、この隔壁RRはその上底面積が、背
面基板と接する下底面積よりも大きく形成されることが
好ましい。すなわち、隔壁RRはその上部に背面基板に
略平行な方向に突出するオーバーハング部を有するよう
に、形成されることが好ましい。更に、図2では、背面
基板10の金属薄膜電極15上に設けられたバス電極1
6の形状が単純な直線状で形成されているが、バス電極
16を直線状でなく、図17に示すように、電子放出素
子の金属薄膜電極15の間において、金属薄膜電極上に
おける幅例えば20μmよりも大なる幅例えば300μ
mを有するように、すなわち電子放出素子の間では素子
上よりも太くなるように形成することが好ましい。これ
によって、バス電極の抵抗値を低減できる。さらに、バ
ス電極16を、図18に示すように、電子放出素子Sの
金属薄膜電極15の間において太くして、金属薄膜電極
上における幅を小さくして金属薄膜電極の縁部に沿わせ
ることや(図18(a))、金属薄膜電極の縁部に沿わ
せ蛇行させるようにして(図18(b))、形成するこ
ともできる。Further, it is preferable that the partition RR is formed such that the upper bottom area thereof is larger than the lower bottom area in contact with the rear substrate. That is, it is preferable that the partition wall RR is formed so as to have an overhang portion projecting in a direction substantially parallel to the back substrate on the upper portion thereof. Further, in FIG. 2, the bus electrode 1 provided on the metal thin film electrode 15 of the rear substrate 10
Although the shape of 6 is formed in a simple linear shape, the bus electrode 16 is not in a linear shape, and as shown in FIG. 17, the width on the metal thin film electrode between the metal thin film electrodes 15 of the electron-emitting device, for example, Width greater than 20 μm, eg 300 μ
It is preferable to form so as to have m, that is, to be thicker between the electron-emitting devices than on the device. As a result, the resistance value of the bus electrode can be reduced. Further, as shown in FIG. 18, the bus electrode 16 is thickened between the metal thin film electrodes 15 of the electron-emitting device S to reduce the width on the metal thin film electrode so as to be along the edge of the metal thin film electrode. Alternatively (FIG. 18 (a)), the metal thin film electrode can be formed so as to meander along the edge (FIG. 18 (b)).
【0026】オーミック電極11は、その材料として
は、Au,Pt,Al,W等の一般にICの配線に用い
られる材料やクロム、ニッケル、クロムの3層構造、A
lとNdの合金、AlとMoの合金、TiとNの合金も
用いられ得、その厚さは各素子にほぼ同電流を供給する
均一な厚さである。なお、図2では図示しないが背面基
板10及びオーミック電極11間には、SiOx,Si
Nx,Al2O3,AlNなどの絶縁体からなインシュレ
ータ層を形成してもよい。インシュレータ層はガラスの
背面基板10から素子への悪影響(アルカリ成分などに
不純物の溶出や、基板面の凹凸など)を防ぐ働きをな
す。The ohmic electrode 11 is made of Au, Pt, Al, W, or any other material generally used for IC wiring, or a three-layer structure of chromium, nickel, and chromium.
An alloy of 1 and Nd, an alloy of Al and Mo, and an alloy of Ti and N can also be used, and the thickness is a uniform thickness that supplies substantially the same current to each element. Although not shown in FIG. 2, SiO x and Si are provided between the rear substrate 10 and the ohmic electrode 11.
N x, Al 2 O 3, an insulator layer, such an insulating material such as AlN may be formed. The insulator layer has a function of preventing adverse effects from the glass rear substrate 10 on the device (elution of impurities such as an alkaline component and unevenness of the substrate surface).
【0027】金属薄膜電極15の材質は、電子放出の原
理から仕事関数φが小さい材料で、薄い程良い。電子放
出効率を高くするために、金属薄膜電極15の材質は周
期律表のI族、II族の金属が良く、たとえばCs,R
b,Li,Sr,Mg,Ba,Ca等が有効で、更に、
それらの合金であっても良い。また、金属薄膜電極15
の材質は極薄化の面では、導電性が高く化学的に安定な
金属が良く、たとえばAu,Pt,Lu,Ag,Cuの
単体又はこれらの合金等が望ましい。また、これらの金
属に、上記仕事関数の小さい金属をコート、あるいはド
ープしても有効である。From the principle of electron emission, the material of the metal thin film electrode 15 is a material having a small work function φ, and the thinner the better. In order to increase the electron emission efficiency, the material of the metal thin film electrode 15 is preferably a metal of group I or group II of the periodic table, such as Cs or R.
b, Li, Sr, Mg, Ba, Ca, etc. are effective, and further,
It may be an alloy thereof. In addition, the metal thin film electrode 15
From the viewpoint of ultra-thinning, the material is preferably a highly conductive and chemically stable metal, and is preferably Au, Pt, Lu, Ag, Cu alone or an alloy thereof. It is also effective to coat or dope these metals with the above-mentioned metals having a low work function.
【0028】バス電極16の材料としては、Au,P
t,Al,Cu等の一般にICの配線に用いられる物で
良く、各素子にほぼ同電位を供給可能ならしめるに足る
厚さで、 0.1〜50μmが適当である。但し、抵抗値が
許容できるのであれば、バス電極を使用しないで、金属
薄膜電極に使用する材料を使用することもできる。一
方、表示面である透明ガラスなどの透光性の前面基板1
の内面(背面基板10と対向する面)には、ITOから
なる透明なコレクタ電極2が一体的に形成され、これに
高い電圧が印加される。なお、ブラックストライプや、
バックメタルを使用する場合は、ITOを設けずに、こ
れらをコレクタ電極とすることが可能である。As the material of the bus electrode 16, Au, P
A material such as t, Al, or Cu that is generally used for IC wiring may be used, and a thickness sufficient to supply approximately the same potential to each element, 0.1 to 50 μm is suitable. However, if the resistance value is acceptable, the material used for the metal thin film electrode can be used without using the bus electrode. On the other hand, a transparent front substrate 1 such as a transparent glass which is a display surface
The transparent collector electrode 2 made of ITO is integrally formed on the inner surface (the surface facing the rear substrate 10) of which the high voltage is applied. In addition, black stripes,
When a back metal is used, these can be used as the collector electrode without providing ITO.
【0029】コレクタ電極2上には、フロントリブ(第
2隔壁)FRがオーミック電極11に平行となるように
複数形成されている。延在しているフロントリブ間のコ
レクタ電極2の上には、R,G,Bに対応する蛍光体か
らなる蛍光体層3R,3G,3Bが真空空間4に面する
ように、それぞれ形成されている。このように、各蛍光
体の境には背面基板と前面基板の距離を一定(例えば1
mm)に保つ為のフロントリブ(第2隔壁)FRが設け
られている。背面基板10上に設けられたリアリブ(隔
壁)RRと直交する方向にフロントリブ(第2隔壁)F
Rとが前面基板1に設けられているので、前面基板の蛍
光体を光の3原色に相当するR,G,Bに塗り分けが確
実になる。A plurality of front ribs (second partition walls) FR are formed on the collector electrode 2 so as to be parallel to the ohmic electrode 11. On the collector electrode 2 between the extending front ribs, phosphor layers 3R, 3G, 3B made of phosphors corresponding to R, G, B are formed so as to face the vacuum space 4, respectively. ing. Thus, the distance between the back substrate and the front substrate is fixed at the boundary of each phosphor (for example, 1
mm) is provided with front ribs (second partition walls) FR. A front rib (second partition) F is formed in a direction orthogonal to a rear rib (partition) RR provided on the rear substrate 10.
Since R and R are provided on the front substrate 1, it is ensured that the phosphors on the front substrate are divided into R, G, and B corresponding to the three primary colors of light.
【0030】このように、実施例の電子放出素子フラッ
トパネルディスプレイ装置はマトリクス状に配置されか
つ各々が赤R、緑G及び青Bの発光部からなる発光画素
の複数からなる画像表示配列を有している。もちろん、
RGBの発光部に代えてすべてを単色の発光部としてモ
ノクロムディスプレイパネルも形成できる。次に、電子
放出素子フラットパネルディスプレイ装置製造工程を説
明する。
<背面基板作製>図4に示すように、パターニング工程
により、ガラス等の絶縁性基板上に互いに平行な複数の
ストライプ状にオーミック電極11の複数を形成する。
オーミック電極材質としては電気抵抗が小さく、膜とし
て形成可能な物質ならなんでもよいが特にアルミニウ
ム、タングステンが好適である。ストライプの寸法とし
て1例をあげると、幅160μm、厚さ0.3μm、線
間隔300μmである。As described above, the electron-emitting device flat panel display device of the embodiment has an image display array which is arranged in a matrix and has a plurality of light emitting pixels each of which includes red R, green G and blue B light emitting portions. is doing. of course,
A monochrome display panel can also be formed by using all of the RGB light emitting parts as monochromatic light emitting parts. Next, the manufacturing process of the electron-emitting device flat panel display device will be described. <Manufacturing of Back Substrate> As shown in FIG. 4, a plurality of ohmic electrodes 11 are formed in a plurality of parallel stripes on an insulating substrate such as glass by a patterning process.
As a material for the ohmic electrode, any material can be used as long as it has a low electric resistance and can be formed as a film, but aluminum and tungsten are particularly preferable. As an example of the stripe size, the width is 160 μm, the thickness is 0.3 μm, and the line interval is 300 μm.
【0031】ストライプ状オーミック電極11を形成す
る方法は例えばマスクを用いてオーミック電極部分のみ
に成膜する方法もあるし、基板全面に電極膜を成膜して
おいてから各種エッチングによりオーミック電極部分の
みを残すという方法でも良い。また、スクリーン印刷法
や感光性ペースト法でも良い。絶縁性支持部工程では、
図5に示すように、作製したオーミック電極面上に、後
工程で電子放出素子となるべき部分を開口17aとして
除いた電気絶縁性の絶縁性支持部17を形成する。絶縁
性支持部17材料は例えば、ポリイミドである。開口1
7aはオーミック電極11を露出させる。絶縁性支持部
17の厚さは最終的に電子放出素子の厚さと同程度にな
るようになし、実施例としては例えば5μmとしてい
る。As a method of forming the striped ohmic electrode 11, for example, there is a method of forming a film only on the ohmic electrode portion by using a mask, or after forming an electrode film on the entire surface of the substrate, various etching is performed on the ohmic electrode portion. It is also possible to leave only. Alternatively, a screen printing method or a photosensitive paste method may be used. In the insulating support part process,
As shown in FIG. 5, on the produced ohmic electrode surface, an electrically insulating insulating support portion 17 is formed by removing a portion to be an electron-emitting device in a later step as an opening 17a. The material of the insulating support portion 17 is, for example, polyimide. Opening 1
7a exposes the ohmic electrode 11. The thickness of the insulating support portion 17 is finally set to be approximately the same as the thickness of the electron-emitting device, and is 5 μm in the embodiment.
【0032】電子放出素子となるべき部分の開口は幅が
電極より大きく200μmで、長手方向の長さが440
μmとしている。開口の幅は、マスクの重ね合わせ時の
位置ずれを考慮に入れ、オーミック電極11と、後工程
で成膜されるSiOx(X=0.1から2.0)とが直
接接触することがないように配慮したものである。この
絶縁性支持部工程では、後工程で電子放出素子毎に電子
供給層材料のシリコンを5μmの厚さに成膜し、最後に
金属オーミック電極方向と直交する方向に電気的に連続
に金属薄膜電極を成膜、或いは島状の金属薄膜電極を電
気的に接続するバス電極を成膜する必要があるが、もし
この電子放出素子以外の絶縁性支持部17を設けなけれ
ば、電子供給層材料のシリコン層の5μm膜厚の段差に
より、最上部の連続的金属薄膜電極又はバス電極が断線
する確率が非常に高くなる。1個所でも断線した場合
は、ディスプレイパネルにおいてそのライン全てが欠陥
となるが、これが解消される。The opening of the portion to be the electron-emitting device has a width larger than the electrode and is 200 μm, and the length in the longitudinal direction is 440.
μm. Regarding the width of the opening, the ohmic electrode 11 may be in direct contact with SiO x (X = 0.1 to 2.0) which is formed in a later step, taking into consideration the positional deviation at the time of overlapping the masks. It was designed so that it does not exist. In this insulating support portion step, silicon as an electron supply layer material is formed in a thickness of 5 μm for each electron-emitting device in a subsequent step, and finally, a metal thin film is electrically continuously formed in a direction orthogonal to the metal ohmic electrode direction. It is necessary to form an electrode or a bus electrode for electrically connecting the island-shaped metal thin film electrode, but if the insulating support 17 other than this electron-emitting device is not provided, the electron supply layer material Due to the step difference of 5 μm in thickness of the silicon layer, the probability that the uppermost continuous metal thin film electrode or the bus electrode is broken becomes very high. If the line is broken even at one place, all the lines in the display panel become defective, but this is eliminated.
【0033】この絶縁性支持部17の形成には例えばス
クリーン印刷法を用いれば良い。また、この絶縁性支持
部の形成をこの工程に入れるのは、熱の影響を次工程に
かけないためである。素子作製前に熱をかけることによ
り素子には余計な熱の影響がなくなる。次に、隔壁形成
工程では、図6に示すように、さらに背面基板10上か
ら突出する複数の電気絶縁性のリアリブRRが、オーミ
ック電極11延在方向に直交するように絶縁性支持部1
7上にわたって形成される。すなわち、リアリブRR間
に少なくともオーミック電極11の一部分を露出せしめ
ている。金属オーミック電極と直交する方向において、
電子放出素子間の絶縁性支持部17上に形成されたリア
リブRRの寸法は、例えば幅100μm、高さ(厚さ)
10μmとする。このリアリブRRの形成にも例えばス
クリーン印刷法を用いれば良い。The insulating support portion 17 may be formed by screen printing, for example. The reason why the formation of the insulating support portion is included in this step is that the influence of heat is not applied to the next step. By applying heat before manufacturing the device, the device is not affected by extra heat. Next, in the partition wall forming step, as shown in FIG. 6, the insulating support portion 1 is formed so that the plurality of electrically insulating rear ribs RR further protruding from the rear substrate 10 are orthogonal to the extending direction of the ohmic electrode 11.
Formed over 7. That is, at least a part of the ohmic electrode 11 is exposed between the rear ribs RR. In the direction orthogonal to the metal ohmic electrode,
The size of the rear rib RR formed on the insulating support portion 17 between the electron-emitting devices is, for example, 100 μm in width and height (thickness).
10 μm. A screen printing method, for example, may be used to form the rear rib RR.
【0034】このリアリブRRの効果として以下のよう
なことが達成できる。オーミック電極11と同じ向きに
連続して延在する隔壁を背面基板の方に作製すること
は、金属薄膜電極の断線が起こる為、不可能である。フ
ロントリブFRのみで背面基板と前面基板を張り合わせ
た場合、配置的には問題ないが、高さ1mmのフロント
リブFRが直接金属薄膜電極と接するため、やはり背面
基板の金属薄膜電極が断線する確率が非常に高くなる。
しかし、オーミック電極11に直交するような絶縁性の
リアリブRRが設けられていれば、前面基板のフロント
リブFRは背面基板のリアリブRRと当接する為、バス
電極の断線は起こり得ない。また、背面基板と前面基板
両方から隔壁を作製する為、それぞれの隔壁の高さが低
くて済む為、作製が容易になると同時に張り合わせ後の
強度が上がるという効果が有る。更に、張り合わせ後に
内部を真空排気し、真空空間4を形成し、しかる後に封
止するというCRT同等の工程が入るが、フロントリブ
FR及びリアリブRRが直交していることにより全ての
空間が連続しているので、この真空排気が容易に行える
という効果もある。The following effects can be achieved as the effect of this rear rib RR. It is impossible to form a partition wall continuously extending in the same direction as the ohmic electrode 11 toward the rear substrate because the metal thin film electrode is broken. When the back substrate and the front substrate are attached to each other only by the front ribs FR, there is no problem in terms of arrangement, but since the front rib FR having a height of 1 mm directly contacts the metal thin film electrodes, the probability that the metal thin film electrodes on the back substrate will also be disconnected Will be very high.
However, if an insulating rear rib RR orthogonal to the ohmic electrode 11 is provided, the front rib FR of the front substrate abuts the rear rib RR of the rear substrate, so that the bus electrode cannot be disconnected. In addition, since the partition walls are formed from both the back substrate and the front substrate, the height of each partition wall can be low, which has the effect of facilitating the manufacturing and increasing the strength after bonding. Furthermore, after the bonding, the inside of the chamber is evacuated to form a vacuum space 4, and then a process equivalent to the CRT of sealing is performed. However, since the front ribs FR and the rear ribs RR are orthogonal to each other, all the spaces are continuous. Therefore, there is also an effect that this vacuum exhaust can be easily performed.
【0035】このリアリブRRの横断面は直方体でも良
いが、絶縁性支持部17と接触する部分(下底)の電極
方向の長さが上面(上底)のそれより短く、電極方向の
断面が台形となっている方が更に好ましい。すなわち、
リアリブRRの上部に基板に平行な方向に突出するオー
バーハング部18が、リアリブRRの伸長方向に沿って
形成されている。スクリーン印刷のほかに、オーバーハ
ング部18はフォトリソグラフィ法等の手法を用いてリ
アリブRRのアンダカットとして形成できる。The cross section of the rear rib RR may be a rectangular parallelepiped, but the length of the portion in contact with the insulating support portion 17 (lower bottom) in the electrode direction is shorter than that of the upper surface (upper bottom), and the cross section in the electrode direction is smaller. A trapezoid is more preferable. That is,
An overhang portion 18 protruding in a direction parallel to the substrate is formed on the rear rib RR along the extension direction of the rear rib RR. In addition to screen printing, the overhang portion 18 can be formed as an undercut of the rear rib RR by using a method such as a photolithography method.
【0036】隔壁材料の一例として非感光性のポリイミ
ドを、例えばスピンコート法で所定膜厚に背面基板のオ
ーミック電極11上に形成し、その上にフォトレジスト
のフォトレジストマスクを形成して、リアクティブイオ
ンエッチング等の手法を用いてリアリブRRのパターン
形状にエッチングする。ポリイミド膜をエッチャントで
あるアルカリ溶液でエッチングを行うことで、リアリブ
RRがアンダーカット状態となる。As an example of the partition wall material, a non-photosensitive polyimide is formed on the ohmic electrode 11 of the rear substrate to a predetermined thickness by, for example, a spin coating method, and a photoresist mask of photoresist is formed on the ohmic electrode 11. The pattern shape of the rear rib RR is etched by using a technique such as active ion etching. By etching the polyimide film with an alkaline solution as an etchant, the rear ribs RR are undercut.
【0037】尚、これまでポリイミドと称していたの
は、イミド化する前の前駆体状態の物質を含むものであ
り、ポストベークで300℃程度で硬化せしめると本当
のポリイミドとなる。しかし、ポリイミドの代わりの材
質としては、下部の支持材料がそれぞれエッチングされ
ない絶縁物であれば何でもよく、電子供給層材料の成膜
前に強度を保持できる電気絶縁性物質を用いることがで
きる。Heretofore, what has been referred to as polyimide includes a substance in a precursor state before imidization, and it becomes a true polyimide when it is cured by post-baking at about 300.degree. However, as a material instead of polyimide, any insulating material can be used as long as the lower supporting material is not etched, and an electrically insulating substance that can maintain strength before the film formation of the electron supply layer material can be used.
【0038】その後、図7に示すように、電子供給層形
成工程にて、露出したオーミック電極11の部分の各々
上にマスク31を介して電子供給層材料のシリコンを堆
積させ、少くとも1層の電子供給層12を形成する。絶
縁性支持部17を形成した際に電子放出素子となるべき
部分を開口として残しておいたが、マスク31にも同様
な開口があり、絶縁性支持部17の開口内部に、幅24
0μm、長手方向は480μmでシリコンを成膜する。
厚さは5μmである。シリコン層12部分の高さは絶縁
性支持部17の高さとほぼ一致し、段差はなくなる。た
だ、境界で多少の盛り上がりがみられるが、マスク31
が高さ10μmのリアリブRRの上にある為、シリコン
が拡散し、明確な段差が出来ず、なめらかな曲線とな
る。シリコンは蒸着法でもスパッタ法でもどちらで成膜
してもよい。Thereafter, as shown in FIG. 7, in a step of forming an electron supply layer, silicon of an electron supply layer material is deposited on each exposed portion of the ohmic electrode 11 through a mask 31 to form at least one layer. The electron supply layer 12 is formed. Although the portion that should become the electron-emitting device when the insulating support 17 is formed is left as an opening, the mask 31 has a similar opening, and the width of the opening 24 of the insulating support 17 is 24 mm.
Silicon is deposited to a thickness of 0 μm and a length of 480 μm.
The thickness is 5 μm. The height of the silicon layer 12 portion substantially matches the height of the insulating support portion 17, and the step is eliminated. However, although some swells are seen at the boundary, the mask 31
Is on the rear rib RR having a height of 10 μm, silicon diffuses, a clear step is not formed, and a smooth curve is formed. Silicon may be formed by either vapor deposition or sputtering.
【0039】その後、絶縁体層形成工程にて、図8に示
すように、シリコン層12上の全面にSiOx(X=
0.1から2.0)を厚さ約0.4μmの絶縁体層13
を、蒸着法、スパッタ法などで形成する。SiOxは絶
縁性の為、ベタで一様に成膜しても問題は生じない。そ
れどころか、各電子放出素子同士を電気的に分離する役
目も果たす。また各物質の成膜で生じた段差を緩和する
効果も有る。このことは,最終的に表面に形成する金属
薄膜電極や、その上に形成するバス電極が段差により断
線しないという効果となって表れる。[0039] Then, in the insulating layer forming step, as shown in FIG. 8, SiO x (X on the entire surface of the silicon layer 12 =
0.1 to 2.0) and an insulator layer 13 having a thickness of about 0.4 μm.
Are formed by a vapor deposition method, a sputtering method, or the like. Since SiO x has an insulating property, there is no problem even if it is formed as a solid and uniform film. On the contrary, it also serves to electrically separate the electron-emitting devices from each other. Further, it also has an effect of alleviating a step caused by the film formation of each substance. This appears as an effect that the metal thin film electrode finally formed on the surface and the bus electrode formed thereon are not broken due to the step.
【0040】次に、図9に示すように、金属薄膜電極1
5を絶縁体層13上に電子放出素子毎に成膜する。オー
ミック電極に直交する方向であれば、電子放出素子毎で
なく、連続でも構わないが、実際に成膜する場合、蒸着
またはスパッタリングを用いることが多い為、マスクを
前記のような連続ストライプ状に加工しなくてはなら
ず、多数のストライプ状スリットのあるマスクは取り扱
い上、マスク強度の面でその使用が難しい。そこで、シ
リコン電子供給層12を成膜したと同様に、マスク32
を用いて電子放出素子に個別に金属薄膜電極15を形成
する。よって、図10に示すように、金属薄膜電極15
はバス電極により連結されるべき個別の島状電極として
形成される。多数のストライプ状スリットのあるマスク
よりも電子放出素子各々に対応する開口を有するマスク
32の方がその強度が確保される。また、連続ストライ
プ状が形成可能である場合、またはエッチング等の他の
成膜方法等によりストライプ状が可能である場合は、上
記のようにマスクを用いた電子放出素子毎の個別の金属
薄膜電極成膜にこだわる必要はない。Next, as shown in FIG. 9, the metal thin film electrode 1
5 is formed on the insulator layer 13 for each electron-emitting device. As long as it is in the direction orthogonal to the ohmic electrode, it may be continuous instead of each electron-emitting device, but in actual film formation, vapor deposition or sputtering is often used. A mask having a large number of stripe slits must be processed, and is difficult to use in terms of mask strength in handling. Therefore, the mask 32 is formed in the same manner as when the silicon electron supply layer 12 is formed.
Using, the metal thin film electrodes 15 are individually formed on the electron-emitting devices. Therefore, as shown in FIG.
Are formed as individual island electrodes to be connected by bus electrodes. The strength of the mask 32 having an opening corresponding to each electron-emitting device is more secured than that of a mask having a large number of stripe slits. When a continuous stripe shape can be formed or a stripe shape can be formed by another film forming method such as etching, an individual metal thin film electrode for each electron-emitting device using a mask as described above is used. There is no need to be particular about film formation.
【0041】金属薄膜電極の材質は、仕事関数の低いも
のであれば構わないが、白金または金が好ましい。成膜
時の厚さは10nm程度であり、成膜の方法は蒸着、ス
パッタが好適であるが上記のようにエッチング方法でも
構わない。つぎのバス電極形成工程にて、図11に示す
ように、金属薄膜電極15の一部分上にバス電極16
を、蒸着法、スパッタ法などでマスク33を用いて形成
する。金属薄膜電極間の導通を確実にする為にバス電極
16を設ける。バス電極16の材質は電気抵抗が小さい
ものであればなんでもよいが、Al,Cu,Auなど抵
抗率の低い金属が望ましいのはもちろんである。The metal thin film electrode may be made of any material as long as it has a low work function, but platinum or gold is preferable. The thickness at the time of film formation is about 10 nm, and the film formation method is preferably vapor deposition or sputtering, but the etching method may be used as described above. In the next bus electrode forming step, as shown in FIG. 11, the bus electrode 16 is formed on a part of the metal thin film electrode 15.
Are formed using the mask 33 by a vapor deposition method, a sputtering method, or the like. A bus electrode 16 is provided to ensure electrical continuity between the metal thin film electrodes. The bus electrode 16 may be made of any material as long as it has a low electric resistance, but it is needless to say that a metal having a low resistivity such as Al, Cu, Au is desirable.
【0042】バス電極16はオーミック電極11に直交
する方向に導通をとるものであるので、図12に示すよ
うに、その方向に線状に設ければよいが、更に導通を確
実にし抵抗を下げる為に、金属薄膜電極15上は細い線
幅にし、金属薄膜電極15の間は太くするような形状と
し、金属薄膜電極15上の開口率を確保する。例えば、
図17に示すように、バス電極16は電子放出素子の金
属薄膜電極15の間において幅300μm、金属薄膜電
極上において幅20μmとする。Since the bus electrode 16 conducts in the direction orthogonal to the ohmic electrode 11, the bus electrode 16 may be provided linearly in that direction as shown in FIG. 12, but the conduction is further ensured and the resistance is lowered. For this reason, the metal thin film electrodes 15 have a thin line width, and the space between the metal thin film electrodes 15 is thickened to secure the aperture ratio on the metal thin film electrodes 15. For example,
As shown in FIG. 17, the bus electrode 16 has a width of 300 μm between the metal thin film electrodes 15 of the electron-emitting device and a width of 20 μm on the metal thin film electrode.
【0043】なお、露出する金属薄膜電極15の表面を
除き、バス電極16及び絶縁体層13上に格子状に第2
絶縁層(図示せず)を形成すれば、バス電極を覆うので
不要な短絡を防止できる。
<前面基板作製>まず、図13に示すように、ガラスな
どの透光性の前面基板1上に透明コレクタ電極2を成膜
する。この透明コレクタ電極2は、可視光の透過率が高
いもので、電気抵抗の低いものであれば良いが、特にI
TOなどは最適である。この透明コレクタ電極2を0.
4μmの厚さに前面基板全面成膜する。It is to be noted that, except for the exposed surface of the metal thin film electrode 15, a second grid is formed on the bus electrode 16 and the insulator layer 13.
If an insulating layer (not shown) is formed, the bus electrodes are covered, and unnecessary short circuits can be prevented. <Preparation of Front Substrate> First, as shown in FIG. 13, a transparent collector electrode 2 is formed on a transparent front substrate 1 such as glass. The transparent collector electrode 2 may have a high visible light transmittance and a low electric resistance.
TO is the best choice. This transparent collector electrode 2 is
A film is formed on the entire surface of the front substrate to a thickness of 4 μm.
【0044】次に、図14に示すように、透明コレクタ
電極上にブラックストライプBMを形成する。このブラ
ックストライプBMは、背面基板と張り合わせた時に、
背面基板の電子放出素子に対応する部分が開口19とな
っており、それ以外の部分に光吸収性の物質を格子状に
設ける。例えば、縦横の幅が100μmずつとし、厚さ
は1μmとする。これは、CdTeをスクリーン印刷に
より成膜すればよい。Next, as shown in FIG. 14, a black stripe BM is formed on the transparent collector electrode. This black stripe BM, when attached to the back substrate,
A portion of the back substrate corresponding to the electron-emitting device is an opening 19, and a light-absorbing substance is provided in a lattice pattern on the other portion. For example, the vertical and horizontal widths are 100 μm each, and the thickness is 1 μm. For this, CdTe may be formed by screen printing.
【0045】次に、図15に示すように、前面及び背面
基板を張り合わせた時に、オーミック電極と並行になる
ように、前面基板1上にフロントリブ(第2隔壁)FR
を形成する。幅は100μm程度で高さは1mmとす
る。材質は絶縁性のものが用いられる。絶縁性材料をブ
ラックストライプBM上に一様に1mm膜厚で成膜して
微細な固体粒子を吹き付けるサンドブラスト法やスクリ
ーン印刷等の厚さを稼げる方法で形成すればよい。この
フロントリブ(第2隔壁)FRは、背面基板と前面基板
との間の距離を作り出す効果と、この後工程の蛍光体塗
布時の分離隔壁の効果がある。Next, as shown in FIG. 15, the front ribs (second partition walls) FR are formed on the front substrate 1 so as to be parallel to the ohmic electrodes when the front and rear substrates are bonded together.
To form. The width is about 100 μm and the height is 1 mm. Insulating material is used. The insulating material may be uniformly formed on the black stripe BM to have a film thickness of 1 mm and formed by a method such as a sand blasting method in which fine solid particles are sprayed or a method such as screen printing to increase the thickness. The front rib (second partition) FR has an effect of creating a distance between the rear substrate and the front substrate, and an effect of a separating partition at the time of applying a phosphor in a subsequent step.
【0046】最後に、図16に示すように、各フロント
リブFR間毎に3R,3G,3Bの蛍光体を交互に塗布
する。蛍光体としては例えばCRTに用いられているも
のを厚さ約20μmに成膜する。
<張り合わせ工程>上記のように作製した背面基板と前
面基板を、背面基板10側の隔壁RRと前面基板1側の
第2隔壁FRとが当接して、両基板は真空空間4を挾み
互いに対向するように、張り合わせ、基板周囲を封止
し、2枚の基板の間を真空に排気した後、内部に設置し
たゲッターを誘導加熱により飛散させ、最終的に排気口
を封止する。封止後に発生する不純物ガスを吸着するた
めである。Finally, as shown in FIG. 16, 3R, 3G, and 3B phosphors are alternately applied between the front ribs FR. As the phosphor, for example, one used in a CRT is formed into a film having a thickness of about 20 μm. <Laminating Step> The rear substrate and the front substrate manufactured as described above are brought into contact with the partition RR on the side of the rear substrate 10 and the second partition FR on the side of the front substrate 1 so that the two substrates sandwich the vacuum space 4 from each other. The substrates are laminated so as to face each other, the periphery of the substrates is sealed, the space between the two substrates is evacuated to a vacuum, and then the getter installed inside is scattered by induction heating, and finally the exhaust port is sealed. This is because the impurity gas generated after sealing is adsorbed.
【0047】背面基板のオーミック電極及びバス電極
を、それぞれアース及び正電圧に接続し、かつ前面基板
の透明電極を数kVの正電圧に接続して、図2に示すよ
うな、一対の透光性の前面基板1及び背面基板10から
なるフラットパネルディスプレイ装置が完成する。The ohmic electrode and the bus electrode on the rear substrate are connected to ground and a positive voltage, respectively, and the transparent electrode on the front substrate is connected to a positive voltage of several kV, so that a pair of light-transmitting members as shown in FIG. A flat panel display device including a transparent front substrate 1 and a rear substrate 10 is completed.
【図1】 本発明による実施例の電子放出素子の概略断
面図である。FIG. 1 is a schematic sectional view of an electron-emitting device according to an embodiment of the present invention.
【図2】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置を示す概略部分斜視図である。FIG. 2 is a schematic partial perspective view showing an electron-emitting device flat panel display device according to an embodiment of the present invention.
【図3】 本発明による電子放出素子フラットパネルデ
ィスプレイ装置の図2のAAの線に沿った概略部分拡大断
面図。3 is a schematic partial enlarged cross-sectional view of the electron emission device flat panel display device according to the present invention taken along the line AA of FIG.
【図4】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置製造工程における基板の概略部
分斜視図。FIG. 4 is a schematic partial perspective view of a substrate in an electron-emitting device flat panel display device manufacturing process according to an embodiment of the present invention.
【図5】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置製造工程における基板の概略部
分斜視図。FIG. 5 is a schematic partial perspective view of a substrate in an electron-emitting device flat panel display device manufacturing process according to an embodiment of the present invention.
【図6】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置製造工程における基板の概略部
分斜視図。FIG. 6 is a schematic partial perspective view of a substrate in an electron-emitting device flat panel display device manufacturing process according to an embodiment of the present invention.
【図7】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置における隔壁の概略部分拡大断
面図。FIG. 7 is a schematic partial enlarged cross-sectional view of a partition wall in an electron-emitting device flat panel display device according to an embodiment of the present invention.
【図8】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置製造工程における基板の概略部
分断面図。FIG. 8 is a schematic partial cross-sectional view of a substrate in an electron-emitting device flat panel display device manufacturing process of an example according to the present invention.
【図9】 本発明による実施例の電子放出素子フラット
パネルディスプレイ装置における隔壁の概略部分拡大断
面図。FIG. 9 is a schematic partial enlarged cross-sectional view of a partition in an electron-emitting device flat panel display device according to an embodiment of the present invention.
【図10】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。FIG. 10 is a schematic partial perspective view of a substrate in an electron-emitting device flat panel display device manufacturing process according to an embodiment of the present invention.
【図11】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分断面図。FIG. 11 is a schematic partial cross-sectional view of a substrate in an electron-emitting device flat panel display device manufacturing process of an example according to the present invention.
【図12】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。FIG. 12 is a schematic partial perspective view of a substrate in an electron-emitting device flat panel display device manufacturing process according to an embodiment of the present invention.
【図13】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。FIG. 13 is a schematic partial perspective view of a substrate in an electron-emitting device flat panel display device manufacturing process according to an embodiment of the present invention.
【図14】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。FIG. 14 is a schematic partial perspective view of a substrate in an electron-emitting device flat panel display device manufacturing process according to an embodiment of the present invention.
【図15】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。FIG. 15 is a schematic partial perspective view of a substrate in an electron-emitting device flat panel display device manufacturing process of an example according to the present invention.
【図16】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分斜視図。FIG. 16 is a schematic partial perspective view of a substrate in an electron-emitting device flat panel display device manufacturing process according to an embodiment of the present invention.
【図17】 本発明による実施例の電子放出素子フラッ
トパネルディスプレイ装置製造工程における基板の概略
部分平面図。FIG. 17 is a schematic partial plan view of a substrate in an electron-emitting device flat panel display device manufacturing process according to an embodiment of the present invention.
【図18】 本発明による他の実施例の電子放出素子フ
ラットパネルディスプレイ装置製造工程における基板上
のバス電極パターンの概略部分平面図。FIG. 18 is a schematic partial plan view of a bus electrode pattern on a substrate in a process of manufacturing an electron-emitting device flat panel display device according to another embodiment of the present invention.
1 透光性の前面基板 2 コレクタ電極 3R,3G,3B 蛍光体層 4 真空空間 10 背面基板 11 オーミック電極 12 電子供給層 13 絶縁体層 15 金属薄膜電極 16 バス電極 17 絶縁性支持部 18 オーバーハング部 RR 隔壁 FR 第2隔壁 1 Translucent front substrate 2 collector electrode 3R, 3G, 3B phosphor layer 4 vacuum space 10 Back substrate 11 Ohmic electrode 12 Electron supply layer 13 Insulator layer 15 Metal thin film electrode 16 bus electrodes 17 Insulating support 18 Overhang part RR partition wall FR second partition
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉澤 淳志 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 中馬 隆 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 根岸 伸安 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 山田 高士 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 岩崎 新吾 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 伊藤 寛 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (72)発明者 小笠原 清秀 埼玉県鶴ヶ島市富士見6丁目1番1号パ イオニア株式会社 総合研究所内 (56)参考文献 特開 平9−320456(JP,A) 特開 平9−259795(JP,A) 特開 平2−126532(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 31/12 H01J 1/30 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Atsushi Yoshizawa 6-1, 1-1 Fujimi, Tsurugashima City, Saitama Pioneer Co., Ltd. Research Institute (72) Takashi Nakama 6-1, 1-1 Fujimi, Tsurugashima City, Saitama Prefecture No. Pioneer Co., Ltd., Research Institute (72) Inventor Nobuyasu Negishi 6-1, 1-1 Fujimi, Tsurugashima City, Saitama Prefecture Pioneer Co., Ltd. (72) Inventor, Takashi Yamada 6-1, Fujimi, Tsurugashima City, Saitama Prefecture No. 1 Pioneer Co., Ltd. within the Research Institute (72) Inventor Shingo Iwasaki 6-1-1 Fujimi, Tsurugashima City, Saitama Prefecture Pioneer Co., Ltd. Within the Research Institute (72) Hiroshi Ito 6-1-1 Fujimi, Tsurugashima City, Saitama Prefecture No. 1 Pioneer Co., Ltd. Research Institute (72) Inventor Kiyohide Ogasawara Fuji, Tsurugashima City, Saitama Prefecture 6-1-1 No. 1 in Pioneer Corporation Research Laboratory (56) Reference JP-A-9-320456 (JP, A) JP-A-9-259795 (JP, A) JP-A-2-126532 (JP, A) ) (58) Fields investigated (Int.Cl. 7 , DB name) H01J 31/12 H01J 1/30
Claims (5)
基板及び透光性の前面基板と、各々が、前記背面基板の
前記真空空間側の表面に形成されたオーミック電極上に
形成された金属又は半導体からなる電子供給層、前記電
子供給層上に形成された絶縁体層及び前記絶縁体層上に
形成され前記真空空間に面する金属薄膜電極からなる電
子放出素子の複数と、を備え、前記前面基板がその前記
真空空間側の表面に形成されたコレクタ電極及び前記コ
レクタ電極上に形成された蛍光体層を有し、前記蛍光体
層に対応する複数の発光部からなる画像表示配列を有し
ている電子放出素子フラットパネルディスプレイ装置で
あって、各々が隣接する前記金属薄膜電極を電気的に接
続する複数のバス電極を有し、前記背面基板上に形成さ
れかつ隣接する前記電子放出素子間に配置された絶縁性
支持部を有し、前記バス電極は隣接する前記金属薄膜電
極及び前記絶縁性支持部上に架設され、前記背面基板か
ら前記真空空間側の前記絶縁性支持部の表面までの距離
が、前記背面基板から前記真空空間側の前記金属薄膜電
極の表面までの距離と実質的に等しいことを特徴とする
電子放出素子フラットパネルディスプレイ装置。1. A pair of a rear substrate and a translucent front substrate, which face each other across a vacuum space, and each are formed on an ohmic electrode formed on a surface of the rear substrate on the side of the vacuum space. An electron-supplying layer made of a metal or a semiconductor; an insulator layer formed on the electron-supplying layer; and a plurality of electron-emitting devices formed on the insulator layer and including a metal thin-film electrode facing the vacuum space. An image display array having a collector electrode formed on the surface of the front surface on the side of the vacuum space and a phosphor layer formed on the collector electrode, and comprising a plurality of light emitting parts corresponding to the phosphor layer. And a plurality of bus electrodes electrically connecting the adjacent metal thin film electrodes, each of which is formed on the back substrate.
And an insulating property disposed between the adjacent electron-emitting devices.
The bus electrode has a supporting portion and the bus electrode is adjacent to the metal thin film electrode.
Is installed on the pole and the insulating support part, and
To the surface of the insulating support on the side of the vacuum space
However, the metal thin film electrode on the vacuum space side from the back substrate is
An electron-emitting device flat panel display device characterized in that the distance to the surface of the pole is substantially equal .
いて前記金属薄膜電極上における幅よりも大なる幅を有
することを特徴とする請求項1記載の電子放出素子フラ
ットパネルディスプレイ装置。2. The bus electrode is placed between the metal thin film electrodes.
And has a width larger than that on the metal thin film electrode.
Electron emission device flat panel display apparatus according to claim 1, characterized in that.
直交する位置に配列され延在していることを特徴とする
請求項1又は2記載の電子放出素子フラットパネルディ
スプレイ装置。 Wherein said ohmic electrodes and the bus electrodes of the electron-emitting device a flat panel display device according to claim 1 or 2, wherein the extending is arranged in a position perpendicular to each other.
バス電極及び前記絶縁体層上に前記バス電極を覆う格子Bus electrode and a grid covering the bus electrode on the insulator layer
状の第2の絶縁体層を有することを特徴とする請求項1A second insulating layer having a striped shape.
〜3のいずれかに記載の電子放出素子フラットパネルデThe electron-emitting device flat panel device according to any one of
ィスプレイ装置。Display device.
ス基板と前記オーミック電極間に第3の絶縁体層を有すA third insulator layer between the substrate and the ohmic electrode
ることを特徴とする請求項1〜4のいずれかに記載の電The battery according to any one of claims 1 to 4, characterized in that
子放出素子フラットパネルディスプレイ装置。Sub-emitter flat panel display device.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35846697A JP3488967B2 (en) | 1997-12-25 | 1997-12-25 | Electron emission device flat panel display device |
EP98124545A EP0926698A3 (en) | 1997-12-25 | 1998-12-22 | Electron emitting device based flat panel display apparatus |
US09/219,779 US6259198B1 (en) | 1997-12-25 | 1998-12-23 | Flat panel display apparatus with an array of electron emitting devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35846697A JP3488967B2 (en) | 1997-12-25 | 1997-12-25 | Electron emission device flat panel display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11185677A JPH11185677A (en) | 1999-07-09 |
JP3488967B2 true JP3488967B2 (en) | 2004-01-19 |
Family
ID=18459462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35846697A Expired - Fee Related JP3488967B2 (en) | 1997-12-25 | 1997-12-25 | Electron emission device flat panel display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3488967B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100316780B1 (en) * | 2000-02-15 | 2001-12-12 | 김순택 | Triode carbon nanotube field emission display using barrier rib structure and manufacturing method thereof |
-
1997
- 1997-12-25 JP JP35846697A patent/JP3488967B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11185677A (en) | 1999-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3874396B2 (en) | ELECTRON EMITTING ELEMENT, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE USING ELECTRON EMITTING ELEMENT | |
US6787992B2 (en) | Display device of flat panel structure with emission devices of matrix array | |
US6285123B1 (en) | Electron emission device with specific island-like regions | |
JP3570864B2 (en) | Electron emitting element and display device using the same | |
JP4676428B2 (en) | Electron emission device, manufacturing method thereof, and imaging device or display device using electron emission device | |
US6259198B1 (en) | Flat panel display apparatus with an array of electron emitting devices | |
JP3698390B2 (en) | Electron emission display device and electron emission device | |
US6400070B1 (en) | Electron emission device and display device using the same | |
JPH10308165A (en) | Electron emission element and display device using the same | |
JP3765671B2 (en) | Electron emission device and electron emission display device using the same | |
JPH10312739A (en) | Electron emitting element and display device with it | |
US6472803B1 (en) | Electron emission light-emitting device and display apparatus using the same | |
US6700132B2 (en) | Flat panel display device utilizing electron emission devices | |
JPH1167064A (en) | Electron emitting element and display device using the same | |
JP3488967B2 (en) | Electron emission device flat panel display device | |
JP3461145B2 (en) | Electron-emitting device and display device using the same | |
JPH11185676A (en) | Electron emitting element flat panel display device | |
JPH11185675A (en) | Electron emitting element flat panel display device | |
JPH11185678A (en) | Electron emitting element flat panel display device | |
JP5026459B2 (en) | ELECTRON EMITTING ELEMENT ARRAY AND METHOD FOR MANUFACTURING THE SAME | |
JP3821482B2 (en) | Method for manufacturing electron-emitting device | |
JP3537634B2 (en) | Method of manufacturing electron-emitting device and method of manufacturing electron-emitting display device | |
JPH11111159A (en) | Electron emission element and display apparatus using the same | |
JPH10321125A (en) | Electron emitting element and display device using this |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |