JPH11183289A - 静電容量型圧力センサユニットの保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 静電容量型圧力センサ素子の出力を処理する
ＣＭＯＳ集積回路を外来ノイズから保護する。 【解決手段】 静電容量型圧力センサ素子１に、ＣＭＯ
ＳＩＣからなるＣＰセンサＩＣ２が接続する。電源入力
端子Ｖｉｎと電源グランド端子Ｖｓｓとの間に、電源グ
ランド端子Ｖｓｓ側にアノードを向けた第１のツェナー
ダイオードＤｉ１と第１のコンデンサＣ１とをそれぞれ
接続する。出力端子Ｖｏｕｔと電源グランド端子Ｖｓｓ
との間に、第２のツェナーダイオードＤｉ２と第２のコ
ンデンサＣ２とをそれぞれ接続する。第１及び第２のコ
ンデンサＣ１及びＣ２は、第１及び第２のツェナーダイ
オードＤｉ１及びＤｉ２がブレークダウンするまでの
間、ノイズのピーク電圧を降下させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、静電容量型圧力セ
ンサユニットの内部に収納されて静電容量型圧力センサ
素子の出力を処理するＣＭＯＳ集積回路をピーク電圧の
高い外来ノイズから保護する静電容量型圧力センサユニ
ットの保護回路に関するものである。

【０００２】

【従来の技術】従来、圧力の変化を静電容量の変化に変
換して検出する静電容量型圧力センサ素子と、この静電
容量型圧力センサ素子の出力を処理する集積回路と、こ
の集積回路に電気的に接続された端子を備えたコネクタ
の一部が金属製のケースに収納された構造の静電容量型
圧力センサユニットが知られている。この静電容量型圧
力センサ素子は、表面に電極を有し裏面が圧力感知面と
なる第１の絶縁性基体とこの第１の絶縁性基体の電極と
所定の間隔を開けて対向する電極を裏面に有して第１の
絶縁性基体と組み合わされる第２の絶縁性基体とから構
成されている。そして集積回路は、一般的にＣＭＯＳ集
積回路によって構成されている。またコネクタには、電
源入力端子、電源グランド端子及び出力端子が設けられ
ており、これらの端子はＣＭＯＳ集積回路の各ターミナ
ルに電気的に接続されている。

【０００３】従来の静電容量型圧力センサユニットに設
けられた外部から入ってくるノイズに対する保護回路
は、電源入力端子、電源グランド端子及び出力端子と金
属製のケースとの間にそれぞれ接続された貫通コンデン
サと、電源入力端子と電源グランド端子との間に接続さ
れた電源ノイズ吸収用のコンデンサとを有している。貫
通コンデンサは、外部から入ってくる商用の交流成分を
含むノイズをカットし、電源ノイズ吸収用のコンデンサ
は、電圧ピークが低く、パルス幅が狭いノイズを主とし
て吸収する。

【０００４】

【発明が解決しようとする課題】しかしながら従来の保
護回路の回路構成では、静電気やインパルスノイズまた
はサージのように、パルス幅が広くピーク電圧が高い
（例えば、ピーク電圧が１〜２０ｋＶもある）ノイズ
（図２参照）を確実にカットすることができず、最悪の
場合にはＣＭＯＳ集積回路がノイズの侵入によって破壊
される恐れがある。

【０００５】本発明の目的は、静電容量型圧力センサ素
子の出力を処理するＣＭＯＳ集積回路をピーク電圧の高
い外来ノイズから確実に保護することができる静電容量
型圧力センサユニットの保護回路を提供することにあ
る。

【０００６】また上記目的に加えて、本発明の他の目的
は、電源グランド端子の接続が外れたことを検出できる
静電容量型圧力センサユニットの保護回路を提供するこ
とにある。

【０００７】

【課題を解決するための手段】本発明は、圧力の変化を
静電容量の変化に変換して検出する静電容量型圧力セン
サ素子と、前記静電容量型圧力センサ素子の出力を処理
するＣＭＯＳ集積回路と、このＣＭＯＳ集積回路に電気
的に接続された電源入力端子、電源グランド端子及び出
力端子とを具備し、少なくとも電源グランド端子とアー
スとの間にノイズ吸収用のコンデンサが接続されている
静電容量型圧力センサユニットの保護回路を改良の対象
とする。電源入力端子、電源グランド端子及び出力端子
は、通常コネクタに保持されており、このコネクタの一
部と圧力センサ素子とＣＭＯＳ集積回路を含む処理回路
は、金属製のケースに収納される。

【０００８】本発明においては、電源入力端子と電源グ
ランド端子との間に電源グランド端子側にアノードを向
けた第１のツェナーダイオードと第１のコンデンサとを
それぞれ接続する。また出力端子と電源グランド端子と
の間に電源グランド端子側にアノードを向けた第２のツ
ェナーダイオードと第２のコンデンサとをそれぞれ接続
する。そして第１及び第２のコンデンサは、ピーク電圧
の高いノイズが入力されたときに第１及び第２のツェナ
ーダイオードがブレークダウンするまでの間このノイズ
が高いピーク電圧を持ってＣＭＯＳ集積回路内に入り込
むのを阻止する容量を有している。

【０００９】一般にツェナーダイオードは、その特性上
ブレークダウンするまでに僅かではあるが時間を要す
る。そのため第１及び第２のツェナーダイオードがブレ
ークダウンするまでの間に、高いピーク電圧を持ったノ
イズがＣＭＯＳ集積回路内に入り込む可能性がある。本
発明では、第１及び第２のコンデンサが第１及び第２の
ツェナーダイオードがブレークダウンするまでの間この
高いピーク電圧を持ったノイズを吸収する役割を果た
す。第１及び第２のツェナーダイオードがブレークダウ
ンした後は、導通状態になった第１及び第２のツェナー
ダイオードを通してノイズが電源グランドに流れるの
で、ノイズの電圧はツェナー電圧以下にカットされる。
このように本発明によれば、高いピーク電圧を持ったノ
イズがＣＭＯＳ集積回路内に入り込むのを確実に阻止す
ることができる。

【００１０】なおこのような効果を得るためには、第１
のコンデンサは０．０１〜１μＦの容量を有し、第２の
コンデンサは０．０１〜１０μＦの容量を有していれば
よい。この範囲の容量であれば、第１及び第２のツェナ
ーダイオードがブレークダウンするまでの間におけるノ
イズの電気的エネルギを吸収することができる。しかし
ながら、第１及び第２のコンデンサを設けた場合におい
て、更に安全性を確保するためには、電源入力端子とＣ
ＭＯＳ集積回路の入力ターミナルとの間及び出力端子と
ＣＭＯＳ集積回路の出力ターミナルとの間に、電流制限
素子をそれぞれ直列に接続するのが好ましい。このよう
な電流制限素子を設けることにより、ノイズの電流値を
制限すれば、ＣＭＯＳ集積回路が外来ノイズによって破
壊されることをより確実に阻止することができる。ちな
みにこの電流制限素子としては、１０〜２００Ωの範囲
の抵抗値を有する抵抗体を用いることができる。

【００１１】さらに、以上のような構成によると、電源
グランド端子の接続不良があると、端子を通し入ってく
る外来ノイズを阻止することができない。そこで電源入
力端子と出力端子との間に電源グランド端子の接続が外
れたときに、出力端子から出力される電圧を、通常の出
力電圧よりも高い値まで上昇させる抵抗体を接続してお
くと、電源グランド端子の接続不良を発見することがで
きる利点がある。

【００１２】

【発明の実施の形態】以下、図を参照しつつ本発明に係
る静電容量型圧力センサユニットの保護回路の実施の形
態について説明する。

【００１３】図１は、本発明に係る静電容量型圧力セン
サユニットの保護回路の第１の実施の形態の構成を示す
回路図である。同図において、静電容量型圧力センサユ
ニットは、圧力の変化を静電容量の変化に変換して検出
する静電容量型圧力センサ素子（図面では単にセンサと
記す。）１と、静電容量型圧力センサ素子１の出力を処
理するＣＭＯＳ集積回路であるＣＰセンサＩＣ２と、Ｃ
ＰセンサＩＣ２の各ターミナルに電気的に接続された電
源入力端子Ｖｉｎ、出力端子Ｖｏｕｔ及び電源グランド
端子Ｖｓｓと、アースとなるＣＰセンサモジュールの金
属ケース３とを含む。電源入力端子Ｖｉｎ、出力端子Ｖ
ｏｕｔ及び電源グランド端子Ｖｓｓは、通常コネクタ
（図示していない）に保持されている。電源入力端子Ｖ
ｉｎ、出力端子Ｖｏｕｔ及び電源グランド端子Ｖｓｓと
アースとなる金属ケース３との間には、それぞれ貫通コ
ンデンサＣ３，Ｃ４及びＣ５が接続され、外部から入っ
てくる商用の交流成分を含むノイズをカットしている。
貫通コンデンサＣ３，Ｃ４及びＣ５の容量は、いずれも
３．３ｎＦである。

【００１４】上記のような静電容量型圧力センサユニッ
トに適用される第１の実施の形態に係る保護回路は、電
源入力端子Ｖｉｎ、出力端子Ｖｏｕｔ及び電源グランド
端子ＶｓｓとＣＰセンサＩＣ２の各ターミナルとの間に
設けられ、第１及び第２のツェナーダイオードＤｉ１及
びＤｉ２と、第１及び第２のコンデンサＣ１及びＣ２を
それぞれ配置したことを特徴とする。すなわち電源入力
端子Ｖｉｎと電源グランド端子Ｖｓｓとの間には、電源
グランド端子Ｖｓｓ側にアノードを向けた第１のツェナ
ーダイオードと第１のコンデンサＣ１とがそれぞれ並列
に接続されている。出力端子Ｖｏｕｔと電源グランド端
子Ｖｓｓとの間には、電源グランド端子Ｖｓｓ側にアノ
ードを向けた第２のツェナーダイオードＤｉ２と第２の
コンデンサＣ２とがそれぞれ並列に接続されている。第
１及び第２のツェナーダイオードＤｉ１及びＤｉ２はツ
ェナー電圧６．２Ｖ、許容損失２００ｍＷのツェナーダ
イオードである。第１及び第２のコンデンサＣ１及びＣ
２は、ピーク電圧の高いノイズが入力されたときに第１
及び第２のツェナーダイオードＤｉ１及びＤｉ２がブレ
ークダウンするまでの間ノイズが高いピーク電圧を持っ
てＣＰセンサＩＣ２内に入り込むのを阻止するのに十分
な容量を有している。ここでは第１のコンデンサＣ１の
容量は０．１μＦであり、第２のコンデンサＣ２の容量
は０．０４７μＦである。

【００１５】次に第１の実施の形態の作用について説明
する。

【００１６】第１のツェナーダイオードＤｉ１及び第２
のツェナーダイオードＤｉ２は、それぞれ電源入力端子
Ｖｉｎ及び出力端子Ｖｏｕｔを通じて外部から入ってく
る静電気等のピーク値の高いノイズ電圧をツェナー電圧
以下にカットする。電源入力端子Ｖｉｎを通じてノイズ
が入ってきた際の第１のツェナーダイオードＤｉ１の動
作を図２に示す。図２に示すように、ノイズが入ると第
１のツェナーダイオードＤｉ１の両端電圧はごく短い時
間高くなるが、すぐにツェナー電圧以下に下がる。すな
わち第１のツェナーダイオードＤｉ１がブレークダウン
するまでの短い時間はノイズの高い電圧が第１のツェナ
ーダイオードＤｉ１両端に現れるが、すぐにブレークダ
ウンして導通し、ツェナー電圧以下にカットされる。こ
の間、第１のコンデンサＣ１は、第１のツェナーダイオ
ードＤｉ１がブレークダウンする前に入ってくる高いピ
ーク電圧を吸収する。第１のツェナーダイオードＤｉ１
がブレークダウンした後は、ツェナーダイオードＤｉ１
を通して第１のコンデンサＣ１は放電を行う。

【００１７】ＣＰセンサＩＣ２のようなＣＭＯＳ集積回
路は、高い電圧が入ると、内部回路の一部が導通状態と
なり、その状態が続いて正常な動作をしなくなるが、図
１のような実施の形態に係る保護回路によると、高いピ
ーク電圧を維持したままノイズがＣＰセンサＩＣ２に入
り込むことを確実に阻止することができる。

【００１８】好ましくは、第１のコンデンサＣ１は０．
０１〜１μＦの容量を有し、第２のコンデンサＣ２は
０．０１〜１０の容量を有しており、それぞれこの範囲
の容量であれば第１及び第２のツェナーダイオードＤｉ
１及びＤｉ２がブレークダウンするまでの間のノイズの
電気的エネルギを十分吸収することができる。

【００１９】図３は本発明の第２の実施の形態に係る静
電容量型圧力センサユニットの保護回路の構成を示す回
路図である。図１に示した第１の実施の形態と同様の機
能を有する部材には同じ符号を付して示してある。

【００２０】第２の実施の形態においては、保護回路は
第１及び第２のツェナーダイオードＤｉ１及びＤｉ２と
第１及び第２のコンデンサＣ１及びＣ２とに加え、抵抗
Ｒ１，Ｒ２及びＲ３を備えている。抵抗Ｒ１及びＲ２
は、電源入力端子ＶｉｎとＣＰセンサＩＣ２の入力ター
ミナルとの間、及び出力端子ＶｏｕｔとＣＰセンサＩＣ
２の出力ターミナルとの間にそれぞれ直列に接続されて
いる。抵抗Ｒ３は電源入力端子Ｖｉｎと出力端子Ｖｏｕ
ｔとの間に接続されている。抵抗Ｒ１は２０Ω、抵抗Ｒ
２は１０Ω、抵抗Ｒ３は５．６ｋΩの抵抗値を有する。
第１のツェナーダイオードＤｉ１はツェナー電圧６．２
Ｖ、許容損失１Ｗのツェナーダイオードである。第２の
ツェナーダイオードＤｉ２はツェナー電圧６．２Ｖ、許
容損失２００ｍＷのツェナーダイオードである。第１の
コンデンサＣ１の容量は０．１μＦであり、第２のコン
デンサＣ２の容量は１．０μＦである。

【００２１】抵抗Ｒ１及び抵抗Ｒ２は、第１及び第２の
ツェナーダイオードＤｉ１及びＤｉ２がブレークダウン
するまでの短い時間にＣＰセンサＩＣ２に入り込むノイ
ズの電流値を制限する電流制限用抵抗である。すなわち
抵抗Ｒ１及びＲ２によりノイズの電流値を制限し、ＣＰ
センサＩＣ２が外来ノイズによって破壊されることをよ
り確実に防止するようにしている。抵抗Ｒ１及びＲ２
は、好ましくは１０〜２００Ωの範囲の抵抗値を有して
おり、この範囲の抵抗値を有する抵抗ならば電流を十分
制限することができる。

【００２２】抵抗Ｒ３は、電源グランド端子Ｖｓｓが外
れたことを検出するために挿入された抵抗体である。電
源グランド端子Ｖｓｓに接続不良が生ずると、端子を通
じて入ってくる外来ノイズを阻止することができない。
そこで、電源入力端子Ｖｉｎと出力端子Ｖｏｕｔとの間
に抵抗Ｒ３を接続し、電源グランド端子Ｖｓｓの接続が
外れた場合に、出力端子Ｖｏｕｔから出力される電圧値
が正常に接続されている時よりも上昇したことを検知し
て、電源グランド端子Ｖｓｓの接続不良を発見すること
ができるようになっている。接続不良の発見は、出力端
子Ｖｏｕｔからの出力を受け取って静電容量型圧力セン
サユニットが適用された機器の制御を行う制御装置（図
示していない）によりなされる。通常、正常時には、出
力端子Ｖｏｕｔの電圧は例えば０．５〜４．５Ｖの間で
ある。好ましくは５ｋΩ〜１００ｋΩの範囲の抵抗値を
有する大きな抵抗体を抵抗Ｒ３として入れると、電源グ
ランド端子Ｖｓｓが外れたときに、出力電圧が例えば
４．７Ｖとなり、この電圧の上昇に基づいて制御装置は
異常の発生を発見することができる。

【００２３】尚上記例では、ノイズ吸収用の貫通コンデ
ンサＣ３〜Ｃ５を電源入力端子Ｖｉｎ，電源グランド端
子Ｖｓｓ及び出力端子Ｖｏｕｔとアースとの間にそれぞ
れ設けているが、少なくとも電源グランド端子Ｖｓｓと
アースとの間にコンデンサＣ５を設けておけばよい。

【００２４】

【発明の効果】以上のように本発明に係る静電容量型圧
力センサユニットの保護回路によると、静電容量型圧力
センサ素子の出力を処理するＣＭＯＳ集積回路を、ピー
ク電圧の高い外来ノイズから確実に保護することができ
る。

【図面の簡単な説明】

【図１】本発明に係る静電容量形圧力センサユニットの
保護回路の第１の実施の形態の構成を示す回路図であ
る。

【図２】図１の実施の形態における第１のツェナーダイ
オードのノイズが入ったときの両端電圧の推移を表す図
である。

【図３】本発明に係る静電容量形圧力センサユニットの
保護回路の第２の実施の形態の構成を示す回路図であ
る。

【符号の説明】

１ 静電容量型圧力センサ素子 ２ ＣＰセンサＩＣ Ｄｉ１ 第１のツェナーダイオード Ｄｉ２ 第２のツェナーダイオード Ｃ１ 第１のコンデンサ Ｃ２ 第２のコンデンサ Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗 Ｒ３ 第３の抵抗

Claims (6)

【特許請求の範囲】
1. 【請求項１】 圧力の変化を静電容量の変化に変換して
   検出する静電容量型圧力センサ素子と、前記静電容量型
   圧力センサ素子の出力を処理するＣＭＯＳ集積回路と、
   前記ＣＭＯＳ集積回路に電気的に接続された電源入力端
   子、電源グランド端子及び出力端子とを具備し、 少なくとも電源グランド端子とアースとの間にノイズ吸
   収用のコンデンサが接続されている静電容量型圧力セン
   サユニットの保護回路であって、 前記電源入力端子と前記電源グランド端子との間に前記
   電源グランド端子側にアノードを向けた第１のツェナー
   ダイオードと第１のコンデンサとがそれぞれ接続され、 前記出力端子と前記電源グランド端子との間に前記電源
   グランド端子側にアノードを向けた第２のツェナーダイ
   オードと第２のコンデンサとがそれぞれ接続され、 前記第１及び第２のコンデンサは、ピーク電圧の高いノ
   イズが入力されたときに前記第１及び第２のツェナーダ
   イオードがブレークダウンするまでの間前記ノイズが高
   いピーク電圧を持って前記ＣＭＯＳ集積回路内に入り込
   むのを阻止する容量を有していることを特徴とする静電
   容量型圧力センサユニットの保護回路。
2. 【請求項２】 前記第１のコンデンサは０．０１〜１μ
   Ｆの容量を有し、前記第２のコンデンサは０．０１〜１
   ０μＦの容量を有する請求項１に記載の静電容量型圧力
   センサユニットの保護回路。
3. 【請求項３】 前記電源入力端子と前記ＣＭＯＳ集積回
   路の入力ターミナルとの間及び前記出力端子と前記ＣＭ
   ＯＳ集積回路の出力ターミナルとの間に、電流制限素子
   がそれぞれ直列に接続されていることを特徴とする請求
   項１に記載の静電容量型圧力センサユニットの保護回
   路。
4. 【請求項４】 前記電流制限素子は、１０〜２００Ωの
   範囲の抵抗値を有する抵抗体からなる請求項３に記載の
   静電容量型圧力センサユニットの保護回路。
5. 【請求項５】 前記電源入力端子と前記出力端子との間
   に前記電源グランド端子の接続が外れたときに、前記出
   力端子から出力される電圧を、通常の出力電圧よりも高
   い値まで上昇させる抵抗体が接続されていることを特徴
   とする請求項１または３に記載の静電容量型圧力センサ
   ユニットの保護回路。
6. 【請求項６】 前記抵抗体は１ｋ〜１００ｋΩの範囲の
   抵抗値を有する請求項５に記載の静電容量型圧力センサ
   ユニットの保護回路。