JPH11177309A - Integrated circuit device - Google Patents

Integrated circuit device

Info

Publication number
JPH11177309A
JPH11177309A JP9336969A JP33696997A JPH11177309A JP H11177309 A JPH11177309 A JP H11177309A JP 9336969 A JP9336969 A JP 9336969A JP 33696997 A JP33696997 A JP 33696997A JP H11177309 A JPH11177309 A JP H11177309A
Authority
JP
Japan
Prior art keywords
conductor
microstrip line
strip conductor
ground
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9336969A
Other languages
Japanese (ja)
Inventor
Makoto Echigo
真 越後
Takashi Ono
貴司 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Akita Electronics Systems Co Ltd
Original Assignee
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Akita Electronics Co Ltd filed Critical Akita Electronics Co Ltd
Priority to JP9336969A priority Critical patent/JPH11177309A/en
Publication of JPH11177309A publication Critical patent/JPH11177309A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent fluctuations of characteristic impedance before and after a metallic cap of an integrated circuit device is attached. SOLUTION: A power amplifier module includes a circuit board 1 where a microstrip line is formed, and a ground conductor 45 extending along a strip conductor 36 forming the microstrip line is prepared at a single side or both sides of the conductor 36. The width of the conductor 45 is equal to or larger than the width of the conductor 36, and the board 1 is covered with a conductive cap. Then a transistors are built into the board 1 at multiple stages to construct a transmitting part power amplifier that is used for a portable telephone set.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は混成集積回路装置に
関し、特にパーソナルディジタルセルラー(personal d
igital cellular:PDC)等の携帯電話用送信部電力増
幅器(パワーアンプモジュール)の製造技術に適用して
有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device, and more particularly to a personal digital cellular device.
The present invention relates to a technology that is effective when applied to a manufacturing technology of a transmission unit power amplifier (power amplifier module) for a mobile phone such as an electronic cellular (PDC).

【0002】[0002]

【従来の技術】PDC(パーソナルディジタル携帯電
話)用送信部電力増幅器として、GaAsFETを多段
に組み込んだGaAsパワーモジュールが使用されてい
る。
2. Description of the Related Art A GaAs power module in which GaAs FETs are incorporated in multiple stages is used as a power amplifier for a transmitter of a PDC (Personal Digital Mobile Phone).

【0003】GaAsパワーモジュールについては、た
とえば、富士通株式会社発行「FUJITSU」,47,5,
PP.403-407(09,1996)やアキタ電子株式会社発行「アキ
タ・テクニカルレポート」1995年,Vol.3,PP1-5に記載
されている。
[0003] For GaAs power modules, for example, "FUJITSU", 47,5,
PP.403-407 (09, 1996) and "Akita Technical Report" published by Akita Denshi Co., Ltd., 1995, Vol. 3, PP1-5.

【0004】前記文献には、マイクロストリップ線路
(ライン)を構成する基板にGaAs−FETを2段に
組み込むとともに、チップ部品からなる抵抗やコンデン
サを搭載した構造が開示されている。前記基板はヒート
シンク上に固定されるとともに搭載部品や基板等は金属
製のキャップで覆われている。
The above-mentioned document discloses a structure in which a GaAs-FET is incorporated in two stages on a substrate constituting a microstrip line (line), and a resistor or a capacitor made of a chip component is mounted. The substrate is fixed on a heat sink, and the mounted components and the substrate are covered with a metal cap.

【0005】高周波で使用するマイクロストリップライ
ンは、同軸ケーブルなどと同じ伝送線路の一種であり、
基板の表面(主面)に設けられたマイクロストリップラ
インと基板裏面全域に亘って設けられたグランド(層)
との間で並列にキャパシタが直列にインダクタが分布す
るローパスフィルタを構成している。
A microstrip line used at a high frequency is a kind of transmission line like a coaxial cable.
Microstrip line provided on the front surface (main surface) of the substrate and ground (layer) provided over the entire back surface of the substrate
Constitutes a low-pass filter in which capacitors are distributed in series with capacitors in parallel.

【0006】マイクロストリップラインについては、C
Q出版社発行「トランジスタ技術」1992年8月号、P298
に記載されている。
For a microstrip line, C
Q-publisher, "Transistor Technology", August 1992, P298
It is described in.

【0007】[0007]

【発明が解決しようとする課題】一般的に、マイクロス
トリップ線路は、図9に示すように、低損失の誘電体
(誘電体層)35の一面(主面)にストリップ導体36
を有し、裏面に接地平面導体(接地平面導体層)37を
有する構成になっている。使用に際しては、前記接地平
面導体層37はグランド40になる。
Generally, a microstrip line has a strip conductor 36 on one surface (main surface) of a low-loss dielectric (dielectric layer) 35 as shown in FIG.
And a ground plane conductor (ground plane conductor layer) 37 on the back surface. In use, the ground plane conductor layer 37 becomes the ground 40.

【0008】マイクロストリップ線路の特性インピーダ
ンスは、ストリップ導体36の厚さや線幅、誘電体35
の比誘電率や厚さによって決まる。したがって、特性イ
ンピーダンスの設計においては、ストリップ導体36の
材質選択や前記各部の寸法を選択してなされる。
The characteristic impedance of the microstrip line depends on the thickness and line width of the strip conductor 36, the dielectric 35
Is determined by the relative permittivity and thickness of the substrate. Therefore, the design of the characteristic impedance is performed by selecting the material of the strip conductor 36 and the dimensions of each part.

【0009】携帯電話は、800MHz〜2GHz程度
と高い周波数で使用される。高周波においては、前記マ
イクロストリップ線路は、図10に示すように、ストリ
ップ導体36とグランド40によって並列にキャパシタ
41を有し、直列にインダクタ42を有する回路構成に
なる。
A portable telephone is used at a high frequency of about 800 MHz to 2 GHz. At high frequencies, the microstrip line has a circuit configuration having a capacitor 41 in parallel with a strip conductor 36 and a ground 40 and an inductor 42 in series, as shown in FIG.

【0010】高周波パワーアンプモジュールの設計にお
いては、所定のインダクタを得ようとして細い線路を作
っても、線路長が長すぎるとキャパシタになってしま
い、キャパシタを得ようとして太い線路にしても、線路
長が長すぎるとインダクタになってしまい、回路設計が
難しい。
In the design of a high-frequency power amplifier module, even if a thin line is made to obtain a predetermined inductor, if the line length is too long, the line becomes a capacitor. If the length is too long, it becomes an inductor, making circuit design difficult.

【0011】一方、高周波パワーアンプモジュールの製
造において、マイクロストリップ線路を形成した回路基
板を金属製のキャップでシールドした場合、キャップの
取り付け前後でマイクロストリップ線路の特性が変動す
ることが判明した。
On the other hand, when manufacturing a high-frequency power amplifier module, when a circuit board on which a microstrip line is formed is shielded with a metal cap, it has been found that the characteristics of the microstrip line fluctuate before and after the cap is attached.

【0012】すなわち、マイクロストリップ線路の近傍
に、導体が存在するとインダクタンス成分に影響が出
る。前記導体が固定されていれば特性変動は起こらない
が、封止のために金属製(導電性)のキャップを付けた
り外したりすると特性は変化してしまう。
That is, the presence of a conductor near the microstrip line affects the inductance component. If the conductor is fixed, the characteristics do not fluctuate, but the characteristics change when a metal (conductive) cap is attached or removed for sealing.

【0013】本発明の目的は、特性インピーダンスの変
動が起き難い集積回路装置を提供することにある。
It is an object of the present invention to provide an integrated circuit device in which characteristic impedance hardly fluctuates.

【0014】本発明の他の目的は、特性インピーダンス
の変動が起き難い携帯電話用送信部電力増幅器(パワー
アンプモジュール)を提供することにある。
Another object of the present invention is to provide a power amplifier (power amplifier module) for a transmitting section of a portable telephone, in which the characteristic impedance hardly fluctuates.

【0015】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0016】[0016]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
The following is a brief description of an outline of typical inventions disclosed in the present application.

【0017】(1)マイクロストリップ線路が形成され
た回路基板を有する集積回路装置であって、前記マイク
ロストリップ線路を構成するストリップ導体の片側また
は両側には前記ストリップ導体に沿って延在する接地導
体が設けられている構成になっている。前記接地導体の
幅は前記ストリップ導体と同じ幅または広い幅になって
いる。前記回路基板は導電性のキャップで覆われてい
る。前記回路基板にはトランジスタが多段に組み込まれ
て携帯電話用送信部電力増幅器が構成されている。
(1) An integrated circuit device having a circuit board on which a microstrip line is formed, wherein a ground conductor extending along the strip conductor is provided on one or both sides of a strip conductor constituting the microstrip line. Is provided. The width of the ground conductor is the same as or wider than the strip conductor. The circuit board is covered with a conductive cap. Transistors are incorporated in the circuit board in multiple stages to constitute a transmission power amplifier for a mobile phone.

【0018】(2)マイクロストリップ線路が形成され
た回路基板を有する集積回路装置であって、前記マイク
ロストリップ線路を構成する接地平面導体とストリップ
導体との間の誘電体の中間部分に、前記ストリップ導体
の片側または両側にそれぞれ位置しかつ前記ストリップ
導体に沿って延在する接地導体が設けられている構成に
なっている。前記接地導体の幅は前記ストリップ導体と
同じ幅または広い幅になっている。前記回路基板は導電
性のキャップで覆われている。前記回路基板にはトラン
ジスタが多段に組み込まれて携帯電話用送信部電力増幅
器が構成されている。
(2) An integrated circuit device having a circuit board on which a microstrip line is formed, wherein the strip is provided at an intermediate portion of a dielectric between a ground plane conductor and a strip conductor constituting the microstrip line. A ground conductor is provided on one side or both sides of the conductor, and extends along the strip conductor. The width of the ground conductor is the same as or wider than the strip conductor. The circuit board is covered with a conductive cap. Transistors are incorporated in the circuit board in multiple stages to constitute a transmission power amplifier for a mobile phone.

【0019】(3)マイクロストリップ線路が形成され
た回路基板を有する集積回路装置であって、前記マイク
ロストリップ線路を構成するストリップ導体は前記回路
基板を構成する誘電体の中間部分に位置するとともに、
前記ストリップ導体の片側または両側に沿って接地導体
が設けられ、かつ前記接地導体は前記ストリップ導体が
設けられる高さと同一の面または上方の面もしくは下方
の面のうちの一つの面またはそれらの組み合わせによる
各面に設けられている構成になっている。前記接地導体
の幅は前記ストリップ導体と同じ幅または広い幅になっ
ている。前記回路基板は導電性のキャップで覆われてい
る。前記回路基板にはトランジスタが多段に組み込まれ
て携帯電話用送信部電力増幅器が構成されている。
(3) An integrated circuit device having a circuit board on which a microstrip line is formed, wherein a strip conductor constituting the microstrip line is located at an intermediate portion of a dielectric constituting the circuit board.
A ground conductor is provided along one or both sides of the strip conductor, and the ground conductor is at the same height as the strip conductor is provided, or one of an upper surface or a lower surface, or a combination thereof. And provided on each surface. The width of the ground conductor is the same as or wider than the strip conductor. The circuit board is covered with a conductive cap. Transistors are incorporated in the circuit board in multiple stages to constitute a transmission power amplifier for a mobile phone.

【0020】(4)前記手段(1)乃至(3)の構成に
おいて、前記回路基板は非導電性のキャップ、たとえば
樹脂性のキャップで覆われている。
(4) In the configuration of the means (1) to (3), the circuit board is covered with a non-conductive cap, for example, a resin cap.

【0021】前記(1)の手段によれば、(a)マイク
ロストリップ線路を構成するストリップ導体の片側また
は両側にストリップ導体に沿って延在する接地導体が設
けられていることから、回路的には前記ストリップ導体
と前記接地導体との間にキャパシタが並列に形成された
構成になり、電位が一定に保たれて特性インピーダンス
が固定化される。この結果、マイクロストリップ線路は
外部導体の影響を受け難くなる。前記接地導体の幅は前
記ストリップ導体と同じ幅または広い幅になることか
ら、所定のキャパシタか構成されることになり、特性イ
ンピーダンスの変動を抑止することができる。
According to the means (1), (a) since the ground conductor extending along the strip conductor is provided on one or both sides of the strip conductor constituting the microstrip line, Has a configuration in which a capacitor is formed in parallel between the strip conductor and the ground conductor, and the potential is kept constant and the characteristic impedance is fixed. As a result, the microstrip line is less affected by the external conductor. Since the width of the ground conductor is equal to or wider than the width of the strip conductor, a predetermined capacitor is formed, and a variation in characteristic impedance can be suppressed.

【0022】(b)高周波パワーアンプモジュールの製
造において、金属製キャップの取り付けの前後で特性イ
ンピーダンスが変動しないため、所定の特性インピーダ
ンスを有する高周波パワーアンプモジュールを製造する
ことができる。
(B) In manufacturing a high-frequency power amplifier module, the characteristic impedance does not fluctuate before and after the attachment of the metal cap, so that a high-frequency power amplifier module having a predetermined characteristic impedance can be manufactured.

【0023】前記(2)の手段によれば、(a)接地平
面導体とストリップ導体との間の誘電体の中間部分に、
前記ストリップ導体の片側または両側にそれぞれ位置し
かつ前記ストリップ導体に沿って延在する接地導体が設
けられていることから、回路的には前記ストリップ導体
と前記接地導体との間にキャパシタが並列に形成された
構成になり、電位が一定に保たれて特性インピーダンス
が固定化される。この結果、マイクロストリップ線路は
外部導体の影響を受け難くなる。前記接地導体の幅は前
記ストリップ導体と同じ幅または広い幅になることか
ら、所定のキャパシタか構成されることになり、特性イ
ンピーダンスの変動を抑止することができる。
According to the above-mentioned means (2), (a) an intermediate portion of the dielectric between the ground plane conductor and the strip conductor,
Since the ground conductor is provided on one side or both sides of the strip conductor and extends along the strip conductor, a capacitor is arranged in parallel between the strip conductor and the ground conductor in terms of a circuit. With this configuration, the potential is kept constant and the characteristic impedance is fixed. As a result, the microstrip line is less affected by the external conductor. Since the width of the ground conductor is equal to or wider than the width of the strip conductor, a predetermined capacitor is formed, and a variation in characteristic impedance can be suppressed.

【0024】(b)高周波パワーアンプモジュールの製
造において、金属製キャップの取り付けの前後で特性イ
ンピーダンスが変動しないため、所定の特性インピーダ
ンスを有する高周波パワーアンプモジュールを製造する
ことができる。
(B) In manufacturing a high-frequency power amplifier module, the characteristic impedance does not fluctuate before and after the attachment of the metal cap, so that a high-frequency power amplifier module having a predetermined characteristic impedance can be manufactured.

【0025】(c)ストリップ導体の両側に接地導体を
設けないことから、ストリップ導体の両側領域に電源ラ
インや他の直流や低周波信号ラインを配置できることに
なり、線路設計の余裕度が向上する。
(C) Since no ground conductors are provided on both sides of the strip conductor, power supply lines and other direct current and low frequency signal lines can be arranged on both sides of the strip conductor, thereby improving the margin of line design. .

【0026】前記(3)の手段によれば、(a)ストリ
ップ導体は前記回路基板を構成する誘電体の中間部分に
位置するとともに、前記ストリップ導体の片側または両
側に沿って接地導体が設けられ、かつ前記接地導体は前
記ストリップ導体が設けられる高さと同一の面または上
側の面もしくは下側の面のうちの一つの面またはそれら
の組み合わせによる各面に設けられている構成になって
いることから、回路的には前記ストリップ導体と前記接
地導体との間にキャパシタが並列に形成された構成にな
り、電位が一定に保たれて特性インピーダンスが固定化
される。この結果、マイクロストリップ線路は外部導体
の影響を受け難くなる。前記接地導体の幅は前記ストリ
ップ導体と同じ幅または広い幅になることから、所定の
キャパシタが構成されることになり、特性インピーダン
スの変動を抑止することができる。
According to the means (3), (a) the strip conductor is located at an intermediate portion of the dielectric constituting the circuit board, and the ground conductor is provided along one or both sides of the strip conductor. And the ground conductor is provided on the same surface as the height at which the strip conductor is provided, or on one of an upper surface or a lower surface, or a combination thereof. Therefore, in terms of a circuit, a capacitor is formed in parallel between the strip conductor and the ground conductor, the potential is kept constant, and the characteristic impedance is fixed. As a result, the microstrip line is less affected by the external conductor. Since the width of the ground conductor is the same as or wider than the strip conductor, a predetermined capacitor is formed, and fluctuation of the characteristic impedance can be suppressed.

【0027】(b)高周波パワーアンプモジュールの製
造において、金属製キャップの取り付けの前後で特性イ
ンピーダンスが変動しないため、所定の特性インピーダ
ンスを有する高周波パワーアンプモジュールを製造する
ことができる。
(B) In manufacturing a high-frequency power amplifier module, the characteristic impedance does not fluctuate before and after the attachment of the metal cap, so that a high-frequency power amplifier module having a predetermined characteristic impedance can be manufactured.

【0028】前記(4)の手段によれば、マイクロスト
リップ線路はストリップ導体に沿って設けられる接地導
体との間に所定のキャパシタが並列に形成される結果、
電位が一定に保たれて特性インピーダンスが固定化され
るため、マイクロストリップ線路部分のシールドが不要
な構造になり、金属製キャップに比較して安価になる樹
脂製のキャップを使用できることになり、製品コストの
低減が達成できる。
According to the means (4), a predetermined capacitor is formed in parallel between the microstrip line and the ground conductor provided along the strip conductor.
Since the potential is kept constant and the characteristic impedance is fixed, there is no need to shield the microstrip line, and a resin cap that is less expensive than a metal cap can be used. Cost reduction can be achieved.

【0029】[0029]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0030】(実施形態1)図1乃至図4は本発明の一
実施形態(実施形態1)の集積回路装置(高周波パワー
アンプモジュール)に係わる図である。
(Embodiment 1) FIGS. 1 to 4 relate to an integrated circuit device (high-frequency power amplifier module) according to an embodiment (Embodiment 1) of the present invention.

【0031】図1は本実施形態1の高周波パワーアンプ
モジュールの回路基板におけるマイクロストリップ線路
を示す模式的斜視図である。
FIG. 1 is a schematic perspective view showing a microstrip line on a circuit board of the high-frequency power amplifier module according to the first embodiment.

【0032】マイクロストリップ線路は、回路基板を構
成する誘電体35の一面(主面)にストリップ導体36
を有し、裏面に接地平面導体(接地平面導体層)37を
有する構成になっているが、本実施形態1のマイクロス
トリップ線路は、前記ストリップ導体36の両側に前記
ストリップ導体36に沿って延在する接地導体45が設
けられている。
The microstrip line has a strip conductor 36 on one surface (main surface) of a dielectric 35 constituting a circuit board.
And a ground plane conductor (ground plane conductor layer) 37 on the back surface. However, the microstrip line of the first embodiment extends along both sides of the strip conductor 36 along the strip conductor 36. An existing ground conductor 45 is provided.

【0033】接地導体45は、前記誘電体35に穿たれ
たスルーホールに充填された導体46を介して接地平面
導体層37に電気的に接続されている。
The ground conductor 45 is electrically connected to the ground plane conductor layer 37 via a conductor 46 filled in a through hole formed in the dielectric 35.

【0034】この結果、ストリップ導体36と接地導体
45との間に並列にキャパシタが形成され、ストリップ
導体36の電位が一定に保たれることになる。すなわ
ち、ストリップ導体36はその下面側で接地平面導体層
37との間にキャパシタを並列に有する構造となるとと
もに、ストリップ導体36の両側面側に接地導体45を
有することから接地導体45との間にもキャパシタを並
列に有する構造となることから、ストリップ導体36の
電位が一定し、特性インピーダンスが変動し難い構造に
なる。
As a result, a capacitor is formed in parallel between the strip conductor 36 and the ground conductor 45, and the potential of the strip conductor 36 is kept constant. That is, the strip conductor 36 has a structure in which a capacitor is arranged in parallel with the ground plane conductor layer 37 on the lower surface side, and the ground conductor 45 is provided on both side surfaces of the strip conductor 36, so that Also, since the structure has a capacitor in parallel, the potential of the strip conductor 36 is constant, and the characteristic impedance does not easily change.

【0035】また、確実にキャパシタを形成するため
に、接地導体45の幅は前記ストリップ導体36と同じ
幅または広い幅になっている。
In order to form a capacitor surely, the width of the ground conductor 45 is the same as or wider than the strip conductor 36.

【0036】接地導体45はストリップ導体36の印刷
形成時に同時に形成される。
The ground conductor 45 is formed at the same time when the strip conductor 36 is printed.

【0037】マイクロストリップ線路の特性インピーダ
ンスは、ストリップ導体36の厚さや線幅、誘電体35
の比誘電率や厚さによって決まる。したがって、特性イ
ンピーダンスの設計は、ストリップ導体36の材質選択
や前記各部の寸法を選択してなされる。
The characteristic impedance of the microstrip line depends on the thickness and line width of the strip conductor 36, the dielectric 35
Is determined by the relative permittivity and thickness of the substrate. Therefore, the design of the characteristic impedance is performed by selecting the material of the strip conductor 36 and selecting the dimensions of the respective portions.

【0038】各部の寸法関係等の一例を挙げれば、つぎ
の通りである。
An example of the dimensional relationship of each part is as follows.

【0039】誘電体35はアルミナ系セラミック板であ
り、0.15〜0.2mmの厚さになっている。また、
ストリップ導体36の幅は0.1〜0.3mmである。
また、ストリップ導体36,接地平面導体層37,接地
導体45の厚さは10〜数十μmになっている。
The dielectric 35 is an alumina ceramic plate having a thickness of 0.15 to 0.2 mm. Also,
The width of the strip conductor 36 is 0.1 to 0.3 mm.
The thickness of the strip conductor 36, the ground plane conductor layer 37, and the ground conductor 45 is 10 to several tens μm.

【0040】つぎに、このような本実施形態1による接
地導体を有するマイクロストリップ線路を有する集積回
路装置(高周波パワーアンプモジュール)について説明
する。
Next, an integrated circuit device (high-frequency power amplifier module) having a microstrip line having a ground conductor according to the first embodiment will be described.

【0041】本実施形態1の集積回路装置(パワーアン
プモジュール)20は、矩形偏平体となり、図2に示す
ような断面構造になっている。
The integrated circuit device (power amplifier module) 20 of the first embodiment is a rectangular flat body and has a cross-sectional structure as shown in FIG.

【0042】すなわち、パワーアンプモジュール20
は、図2に示すように、矩形状の回路基板(モジュール
基板)1と、このモジュール基板1の電子部品搭載面側
を被うように取り付けられるキャップ21とからなって
いる。
That is, the power amplifier module 20
As shown in FIG. 2, the circuit board 1 includes a rectangular circuit board (module board) 1 and a cap 21 attached so as to cover the electronic component mounting surface side of the module board 1.

【0043】前記キャップ21は、導電性の金属板を矩
形箱状に折り曲げ成形して形成され、平坦な天井板22
と、この天井板22の周縁下面側に突出する側壁23と
からなっている。前記キャップ21は、たとえば0.2
mm程度の厚さの金属板によって形成されている。
The cap 21 is formed by bending and forming a conductive metal plate into a rectangular box shape.
And a side wall 23 protruding from the lower surface side of the peripheral edge of the ceiling plate 22. The cap 21 is, for example, 0.2
It is formed of a metal plate having a thickness of about mm.

【0044】また、前記側壁23には下縁から平行に2
本のスリットが設けられて舌片状のクランプ片24が設
けられている。このクランプ片24は前記天井板22の
少なくとも対向する2辺の側壁23にそれぞれ2本設け
られている。また、前記クランプ片24は内方に屈曲
し、モジュール基板1の側面に設けられた窪んだ取付部
25に弾力的に嵌合するようになっている。この結果、
対向するクランプ片24によってキャップ21はモジュ
ール基板1に弾力的に取り付けられる。
The side wall 23 is parallel to the lower edge 2.
The slits are provided, and a tongue-shaped clamp piece 24 is provided. Two clamp pieces 24 are provided on at least two opposing side walls 23 of the ceiling plate 22. The clamp piece 24 is bent inward so as to elastically fit into a concave mounting portion 25 provided on the side surface of the module substrate 1. As a result,
The cap 21 is elastically attached to the module substrate 1 by the opposing clamp pieces 24.

【0045】また、前記窪んだ取付部25はその表面が
グランド配線層26になっている。前記クランプ片24
は半田27によって前記グランド配線層26に機械的か
つ電気的に接続されている。これによって、モジュール
基板1はキャップ21によって電磁シールドされること
になる。なお、前記クランプ片24をグランド配線層2
6に固定する半田27は、たとえばクリーム半田等の塗
布と、リフローによって形成される。
The surface of the recessed mounting portion 25 is a ground wiring layer 26. The clamp piece 24
Are mechanically and electrically connected to the ground wiring layer 26 by solder 27. As a result, the module substrate 1 is electromagnetically shielded by the cap 21. The clamp piece 24 is connected to the ground wiring layer 2.
The solder 27 fixed to 6 is formed by, for example, applying cream solder or the like and reflowing.

【0046】また、前記キャップ21とモジュール基板
1との固定構造は、半田以外の接着剤による固定、また
は機械的固定でもよい。
The fixing structure between the cap 21 and the module substrate 1 may be fixed by an adhesive other than solder or mechanically fixed.

【0047】一方、前記モジュール基板(回路基板)1
は、表面に銅ペーストを所定パターンに印刷した所定パ
ターンのセラミック板2を複数枚積層しかつ焼成して形
成されたもので、多層配線基板構造になっている。
On the other hand, the module board (circuit board) 1
Is formed by laminating and firing a plurality of ceramic plates 2 having a predetermined pattern on a surface of which a copper paste is printed in a predetermined pattern, and has a multilayer wiring board structure.

【0048】前記セラミック板2は、たとえば0.15
mm程度の厚さであり、配線,チップ固定用パッド等の
導体部の厚さは0.02mm程度であり、上下の配線等
を電気的に接続するスルーホールやサーマルビアの直径
は0.2mm程度である。
The ceramic plate 2 is, for example, 0.15
mm, the thickness of conductors such as wiring and chip fixing pads is about 0.02 mm, and the diameter of through holes and thermal vias for electrically connecting upper and lower wiring etc. is 0.2 mm. It is about.

【0049】前記モジュール基板1の最上層のセラミッ
ク板2の上面には、チップ抵抗やチップコンデンサ等の
チップ部品14が搭載されている。
On the upper surface of the uppermost ceramic plate 2 of the module substrate 1, chip components 14 such as chip resistors and chip capacitors are mounted.

【0050】本実施形態1では、モジュール基板1は3
枚のセラミック板2を積層した構造となっていて、露出
する最下層のセラミック板2上に設けられたチップ固定
用パッド6上に接着剤を介して半導体チップ17が固定
されている。
In the first embodiment, the module substrate 1
The semiconductor chip 17 has a structure in which a plurality of ceramic plates 2 are stacked, and a semiconductor chip 17 is fixed via an adhesive on a chip fixing pad 6 provided on the exposed lowermost ceramic plate 2.

【0051】また、半導体チップ17の図示しない電極
と、二段目のセラミック板2の上面に設けられた配線5
の先端のワイヤ接続パッド8は、導電性のワイヤ12で
接続されている。
The electrodes (not shown) of the semiconductor chip 17 and the wires 5 provided on the upper surface of the second-stage ceramic plate 2
Are connected by conductive wires 12.

【0052】また、前記半導体チップ17やワイヤ12
等は、絶縁性樹脂からなる封止体30で覆われている。
The semiconductor chip 17 and the wire 12
And the like are covered with a sealing body 30 made of an insulating resin.

【0053】本実施形態1のパワーアンプモジュール2
0は、能動部品として、電界効果トランジスタを構成す
るGaAsFETチップ(半導体チップ)17を回路的
に多段に接続して、携帯電話用送信部電力増幅器を構成
している。本実施形態1では、半導体チップ17を回路
的に2段に接続したパワーアンプモジュールとなってい
る。
The power amplifier module 2 of the first embodiment
Numeral 0 denotes a transmission part power amplifier for a mobile phone by connecting a GaAs FET chip (semiconductor chip) 17 constituting a field effect transistor as an active component in multiple stages in a circuit. In the first embodiment, the power amplifier module has the semiconductor chip 17 connected in two stages in terms of circuit.

【0054】図4は本実施形態1のパワーアンプモジュ
ールの等価回路を示す回路図であり、図3はモジュール
基板1における電子部品の搭載状態と端子との相関を示
す図である。
FIG. 4 is a circuit diagram showing an equivalent circuit of the power amplifier module according to the first embodiment, and FIG. 3 is a diagram showing a correlation between a mounting state of electronic components on the module substrate 1 and terminals.

【0055】図3に示すように、モジュール基板1の中
央部分には、能動部品として二つのGaAsFET(Q
1,Q2)が配置され、その周囲のモジュール基板1の
上面には、受動部品としてはチップ抵抗(R11,R1
2,R13,R21,R22)、チップコンデンサ(C
11,C12,C21〜C25,C31〜C34,C4
1〜C43)が搭載されている。図3において、10は
セラミック板2の上下の配線5,チップ固定用パッド
6,電極固定パッド7,ワイヤ接続パッド8等(図2参
照)の導体部を接続する上下接続導体である。
As shown in FIG. 3, two GaAs FETs (Q
, Q2) are disposed, and chip resistors (R11, R1
2, R13, R21, R22), chip capacitor (C
11, C12, C21 to C25, C31 to C34, C4
1 to C43). In FIG. 3, reference numeral 10 denotes upper and lower connection conductors for connecting conductors of upper and lower wirings 5, chip fixing pads 6, electrode fixing pads 7, wire connection pads 8 and the like (see FIG. 2) of the ceramic plate 2.

【0056】図3に示すように、矩形のモジュール基板
1の4辺には表面実装用の外部端子50が設けられてい
る。
As shown in FIG. 3, external terminals 50 for surface mounting are provided on four sides of the rectangular module substrate 1.

【0057】外部端子50のうち、51は入力端子(P
in)、52は初段ドレイン端子(Vd1)、53,5
5,57,59はグランド端子(GND)、54は後段
ドレイン端子(Vd2)、56は出力端子(Pout)、
58はゲートバイアス端子(Vg)である。
Of the external terminals 50, 51 are input terminals (P
in), 52 are first-stage drain terminals (Vd1), 53, 5
5, 57 and 59 are ground terminals (GND), 54 is a latter-stage drain terminal (Vd2), 56 is an output terminal (Pout),
58 is a gate bias terminal (Vg).

【0058】なお、図中の二重丸はスルーホールに充填
されて、所定の配線を電気的に接続する導体46であ
る。
The double circle in the figure is a conductor 46 which is filled in the through hole and electrically connects a predetermined wiring.

【0059】図3において、点々を付してある部分がグ
ランドであり、ハッチングが付されている部分がマイク
ロストリップ線路を構成するストリップ導体36であ
る。また、このストリップ導体36の両側に延在するグ
ランド部分が接地導体45になる。
In FIG. 3, a dotted part is a ground, and a hatched part is a strip conductor 36 constituting a microstrip line. The ground portions extending on both sides of the strip conductor 36 become the ground conductor 45.

【0060】図4の等価回路で示すように、初段のGa
AsFET(Q1)のゲートには入力端子(Pin)51
が接続され、初段のドレインは後段のGaAsFET
(Q2)のゲートに接続されている。
As shown in the equivalent circuit of FIG.
The input terminal (Pin) 51 is connected to the gate of the AsFET (Q1).
Is connected, and the first-stage drain is connected to the second-stage GaAs FET.
(Q2).

【0061】後段のGaAsFET(Q2)のドレイン
は出力端子(Pout)56に接続されている。
The drain of the subsequent GaAs FET (Q2) is connected to the output terminal (Pout) 56.

【0062】ゲートバイアス端子(Vg)58は初段の
GaAsFET(Q1)のゲートと後段のGaAsFE
T(Q2)のゲートに接続されている。
The gate bias terminal (Vg) 58 is connected between the gate of the first-stage GaAs FET (Q1) and the second-stage GaAs FE.
It is connected to the gate of T (Q2).

【0063】初段のGaAsFET(Q1)のドレイン
には初段ドレイン端子(Vd1)52が接続され、後段
のGaAsFET(Q2)のドレインには後段ドレイン
端子(Vd2)54が接続されている。
The first-stage drain terminal (Vd1) 52 is connected to the drain of the first-stage GaAsFET (Q1), and the second-stage drain terminal (Vd2) 54 is connected to the drain of the second-stage GaAsFET (Q2).

【0064】図4においてS1〜S9はマイクロストリ
ップラインである。
In FIG. 4, S1 to S9 are microstrip lines.

【0065】各部に配置されたコンデンサ(C)や抵抗
(R)ならびにマイクロストリップライン等によって整
合回路が形成されている。
A matching circuit is formed by a capacitor (C), a resistor (R), a microstrip line and the like arranged in each section.

【0066】本実施形態1では、GaAsFETを2段
に組み込んで、800〜1000MHzの携帯電話用の
パワーアンプモジュールになっているが、さらには2G
Hzの携帯電話用のパワーアンプモジュールとすること
もできる。
In the first embodiment, a power amplifier module for a mobile phone of 800 to 1000 MHz is provided by incorporating GaAs FETs in two stages.
Hz power amplifier module for mobile phones.

【0067】このようなパワーアンプモジュール20の
製造においては、図1〜図3に示すようなモジュール基
板(回路基板)1を製造した後、半導体チップ17の固
定,コンデンサや抵抗等のチップ部品の搭載を行う。ま
た、半導体チップ17の電極と各配線5をワイヤ12で
接続する。また、半導体チップ17やワイヤ12部分を
封止体30で覆う。そして、必要ならば特性インピーダ
ンスの調整を行う。
In the manufacture of such a power amplifier module 20, after the module substrate (circuit board) 1 as shown in FIGS. 1 to 3 is manufactured, the semiconductor chip 17 is fixed, and chip components such as capacitors and resistors are manufactured. Perform mounting. Further, the electrodes of the semiconductor chip 17 and the respective wirings 5 are connected by the wires 12. The semiconductor chip 17 and the wire 12 are covered with the sealing body 30. Then, if necessary, the characteristic impedance is adjusted.

【0068】つぎに、キャップ21をモジュール基板1
に取り付け、かつキャップ21のクランプ片24をモジ
ュール基板1の側面のグランド配線層26に半田27で
固定する。
Next, the cap 21 is attached to the module substrate 1.
And the clamp piece 24 of the cap 21 is fixed to the ground wiring layer 26 on the side surface of the module substrate 1 with solder 27.

【0069】これによって電磁シールド構造のパワーア
ンプモジュール20が製造されることになる。
Thus, the power amplifier module 20 having the electromagnetic shield structure is manufactured.

【0070】本実施形態1のパワーアンプモジュールに
よれば以下の効果を奏する。
According to the power amplifier module of the first embodiment, the following effects can be obtained.

【0071】(1)高周波パワーアンプモジュール(集
積回路装置)の回路基板1において、マイクロストリッ
プ線路を構成するストリップ導体36の片側または両側
にストリップ導体36に沿って延在する接地導体45が
設けられていることから、回路的には前記ストリップ導
体36と前記接地導体45との間にキャパシタが並列に
形成された構成になる。したがって、前記キャパシタに
よってストリップ導体36は接地平面導体層37との間
にもキャパシタが形成されることとも相俟って、電位が
一定に保たれて特性インピーダンスが固定化される。こ
の結果、マイクロストリップ線路は外部導体の影響を受
け難くなる。
(1) On the circuit board 1 of the high-frequency power amplifier module (integrated circuit device), a ground conductor 45 extending along the strip conductor 36 is provided on one or both sides of the strip conductor 36 constituting the microstrip line. As a result, a capacitor is formed in parallel between the strip conductor 36 and the ground conductor 45 in terms of a circuit. Therefore, the capacitor is formed between the strip conductor 36 and the ground plane conductor layer 37 by the capacitor, so that the potential is kept constant and the characteristic impedance is fixed. As a result, the microstrip line is less affected by the external conductor.

【0072】(2)前記(1)により、金属製のキャッ
プ21の取り付け前後でマイクロストリップ線路の特性
インピーダンスが変動しなくなる。
(2) According to (1), the characteristic impedance of the microstrip line does not change before and after the metal cap 21 is attached.

【0073】(3)接地導体45の幅は前記ストリップ
導体36より広い幅になっていることから、所定のキャ
パシタか構成されることになり、特性インピーダンスの
変動を抑止することができる。
(3) Since the width of the ground conductor 45 is wider than that of the strip conductor 36, a predetermined capacitor is formed, and the variation of the characteristic impedance can be suppressed.

【0074】(4)高周波パワーアンプモジュール(集
積回路装置)の製造において、金属製キャップの取り付
けの前後で特性インピーダンスが変動しないため、所定
の特性インピーダンスを有する高周波パワーアンプモジ
ュールを高歩留りで製造することができる。したがっ
て、高周波パワーアンプモジュールの製造コストの低減
が図れる。
(4) In manufacturing a high-frequency power amplifier module (integrated circuit device), since the characteristic impedance does not change before and after the attachment of the metal cap, a high-frequency power amplifier module having a predetermined characteristic impedance is manufactured at a high yield. be able to. Therefore, the manufacturing cost of the high-frequency power amplifier module can be reduced.

【0075】(実施形態2)図5は本発明の他の実施形
態(実施形態2)である高周波パワーアンプモジュール
の回路基板におけるマイクロストリップ線路を示す模式
的斜視図である。
(Embodiment 2) FIG. 5 is a schematic perspective view showing a microstrip line in a circuit board of a high-frequency power amplifier module according to another embodiment (Embodiment 2) of the present invention.

【0076】本実施形態2では、前記実施形態1の構成
において、マイクロストリップ線路を構成する接地平面
導体層37とストリップ導体36との間の誘電体35の
中間部分に、前記ストリップ導体36の片側または両側
にそれぞれ位置しかつ前記ストリップ導体36に沿って
延在する接地導体45が設けられる構成になっている。
前記接地導体45の幅は前記ストリップ導体36と同じ
幅または広い幅になっている。
In the second embodiment, in the structure of the first embodiment, one side of the strip conductor 36 is provided at an intermediate portion of the dielectric 35 between the ground plane conductor layer 37 and the strip conductor 36 constituting the microstrip line. Alternatively, ground conductors 45 located on both sides and extending along the strip conductor 36 are provided.
The width of the ground conductor 45 is the same as or wider than the strip conductor 36.

【0077】前記誘電体35は多層構造(セラミック板
2a,2b)になり、前記接地導体45は前記セラミッ
ク板2aとセラミック板2bの間に形成されている。
The dielectric 35 has a multilayer structure (ceramic plates 2a and 2b), and the ground conductor 45 is formed between the ceramic plates 2a and 2b.

【0078】すなわち、誘電体35によって図5に示す
ような回路基板1を形成する場合、接地導体45は接地
平面導体層37が下面に形成される焼成前のセラミック
板の上面に形成され、この焼成前のセラミック板は、上
面にストリップ導体36を形成した焼成前のセラミック
板上に積層され、かつ焼成されることによって形成され
る。
That is, when the circuit board 1 as shown in FIG. 5 is formed by the dielectric 35, the ground conductor 45 is formed on the upper surface of the unfired ceramic plate on which the ground plane conductor layer 37 is formed on the lower surface. The ceramic plate before firing is formed by laminating and firing on the ceramic plate before firing having the strip conductor 36 formed on the upper surface.

【0079】本実施形態2のマイクロストリップライン
の場合は、ストリップ導体36は斜め下方に延在する接
地導体45との間にキャパシタが並列に形成されること
になり、これらキャパシタによってストリップ導体36
は接地平面導体層37との間にもキャパシタが形成され
ることとも相俟って、電位が一定に保たれて特性インピ
ーダンスが固定化される。
In the case of the microstrip line of the second embodiment, capacitors are formed in parallel between the strip conductor 36 and the ground conductor 45 extending obliquely downward.
The electric potential is kept constant and the characteristic impedance is fixed, in combination with the fact that a capacitor is formed also with the ground plane conductor layer 37.

【0080】この結果、マイクロストリップ線路は外部
導体の影響を受け難くなり、前記実施形態1の場合と同
様の効果を奏することになる。
As a result, the microstrip line is less susceptible to the influence of the external conductor, and has the same effect as in the first embodiment.

【0081】また、本実施形態2の場合では、ストリッ
プ導体36の両側に接地導体を設けないことから、セラ
ミック板2bの表面において、ストリップ導体36の両
側領域に電源ラインや他の直流や低周波信号ラインを配
置できることになり、線路設計の余裕度が向上する。
In the second embodiment, since no ground conductor is provided on both sides of the strip conductor 36, a power supply line or other direct current or low frequency Since the signal lines can be arranged, the margin of the line design is improved.

【0082】(実施形態3)図6は本発明の他の実施形
態(実施形態3)である高周波パワーアンプモジュール
の回路基板におけるマイクロストリップ線路を示す模式
的断面図である。
(Embodiment 3) FIG. 6 is a schematic sectional view showing a microstrip line in a circuit board of a high-frequency power amplifier module according to another embodiment (Embodiment 3) of the present invention.

【0083】本実施形態3のマイクロストリップ線路
は、誘電体35の中間部分にストリップ導体36を配置
し、誘電体35の上に前記ストリップ導体36に沿って
延在する接地導体45を配置した構造になっている。
The microstrip line according to the third embodiment has a structure in which a strip conductor 36 is disposed at an intermediate portion of a dielectric 35, and a ground conductor 45 extending along the strip conductor 36 is disposed on the dielectric 35. It has become.

【0084】換言するならば、本実施形態3では、マイ
クロストリップ線路を構成するストリップ導体36は、
前記回路基板1を構成する誘電体35の中間部分に位置
するとともに、前記ストリップ導体36の片側または両
側に沿って接地導体45が設けられ、かつ前記接地導体
45は前記ストリップ導体36が設けられる高さよりも
上方の面に設けられている構成になっている。
In other words, in the third embodiment, the strip conductor 36 constituting the microstrip line is
A ground conductor 45 is provided along the one side or both sides of the strip conductor 36, which is located at an intermediate portion of the dielectric 35 constituting the circuit board 1, and the ground conductor 45 is provided at a height where the strip conductor 36 is provided. It is configured to be provided on a surface above it.

【0085】前記接地導体45の幅は前記ストリップ導
体36と同じ幅または広い幅になっている。
The width of the ground conductor 45 is the same as or wider than the strip conductor 36.

【0086】前記誘電体35は多層構造(セラミック板
2a,2b)になり、前記ストリップ導体36はセラミ
ック板2aとセラミック板2bとの間に設けられ、前記
接地導体45は前記セラミック板2b上に設けられてい
る。透視的に見て一対の接地導体45の中央に沿ってス
トリップ導体36が設けられている。
The dielectric 35 has a multilayer structure (ceramic plates 2a and 2b), the strip conductor 36 is provided between the ceramic plates 2a and 2b, and the ground conductor 45 is placed on the ceramic plate 2b. Is provided. A strip conductor 36 is provided along the center of the pair of ground conductors 45 when viewed in perspective.

【0087】本実施形態3のマイクロストリップライン
の場合は、斜め上方に延在する接地導体45との間にキ
ャパシタが並列に形成されることになり、これらキャパ
シタによってストリップ導体36は接地平面導体層37
との間にもキャパシタが形成されることとも相俟って、
電位が一定に保たれて特性インピーダンスが固定化され
る。
In the case of the microstrip line of the third embodiment, capacitors are formed in parallel with the ground conductor 45 extending obliquely upward, and the strip conductor 36 is formed by these capacitors on the ground plane conductor layer. 37
Coupled with the formation of a capacitor between
The potential is kept constant, and the characteristic impedance is fixed.

【0088】この結果、マイクロストリップ線路は外部
導体の影響を受け難くなり、前記実施形態1および実施
形態2の場合と同様の効果を奏することになる。
As a result, the microstrip line is hardly affected by the external conductor, and the same effects as in the first and second embodiments can be obtained.

【0089】(実施形態4)図7は本発明の他の実施形
態(実施形態4)である高周波パワーアンプモジュール
の回路基板におけるマイクロストリップ線路を示す模式
的断面図である。
(Embodiment 4) FIG. 7 is a schematic sectional view showing a microstrip line in a circuit board of a high-frequency power amplifier module according to another embodiment (Embodiment 4) of the present invention.

【0090】本実施形態4のマイクロストリップ線路
は、前記実施形態3の構造において、ストリップ導体3
6の両側に接地導体45を配置した構造になっている。
The microstrip line according to the fourth embodiment is the same as the microstrip line according to the third embodiment except that the strip conductor 3
6 has a structure in which ground conductors 45 are arranged on both sides.

【0091】換言するならば、本実施形態4では、マイ
クロストリップ線路を構成するストリップ導体36は、
前記回路基板1を構成する誘電体35の中間部分に位置
するとともに、前記ストリップ導体36の片側または両
側に沿って接地導体45が設けられ、かつ前記接地導体
45は前記ストリップ導体36が設けられる高さよりも
上方の面に設けられている構成になっている。
In other words, in the fourth embodiment, the strip conductor 36 forming the microstrip line is
A ground conductor 45 is provided along the one side or both sides of the strip conductor 36, which is located at an intermediate portion of the dielectric 35 constituting the circuit board 1, and the ground conductor 45 is provided at a height where the strip conductor 36 is provided. It is configured to be provided on a surface above it.

【0092】前記接地導体45の幅は前記ストリップ導
体36と同じ幅または広い幅になっている。
The width of the ground conductor 45 is the same as or wider than the strip conductor 36.

【0093】前記誘電体35は多層構造(セラミック板
2a,2b)になり、前記ストリップ導体36はセラミ
ック板2aとセラミック板2bとの間に設けられ、前記
接地導体45は前記セラミック板2b上およびセラミッ
ク板2aとセラミック板2bとの間に設けられている。
The dielectric 35 has a multilayer structure (ceramic plates 2a and 2b), the strip conductor 36 is provided between the ceramic plates 2a and 2b, and the ground conductor 45 is provided on the ceramic plate 2b and It is provided between the ceramic plate 2a and the ceramic plate 2b.

【0094】本実施形態4のマイクロストリップライン
の場合は、斜め上方に延在する接地導体45およびスト
リップ導体36の両側の接地導体45との間にキャパシ
タが並列に形成されることになり、これらキャパシタに
よってストリップ導体36は接地平面導体層37との間
にもキャパシタが形成されることとも相俟って、電位が
一定に保たれて特性インピーダンスが固定化される。
In the case of the microstrip line of the fourth embodiment, a capacitor is formed in parallel between the ground conductor 45 extending obliquely upward and the ground conductor 45 on both sides of the strip conductor 36. The capacitor is formed between the strip conductor 36 and the ground plane conductor layer 37 by the capacitor, so that the potential is kept constant and the characteristic impedance is fixed.

【0095】この結果、マイクロストリップ線路は外部
導体の影響を受け難くなり、前記実施形態1乃至実施形
態3の場合と同様の効果を奏することになる。
As a result, the microstrip line is less susceptible to the influence of the external conductor, and has the same effects as those of the first to third embodiments.

【0096】本実施形態4において、ストリップ導体3
6と各接地導体45との間の距離は、図7に示されるよ
うに下方の接地導体45の上方に接地導体45が一致し
て重なる構造以外でもよい。
In the fourth embodiment, the strip conductor 3
The distance between 6 and each ground conductor 45 may have a structure other than a structure in which the ground conductor 45 coincides and overlaps above the lower ground conductor 45 as shown in FIG.

【0097】本実施形態4においては、前記マイクロス
トリップ線路を構成するストリップ導体は前記回路基板
を構成する誘電体の中間部分に位置するとともに、前記
ストリップ導体の片側または両側に沿って接地導体が設
けられ、かつ前記接地導体は前記ストリップ導体が設け
られる高さと同一の面または上方の面もしくは下方の面
のうちの一つの面またはそれらの組み合わせによる各面
に設けられる構成になる。
In the fourth embodiment, the strip conductor constituting the microstrip line is located at an intermediate portion of the dielectric constituting the circuit board, and a ground conductor is provided along one or both sides of the strip conductor. And the ground conductor is provided on the same plane as the height at which the strip conductor is provided, or on one of an upper plane or a lower plane, or a combination thereof.

【0098】(実施形態5)図8は本発明の他の実施形
態(実施形態5)である高周波パワーアンプモジュール
を示す断面図である。
(Embodiment 5) FIG. 8 is a sectional view showing a high-frequency power amplifier module according to another embodiment (Embodiment 5) of the present invention.

【0099】本実施形態5のパワーアンプモジュール2
0は、前記実施形態1のパワーアンプモジュール20に
おいて、前記回路基板1は非導電性のキャップ、たとえ
ば樹脂性のキャップ21aで覆われている。キャップ2
1aはプラスチックで形成され、接着剤27aによって
回路基板1に固定されている。
Power Amplifier Module 2 of Embodiment 5
In the power amplifier module 20 of the first embodiment, the circuit board 1 is covered with a non-conductive cap, for example, a resin cap 21a. Cap 2
1a is formed of plastic and is fixed to the circuit board 1 by an adhesive 27a.

【0100】なお、キャップ21aはプラスチックの弾
性を利用して、引っ掻け構造で回路基板1に着脱自在に
取り付ける等他の構造でもよい。
Note that the cap 21a may have another structure such as a detachable attachment to the circuit board 1 in a scratching structure utilizing the elasticity of plastic.

【0101】本実施形態4では、マイクロストリップ線
路はストリップ導体36に沿って設けられる接地導体4
5との間に所定のキャパシタが並列に形成される結果、
電位が一定に保たれて特性インピーダンスが固定化され
るため、マイクロストリップ線路部分のシールドが不要
な構造になり、金属製キャップに比較して安価になる樹
脂製のキャップを使用できることになり、製品コストの
低減が達成できる。
In the fourth embodiment, the microstrip line is a ground conductor 4 provided along the strip conductor 36.
5, a predetermined capacitor is formed in parallel,
Since the potential is kept constant and the characteristic impedance is fixed, there is no need to shield the microstrip line, and a resin cap that is less expensive than a metal cap can be used. Cost reduction can be achieved.

【0102】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。また、
高周波パワーアンプモジュール以外の集積回路装置にも
適用できる。
The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and can be variously modified without departing from the gist of the invention. Needless to say. Also,
The present invention is also applicable to integrated circuit devices other than the high-frequency power amplifier module.

【0103】[0103]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0104】(1)マイクロストリップ線路において、
ストリップ導体の片側部分または両側部分に接地導体を
設けることから、ストリップ導体と接地平面導体層およ
び接地導体との間にキャパシタが並列に形成され、スト
リップ導体の電位が一定になる結果、外部導体の有無に
起因する特性インピーダンスの変動が起き難くなる。
(1) In the microstrip line,
Since the ground conductor is provided on one side or both sides of the strip conductor, a capacitor is formed in parallel between the strip conductor, the ground plane conductor layer and the ground conductor, and the potential of the strip conductor becomes constant. Variations in characteristic impedance due to presence / absence are less likely to occur.

【0105】(2)高周波パワーアンプモジュールの封
止部を構成するキャップが金属製であっても、マイクロ
ストリップ線路においては、キャップの取り付けの有無
によって特性インピーダンスが変動しないため、特性イ
ンピーダンスが安定する。したがって、高周波パワーア
ンプモジュールの製造において歩留りが向上し、製品コ
ストの低減が達成できる。
(2) Even if the cap constituting the sealing portion of the high-frequency power amplifier module is made of metal, the characteristic impedance of the microstrip line does not change depending on whether or not the cap is attached, so that the characteristic impedance is stabilized. . Therefore, the yield is improved in the manufacture of the high-frequency power amplifier module, and the product cost can be reduced.

【0106】(3)高周波パワーアンプモジュールにお
いて、マイクロストリップ線路部分のシールドを考慮す
る必要がないことから、シールド効果のない非導電性の
キャップでの封止が可能になり、製品コストの低減が達
成できる。
(3) In the high-frequency power amplifier module, since it is not necessary to consider the shielding of the microstrip line portion, it is possible to seal with a non-conductive cap having no shielding effect, thereby reducing the product cost. Can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態(実施形態1)である高周
波パワーアンプモジュールの回路基板におけるマイクロ
ストリップ線路を示す模式的斜視図である。
FIG. 1 is a schematic perspective view showing a microstrip line on a circuit board of a high-frequency power amplifier module according to an embodiment (Embodiment 1) of the present invention.

【図2】本実施形態1の高周波パワーアンプモジュール
の断面図である。
FIG. 2 is a cross-sectional view of the high-frequency power amplifier module according to the first embodiment.

【図3】本実施形態1の高周波パワーアンプモジュール
の回路基板の平面図である。
FIG. 3 is a plan view of a circuit board of the high-frequency power amplifier module according to the first embodiment.

【図4】本実施形態1の高周波パワーアンプモジュール
の等価回路図である。
FIG. 4 is an equivalent circuit diagram of the high-frequency power amplifier module according to the first embodiment.

【図5】本発明の他の実施形態(実施形態2)である高
周波パワーアンプモジュールの回路基板におけるマイク
ロストリップ線路を示す模式的斜視図である。
FIG. 5 is a schematic perspective view showing a microstrip line on a circuit board of a high-frequency power amplifier module according to another embodiment (Embodiment 2) of the present invention.

【図6】本発明の他の実施形態(実施形態3)である高
周波パワーアンプモジュールの回路基板におけるマイク
ロストリップ線路を示す模式的断面図である。
FIG. 6 is a schematic sectional view showing a microstrip line on a circuit board of a high-frequency power amplifier module according to another embodiment (Embodiment 3) of the present invention.

【図7】本発明の他の実施形態(実施形態4)である高
周波パワーアンプモジュールの回路基板におけるマイク
ロストリップ線路を示す模式的断面図である。
FIG. 7 is a schematic sectional view showing a microstrip line on a circuit board of a high-frequency power amplifier module according to another embodiment (Embodiment 4) of the present invention.

【図8】本発明の他の実施形態(実施形態5)である高
周波パワーアンプモジュールの断面図である。
FIG. 8 is a sectional view of a high-frequency power amplifier module according to another embodiment (Embodiment 5) of the present invention.

【図9】従来のマイクロストリップ線路を示す模式的斜
視図である。
FIG. 9 is a schematic perspective view showing a conventional microstrip line.

【図10】従来のマイクロストリップ線路の等価回路図
である。
FIG. 10 is an equivalent circuit diagram of a conventional microstrip line.

【符号の説明】[Explanation of symbols]

1…回路基板(モジュール基板)、2,2a,2b…セ
ラミック板、3…スルーホール、5…配線、6…チップ
固定用パッド、7…電極固定パッド、8…ワイヤ接続パ
ッド、12…ワイヤ、14…チップ部品、17…半導体
チップ、20…パワーアンプモジュール、21,21a
…キャップ、22…天井板、23…側壁、24…クラン
プ片、25…取付部、26…グランド配線層、27…半
田、27a…接着剤、30…封止体、35…誘電体、3
6…ストリップ導体、37…接地平面導体層、40…グ
ランド、41…キャパシタ、42…インダクタ、45…
接地導体、46…導体、50…外部端子、51…入力端
子(Pin)、52…初段ドレイン端子(Vd1)、5
3,55,57…グランド端子(GND)、54…後段
ドレイン端子(Vd2)、56…出力端子(Pout)、
58…ゲートバイアス端子(Vg)。
DESCRIPTION OF SYMBOLS 1 ... Circuit board (module board), 2, 2a, 2b ... Ceramic plate, 3 ... Through-hole, 5 ... Wiring, 6 ... Chip fixing pad, 7 ... Electrode fixing pad, 8 ... Wire connection pad, 12 ... Wire, 14: Chip component, 17: Semiconductor chip, 20: Power amplifier module, 21, 21a
... cap, 22 ... ceiling plate, 23 ... side wall, 24 ... clamping piece, 25 ... mounting part, 26 ... ground wiring layer, 27 ... solder, 27a ... adhesive, 30 ... sealing body, 35 ... dielectric, 3
6 strip conductor, 37 ground plane conductor layer, 40 ground, 41 capacitor, 42 inductor, 45
Ground conductor, 46 conductor, 50 external terminal, 51 input terminal (Pin), 52 initial stage drain terminal (Vd1), 5
3, 55, 57: ground terminal (GND), 54: rear-stage drain terminal (Vd2), 56: output terminal (Pout),
58 gate bias terminal (Vg).

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 マイクロストリップ線路が形成された回
路基板を有する集積回路装置であって、前記マイクロス
トリップ線路を構成するストリップ導体の片側または両
側には前記ストリップ導体に沿って延在する接地導体が
設けられていることを特徴とする集積回路装置。
1. An integrated circuit device having a circuit board on which a microstrip line is formed, wherein a ground conductor extending along the strip conductor is provided on one side or both sides of a strip conductor constituting the microstrip line. An integrated circuit device, which is provided.
【請求項2】 マイクロストリップ線路が形成された回
路基板を有する集積回路装置であって、前記マイクロス
トリップ線路を構成する接地平面導体とストリップ導体
との間の誘電体の中間部分に、前記ストリップ導体の片
側または両側にそれぞれ位置しかつ前記ストリップ導体
に沿って延在する接地導体が設けられていることを特徴
とする集積回路装置。
2. An integrated circuit device having a circuit board on which a microstrip line is formed, wherein the strip conductor is provided at an intermediate portion of a dielectric between a ground plane conductor and the strip conductor constituting the microstrip line. And a ground conductor extending along the strip conductor on one or both sides of the integrated circuit device.
【請求項3】 マイクロストリップ線路が形成された回
路基板を有する集積回路装置であって、前記マイクロス
トリップ線路を構成するストリップ導体は前記回路基板
を構成する誘電体の中間部分に位置するとともに、前記
ストリップ導体の片側または両側に沿って接地導体が設
けられ、かつ前記接地導体は前記ストリップ導体が設け
られる高さと同一の面または上方の面もしくは下方の面
のうちの一つの面またはそれらの組み合わせによる各面
に設けられていることを特徴とする集積回路装置。
3. An integrated circuit device having a circuit board on which a microstrip line is formed, wherein a strip conductor forming the microstrip line is located at an intermediate portion of a dielectric forming the circuit board. A ground conductor is provided along one or both sides of the strip conductor, and the ground conductor is provided at the same plane as the height at which the strip conductor is provided, or at one of an upper plane or a lower plane, or a combination thereof. An integrated circuit device provided on each surface.
【請求項4】 前記接地導体の幅は前記ストリップ導体
と同じ幅または広い幅になっていることを特徴とする請
求項1乃至請求項3のいずれか1項に記載の集積回路装
置。
4. The integrated circuit device according to claim 1, wherein the width of the ground conductor is equal to or larger than the width of the strip conductor.
【請求項5】 前記回路基板は導電性のキャップで覆わ
れていることを特徴とする請求項1乃至請求項4のいず
れか1項に記載の集積回路装置。
5. The integrated circuit device according to claim 1, wherein the circuit board is covered with a conductive cap.
【請求項6】 前記回路基板は非導電性のキャップで覆
われていることを特徴とする請求項1乃至請求項4のい
ずれか1項に記載の集積回路装置。
6. The integrated circuit device according to claim 1, wherein the circuit board is covered with a non-conductive cap.
【請求項7】 前記回路基板にはトランジスタが多段に
組み込まれて携帯電話用送信部電力増幅器が構成されて
いることを特徴とする請求項1乃至請求項6のいずれか
1項に記載の集積回路装置。
7. The integrated circuit according to claim 1, wherein a transistor is incorporated in the circuit board in multiple stages to constitute a power amplifier for a mobile phone. Circuit device.
JP9336969A 1997-12-08 1997-12-08 Integrated circuit device Pending JPH11177309A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9336969A JPH11177309A (en) 1997-12-08 1997-12-08 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9336969A JPH11177309A (en) 1997-12-08 1997-12-08 Integrated circuit device

Publications (1)

Publication Number Publication Date
JPH11177309A true JPH11177309A (en) 1999-07-02

Family

ID=18304283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9336969A Pending JPH11177309A (en) 1997-12-08 1997-12-08 Integrated circuit device

Country Status (1)

Country Link
JP (1) JPH11177309A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042978A (en) * 2005-08-05 2007-02-15 Shinko Electric Ind Co Ltd Semiconductor device
JP2009124072A (en) * 2007-11-19 2009-06-04 Mitsubishi Electric Corp High-frequency module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042978A (en) * 2005-08-05 2007-02-15 Shinko Electric Ind Co Ltd Semiconductor device
JP2009124072A (en) * 2007-11-19 2009-06-04 Mitsubishi Electric Corp High-frequency module

Similar Documents

Publication Publication Date Title
US6377464B1 (en) Multiple chip module with integrated RF capabilities
US7649499B2 (en) High-frequency module
KR100430299B1 (en) Radio frequency circuit module on multi-layer substrate
US6335669B1 (en) RF circuit module
JP3426842B2 (en) High frequency power amplifier
EP0949754A2 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
JP2002217650A (en) Laminated power amplifier module
US6608259B1 (en) Ground plane for a semiconductor chip
TW200406060A (en) Integrated circuit chip module
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
JP6973667B2 (en) Circuit boards and electronic devices
JP3578366B2 (en) Hybrid integrated circuit device
KR20050002659A (en) Hybrid integrated circuit
CN110797616A (en) Multilayer digital-analog mixed pressing plate based on substrate integrated coaxial line structure
EP1349271B1 (en) Electronic device for supplying DC power comprising a noise filter
JPH11176987A (en) High frequency power amplifier
JPH11330298A (en) Package provided with signal terminal and electronic device using the package
JPH11177309A (en) Integrated circuit device
JPH1012808A (en) Hybrid integrated circuit device, board sheet used for manufacture thereof, and electronic equipment with the circuit device built in
JP2021078113A (en) Doherty amplifying device
JP2004241924A (en) Ac coupling circuit
JPH10308471A (en) Hybrid integrated circuit device and manufacture thereof
US7132748B2 (en) Semiconductor apparatus
JPH02234501A (en) Connection structure between strip line and coaxial connector
WO2023053228A1 (en) Semiconductor device