JPH11168215A - Active matrix substrate and its manufacturing method and liquid crystal display - Google Patents

Active matrix substrate and its manufacturing method and liquid crystal display

Info

Publication number
JPH11168215A
JPH11168215A JP33277897A JP33277897A JPH11168215A JP H11168215 A JPH11168215 A JP H11168215A JP 33277897 A JP33277897 A JP 33277897A JP 33277897 A JP33277897 A JP 33277897A JP H11168215 A JPH11168215 A JP H11168215A
Authority
JP
Japan
Prior art keywords
active matrix
electrode
matrix substrate
storage capacitor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33277897A
Other languages
Japanese (ja)
Other versions
JP3580104B2 (en
Inventor
Hiroyuki Abe
裕幸 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP33277897A priority Critical patent/JP3580104B2/en
Publication of JPH11168215A publication Critical patent/JPH11168215A/en
Application granted granted Critical
Publication of JP3580104B2 publication Critical patent/JP3580104B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To increase the mobility of an active matrix substrate and the withstand voltage property of a retained capacity by providing SiO2 cap layers with different film thicknesses at one or both of each formation region of a thin-film transistor or the retained capacity. SOLUTION: A retained capacity is formed at each pixel region by the overlapped part between a first electrode layer being made of a silicon film that is formed between the same layers as the source and drain regions of a thin-film transistor(TFT) and a second electrode layer that is made of an extended part projecting from a scanning line in -Y direction. The retained capacity side is formed by a semiconductor film that is formed simultaneously with a semiconductor film for constituting the source, channel, and drain regions of the TFT. An SiO2 cap layer 45 is formed following the semiconductor film deposition process, and further the SiO2 cap layer 45 is left only at a formation region TA of the TFT or a formation region CA of the retained capacity or is left by differentiating thick thicknesses at both formation regions.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下、TFTという。)を用いたアクティブマトリク
ス基板、およびその製造方法、並びに液晶表示装置に関
するものである。さらに詳しくは、画素領域に画素用の
TFTと保持容量とを備えるタイプのアクティブマトリ
クス基板において各素子を最適な特性に製造するための
技術に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to an active matrix substrate using a thin film transistor (hereinafter, referred to as TFT), a method of manufacturing the same, and a liquid crystal display device. More specifically, the present invention relates to a technique for manufacturing each element with optimal characteristics in an active matrix substrate of a type including a pixel TFT and a storage capacitor in a pixel region.

【0002】[0002]

【従来の技術】液晶表示装置のアクティブマトリクス基
板では、図1に示すように、X方向に延設された複数の
走査線4、および走査線4に対して交差するY方向に延
設された複数のデータ線3によって画素領域5が区画さ
れ、各画素領域5には、データ線3および走査線4に接
続するTFT10このTFT10に接続する液晶容量
6、および保持容量50が構成されている。図2に示す
ように、保持容量50は、TFT10の製造工程を援用
して形成され、TFT10の能動層と同一の層間に形成
された半導体領域を第1電極層51とし、ゲート電極1
5(走査線4)と同一の層間に形成された電極層を第2
電極層55とし、これらの第1電極層51と第2電極層
55との間にはゲート絶縁膜14と同一の層間に形成さ
れた誘電体膜54を有している。
2. Description of the Related Art In an active matrix substrate of a liquid crystal display device, as shown in FIG. 1, a plurality of scanning lines 4 extending in the X direction and a Y direction intersecting the scanning lines 4 are provided. The pixel region 5 is defined by the plurality of data lines 3, and each pixel region 5 includes a TFT 10 connected to the data line 3 and the scanning line 4, a liquid crystal capacitor 6 connected to the TFT 10, and a storage capacitor 50. As shown in FIG. 2, the storage capacitor 50 is formed with the aid of the manufacturing process of the TFT 10, and a semiconductor region formed between the same layers as the active layer of the TFT 10 is used as a first electrode layer 51, and the gate electrode 1 is formed.
5 (scanning line 4) and the second electrode layer formed between the same layers.
An electrode layer 55 is provided, and between the first electrode layer 51 and the second electrode layer 55, a dielectric film 54 formed between the same layers as the gate insulating film 14 is provided.

【0003】このように構成されたアクティブマトリク
ス基板2では、図2に示すように、各画素領域5に形成
されたシリコン膜30のうち、図面に向かって画素領域
5の隅の部分がTFT10を形成するのに用いられる。
これに対して、シリコン膜30のうち、TFT10の形
成領域から+X方向に延びた後、走査線4から−Y方向
に直角に張り出した延設部分40に沿って折れ曲がって
+Y方向に延び、しかる後に、隣接する画素領域に向け
て+X方向に延びて、隣接する画素領域5のTFT10
の形成領域にX方向において重なっている部分が保持容
量50の第1電極層51として用いられる。
In the active matrix substrate 2 configured as described above, as shown in FIG. 2, of the silicon film 30 formed in each pixel region 5, a corner portion of the pixel region 5 in FIG. Used to form.
On the other hand, after extending in the + X direction from the region where the TFT 10 is formed in the silicon film 30, the silicon film 30 bends along the extension portion 40 that extends perpendicularly to the −Y direction from the scanning line 4 and extends in the + Y direction. Later, the TFT 10 in the adjacent pixel region 5 extends in the + X direction toward the adjacent pixel region.
Of the storage capacitor 50 is used as the first electrode layer 51 of the storage capacitor 50.

【0004】このように構成したアクティブマトリクス
基板2においては、基板としてガラス基板を用いること
ができるよう低温プロセスによってTFT10を製造す
ることが望まれている。しかし、TFT10のチャネル
領域等を形成するのに必要なシリコン膜は、アモルファ
スシリコン膜であれば低温プロセスによって成膜できる
ものの、移動度が低いという欠点がある。
In the active matrix substrate 2 configured as described above, it is desired that the TFT 10 be manufactured by a low-temperature process so that a glass substrate can be used as the substrate. However, a silicon film necessary for forming a channel region or the like of the TFT 10 can be formed by a low-temperature process as long as it is an amorphous silicon film, but has a drawback of low mobility.

【0005】そこで、基板上に形成したアモルファスの
シリコン膜30にレーザー光を照射して溶融結晶化する
レーザー溶融結晶化法が検討されており、この方法で
は、たとえばY方向に長い照射領域を有するレーザー光
のラインビームLBをアモルファスのシリコン膜30に
照射し、それを+X方向に走査して、シリコン膜30全
体を結晶化する。ここで、レーザー光のエネルギー強度
はアモルファスシリコンが多結晶シリコンに転移するの
に十分なレベルに設定されるが、その強度が高いほどシ
リコン膜30の結晶性が向上して移動度の高いTFT1
0を製造できる。但し、エネルギー強度が高すぎるとシ
リコン膜30が微結晶化してしまうことから、シリコン
膜30が微結晶化するよりわずかに低いエネルギー強度
を設定するのが一般的である。
Therefore, a laser melt crystallization method of irradiating a laser beam onto the amorphous silicon film 30 formed on the substrate to melt-crystallize the silicon film 30 has been studied, and this method has a long irradiation area in the Y direction, for example. The amorphous silicon film 30 is irradiated with a laser beam line beam LB, and is scanned in the + X direction to crystallize the entire silicon film 30. Here, the energy intensity of the laser beam is set to a level sufficient for amorphous silicon to be transferred to polycrystalline silicon. The higher the intensity, the higher the crystallinity of the silicon film 30 and the higher the mobility of the TFT 1.
0 can be produced. However, if the energy intensity is too high, the silicon film 30 is microcrystallized. Therefore, it is general to set the energy intensity slightly lower than that of the silicon film 30 microcrystallized.

【0006】一方、保持容量50の第1電極層51を構
成するためのシリコン膜30も、TFT10を構成する
ためのシリコン膜30と同様な強度でレーザー光が照射
され、多結晶シリコンに転移する。
On the other hand, the silicon film 30 for forming the first electrode layer 51 of the storage capacitor 50 is also irradiated with laser light at the same intensity as the silicon film 30 for forming the TFT 10, and is transferred to polycrystalline silicon. .

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来の
ように、移動度の高いTFT10を製造することを目的
に、シリコン膜30に微結晶化が起きる寸前の高い強度
でのレーザー光照射を行うと、保持容量50に耐電圧の
低下が生じ、液晶表示装置の信頼性が低下するという問
題点がある。その理由としては、シリコン膜30に高い
強度でのレーザー光照射を行うほど、シリコン膜30の
表面に粗れが発生し、それが耐電圧を低下させているも
のと考えられる。
However, as in the prior art, in order to manufacture a TFT 10 having a high mobility, the silicon film 30 is irradiated with a laser beam at a high intensity just before microcrystallization occurs. In addition, there is a problem that the withstand voltage is reduced in the storage capacitor 50 and the reliability of the liquid crystal display device is reduced. It is considered that the reason for this is that, as the silicon film 30 is irradiated with a laser beam with higher intensity, the surface of the silicon film 30 becomes rougher, which lowers the withstand voltage.

【0008】そこで、本発明の課題は、TFTの製造工
程を援用しながら保持容量を形成していくあたって、T
FTと保持容量の一方のみに、または両方に膜厚の異な
るシリコン酸化膜(SiO膜)を形成した後に最適な
条件でエネルギー光を照射することによって、移動度が
高いTFTと耐電圧の高い保持容量を形成することので
きるアクティブマトリクス基板、それを用いた液晶表示
装置、およびその製造方法を提供することにある。
Therefore, an object of the present invention is to form a storage capacitor with the aid of a TFT manufacturing process.
After forming a silicon oxide film (SiO 2 film) having a different film thickness on only one or both of the FT and the storage capacitor, by irradiating with energy light under optimum conditions, a TFT having high mobility and a high withstand voltage can be obtained. An object of the present invention is to provide an active matrix substrate on which a storage capacitor can be formed, a liquid crystal display device using the same, and a method for manufacturing the same.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記複数の走査線とデータ線
に接続される複数の薄膜トランジスタと、保持容量とを
有するアクティブマトリクス基板において、前記複数の
薄膜トランジスタのソース・ドレイン領域と、前記保持
容量の第1電極とは同一層の半導体層で形成されてな
り、前記薄膜トランジスタのソース・ドレイン領域上に
はシリコン酸化膜からなる第1キャップ層が配置されて
なることを特徴とする。その製造方法において、前記T
FTのソース・ドレイン領域および前記保持容量の第1
電極を構成すべき半導体膜を形成して、前記ソース・ド
レイン領域上に第1キャップ層を形成した後、前記半導
体膜に対してエネルギー光を照射していく際に、前記ソ
ース・ドレイン領域に形成したSiOキャップ層の厚
さを熱吸収層としての効果を示すように設定することに
よって、同一強度のエネルギー光を照射した場合に、前
記TFTを形成すべきソース・ドレイン領域には高い結
晶性が得られる微結晶化の起こるしきい値よりわずかに
弱いエネルギー光が照射され、前記保持容量を形成すべ
き第1電極には微結晶化の起こるしきい値より結晶化の
起こるしきい値に近い表面粗れが起きにくいエネルギー
光を照射されることができる。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention relates to a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, and a plurality of scanning lines and data lines. In an active matrix substrate having a plurality of thin film transistors to be connected and a storage capacitor, source / drain regions of the plurality of thin film transistors and a first electrode of the storage capacitor are formed of the same semiconductor layer, A first cap layer made of a silicon oxide film is disposed on the source / drain region of the thin film transistor. In the manufacturing method,
FT source / drain region and first of the storage capacitor
After forming a semiconductor film to form an electrode and forming a first cap layer on the source / drain region, when irradiating the semiconductor film with energy light, the source / drain region By setting the thickness of the formed SiO 2 cap layer so as to exhibit the effect as a heat absorbing layer, the source / drain region where the TFT is to be formed has a high crystallinity when irradiated with energy light of the same intensity. Energy light slightly weaker than the threshold value at which microcrystallization occurs to obtain the property is applied, and the first electrode on which the storage capacitor is to be formed has a threshold value at which crystallization occurs more than the threshold value at which microcrystallization occurs. It is possible to irradiate energy light that is unlikely to cause surface roughness.

【0010】この場合には、たとえば、前記半導体膜に
照射するエネルギー光として照射領域がY方向に延びた
レーザー光のラインビームを用い、このラインビームを
X方向に走査していく。
In this case, for example, a line beam of laser light whose irradiation area extends in the Y direction is used as energy light for irradiating the semiconductor film, and the line beam is scanned in the X direction.

【0011】前記TFTのソース・ドレイン領域および
前記保持容量の第1電極を構成すべき半導体膜に対して
エネルギー光を照射した後には、このTFTのソース・
ドレイン領域上の SiOキャップ層を取り除かず、
ゲート絶縁膜として使用することができる。
After the source / drain region of the TFT and the semiconductor film constituting the first electrode of the storage capacitor are irradiated with energy light, the source / drain region of the TFT is exposed to energy light.
Without removing the SiO 2 cap layer on the drain region,
It can be used as a gate insulating film.

【0012】前記SiOキャップ層をエネルギー光の
照射後にエッチングにより取り除き、新たにゲート絶縁
膜を形成してもかまわない。
The SiO 2 cap layer may be removed by etching after irradiation with energy light, and a new gate insulating film may be formed.

【0013】他方、本発明のアクティブマトリクス基板
は、複数の走査線と、前記複数の走査線に交差する複数
のデータ線と、前記複数の走査線とデータ線に接続され
る複数の薄膜トランジスタと、保持容量とを有するアク
ティブマトリクス基板において、前記複数の薄膜トラン
ジスタのソース・ドレイン領域と、前記保持容量の第1
電極とは同一層の半導体層で形成されてなり、前記第1
電極の上にはシリコン酸化膜からなる第2キャップ層が
配置されてなることを特徴とする。このような構成によ
れば、製造工程において、前記保持容量の第1電極上に
形成したSiOキャップ層の厚さをフィルター層とし
ての効果を示すように設定し、同一強度のエネルギー光
を照射すると、前記TFTを形成すべきソース・ドレイ
ン領域には高い結晶性が得られる微結晶化の起こるしき
い値よりわずかに弱いエネルギー光を照射されて結晶化
され、前記保持容量の第1電極には微結晶化の起こるし
きい値より結晶化の起こるしきい値に近い表面粗れが起
きにくいエネルギー光が照射されて結晶化されることが
できる。
On the other hand, the active matrix substrate of the present invention comprises a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a plurality of thin film transistors connected to the plurality of scanning lines and the data lines, In an active matrix substrate having a storage capacitor, a source / drain region of each of the plurality of thin film transistors and a first of the storage capacitor are provided.
The electrode is formed of the same semiconductor layer as the first layer.
A second cap layer made of a silicon oxide film is disposed on the electrode. According to such a configuration, in the manufacturing process, the thickness of the SiO 2 cap layer formed on the first electrode of the storage capacitor is set so as to exhibit an effect as a filter layer, and irradiation with energy light having the same intensity is performed. Then, the source / drain regions where the TFTs are to be formed are irradiated with energy light slightly weaker than a threshold value at which microcrystallization occurs to obtain high crystallinity, and are crystallized. Can be crystallized by irradiating with energy light that is less likely to cause surface roughness closer to the threshold at which crystallization occurs than the threshold at which microcrystallization occurs.

【0014】この場合には、たとえば、前記半導体膜に
照射するエネルギー光として照射領域がデータ線の延設
方向に延びたレーザー光のラインビームを用い、このラ
インビームを走査線の延設方向に走査していく。
In this case, for example, a line beam of laser light whose irradiation area extends in the direction in which the data line extends is used as the energy light for irradiating the semiconductor film, and this line beam is moved in the direction in which the scanning line extends. Scan.

【0015】前記TFTのソース・ドレイン領域および
前記保持容量の第1電極を構成すべき半導体膜に対して
エネルギー光を照射した後には、この保持容量領域上の
SiOキャップ層を取り除かず、保持容量の誘電体膜
として使用することができる。
After irradiating the source / drain region of the TFT and the semiconductor film constituting the first electrode of the storage capacitor with energy light, the SiO 2 cap layer on the storage capacitor region is not removed, and It can be used as a capacitor dielectric film.

【0016】他方、前記SiOキャップ層をエネルギ
ー光の照射後にエッチングにより取り除き、新たに保持
容量の誘電体膜を形成してもかまわない。
On the other hand, the SiO 2 cap layer may be removed by etching after the irradiation of energy light, and a dielectric film of a storage capacitor may be newly formed.

【0017】さらには、本発明は複数の走査線と、前記
複数の走査線に交差する複数のデータ線と、前記複数の
走査線とデータ線に接続される複数の薄膜トランジスタ
と、保持容量とを有するアクティブマトリクス基板にお
いて、前記薄膜トランジスタのソース・ドレイン領域と
前記保持容量の第1電極とは同一層の半導体層で形成さ
れてなり、前記ソース・ドレイン領域上にはシリコン酸
化膜からなる第1キャップ層が形成されてなり、前記第
1電極上にはシリコン酸化膜からなる第2キャップ層が
形成されてなり、前記第1キャップ層は第2キャップ層
より薄いことを特徴とする。
Further, the present invention provides a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a plurality of thin film transistors connected to the plurality of scanning lines and the data lines, and a storage capacitor. A source / drain region of the thin film transistor and a first electrode of the storage capacitor are formed of the same semiconductor layer, and a first cap made of a silicon oxide film is provided on the source / drain region. A second cap layer made of a silicon oxide film is formed on the first electrode, and the first cap layer is thinner than the second cap layer.

【0018】このような構成としたアクティブマトリク
ス基板の製造工程は、前記TFTのソース・ドレイン領
域および前記保持容量の第1電極を構成すべき半導体膜
を形成して、第1キャップ層及び第2キャップ層を形成
した後、該半導体膜に対してエネルギー光を照射してい
く工程を有し、前記第1キャップ層の厚さがソース・ド
レイン領域では熱吸収層としての効果を示すように、ま
た第2キャップ層はフィルター層としての効果を示すよ
うに、第1キャップ層の厚さが第2キャップ層の厚さよ
りも薄くなるよう設定することによって、同一強度のエ
ネルギー光を照射すると、前記TFTのソース・ドレイ
ン領域には高い結晶性が得られる微結晶化の起こるしき
い値よりわずかに弱いエネルギー光が照射されて結晶化
され、前記保持容量を形成すべき第1電極には微結晶化
の起こるしきい値より結晶化の起こるしきい値に近い表
面粗れが起きにくいエネルギー光が照射されて結晶化さ
れることができる。
In the manufacturing process of the active matrix substrate having such a structure, a semiconductor film to form a source / drain region of the TFT and a first electrode of the storage capacitor is formed, and a first cap layer and a second cap layer are formed. After forming the cap layer, the method has a step of irradiating the semiconductor film with energy light, so that the thickness of the first cap layer exhibits an effect as a heat absorbing layer in the source / drain regions. When the second cap layer is irradiated with energy light of the same intensity by setting the thickness of the first cap layer to be smaller than the thickness of the second cap layer so as to exhibit the effect as a filter layer, The source / drain region of the TFT is irradiated with energy light slightly weaker than a threshold value at which microcrystallization occurs to obtain high crystallinity, and is crystallized. The the first electrode to be formed can be surface hail is hardly causes energy light close to the threshold of occurrence of crystallization than the threshold of occurrence of micro-crystallization is crystallized by irradiation.

【0019】この場合には、たとえば、前記半導体膜に
照射するエネルギー光として照射領域がデータ線の延設
方向に延びたレーザー光のラインビームを用い、このラ
インビームを走査線の延設方向に走査していく。
In this case, for example, a line beam of laser light whose irradiation area extends in the direction in which the data line extends is used as the energy light for irradiating the semiconductor film, and this line beam is applied in the direction in which the scanning line extends. Scan.

【0020】前記TFTのソース・ドレイン領域および
前記保持容量の第1電極を構成すべき半導体膜に対して
エネルギー光を照射した後には、この SiOキャッ
プ層を取り除かず、それぞれゲート絶縁膜と保持容量の
誘電体膜として使用することができる。
After irradiating the source / drain region of the TFT and the semiconductor film constituting the first electrode of the storage capacitor with energy light, the SiO 2 cap layer is not removed, and the gate insulating film and the storage layer are not removed. It can be used as a capacitor dielectric film.

【0021】他方、前記SiOキャップ層をエネルギ
ー光の照射後にエッチングにより取り除き、新たにゲー
ト絶縁膜と保持容量の誘電体膜を形成してもかまわな
い。
On the other hand, the SiO 2 cap layer may be removed by etching after irradiation with energy light, and a gate insulating film and a dielectric film of a storage capacitor may be newly formed.

【0022】このように、本発明では、上記のいずれの
形態でも、TFTの形成領域と保持容量の形成領域に熱
吸収層としての働き、あるいはフィルター層としての働
きを示す SiOキャップ層を設けているため、半導
体膜にエネルギー光を照射していく際には、エネルギー
光の強度は絶えず一定であるにも関わらず、TFTの形
成領域(ソース・ドレイン領域)と保持容量の形成領域
(第1電極)のそれぞれに最適なエネルギー強度の光が
照射される。すなわち、TFTを形成するための半導体
膜については微結晶化の起こるしきい値よりわずかに弱
いエネルギー光を照射して半導体膜の結晶性を最大限に
まで高めることによって、高い移動度のTFTを製造す
ることができる。一方、保持容量の第1電極を形成する
ための半導体膜については微結晶化の起こるしきい値よ
り結晶化の起こるしきい値に近いエネルギー光を照射
し、半導体膜の結晶性をやや抑え気味にして表面が粗れ
るのを防止することによって、耐電圧の高い保持容量を
製造できる。
As described above, according to the present invention, in any of the above embodiments, the SiO 2 cap layer which functions as a heat absorbing layer or a filter layer is provided in the TFT forming region and the storage capacitor forming region. Therefore, when irradiating the semiconductor film with energy light, although the intensity of the energy light is constantly constant, the formation region of the TFT (source / drain region) and the formation region of the storage capacitor (the Each of the two electrodes (one electrode) is irradiated with light having an optimum energy intensity. That is, a semiconductor film for forming a TFT is irradiated with energy light slightly weaker than a threshold value at which microcrystallization occurs, thereby maximizing the crystallinity of the semiconductor film, thereby increasing the mobility of the TFT. Can be manufactured. On the other hand, the semiconductor film for forming the first electrode of the storage capacitor is irradiated with energy light closer to the threshold at which crystallization occurs than at the threshold at which microcrystallization occurs, and the crystallinity of the semiconductor film is slightly suppressed. By preventing the surface from being roughened, a storage capacitor having a high withstand voltage can be manufactured.

【0023】本発明では、上記のいずれの形態であって
も、前記第2電極はゲート電極と同一層で形成されてな
り、且つ前段のゲート線の一部、またはゲート線に並列
配置された容量線の一部のいずれかが用いられる。
According to the present invention, in any of the above embodiments, the second electrode is formed in the same layer as the gate electrode, and is disposed in parallel with a part of the preceding gate line or the gate line. Any one of the capacitance lines is used.

【0024】ここで、ラインビームを用いる場合には、
走査ピッチをラインビームの走査方向における幅寸法よ
りも狭くして、該ラインビームを同一の領域に対して重
畳しながら照射していくことが好ましい。
Here, when a line beam is used,
It is preferable that the scanning pitch is narrower than the width of the line beam in the scanning direction, and the line beam is irradiated while overlapping the same region.

【0025】このように構成したアクティブマトリクス
基板は、移動度が高くて、耐電圧の高い保持容量を有し
ているので、それを用いて液晶表示装置を製造した場合
には、表示の品位が高くて、かつ信頼性も高いという効
果が得られる。
The active matrix substrate thus configured has a high mobility and a high withstand voltage, and has a high holding capacity. Therefore, when a liquid crystal display device is manufactured using the same, the display quality is low. The effect of high reliability and high reliability can be obtained.

【0026】[0026]

【発明の実施の形態】本発明の各実施の形態を説明する
前に、各形態で共通なアクティブマトリクス基板の基本
的な構成、およびそれにTFTと保持容量とを同時に形
成していく基本的な工程を説明しておく。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing each embodiment of the present invention, a basic structure of an active matrix substrate common to each embodiment and a basic structure in which a TFT and a storage capacitor are formed simultaneously. The steps will be described.

【0027】[アクティブマトリクス基板の基本構成]
図1(A)は、液晶表示装置のアクティブマトリクス基
板の構成を模式的に示す説明図である。
[Basic Configuration of Active Matrix Substrate]
FIG. 1A is an explanatory diagram schematically illustrating a configuration of an active matrix substrate of a liquid crystal display device.

【0028】この図において、液晶表示装置1は、その
アクティブマトリクス基板2上に、X方向に延びる複数
の走査線4、およびこれらの走査線4と直交するY方向
に延びるデータ線3で区画形成された画素領域5を有
し、そこには、画素用のTFT10を介して画像信号が
入力される液晶セルの液晶容量6が構成されている。デ
ータ線3に対しては、シフトレジスタ71、レベルシフ
タ72、ビデオライン73、アナログスイッチ74を備
えるデータドライバ部7が構成され、走査線4に対して
は、シフトレジスタ81およびレベルシフタ82を備え
る走査ドライバ部8が構成されている。なお、画素領域
5には、前段の走査線4、またはこの走査線4と並列配
置される容量線(図示せず。)との間に保持容量50が
形成されている。この保持容量50は液晶容量6の保持
特性を向上させるためのものである。
In FIG. 1, the liquid crystal display device 1 is formed on an active matrix substrate 2 by a plurality of scanning lines 4 extending in the X direction and data lines 3 extending in the Y direction orthogonal to these scanning lines 4. A liquid crystal capacitor 6 of a liquid crystal cell to which an image signal is input via a pixel TFT 10 is formed. A data driver unit 7 including a shift register 71, a level shifter 72, a video line 73, and an analog switch 74 is configured for the data line 3, and a scan driver including a shift register 81 and a level shifter 82 is configured for the scanning line 4. The unit 8 is configured. In the pixel region 5, a storage capacitor 50 is formed between the preceding scanning line 4 or a capacitance line (not shown) arranged in parallel with the scanning line 4. This storage capacitor 50 is for improving the storage characteristics of the liquid crystal capacitor 6.

【0029】データドライバ部7や走査ドライバ部8で
は、図1(B)に2段のインバータを例示するように、
N型のTFTn1、n2と、P型のTFTp1、p2と
によって構成されたCMOS回路などが高密度に形成さ
れる。但し、アクティブマトリクス部9のTFT10
と、データドライバ部7のTFTn1、n2やP型のT
FTp1、p2とは、基本的な構造が同じであり、基本
的には同じ工程中で製造される。また、保持容量50
は、詳しくは後述するが、TFT10の製造工程を最大
限援用して製造される。
In the data driver section 7 and the scan driver section 8, as shown in FIG.
A CMOS circuit or the like constituted by N-type TFTs n1 and n2 and P-type TFTs p1 and p2 is formed at high density. However, the TFT 10 of the active matrix section 9
And the TFTs n1 and n2 of the data driver section 7 and the P-type TFTs.
FTp1 and p2 have the same basic structure and are basically manufactured in the same process. In addition, the storage capacity 50
Although the details will be described later, the TFT 10 is manufactured using the manufacturing process of the TFT 10 as much as possible.

【0030】アクティブマトリクス基板2としては、ア
クティブマトリクス部9だけが基板上に構成されたも
の、アクティブマトリクス部9と同じ基板上にデータド
ライバ部7が構成されたもの、アクティブマトリクス部
9と同じ基板上に走査ドライバ部8が構成されたもの、
アクティブマトリクス部9と同じ基板上にデータドライ
バ部7および走査ドライバ部8の双方が構成されたもの
がある。また、ドライバ内蔵型のアクティブマトリクス
基板2であっても、データドライバ部7に含まれるシフ
トレジスタ71、レベルシフタ72、ビデオライン7
3、アナログスイッチ74等の全てがアクティブマトリ
クス基板2上に構成された完全ドライバ内蔵タイプと、
それらの一部がアクティブマトリクス基板2上に構成さ
れた部分ドライバ内蔵タイプとがあるが、いずれに対し
ても本発明を適用できる。
The active matrix substrate 2 includes only the active matrix section 9 on the substrate, the same substrate on which the data driver section 7 is formed on the same substrate as the active matrix section 9, and the same substrate on which the active matrix section 9 is formed. The one on which the scanning driver unit 8 is configured,
In some cases, both the data driver section 7 and the scanning driver section 8 are formed on the same substrate as the active matrix section 9. Further, even if the active matrix substrate 2 has a built-in driver, the shift register 71, the level shifter 72, the video line 7
3. a complete driver built-in type in which all of the analog switches 74 and the like are configured on the active matrix substrate 2,
Although there is a partial driver built-in type in which a part of them is formed on the active matrix substrate 2, the present invention can be applied to any of them.

【0031】図2は、本形態のアクティブマトリクス基
板2において画素領域5が形成されているアクティブマ
トリクス部の一部を拡大して示す平面図であり、この図
では、シリコン膜30(半導体膜)および走査線4の形
成領域を分かりやすくするため、データ線や画素電極を
省略してある。
FIG. 2 is an enlarged plan view showing a part of the active matrix portion where the pixel region 5 is formed in the active matrix substrate 2 of the present embodiment. In this figure, a silicon film 30 (semiconductor film) is shown. In addition, in order to make the formation region of the scanning line 4 easy to understand, the data line and the pixel electrode are omitted.

【0032】図2において、本形態のアクティブマトリ
クス基板2では、X方向に延設された複数の走査線4、
および該走査線4に対して直交するY方向に延設された
複数のデータ線(図示せず。)によって区画された各画
素領域5には、データ線および走査線4に接続するTF
T10と、このTFT10に接続する画素電極(図示せ
ず。)とが形成されている。
In FIG. 2, the active matrix substrate 2 of the present embodiment has a plurality of scanning lines 4 extending in the X direction.
Each pixel region 5 partitioned by a plurality of data lines (not shown) extending in the Y direction orthogonal to the scanning lines 4 has a TF connected to the data lines and the scanning lines 4.
T10 and a pixel electrode (not shown) connected to the TFT 10 are formed.

【0033】また、各画素領域5には、TFT10のソ
ース領域11およびドレイン領域12と同一の層間に形
成されたシリコン膜からなる第1電極層51と、走査線
4から−Y方向に張り出した延設部分40からなる第2
電極層55との重なり部分によって保持容量50が形成
されている。
In each pixel region 5, a first electrode layer 51 made of a silicon film formed between the same layers as the source region 11 and the drain region 12 of the TFT 10 and the scanning line 4 project in the -Y direction. The second consisting of the extension part 40
The storage capacitor 50 is formed by the overlapping portion with the electrode layer 55.

【0034】図3は、アクティブマトリクス基板2の画
素領域5に形成されているTFT10および保持容量5
0を模式的に示す断面図である。
FIG. 3 shows the TFT 10 and the storage capacitor 5 formed in the pixel region 5 of the active matrix substrate 2.
FIG.

【0035】これらの図において、いずれの画素領域5
でも、TFT10は、基板20上において、データ線3
に対して層間絶縁膜16のコンタクトホール17を介し
て電気的接続するソース領域11、画素電極19に対し
て層間絶縁膜16のコンタクトホール18を介して電気
的接続するドレイン領域12、ドレイン領域12とソー
ス領域11との間にチャネルを形成するためのチャネル
領域13、およびチャネル領域13に対してゲート絶縁
膜14を介して対峙するゲート電極15から構成されて
いる。ゲート電極15は走査線4の一部として構成され
ている。なお、基板20の表面側には、SiO膜から
なる下地保護膜21が形成されている。
In these figures, any pixel region 5
However, the TFT 10 has the data line 3 on the substrate 20.
, A drain region 12 electrically connected to a pixel electrode 19 through a contact hole 18 in the interlayer insulating film 16, and a drain region 12. A channel region 13 for forming a channel between the semiconductor device and the source region 11, and a gate electrode 15 facing the channel region 13 via a gate insulating film 14. The gate electrode 15 is configured as a part of the scanning line 4. Note that a base protective film 21 made of a SiO 2 film is formed on the front surface side of the substrate 20.

【0036】また、保持容量50側では、TFT10の
能動層(ソース領域11、チャネル領域13、およびド
レイン領域12)を構成する半導体膜と同時形成された
半導体膜から形成されて、これらの領域と同一の層間に
位置する第1電極層51、この表面側にゲート絶縁膜1
4と同時形成されて、この絶縁膜と同一の層間に位置す
る誘電体膜54と、この表面側にゲート電極15や走査
線4と同時形成されて、これらの電極や配線と同一の層
間に位置する第2電極層55とが構成されている。
On the storage capacitor 50 side, a semiconductor film which is formed simultaneously with the semiconductor films constituting the active layers (the source region 11, the channel region 13, and the drain region 12) of the TFT 10 is formed. A first electrode layer 51 located between the same layers, and a gate insulating film 1
4 and a dielectric film 54 located at the same layer as the insulating film, and a gate electrode 15 and a scanning line 4 formed at the same time on the surface side between the dielectric layer 54 and the same layer as these electrodes and wiring. The located second electrode layer 55 is formed.

【0037】[アクティブマトリクス基板2の製造方法
の基本構成]図4を参照して、TFT10および保持容
量50の製造方法の基本的な工程を説明する。
[Basic Configuration of Manufacturing Method of Active Matrix Substrate 2] With reference to FIG. 4, basic steps of a manufacturing method of the TFT 10 and the storage capacitor 50 will be described.

【0038】(下地保護膜形成工程)図4(A)におい
て、まず、300mm角の無アルカリガラス板などから
なる基板20の表面に、ECR−PECVD法により2
50℃〜300℃の温度条件下で、下地保護膜21とな
る膜厚が200nmの SiO膜を形成する。 SiO
膜は、APCVD法でも形成でき、この場合には、基
板20の温度を250℃から450℃までの範囲に設定
した状態で、モノシラン及び酸素を原料ガスとして S
iO膜を形成する。
(Base Protective Film Forming Step) In FIG. 4A, first, a surface of a substrate 20 made of a 300 mm square non-alkali glass plate or the like is formed on the surface of the substrate 20 by ECR-PECVD.
Under a temperature condition of 50 ° C. to 300 ° C., a 200 nm-thick SiO 2 film to be the underlying protective film 21 is formed. SiO
The two films can also be formed by the APCVD method. In this case, the temperature of the substrate 20 is set in the range of 250 ° C. to 450 ° C., and monosilane and oxygen are used as source gases.
An iO 2 film is formed.

【0039】(半導体膜堆積工程)次に、下地保護膜2
1の表面に真性のシリコン膜30(半導体膜)を50n
m程度堆積する。本例では、高真空型LPCVD装置を
用いて、原料ガスであるジシランを200SCCM流し
ながら、425℃の堆積温度でアモルファスのシリコン
膜30を堆積する。なお、シリコン膜30の形成にあた
っては、PECVD法やスパッタ法を用いてもよく、こ
れらの方法によれば、その成膜温度を室温から350℃
までの範囲に設定することができる。
(Semiconductor Film Deposition Step) Next, the underlying protective film 2
50 n of intrinsic silicon film 30 (semiconductor film)
about m. In this example, the amorphous silicon film 30 is deposited at a deposition temperature of 425 ° C. using a high-vacuum LPCVD apparatus while flowing disilane as a source gas at 200 SCCM. In forming the silicon film 30, a PECVD method or a sputtering method may be used.
Can be set in the range up to.

【0040】本発明では、この半導体膜堆積工程に引き
続いて SiOキャップ層45の形成を行ない、さら
にはこのSiOキャップ層45をTFT10の形成領
域TAもしくは保持容量50の形成領域CAのみに、あ
るいは両形成領域で膜厚に差をつけて残すため、パター
ニングを行なう必要がある。この詳細な説明については
実施の形態毎に後述する。
[0040] In the present invention performs the formation of the SiO 2 cap layer 45 subsequent to the semiconductor film deposition steps, further the SiO 2 cap layer 45 only in the formation area CA of the forming area TA or storage capacitor 50 of the TFT 10, Alternatively, it is necessary to perform patterning in order to leave a difference in the film thickness in both the formation regions. This detailed description will be described later for each embodiment.

【0041】(レーザー溶融結晶化法によるアニール工
程)次に、図4(B)に示すようにアモルファスのシリ
コン膜30にレーザー光を直接または SiOキャッ
プ層(図示せず。)を介して照射を行ないアモルファス
のシリコン膜30を多結晶シリコンに改質する。本例で
は、たとえば、クリプトン・フッ素(KrF)のエキシ
マ・レーザー(波長が248nm)を照射する。この工
程において、レーザー照射は、基板20を室温(25
℃)とし、真空雰囲気中または不活性ガス雰囲気中、さ
らには大気中で行なう。
(Annealing Step by Laser Melt Crystallization) Next, as shown in FIG. 4B, the amorphous silicon film 30 is irradiated with laser light directly or via a SiO 2 cap layer (not shown). Is performed to modify the amorphous silicon film 30 into polycrystalline silicon. In this example, for example, an excimer laser (wavelength: 248 nm) of krypton / fluorine (KrF) is irradiated. In this step, the laser irradiation is performed to bring the substrate 20 to room temperature (25
C.), in a vacuum atmosphere or an inert gas atmosphere, and further in the air.

【0042】なお、アニール工程を行うにあたっては、
上記の例では基板20に形成されたシリコン膜30の全
面にレーザー光を照射したが、TFT10の形成領域T
Aおよび保持容量50の形成領域CAだけに選択的にレ
ーザー照射を行い、レーザーアニール時間を短縮しても
よい。
In performing the annealing step,
In the above example, the entire surface of the silicon film 30 formed on the substrate 20 was irradiated with the laser light.
The laser irradiation may be selectively performed only on the region A where the capacitor A and the storage capacitor 50 are formed to shorten the laser annealing time.

【0043】(シリコン膜のパターニング工程)次に、
図4(C)に示すように、アニール工程を行なったシリ
コン膜30を、フォトリソグラフィ技術を用いてパター
ニングを行い、TFT10の形成領域TA、および保持
容量50の形成領域CAに島状のシリコン膜30をそれ
ぞれ形成する。なお、前記のアニール工程を、シリコン
膜30と SiOキャップ層45をまとめてパターニ
ングしてから行なってもよい。
(Silicon film patterning step)
As shown in FIG. 4C, the silicon film 30 that has been subjected to the annealing process is patterned by using a photolithography technique, and an island-shaped silicon film is formed in the formation region TA of the TFT 10 and the formation region CA of the storage capacitor 50. 30 are formed. The annealing step may be performed after the silicon film 30 and the SiO 2 cap layer 45 are collectively patterned.

【0044】(ゲート絶縁膜の形成工程)次に、図4
(D)に示すように、ECR−PECVD法により25
0℃〜300℃の温度条件下で、シリコン膜30に対し
て SiO膜からなるゲート酸化膜14および誘電体
膜54を形成する。
(Step of Forming Gate Insulating Film) Next, FIG.
As shown in (D), 25 by ECR-PECVD method.
Under a temperature condition of 0 ° C. to 300 ° C., a gate oxide film 14 made of a SiO 2 film and a dielectric film 54 are formed on the silicon film 30.

【0045】(保持容量50の第1電極層51の形成工
程)次に、TFT10の形成領域TAの側のシリコン膜
30をレジストマスク33で覆い、この状態で保持容量
50の形成領域CAのシリコン膜30に対して高濃度の
不純物を導入してそれを導電化し、第1電極層51とす
る。
(Step of Forming First Electrode Layer 51 of Storage Capacitor 50) Next, the silicon film 30 on the side of the formation area TA of the TFT 10 is covered with a resist mask 33, and in this state, the silicon film 30 of the formation area CA of the storage capacitor 50 is covered. A high-concentration impurity is introduced into the film 30 to make it conductive, thereby forming a first electrode layer 51.

【0046】(ゲート電極形成工程)次に、ゲート酸化
膜14の表面側に膜厚が600nmのタンタル薄膜をス
パッタ法により形成した後、図4(E)に示すように、
それをフォトリソグラフィ技術を用いてパターニング
し、ゲート電極15および第2電極層55を形成する。
本例では、タンタル薄膜を形成する際に、基板温度を1
80℃に設定し、スパッタガスとして窒素ガスを6.7
%含むアルゴンガスを用いる。このように形成したタン
タル薄膜は、結晶構造がα構造であり、その比抵抗が小
さい。
(Gate Electrode Forming Step) Next, a tantalum thin film having a thickness of 600 nm is formed on the surface side of the gate oxide film 14 by a sputtering method, and as shown in FIG.
It is patterned using a photolithography technique to form a gate electrode 15 and a second electrode layer 55.
In this example, when forming a tantalum thin film, the substrate temperature is set to 1
The temperature was set to 80 ° C., and 6.7 nitrogen gas was used as a sputtering gas.
% Argon gas is used. The tantalum thin film thus formed has an α-structure crystal structure and low specific resistance.

【0047】(不純物導入工程)次に、バケット型質量
非分離型のイオン注入装置(イオンドーピング装置)を
用いて、ゲート電極15をマスクとしてTFT10の形
成領域TAの側のシリコン膜30に不純物イオンを打ち
込む。Nチャネル型のTFTを形成する場合には、原料
ガスとして、水素ガスで濃度が5%となるように希釈し
たホスフィンなどを用いる。その結果、ゲート電極15
に対してセルフアライン的にソース領域11およびドレ
イン領域12が形成される。このとき、シリコン膜30
のうち、不純物イオンが打ち込まれなかった部分がチャ
ネル領域13となる。
(Implantation Step of Impurity) Next, using a bucket type mass non-separation type ion implantation apparatus (ion doping apparatus), impurity ions are implanted into the silicon film 30 on the formation region TA side of the TFT 10 using the gate electrode 15 as a mask. Type. When an N-channel TFT is formed, phosphine or the like diluted with hydrogen gas to a concentration of 5% is used as a source gas. As a result, the gate electrode 15
A source region 11 and a drain region 12 are formed in a self-aligned manner. At this time, the silicon film 30
Of these, the portion where the impurity ions are not implanted becomes the channel region 13.

【0048】なお、Pチャネル型のTFTを形成する場
合には、原料ガスとして、水素ガスで濃度が5%となる
ように希釈したジボランなどを用いる。
When a P-channel TFT is formed, diborane or the like diluted with hydrogen gas to a concentration of 5% is used as a source gas.

【0049】(層間絶縁膜の形成工程)次に、図4
(F)に示すように、PECVD法により250℃〜3
00℃の温度条件下で、層間絶縁膜16としての膜厚が
50nmの SiO膜を形成する。このときの原料ガ
スは、TEOSと酸素とである。基板温度は、250℃
〜300℃である。
(Step of Forming Interlayer Insulating Film) Next, FIG.
(F) As shown in FIG.
Under a temperature condition of 00 ° C., an SiO 2 film having a thickness of 50 nm as the interlayer insulating film 16 is formed. The source gases at this time are TEOS and oxygen. Substrate temperature is 250 ° C
300300 ° C.

【0050】(活性化工程)次に、水素を3%含んだア
ルゴンガス雰囲気下で300℃、1時間の熱処理を行な
い、注入したリンイオンの活性化と、層間絶縁膜16の
改質とを行なう。
(Activation Step) Next, heat treatment is performed at 300 ° C. for 1 hour in an argon gas atmosphere containing 3% of hydrogen to activate the implanted phosphorus ions and to modify the interlayer insulating film 16. .

【0051】(配線工程)次に、層間絶縁膜16にコン
タクトホール17、18を形成する。しかる後に、コン
タクトホール17、18を介して、図2に示すように、
ソース電極(データ線3)をソース領域11に電気的に
接続し、ドレイン電極(画素電極19)をドレイン領域
12に電気的に接続し、TFT10を形成する。
(Wiring Step) Next, contact holes 17 and 18 are formed in the interlayer insulating film 16. Thereafter, as shown in FIG. 2 through the contact holes 17 and 18,
The TFT 10 is formed by electrically connecting the source electrode (data line 3) to the source region 11 and electrically connecting the drain electrode (pixel electrode 19) to the drain region 12.

【0052】なお、上記の製造方法は、TFT10をセ
ルフアライン構造として製造する例であったが、TFT
10をLDD構造あるいはオフセットゲート構造で製造
する場合でも本発明を適用できる。この場合の構造や製
造方法についての説明を省略するが、レジストマスクや
サイドウォールを利用して、ソース・ドレイン領域のう
ち、ゲート電極15の端部に対峙する部分には低濃度ソ
ース・ドレイン領域(LDD領域)、あるいはオフセッ
ト領域を形成する。
The above manufacturing method is an example of manufacturing the TFT 10 in a self-aligned structure.
The present invention can also be applied to a case where 10 is manufactured with an LDD structure or an offset gate structure. Although a description of the structure and the manufacturing method in this case is omitted, a low concentration source / drain region is formed in a portion of the source / drain region facing the end of the gate electrode 15 using a resist mask or a sidewall. (LDD region) or an offset region is formed.

【0053】[レーザー照射時のエネルギー強度と膜
質]本発明の実施の形態を説明する前に、図4(C)を
参照して説明したアニール工程において、基本となるア
モルファスのシリコン膜30に照射したレーザー光のエ
ネルギー密度(エネルギー強度)と、レーザー照射後の
膜質との関係を、図5ないし図7を参照して説明してお
く。
[Energy intensity and film quality at the time of laser irradiation] Before describing the embodiment of the present invention, the basic amorphous silicon film 30 is irradiated in the annealing step described with reference to FIG. The relationship between the energy density (energy intensity) of the laser beam and the film quality after laser irradiation will be described with reference to FIGS.

【0054】本発明のいずれの形態でも、後述するよう
に、アモルファスのシリコン膜をレーザー溶融結晶化法
により多結晶化させるが、このレーザー溶融結晶化法で
は、図5に示すように、エネルギー密度Eを増加させて
いくと、「▲」および一点鎖線L1で示すEc以上でシ
リコン膜に溶融凝固が起きて多結晶化する。ここで、エ
ネルギー密度Eを増加させるほど、その多結晶化が進む
が、エネルギー密度Eが「□」および点線L2で示すE
aを越えるとシリコン膜は微結晶化し、移動度の低下が
起きてしまう。また、シリコン膜の膜厚が薄い場合に
は、エネルギー密度EがEaを越えなくても、エネルギ
ー密度Eが「○」および二点鎖線L3で示すEbを越え
ると、アモルファスシリコン膜に戻ってしまう。なお、
エネルギー密度Eが「□」および実線L4で示すEdを
越えると、シリコン膜は蒸発してしまう。
In any of the embodiments of the present invention, as described later, an amorphous silicon film is polycrystallized by a laser melting crystallization method. In this laser melting crystallization method, as shown in FIG. As E is increased, the silicon film is melt-solidified and polycrystallized at Ec or more indicated by “▲” and the dashed line L1. Here, as the energy density E increases, the polycrystallization progresses. However, when the energy density E is “□” and E is indicated by a dotted line L2.
If it exceeds a, the silicon film will be microcrystallized, and the mobility will decrease. When the thickness of the silicon film is small, even if the energy density E does not exceed Ea, when the energy density E exceeds "E" and Eb indicated by the two-dot chain line L3, the film returns to the amorphous silicon film. . In addition,
When the energy density E exceeds Ed shown by “□” and the solid line L4, the silicon film is evaporated.

【0055】また、パルス発振レーザー光のエネルギー
密度Eを変えたときのシリコン膜の結晶性を図6に
「○」および実線L13で示す。図6の縦軸は、ラマン
ピークの半値幅であるから、その値が小さいほど、結晶
性が高いことを表す。これらの結果を比較してわかるよ
うに、レーザー溶融結晶化では、エネルギー密度Eの最
高値を上限値Eaにかなり近い値に設定すれば、その結
晶性を高めることができる。なお、ラマンピークの半値
幅が上限値Eaをわずかに越えた付近で跳ね上がってい
るのは、シリコン膜に微結晶化が起きているためであ
る。
Further, the crystallinity of the silicon film when the energy density E of the pulsed laser light is changed is indicated by “○” and a solid line L13 in FIG. Since the vertical axis in FIG. 6 is the half width of the Raman peak, the smaller the value, the higher the crystallinity. As can be seen from a comparison of these results, in the laser melting crystallization, the crystallinity can be enhanced by setting the maximum value of the energy density E to a value considerably close to the upper limit value Ea. The reason why the half-width of the Raman peak jumps slightly above the upper limit Ea is that the silicon film is microcrystallized.

【0056】同じく、エネルギー密度Eを変化させたと
きのシリコン膜表面の粗さを、図7に「○」および実線
L23で示す。ここで、図7の縦軸は、測定領域内の平
均面における最大値と最小値の差であるから、その値が
大きいほど、表面が粗れていることを表す。これらの結
果を比較してわかるように、エネルギー密度を高めるほ
ど、シリコン膜の表面に粗れが発生する。そして、微結
晶化を起こすと、表面の粗れはおさまるが、シリコン膜
は一度、完全溶融しており、その間に一部、蒸発したシ
リコンがアニール装置の光学部品に悪影響を及ぼす。
Similarly, the roughness of the silicon film surface when the energy density E is changed is indicated by “で” and a solid line L23 in FIG. Here, the vertical axis in FIG. 7 is the difference between the maximum value and the minimum value on the average plane in the measurement area, and the larger the value, the more rough the surface. As can be seen by comparing these results, as the energy density increases, the surface of the silicon film becomes rougher. Then, when microcrystallization occurs, the surface roughness is reduced, but the silicon film is completely melted once, and during that time, partly evaporated silicon adversely affects the optical components of the annealing apparatus.

【0057】ここで、アモルファスのシリコン膜からT
FT10および保持容量50(図3および図4を参
照。)を形成するには、TFT10の方では、シリコン
膜30の表面に粗れが発生しても、結晶性を可能な限り
高め、高い移動度を得たい。これに対して、保持容量5
0の方では、結晶性が多少低くても、表面の粗れを抑え
て、高い耐電圧を得たい。しかるに、図2に示したレイ
アウトでは、TFT10の形成領域TAと保持容量50
の形成領域CAがX方向およびY方向のいずれの方向に
おいても重なっているため、各領域毎にレーザー光照射
時のエネルギー強度を変えることができない。よしんば
レイアウトの変更を行なって、TFT10の形成領域T
Aと保持容量50の形成領域CAをX方向およびY方向
の両方向において重ならないようにしたとすれば、各領
域に合わせてレーザー発振器の出力を変化させる、また
は出力を一定としてアッテネーター(減衰器)を変化さ
せる必要が生じる。TFTの画素ピッチは50μm程度
であるのに対して、レーザー光LBの送りピッチは10
μm程度であり、レーザー発振器、アッテネーターのい
ずれかを変調するとしても5ショット程度で行なう必要
があり難しい。
Here, T is converted from the amorphous silicon film.
In order to form the FT 10 and the storage capacitor 50 (see FIGS. 3 and 4), even if the surface of the silicon film 30 is roughened, the TFT 10 has as high a crystallinity as possible and has a high mobility. I want to get a degree. On the other hand, the storage capacity 5
In the case of 0, it is desired to obtain a high withstand voltage by suppressing the surface roughness even if the crystallinity is somewhat low. However, in the layout shown in FIG.
Since the formation area CA overlaps in both the X direction and the Y direction, the energy intensity at the time of laser beam irradiation cannot be changed for each area. By changing the layout, the area T where the TFT 10 is formed is changed.
If it is assumed that the area A and the formation area CA of the storage capacitor 50 do not overlap in both the X direction and the Y direction, the output of the laser oscillator is changed according to each area, or the output is kept constant, and an attenuator (attenuator) is used. Needs to be changed. The pixel pitch of the TFT is about 50 μm, while the feed pitch of the laser beam LB is 10 μm.
It is about μm, and even if any one of the laser oscillator and the attenuator is modulated, it is necessary to perform it in about five shots, which is difficult.

【0058】そこで、本発明では、以下に各形態を説明
するように、TFT10の形成領域TAと保持容量50
の形成領域CAの一方、または両方に膜厚の異なった
SiOキャップ層45を設けて各領域に到達するレー
ザー光の強度を制御することよって、各領域毎に最適な
エネルギー強度でレーザー光を照射できるようにしてあ
る。
Therefore, in the present invention, as will be described below, the formation area TA of the TFT 10 and the storage capacitor 50 are explained.
In one or both of the formation regions CA having different film thicknesses.
By providing the SiO 2 cap layer 45 and controlling the intensity of the laser beam reaching each region, the laser beam can be irradiated with the optimum energy intensity for each region.

【0059】[実施の形態1]図8(A)は、図4
(A)に示した基板20の表面に下地保護膜21を形成
後、半導体膜30を形成した後に、さらにキャップ層4
5となる SiO膜を形成した断面図である。
[Embodiment 1] FIG.
(A) After forming the base protective film 21 on the surface of the substrate 20 and forming the semiconductor film 30, the cap layer 4 is further formed.
5 to become SiO 2 film is a cross-sectional view of forming a.

【0060】この SiOキャップ層45を形成する
にあたっては、ECR−PECVD法により250℃〜
300℃の温度条件下で SiO膜を形成する。この
場合の SiO膜も、APCVD法でも形成でき、そ
の場合には、基板20の温度を250℃から450℃ま
での範囲に設定した状態で、モノシラン及び酸素を原料
ガスとして SiO膜を形成する。
In forming the SiO 2 cap layer 45, the temperature is set at 250 ° C. or lower by ECR-PECVD.
An SiO 2 film is formed at a temperature of 300 ° C. SiO 2 film in this case, can also be formed by APCVD method, in which case, the SiO 2 film is formed the temperature of the substrate 20 in a state set in a range of up to 450 ° C. from 250 ° C., monosilane and oxygen as material gas I do.

【0061】この SiO膜の厚さに応じて、次のレ
ーザー溶融結晶化法によるアニール工程において照射さ
れるレーザー光の実効強度が異なり得られる多結晶シリ
コン膜の結晶性が異なるため、適切な膜厚を設定する必
要がある。
Depending on the thickness of the SiO 2 film, the effective intensity of the laser beam irradiated in the annealing step by the next laser melt crystallization method differs, and the obtained polycrystalline silicon film has different crystallinity. It is necessary to set the film thickness.

【0062】図9には下地保護膜21を有し、厚さを5
0nmとした真性シリコン膜30の上に SiOキャ
ップ層45の厚さを0〜150nm形成した基板20
に、レーザー光のエネルギー密度を変えてレーザー光の
照射を行なった際の、エネルギー密度とレーザー照射後
の膜質の関係を示す。
FIG. 9 shows a base protective film 21 having a thickness of 5
The substrate 20 in which the thickness of the SiO 2 cap layer 45 is 0 to 150 nm on the intrinsic silicon film 30 having a thickness of 0 nm
FIG. 6 shows the relationship between the energy density and the film quality after laser irradiation when laser light irradiation is performed while changing the energy density of laser light.

【0063】ここでは SiOキャップ層45をTF
T10の形成領域TAの上にのみ残し、それ以外の部分
は取り除くためにフォトリソグラフィ技術を用いてパタ
ーニングを行なう場合の断面図、図8(B−1)につい
て述べる。
Here, the SiO 2 cap layer 45 is made of TF
A description will be given of a cross-sectional view in the case where patterning is performed by using a photolithography technique in order to leave only on the formation region TA of T10 and remove the other portions, with reference to FIG.

【0064】図9において、「▲」と実線L5で示した
結晶化が起こるしきい値であるエネルギー密度は、 S
iOキャップ層45を熱吸収層として働く70nm未
満形成することによって SiOキャップ層45を形
成しない場合に比べて低下する。これは、エキシマレー
ザーの波長(ここではKrF:波長は248nm)に対
する反射率が、シリコン膜と比べて SiO膜の方が
小さいため、 SiOキャップ層45を形成すること
によって、レーザー光がシリコン膜に入射しやすくなる
ためである。本来なら SiO膜は入射するレーザー
光の波長に対して吸収はないはずであるから、いくら
SiO膜を厚くしても反射率を小さくするという効果
については変わらないはずであるが、実際には図9に示
した通り結晶化の進み具合は SiO膜の膜厚に大き
く依存する。これはシリコン膜と SiO膜両者の和
が入射するレーザー光の波長に対して半分以下と薄いた
め、SiO膜の厚さに応じてレーザー光波のシリコン
膜に対する進入具合が異なり、光の吸収量が変化するか
らである。これに従い、「□」と実線L6で示した微結
晶化が起こるしきい値であるエネルギー密度、「△」と
実線L7で示したアブレーションが起こるしきい値であ
るエネルギー密度もそれぞれ低くなるが、特にSiO
膜厚の効果的な条件は50nmである。
In FIG. 9, the energy density, which is the threshold at which crystallization occurs as indicated by “▲” and the solid line L5, is S
By forming the iO 2 cap layer 45 to serve as a heat absorbing layer and having a thickness of less than 70 nm, the value is lower than when the SiO 2 cap layer 45 is not formed. This excimer laser wavelength (here KrF: wavelength 248 nm) for reflectance to is the smaller of the SiO 2 film as compared with the silicon film, by forming the SiO 2 cap layer 45, the laser beam is silicon This is because it is easy to enter the film. Originally, the SiO 2 film should not absorb the wavelength of the incident laser light,
Although it should not change for the effect of reducing the reflectance by increasing the thickness of the SiO 2 film, in fact, progress of as crystallization shown in FIG. 9 depends largely on the thickness of the SiO 2 film. This is because the sum of the silicon film and the SiO 2 film is as thin as half or less of the wavelength of the incident laser light, so that the degree of penetration of the laser light wave into the silicon film varies depending on the thickness of the SiO 2 film, and light absorption This is because the amount changes. Accordingly, the energy density, which is the threshold for microcrystallization, indicated by "□" and the solid line L6, and the energy density, which is the threshold for ablation indicated by "△" and the solid line L7, are also low. Especially SiO 2
The effective condition of the film thickness is 50 nm.

【0065】そこで、TFT10の形成領域TAの上に
形成する SiOキャップ層45の厚さを50nmと
して、TFT10の形成領域TAのアモルファスのシリ
コン膜30において高い結晶性が得られるよう、レーザ
ー光のエネルギー密度を微結晶化の起こるしきい値であ
るエネルギー密度のわずかに下となるETA1とするこ
とによって、高い移動度のTFT10を製造することが
できる。
Then, the thickness of the SiO 2 cap layer 45 formed on the formation region TA of the TFT 10 is set to 50 nm, and the laser light is applied so that the amorphous silicon film 30 in the formation region TA of the TFT 10 has high crystallinity. By setting the energy density to ETA1 which is slightly lower than the energy density which is a threshold value at which microcrystallization occurs, a TFT 10 having high mobility can be manufactured.

【0066】一方、 SiOキャップ層45のないエ
リアにおいては、このECA1=ETA1なるレーザー
光のエネルギー密度は、微結晶化の起こるしきい値であ
るエネルギー密度より結晶化の起こるしきい値に近く、
結晶性は抑えられているが、表面が粗れるのを防止する
ことによって、耐電圧の高い保持容量50を製造でき
る。それ故、本形態に係るアクティブマトリクス基板2
は、移動度が高いTFT10と、耐電圧の高い保持容量
50とが構成されているので、それを用いて液晶表示装
置1を製造した場合には表示の品位が高く、かつ、信頼
性も高い。
On the other hand, in the area where the SiO 2 cap layer 45 is not provided, the energy density of the laser beam in which ECA1 = ETA1 is closer to the threshold at which crystallization occurs than the energy density at which microcrystallization occurs. ,
Although the crystallinity is suppressed, the storage capacitor 50 having high withstand voltage can be manufactured by preventing the surface from being roughened. Therefore, the active matrix substrate 2 according to the present embodiment
Since the liquid crystal display device 1 is manufactured by using the TFT 10 having high mobility and the storage capacitor 50 having high withstand voltage, the display quality is high and the reliability is high. .

【0067】またこのようなプロセスを経た後、TFT
10の形成領域TAの上に残されたSiOキャップ層
45については、ゲート絶縁膜の一部として利用するこ
とも可能であるし、次工程のゲート絶縁膜の形成を行な
う前にウエットプロセスによるエッチングによって取り
除き、あらためてゲート絶縁膜を形成しても構わない。
After going through such a process, the TFT
The SiO 2 cap layer 45 left on the formation region TA of the substrate 10 can be used as a part of the gate insulating film, or by a wet process before forming the gate insulating film in the next step. The gate insulating film may be removed by etching and a new gate insulating film may be formed.

【0068】[実施の形態2]同様に図8(A)は、図
4(A)に示した基板20の表面に下地保護膜21を形
成後、半導体膜30を形成した後に、さらにキャップ層
45となる SiO膜を形成した断面図であり、その
SiO膜の形成方法については実施の形態1と同様で
あるため省略する。
[Embodiment 2] Similarly, FIG. 8A shows that after forming a base protective film 21 and a semiconductor film 30 on the surface of the substrate 20 shown in FIG. 45 is a cross-sectional view in which a SiO 2 film having a thickness of 45 is formed.
The method of forming the SiO 2 film is the same as that of the first embodiment, and thus the description is omitted.

【0069】ここでは SiOキャップ層45を保持
容量50の形成領域CAの上にのみ残し、それ以外の部
分は取り除くためにフォトリソグラフィ技術を用いてパ
ターニングを行なう場合の断面図、図8(B−2)につ
いて述べる。
FIG. 8B is a cross-sectional view showing a case where patterning is performed using photolithography to leave the SiO 2 cap layer 45 only on the formation area CA of the storage capacitor 50 and to remove other portions. -2) will be described.

【0070】図9において、「▲」と実線L5で示す結
晶化が起こるしきい値であるエネルギー密度は、 Si
キャップ層45をフィルター層として働く70nm
以上形成することによって SiOキャップ層45を
形成しない場合に比べて上昇する。これは、 SiO
膜の厚さが70nm以上であると、入射するレーザー光
の波長(ここではKrF:波長は248nm)のシリコ
ン膜に対する進入が著しく低下しするためであり、その
結果光の吸収が低下するからである。よってSiO
ャップ層45を形成することによって、結晶化にはより
多量のレーザー光が必要となり、シリコン膜の溶融が抑
えられる。これに従い、「□」と実線L6で示した微結
晶化が起こるしきい値であるエネルギー密度、「△」と
実線L7で示したアブレーションが起こるしきい値であ
るエネルギー密度もそれぞれ高くなる。
In FIG. 9, the energy density, which is the threshold at which crystallization occurs as indicated by “▲” and the solid line L5, is Si
70 nm serving as an O 2 cap layer 45 as a filter layer
With the above-described formation, the temperature increases as compared with the case where the SiO 2 cap layer 45 is not formed. This is SiO 2
When the thickness of the film is 70 nm or more, the penetration of the wavelength of the incident laser light (here, KrF: the wavelength is 248 nm) into the silicon film is significantly reduced, and as a result, light absorption is reduced. is there. Therefore, by forming the SiO 2 cap layer 45, a larger amount of laser light is required for crystallization, and the melting of the silicon film is suppressed. Accordingly, the energy density, which is the threshold for microcrystallization, indicated by “□” and solid line L6, and the energy density, which is the threshold for ablation indicated by “Δ” and solid line L7, also increase.

【0071】そこで、保持容量50の形成領域CAの上
に形成する SiOキャップ層45の厚さを110n
mとする一方、TFT10の形成領域TAのアモルファ
スのシリコン膜30において高い結晶性が得られるよ
う、レーザー光のエネルギー密度を微結晶化の起こるし
きい値であるエネルギー密度のわずかに下となるETA
2とすることによって、高い移動度のTFT10を製造
することができる。
Therefore, the thickness of the SiO 2 cap layer 45 formed on the formation area CA of the storage capacitor 50 is set to 110 n.
On the other hand, in order to obtain high crystallinity in the amorphous silicon film 30 in the formation area TA of the TFT 10, the energy density of the laser beam is slightly lower than the energy density which is the threshold value at which microcrystallization occurs.
By setting to 2, the TFT 10 with high mobility can be manufactured.

【0072】この場合、 SiOキャップ層45があ
る保持容量50の形成領域CAにおいては、このECA
2=ETA2なるレーザー光のエネルギー密度は、微結
晶化の起こるしきい値であるエネルギー密度より結晶化
の起こるしきい値に近く、結晶性は抑えられているが、
表面が粗れるのを防止することによって、耐電圧の高い
保持容量50を製造できる。それ故、本形態に係るアク
ティブマトリクス基板2は、移動度が高いTFT10
と、耐電圧の高い保持容量50とが構成されているの
で、それを用いて液晶表示装置1を製造した場合には表
示の品位が高く、かつ、信頼性も高い。
In this case, in the formation area CA of the storage capacitor 50 where the SiO 2 cap layer 45 is located, this ECA
The energy density of the laser light of 2 = ETA2 is closer to the threshold at which crystallization occurs than the energy density at which microcrystallization occurs, and the crystallinity is suppressed.
By preventing the surface from being roughened, the storage capacitor 50 with high withstand voltage can be manufactured. Therefore, the active matrix substrate 2 according to the present embodiment includes the TFT 10 having a high mobility.
And the storage capacitor 50 having a high withstand voltage, so that when the liquid crystal display device 1 is manufactured using the same, the display quality is high and the reliability is high.

【0073】またこのようなプロセスを経た後、保持容
量50の形成領域CAの上に残された SiOキャッ
プ層45については、保持容量の誘電体膜の一部として
利用することも可能であるし、次工程のゲート絶縁膜の
形成を行なう前にウエットプロセスによるエッチングに
よって取り除き、あらためてゲート絶縁膜を形成し保持
容量の誘電体膜として使用しても構わない。
After such a process, the SiO 2 cap layer 45 left on the formation area CA of the storage capacitor 50 can be used as a part of the dielectric film of the storage capacitor. However, before forming the gate insulating film in the next step, it may be removed by etching by a wet process, and a gate insulating film may be formed again and used as a dielectric film of the storage capacitor.

【0074】[その他の実施の形態]なお、上記のよう
にTFT10の形成領域TAまたは保持容量50の形成
領域CAの一方のみに SiOキャップ層45を残す
のではなく、両方に残すことも可能である。図8(B−
3)に示すように、より厚い SiOキャップ層膜厚
を要する保持容量50の形成領域CAに合わせて Si
膜を75nm形成した後、エッチングを用いてTF
T10の形成領域TA上の SiO膜を50nmまで
加工する。そこで図9においてFT10の形成領域TA
のアモルファスのシリコン膜30において高い結晶性が
得られるよう、レーザー光のエネルギー密度を微結晶化
の起こるしきい値であるエネルギー密度のわずかに下と
なるETA3とすることによって、高い移動度のTFT
10を製造することができる。
[Other Embodiments] As described above, the SiO 2 cap layer 45 can be left not only in one of the formation area TA of the TFT 10 or the formation area CA of the storage capacitor 50 but also in both of them. It is. FIG. 8 (B-
As shown in 3), Si is adjusted to the formation area CA of the storage capacitor 50 requiring a thicker SiO 2 cap layer.
After an O 2 film is formed to a thickness of 75 nm, TF is
T10 SiO 2 film on the formation region TA of the processing up to 50nm. Therefore, in FIG.
In order to obtain high crystallinity in the amorphous silicon film 30, the energy density of the laser beam is set to ETA3 which is slightly lower than the energy density which is a threshold value at which microcrystallization occurs.
10 can be manufactured.

【0075】一方保持容量50の形成領域CAにおいて
は、このECA3=ETA3なるレーザー光のエネルギ
ー密度は、微結晶化の起こるしきい値であるエネルギー
密度より結晶化の起こるしきい値に近く、結晶性は抑え
られているが、表面が粗れるのを防止することによっ
て、耐電圧の高い保持容量50を製造できる。それ故、
本形態に係るアクティブマトリクス基板2は、移動度が
高いTFT10と、耐電圧の高い保持容量50とが構成
されているので、それを用いて液晶表示装置1を製造し
た場合には表示の品位が高く、かつ、信頼性も高い。
On the other hand, in the formation area CA where the storage capacitor 50 is formed, the energy density of the laser light of ECA3 = ETA3 is closer to the threshold at which crystallization occurs than the energy density at which microcrystallization occurs. Although the resistance is suppressed, the storage capacitor 50 having high withstand voltage can be manufactured by preventing the surface from being roughened. Therefore,
Since the active matrix substrate 2 according to the present embodiment includes the TFT 10 having high mobility and the storage capacitor 50 having high withstand voltage, when the liquid crystal display device 1 is manufactured using the TFT, the display quality is low. High and reliable.

【0076】またこのようなプロセスを経た後、TFT
10の形成領域TAと保持容量50の形成領域CAの上
に残された SiOキャップ層45については、ゲー
ト絶縁膜または保持容量の誘電体膜の一部として利用す
ることも可能であるし、次工程のゲート絶縁膜の形成を
行なう前にウエットプロセスによるエッチングによって
取り除き、あらためてゲート絶縁膜を形成し、ゲート絶
縁膜または保持容量の誘電体膜として使用しても構わな
い。
After passing through such a process, the TFT
The SiO 2 cap layer 45 left over the formation region TA of the storage capacitor 10 and the formation region CA of the storage capacitor 50 can be used as a gate insulating film or a part of a dielectric film of the storage capacitor. Before forming the gate insulating film in the next step, the gate insulating film may be removed by etching by a wet process, and a gate insulating film may be formed again and used as a gate insulating film or a dielectric film of a storage capacitor.

【0077】さらには、エネルギー光を照射する半導体
膜としてはアモルファスのシリコン膜に限らず、結晶化
シリコン膜にエネルギー光を照射して再結晶化させ、そ
の結晶性を高めるのに本発明を適用してもよい。エネル
ギー光としてはレーザー光に限らず、急速熱処理用のラ
ンプ光を用いる場合に本発明を適用してもよい。
Further, the semiconductor film to be irradiated with energy light is not limited to an amorphous silicon film, and the present invention is applied to irradiate energy light to a crystallized silicon film to recrystallize the crystallized silicon film, thereby improving its crystallinity. May be. The present invention may be applied to a case where lamp light for rapid heat treatment is used as well as laser light as energy light.

【0078】[0078]

【発明の効果】以上説明したように、本発明に係るアク
ティブマトリクス基板では、各画素領域においてTFT
の形成領域と保持容量の形成領域の一方、または両方に
膜厚の異なった SiOキャップ層を設けて各領域に
到達するレーザー光を制御することよって、各領域毎に
最適なエネルギー強度でレーザー光を照射できる。すな
わち、TFTを形成するための半導体膜については微結
晶化の起こるしきい値よりわずかに低いエネルギー強度
の光を照射して半導体膜の結晶性を最大限にまで高める
ことによって、高い移動度のTFTを製造することがで
きる。一方、保持容量の第1電極を形成するための半導
体膜については微結晶化の起こるしきい値より結晶化の
起こるしきい値に近いエネルギー強度の光を照射し、半
導体膜の結晶性をやや抑え気味にして表面が粗れるのを
防止することによって、耐電圧の高い保持容量を製造で
きる。
As described above, in the active matrix substrate according to the present invention, the TFT is provided in each pixel region.
By providing an SiO 2 cap layer having a different thickness in one or both of the formation region of the storage capacitor and the formation region of the storage capacitor, and controlling the laser beam reaching each region, the laser with the optimum energy intensity is provided for each region. Light can be irradiated. That is, a semiconductor film for forming a TFT is irradiated with light having an energy intensity slightly lower than a threshold value at which microcrystallization occurs, thereby maximizing the crystallinity of the semiconductor film, thereby achieving high mobility. TFTs can be manufactured. On the other hand, the semiconductor film for forming the first electrode of the storage capacitor is irradiated with light having an energy intensity closer to the threshold at which crystallization occurs than the threshold at which microcrystallization occurs, and the crystallinity of the semiconductor film is slightly increased. By preventing the surface from being roughened by suppressing it, a storage capacitor having a high withstand voltage can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)は、液晶表示装置のアクティブマトリク
ス基板を模式的に示す説明図、(B)は、その駆動回路
に用いたCMOS回路の説明図である。
FIG. 1A is an explanatory diagram schematically showing an active matrix substrate of a liquid crystal display device, and FIG. 1B is an explanatory diagram of a CMOS circuit used for a driving circuit thereof.

【図2】液晶表示装置のアクティブマトリクス基板上の
画素領域を拡大して、TFTと保持容量の配置関係を模
式的に示す平面図である。
FIG. 2 is an enlarged plan view of a pixel region on an active matrix substrate of the liquid crystal display device, schematically showing a positional relationship between a TFT and a storage capacitor.

【図3】アクティブマトリクス基板の画素領域に形成し
たTFTおよび保持容量の断面図である。
FIG. 3 is a cross-sectional view of a TFT and a storage capacitor formed in a pixel region of an active matrix substrate.

【図4】図3に示すTFTおよび保持容量の製造方法を
示す工程断面図である。
FIG. 4 is a process sectional view illustrating the method of manufacturing the TFT and the storage capacitor illustrated in FIG. 3;

【図5】レーザー溶融結晶化におけるエネルギー密度と
シリコン膜に起きる変化との関係を示す説明図である。
FIG. 5 is an explanatory diagram showing a relationship between an energy density in laser melting crystallization and a change occurring in a silicon film.

【図6】レーザー溶融結晶化におけるエネルギー密度と
結晶性の関係を示すグラフである。
FIG. 6 is a graph showing the relationship between energy density and crystallinity in laser melting crystallization.

【図7】レーザー溶融結晶化におけるエネルギー密度と
表面粗さの関係を示すグラフである。
FIG. 7 is a graph showing the relationship between energy density and surface roughness in laser melting crystallization.

【図8】(A)は、本発明に係る図3に示すTFTおよ
び保持容量の製造方法を示す工程断面図、(B−1)
は、本発明の実施の形態1に係る工程断面図、(B−
2)は、本発明の実施の形態2に係る工程断面図、(B
−3)は、本発明のその他の実施の形態に係る工程断面
図である。
8A is a sectional view showing a step of the method for manufacturing the TFT and the storage capacitor shown in FIG. 3 according to the present invention, and FIG.
Is a process sectional view according to Embodiment 1 of the present invention, (B-
2) is a process sectional view according to Embodiment 2 of the present invention, (B)
-3) is a process sectional view according to another embodiment of the present invention.

【図9】SiOキャップ層を設けた際の、レーザー溶
融結晶化におけるエネルギー密度とシリコン膜に起きる
変化との関係を示す説明図である。
FIG. 9 is an explanatory diagram showing a relationship between an energy density in laser melting crystallization and a change occurring in a silicon film when a SiO 2 cap layer is provided.

【符号の説明】[Explanation of symbols]

1 液晶表示装置 2 アクティブマトリクス基板 3 データ線 4 走査線 4A 容量線 5 画素領域 6 液晶容量 9 アクティブマトリクス部 10 TFT 11 ソース領域 12 ドレイン領域 13 チャネル領域 14 ゲート絶縁膜 15 ゲート電極 30 シリコン膜(半導体膜) 45 SiOキャップ層 50 保持容量 51 第1電極層 54 誘電体膜 55 第2電極層 TA TFTの形成領域 CA 保持容量の形成領域 LB ラインビーム(レーザー光)DESCRIPTION OF SYMBOLS 1 Liquid crystal display device 2 Active matrix substrate 3 Data line 4 Scan line 4A Capacitance line 5 Pixel region 6 Liquid crystal capacitor 9 Active matrix part 10 TFT 11 Source region 12 Drain region 13 Channel region 14 Gate insulating film 15 Gate electrode 30 Silicon film (semiconductor) Film) 45 SiO 2 cap layer 50 storage capacitor 51 first electrode layer 54 dielectric film 55 second electrode layer TA TFT formation region CA storage capacitance formation region LB line beam (laser light)

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記複数の走査線とデータ線
に接続される複数の薄膜トランジスタと、保持容量とを
有するアクティブマトリクス基板において、 前記複数の薄膜トランジスタのソース・ドレイン領域
と、前記保持容量の第1電極とは同一層の半導体層で形
成されてなり、 前記薄膜トランジスタのソース・ドレイン領域上にはシ
リコン酸化膜からなる第1キャップ層が配置されてなる
ことを特徴とするアクティブマトリクス基板。
1. An active matrix substrate having a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a plurality of thin film transistors connected to the plurality of scanning lines and the data lines, and a storage capacitor. Wherein the source / drain regions of the plurality of thin film transistors and the first electrode of the storage capacitor are formed of the same semiconductor layer, and a first silicon oxide film is formed on the source / drain regions of the thin film transistor. An active matrix substrate having a cap layer disposed thereon.
【請求項2】 複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記複数の走査線とデータ線
に接続される複数の薄膜トランジスタと、保持容量とを
有するアクティブマトリクス基板において、 前記複数の薄膜トランジスタのソース・ドレイン領域
と、前記保持容量の第1電極とは同一層の半導体層で形
成されてなり、 前記第1電極上にはシリコン酸化膜からなる第2キャッ
プ層が配置されてなることを特徴とするアクティブマト
リクス基板。
2. An active matrix substrate having a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a plurality of thin film transistors connected to the plurality of scanning lines and the data lines, and a storage capacitor. The source / drain regions of the plurality of thin film transistors and the first electrode of the storage capacitor are formed of the same semiconductor layer, and a second cap layer made of a silicon oxide film is formed on the first electrode. An active matrix substrate, which is arranged.
【請求項3】 複数の走査線と、前記複数の走査線に交
差する複数のデータ線と、前記複数の走査線とデータ線
に接続される複数の薄膜トランジスタと、保持容量とを
有するアクティブマトリクス基板において、 前記薄膜トランジスタのソース・ドレイン領域と前記保
持容量の第1電極とは同一層の半導体層で形成されてな
り、 前記ソース・ドレイン領域上にはシリコン酸化膜からな
る第1キャップ層が形成されてなり、前記第1電極上に
はシリコン酸化膜からなる第2キャップ層が形成されて
なり、前記第1キャップ層は第2キャップ層より薄いこ
とを特徴とするアクティブマトリクス基板。
3. An active matrix substrate having a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a plurality of thin film transistors connected to the plurality of scanning lines and the data lines, and a storage capacitor. Wherein the source / drain region of the thin film transistor and the first electrode of the storage capacitor are formed of the same semiconductor layer, and a first cap layer made of a silicon oxide film is formed on the source / drain region An active matrix substrate, wherein a second cap layer made of a silicon oxide film is formed on the first electrode, and the first cap layer is thinner than the second cap layer.
【請求項4】 請求項1または2または3において、前
記保持容量の第2電極は、前記薄膜トランジスタのゲー
ト電極と同一層で形成されてなり、前記第2電極は前段
のゲート線の一部であることを特徴とするアクティブマ
トリクス基板。
4. The storage capacitor according to claim 1, wherein the second electrode of the storage capacitor is formed in the same layer as a gate electrode of the thin film transistor, and the second electrode is a part of a previous gate line. An active matrix substrate, comprising:
【請求項5】 請求項1または2または3において、前
記保持容量の第2電極は、前記薄膜トランジスタのゲー
ト電極と同一層で形成されてなり、前記第2電極は前記
ゲート線に並列配置された容量線の一部であることを特
徴とするアクティブマトリクス基板。
5. The storage capacitor according to claim 1, wherein the second electrode of the storage capacitor is formed in the same layer as a gate electrode of the thin film transistor, and the second electrode is arranged in parallel with the gate line. An active matrix substrate, which is a part of a capacitance line.
【請求項6】 請求項1ないし5のいずれかに記載のア
クティブマトリクス基板を用いたことを特徴とする液晶
表示装置。
6. A liquid crystal display device using the active matrix substrate according to claim 1.
【請求項7】 請求項1に記載のアクティブマトリクス
基板の製造方法において、 前記薄膜トランジスタの前記ソース・ドレイン領域およ
び前記保持容量の前記第1電極となる半導体膜を形成
し、前記ソース・ドレイン領域上に前記第1キャップ層
を形成した後、前記半導体膜に対してエネルギー光を照
射していく工程を有し、 前記第1ギャップ層の厚さを熱吸収層としての効果を示
すように設定し、前記エネルギー光を前記ソース・ドレ
イン領域及び前記第1電極に照射することにより、前記
ソース・ドレイン領域は微結晶化の起こるしきい値より
わずかに弱いエネルギー光が照射されて結晶化され、且
つ前記第1電極は微結晶化の起こるしきい値より結晶化
の起こるしきい値に近いエネルギー光が照射されて結晶
化されることを特徴とするアクティブマトリクス基板の
製造方法。
7. The method of manufacturing an active matrix substrate according to claim 1, further comprising: forming a semiconductor film serving as the source / drain region of the thin film transistor and the first electrode of the storage capacitor; After forming the first cap layer, irradiating the semiconductor film with energy light, and setting the thickness of the first gap layer so as to exhibit an effect as a heat absorbing layer. Irradiating the source / drain region and the first electrode with the energy light, the source / drain region is irradiated with an energy light slightly weaker than a threshold at which microcrystallization occurs, and crystallized; The first electrode is crystallized by irradiating energy light closer to the threshold at which crystallization occurs than the threshold at which microcrystallization occurs. Method for manufacturing an active matrix substrate.
【請求項8】 請求項2に記載のアクティブマトリクス
基板の製造方法において、 前記薄膜トランジスタのソース・ドレイン領域および前
記保持容量の前記第1電極となる半導体膜を形成し、前
記第1電極上に前記第2キャップ層を形成した後、前記
半導体膜に対してエネルギー光を照射していく工程を有
し、 前記第2ギャップ層の厚さをフィルター層としての効果
を示すように設定し、前記エネルギー光を前記ソース・
ドレイン領域及び前記第1電極に照射することにより、
前記ソース・ドレイン領域は微結晶化の起こるしきい値
よりわずかに弱いエネルギー光が照射されて結晶化さ
れ、且つ前記第1電極は微結晶化の起こるしきい値より
結晶化の起こるしきい値に近いエネルギー光が照射され
て結晶化されることを特徴とするアクティブマトリクス
基板の製造方法。
8. The method of manufacturing an active matrix substrate according to claim 2, wherein a semiconductor film serving as the first electrode of the source / drain region of the thin film transistor and the storage capacitor is formed, and the semiconductor film is formed on the first electrode. Irradiating the semiconductor film with energy light after forming the second cap layer; setting the thickness of the second gap layer to exhibit an effect as a filter layer; Light source
By irradiating the drain region and the first electrode,
The source / drain regions are crystallized by irradiation with energy light slightly weaker than a threshold value at which microcrystallization occurs, and the first electrode has a threshold value at which crystallization occurs at a level lower than the threshold value at which microcrystallization occurs. A method for producing an active matrix substrate, wherein the active matrix substrate is irradiated with energy light and crystallized.
【請求項9】 請求項3に記載のアクティブマトリクス
基板の製造方法において、 前記薄膜トランジスタの前記ソース・ドレイン領域およ
び前記第1電極となる半導体膜を形成し、前記ソース・
ドレイン領域上に前記第1キャップ層を、前記第1電極
層上に前記第2ギャップ層を、前記第1キャップ層が前
記第2キャップ層より薄くなるように形成した後、前記
ソース・ドレイン領域及び前記第1電極となる前記半導
体膜に同一強度のエネルギー光を照射して結晶化するこ
とを特徴とするアクティブマトリクス基板の製造方法。
9. The method for manufacturing an active matrix substrate according to claim 3, wherein a semiconductor film serving as the source / drain region and the first electrode of the thin film transistor is formed.
After the first cap layer is formed on the drain region, the second gap layer is formed on the first electrode layer, and the first cap layer is formed thinner than the second cap layer. And irradiating the semiconductor film to be the first electrode with energy light having the same intensity to crystallize the semiconductor film.
【請求項10】請求項9において、前記同一強度のエネ
ルギー光は前記ソース・ドレイン領域は微結晶化の起こ
るしきい値より弱いエネルギー光であることを特徴とす
るアクティグマトリクス基板の製造方法。
10. The method of manufacturing an active matrix substrate according to claim 9, wherein said energy light having the same intensity is an energy light weaker than a threshold value at which said source / drain region undergoes microcrystallization.
【請求項11】請求項9において、前記同一強度のエネ
ルギー光は前記保持容量領域の前記半導体膜は微結晶化
の起こるしきい値より結晶化の起こるしきい値に近いエ
ネルギー光によって結晶化されることを特徴とするアク
ティブマトリクス基板の製造方法。
11. The semiconductor device according to claim 9, wherein the energy light having the same intensity is crystallized by energy light closer to a threshold at which crystallization takes place than a threshold at which the semiconductor film in the storage capacitor region undergoes microcrystallization. A method for manufacturing an active matrix substrate.
【請求項12】 請求項7または8または9において、
前記半導体膜に照射するエネルギー光として照射領域が
走査線が延設する方向またはデータ線が延設する方向に
延びたレーザー光のラインビームを用い、前記ラインビ
ームをデータ線が延設する方向または走査線が延設する
方向に走査していくことを特徴とするアクティブマトリ
クス基板の製造方法。
12. The method according to claim 7, 8 or 9, wherein
As an energy light for irradiating the semiconductor film, an irradiation region uses a line beam of laser light extending in a direction in which a scanning line or a data line extends, and a direction in which a data line extends the line beam or A method for manufacturing an active matrix substrate, wherein scanning is performed in a direction in which scanning lines extend.
【請求項13】 請求項12において、前記ラインビー
ムの走査ピッチを該ラインビームの走査方向における幅
寸法よりも狭くして前記ラインビームを同一の領域に対
して重畳しながら照射していくことを特徴とするアクテ
ィブマトリクス基板の製造方法。
13. The method according to claim 12, wherein a scanning pitch of the line beam is narrower than a width of the line beam in a scanning direction, and the line beam is irradiated while overlapping the same region. A method for manufacturing an active matrix substrate.
【請求項14】 請求項1または2または3に記載のア
クティブマトリクス基板の製造方法において、 前記薄膜トランジスタのソース・ドレイン領域および前
記保持容量の第1電極を構成すべき半導体膜に対してエ
ネルギー光を照射した後、前記シリコン酸化膜からなる
前記第1キャップ層をゲート絶縁膜とし、且つ前記第2
ギャップ層は前記保持容量の誘電体膜として機能するこ
とを特徴とするアクティブマトリクス基板の製造方法。
14. The method of manufacturing an active matrix substrate according to claim 1, wherein energy light is applied to a source / drain region of the thin film transistor and a semiconductor film to form a first electrode of the storage capacitor. After the irradiation, the first cap layer made of the silicon oxide film is used as a gate insulating film, and
The method for manufacturing an active matrix substrate, wherein the gap layer functions as a dielectric film of the storage capacitor.
【請求項15】 請求項1または2または3に記載のア
クティブマトリクス基板の製造方法において、 前記薄膜トランジスタの前記ソース・ドレイン領域およ
び前記第1電極となる半導体膜に対してエネルギー光を
照射した後、前記シリコン酸化膜からなる前記第1又は
第2キャップ層をエッチングにより取り除いた後に、ゲ
ート絶縁膜または前記保持容量の誘電体膜を形成する工
程を有することを特徴とするアクティブマトリクス基板
の製造方法。
15. The method for manufacturing an active matrix substrate according to claim 1, wherein the source / drain region of the thin film transistor and the semiconductor film serving as the first electrode are irradiated with energy light. Forming a gate insulating film or a dielectric film of the storage capacitor after removing the first or second cap layer made of the silicon oxide film by etching.
JP33277897A 1997-12-03 1997-12-03 Active matrix substrate, method of manufacturing the same, and liquid crystal display device Expired - Fee Related JP3580104B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33277897A JP3580104B2 (en) 1997-12-03 1997-12-03 Active matrix substrate, method of manufacturing the same, and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33277897A JP3580104B2 (en) 1997-12-03 1997-12-03 Active matrix substrate, method of manufacturing the same, and liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH11168215A true JPH11168215A (en) 1999-06-22
JP3580104B2 JP3580104B2 (en) 2004-10-20

Family

ID=18258729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33277897A Expired - Fee Related JP3580104B2 (en) 1997-12-03 1997-12-03 Active matrix substrate, method of manufacturing the same, and liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3580104B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050634A (en) 2000-04-28 2002-02-15 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2006060185A (en) * 2004-08-20 2006-03-02 Samsung Sdi Co Ltd Manufacturing method of thin film transistor
WO2007080672A1 (en) * 2006-01-12 2007-07-19 Sharp Kabushiki Kaisha Semiconductor device and display device
JP2009098256A (en) * 2007-10-15 2009-05-07 Sony Corp Liquid crystal panel, electronic apparatus, and liquid crystal panel driving method
US8951902B2 (en) 2000-04-28 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Methods of removing contaminant impurities during the manufacture of a thin film transistor by applying water in which ozone is dissolved

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050634A (en) 2000-04-28 2002-02-15 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US8951902B2 (en) 2000-04-28 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Methods of removing contaminant impurities during the manufacture of a thin film transistor by applying water in which ozone is dissolved
JP2006060185A (en) * 2004-08-20 2006-03-02 Samsung Sdi Co Ltd Manufacturing method of thin film transistor
US7205215B2 (en) 2004-08-20 2007-04-17 Samsung Sdi Co., Ltd. Fabrication method of thin film transistor
WO2007080672A1 (en) * 2006-01-12 2007-07-19 Sharp Kabushiki Kaisha Semiconductor device and display device
US7700995B2 (en) 2006-01-12 2010-04-20 Sharp Kabushiki Kaisha Semiconductor device and display device
JP5154951B2 (en) * 2006-01-12 2013-02-27 シャープ株式会社 Semiconductor device and display device
JP2009098256A (en) * 2007-10-15 2009-05-07 Sony Corp Liquid crystal panel, electronic apparatus, and liquid crystal panel driving method

Also Published As

Publication number Publication date
JP3580104B2 (en) 2004-10-20

Similar Documents

Publication Publication Date Title
JP5997802B2 (en) Semiconductor device
US6492213B1 (en) Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same
US6977192B2 (en) Method of manufacturing thin film semiconductor device
JP3305961B2 (en) Method of manufacturing polycrystalline silicon thin film transistor
US6847050B2 (en) Semiconductor element and semiconductor device comprising the same
JP4436469B2 (en) Semiconductor device
JPH1174536A (en) Manufacture of semiconductor device
JP3325992B2 (en) Method for manufacturing semiconductor device
US7011911B2 (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
JP2002184710A (en) Method of doping semiconductor layer, method of manufacturing thin film semiconductor element, and thin film semiconductor element
KR100343307B1 (en) A method for manufacturing a thin film transistor
JPH11168215A (en) Active matrix substrate and its manufacturing method and liquid crystal display
JP3840697B2 (en) Manufacturing method of semiconductor device, manufacturing method of active matrix substrate, and manufacturing method of liquid crystal display device
JPH09199729A (en) Crystallizing method for semiconductor film, active matrix substrate and liquid crystal display
JP3528577B2 (en) Semiconductor device manufacturing method and annealing apparatus
JP2000340503A (en) Manufacture of semiconductor film and thin-film transistor, and active matrix substrate
JPH11160736A (en) Active matrix device
JP3644185B2 (en) Method for manufacturing active matrix substrate
JP3645100B2 (en) Complementary circuit, peripheral circuit, active matrix substrate, and electronic equipment
JP3788021B2 (en) Thin film transistor and manufacturing method thereof
JP4627135B2 (en) Semiconductor device production method
JPH0411226A (en) Manufacture of display device
JP3741791B2 (en) Semiconductor film crystallization method and thin film transistor manufacturing method
JPH06314786A (en) Thin film semiconductor device and its manufacture
JPH09172186A (en) Manufacture of thin film transistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040303

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees