JPH11163684A - Auto-tuning circuit and receiver using the circuit - Google Patents

Auto-tuning circuit and receiver using the circuit

Info

Publication number
JPH11163684A
JPH11163684A JP32461697A JP32461697A JPH11163684A JP H11163684 A JPH11163684 A JP H11163684A JP 32461697 A JP32461697 A JP 32461697A JP 32461697 A JP32461697 A JP 32461697A JP H11163684 A JPH11163684 A JP H11163684A
Authority
JP
Japan
Prior art keywords
circuit
voltage
value
tuning
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32461697A
Other languages
Japanese (ja)
Inventor
Masaharu Kizaki
雅治 木崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP32461697A priority Critical patent/JPH11163684A/en
Publication of JPH11163684A publication Critical patent/JPH11163684A/en
Pending legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To give no influence to the sweep rate despite a very large time constant of a smoothing circuit by converting the DC voltage acquired by the smoothing circuit into the digital voltage to calculate the counter value and setting and holding the calculated value by a counter. SOLUTION: The DC voltage TU outputted from a smoothing circuit 3 is sent to a tuning voltage generation circuit 4 and also to an A/D conversion circuit 6. Then the voltage TU is converted into the digital value in a quantization bit number, e.g. 14 bits equal to that of a counter contained in a tuning control circuit 2'. At the same time, the count value of the circuit 2' that is equivalent to the original PWM signal of the voltage TU outputted from the circuit 3 is calculated and sent to the circuit 2'. If the circuit 2' decides that the voltage of an AFT signal is approximate to the local oscillation frequency, the circuit 6 fetches the digital value acquired from the voltage TU outputted from the circuit 3. Thus, the digital value is newly held and set in place of the old value and accordingly the influence of the delay value is eliminated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば携帯使用さ
れるラジオ受信機や液晶テレビ装置等に適用されるオー
トチューニング回路及びこれを用いた受信装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an auto-tuning circuit applied to, for example, a portable radio receiver or a liquid crystal television set, and a receiver using the same.

【0002】[0002]

【従来の技術】携帯使用される液晶テレビ装置等で採用
されている一般的なオートチューニング回路の構成につ
いて図5に示す。同図で、チューニング制御回路2はキ
ー操作によるチューニングアップまたはチューニングダ
ウンを指示する信号が入力されると、内蔵するカウンタ
をアップまたはダウンさせ、そのカウント値に対応した
例えば14ビットの分解能を有するPWM(パルス幅変
調)信号を平滑回路3に送出する。
2. Description of the Related Art FIG. 5 shows a configuration of a general auto-tuning circuit employed in a portable liquid crystal television device or the like. In FIG. 1, when a signal for instructing tuning up or tuning down by key operation is input, the tuning control circuit 2 increases or decreases a built-in counter, and a PWM having a resolution of, for example, 14 bits corresponding to the count value. A (pulse width modulation) signal is sent to the smoothing circuit 3.

【0003】平滑回路3はローパスフィルタで構成さ
れ、送られてきたPWM信号を平滑化して直流電圧TU
に変換するもので、得られた直流電圧TUはチューニン
グ電圧発生回路4に送られる。チューニング電圧発生回
路4は、直流電圧TUを増幅して選局動作に必要なチュ
ーニング電圧BTを得、これをチューナ1に与える。
[0003] The smoothing circuit 3 is composed of a low-pass filter, and smoothes the received PWM signal to thereby reduce the DC voltage TU.
The obtained DC voltage TU is sent to the tuning voltage generation circuit 4. The tuning voltage generation circuit 4 amplifies the DC voltage TU to obtain a tuning voltage BT necessary for a channel selection operation, and supplies the tuning voltage BT to the tuner 1.

【0004】チューナ1は、与えられたチューニング電
圧BTに応じて選局動作を行ない、テレビ受信信号を中
間周波信号IFに変換して中間周波増幅回路5へ出力す
る。中間周波増幅回路5はこの中間周波信号IFを増幅
した後にここでは図示しない映像検波回路へ出力する一
方、AFT検波を行なって得たAFT信号及び複合同期
信号C−SYNCを上記チューニング制御回路2に送出
する。
[0004] The tuner 1 performs a tuning operation in accordance with a given tuning voltage BT, converts a television reception signal into an intermediate frequency signal IF, and outputs the intermediate frequency signal IF to the intermediate frequency amplifier circuit 5. The intermediate frequency amplifying circuit 5 amplifies the intermediate frequency signal IF and outputs the amplified signal to a video detection circuit (not shown). The AFT signal and the composite synchronization signal C-SYNC obtained by performing the AFT detection are sent to the tuning control circuit 2. Send out.

【0005】チューニング制御回路2は、中間周波増幅
回路5からのAFT信号及び複合同期信号C−SYNC
により放送局の判断を行なうもので、放送局である判断
した場合には上記平滑回路3へのPWM信号の内容を固
定し、選局動作を終了させる。
The tuning control circuit 2 includes an AFT signal from the intermediate frequency amplification circuit 5 and a composite synchronization signal C-SYNC.
When the broadcast station is determined, the content of the PWM signal to the smoothing circuit 3 is fixed and the channel selection operation is terminated.

【0006】[0006]

【発明が解決しようとする課題】上記のようなオートチ
ューニング回路の構成にあっては、チューニング制御回
路2から出力されるPWM信号を、リップルによる周波
数の揺らぎを考慮して時定数の大きな平滑回路3で平滑
化して直流電圧TUを得るようにしており、チューナ1
に与えられるチューニング電圧BTと、チューニング制
御回路2がPWM信号を作成する基準となる内蔵のカウ
ンタの値には時間的なずれが生じている。
In the configuration of the auto-tuning circuit as described above, the PWM signal output from the tuning control circuit 2 is converted into a smoothing circuit having a large time constant in consideration of frequency fluctuation due to ripple. 3 to obtain a DC voltage TU.
, And a value of a built-in counter which is a reference for generating a PWM signal by the tuning control circuit 2 has a time lag.

【0007】したがって、掃引速度を上げた場合、上記
ずれの量も大きくなり、チューナ1からの中間周波信号
IFにより得られるAFT信号及び複合同期信号C−S
YNCによる放送局の判断で掃引動作を終了させると、
受信周波数が著しく外れるという不具合を生じることに
なる。そのため、あまり早い掃引動作を行なわせること
はできず、掃引速度を向上させるには限界があった。
Therefore, when the sweep speed is increased, the amount of the above-mentioned shift increases, and the AFT signal and the composite synchronous signal CS obtained from the intermediate frequency signal IF from the tuner 1 are increased.
When the sweep operation is terminated at the discretion of the broadcasting station by YNC,
This causes a problem that the receiving frequency is significantly deviated. Therefore, it is impossible to perform a sweep operation too fast, and there is a limit in improving the sweep speed.

【0008】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、パルス幅変調信号
を用いた電圧シンセサイザ方式のオートチューニング回
路において、上記パルス幅変調信号を平滑化する回路の
時定数をリップルによる周波数の揺らぎを考慮して非常
に大きく設定したとしても、掃引速度に影響を与えるこ
とがなく、そのために安定した動作でも掃引速度を大き
くすることが可能なオートチューニング回路及びこれを
用いた受信装置を提供することを目的とすることにあ
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a voltage synthesizer type auto-tuning circuit using a pulse width modulation signal for smoothing the pulse width modulation signal. Even if the time constant of the circuit to be set is set to be very large in consideration of the frequency fluctuation due to ripple, it does not affect the sweep speed, so that the sweep speed can be increased even with stable operation It is an object of the present invention to provide a circuit and a receiving device using the same.

【0009】[0009]

【課題を解決するための手段】請求項1記載の発明は、
カウンタの値に対応したパルス幅変調信号からチューニ
ング電圧を生成する電圧シンセサイザ方式のオートチュ
ーニング回路において、上記パルス幅変調信号を平滑化
して上記チューニング電圧を生成するために用いられる
直流電圧を生成する平滑回路と、この平滑回路で得られ
る直流電圧をデジタル化して上記カウンタの値を算出す
るデジタル変換回路と、このデジタル変換回路の算出し
た値を上記カウンタに設定保持させる制御手段とを具備
したことを特徴とする。
According to the first aspect of the present invention,
In a voltage synthesizer type auto-tuning circuit for generating a tuning voltage from a pulse width modulation signal corresponding to a counter value, a smoothing for generating a DC voltage used for generating the tuning voltage by smoothing the pulse width modulation signal Circuit, a digital conversion circuit that digitizes the DC voltage obtained by the smoothing circuit to calculate the value of the counter, and control means for setting and holding the value calculated by the digital conversion circuit in the counter. Features.

【0010】請求項2記載の発明は、カウンタの値に対
応したパルス幅変調信号からチューニング電圧を生成す
る電圧シンセサイザ方式のオートチューニング回路を用
いた受信装置において、上記パルス幅変調信号を平滑化
して上記チューニング電圧を生成するために用いられる
直流電圧を生成する平滑回路と、この平滑回路で得られ
る直流電圧をデジタル化して上記カウンタの値を算出す
るデジタル変換回路と、このデジタル変換回路の算出し
た値を上記カウンタに設定保持させる制御手段とを具備
したことを特徴とする。
According to a second aspect of the present invention, in a receiving apparatus using a voltage synthesizer type auto-tuning circuit for generating a tuning voltage from a pulse width modulation signal corresponding to a counter value, the pulse width modulation signal is smoothed. A smoothing circuit that generates a DC voltage used to generate the tuning voltage, a digital conversion circuit that digitizes the DC voltage obtained by the smoothing circuit to calculate the value of the counter, and a digital conversion circuit that calculates the value of the digital conversion circuit. Control means for setting and holding the value in the counter.

【0011】上記請求項1及び2のような構成とすれば
いずれも、パルス幅変調信号を平滑化する平滑回路の時
定数をリップルによる周波数の揺らぎを考慮して非常に
大きく設定したとしても、掃引速度に影響を与えること
がなく、したがって安定した動作でも掃引速度を大きく
することが可能となる。
In any of the above constructions, even if the time constant of the smoothing circuit for smoothing the pulse width modulation signal is set to be very large in consideration of the frequency fluctuation due to the ripple, The sweep speed is not affected, so that the sweep speed can be increased even in a stable operation.

【0012】[0012]

【発明の実施の形態】以下本発明を液晶テレビ装置のオ
ートチューニング回路に適用した場合の実施の一形態に
ついて図面を参照して説明する。図1はその回路構成を
示すもので、基本的には上記図5で示したものと同様で
あるので、同一部分には同一符号を付してその説明は省
略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to an automatic tuning circuit of a liquid crystal television set will be described below with reference to the drawings. FIG. 1 shows the circuit configuration, which is basically the same as that shown in FIG. 5 above. Therefore, the same portions are denoted by the same reference numerals and description thereof will be omitted.

【0013】しかして、平滑回路3の出力する直流電圧
TUは、チューニング電圧発生回路4の他にA/D変換
回路6へも送られる。このA/D変換回路6は、上記チ
ューニング制御回路2の内装するカウンタと同一の量子
化ビット数、例えば14ビットをもって直流電圧TUを
デジタル化することで、その時点で平滑回路3が出力し
ている直流電圧TUの元のPWM信号に相当するチュー
ニング制御回路2でのカウント値を算出するもので、算
出されたカウント値はチューニング制御回路2′に送ら
れる。
The DC voltage TU output from the smoothing circuit 3 is sent to the A / D conversion circuit 6 in addition to the tuning voltage generation circuit 4. The A / D conversion circuit 6 digitizes the DC voltage TU with the same number of quantization bits as the counter incorporated in the tuning control circuit 2, for example, 14 bits, so that the smoothing circuit 3 outputs at that time. The count value in the tuning control circuit 2 corresponding to the original PWM signal of the DC voltage TU is calculated, and the calculated count value is sent to the tuning control circuit 2 '.

【0014】上記平滑回路3は、例えば図2に示すよう
に抵抗RとコンデンサCとによる積分回路で構成するこ
とで、チューニング制御回路2′からのPWM信号を平
滑化して直流電圧TUを得るもので、抵抗R及びコンデ
ンサCの値は周波数の揺らぎを考慮して時定数が大きく
なるように設定されている。
The smoothing circuit 3 is constituted by an integrating circuit including a resistor R and a capacitor C as shown in FIG. 2, for example, to obtain a DC voltage TU by smoothing a PWM signal from a tuning control circuit 2 '. The values of the resistor R and the capacitor C are set so as to increase the time constant in consideration of the fluctuation of the frequency.

【0015】上記のような構成にあって、まず平滑回路
3における電圧の遅延状態について図3を用いて説明す
る。同図において、チューニング制御回路2′が理論値
Aに沿うようなPWM信号の値Bを出力した場合、平滑
回路3は上述した如く大きな時定数を有しているため、
平滑回路3では図中に示す一定の遅延量Vdelay を常に
もってこれに追従した値Cの直流電圧TUを出力するこ
ととなる。
With the above configuration, the voltage delay state in the smoothing circuit 3 will be described first with reference to FIG. In the figure, when the tuning control circuit 2 'outputs a value B of the PWM signal that is in line with the theoretical value A, the smoothing circuit 3 has a large time constant as described above.
The smoothing circuit 3 always outputs a DC voltage TU having a value C following the constant delay amount Vdelay shown in the figure.

【0016】この遅延量Vdelay は、理論値Aの傾き、
すなわち掃引速度と抵抗R及びコンデンサCの積に比例
するもので、この図中においてはその大きさがちょうど
PWM値Bのカウント値3つ分であることがわかる。平
滑回路3がこのような遅延特性を有しているものとし
て、その出力である直流電圧TUがチューニング電圧発
生回路4で増幅され、チューニング電圧BTとなってチ
ューナ1に印加される。
The delay amount Vdelay is a slope of the theoretical value A,
That is, it is proportional to the product of the sweeping speed and the resistance R and the capacitor C, and it can be seen that the magnitude is exactly three count values of the PWM value B in this figure. Assuming that the smoothing circuit 3 has such a delay characteristic, the output DC voltage TU is amplified by the tuning voltage generation circuit 4 and applied to the tuner 1 as the tuning voltage BT.

【0017】図4はチューナ1から得られるAFT信号
と、複合同期信号C−SYNCから作成する同期検出信
号との関係を示すものである。同図に示す如くこれらA
FT信号及び同期検出信号によりチューニング制御回路
2が放送局の受信判断を行なう。
FIG. 4 shows the relationship between the AFT signal obtained from the tuner 1 and the synchronization detection signal generated from the composite synchronization signal C-SYNC. As shown in FIG.
The tuning control circuit 2 determines the reception of the broadcasting station based on the FT signal and the synchronization detection signal.

【0018】すなわち、図4(1)に示すAFT信号に
対して、基準電圧Va,Vc(Va>Vc)を用いて、
基準電圧Vaより高い(図では「AFT−H」と示す)
か、基準電圧Vcより低い(図では「AFT−L」と示
す)状態であることから図示するようなAFT信号のカ
ーブの存在を確認し、基準電圧Vb(=(Va+Vc)
/2)により局部発振周波数付近の判断を行なう。
That is, the reference voltages Va and Vc (Va> Vc) are used for the AFT signal shown in FIG.
Higher than the reference voltage Va (shown as “AFT-H” in the figure)
Or lower than the reference voltage Vc (shown as “AFT-L” in the figure), so that the existence of the AFT signal curve as shown is confirmed, and the reference voltage Vb (= (Va + Vc)
/ 2) to determine the vicinity of the local oscillation frequency.

【0019】この際、上記平滑回路3による遅延の影響
により、チューニング制御回路2′の内蔵するカウンタ
の値は、平滑回路3が出力している直流電圧TUの元の
PWM信号に相当する同カウント値に比して3つ分だけ
進んでいるため、そのままでは、時間と共に遅延量Vde
lay 分だけチューニング電圧BTが上がり、局部発振周
波数から外れた状態で落ち着くこととなる。
At this time, due to the influence of the delay caused by the smoothing circuit 3, the value of the counter incorporated in the tuning control circuit 2 'becomes the same as that of the original PWM signal of the DC voltage TU output from the smoothing circuit 3. Since it has advanced by three in comparison with the value, the delay amount Vde with time remains unchanged.
The tuning voltage BT rises by the amount of lay, and settles out of the local oscillation frequency.

【0020】したがって、チューニング制御回路2′は
AFT信号の電圧が局部発振周波数の付近であると判断
した時点で、A/D変換回路6が平滑回路3の出力する
直流電圧TUから得たデジタル値を取込み、取込んだ値
を内蔵するカウンタにそれまでの保持値に代えてあらた
めて保持設定することで、上記遅延量Vdelay の影響を
排除してチューニング電圧BTがずれてしまうのを確実
に回避するものである。
Therefore, when the tuning control circuit 2 'determines that the voltage of the AFT signal is near the local oscillation frequency, the A / D conversion circuit 6 obtains the digital value obtained from the DC voltage TU output from the smoothing circuit 3. The effect of the delay amount Vdelay is eliminated, and the deviation of the tuning voltage BT is reliably avoided by taking the acquired value and setting it again in the built-in counter instead of the previously held value. Things.

【0021】このような動作をチューニング制御回路
2′が実行することで、平滑回路3の時定数をリップル
による周波数による揺らぎを考慮して非常に大きく設定
したとしても、掃引速度に応じた上記遅延量Vdelay に
よりチューニング電圧BTが変動して同調位置がずれて
しまうようなことはなく、そのために安定した動作で掃
引速度を大きく設定することが可能となる。
By performing such an operation by the tuning control circuit 2 ', even if the time constant of the smoothing circuit 3 is set to be very large in consideration of the fluctuation due to the frequency due to the ripple, the delay according to the sweeping speed is reduced. The tuning voltage BT does not fluctuate due to the amount Vdelay, and the tuning position does not shift. Therefore, the sweep speed can be set to a large value with a stable operation.

【0022】なお、上記実施の形態は液晶テレビ装置の
オートチューニング回路に適用した場合について説明し
たが、本発明はこれに限ることなく、カウンタの値に対
応したパルス幅変調信号からチューニング電圧を生成し
て自動掃引を行なうような電圧シンセサイザ方式のオー
トチューニング回路を用いた受信装置であれば、ラジオ
受信機その他にも同様に適用できる。その他、本発明は
その要旨を逸脱しない範囲内で種々変形して実施するこ
とが可能であるものとする。
Although the above embodiment has been described with reference to the case where the present invention is applied to an auto tuning circuit of a liquid crystal television apparatus, the present invention is not limited to this, and generates a tuning voltage from a pulse width modulation signal corresponding to a counter value. Any receiving device using a voltage synthesizer type auto-tuning circuit that performs automatic sweeping can be similarly applied to a radio receiver and the like. In addition, the present invention can be variously modified and implemented without departing from the gist thereof.

【0023】[0023]

【発明の効果】請求項1及び2によればいずれも、パル
ス幅変調信号を平滑化する平滑回路の時定数をリップル
による周波数の揺らぎを考慮して非常に大きく設定した
としても、掃引速度に影響を与えることがなく、したが
って安定した動作でも掃引速度を大きくすることが可能
となる。
According to the first and second aspects of the present invention, even if the time constant of the smoothing circuit for smoothing the pulse width modulation signal is set to be very large in consideration of the fluctuation of the frequency due to the ripple, the sweep speed is reduced. There is no effect, and therefore, the sweep speed can be increased even in a stable operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の一形態に係る回路構成を示すブ
ロック図。
FIG. 1 is a block diagram showing a circuit configuration according to an embodiment of the present invention.

【図2】図1の平滑回路の具体構成を例示する図。FIG. 2 is a diagram illustrating a specific configuration of a smoothing circuit in FIG. 1;

【図3】同実施の形態に係る動作を説明する図。FIG. 3 is a diagram illustrating an operation according to the embodiment.

【図4】同実施の形態に係る動作を説明する図。FIG. 4 is a diagram illustrating an operation according to the embodiment.

【図5】一般的なオートチューニング回路の構成を示す
ブロック図。
FIG. 5 is a block diagram showing a configuration of a general auto-tuning circuit.

【符号の説明】[Explanation of symbols]

1…チューナ 2,2′…チューニング制御回路 3…平滑回路 4…チューニング電圧発生回路 5…中間周波増幅回路 6…A/D変換回路 DESCRIPTION OF SYMBOLS 1 ... Tuner 2, 2 '... Tuning control circuit 3 ... Smoothing circuit 4 ... Tuning voltage generation circuit 5 ... Intermediate frequency amplification circuit 6 ... A / D conversion circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 カウンタの値に対応したパルス幅変調信
号からチューニング電圧を生成する電圧シンセサイザ方
式のオートチューニング回路において、 上記パルス幅変調信号を平滑化して上記チューニング電
圧を生成するために用いられる直流電圧を生成する平滑
回路と、 この平滑回路で得られる直流電圧をデジタル化して上記
カウンタの値を算出するデジタル変換回路と、 このデジタル変換回路の算出した値を上記カウンタに設
定保持させる制御手段とを具備したことを特徴とするオ
ートチューニング回路。
1. A voltage synthesizer type auto-tuning circuit for generating a tuning voltage from a pulse width modulation signal corresponding to a value of a counter, wherein a direct current used to smooth the pulse width modulation signal and generate the tuning voltage. A smoothing circuit for generating a voltage, a digital conversion circuit for digitizing a DC voltage obtained by the smoothing circuit to calculate the value of the counter, and a control means for setting and holding the value calculated by the digital conversion circuit in the counter. An auto-tuning circuit comprising:
【請求項2】 カウンタの値に対応したパルス幅変調信
号からチューニング電圧を生成する電圧シンセサイザ方
式のオートチューニング回路を用いた受信装置におい
て、 上記パルス幅変調信号を平滑化して上記チューニング電
圧を生成するために用いられる直流電圧を生成する平滑
回路と、 この平滑回路で得られる直流電圧をデジタル化して上記
カウンタの値を算出するデジタル変換回路と、 このデジタル変換回路の算出した値を上記カウンタに設
定保持させる制御手段とを具備したことを特徴とする受
信装置。
2. A receiving apparatus using a voltage synthesizer type auto-tuning circuit for generating a tuning voltage from a pulse width modulation signal corresponding to a value of a counter, wherein the tuning voltage is generated by smoothing the pulse width modulation signal. A smoothing circuit for generating a DC voltage used for this purpose; a digital conversion circuit for digitizing the DC voltage obtained by the smoothing circuit to calculate the value of the counter; and setting the value calculated by the digital conversion circuit to the counter A receiving device comprising: a control unit for holding the information.
JP32461697A 1997-11-26 1997-11-26 Auto-tuning circuit and receiver using the circuit Pending JPH11163684A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32461697A JPH11163684A (en) 1997-11-26 1997-11-26 Auto-tuning circuit and receiver using the circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32461697A JPH11163684A (en) 1997-11-26 1997-11-26 Auto-tuning circuit and receiver using the circuit

Publications (1)

Publication Number Publication Date
JPH11163684A true JPH11163684A (en) 1999-06-18

Family

ID=18167817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32461697A Pending JPH11163684A (en) 1997-11-26 1997-11-26 Auto-tuning circuit and receiver using the circuit

Country Status (1)

Country Link
JP (1) JPH11163684A (en)

Similar Documents

Publication Publication Date Title
US4122488A (en) Sync signal generator with memorization of phase detection output
JPH0349233B2 (en)
JPS627728B2 (en)
US5113122A (en) Horizontal deflector apparatus
US5239367A (en) Signal discriminating circuit and active filter using same
JPH11163684A (en) Auto-tuning circuit and receiver using the circuit
US4157569A (en) Television receiver having a synchronous detection circuit and a frequency deviation-detection circuit to achieve a wide frequency range control function
US7355656B2 (en) Video signal processing device and television receiving device
US8199260B2 (en) Picture signal detecting apparatus
JPS627729B2 (en)
JPS6057768B2 (en) Electronic channel selection device
JP2983766B2 (en) Automatic tuning radio receiver
JPH0813135B2 (en) Signal level automatic control method
JP2600475Y2 (en) Tuning device having AFT function
JPH0313797B2 (en)
US4158211A (en) Automatic frequency control apparatus for television receiver
JPS6025186Y2 (en) Television signal reception detection circuit
KR0158963B1 (en) Circuit and method for automatic fine tuning
JPH0671196B2 (en) Receiver
JP2000184230A (en) Horizontal synchronizing circuit
JPH0691367B2 (en) Voltage controlled oscillator
JPH0349472Y2 (en)
JP2001044829A (en) Phase-locked loop circuit
JPH059086U (en) Image miute circuit
JPS61224641A (en) Frequency stabilizing circuit