JPH11163401A - Gan-based semiconductor light-emitting device - Google Patents

Gan-based semiconductor light-emitting device

Info

Publication number
JPH11163401A
JPH11163401A JP32792797A JP32792797A JPH11163401A JP H11163401 A JPH11163401 A JP H11163401A JP 32792797 A JP32792797 A JP 32792797A JP 32792797 A JP32792797 A JP 32792797A JP H11163401 A JPH11163401 A JP H11163401A
Authority
JP
Japan
Prior art keywords
layer
gan
mask
mask layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32792797A
Other languages
Japanese (ja)
Other versions
JP3645995B2 (en
Inventor
Hiroaki Okagawa
広明 岡川
Yoichiro Ouchi
洋一郎 大内
Keiji Miyashita
啓二 宮下
Koichi Taniguchi
浩一 谷口
Kazuyuki Tadatomo
一行 只友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Cable Industries Ltd
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Priority to JP32792797A priority Critical patent/JP3645995B2/en
Publication of JPH11163401A publication Critical patent/JPH11163401A/en
Application granted granted Critical
Publication of JP3645995B2 publication Critical patent/JP3645995B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a GaN-based light-emitting device having superior light- emitting characteristic by preventing reduction in the crystallinity of a Bragg reflection layer and thus preventing reduction in the reflectance. SOLUTION: A multilayered body S, including a light-emitting layer S4, is formed by sequentially growing layers made of GaN-based crystal on a base substrate 1 as a lowermost layer, and electrodes X and Y are formed thereon, thus producing a GaN-based light-emitting device. At this time, a mask layer M, a dislocation line control layer S1 covering the mask layer, and a Bragg reflection layer B1 are provided between the base substrate 1 and the light- emitting layer S4. The Bragg reflection layer B1 is provided on a layer side which is higher than the dislocation line control layer S1, thus improving reduction in crystallinity due to the dislocation line. The dislocation line control layer S1 is a GaN-based crystal layer, having a non-mask region as a growth start surface and is formed by having a crystal grown, until it covers the upper surface of the mask layer M.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、GaN系半導体発
光素子に関するものであり、特に、発光素子の積層体内
にマスク層を設けることによって該積層体内に低転位の
領域を形成し、これにさらにブラッグ反射層を組み合わ
せた構造を有する発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a GaN-based semiconductor light-emitting device, and more particularly to a GaN-based semiconductor light-emitting device, in which a low-dislocation region is formed in a laminate by providing a mask layer in the laminate. The present invention relates to a light emitting device having a structure in which a Bragg reflection layer is combined.

【0002】[0002]

【従来の技術】GaN系半導体発光素子(以下、「Ga
N系発光素子」とも呼んで説明する)は、GaN系結晶
材料を用いた半導体発光素子であって、近年高輝度のダ
イオード(LED)が実現されたのを機会に研究が活発
に行われており、半導体レーザの室温連続発振の報告も
聞かれる様になっている。これらGaN系発光素子を作
製する一般的な方法は、基板としてサファイアの単結晶
を用い、その上に低温でバッファー層を成長し、その後
GaN系結晶からなる発光部を形成するといった手順が
用いられている。
2. Description of the Related Art A GaN-based semiconductor light emitting device (hereinafter referred to as "Ga
The N-type light-emitting element is also described as a semiconductor light-emitting element using a GaN-based crystal material, and has been actively researched in recent years when a high-brightness diode (LED) has been realized. In addition, reports of room temperature continuous oscillation of semiconductor lasers have been heard. A general method for fabricating these GaN-based light-emitting devices uses a procedure in which a single crystal of sapphire is used as a substrate, a buffer layer is grown thereon at a low temperature, and then a light-emitting portion made of a GaN-based crystal is formed. ing.

【0003】[0003]

【発明が解決しようとする課題】結晶基板上にGaN系
結晶層を成長させる場合、他の半導体の場合と同様、基
板とGaN系結晶との格子定数が整合しない(格子不整
合)状態では転位などの欠陥が発生する。また、転位
は、不純物の混入や多層膜界面での歪み等の要因によっ
ても発生する。これら発生した転位は、結晶層が成長す
るにつれて層の厚みが増しても上層側へ継承され、転位
線(貫通転位)と呼ばれる連続した欠陥部分となる。
When a GaN-based crystal layer is grown on a crystal substrate, as in other semiconductors, dislocation occurs when the lattice constant of the substrate and the GaN-based crystal is not matched (lattice mismatch). And other defects. Dislocations also occur due to factors such as contamination of impurities and distortion at the interface of the multilayer film. These dislocations are inherited to the upper layer side even if the thickness of the crystal layer increases as the crystal layer grows, and become continuous defect portions called dislocation lines (threading dislocations).

【0004】GaN系発光素子、特にサファイア結晶を
基板として用いたものにおいては、基板とGaN系層と
の間に大きな格子不整合が存在するため転位密度が10
10cm-2以上にもなることが知られている。これら高密
度に発生する転位が、GaN系発光素子の積層構造を形
成する場合にも、転位線となって上層へ伝搬する。転位
は結晶欠陥であるため、発光層では非発光再結合中心と
して働いたり、そこが電流のパスとして働き漏れ電流の
原因になるなど、発光特性や寿命特性を低下させる原因
となり問題となる。
In a GaN-based light-emitting device, particularly a device using a sapphire crystal as a substrate, the dislocation density is 10% because of a large lattice mismatch between the substrate and the GaN-based layer.
It is known to be more than 10 cm -2 . These dislocations generated at high density also become dislocation lines and propagate to the upper layer even when forming a stacked structure of a GaN-based light emitting element. Since the dislocation is a crystal defect, the light emitting layer acts as a non-light emitting recombination center in the light emitting layer or acts as a current path to cause a leakage current, thereby causing a problem of a deterioration in light emitting characteristics and life characteristics.

【0005】一方、GaN系発光素子の外部量子効率を
向上させるための方法の一つとしてブラッグ反射層を設
ける方法がある。この方法は、発光素子を構成する積層
体のうち下層側、上層側のいずれか一方の側から光を取
り出すとして、内部の発光層から発せられた光のうち、
光を取り出す側とは反対側に向かう光を、ブラッグ反射
層によって光を取り出す側へ反射させ、より損失を少な
くしようとする方法である。
On the other hand, as one of the methods for improving the external quantum efficiency of a GaN-based light emitting device, there is a method of providing a Bragg reflection layer. In this method, light is extracted from one of the lower layer side and the upper layer side of the stacked body constituting the light emitting element, and of the light emitted from the internal light emitting layer,
In this method, light traveling toward the side opposite to the side from which light is extracted is reflected by the Bragg reflection layer to the side from which light is extracted, thereby reducing loss.

【0006】GaN系発光素子を構成する積層体中にブ
ラッグ反射層を設ける場合、ブラッグ反射層もまたGa
N系結晶からなる積層構造であるから、該ブラッグ反射
層の内部には多くの転位線が存在する。このため、結晶
性が低下し、所望の反射率が得られないという問題があ
った。
[0006] When a Bragg reflection layer is provided in a laminate constituting a GaN-based light emitting device, the Bragg reflection layer is also Ga
Since the multilayer structure is made of an N-based crystal, there are many dislocation lines inside the Bragg reflection layer. For this reason, there has been a problem that crystallinity is reduced and a desired reflectance cannot be obtained.

【0007】本発明の目的は、上記問題に鑑み、GaN
系発光素子に設けられるブラッグ反射層の結晶性低下を
改善し、反射率の低下を改善して、発光特性に優れたG
aN系発光素子を提供することである。
In view of the above problems, an object of the present invention is to provide a GaN
G with excellent light emission characteristics by improving the crystallinity of the Bragg reflection layer provided in the light emitting device
An object of the present invention is to provide an aN-based light emitting device.

【0008】[0008]

【課題を解決するための手段】本発明のGaN系発光素
子は、次の特徴を有するものである。 (1)GaN系結晶がC軸を厚み方向として成長可能な
ベース基板を最下層とし、その上に、GaN系結晶から
なり発光層を含む複数の層が順次成長し積み重なって積
層体が形成され、これにp型電極、n型電極が設けられ
た構成を有する半導体発光素子であって、ベース基板と
発光層との間には、マスク層と、該マスク層を覆う層
と、ブラッグ反射層とが、これらのなかでブラッグ反射
層が最も上層側となるように設けられ、マスク層は、該
マスク層が設けられる層の上面に、マスク領域と非マス
ク領域とを形成するように部分的に設けられるものであ
り、マスク層の材料はそれ自身の表面からは実質的にG
aN系結晶が成長し得ない材料であり、マスク層を覆う
層は、非マスク領域を成長の出発面とし、マスク層上面
を覆うまで結晶成長してなるGaN系結晶層である、G
aN系半導体発光素子。
The GaN-based light-emitting device of the present invention has the following features. (1) A base substrate on which a GaN-based crystal can grow with the C axis as a thickness direction is a lowermost layer, and a plurality of layers including a GaN-based crystal and including a light-emitting layer are sequentially grown and stacked to form a stacked body. A semiconductor light-emitting device having a configuration in which a p-type electrode and an n-type electrode are provided, wherein a mask layer, a layer covering the mask layer, and a Bragg reflection layer are provided between the base substrate and the light-emitting layer. Are provided so that the Bragg reflection layer is the uppermost layer among them, and the mask layer is partially formed on the upper surface of the layer on which the mask layer is provided so as to form a mask region and a non-mask region. And the material of the mask layer is substantially G from its own surface.
The layer that covers the mask layer is a GaN-based crystal layer formed by growing a crystal until it covers the upper surface of the mask layer, using the non-mask region as a starting surface for growth.
aN-based semiconductor light emitting device.

【0009】(2)マスク層を覆う層が、C軸方向への
成長速度とC軸に垂直な方向への成長速度との比を制御
されながら形成された層であって、前記2つの成長速度
の比の制御が、マスク層の形成パターン、結晶成長法、
結晶成長時の雰囲気ガスの組合わせを選択することによ
ってなされたものである上記(1)記載のGaN系半導
体発光素子。
(2) The layer covering the mask layer is a layer formed while controlling the ratio between the growth rate in the C-axis direction and the growth rate in the direction perpendicular to the C-axis. The control of the speed ratio is based on the mask layer formation pattern, crystal growth method,
The GaN-based semiconductor light-emitting device according to the above (1), wherein the GaN-based semiconductor light-emitting device is made by selecting a combination of atmospheric gases during crystal growth.

【0010】(3)マスク層の形成パターンが、帯状の
マスク層を縞状に配置してなるストライプ状のマスクパ
ターンであり、該ストライプの長手方向はベース基板上
に形成されるGaN系結晶に対して〈11−20〉方向
に伸びており、非マスク領域を通る転位線が、マスク層
を覆う層で曲げられ、非マスク領域の上方部分が低転位
化されている上記(1)記載のGaN系半導体発光素
子。
(3) The pattern for forming the mask layer is a stripe-shaped mask pattern in which strip-shaped mask layers are arranged in stripes, and the longitudinal direction of the stripes corresponds to the GaN-based crystal formed on the base substrate. On the other hand, the dislocation line extending in the <11-20> direction and passing through the non-mask region is bent by a layer covering the mask layer, and the upper portion of the non-mask region is reduced in dislocation. GaN based semiconductor light emitting device.

【0011】(4)マスク層の形成パターンが、帯状の
マスク層を縞状に配置してなるストライプ状のマスクパ
ターンであり、該ストライプの長手方向はベース基板上
に形成されるGaN系結晶に対して〈1−100〉方向
に伸びており、非マスク領域を通る転位線が、マスク層
を覆う層で曲げられることなく、マスク領域の上方部分
が低転位化されている上記(1)記載のGaN系半導体
発光素子。
(4) The pattern for forming the mask layer is a stripe-shaped mask pattern in which strip-shaped mask layers are arranged in stripes, and the longitudinal direction of the stripes corresponds to the GaN-based crystal formed on the base substrate. On the other hand, the dislocation line extending in the <1-100> direction and passing through the non-mask region is not bent by the layer covering the mask layer, and the upper portion of the mask region is reduced in dislocation. GaN-based semiconductor light emitting device.

【0012】(5)マスク層が電流狭窄の役割を果して
いる上記(1)記載のGaN系半導体発光素子。
(5) The GaN-based semiconductor light-emitting device according to (1), wherein the mask layer plays a role of current confinement.

【0013】(6)発光層の上層側に、さらに第二のマ
スク層とそれを覆う層が設けられ、第二のマスク層は、
該マスク層が設けられる層の上面に、マスク領域と非マ
スク領域とを形成するように部分的に設けられるもので
あり、第二のマスク層の材料はそれ自身の表面からは実
質的にGaN系結晶が成長し得ない材料であり、第二の
マスク層を覆う層は、非マスク領域を成長の出発面と
し、マスク層上面を覆うまで結晶成長してなるGaN系
結晶層である上記(1)記載のGaN系半導体発光素
子。
(6) A second mask layer and a layer covering the second mask layer are further provided on the upper layer side of the light emitting layer.
The mask layer is partially provided on the upper surface of the layer on which the mask layer is provided so as to form a mask region and a non-mask region, and the material of the second mask layer is substantially GaN from its own surface. The layer that covers the second mask layer is a material that cannot grow a system crystal, and the layer that covers the second mask layer is a GaN-based crystal layer formed by growing a crystal from the non-mask region as a growth starting surface to cover the upper surface of the mask layer. The GaN-based semiconductor light-emitting device according to 1).

【0014】(7)ブラッグ反射層の下側に設けられる
マスク層と、第二のマスク層のいずれか一方または両方
が、電流狭窄の役割を果している上記(6)記載のGa
N系半導体発光素子。
(7) The Ga according to the above (6), wherein one or both of the mask layer provided below the Bragg reflection layer and the second mask layer play a role of current confinement.
N-based semiconductor light emitting device.

【0015】(8)マスク層により電流狭窄された部分
に対応する、発光層の部位およびブラッグ反射層の部位
が、低転位化されている上記(5)または(7)記載の
GaN系半導体発光素子。
(8) The GaN-based semiconductor light emitting device according to the above (5) or (7), wherein the portion of the light emitting layer and the portion of the Bragg reflection layer corresponding to the portion of the current confined by the mask layer are reduced in dislocation. element.

【0016】[0016]

【作用】本明細書では、GaN系結晶やサファイア基板
などの六方格子結晶の格子面を4つのミラー指数(hk
il)によって指定する場合があれば、記載の便宜上、
指数が負のときには、その指数の前にマイナス記号を付
けて表記するものとし、この負の指数に関する表記方法
以外は、一般的なミラー指数の表記方法に準じる。従っ
て、GaN系結晶の場合では、C軸に平行なプリズム面
(特異面)は6面あるが、例えば、その1つの面は(1
−100)と表記し、6面を等価な面としてまとめる場
合には{1−100}と表記する。また、前記{1−1
00}面に垂直でかつC軸に平行な面を等価的にまとめ
て{11−20}と表記する。また、(1−100)面
に垂直な方向は〔1−100〕、それと等価な方向の集
合を〈1−100〉とし、(11−20)面に垂直な方
向は〔11−20〕、それと等価な方向の集合を〈11
−20〉と表記する。但し、図面にミラー指数を記入す
る場合があれば、指数が負のときには、その指数の上に
マイナス記号を付けて表記し、ミラー指数の一般的な表
記方法に全て準じる。本発明でいう結晶方位は、全て、
ベース基板上にC軸を厚み方向として成長したGaN系
結晶を基準とする方位である。
In this specification, the lattice plane of a hexagonal lattice crystal such as a GaN-based crystal or a sapphire substrate has four Miller indices (hk
il), for convenience of description,
When an exponent is negative, the exponent is preceded by a minus sign, and the notation method for the negative exponent is the same as that of the general Miller index. Therefore, in the case of a GaN-based crystal, there are six prism surfaces (singular surfaces) parallel to the C-axis. For example, one of the surfaces is (1)
−100), and {1-100} when the six surfaces are grouped as equivalent surfaces. In addition, the above-mentioned Δ1-1
The planes perpendicular to the 00 plane and parallel to the C-axis are equivalently collectively denoted as {11-20}. The direction perpendicular to the (1-100) plane is [1-100], the set of equivalent directions is <1-100>, and the direction perpendicular to the (11-20) plane is [11-20]. The set of equivalent directions is <11
−20>. However, if there is a case where the Miller index is written in the drawing, if the index is negative, the index is indicated by adding a minus sign to the index, and all of the general Miller index notations are followed. The crystal orientations referred to in the present invention are all
The orientation is based on a GaN-based crystal grown on the base substrate with the C axis as the thickness direction.

【0017】「マスク領域」と「非マスク領域」は、共
にマスク層が形成される面内の領域である。マスク層の
上面の領域は、マスク領域に等しいものとみなし、同義
として説明に用いる。また、マスク領域の上方、下方と
は、マスク領域の面に対して垂直に上方、下方のことで
ある。非マスク領域の上方、下方も同様である。
The "mask region" and the "non-mask region" are both in-plane regions on which a mask layer is formed. The region on the upper surface of the mask layer is regarded as being equal to the mask region, and is used in the description as synonymous. The terms “above and below the mask area” mean above and below perpendicular to the plane of the mask area. The same applies to the upper and lower parts of the non-mask area.

【0018】また、当該GaN系半導体発光素子に設け
られるp型電極・n型電極のうち、発光層よりも上層側
に設けられる方の電極を上部電極と呼ぶ。これに対し
て、他方の電極を下部電極と呼ぶ。上部電極は特定の層
上面に任意の形状にて設けられるが、その層上面全体を
上部電極形成面と呼ぶ。
Further, of the p-type electrode and the n-type electrode provided in the GaN-based semiconductor light-emitting element, the electrode provided on the upper layer side with respect to the light-emitting layer is called an upper electrode. On the other hand, the other electrode is called a lower electrode. The upper electrode is provided in an arbitrary shape on the upper surface of a specific layer, and the entire upper surface of the layer is referred to as an upper electrode forming surface.

【0019】本発明者等は、先にGaN系結晶とサファ
イア結晶基板との格子定数及び熱膨張係数の違いに起因
するGaN系結晶層のクラック対策として、図6(a)
に示すように、ベース基板1上に、格子状にパターニン
グしたマスク層Mを設け、基板面が露出している非マス
ク領域11だけにGaN系結晶層30を成長させ、ベー
ス基板面全体に対してチップサイズのGaN系結晶層3
0を点在させることによって、クラックを防止すること
を提案している(特開平7−273367号公報)。
The inventor of the present invention has previously taken measures shown in FIG. 6 (a) as a countermeasure against cracks in the GaN-based crystal layer caused by differences in lattice constant and thermal expansion coefficient between the GaN-based crystal and the sapphire crystal substrate.
As shown in FIG. 1, a mask layer M patterned in a lattice pattern is provided on the base substrate 1, a GaN-based crystal layer 30 is grown only in the non-mask region 11 where the substrate surface is exposed, and Chip size GaN-based crystal layer 3
It has been proposed to prevent cracks by interspersing zeros (Japanese Patent Application Laid-Open No. 7-273667).

【0020】その後本発明者らがさらに研究を重ねた結
果、点在的に成長させたGaN系結晶層30をさらに成
長させると、図6(b)に示すように、厚さ方向(C軸
方向)だけでなく、各GaN系結晶層30からマスク層
M上へ向けての横方向(C軸に垂直な方向)へも成長が
行われることが確認された。しかも、横方向への成長速
度は、結晶方位によっては厚さ方向と同程度の高速な成
長が可能な場合もあり、結晶方位依存性が判明した。
As a result of further studies by the present inventors, when the GaN-based crystal layer 30 grown in a dotted manner is further grown, as shown in FIG. Direction) as well as in the lateral direction (direction perpendicular to the C-axis) from each GaN-based crystal layer 30 toward the mask layer M. In addition, the growth rate in the lateral direction can be as high as that in the thickness direction depending on the crystal orientation in some cases.

【0021】このマスク層よりも上方への成長をさらに
進めると、厚み方向、横方向への成長がさらに継続さ
れ、図6(c)に示す如く、GaN系結晶は、マスク領
域12を完全に覆ってマスク層を埋め込み、非常に転位
などの欠陥の少ない平坦でクラックの無い大型且つ厚膜
のGaN系結晶層30が得られる事を見いだした。
When the growth above the mask layer is further advanced, the growth in the thickness direction and the lateral direction is further continued, and the GaN-based crystal completely covers the mask region 12 as shown in FIG. It has been found that a large and thick GaN-based crystal layer 30 having a flat, crack-free and very small number of defects such as dislocations can be obtained by covering and embedding a mask layer.

【0022】このとき、GaN系結晶層30中に存在す
る転位線は、ベース基板を含む下地から継承するか、成
長界面で発生し、図6(c)に示す如く、単に非マスク
領域から上方へ伝搬していくものと考えられていた。
At this time, the dislocation lines existing in the GaN-based crystal layer 30 are inherited from the base including the base substrate or are generated at the growth interface, and are simply generated from the non-mask region as shown in FIG. It was thought to propagate to.

【0023】ところが、その後の本発明者等の研究によ
って、上記のようにマスク層を形成し該マスク層を埋め
込むまで結晶成長を行なう場合、マスク層の形成パター
ン、結晶成長法、結晶成長時の雰囲気ガスの組合わせを
選択することによって、その層において、転位線の上方
への伝搬方向を制御できることを見い出したのである。
この制御方法によって、非マスク領域からそれに隣接す
るマスク領域の上方へ、あるいは非マスク領域からその
まま上方へ、いずれの領域の上方へも転位線の継承方向
を意図的に変化させることができるようになった。
However, according to the subsequent studies by the present inventors, when a mask layer is formed and crystal growth is performed until the mask layer is buried as described above, the formation pattern of the mask layer, the crystal growth method, and the By selecting a combination of atmospheric gases, they have found that the direction of propagation above the dislocation lines can be controlled in that layer.
With this control method, the inheritance direction of the dislocation lines can be intentionally changed from the non-mask region to above the adjacent mask region or directly from the non-mask region to above any region. became.

【0024】上記のように、マスク層とそれを覆うGa
N系結晶層を用いて積極的に転位線の上方への伝搬方向
を制御することによって、光が発生する部分や上部電極
形成面など、マスク層よりも上層側の重要箇所を自在に
低転位化し、光度、出力、素子寿命を向上させることが
できる。また好ましい態様として、マスク層を両電極の
間に設けるときには、マスク層によって電流狭窄構造を
構成することができ、発光層を部分的に強く発光させる
ことができる。このとき、転位線を制御し、前記発光の
中心部分を低転位化することで、光度をより向上させる
ことができる。
As described above, the mask layer and the Ga covering the mask layer
By actively controlling the propagation direction above the dislocation lines using the N-based crystal layer, important dislocations above the mask layer, such as the light-emitting portion and the upper electrode formation surface, can be freely reduced. And the luminous intensity, output, and element life can be improved. In a preferred embodiment, when a mask layer is provided between the two electrodes, a current confinement structure can be formed by the mask layer, and the light-emitting layer can partially emit light. At this time, the luminous intensity can be further improved by controlling the dislocation lines and lowering the central portion of the light emission.

【0025】本発明では、発光素子の積層体内にブラッ
グ反射層を設け、外界へより多くの光を放出させる構造
としているが、ブラッグ反射層の下層側に、マスク層と
それを覆うGaN系結晶層を設けるという上下関係の限
定を行なっている。これによって、ブラッグ反射層を構
成する各GaN系結晶層の結晶性が転位線によって劣化
するのを抑制することができる。また、発光層の場合と
同様、ブラッグ反射層に対しても部分的に低転位化を行
なうこともできる。
In the present invention, a Bragg reflection layer is provided in the light emitting element stack to emit more light to the outside. However, a mask layer and a GaN-based crystal covering the mask layer are provided below the Bragg reflection layer. The upper and lower relationship of providing a layer is limited. Thereby, it is possible to suppress the crystallinity of each GaN-based crystal layer constituting the Bragg reflection layer from being deteriorated by dislocation lines. Further, similarly to the case of the light emitting layer, the dislocation reduction can be partially performed on the Bragg reflection layer.

【0026】[0026]

【発明の実施の形態】本発明による発光素子を製造方法
と共に説明する。本発明の発光素子は、図1に簡単な構
造の一例を示すように、ベース基板1を最下層とし、該
ベース基板上に、GaN系結晶からなる層を順次結晶成
長させて積み重ね、pn接合による発光層S4を含む積
層体Sを形成し、これに上部電極Xと下部電極Yを設け
て形成したものである。図1の例では、発光層S4は、
ダブルヘテロ接合構造によって2つのクラッド層S3、
S5によって挟まれた活性層である。また、図1の例で
は、ベース基板1は、基礎となるサファイア結晶基板1
a上に、格子整合性を改善するためのバッファー層1
b、さらにGaN系結晶薄膜層1cが順次形成されたも
のを用いている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A light emitting device according to the present invention will be described together with a manufacturing method. As shown in FIG. 1, the light-emitting device of the present invention has a base substrate 1 as a lowermost layer, and a layer composed of GaN-based crystals is sequentially grown and stacked on the base substrate to form a pn junction. A stacked body S including a light emitting layer S4 is formed, and an upper electrode X and a lower electrode Y are provided thereon. In the example of FIG. 1, the light emitting layer S4 is
Two cladding layers S3 with a double heterojunction structure,
The active layer is sandwiched by S5. In the example of FIG. 1, the base substrate 1 is a base sapphire crystal substrate 1.
a buffer layer 1 for improving lattice matching
b, and a GaN-based crystal thin film layer 1c is sequentially formed.

【0027】図1の例におけるp/n型の上下位置関係
は、p型、n型の導電型を形成するための加工上の理由
から、ベース基板側をn型とし上層側をp型とする一般
的なものとなっている。また、ベース基板には絶縁体
(サファイア結晶基板)を用いており、n型GaN層S
2の上面を露出させ、その面に下部電極Yを設けるとい
う、電極の配置となっている。また、光が外界に出てい
く面は積層体の最上層の上面としており、下層側にブラ
ッグ反射層を位置させている。以下、本発明の発光素子
の他の態様を説明する場合にも、p/n型の上下関係、
ブラッグ反射層の位置、電極配置については、これと同
様の例を挙げて説明する。しかし、p/n型の上下が逆
の態様や、導電性を有するベース基板の場合には、ベー
ス基板に下部電極を設ける態様なども自由に選択してよ
い。
The vertical positional relationship of the p / n type in the example of FIG. 1 is such that the base substrate side is n-type and the upper layer side is p-type because of the processing for forming the p-type and n-type conductivity types. It has become a common thing. Further, an insulator (sapphire crystal substrate) is used for the base substrate, and the n-type GaN layer S
The upper electrode 2 is exposed, and the lower electrode Y is provided on that surface. The surface from which light exits to the outside is the upper surface of the uppermost layer of the laminate, and the Bragg reflection layer is located on the lower layer side. Hereinafter, the p / n type upper / lower relationship is also described when describing other aspects of the light emitting device of the present invention.
The position of the Bragg reflection layer and the electrode arrangement will be described with reference to the same example. However, the p / n type may be upside down, or in the case of a base substrate having conductivity, the lower electrode may be provided on the base substrate.

【0028】ベース基板1と発光層S4との間には、マ
スク層Mとそれを覆う層S1と、ブラッグ反射層B1と
が、ブラッグ反射層B1を上層側として設けられる。マ
スク層Mは、該マスク層が設けられる層(図1の例では
ベース基板1)の上面に、マスク領域12と非マスク領
域11とを形成するように部分的に設けられる。また、
マスク層を覆う層S1は、非マスク領域11を成長の出
発面とし、マスク層Mの上面を覆うまで結晶成長してな
るGaN系結晶層である。以下、マスク層Mを覆って含
むGaN系結晶層を、転位線制御層と呼ぶ。
Between the base substrate 1 and the light emitting layer S4, a mask layer M, a layer S1 covering the mask layer M, and a Bragg reflection layer B1 are provided with the Bragg reflection layer B1 as an upper layer side. The mask layer M is partially provided on the upper surface of the layer on which the mask layer is provided (the base substrate 1 in the example of FIG. 1) so that the mask region 12 and the non-mask region 11 are formed. Also,
The layer S1 that covers the mask layer is a GaN-based crystal layer that is formed by growing a crystal from the non-mask region 11 as a growth starting surface to cover the upper surface of the mask layer M. Hereinafter, the GaN-based crystal layer that covers the mask layer M is referred to as a dislocation line control layer.

【0029】図1の例におけるGaN系発光素子を構成
する積層構造は、ベース基板1を最下層として順に、マ
スク層M、転位線制御層(n型GaN層)S1、ブラッ
グ反射層B1、n型GaN層S2、n型AlGaNクラ
ッド層S3、InGaN発光層S4、p型AlGaNク
ラッド層S5、p型GaNコンタクト層S6の積層構造
である。
The laminated structure forming the GaN-based light emitting device in the example of FIG. 1 has a mask layer M, a dislocation line control layer (n-type GaN layer) S1, a Bragg reflection layer B1, n It has a stacked structure of a p-type GaN layer S2, an n-type AlGaN cladding layer S3, an InGaN light emitting layer S4, a p-type AlGaN cladding layer S5, and a p-type GaN contact layer S6.

【0030】ベース基板は、GaN系結晶がC軸を厚さ
方向として成長可能なものであればよく、例えば、従来
からGaN系結晶を成長させる際に汎用されている、サ
ファイア、水晶、SiC等を用いてもよい。なかでも、
サファイアのC面、A面、6H−SiC基板、特にC面
サファイア基板が好ましい。またこれら材料の表面に、
GaN系結晶との格子定数や熱膨張係数の違いを緩和す
るためのZnO、MgOやAlN等のバッファー層を設
けたものであっても良く、さらにはGaN系結晶の薄膜
を表層に有するものでもよい。
The base substrate may be any substrate as long as the GaN-based crystal can be grown with the C-axis in the thickness direction. For example, sapphire, quartz, SiC, etc., which have been widely used for growing GaN-based crystals in the past. May be used. Above all,
A sapphire C-plane, A-plane, or 6H-SiC substrate, particularly a C-plane sapphire substrate is preferred. Also on the surface of these materials,
A buffer layer such as ZnO, MgO, or AlN may be provided to alleviate the difference between the lattice constant and the coefficient of thermal expansion from the GaN-based crystal. Good.

【0031】ベース基板は、成長させるGaN系結晶と
なるべく格子定数が近く且つ熱膨張係数ができるだけ近
いものを選択することが、転位などの欠陥を本来的に少
なくする点及びクラック等をより生じにくくする点で望
ましい。また、後述するマスク層の薄膜形成の際におけ
る高熱やエッチングに対する耐性に優れることが好まし
い。このような点から、ベース基板は、少なくともその
表層がInX GaY AlZ N(0≦X≦1、0≦Y≦
1、0≦Z≦1、X+Y+Z=1)からなるものが好ま
しい。具体的には、サファイア基板上に、MOVPE法
によりZnOやAlN等のバッファー層、次いでGaN
又はAlGaNの薄層を順次成膜したものが好適に用い
得る。このようなベース基板であれば、該ベース基板上
に成長させるGaN系結晶内に新たに発生する転位の密
度を低く抑える事が出来、良好な結晶性を得ることがで
きる。
It is important to select a base substrate having a lattice constant as close as possible and a thermal expansion coefficient as close as possible to a GaN-based crystal to be grown. Is desirable. Further, it is preferable that the mask layer has excellent resistance to high heat and etching when forming a thin film of a mask layer described later. From such a point, the base substrate has at least the surface layer of In x Ga y Al Z N (0 ≦ X ≦ 1, 0 ≦ Y ≦
1, 0 ≦ Z ≦ 1, X + Y + Z = 1) are preferable. Specifically, on a sapphire substrate, a buffer layer of ZnO or AlN, etc.
Alternatively, a thin film of AlGaN formed sequentially is preferably used. With such a base substrate, the density of dislocations newly generated in the GaN-based crystal grown on the base substrate can be suppressed low, and good crystallinity can be obtained.

【0032】積層体の各層の材料に用いられるGaN系
結晶は、式InX GaY AlZ N(0≦X≦1,0≦Y
≦1,0≦Z≦1,X+Y+Z=1)で決定される化合
物半導体である。特に、GaN系発光素子として有用な
ものとしてはGaN、InGaNなどが挙げられる。
[0032] GaN based crystal is used for the material of each layer of the laminate, wherein In X Ga Y Al Z N ( 0 ≦ X ≦ 1,0 ≦ Y
≦ 1, 0 ≦ Z ≦ 1, X + Y + Z = 1). In particular, GaN, InGaN, and the like are useful as GaN-based light-emitting elements.

【0033】積層体の層数は限定されない。積層体中に
おける、発光のメカニズムに直接関係する層だけを挙げ
るならば、単純なpn接合構造による2層、ダブルヘテ
ロ接合構造による3層など公知の構造が挙げられる他、
発光層の形態として、超格子構造を有するSQW (Sing
le Quantum well)、MQW (Multi Quantum well) 、量
子ドットなどでもよい。上記発光に関係する層、および
ブラッグ反射層、転位線制御層に加えて、図1に示すよ
うにダブルヘテロ接合構造の上層としてコンタクト層S
6を加えた積層構造などが挙げられ、さらに、図2に示
すように、発光層の上層側で電流狭窄を行なうためのマ
スク層を含む層や、図3に示すように上部にもブラッグ
反射層を加えて共振器を構成するなど、種々の機能層を
加えてもよい。
The number of layers of the laminate is not limited. Known layers such as two layers with a simple pn junction structure and three layers with a double hetero junction structure can be mentioned as examples of only layers directly related to the light emission mechanism in the laminate.
As a form of the light emitting layer, a SQW (Sing
le Quantum well), MQW (Multi Quantum well), quantum dots, and the like. In addition to the light emission-related layer, the Bragg reflection layer, and the dislocation line control layer, as shown in FIG.
6 and a layer including a mask layer for performing current confinement on the upper layer side of the light emitting layer as shown in FIG. 2 and a Bragg reflection on the upper side as shown in FIG. Various functional layers may be added, such as forming a resonator by adding layers.

【0034】ブラッグ反射層は、発光層よりも下層側に
位置し、発光層から下層側に発せられた光を反射して、
少しでもロス無きように光を外界に放出させる。ブラッ
グ反射層は公知の反射層であって、屈折率の異なる材料
同士の界面が多重に形成されるように、それらの材料か
らなる層が多層に積層された構造を有するものである。
なかでも、GaN系結晶からなる多層構造が好ましいも
のとして挙げられる。特に、超格子を構成する2層のG
aN系結晶層を1ペアとして、これを所望のペア数だけ
積層したものが、高い反射率を有するので好ましい。
The Bragg reflection layer is located below the light emitting layer and reflects light emitted from the light emitting layer to the lower layer side.
The light is emitted to the outside world without any loss. The Bragg reflection layer is a known reflection layer, and has a structure in which layers made of materials having different refractive indices are stacked in multiple layers so as to form multiple interfaces.
Among them, a multilayer structure composed of a GaN-based crystal is preferred. In particular, two layers of G forming the superlattice
It is preferable that a pair of aN-based crystal layers is stacked as many as a desired number of layers because of high reflectance.

【0035】マスク層は、それ自身の表面からは実質的
にGaN系結晶が成長し得ない材料を用いる。このよう
な材料としては、例えば非晶質体が例示され、さらにこ
の非晶質体としてSi、Ti、Ta、Zr等の窒化物や
酸化物、即ち、SiO2 、SiNX 、SiO1-X X
TiO2 、ZrO2 等が例示される。特に、耐熱性に優
れると共に成膜及びエッチング除去が比較的容易なSi
X や、SiO1-X X 膜が好適に使用できる。また、
図2に示すように、マスク層Mの上層にさらに第二のマ
スク層を設けて電流狭窄を行い、かつ転位線の伝搬を止
める場合、該マスク層の材料は、転位線の伝搬を止め得
るものであればよい。
The mask layer is substantially free of its own surface.
A material that cannot grow a GaN-based crystal is used. like this
Examples of such a material include an amorphous body.
Nitrides such as Si, Ti, Ta, Zr, etc.
Oxide, ie, SiOTwo, SiNX, SiO1-XNX,
TiOTwo, ZrOTwoEtc. are exemplified. Particularly excellent in heat resistance
Si that is relatively easy to form and etch
NXOr SiO1-XN XA membrane can be suitably used. Also,
As shown in FIG. 2, a second mask is further formed on the mask layer M.
Current layer by providing a mask layer and stopping the propagation of dislocation lines
In this case, the material of the mask layer can stop the propagation of dislocation lines.
Anything can be used.

【0036】マスク層は、例えば真空蒸着、スパッタ、
CVD等の方法により基板全表面を覆うように形成した
後、通常のフォトリソグラフィー技術によって光感光性
レジストのパターニングを行い、エッチングによって基
板の一部を露出させる等の手段で形成される。なお、厚
さは限定されないが、通常50nm〜500nm程度と
される。
The mask layer is formed, for example, by vacuum evaporation, sputtering,
After the substrate is formed so as to cover the entire surface of the substrate by a method such as CVD, the photosensitive resist is patterned by a usual photolithography technique, and a part of the substrate is exposed by etching. Although the thickness is not limited, it is usually about 50 nm to 500 nm.

【0037】マスク層を設けることによって、下層側か
ら伝搬してきた転位線のうち、少なくともマスク領域に
到達しているものについては、マスク層自体で伝搬を止
めることができる。一方、下層側から伝搬してきた転位
線のうち、非マスク領域に到達したものは、さらに上層
側へ伝搬する。この上層側に伝搬する転位線の伝搬方向
を、転位線制御層によって積極的に制御する方法につい
て次に説明する。
By providing the mask layer, of the dislocation lines propagated from the lower layer side, at least those having reached the mask region can be stopped by the mask layer itself. On the other hand, among the dislocation lines that have propagated from the lower layer side, those that have reached the non-mask region further propagate to the upper layer side. A method of positively controlling the propagation direction of the dislocation line propagating to the upper layer side by the dislocation line control layer will be described below.

【0038】転位線制御層となるGaN系結晶層は、マ
スク層が設けられた面の非マスク領域から結晶成長を開
始する。このとき、GaN系結晶を成長させるに際し、
該GaN系結晶の、C軸方向への成長速度とC軸に垂直
な方向への成長速度との比を制御することによって、結
晶がマスク層よりも高く成長する時の結晶表面の形態
を、大きく分けて、次の(1)、(2)のように変化さ
せることができる。
The GaN-based crystal layer serving as a dislocation line control layer starts crystal growth from a non-mask region on the surface on which the mask layer is provided. At this time, when growing the GaN-based crystal,
By controlling the ratio of the growth rate in the C-axis direction to the growth rate in the direction perpendicular to the C-axis of the GaN-based crystal, the morphology of the crystal surface when the crystal grows higher than the mask layer can be changed. Broadly speaking, it can be changed as in the following (1) and (2).

【0039】(1)C軸方向への成長速度の比をより大
きくとれば、結晶表面の形態は、図4(a)に示すよう
に、先ずピラミッド状となる。このように成長させるこ
とによって、転位線Lの伝搬を、非マスク領域上方か
ら、隣接するマスク領域の上方に屈曲させることができ
る。さらに結晶成長を続けると、図4(b)に示すよう
に、隣合ったマスク領域からの結晶同士が合流し、平坦
な上面の状態へと向かう。このとき転位線は、結晶同士
の合流面に沿って上方に向かい、非マスク領域の上方を
低転位化することができる。
(1) If the ratio of the growth rate in the C-axis direction is increased, the morphology of the crystal surface first becomes a pyramid as shown in FIG. By growing in this manner, the propagation of the dislocation lines L can be bent from above the non-mask region to above the adjacent mask region. When the crystal growth is further continued, as shown in FIG. 4B, the crystals from the adjacent mask regions merge and head toward a flat upper surface state. At this time, the dislocation lines are directed upward along the confluence of the crystals, and the dislocations can be reduced above the non-mask region.

【0040】(2)C軸に垂直な方向への成長速度の比
をより大きくとれば、結晶成長時の表面の形態は、図5
(a)に示すように、最初から上面が平坦な台形のよう
に成長する。このように成長させることによって、転位
線Lを同図のように、上方に向かって伝搬させることが
できる。この場合さらに結晶成長を続けると、図5
(b)に示すように、隣合ったマスク領域からの結晶同
士が合流し、平坦な上面の状態は維持され、結晶層の厚
みが増す。このとき転位線はそのまま継続して上方へ向
かい、マスク領域の上方を低転位化することができる。
(2) If the ratio of the growth rate in the direction perpendicular to the C-axis is made larger, the surface morphology during crystal growth will be as shown in FIG.
As shown in (a), the top surface grows like a trapezoid with a flat top. By growing in this manner, the dislocation lines L can be propagated upward as shown in FIG. In this case, if the crystal growth is further continued, FIG.
As shown in (b), the crystals from the adjacent mask regions merge, the state of the flat upper surface is maintained, and the thickness of the crystal layer increases. At this time, the dislocation line continues upward as it is, and the dislocation above the mask region can be reduced.

【0041】上記C軸方向(厚み方向)への成長速度
と、C軸に垂直な方向(横方向)への成長速度との比を
制御するための要素は、マスク層の形成パターン、結晶
成長法、結晶成長時の雰囲気ガスであり、これらをいか
に組合せるかが重要である。その選択によって、転位線
制御層は上記(1)、(2)のように結晶成長し、その
結果、転位線の伝搬方向が選択できるのである。
Factors for controlling the ratio of the growth rate in the C-axis direction (thickness direction) to the growth rate in the direction perpendicular to the C-axis (lateral direction) are the formation pattern of the mask layer and the crystal growth. Method and atmosphere gas during crystal growth, and how to combine them is important. By the selection, the dislocation line control layer grows as shown in (1) and (2) above, and as a result, the propagation direction of the dislocation line can be selected.

【0042】転位線の伝搬方向を制御するためのマスク
の形成パターンは、マスク領域の外形線の方向、即ちマ
スク領域と非マスク領域との境界線の方向が重要であ
る。マスク領域と非マスク領域との境界線を〈11−2
0〉方向の直線とする場合、ファセット面である{1−
100}面がこの境界線を越えて横方向に成長する面と
して確保され、横方向への成長速度は遅くなる。横方向
成長速度に対しC軸方向の成長速度が速いため、{1−
101}面などの斜めファセットが形成され易い。よっ
て上記(1)のようにピラミッド状の形状が先ず形成さ
れてから平坦化する。このため平坦に埋め込むにはある
程度の厚みが必要となる。
In a mask forming pattern for controlling the direction of propagation of dislocation lines, the direction of the outline of the mask region, that is, the direction of the boundary between the mask region and the non-mask region is important. The boundary line between the mask region and the non-mask region is set to <11-2.
0> direction, a facet plane of {1-
The 100 ° plane is secured as a plane that grows in the lateral direction beyond this boundary line, and the growth rate in the lateral direction is reduced. Since the growth rate in the C-axis direction is faster than the lateral growth rate,
Oblique facets such as the 101 ° plane are easily formed. Therefore, a pyramid-like shape is first formed and then flattened as in (1) above. For this reason, a certain thickness is required for flat embedding.

【0043】逆に、マスク領域と非マスク領域との境界
線を〈1−100〉方向に伸びる直線とする場合、Ga
N系結晶の{11−20}面が、この境界線を越え、マ
スク層の上面に沿って横方向に成長する面として確保さ
れる。{11−20}面はオフファセット面であるた
め、ファセット面である{1−100}面に比べて、G
aN系結晶は上記(2)のように横方向に高速に成長す
る。横方向成長速度が速くなると、{1−101}面な
どの斜めファセットが形成され難い。その結果平坦に埋
め込むのが〈11−20〉に比べ薄くて済む。
Conversely, when the boundary between the mask region and the non-mask region is a straight line extending in the <1-100> direction, Ga
The {11-20} plane of the N-based crystal is secured as a plane that crosses this boundary line and grows laterally along the upper surface of the mask layer. The {11-20} plane is an off-facet plane, and therefore has a higher G than the {1-100} plane which is a facet plane.
The aN-based crystal grows at high speed in the lateral direction as described in (2) above. When the lateral growth rate is increased, it is difficult to form oblique facets such as the {1-101} plane. As a result, flat embedding can be thinner than <11-20>.

【0044】上記マスクパターンの効果を最も顕著に現
すパターンの一例として、ストライプ状のマスクパター
ンが挙げられる。ストライプ状のマスクパターンは、帯
状のマスク層を縞状に配置したパターンである。従っ
て、帯状のマスク領域と帯状の非マスク領域とが交互に
並ぶ。このストライプ(即ち、各帯)の長手方向が、上
記したマスク領域と非マスク領域との境界線の方向であ
る。図2の例は、マスク層をストライプ状のマスクパタ
ーンとして形成し、ストライプの長手方向を〈1−10
0〉方向とした例である。マスクパターンは、ストライ
プ状だけに限定されず、境界線を考慮して任意のパター
ンとしてもよい。
An example of a pattern that most clearly shows the effect of the mask pattern is a stripe-shaped mask pattern. The stripe-shaped mask pattern is a pattern in which strip-shaped mask layers are arranged in stripes. Therefore, the band-shaped mask regions and the band-shaped non-mask regions are alternately arranged. The longitudinal direction of the stripe (that is, each band) is the direction of the boundary between the mask region and the non-mask region. In the example of FIG. 2, the mask layer is formed as a stripe-shaped mask pattern, and the longitudinal direction of the stripe is set to <1-10
0> direction. The mask pattern is not limited to a stripe pattern, and may be an arbitrary pattern in consideration of a boundary line.

【0045】結晶成長法としては、HVPE、MOCV
Dが挙げられる。特に、厚膜を作製する場合は成長速度
の速いHVPEが好ましく、また、薄膜の場合はMOC
VDが好ましい。
As the crystal growth method, HVPE, MOCV
D. In particular, when a thick film is formed, HVPE having a high growth rate is preferable.
VD is preferred.

【0046】雰囲気ガスはH2 、N2 、Ar、He等が
挙げられるが、成長速度を制御するにはH2 、N2 が好
ましく用いられる。H2 リッチな雰囲気ガス中で成長を
行った場合、C軸方向の成長速度が速くなる。特に、マ
スク領域と非マスク領域との境界線の方向を〈11−2
0〉方向の直線とする場合(横方向に遅い場合)の組合
せでは、上記(1)のように、顕著にピラミッド状の形
状が先ず形成されてから平坦化する。このため平坦に埋
め込むにはある程度の厚みが必要となる。
The atmosphere gas includes H 2 , N 2 , Ar, He and the like, but H 2 and N 2 are preferably used to control the growth rate. When growth is performed in an H 2 -rich atmosphere gas, the growth rate in the C-axis direction increases. In particular, the direction of the boundary line between the mask region and the non-mask region is set to <11-2.
In a combination of straight lines in the 0> direction (slow in the horizontal direction), as shown in (1), a remarkable pyramid shape is first formed and then flattened. For this reason, a certain thickness is required for flat embedding.

【0047】一方、N2 リッチな雰囲気ガス中で成長を
行った場合、H2 リッチな雰囲気の場合に比べ、C軸方
向の成長速度が遅くなるため、相対的に横方向成長速度
が速くなる。マスクパターンとの組合せによって横方向
への成長をより高速にした場合、上記(2)の態様とな
り、転位線をそのまま上方に伝搬させ得る。
On the other hand, when the growth is performed in an N 2 -rich atmosphere gas, the growth rate in the C-axis direction is lower than in the H 2 -rich atmosphere, so that the lateral growth rate is relatively higher. . When the growth in the lateral direction is made faster by the combination with the mask pattern, the above-mentioned mode (2) is obtained, and the dislocation line can be propagated upward as it is.

【0048】MOCVDによる結晶成長は、主にH2
ッチ雰囲気下で行われる場合が多い。例えば、 III族ガ
スとして、キャリアガス水素10(L)+有機金属バブ
リング用水素100(cc)。V族ガスとして、キャリ
アガス水素5(L)+アンモニア5(L)。この場合、
水素濃度は75%であり、これがH2 リッチの一例であ
る。この場合、窒素濃度は0%である。
Crystal growth by MOCVD is often performed mainly in an H 2 -rich atmosphere. For example, as group III gas, carrier gas hydrogen 10 (L) + organic metal bubbling hydrogen 100 (cc). Carrier gas hydrogen 5 (L) + ammonia 5 (L) as group V gas. in this case,
The hydrogen concentration is 75%, which is an example of H 2 rich. In this case, the nitrogen concentration is 0%.

【0049】MOCVDによる結晶成長でいうと、上記
の III族キャリアガスを窒素に変えた場合の窒素濃度は
約50%である。また、V族キャリアガスのみを窒素に
変えた場合の窒素濃度は約25%である。よって、本発
明では、MOCVDによる結晶成長において、窒素濃度
が25%程度以上をN2 リッチとする。
In terms of crystal growth by MOCVD, the nitrogen concentration when the group III carrier gas is changed to nitrogen is about 50%. The nitrogen concentration when only the group V carrier gas is changed to nitrogen is about 25%. Therefore, in the present invention, the crystal growth by MOCVD, the nitrogen concentration and N 2 rich over about 25%.

【0050】本発明によるGaN系発光素子の他の構成
例を図2、図3に示す。図2の例は、ベース基板1から
ダブルヘテロ接合構造(S3〜S5)までは図1と同様
であるが、その上層側の構造が異なる。即ち、p型Al
GaNクラッド層S5の上面には、第二のマスク層M2
が形成され、p型GaNコンタクト層S6がそのマスク
層M2を覆う層となっている。第二のマスク層M2は、
電流狭窄構造を構成している。上部電極Xは、電流狭窄
がなされる部分の上方を避け、電流狭窄によって発光の
中心とされた部分S41から発せられる光が外界へ出て
いくのを妨害しない位置に設けられている。
FIGS. 2 and 3 show other structural examples of the GaN-based light emitting device according to the present invention. The example of FIG. 2 is the same as that of FIG. 1 from the base substrate 1 to the double hetero junction structure (S3 to S5), but the structure of the upper layer is different. That is, p-type Al
On the upper surface of the GaN cladding layer S5, a second mask layer M2
Is formed, and the p-type GaN contact layer S6 is a layer covering the mask layer M2. The second mask layer M2 is
It constitutes a current confinement structure. The upper electrode X is provided at a position that avoids a portion above the portion where the current is confined and does not hinder the light emitted from the portion S41, which is the center of light emission, due to the current constriction from going to the outside.

【0051】また、発光層において電流狭窄に対応する
部分S41は、下層側のマスク層Mによって低転位化さ
れ、発光効率が改善されている。さらに、第二のマスク
層M2は、転位線Lを止める層としても機能しており、
これによって上部電極Xが形成される領域は低転位化さ
れており、電極材料が転位線に入り込むことによる素子
寿命の低下が抑制されている。
In the light emitting layer, the portion S41 corresponding to the current confinement is reduced in dislocation by the lower mask layer M, and the light emitting efficiency is improved. Further, the second mask layer M2 also functions as a layer for stopping the dislocation lines L,
As a result, the region where the upper electrode X is formed is reduced in dislocation, and a reduction in the element life due to the electrode material entering the dislocation line is suppressed.

【0052】図3の例は、発光層S4の上層側に第二の
ブラッグ反射層B2を設け、下層側のブラッグ反射層B
1と共に共振器を構成し、面発光型の半導体レーザとし
た例である。共振器を構成するためにブラッグ反射層B
1、B2間の層厚を考慮する必要があるが、ベース基板
1からマスク層M2を覆う層S6までの積層構造は、基
本的に図2のLEDと同様である。図3の例では、層S
6の上にさらに第二のブラッグ反射層B2が設けられ、
その上に上部電極Xが設けられている。上部電極Xは、
レーザ光が外界へ出ていくのを妨害しない位置に設けら
れている。共振器を構成するブラッグ反射層B1、B2
の例としては、例えば、GaN層/AlN層の2層を1
ペアとし、各々、共振・放出に必要なペア数だけ積層し
たものが例示される。
In the example of FIG. 3, the second Bragg reflection layer B2 is provided on the upper layer side of the light emitting layer S4, and the lower Bragg reflection layer B2 is provided on the lower layer side.
This is an example in which a resonator is formed together with the semiconductor laser 1 to form a surface-emitting type semiconductor laser. Bragg reflection layer B to form resonator
Although it is necessary to consider the thickness of the layer between B1 and B2, the laminated structure from the base substrate 1 to the layer S6 covering the mask layer M2 is basically the same as that of the LED in FIG. In the example of FIG.
6, a second Bragg reflection layer B2 is further provided,
An upper electrode X is provided thereon. The upper electrode X is
The laser light is provided at a position that does not prevent the laser light from going to the outside world. Bragg reflection layers B1, B2 constituting a resonator
For example, for example, two layers of GaN layer / AlN layer are
Pairs, each of which is laminated by the number of pairs necessary for resonance and emission, are exemplified.

【0053】このような構成によって、ブラッグ反射層
を部分的に低転位化して結晶性の劣化が改善でき、その
部分を共振に利用でき、反射のロスを軽減できる。ま
た、図2の例における効果と同様、マスク層Mによって
発光の中心部分S41が低転位化されて発光効率が改善
され、第二のマスク層M2によって上部電極Xが形成さ
れる領域が低転位化されて素子寿命の低下が抑制され
る。
With such a structure, the dislocation of the Bragg reflection layer can be partially reduced to improve the deterioration of crystallinity, and that portion can be used for resonance, and the loss of reflection can be reduced. Further, similarly to the effect in the example of FIG. 2, the central portion S41 of light emission is reduced by the mask layer M to improve the light emission efficiency, and the region where the upper electrode X is formed is reduced by the second mask layer M2. And the reduction in element life is suppressed.

【0054】[0054]

【実施例】実施例1 本実施例では、図1に示す態様のGaN系LEDを実際
に製作した。 〔ベース基板の形成〕図1に示すように、最も基礎の結
晶基板1aとしてはサファイアC面基板を用いた。まず
このサファイアC面基板をMOCVD装置内に配置し、
水素雰囲気下で1100℃まで昇温し、サーマルエッチ
ングを行った。その後温度を500℃まで下げAl原料
としてトリメチルアルミニウム(以下TMA)、N原料
としてアンモニアを流し、AlN低温バッファー層1b
を30nm成長させ、さらに、温度を1000℃に昇温
しGa原料としてトリメチルガリウム(TMG)を、N
原料としてアンモニアを流しGaN層1cを3μm成長
させ、ベース基板1を得た。
Example 1 In this example, a GaN-based LED having the configuration shown in FIG. 1 was actually manufactured. [Formation of Base Substrate] As shown in FIG. 1, a sapphire C-plane substrate was used as the most basic crystal substrate 1a. First, this sapphire C-plane substrate is placed in a MOCVD apparatus,
The temperature was raised to 1100 ° C. in a hydrogen atmosphere, and thermal etching was performed. Thereafter, the temperature was lowered to 500 ° C., and trimethylaluminum (hereinafter referred to as “TMA”) as an Al raw material and ammonia as a N raw material were flown.
Is grown to a thickness of 30 nm, and the temperature is further increased to 1000 ° C., and trimethylgallium (TMG) is
Ammonia was flowed as a raw material to grow the GaN layer 1c to 3 μm, thereby obtaining the base substrate 1.

【0055】〔マスク層の形成〕この試料をMOCVD
装置から取出し、スパッタリング装置にて厚さ100n
mのストライプ状のSiO2 マスク層Mを形成した。マ
スク層Mの長手方向は、ブラッグ反射層の結晶方位に対
し〈1−100〉方向になるように形成した。
[Formation of Mask Layer] This sample was subjected to MOCVD.
Take out from the equipment, 100n thickness by sputtering equipment
A m-shaped striped SiO 2 mask layer M was formed. The longitudinal direction of the mask layer M was formed to be <1-100> with respect to the crystal orientation of the Bragg reflection layer.

【0056】〔転位線制御層の形成〕この試料をMOC
VD装置内に配置し、窒素雰囲気下で、1000℃まで
昇温し、TMG、アンモニア及びドーパント原料として
シランを流し、n型GaN結晶をマスク層の上面を覆う
よう5μm成長させ、転位線制御層(n型GaN層)S
1を得た。
[Formation of dislocation line control layer]
Placed in a VD apparatus, heated to 1000 ° C. in a nitrogen atmosphere, flowd TMG, ammonia and silane as a dopant material, and grown an n-type GaN crystal to 5 μm so as to cover the upper surface of the mask layer. (N-type GaN layer) S
1 was obtained.

【0057】〔ブラッグ反射層の形成〕GaN層/Al
N層の2層を1ペアとし、かつ各々の層の厚みを発光波
長の1/4として、これを20ペア積層してブラッグ反
射層B1を形成した。各層の形成にはMOCVD法を用
いた。
[Formation of Bragg reflection layer] GaN layer / Al
The Bragg reflection layer B1 was formed by laminating 20 pairs of the two N layers as one pair, each layer having a thickness of 1/4 of the emission wavelength. MOCVD was used to form each layer.

【0058】〔n型GaN層の形成〕TMG、アンモニ
ア、ドーパント原料としてシランを流し、n型GaN層
S2を2μm成長させた。
[Formation of n-type GaN layer] TMG, ammonia and silane were flowed as a dopant raw material, and an n-type GaN layer S2 was grown to 2 μm.

【0059】〔ダブルヘテロ接合構造の形成〕TMA、
TMG、アンモニア、ドーパント原料としてのシランを
流し、n型AlGaNクラッド層S3を0.8μm成長
させた。次に、成長雰囲気ガスを水素から窒素に変えア
ンモニアを流した条件下で700℃まで成長温度を下げ
た。700℃に安定した後、In原料としてのトリメチ
ルインジュウム(TMI)、TMG、アンモニアを流し
InGaN活性層S4を3nm成長させた。なおこのと
きのTMG、TMIのバブリングは窒素で行った。その
後1000℃まで昇温し、成長雰囲気ガスを窒素から水
素に変え、TMG、TMA、アンモニア、およびドーパ
ント原料としてビスシクロペンタジエニルマグネシウム
(Cp2Mg)を流し、p型AlGaNクラッド層S5
を0.1μm成長させ、ダブルヘテロ接合構造を得た。
[Formation of Double Heterojunction Structure] TMA,
TMG, ammonia, and silane as a dopant material were flowed to grow the n-type AlGaN cladding layer S3 to 0.8 μm. Next, the growth temperature was lowered to 700 ° C. under the condition that the growth atmosphere gas was changed from hydrogen to nitrogen and ammonia was flowed. After the temperature was stabilized at 700 ° C., trimethyl indium (TMI), TMG, and ammonia were flowed as an In material, and an InGaN active layer S4 was grown to 3 nm. At this time, bubbling of TMG and TMI was performed with nitrogen. Thereafter, the temperature was raised to 1000 ° C., the growth atmosphere gas was changed from nitrogen to hydrogen, TMG, TMA, ammonia, and biscyclopentadienyl magnesium (Cp2Mg) were flowed as a dopant material, and a p-type AlGaN cladding layer S5 was formed.
Was grown 0.1 μm to obtain a double hetero junction structure.

【0060】〔コンタクト層の形成〕次に、TMG、ア
ンモニア、およびドーパント原料としてCp2Mgを流
し、p型GaNコンタクト層S6を0.5μm成長させ
た。成長後、雰囲気ガスを窒素に変えて室温までゆっく
り冷却した。
[Formation of Contact Layer] Next, TMG, ammonia, and Cp2Mg were flowed as dopant materials to grow the p-type GaN contact layer S6 to 0.5 μm. After the growth, the atmosphere gas was changed to nitrogen and slowly cooled to room temperature.

【0061】〔電極の形成〕上記のようにして得られた
サンプルをドライエッチングにより、積層体の上面から
p型層とダブルヘテロ接合構造の一部をエッチング除去
し、n型GaN層S2の上面を露出させ、n型電極(下
部電極)Yを形成し、積層体の最上面にはp型電極(上
部電極)Xを形成し、LEDとした。
[Formation of Electrodes] The p-type layer and a part of the double hetero junction structure are removed from the upper surface of the laminate by dry etching of the sample obtained as described above, and the upper surface of the n-type GaN layer S2 is removed. Are exposed, an n-type electrode (lower electrode) Y is formed, and a p-type electrode (upper electrode) X is formed on the uppermost surface of the laminated body to obtain an LED.

【0062】実施例1の態様に対する比較例として、マ
スク層Mを設けず、ブラッグ反射層B1を低転位化しな
い構造のものを製作した。即ち、実施例1(図1の態
様)において転位線制御層S1を設けなかったこと以外
は、実施例1とまったく同様にLEDを形成した。両L
EDを、To−18ステム台にマウントし、20mAで
の出力を測定したところ、実施例1のサンプルは8m
W、寿命5000hr、比較例のサンプルは2mW、寿
命500hrであり、本発明による発光素子が、出力、
寿命ともに優れた特性を有していることがわかった。
As a comparative example with respect to the embodiment 1, a structure having no mask layer M and having a structure in which the dislocation of the Bragg reflection layer B1 is not reduced was manufactured. That is, an LED was formed in exactly the same manner as in Example 1 except that the dislocation line control layer S1 was not provided in Example 1 (the embodiment of FIG. 1). Both L
The ED was mounted on a To-18 stem base, and the output at 20 mA was measured.
W, life 5000 hours, the sample of the comparative example has 2 mW, life 500 hours.
It turned out that it has the characteristic which was excellent in both life.

【0063】実施例2 本実施例では、図2に示す態様のGaN系発光素子を製
作した。積層体の構造は、次の点以外は実施例1と全く
同様である。p型AlGaNクラッド層S5の上面に
マスク層M2を形成し、発光層に対して電流狭窄を行っ
た。また、その電流狭窄によって発光の中心となる部分
は、下層側のマスク層Mのマスク領域上方に対応させ、
その部分を低転位とした。p型GaNコンタクト層S6
は、転位線制御層の形成と同様、マスク層M2を覆う層
とした。光の外界への放出を遮らないよう、上部電極
を、発光層の発光の中心となる部分の上方を避けて形成
した。
Example 2 In this example, a GaN-based light emitting device having the configuration shown in FIG. 2 was manufactured. The structure of the laminate is exactly the same as that of Example 1 except for the following points. A mask layer M2 was formed on the upper surface of the p-type AlGaN cladding layer S5, and current confinement was performed on the light emitting layer. Further, the portion that becomes the center of light emission due to the current constriction corresponds to the upper part of the mask region of the lower mask layer M,
That portion was made low dislocation. p-type GaN contact layer S6
Is a layer covering the mask layer M2, similarly to the formation of the dislocation line control layer. In order not to block emission of light to the outside, the upper electrode was formed so as to avoid a portion above the light emission center of the light emitting layer.

【0064】本実施例によって得られたLEDを、実施
例1と全く同様に出力を測定したところ、15mW、寿
命5000hrであり、実施例1と比較して、より高い
出力であり、さらに好ましい態様であることがわかっ
た。
When the output of the LED obtained in this example was measured in exactly the same manner as in Example 1, the output was 15 mW and the life was 5000 hr. It turned out to be.

【0065】[0065]

【発明の効果】本発明のGaN系発光素子では、転位線
制御層とブラッグ反射層とを設けている。転位線制御層
によってブラッグ反射層の結晶性低下を抑制し、さらに
は、発光層における発光の中心となる部分や、上部電極
が形成される領域などを低転位化し、発光素子の特性劣
化を改善している。従って、より発光効率の改善された
GaN系発光素子とすることが可能となった。
According to the GaN-based light emitting device of the present invention, a dislocation line control layer and a Bragg reflection layer are provided. The dislocation line control layer suppresses the decrease in crystallinity of the Bragg reflection layer, and further reduces the dislocations in the light emitting layer, such as the center of light emission and the region where the upper electrode is formed, to improve the deterioration of the characteristics of the light emitting element. doing. Therefore, a GaN-based light-emitting device with improved luminous efficiency can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のGaN系発光素子の一例として、LE
Dの構造を示す断面図である。図1、図2では説明のた
めに、各層の厚み・幅の比などを誇張して示しており、
実際の比率とは異なる。また、他の層と区別するため
に、電極、発光層、マスク層にハッチングを施してい
る。ブラッグ反射層は、多層の構造であることを表現し
ている。
FIG. 1 shows an example of a GaN-based light emitting device according to the present invention, LE.
It is sectional drawing which shows the structure of D. In FIG. 1 and FIG. 2, the ratio of the thickness and width of each layer is exaggerated for the sake of explanation.
It differs from the actual ratio. The electrodes, the light emitting layer, and the mask layer are hatched to distinguish them from other layers. The Bragg reflection layer expresses a multilayer structure.

【図2】本発明によるLEDの他の例を示す断面図であ
る。
FIG. 2 is a sectional view showing another example of an LED according to the present invention.

【図3】本発明のGaN系発光素子の一例として、半導
体レーザの構造を示す断面図である。
FIG. 3 is a cross-sectional view showing a structure of a semiconductor laser as an example of a GaN-based light emitting device of the present invention.

【図4】転位線制御層を成長させるに際し、C軸方向へ
の成長速度の比をより大きくとった場合の、GaN系結
晶の成長状態、転位線の伝搬方向を模式的に示す図であ
る。
FIG. 4 is a diagram schematically showing the growth state of a GaN-based crystal and the direction of propagation of dislocation lines when the ratio of the growth rate in the C-axis direction is increased when growing the dislocation line control layer. .

【図5】転位線制御層を成長させるに際し、C軸に垂直
な方向への成長速度の比をより大きくとった場合の、G
aN系結晶の成長状態、転位線の伝搬方向を模式的に示
す図である。
FIG. 5 is a graph showing G when the ratio of the growth rate in the direction perpendicular to the C-axis is increased when growing the dislocation line control layer.
It is a figure which shows the growth state of aN type crystal | crystallization, and the propagation direction of a dislocation line typically.

【図6】マスク層上へのGaN系結晶の成長を示す模式
図である。
FIG. 6 is a schematic view showing the growth of a GaN-based crystal on a mask layer.

【符号の説明】[Explanation of symbols]

1 ベース基板 11 非マスク領域 12 マスク領域 B1 ブラッグ反射層 M マスク層 S 積層体 S1 n型GaN層(=転位線制御層) S2 n型GaN層 S3 n型AlGaNクラッド層 S4 InGaN活性層 S5 p型AlGaNクラッド層 S6 p型GaNコンタクト層 X 上部電極 Y 下部電極 Reference Signs List 1 base substrate 11 non-mask region 12 mask region B1 Bragg reflection layer M mask layer S laminated body S1 n-type GaN layer (= dislocation line control layer) S2 n-type GaN layer S3 n-type AlGaN cladding layer S4 InGaN active layer S5 p-type AlGaN cladding layer S6 p-type GaN contact layer X upper electrode Y lower electrode

フロントページの続き (72)発明者 谷口 浩一 兵庫県伊丹市池尻4丁目3番地 三菱電線 工業株式会社伊丹製作所内 (72)発明者 只友 一行 兵庫県伊丹市池尻4丁目3番地 三菱電線 工業株式会社伊丹製作所内Continued on the front page (72) Inventor Koichi Taniguchi 4-3 Ikejiri, Itami-shi, Hyogo Mitsubishi Cable Industries, Ltd. Itami Works (72) Inventor Kazuyuki Tadomo 4-chome 3, Ikejiri, Itami-shi, Hyogo Mitsubishi Cable Industries, Ltd. Inside the Itami Works

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 GaN系結晶がC軸を厚み方向として成
長可能なベース基板を最下層とし、その上に、GaN系
結晶からなり発光層を含む複数の層が順次成長し積み重
なって積層体が形成され、これにp型電極、n型電極が
設けられた構成を有する半導体発光素子であって、 ベース基板と発光層との間には、マスク層と、該マスク
層を覆う層と、ブラッグ反射層とが、これらのなかでブ
ラッグ反射層が最も上層側となるように設けられ、 マスク層は、該マスク層が設けられる層の上面に、マス
ク領域と非マスク領域とを形成するように部分的に設け
られるものであり、マスク層の材料はそれ自身の表面か
らは実質的にGaN系結晶が成長し得ない材料であり、 マスク層を覆う層は、非マスク領域を成長の出発面と
し、マスク層上面を覆うまで結晶成長してなるGaN系
結晶層である、GaN系半導体発光素子。
1. A base substrate on which a GaN-based crystal can grow with the C axis as a thickness direction is a lowermost layer, and a plurality of layers including a GaN-based crystal and including a light-emitting layer are sequentially grown and stacked to form a stacked body. A semiconductor light-emitting device having a configuration in which a p-type electrode and an n-type electrode are provided, wherein a mask layer, a layer covering the mask layer, A reflective layer provided so that the Bragg reflective layer is the uppermost layer side thereof; and the mask layer is provided such that a mask region and a non-mask region are formed on the upper surface of the layer on which the mask layer is provided. The mask layer is partially provided, and the material of the mask layer is a material from which the GaN-based crystal cannot be grown substantially from its own surface. Until the mask layer top surface is covered. A GaN-based semiconductor light emitting device, which is a GaN-based crystal layer formed by crystal growth.
【請求項2】 マスク層を覆う層が、C軸方向への成長
速度とC軸に垂直な方向への成長速度との比を制御され
ながら形成された層であって、前記2つの成長速度の比
の制御が、マスク層の形成パターン、結晶成長法、結晶
成長時の雰囲気ガスの組合わせを選択することによって
なされたものである請求項1記載のGaN系半導体発光
素子。
2. The method according to claim 1, wherein the layer covering the mask layer is a layer formed while controlling a ratio between a growth rate in a C-axis direction and a growth rate in a direction perpendicular to the C-axis. 2. The GaN-based semiconductor light emitting device according to claim 1, wherein the ratio is controlled by selecting a combination of a mask layer formation pattern, a crystal growth method, and an atmosphere gas during crystal growth.
【請求項3】 マスク層の形成パターンが、帯状のマス
ク層を縞状に配置してなるストライプ状のマスクパター
ンであり、該ストライプの長手方向はベース基板上に形
成されるGaN系結晶に対して〈11−20〉方向に伸
びており、非マスク領域を通る転位線が、マスク層を覆
う層で曲げられ、非マスク領域の上方部分が低転位化さ
れている請求項1記載のGaN系半導体発光素子。
3. A pattern for forming a mask layer is a stripe-shaped mask pattern in which strip-shaped mask layers are arranged in stripes, and the longitudinal direction of the stripes is relative to a GaN-based crystal formed on a base substrate. 2. The GaN-based system according to claim 1, wherein the dislocation lines extending in the <11-20> direction and passing through the non-mask region are bent by a layer covering the mask layer, and the upper portion of the non-mask region is reduced in dislocation. Semiconductor light emitting device.
【請求項4】 マスク層の形成パターンが、帯状のマス
ク層を縞状に配置してなるストライプ状のマスクパター
ンであり、該ストライプの長手方向はベース基板上に形
成されるGaN系結晶に対して〈1−100〉方向に伸
びており、非マスク領域を通る転位線が、マスク層を覆
う層で曲げられることなく、マスク領域の上方部分が低
転位化されている請求項1記載のGaN系半導体発光素
子。
4. A pattern for forming a mask layer is a stripe-shaped mask pattern in which strip-shaped mask layers are arranged in stripes, and the longitudinal direction of the stripes is in relation to a GaN-based crystal formed on a base substrate. 2. The GaN according to claim 1, wherein the dislocation lines extending in the <1-100> direction and passing through the non-mask region are not bent by the layer covering the mask layer, and the dislocation lines above the mask region are reduced in dislocation. Series semiconductor light emitting device.
【請求項5】 マスク層が電流狭窄の役割を果している
請求項1記載のGaN系半導体発光素子。
5. The GaN-based semiconductor light emitting device according to claim 1, wherein the mask layer plays a role of current confinement.
【請求項6】 発光層の上層側に、さらに第二のマスク
層とそれを覆う層が設けられ、第二のマスク層は、該マ
スク層が設けられる層の上面に、マスク領域と非マスク
領域とを形成するように部分的に設けられるものであ
り、第二のマスク層の材料はそれ自身の表面からは実質
的にGaN系結晶が成長し得ない材料であり、第二のマ
スク層を覆う層は、非マスク領域を成長の出発面とし、
マスク層上面を覆うまで結晶成長してなるGaN系結晶
層である請求項1記載のGaN系半導体発光素子。
6. A second mask layer and a layer covering the second mask layer are further provided on an upper layer side of the light emitting layer, and the second mask layer has a mask region and a non-mask layer on an upper surface of the layer on which the mask layer is provided. The second mask layer is a material which is partially provided so as to form a region, and the material of the second mask layer is a material on which GaN-based crystals cannot substantially grow from its own surface. The unmasked area is the starting surface for growth,
The GaN-based semiconductor light-emitting device according to claim 1, wherein the GaN-based semiconductor light-emitting device is a GaN-based crystal layer formed by crystal growth until the mask layer covers the upper surface.
【請求項7】 ブラッグ反射層の下側に設けられるマス
ク層と、第二のマスク層のいずれか一方または両方が、
電流狭窄の役割を果している請求項6記載のGaN系半
導体発光素子。
7. A mask layer provided below a Bragg reflection layer and one or both of a second mask layer and
7. The GaN-based semiconductor light-emitting device according to claim 6, which plays a role of current confinement.
【請求項8】 マスク層により電流狭窄された部分に対
応する、発光層の部位およびブラッグ反射層の部位が、
低転位化されている請求項5または7記載のGaN系半
導体発光素子。
8. The light-emitting layer and the Bragg reflection layer corresponding to the current confined by the mask layer,
The GaN-based semiconductor light emitting device according to claim 5, wherein the dislocation is reduced.
JP32792797A 1997-11-28 1997-11-28 GaN-based semiconductor light emitting device Expired - Fee Related JP3645995B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32792797A JP3645995B2 (en) 1997-11-28 1997-11-28 GaN-based semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32792797A JP3645995B2 (en) 1997-11-28 1997-11-28 GaN-based semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH11163401A true JPH11163401A (en) 1999-06-18
JP3645995B2 JP3645995B2 (en) 2005-05-11

Family

ID=18204567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32792797A Expired - Fee Related JP3645995B2 (en) 1997-11-28 1997-11-28 GaN-based semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3645995B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214744A (en) * 1998-01-27 1999-08-06 Nichia Chem Ind Ltd Nitride semiconductor light-receiving element
CN103441202A (en) * 2013-08-08 2013-12-11 华灿光电股份有限公司 GaN substrate with graphical DBR structure and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214744A (en) * 1998-01-27 1999-08-06 Nichia Chem Ind Ltd Nitride semiconductor light-receiving element
CN103441202A (en) * 2013-08-08 2013-12-11 华灿光电股份有限公司 GaN substrate with graphical DBR structure and manufacturing method thereof

Also Published As

Publication number Publication date
JP3645995B2 (en) 2005-05-11

Similar Documents

Publication Publication Date Title
US7999249B2 (en) Nitride semiconductor light emitting device with surface texture and its manufacture
JP3925753B2 (en) Semiconductor device, manufacturing method thereof, and semiconductor light emitting device
JP3988018B2 (en) Crystal film, crystal substrate and semiconductor device
JP3898445B2 (en) Light emitting element
JP3889662B2 (en) GaN-based semiconductor light emitting device manufacturing method
JP3346735B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US7763907B2 (en) Semiconductor light emitting element
JP4033644B2 (en) Gallium nitride light emitting device
JP2008109066A (en) Light emitting element
JP2002246698A (en) Nitride semiconductor light-emitting device and method of manufacturing the same
JP3613197B2 (en) Nitride semiconductor substrate growth method
JPH11274560A (en) Semiconductor element and manufacture thereof
JP3896718B2 (en) Nitride semiconductor
JPH11130597A (en) Control of dislocation line in transmission direction and its use
JP3645994B2 (en) GaN-based semiconductor light emitting device
JP2003055099A (en) Method of manufacturing gallium nitride-based compound semiconductor substrate and gallium nitride-based compound semiconductor substrate
JPH11145515A (en) Gan semiconductor light-emitting element and manufacture thereof
JP3650531B2 (en) GaN-based crystal substrate and method for producing the same
JP2002204035A (en) Nitride semiconductor light emitting element, and device including it
JP3645995B2 (en) GaN-based semiconductor light emitting device
JP3562478B2 (en) Method for growing nitride semiconductor and device using the same
JP2000174343A (en) Manufacture of nitride semiconductor and light-emitting element
JP4931271B2 (en) Nitride semiconductor element and light emitting device using the same
JP2005101536A (en) Nitride semiconductor laser element
JP2006324697A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees