JPH11163059A - Apparatus and method of inspecting semiconductor wafer for integrated circuit - Google Patents

Apparatus and method of inspecting semiconductor wafer for integrated circuit

Info

Publication number
JPH11163059A
JPH11163059A JP9323619A JP32361997A JPH11163059A JP H11163059 A JPH11163059 A JP H11163059A JP 9323619 A JP9323619 A JP 9323619A JP 32361997 A JP32361997 A JP 32361997A JP H11163059 A JPH11163059 A JP H11163059A
Authority
JP
Japan
Prior art keywords
integrated circuit
thin plate
semiconductor thin
inspected
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9323619A
Other languages
Japanese (ja)
Inventor
Haruhide Ishida
治英 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MITSUI BUSSAN MACHINERY KK
TECHNO SEMU KENKYUSHO KK
Original Assignee
MITSUI BUSSAN MACHINERY KK
TECHNO SEMU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MITSUI BUSSAN MACHINERY KK, TECHNO SEMU KENKYUSHO KK filed Critical MITSUI BUSSAN MACHINERY KK
Priority to JP9323619A priority Critical patent/JPH11163059A/en
Publication of JPH11163059A publication Critical patent/JPH11163059A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce size and cost of a device and raise accuracy and productivity of the device. SOLUTION: An integrated circuit semiconductor wafer 2 has circuits 4 under test with terminals. The circuits 4 are disposed like checkers on a plane. Probes of probe cards 8A-8D are connected to the terminals under test. The apparatus comprises a holder 5 for holding the integrated circuit semiconductor wafer 2, expansion-adjusted frame 6 facing the semiconductor wafer 2 held with the holder 5, and probe cards 8A-8D fixed to the frame 6. The circuits 4 under test of the wafer 2 are sectioned and set to test regions 15A-15D on the wafer surface 3 and faced at the test regions 15A-15D.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェーハ上
に形成された集積回路の性能検査に用いて好適な集積回
路用半導体薄板検査装置およびその検査方法に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and method for inspecting an integrated circuit semiconductor thin plate suitable for use in inspecting the performance of an integrated circuit formed on a semiconductor wafer.

【0002】[0002]

【従来の技術】一般に、半導体製造工場等においては、
半導体集積回路用半導体薄板(以下ウェーハという。)
上に形成された複数の集積回路の各々が設計通りの機
能、性能を有しているかを確認するため、電気的機能の
評価検査が行われている。従来、この種の評価検査は、
集積回路内に形成された外部接続用端子と、テスト回路
に接続された触針とを接触させることにより行われてい
るが、一集積回路には多数の外部接続用端子が形成され
ているため、通常、上記検査は、触針を予め上記多数の
外部接続用端子に対向するように配設したプリント基
板、いわゆるプローブカードを用いて行われている。
2. Description of the Related Art Generally, in a semiconductor manufacturing plant or the like,
Semiconductor thin plate for semiconductor integrated circuit (hereinafter referred to as wafer)
In order to confirm whether each of the plurality of integrated circuits formed above has the function and performance as designed, an electrical function evaluation test is performed. Traditionally, this type of evaluation test
This is done by bringing the external connection terminals formed in the integrated circuit into contact with the stylus connected to the test circuit, but since a single integrated circuit has a large number of external connection terminals Usually, the inspection is performed using a so-called probe card, which is a printed circuit board in which a stylus is previously arranged so as to face the plurality of external connection terminals.

【0003】この検査方法としては、例えば、XY平面
上を移動自在な移動盤上に固着されたウェーハに対し
て、ウェーハに対向する面にはプローブカードが配設さ
れ、他方の面には、テスト回路の一部を有するテスト補
助基板が配設されたフレームをZ軸方向に移動自在に配
置し、移動盤を集積回路の配列ピッチに合わせて順次移
動させ、その都度、フレームをウェーハに接近させ、触
針を外部接続用端子に接触させている。
[0003] As this inspection method, for example, a probe card is provided on a surface facing a wafer, and a probe card is provided on the other surface of a wafer fixed on a movable board movable on an XY plane. A frame on which a test auxiliary substrate having a part of a test circuit is disposed is movably arranged in the Z-axis direction, and the moving plate is sequentially moved in accordance with the arrangement pitch of the integrated circuit, and each time, the frame approaches the wafer. The stylus is in contact with the external connection terminal.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
たような従来のウェーハ検査装置には、以下のような問
題が存在する。生産性向上のためにウェーハが大口径化
し、技術の進歩により集積回路の集積度が飛躍的に向上
するに伴って、移動盤の移動距離が増大し、結果として
装置の大型化、高額化になっていた。
However, the conventional wafer inspection apparatus as described above has the following problems. Wafers have become larger in diameter to improve productivity, and as the degree of integration of integrated circuits has increased dramatically due to technological advances, the moving distance of the moving plate has increased, resulting in larger and more expensive equipment. Had become.

【0005】また、集積回路の集積度が向上すると、外
部接続用端子も、その数を増すと共に集積度が向上し
て、その結果、装置に対する高精度化が要求され、やは
り装置の高額化になっていた。加えて、移動盤の移動距
離が増大すると、検査に費消される時間が長くなってし
まい、高価な半導体工場のフロア単位面積当たりの生産
性が低下する結果になっていた。
Further, as the degree of integration of the integrated circuit increases, the number of external connection terminals also increases, and the degree of integration also increases. As a result, higher precision is required for the device, which also increases the cost of the device. Had become. In addition, when the moving distance of the moving board increases, the time consumed for the inspection increases, and the productivity per unit area of the floor of an expensive semiconductor factory decreases.

【0006】一方、これらの問題に対しては、一枚の大
型プローブカードに、多数個の集積回路の外部接続用端
子に対向させて触針を配設するようなことも考えられる
が、この場合、ウェーハの温度を上昇または降下させて
検査を行う際に、ウェーハとプローブカードとの線膨張
係数の差により、触針と外部接続用端子との相対位置が
ずれてしまうという不具合があった。
On the other hand, in order to solve these problems, it is conceivable to arrange a stylus on one large probe card so as to face external connection terminals of a large number of integrated circuits. In the case, when performing the inspection by raising or lowering the temperature of the wafer, there is a problem that a relative position between the stylus and the external connection terminal is shifted due to a difference in a linear expansion coefficient between the wafer and the probe card. .

【0007】本発明は、以上のような点を考慮してなさ
れたもので、集積回路用半導体薄板であるウェーハの大
口径化および集積回路の集積度が高まっても、装置の小
型化、低額化、高精度化および生産性向上に寄与する集
積回路用半導体薄板検査装置およびその検査方法を提供
することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above points, and even if the diameter of a wafer, which is a semiconductor thin plate for an integrated circuit, is increased and the degree of integration of the integrated circuit is increased, the apparatus can be reduced in size and cost. It is an object of the present invention to provide a semiconductor thin plate inspection device for an integrated circuit and an inspection method thereof that contribute to improvement in accuracy, improvement in productivity and improvement in productivity.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、以下の構成を採用している。請求項1記
載の集積回路用半導体薄板検査装置は、被検査端子を有
する被検査回路が、一平面上において一方向およびこの
一方向と直交する方向に碁盤目状に配置された集積回路
用半導体薄板を対象として、前記被検査端子にプローブ
カードの触針を接触させて該集積回路用半導体薄板の特
性検査をなす集積回路用半導体薄板検査装置において、
前記集積回路用半導体薄板を保持する保持部と、該保持
部に保持された集積回路用半導体薄板に対向配置された
フレームと、該フレームに固定された複数の前記プロー
ブカードとを備えてなり、該複数のプローブカードは、
前記集積回路用半導体薄板の複数の被検査回路を集積回
路用半導体薄板表面上にて複数の被検査領域に区画設定
して、それぞれの被検査領域に対向する位置に配置され
ていることを特徴とするものである。
In order to achieve the above object, the present invention employs the following constitution. 2. The integrated circuit semiconductor thin plate inspection apparatus according to claim 1, wherein the circuit to be inspected having the terminals to be inspected is arranged in a grid pattern in one direction on a plane and in a direction orthogonal to the one direction. In a semiconductor thin plate inspection apparatus for an integrated circuit, which performs a characteristic inspection of the semiconductor thin plate for an integrated circuit by contacting a stylus of a probe card with the terminal to be inspected with respect to the thin plate,
A holding portion for holding the integrated circuit semiconductor thin plate, a frame disposed opposite to the integrated circuit semiconductor thin plate held by the holding portion, and a plurality of the probe cards fixed to the frame, The plurality of probe cards,
A plurality of circuits to be inspected of the semiconductor thin plate for an integrated circuit are divided into a plurality of areas to be inspected on the surface of the semiconductor thin plate for an integrated circuit, and are arranged at positions facing the respective areas to be inspected. It is assumed that.

【0009】従って、本発明の集積回路用半導体薄板検
査装置によれば、まず、集積回路用半導体薄板の複数の
被検査回路を集積回路用半導体薄板表面上にて複数の被
検査領域に区画設定する。次に、それぞれの被検査領域
に対向する位置に配置されたプローブカードの触針を、
被検査回路の被検査端子に接触させて集積回路用半導体
薄板の特性検査を行うことができる。
Therefore, according to the apparatus for inspecting a semiconductor thin plate for an integrated circuit of the present invention, first, a plurality of circuits to be inspected of the semiconductor thin plate for an integrated circuit are divided into a plurality of inspection areas on the surface of the semiconductor thin plate for an integrated circuit. I do. Next, a stylus of a probe card arranged at a position facing each of the inspection areas,
The characteristic inspection of the semiconductor thin plate for an integrated circuit can be performed by contacting the terminal to be inspected of the circuit to be inspected.

【0010】請求項2記載の集積回路用半導体薄板検査
装置は、請求項1記載の集積回路用半導体薄板検査装置
において、前記フレームが、前記集積回路用半導体薄板
の線膨張係数と略同一の線膨張係数を有する構成とされ
ることを特徴とするものである。
According to a second aspect of the present invention, in the inspection apparatus for an integrated circuit semiconductor thin plate according to the first aspect, the frame has a line having substantially the same linear expansion coefficient as that of the semiconductor thin plate for the integrated circuit. It is characterized by having a configuration having an expansion coefficient.

【0011】従って、本発明の集積回路用半導体薄板検
査装置によれば、温度変化により集積回路用半導体薄板
が膨張または収縮した際に、フレームも略同一の膨張ま
たは収縮を起こす。これにより、集積回路用半導体薄板
の膨張または収縮により被検査端子の位置が移動した際
に、フレームに固定されたプローブカードの触針も同等
量移動する。
Therefore, according to the integrated circuit semiconductor thin plate inspection apparatus of the present invention, when the integrated circuit semiconductor thin plate expands or contracts due to a temperature change, the frame also undergoes substantially the same expansion or contraction. Thus, when the position of the terminal to be inspected moves due to expansion or contraction of the semiconductor thin plate for an integrated circuit, the stylus of the probe card fixed to the frame also moves by the same amount.

【0012】請求項3記載の集積回路用半導体薄板検査
方法は、被検査端子を有する被検査回路が、一平面上に
おいて一方向およびこの一方向と直交する方向に碁盤目
状に配置された集積回路用半導体薄板を対象として、前
記被検査端子にプローブカードの触針を接触させて該集
積回路用半導体薄板の特性検査を行う集積回路用半導体
薄板検査方法であって、前記集積回路用半導体薄板の複
数の被検査回路を集積回路用半導体薄板表面上にて複数
の被検査領域に区画設定し、該集積回路用半導体薄板の
それぞれの被検査領域に対向するよう複数のプローブカ
ードを配置し、これらプローブカードを前記一平面上に
て同一の位置関係を保持して、前記集積回路用半導体薄
板表面上に沿って相対的に移動させることにより前記特
性検査をなすようにしたことを特徴とするものである。
According to a third aspect of the present invention, there is provided a method for inspecting a semiconductor thin plate for an integrated circuit, wherein the circuits to be inspected having terminals to be inspected are arranged in a grid on one plane in one direction and a direction orthogonal to the one direction. A method for inspecting the characteristics of a semiconductor thin plate for an integrated circuit by contacting a stylus of a probe card to the terminal to be inspected with respect to the semiconductor thin plate for a circuit. A plurality of circuits to be inspected are divided into a plurality of areas to be inspected on the surface of the integrated circuit semiconductor thin plate, and a plurality of probe cards are arranged so as to face the respective inspected areas of the integrated circuit semiconductor thin plate, The characteristic inspection is performed by holding these probe cards in the same positional relationship on the one plane and relatively moving them along the surface of the semiconductor thin plate for an integrated circuit. It is characterized in that the.

【0013】従って、本発明の集積回路用半導体薄板検
査方法によれば、まず、集積回路用半導体薄板の複数の
被検査回路を集積回路用半導体薄板表面上にて複数の被
検査領域に区画設定する。次に、それぞれの被検査領域
に対向する位置に配置されたプローブカードを、一平面
上にて同一の位置関係を保持しながら移動させて、その
触針を被検査回路の被検査端子に接触させて集積回路の
特性検査を行うことができる。
Therefore, according to the method of inspecting a semiconductor thin plate for an integrated circuit of the present invention, first, a plurality of circuits to be inspected of the semiconductor thin plate for an integrated circuit are divided into a plurality of inspection areas on the surface of the semiconductor thin plate for an integrated circuit. I do. Next, the probe cards arranged at positions facing the respective inspection areas are moved while maintaining the same positional relationship on one plane, and the stylus is brought into contact with the inspection terminal of the inspection circuit. Thus, a characteristic test of the integrated circuit can be performed.

【0014】[0014]

【発明の実施の形態】以下、本発明の集積回路用半導体
薄板検査装置およびその検査方法の実施の形態を、図1
ないし図3を参照して説明する。ここでは、例えば、ウ
ェーハ上に形成された集積回路のボンディングパッドに
触針を接触させて検査する場合の例を用いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a semiconductor thin plate inspection apparatus for an integrated circuit and an inspection method thereof according to the present invention will be described below with reference to FIG.
This will be described with reference to FIG. Here, for example, description will be made using an example in which a stylus is brought into contact with a bonding pad of an integrated circuit formed on a wafer for inspection.

【0015】図1において、符号1はウェーハ検査装置
(集積回路用半導体薄板検査装置)であり、符号2はウ
ェーハ(集積回路用半導体薄板)である。ウェーハ2
は、単結晶シリコン等の半導体材料から構成されるもの
であって、その表面(集積回路用半導体薄板表面)3に
は、一平面上においてX方向(一方向)およびY方向
(直交する方向)に碁盤目状に集積回路(被検査回路)
4が64回路配置されている。
In FIG. 1, reference numeral 1 denotes a wafer inspection apparatus (semiconductor thin plate inspection apparatus for integrated circuits), and reference numeral 2 denotes a wafer (semiconductor thin plate for integrated circuits). Wafer 2
Is composed of a semiconductor material such as single-crystal silicon, and its surface (the surface of a semiconductor thin plate for an integrated circuit) 3 has an X direction (one direction) and a Y direction (a direction orthogonal) on one plane. In a grid-like integrated circuit (tested circuit)
4 are arranged in 64 circuits.

【0016】ウェーハ検査装置1は、集積回路4の特性
検査を行うものであって、図2に示すように、ウェーハ
2を保持してXY方向に移動自在なXYテーブル(保持
部)5と、該XYテーブル5に保持されたウェーハ2に
対向配置され、Z方向に移動自在なフレーム6と、該フ
レーム6のウェーハ2への対向面7に固定されたプロー
ブカード8A…8Dとを備えており、フレーム6はウェ
ーハ2とほぼ同一の線膨張係数を有する材料により構成
されている。
The wafer inspection apparatus 1 performs a characteristic inspection of the integrated circuit 4, and as shown in FIG. 2, an XY table (holding unit) 5 that holds the wafer 2 and is movable in the XY directions. The XY table 5 includes a frame 6 which is arranged to face the wafer 2 held by the XY table 5 and is movable in the Z direction, and probe cards 8A to 8D fixed to a surface 7 of the frame 6 facing the wafer 2. The frame 6 is made of a material having substantially the same linear expansion coefficient as the wafer 2.

【0017】図3に示すように、集積回路4には、外部
接続用端子(被検査端子)9が複数形成されており、プ
ローブカード8A…8Dには、外部接続用端子9の配置
に高精度に位置合わせされた導電性の触針10と、該触
針10に接続されるようにプリント配線(図示しない)
とがそれぞれ設けられている。
As shown in FIG. 3, a plurality of external connection terminals (terminals to be inspected) 9 are formed on the integrated circuit 4, and the probe cards 8A. A conductive stylus 10 that is precisely positioned and a printed wiring (not shown) connected to the stylus 10
Are provided respectively.

【0018】また、フレーム6の裏面11側には、集積
回路4の特性検査を実行するテスト回路(図示せず)を
有するテスト基板12が配設されており、これらテスト
回路およびプリント配線は、フレーム6に形成された貫
通孔13を貫通する配線14により電気接続されてい
る。
A test board 12 having a test circuit (not shown) for performing a characteristic test of the integrated circuit 4 is provided on the back surface 11 side of the frame 6. They are electrically connected by a wiring 14 passing through a through hole 13 formed in the frame 6.

【0019】一方、プローブカード8A…8Dは、ウェ
ーハ2の複数の集積回路4を表面3にて、重ね合わせた
ときに上下方向に重なるように、それぞれ4×4の16
の集積回路がA1…A16、B1…B16、C1…C1
6、D1…D16に配列される被検査領域15A…15
Dを矩形に区画設定して、それぞれの被検査領域15A
…15Dに対向する位置に配置されている。
On the other hand, the probe cards 8A... 8D are 4 × 4 16 × 4 × 4 so that when the plurality of integrated circuits 4 of the wafer 2 are superimposed on the surface 3 in the vertical direction.
A1 ... A16, B1 ... B16, C1 ... C1
6, inspection areas 15A to 15 arranged in D1 to D16
D is set to be rectangular, and each inspection area 15A is set.
.. Are arranged at positions facing 15D.

【0020】上記の構成のウェーハ検査装置およびその
検査方法の作用について以下に説明する。まず、XYテ
ーブル5を移動させて、図1に示すように、各被検査領
域15A…15Dの左上端に位置する集積回路A1…D
1がプローブカード8A…8Dに対向するように配置す
る。
The operation of the wafer inspection apparatus and the inspection method having the above configuration will be described below. First, by moving the XY table 5, as shown in FIG. 1, the integrated circuits A1... D located at the upper left end of each of the inspection areas 15A.
1 are arranged so as to face the probe cards 8A to 8D.

【0021】そして、フレーム6をZ方向に移動させ
て、ウェーハ2に接近させる。これにより、プローブカ
ード8A…8Dの触針10が、集積回路A1…D1の外
部接続用端子9のそれぞれに対応して下降し、接触した
後にフレーム6は、そのZ方向の移動を停止する。
Then, the frame 6 is moved in the Z direction to approach the wafer 2. Accordingly, the stylus 10 of each of the probe cards 8A to 8D descends in correspondence with each of the external connection terminals 9 of the integrated circuits A1 to D1, and after the contact, the frame 6 stops moving in the Z direction.

【0022】このとき、ウェーハ検査装置1が加熱また
は冷却されていることが多く、ウェーハ2が膨張または
収縮していても、プローブカード8A…8Dが固定され
るフレーム6もウェーハ2と同等量膨張または収縮する
ため、触針10と外部接続用端子9との相対位置は維持
される。
At this time, the wafer inspection apparatus 1 is often heated or cooled, and even if the wafer 2 expands or contracts, the frame 6 to which the probe cards 8A to 8D are fixed expands by the same amount as the wafer 2. Alternatively, since the probe is contracted, the relative position between the stylus 10 and the external connection terminal 9 is maintained.

【0023】そして、テスト補助基板12のテスト回路
が、配線14、プリント配線、触針10を介して外部接
続用端子9と接続され、このウェーハ2上に形成された
集積回路A1…D1の各種特性検査を実行することがで
きる。検査完了後、フレーム6が再度上昇してウェーハ
2に対して離間する方向に移動し、一回の検査工程が終
了する。
The test circuit of the test auxiliary board 12 is connected to the external connection terminals 9 via the wiring 14, the printed wiring, and the stylus 10, and various types of integrated circuits A1 to D1 formed on the wafer 2 Characteristic inspection can be performed. After the inspection is completed, the frame 6 moves up again and moves in a direction away from the wafer 2, and one inspection process is completed.

【0024】続いて、XYテーブル5をウェーハ2の表
面3に沿って、−X方向(図1中左側)へ集積回路4の
配列の1ピッチ分だけ相対的に移動させて、各被検査領
域15A…15Dの集積回路A2…D2がプローブカー
ド8A…8Dに対向するように配置する。
Subsequently, the XY table 5 is relatively moved along the surface 3 of the wafer 2 in the −X direction (the left side in FIG. 1) by one pitch of the arrangement of the integrated circuits 4, and each inspection area is The integrated circuits A2... D2 of 15A... 15D are arranged so as to face the probe cards 8A.

【0025】これにより、プローブカード8A…8D
は、ウェーハ2に対して、相対的に同一の位置関係を保
持しながら移動することになる。そして、上記集積回路
A1…D1と同様に、フレーム6がZ方向に移動して、
触針10が各被検査領域15A…15Dの集積回路A2
…D2の外部接続用端子9に接触して各種特性を検査す
ることができる。この後、上記と同様の動作を集積回路
A16…D16まで順次繰り返すことによりウェーハ2
上の集積回路4を全て検査することができる。
Thus, the probe cards 8A... 8D
Moves relative to the wafer 2 while maintaining the same positional relationship. Then, like the integrated circuits A1 to D1, the frame 6 moves in the Z direction,
The stylus 10 is an integrated circuit A2 in each of the inspection areas 15A to 15D.
... Various characteristics can be inspected by contacting the external connection terminal 9 of D2. Thereafter, the same operation as described above is sequentially repeated up to the integrated circuits A16 to D16, so that the wafer 2
All of the upper integrated circuits 4 can be inspected.

【0026】本実施の形態のウェーハ検査装置およびそ
の検査方法によれば、ウェーハ2の集積回路4を、被検
査領域15A…15Dの四つに区画設定して、それぞれ
の被検査領域15A…15Dに対向する位置にプローブ
カード8A…8Dを配置したので、64回路が形成され
たウェーハ2に対しても16回の工程で検査を完了させ
ることができ、フロア単位面積当たりの生産性の向上に
寄与できる。
According to the wafer inspection apparatus and the inspection method of the present embodiment, the integrated circuit 4 of the wafer 2 is divided into four areas to be inspected 15A to 15D, and each of the inspected areas 15A to 15D is set. Since the probe cards 8A... 8D are arranged at positions opposite to the above, the inspection can be completed in 16 steps even for the wafer 2 on which 64 circuits are formed, and the productivity per floor unit area can be improved. Can contribute.

【0027】また、XYテーブル5が移動する距離も、
X方向、Y方向それぞれ半分になるので、検査にかかる
時間も大幅に短縮されることになると共に、ウェーハ検
査装置1を大きくしたり、相対的高精度化を図る必要が
なく、小型化および低価格化が実現できる。さらに、プ
ローブカード8A…8Dを、それぞれ個別にフレーム6
に位置決め調整して固定するので、作業が容易であると
共に位置決め精度の向上にもなる。
Also, the distance the XY table 5 moves is
Since the X-direction and the Y-direction are each halved, the time required for the inspection is greatly reduced, and it is not necessary to increase the size of the wafer inspection apparatus 1 or to increase the relative accuracy. Price can be realized. Further, the probe cards 8A...
Since the positioning is adjusted and fixed, the work is easy and the positioning accuracy is improved.

【0028】そして、ウェーハ2とフレーム6とを、ほ
ぼ同一の線膨張係数を有する構成としたので、これらの
温度が上昇または下降した際にも、同等量の膨張、収縮
となり、これらに設けられた外部接続用端子9と触針1
0との位置関係を維持することができる。
Since the wafer 2 and the frame 6 have substantially the same linear expansion coefficient, even when their temperature rises or falls, they have the same amount of expansion and contraction. External connection terminal 9 and stylus 1
The positional relationship with 0 can be maintained.

【0029】なお、上記実施の形態において、被検査領
域15A…15Dのそれぞれが、4×4の16回路から
なる構成としたが、例えば、上段からX方向8回路×Y
方向2回路の16回路からなる構成であってもよく、こ
の場合プローブカード8A…8DはY方向に四つ配列す
ればよい。
In the above embodiment, each of the inspection areas 15A... 15D is composed of 4 × 4 16 circuits.
A configuration including 16 circuits in two directions may be used. In this case, four probe cards 8A to 8D may be arranged in the Y direction.

【0030】また、被検査領域を四つとする構成とした
が、これに限られることなく、例えば、n個の被検査領
域を設定し、これに対応する位置にn個のプローブカー
ドを配置することにより、生産性をn倍に向上させるこ
とができる。一方、プローブカード8A…8Dは、フレ
ーム6に固定されているので、フレーム6を取り替える
ことにより、各種口径のウェーハに対しても容易に対応
可能であり、例えば、現状6インチのウェーハを対象と
している装置に対しても、12インチのウェーハでも対
象とすることができる。
Further, the configuration has four inspection areas. However, the present invention is not limited to this. For example, n inspection areas are set, and n probe cards are arranged at positions corresponding thereto. Thereby, the productivity can be improved n times. On the other hand, since the probe cards 8A... 8D are fixed to the frame 6, by replacing the frame 6, it is possible to easily cope with wafers of various diameters. Equipment, even 12 inch wafers can be targeted.

【0031】[0031]

【発明の効果】以上説明したように、請求項1に係る集
積回路用半導体薄板検査装置によれば、集積回路用半導
体薄板の複数の被検査回路を集積回路用半導体薄板表面
上にて複数の被検査領域に区画設定して、プローブカー
ドをそれぞれの被検査領域に対向する位置に配置する構
成となっている。これにより、少ない工程で検査が完了
して生産性が向上すると共に、小型化、低価格化および
高精度化が実現できるという優れた効果を奏するもので
ある。
As described above, according to the apparatus for inspecting a semiconductor thin plate for an integrated circuit according to the first aspect of the present invention, a plurality of circuits to be inspected of the semiconductor thin plate for an integrated circuit are placed on the surface of the semiconductor thin plate for an integrated circuit by a plurality of inspections. The configuration is such that a section is set in the inspection area and the probe card is arranged at a position facing each inspection area. As a result, an excellent effect is achieved in that the inspection is completed in a small number of steps, the productivity is improved, and miniaturization, cost reduction and high accuracy can be realized.

【0032】請求項2に係る集積回路用半導体薄板検査
装置によれば、フレームと集積回路用半導体薄板とが略
同一の線膨張係数を有する構成となっている。これによ
り、これらが熱膨張または熱収縮した際にも、被検査端
子と触針との位置関係が高精度に維持できるという優れ
た効果を奏する。
According to the semiconductor thin plate inspection device for an integrated circuit of the second aspect, the frame and the semiconductor thin plate for the integrated circuit have substantially the same linear expansion coefficient. This provides an excellent effect that the positional relationship between the terminal to be inspected and the stylus can be maintained with high accuracy even when they are thermally expanded or contracted.

【0033】請求項3に係る集積回路用半導体薄板の検
査方法によれば、プローブカードを一平面上にて同一の
位置関係を保持して、集積回路用半導体薄板表面上に沿
って相対的に移動させることにより集積回路用半導体薄
板の特性検査をなす構成となっている。これにより、少
ない工程で検査が完了して生産性が向上すると共に、小
型化、低価格化および高精度化が実現できるという優れ
た効果を奏するものである。
According to the method for inspecting a semiconductor thin plate for an integrated circuit according to the third aspect of the present invention, the probe card holds the same positional relationship on one plane and relatively moves along the surface of the semiconductor thin plate for an integrated circuit. The configuration is such that the characteristic inspection of the semiconductor thin plate for an integrated circuit is performed by being moved. As a result, an excellent effect is achieved in that the inspection is completed in a small number of steps, the productivity is improved, and miniaturization, cost reduction and high accuracy can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態を示す図であって、四つ
の被検査領域に区画設定された集積回路のそれぞれに対
向してプローブカードが配置された平面図である。
FIG. 1 is a view showing an embodiment of the present invention, and is a plan view in which a probe card is arranged to face each of integrated circuits partitioned into four inspection areas.

【図2】 図1における正面図である。FIG. 2 is a front view of FIG.

【図3】 図2における要部の詳細図である。FIG. 3 is a detailed view of a main part in FIG. 2;

【符号の説明】[Explanation of symbols]

1 ウェーハ検査装置(集積回路用半導体薄板検査装
置) 2 ウェーハ(集積回路用半導体薄板) 3 表面(集積回路用半導体薄板表面) 4、A1…A16、B1…B16、C1…C16、D1
…D16 集積回路(被検査回路) 5 XYテーブル(保持部) 6 フレーム 8、8A…8D プローブカード 9 外部接続用端子(被検査端子) 10 触針 15A…15D 被検査領域
DESCRIPTION OF SYMBOLS 1 Wafer inspection device (Integrated circuit semiconductor thin plate inspection device) 2 Wafer (Integrated circuit semiconductor thin plate) 3 Surface (Integrated circuit semiconductor thin plate surface) 4, A1 ... A16, B1 ... B16, C1 ... C16, D1
... D16 integrated circuit (circuit to be inspected) 5 XY table (holding unit) 6 frame 8, 8A ... 8D probe card 9 terminal for external connection (terminal to be inspected) 10 probe 15A ... 15D area to be inspected

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 被検査端子を有する被検査回路が、一平
面上において一方向およびこの一方向と直交する方向に
碁盤目状に配置された集積回路用半導体薄板を対象とし
て、前記被検査端子にプローブカードの触針を接触させ
て該集積回路用半導体薄板の特性検査をなす集積回路用
半導体薄板検査装置において、 前記集積回路用半導体薄板を保持する保持部と、 該保持部に保持された集積回路用半導体薄板に対向配置
されたフレームと、 該フレームに固定された複数の前記プローブカードとを
備えてなり、 該複数のプローブカードは、前記集積回路用半導体薄板
の複数の被検査回路を集積回路用半導体薄板表面上にて
複数の被検査領域に区画設定して、それぞれの被検査領
域に対向する位置に配置されていることを特徴とする集
積回路用半導体薄板検査装置。
An object of the present invention is to provide an integrated circuit semiconductor thin plate in which a circuit to be inspected having a terminal to be inspected is arranged in a grid on one plane in one direction and a direction orthogonal to the one direction. An inspection device for inspecting characteristics of the semiconductor thin plate for an integrated circuit by contacting a stylus of a probe card to the semiconductor thin plate for an integrated circuit; and a holding unit for holding the semiconductor thin plate for an integrated circuit; A frame disposed opposite to the integrated circuit semiconductor thin plate; and a plurality of the probe cards fixed to the frame. The plurality of probe cards are configured to control a plurality of circuits to be inspected of the integrated circuit semiconductor thin plate. A plurality of regions to be inspected defined on the surface of the semiconductor thin plate for an integrated circuit and arranged at positions opposed to the respective regions to be inspected. Thin inspection apparatus.
【請求項2】 請求項1記載の集積回路用半導体薄板検
査装置において、 前記フレームは、前記集積回路用半導体薄板の線膨張係
数と略同一の線膨張係数を有する構成とされることを特
徴とする集積回路用半導体薄板検査装置。
2. The apparatus for inspecting an integrated circuit semiconductor thin plate according to claim 1, wherein the frame has a linear expansion coefficient substantially equal to a linear expansion coefficient of the integrated circuit semiconductor thin plate. Inspection equipment for integrated circuits.
【請求項3】 被検査端子を有する被検査回路が、一平
面上において一方向およびこの一方向と直交する方向に
碁盤目状に配置された集積回路用半導体薄板を対象とし
て、前記被検査端子にプローブカードの触針を接触させ
て該集積回路用半導体薄板の特性検査を行う集積回路用
半導体薄板検査方法であって、 前記集積回路用半導体薄板の複数の被検査回路を集積回
路用半導体薄板表面上にて複数の被検査領域に区画設定
し、該集積回路用半導体薄板のそれぞれの被検査領域に
対向するよう複数のプローブカードを配置し、 これらプローブカードを前記一平面上にて同一の位置関
係を保持して、前記集積回路用半導体薄板表面上に沿っ
て相対的に移動させることにより前記特性検査をなすよ
うにしたことを特徴とする集積回路用半導体薄板検査方
法。
3. The integrated circuit device according to claim 1, wherein the circuit to be inspected having the terminal to be inspected is a semiconductor thin plate for an integrated circuit arranged in a grid on one plane in one direction and a direction orthogonal to the one direction. A method for inspecting characteristics of an integrated circuit semiconductor thin plate by bringing a probe of a probe card into contact with a semiconductor card, wherein a plurality of inspected circuits of the integrated circuit semiconductor thin plate are integrated into the semiconductor thin plate for an integrated circuit. A plurality of regions to be inspected are set on the surface, and a plurality of probe cards are arranged so as to face the respective regions to be inspected of the semiconductor thin plate for an integrated circuit. The characteristic inspection is performed by relatively moving along the surface of the semiconductor thin plate for an integrated circuit while maintaining the positional relationship, thereby performing the characteristic inspection. Method.
JP9323619A 1997-11-25 1997-11-25 Apparatus and method of inspecting semiconductor wafer for integrated circuit Withdrawn JPH11163059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9323619A JPH11163059A (en) 1997-11-25 1997-11-25 Apparatus and method of inspecting semiconductor wafer for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9323619A JPH11163059A (en) 1997-11-25 1997-11-25 Apparatus and method of inspecting semiconductor wafer for integrated circuit

Publications (1)

Publication Number Publication Date
JPH11163059A true JPH11163059A (en) 1999-06-18

Family

ID=18156766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9323619A Withdrawn JPH11163059A (en) 1997-11-25 1997-11-25 Apparatus and method of inspecting semiconductor wafer for integrated circuit

Country Status (1)

Country Link
JP (1) JPH11163059A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005164600A (en) * 2000-03-17 2005-06-23 Formfactor Inc Method and apparatus for planarizing semiconductor contactor
KR100745108B1 (en) 2006-05-26 2007-08-02 (주)엠투엔 Silicon substrate of a probe card
KR100874601B1 (en) 2007-07-03 2008-12-23 주식회사 파이컴 Substrate structure and apparatus for testing a substrate having the substrate structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005164600A (en) * 2000-03-17 2005-06-23 Formfactor Inc Method and apparatus for planarizing semiconductor contactor
KR100745108B1 (en) 2006-05-26 2007-08-02 (주)엠투엔 Silicon substrate of a probe card
KR100874601B1 (en) 2007-07-03 2008-12-23 주식회사 파이컴 Substrate structure and apparatus for testing a substrate having the substrate structure

Similar Documents

Publication Publication Date Title
JP4721099B2 (en) Electrical signal connection device, probe assembly and prober device using the same
US8468690B2 (en) Holding member for use in test and method for manufacturing same
US3611128A (en) Probe header for testing integrated circuits
US20090184727A1 (en) Space Transformer, Manufacturing Method of the Space Transformer and Probe Card Having the Space Transformer
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
CN100573842C (en) Make the method and the device of probe
JPH02224259A (en) Method and apparatus for testing probe card for integrated circuit
JP3394620B2 (en) Probe assembly and inspection device
KR100374732B1 (en) Semiconductor wafer contact system and semiconductor wafer contact method
KR20080012253A (en) Probe card with segmented substrate
KR20070026632A (en) Laminated board and probe card
US5781021A (en) Universal fixtureless test equipment
US7501838B2 (en) Contact assembly and LSI chip inspecting device using the same
US6298312B1 (en) Method of determining the tip angle of a probe card needle
JPH11163059A (en) Apparatus and method of inspecting semiconductor wafer for integrated circuit
US20060170437A1 (en) Probe card for testing a plurality of semiconductor chips and method thereof
US6864697B1 (en) Flip-over alignment station for probe needle adjustment
JPH11154694A (en) Method of alignment for batch wafer measuring test and method for manufacturing probe card
JPH079380Y2 (en) Semiconductor wafer inspection system
JP5333829B2 (en) Probe assembly
JP2003121470A (en) Probe manufacturing method and probe
JP2876171B2 (en) Inspection methods
JP2000114324A (en) Probe card and device and method for inspecting semiconductor device
JPS6170735A (en) Wafer or chip having alignment mark for electrical measurement
WO2023227575A1 (en) Probe card for a testing apparatus of electronic devices and corresponding space transformer

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201