JPH11160380A - Test head of circuit board and test method of circuit board - Google Patents

Test head of circuit board and test method of circuit board

Info

Publication number
JPH11160380A
JPH11160380A JP9326296A JP32629697A JPH11160380A JP H11160380 A JPH11160380 A JP H11160380A JP 9326296 A JP9326296 A JP 9326296A JP 32629697 A JP32629697 A JP 32629697A JP H11160380 A JPH11160380 A JP H11160380A
Authority
JP
Japan
Prior art keywords
head
circuit board
point
points
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9326296A
Other languages
Japanese (ja)
Inventor
Hitoshi Mihashi
仁 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9326296A priority Critical patent/JPH11160380A/en
Publication of JPH11160380A publication Critical patent/JPH11160380A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PROBLEM TO BE SOLVED: To highly accurately test high density circuit board in a short time by one operation in relation to a test head of a circuit board and a test method of the circuit board. SOLUTION: A head is brought into contact with points on a circuit board with a plurality of probe pins and tests electric characteristics of a network that is constituted on the circuit board. In this case, points (S1) whose distance to other point are at least a specified value, are extracted at least one from each network as first-class points, and points (S2) whose distance to other point are less than the specified value are classified every other point into the first group and the second group in a fixed sequence. Probe pins in contact with points in first-class and the first group are allocated to the first head, and probe pins in contact with points in the second group and points both in the first-class and same net as the points in the second group are allocated to the second head (S2-S8). Thereby, a test head is constituted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板の試験用
ヘッドおよび回路基板の試験方法に係り、特に基板上に
形成されたパッドピッチが微細な所謂高密度基板の試験
に用いられるヘッドおよびそのヘッドを用いた試験方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test head for a circuit board and a test method for a circuit board, and more particularly to a head used for testing a so-called high-density substrate having a fine pad pitch formed on the board and the head. The present invention relates to a test method using a head.

【0002】[0002]

【従来の技術】コンピュータ等の電子機器のダウンサイ
ジング化に伴い、プリント基板のSMT化・高密度化が
急速に進んでおり、プリント基板の電気検査も従来の基
本グリッドによる一括試験用ヘッドを用いる方法では、
多様化するプリント基板に対応できなくなってきてい
る。
2. Description of the Related Art With the downsizing of electronic devices such as computers, the use of SMT and high-density printed circuit boards has been rapidly progressing, and the electrical inspection of printed circuit boards also uses a conventional batch test head using a basic grid. By the way,
It is becoming impossible to cope with diversified printed circuit boards.

【0003】現在、一般基板の大半が基本グリッドから
外れる(所謂、オフグリッドの)パターンを有してお
り、基板の品種に応じて専用治具を作製するのが一般的
であるが、BGA、MCM、CSP等の超高密度基板の
パッドピッチは、プローブピン径から定まるパッドピッ
チの限界(現状では略200μm以下、下限ピッチと称
する)を超える、すなわちパッドピッチが200μm未
満のものもあり、専用治具が製作できない品種もある。
At present, most of the general substrates have a pattern (so-called off-grid) that deviates from the basic grid, and it is general to manufacture a dedicated jig according to the type of the substrate. The pad pitch of ultra-high-density substrates such as MCM and CSP exceeds the limit of the pad pitch determined by the probe pin diameter (currently, approximately 200 μm or less, referred to as the lower limit pitch). Jigs cannot be manufactured for some types.

【0004】また、装置についても、基板と試験用ヘッ
ドとの位置合わせ精度が重要なテーマであり、基板のズ
レを確認しながら、試験用ヘッドを補正する方法では、
精度の高い位置合わせはできない。
[0004] Also, regarding the apparatus, the positioning accuracy between the substrate and the test head is an important theme, and the method of correcting the test head while confirming the displacement of the substrate is as follows.
Highly accurate positioning is not possible.

【0005】[0005]

【発明が解決しようとする課題】以上説明したように、
従来のプリント基板の電気検査の方法では、多様化する
プリント基板、特に基板上に形成されたパッドピッチ
が、試験装置のプローブピンのピン径から定まるプロー
ブピン間隔の実現可能な最小値より狭い場合には、専用
治具の製作が不可能である、或いは精度の高い位置合わ
せが不可能であるという問題点があった。
As described above,
In the conventional method of inspecting printed circuit boards, when the diversified printed circuit boards, especially the pad pitch formed on the board is narrower than the achievable minimum value of the probe pin interval determined from the pin diameter of the probe pins of the test apparatus. However, there is a problem that it is impossible to manufacture a dedicated jig or to perform highly accurate positioning.

【0006】本発明は以上のような状況から、プローブ
ピン径の制限に基づく限界を超えるような(狭い)パッ
ドピッチを持つ超高密度基板の検査を、簡単且つ容易に
行える試験方法と試験装置の提供を目的としたものであ
る。
In view of the above circumstances, the present invention provides a test method and a test apparatus capable of easily and easily inspecting an ultra-high-density substrate having a (narrow) pad pitch exceeding a limit based on the limitation of the probe pin diameter. The purpose is to provide.

【0007】[0007]

【課題を解決するための手段】回路基板上のポイントに
プローブピンを接触して該回路基板に構成されたネット
の電気的特性を試験する回路基板の試験用ヘッドにおい
て、他のポイントとの距離が一定値以上である第1種ポ
イントであって、各ネットから少なくとも1つずつ抽出
されたポイントである代表ポイントに接触するプローブ
ピンを第1のヘッドに設け、他のポイントとの距離が一
定値未満である第2種ポイントを一つ置きに一定順序で
第1グループおよび第2グループの2つのグループに選
別された各ポイントのうち、該第1グループに属するポ
イントに接触するプローブピンを前記第1のヘッドに更
に設け、前記2つのグループに選別された各ポイントの
うち、前記第2グループに属するポイントに接触するプ
ローブピンを第2のヘッドに設け、前記第2グループに
属する各ポイントが属するネットの前記第1種ポイント
に接触するプローブピンを前記第2のヘッドに更に設
け、前記第1のヘッドと前記第2のヘッドとで回路基板
の試験用ヘッドを構成する。
SUMMARY OF THE INVENTION In a test head of a circuit board for testing the electrical characteristics of a net formed on the circuit board by contacting a probe pin to a point on the circuit board, a distance from another point is measured. The first head is provided with a probe pin that contacts a representative point, which is a first type point having a certain value or more and is a point extracted at least one from each net, and has a constant distance from other points. A probe pin that contacts a point belonging to the first group among the points selected in the two groups of the first group and the second group in a fixed order every other type 2 point that is less than the value, A probe pin, which is further provided on the first head and which contacts a point belonging to the second group among the points selected in the two groups, A probe pin provided on the head and contacting the first type point of the net to which each point belonging to the second group belongs is further provided on the second head, and a circuit is provided by the first head and the second head. Construct a substrate test head.

【0008】また、前記第1のヘッドと前記第2のヘッ
ドとを一定間隔に並べ、試験対象である回路基板を前記
第1のヘッドの下に移動した状態で、前記第1のヘッド
のプローブピンを前記回路基板上のポイントに接触して
前記回路基板の電気的特性の試験を行い、前記試験対象
である回路基板を前記第2のヘッドの下に移動した状態
で、前記第2のヘッドのプローブピンを前記回路基板上
のポイントに接触して前記回路基板の電気的特性の試験
を行う。
Further, the first head and the second head are arranged at regular intervals, and a probe of the first head is placed in a state where a circuit board to be tested is moved below the first head. A pin is brought into contact with a point on the circuit board to test an electrical characteristic of the circuit board. The circuit board to be tested is moved under the second head, and the second head is The electrical characteristics of the circuit board are tested by contacting the probe pins with points on the circuit board.

【0009】なお、上記のように回路基板の試験用ヘッ
ドを構成する場合、第1のヘッドでは絶縁試験の全てと
導通試験の大半を行うことができるように、また第2の
ヘッドでは導通試験の一部を行えるように試験対象のポ
イント(従って、プローブピン)の各ヘッドへの振り分
けを行う。第1のヘッドと第2のヘッドの2つのヘッド
を用いてもなお導通試験が下限ピッチ未満で行われなけ
ればならない場合には、第3のヘッドをもうけることに
する。また、第1のヘッドで絶縁試験の全てが可能では
無い場合には、第2のヘッドで近接ネットの絶縁試験が
可能なようにプローブピンを配置する。
When a test head for a circuit board is constructed as described above, the first head can perform all of the insulation test and the majority of the continuity test, and the second head can perform the continuity test. The points to be tested (therefore, probe pins) are distributed to the respective heads so that a part of the test can be performed. If the continuity test still needs to be performed at a pitch less than the lower limit pitch using two heads, the first head and the second head, a third head will be provided. If not all of the insulation tests are possible with the first head, the probe pins are arranged so that the second head can perform an insulation test on the adjacent net.

【0010】以上のようにして、ヘッドの振り分けを行
った上で、基板と試験用ヘッドの位置合わせを行い、プ
リント基板の試験を実施する。
As described above, after the heads are sorted, the substrate and the test head are aligned, and the printed circuit board is tested.

【0011】[0011]

【発明の実施の形態】図1は、プローブピン割当てフロ
ーで、本発明による各ヘッドへのプローブピンの割当て
の手順を示すものである。以下、図2ないし図6を参照
しつつ、本発明による高密度基盤の試験に用いる試験用
ヘッドの構成の手順とその手順によって構成されたヘッ
ドを用いた試験方法を説明する。なお、本発明によるヘ
ッドを用いた試験方法において、ヘッドのプローブピン
に接続される導通試験回路と絶縁試験回路の構成および
それらを用いた試験方法の従来技術で実施される範囲に
ついては、詳細な説明は行わない。まず、引用する各図
の説明をする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a flow chart of probe pin assignment, showing a procedure for assigning probe pins to respective heads according to the present invention. Hereinafter, a procedure of a configuration of a test head used for testing a high-density substrate according to the present invention and a test method using the head configured according to the procedure will be described with reference to FIGS. In the test method using the head according to the present invention, the configurations of the continuity test circuit and the insulation test circuit connected to the probe pins of the head and the range of the test method using them, which are performed in the related art, are described in detail. No explanation is given. First, the figures referred to will be described.

【0012】図2は、代表ポイント抽出例を示す図であ
る。図中、a,b,c,dで示される4つのパッドは、
ICの端子を接続するパッドを示し、その最小間隔は、
100μmで、下限ピッチ(200μm)未満であると
する。又、A,B,C,D,E,Fで示される6つのパ
ッドのうち、A,B,C,Dの4つのパッドは、それぞ
れ前記パッドa,b,c,dと接続されており、E,F
の2つのパッドは、それぞれ前記パッドC,Dに接続さ
れている。従って、A−a,B−b,C−c−E,D−
d−Fという4つのネットが存在することになる。
FIG. 2 is a diagram showing an example of representative point extraction. In the figure, four pads indicated by a, b, c, and d are:
This shows the pads that connect the terminals of the IC.
It is assumed that the pitch is 100 μm and less than the lower limit pitch (200 μm). Of the six pads A, B, C, D, E, and F, four pads A, B, C, and D are connected to the pads a, b, c, and d, respectively. , E, F
Are connected to the pads C and D, respectively. Therefore, Aa, Bb, Cce, D-
There will be four nets d-F.

【0013】図3は、プローブの割り振りを説明するた
めの図で、MIC基板上に6つのLSIが実装されてい
る例を示している。その部分拡大図は、LSIの端子が
接続されるパッドの図で、その間隔はLSIによって決
まってしまい、現状では上記図2のa,b,c,dで示
されたように、その最小間隔は、プローブピン径の制限
に基づく下限ピッチ未満である。図中の丸印と三角印と
は、それぞれ本発明に係る第1のヘッドと第2のヘッド
のプローブが接触する部位を示している。
FIG. 3 is a diagram for explaining probe allocation, and shows an example in which six LSIs are mounted on an MIC substrate. The partially enlarged view is a view of a pad to which a terminal of the LSI is connected, and the interval is determined by the LSI. At present, as shown by a, b, c, and d in FIG. Is smaller than the lower limit pitch based on the limit of the probe pin diameter. The circles and triangles in the figure indicate the portions where the probes of the first head and the second head according to the present invention are in contact with each other.

【0014】図4は、試験用ヘッドの配置図であり、例
えば、図3で示すようなMIC基板のテストに使用され
るものである。第1のヘッドと第2のヘッドとは一定距
離(例えば、中心間が50mm)で固定されており、図
5のテスト方法に示すように下治具を用いて基盤を第1
のヘッドの下から第2のヘッドの下へ、或いはその逆に
移動して、所定の位置に基盤が固定された状態で試験用
ヘッドを下ろして所定のテストを行う。図4は、第1の
ヘッドと第2のヘッドのプローブピンの配置を示すもの
で、第1のヘッドのプローブピンの位置を丸印で、第2
のヘッドのプローブピンの位置を三角印で、また両ヘッ
ドの中心の位置を十字で示してある。なお、説明用の図
は見易さに主眼をおいて描かれているため、部分的に拡
大・強調してある。
FIG. 4 is a layout diagram of a test head, which is used, for example, for testing an MIC substrate as shown in FIG. The first head and the second head are fixed at a fixed distance (for example, the distance between the centers is 50 mm). As shown in the test method of FIG.
The test head is moved down from the bottom of the head to the bottom of the second head, or vice versa, and the test head is lowered with the base fixed at a predetermined position to perform a predetermined test. FIG. 4 shows the arrangement of the probe pins of the first head and the second head.
The positions of the probe pins of the heads are indicated by triangles, and the positions of the centers of both heads are indicated by crosses. It should be noted that the illustrations for illustration have been partially enlarged and emphasized because they are drawn with emphasis on legibility.

【0015】図4に示すような2つのヘッドを用いるこ
とにより、図3の部分拡大図に示したパッドを一つおき
に選択して測定することができる。なお、図3では丸
印、三角印がそれぞれ千鳥状に配置されるように図示し
ているのに対して、図4においては、簡単のため単純に
一直線状に配置されるように図示してあるが、実際には
何れでもよい。
By using two heads as shown in FIG. 4, it is possible to select and measure every other pad shown in the partially enlarged view of FIG. In FIG. 3, circles and triangles are illustrated as being arranged in a zigzag pattern, whereas in FIG. 4, for simplicity, the symbols are illustrated as being simply arranged in a straight line. There are, however, any of them.

【0016】図5は、上述のごとく、テスト方法を示す
図である。第1のヘッド、第2のヘッドの各プローブピ
ンは所定の試験回路に接続されており、各ピン間の導通
試験および絶縁試験を行う事が出来るものとする。図6
は、多数ヘッドが必要な場合についての説明の為の図で
あり、2分割の場合の説明の後に説明する。
FIG. 5 is a diagram showing a test method as described above. Each probe pin of the first head and the second head is connected to a predetermined test circuit, and a continuity test and an insulation test between the pins can be performed. FIG.
Is a diagram for explaining a case where a large number of heads are required, and will be described after a description of a case of two divisions.

【0017】以下では、図2の場合にどの様にしてヘッ
ドへの割当てを行うか、つまりどのポイントを受け持つ
プローブピンをどのヘッドに設けるかを図1のフローに
従って説明する。S1等で、ステップを示すものとす
る。
In the following, how to allocate to the heads in the case of FIG. 2, that is, how to set the probe pins for the respective points on which heads will be described with reference to the flow of FIG. 1. Steps are indicated by S1 and the like.

【0018】S1では、全データから、各ネットにつき
1以上のポイントを代表ポイントとして抽出して、これ
をデータ1とする。なお、データとは測定対象のパッド
の名称の集合を言い、名称にはその位置を示す表示(座
標表示等)を伴うとする。ただし、以下の説明では、説
明の便宜上、各ポイントの名称(A,b等)のみで示
す。図2の例では、データ1はA,b,C,Dよりな
る。なお、代表点を選定する場合には、他のポイントと
の距離が一定値以上である第1種ポイントから選ぶが、
点bの如く他のポイントとの距離が一定値未満である第
2種ポイントであっても、他の代表点との距離が一定以
上であれば選択の対象としても差し支えない場合があ
る。
In S1, one or more points for each net are extracted as representative points from all data, and are extracted as data 1. Note that the data refers to a set of names of pads to be measured, and the names are accompanied by a display (coordinate display or the like) indicating the position. However, in the following description, only the names (A, b, etc.) of each point are shown for convenience of explanation. In the example of FIG. 2, data 1 includes A, b, C, and D. When selecting a representative point, the representative point is selected from the first type points whose distance to other points is equal to or more than a certain value.
Even a second type point, such as point b, whose distance to another point is less than a certain value, may be a target for selection if the distance to another representative point is more than a certain value.

【0019】S2では、全データから、下限ピッチ未満
のポイントを抽出して、これをデータ2とする。図2の
例では、データ2はa,b,c,dよりなる。S3で
は、データ1とデータ2に共通ポイントが在るか否かを
しらべる。在ればS4へ、無ければS5へ進む。図2の
例では、データ1とデータ2に共通ポイントbが在るの
でS4へ進む。
At S2, a point less than the lower limit pitch is extracted from all the data and is set as data 2. In the example of FIG. 2, the data 2 includes a, b, c, and d. In S3, it is checked whether data 1 and data 2 have a common point. If there is, go to S4, otherwise go to S5. In the example of FIG. 2, since the data 1 and the data 2 have a common point b, the process proceeds to S4.

【0020】S4では、共通ポイントをデータ1から削
除し、データ1に共通ポイントを同じネットに属する別
のポイントが無いならば、それを新たにデータ1に加え
る。図2の例では、データ1からbを削除し、データ1
にBを加えた結果、データ1はA,B,C,Dよりな
る。S5へ進む。
In S4, the common point is deleted from the data 1, and if the data 1 does not include another point belonging to the same net, it is newly added to the data 1. In the example of FIG. 2, b is deleted from data 1 and data 1 is deleted.
As a result of adding B to data 1, data 1 is composed of A, B, C, and D. Proceed to S5.

【0021】S5では、データ1、データ2の何れにも
含まれないデータが在れば、データ1に加える。図2で
は、E,Fが相当するので、それをデータ1に加えた結
果、データ1はA,B,C,D,E,Fよりなる。
In S5, if there is data that is not included in either data 1 or data 2, it is added to data 1. In FIG. 2, E and F correspond to each other, and as a result of adding them to data 1, data 1 is composed of A, B, C, D, E, and F.

【0022】S6では、データ2をソートし一つ置きに
選択し、一方にはデータ1を加えてデータ3とし、他方
に選択された各ポイントの属するネットのポイントを加
えてデータ4とする。図2の例では、データ3はA,
B,C,D,E,F,a,c、データ4はb,B,d,
Dよりなる。
In step S6, the data 2 is sorted and selected every other data. One is added with the data 1 to obtain the data 3, and the other is added with the points of the net to which the selected points belong to obtain the data 4. In the example of FIG. 2, data 3 is A,
B, C, D, E, F, a, c, and data 4 are b, B, d,
D.

【0023】S7では、データ4のピッチのチェックを
行い、下限ピッチ以下のポイントが在るか否かをしらべ
る。無ければS8へ、在ればS9へ進む。図2の例では
データ4にふくまれる2ポイントbd間が最小だが、2
00μmで下限ピッチ200μm以内に収まる。
In S7, the pitch of the data 4 is checked, and it is checked whether there is a point equal to or smaller than the lower limit pitch. If no, go to S8, otherwise go to S9. In the example of FIG. 2, the distance between the two points bd included in the data 4 is the minimum.
At 00 μm, it falls within the lower limit pitch of 200 μm.

【0024】S8では、データ3を第1のヘッドに割当
て(厳密に言えば、データ3に含まれるポイントのパッ
ドに接触するプローブピンを第1のヘッドに設けて)、
データ4を第2のヘッドに割当てる(厳密に言えば、デ
ータ4に含まれるポイントのパッドに接触するプローブ
ピンを第2のヘッドに設ける)。図2の例では、第1の
ヘッドにA,B,C,D,E,F,a,c、第2のヘッ
ドにb,B,d,Dが、それぞれ割当てられる。
In S8, the data 3 is assigned to the first head (strictly speaking, the first head is provided with a probe pin that contacts a pad at a point included in the data 3),
Data 4 is assigned to the second head (strictly speaking, a probe pin is provided on the second head for contacting a pad at a point included in data 4). In the example of FIG. 2, A, B, C, D, E, F, a, c are assigned to the first head, and b, B, d, D are assigned to the second head.

【0025】以上のように各ヘッドに割当てると、第1
のヘッドでは、各ネット間の絶縁の試験と共に、A−
a,C−c−E,D−Fの導通試験が行われる。また、
第2のヘッドではB−b, D−dの導通試験が行われ
る。
When the heads are assigned as described above, the first
In the head of A, A-
a, CCE and DF continuity tests are performed. Also,
In the second head, continuity tests of Bb and Dd are performed.

【0026】本例では、代表点の変更で2つのヘッドへ
のポイントの割当てが決定したが、代表点の変更を繰り
返しても収束しない場合には、ヘッドの分割数を増やす
(多数ヘッドを使用する)ことで対応する。
In this example, the point assignment to the two heads is determined by changing the representative point. However, if the change of the representative point does not result in convergence, the number of divided heads is increased (using a large number of heads). Do).

【0027】図6は、多数ヘッドが必要な場合の例であ
る。本例では、A−a,B−b,C−c,D−d,E−
e,F−f,G−g,H−h,I−i,J−j,K−
k,L−l,M−m,N−n,O−oの15のネットを
持つ場合である。図2の場合と同様に、大文字(A〜
O)で示す15のポイントは他の何れのポイントとの距
離も下限値より大きく設定されており、小文字(a〜
o)で示す15のポイントは他の何れの下限値以下の距
離に他のポイントが存在する。この場合、図1のフロー
に従ってポイントの選定を行うと、S6による決定の結
果、データ3にはA〜Oの各ネット代表と、a,c,
e,g等のポイントが選ばれるが、ae,ce等の間隔
は下限ピッチ未満である。そのため、e等のポイントを
削除して、それらのポイントを別のヘッドに割当てる必
要がある。
FIG. 6 shows an example in which a large number of heads are required. In this example, Aa, Bb, Cc, Dd, E-
e, Ff, Gg, Hh, Ii, Jj, K-
In this case, there are 15 nets of k, L-1, Mm, Nn, and Oo. As in the case of FIG.
The distance between any of the 15 points indicated by O) and any of the other points is set to be larger than the lower limit value.
The 15 points indicated by o) have other points at a distance less than any other lower limit. In this case, when the points are selected according to the flow of FIG. 1, as a result of the determination in S6, the data 3 includes the net representatives of A to O, a, c, and
Although points such as e and g are selected, the intervals such as ae and ce are smaller than the lower limit pitch. Therefore, it is necessary to delete points such as e and assign those points to another head.

【0028】S9の処理Aは、この様に更にヘッドの分
割を続けなければならない場合の処理を示すもので、図
1のS7でYになった場合、S6─S7を繰り返すこと
に相当する。この場合、図1のS6では、データ2をソ
ートして一つ置きに選択しているが、処理Aでは、デー
タ4について同様の扱いをする。その結果、第2のヘッ
ドと、第3のヘッドへの割当てが決定する。第3のヘッ
ドに割当てたポイントにまだ下限ピッチが含まれている
場合には、第3のヘッドに割当てたポイントについて同
様に分割を行う。図6の場合、以下に示すように、第4
のヘッドまで分割して問題が解決される。
The processing A in S9 shows the processing in the case where the division of the head must be continued further, and when Y is determined in S7 in FIG. 1, it corresponds to repeating S6─S7. In this case, the data 2 is sorted and selected every other in S6 of FIG. 1, but in the process A, the data 4 is treated in the same manner. As a result, the assignment to the second head and the third head is determined. If the lower limit pitch is still included in the points assigned to the third head, the division is performed similarly for the points assigned to the third head. In the case of FIG. 6, the fourth
The problem is solved by dividing up to the head.

【0029】第1のヘッドには、各ネットの代表ポイン
トA〜Oと、a,c,g,i,m,oが割当てられる。
第2のヘッドには、d,D,f,F,j,J,l,Lが
割当てられる。
The first head is assigned representative points A to O of each net and a, c, g, i, m, and o.
The second head is assigned d, D, f, F, j, J, l, L.

【0030】第3のヘッドには、b,B,h,H,n,
Nが割当てられる。第4のヘッドには、e,E,k,K
が割当てられる。さらに分割が必要な場合には、同様の
操作を繰り返せばよい。
The third head includes b, B, h, H, n,
N is assigned. The fourth head has e, E, k, K
Is assigned. If further division is required, the same operation may be repeated.

【0031】[0031]

【発明の効果】以上の説明から明らかなように、本発明
によれば、ファインピッチ分割型試験用ヘッドにより、
本来フライングプローバ方式でしか対応できなかった基
板も、一括試験が可能となり、スループットが向上す
る。また、一括絶縁試験により、定電圧印加による保証
が可能となる。さらに、アラインメント確認時間と精度
が向上する。
As is apparent from the above description, according to the present invention, a fine pitch division type test head is used.
Substrates that could originally only be handled by the flying prober method can be subjected to batch testing, improving throughput. In addition, the batch insulation test makes it possible to guarantee by applying a constant voltage. Further, the alignment confirmation time and accuracy are improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 プローブピン割当てフロー[Figure 1] Probe pin assignment flow

【図2】 代表ポイント抽出例Fig. 2 Example of representative point extraction

【図3】 プローブの割り振りFig. 3 Probe allocation

【図4】 試験用ヘッドの配置図FIG. 4 is a layout diagram of a test head.

【図5】 テスト方法FIG. 5 Test method

【図6】 多数ヘッドが必要な場合FIG. 6 When multiple heads are required

【符号の説明】[Explanation of symbols]

A,B,C,D,E,F,G,H,I,J,K,L,
M,N,O はパッドポイントで、何れとの距離も下限
ピッチ以上であるもの。 a,b,c,d,e,f,g,h,i,j,k,l,
m,n,o はパッドポイントで、何れかとの距離が下
限ピッチ未満であるもの。
A, B, C, D, E, F, G, H, I, J, K, L,
M, N, O are pad points whose distances are equal to or greater than the lower limit pitch. a, b, c, d, e, f, g, h, i, j, k, l,
m, n, and o are pad points whose distances are less than the lower limit pitch.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 回路基板上のポイントにプローブピンを
接触して該回路基板に構成されたネットの電気的特性を
試験する回路基板の試験用ヘッドにおいて、他のポイン
トとの距離が一定値以上である第1種ポイントであっ
て、各ネットから少なくとも1つずつ抽出されたポイン
トである代表ポイントに接触するプローブピンを第1の
ヘッドに設け、 他のポイントとの距離が一定値未満である第2種ポイン
トを一つ置きに一定順序で第1グループおよび第2グル
ープの2つのグループに選別された各ポイントのうち、
該第1グループに属するポイントに接触するプローブピ
ンを前記第1のヘッドに更に設け、 前記2つのグループに選別された各ポイントのうち、前
記第2グループに属するポイントに接触するプローブピ
ンを第2のヘッドに設け、 前記第2グループに属する各ポイントが属するネットの
前記第1種ポイントに接触するプローブピンを前記第2
のヘッドに更に設け、 前記第1のヘッドと前記第2のヘッドとで構成されたこ
とを特徴とする回路基板の試験用ヘッド。
1. A test head for a circuit board for testing electrical characteristics of a net formed on the circuit board by contacting a probe pin to a point on the circuit board, wherein a distance from another point is equal to or more than a predetermined value. The first head is provided with a probe pin that is in contact with a representative point that is a point of type 1 that is a point extracted at least one from each net, and a distance from another point is less than a certain value. Of the points sorted into two groups, a first group and a second group, in a fixed order every other type 2 point,
The first head further includes a probe pin that contacts a point belonging to the first group, and a probe pin that contacts a point belonging to the second group among the points selected into the two groups. A probe pin that contacts the first type point of the net to which each point belonging to the second group belongs.
A test head for a circuit board, further comprising: a first head and a second head.
【請求項2】 前記第1のヘッドと前記第2のヘッドと
を一定間隔に並べ、 試験対象である回路基板を前記第1のヘッドの下に移動
した状態で、前記第1のヘッドのプローブピンを前記回
路基板上のポイントに接触して前記回路基板の電気的特
性の試験を行い、 前記試験対象である回路基板を前記第2のヘッドの下に
移動した状態で、前記第2のヘッドのプローブピンを前
記回路基板上のポイントに接触して前記回路基板の電気
的特性の試験を行うことを特徴とする回路基板の試験方
法。
2. The probe of the first head in a state where the first head and the second head are arranged at regular intervals, and a circuit board to be tested is moved below the first head. A pin is brought into contact with a point on the circuit board to perform a test of electrical characteristics of the circuit board. The circuit board to be tested is moved under the second head, and the second head is And testing the electrical characteristics of the circuit board by contacting the probe pins with points on the circuit board.
JP9326296A 1997-11-27 1997-11-27 Test head of circuit board and test method of circuit board Withdrawn JPH11160380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9326296A JPH11160380A (en) 1997-11-27 1997-11-27 Test head of circuit board and test method of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9326296A JPH11160380A (en) 1997-11-27 1997-11-27 Test head of circuit board and test method of circuit board

Publications (1)

Publication Number Publication Date
JPH11160380A true JPH11160380A (en) 1999-06-18

Family

ID=18186194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9326296A Withdrawn JPH11160380A (en) 1997-11-27 1997-11-27 Test head of circuit board and test method of circuit board

Country Status (1)

Country Link
JP (1) JPH11160380A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012515339A (en) * 2009-01-14 2012-07-05 ディーティージー インターナショナル ゲーエムベーハー Circuit board test method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012515339A (en) * 2009-01-14 2012-07-05 ディーティージー インターナショナル ゲーエムベーハー Circuit board test method

Similar Documents

Publication Publication Date Title
US3777260A (en) Grid for making electrical contact
GB2136138A (en) Testing electrical interconnection networks
JPH10227826A (en) Apparatus and method for test of printed-circuit board
US6452410B1 (en) Apparatus and method for electrolytic bare board testing
US6894524B1 (en) Daisy chain gang testing
JPH06168991A (en) Inspecting method for multi-probing semiconductor
JP3191467B2 (en) Printed circuit board inspection data creation method
KR100791050B1 (en) Measurement system for the flexible printed circuit board with a pin driver and the method for measuring of the same
KR100575178B1 (en) Inspection adapter board for printed board, method for inspecting printed board, and method and apparatus for producing information for fabricating the inspection adapter board
US20050142697A1 (en) Fabrication method of semiconductor integrated circuit device
JPH11160380A (en) Test head of circuit board and test method of circuit board
KR102256750B1 (en) A interfacing device for semiconductor tester and handler having different DUT map and A semiconductor test equipment having the same
US4328264A (en) Method for making apparatus for testing traces on a printed circuit board substrate
JP2023507915A (en) Probe card assembly for automatic inspection equipment
JPS6247142A (en) Marking method for semiconductor device
KR20000022722A (en) Method and system for testing integrated circuit devices at the wafer level
JP4137082B2 (en) Semiconductor device testing equipment
JP3124983B2 (en) Electric circuit inspection equipment
EP0498007A1 (en) Method and apparatus for contactless testing
JP3865185B2 (en) Semiconductor device, test apparatus and test method thereof
KR0127639B1 (en) Probing test method and apparatus
US20020105348A1 (en) Electronically measuring pin-to-pad alignment using resistive pads
JPS62250375A (en) Method for investigating inter-connection relation of electric network
JPH0725725Y2 (en) High density micro pad
JP3436183B2 (en) Semiconductor inspection apparatus and inspection method using the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201