JPH1115431A - Electric field emission display device - Google Patents

Electric field emission display device

Info

Publication number
JPH1115431A
JPH1115431A JP17197597A JP17197597A JPH1115431A JP H1115431 A JPH1115431 A JP H1115431A JP 17197597 A JP17197597 A JP 17197597A JP 17197597 A JP17197597 A JP 17197597A JP H1115431 A JPH1115431 A JP H1115431A
Authority
JP
Japan
Prior art keywords
anode
gate
power supply
circuit
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17197597A
Other languages
Japanese (ja)
Inventor
Masayoshi Yamashita
正芳 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP17197597A priority Critical patent/JPH1115431A/en
Publication of JPH1115431A publication Critical patent/JPH1115431A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an FED(field emission display) device compensating an effect of anode source voltage fluctuation for luminance without using a highly stabilized power source for an anode power source circuit. SOLUTION: This device is provided with the FED main body 1 provided with a display substrate arranged with plural pixels Pij having an electric field emission emitter driven by a gate electrode in matrix, formed with gate wiring commonly driving the pixels in the row direction and emitter wiring commonly driving emitters in the column direction, and a counter substrate arranged oppositely on this display substrate and formed with an anode electrode and a fluorescent body film, and a voltage detection circuit 7 having the anode power source circuit 2, a gate drive circuit 3 and an emitter drive circuit 4 and monitoring the anode source voltage fluctuation outputted from the anode power source circuit 2. At this time, the gate power source circuit 6 is variable controlled so that its source voltage causes the fluctuation of the polarity opposite to the anode source voltage fluctuation according to the output of the voltage detection circuit 7.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、微小な電界放出
型エミッタを配列形成してなる表示基板を用いて構成さ
れる電界放出型ディスプレイ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display device using a display substrate formed by arranging minute field emission type emitters.

【0002】[0002]

【従来の技術】近年、フラットパネルディスプレイとし
て、微小エミッタを電子源として用いたFED(Field
Emission Display)が注目されている。FEDは、ゲー
ト電極により駆動される電界放出型エミッタを持つ複数
画素が配列形成された表示基板と、この表示基板に対向
配置されたアノード電極と蛍光体膜が形成された対向基
板とから構成される。表示基板と対向基板の間は真空排
気される。表示基板上の行方向の画素を共通駆動する複
数本のゲート配線と、列方向の画素の電界放出エミッタ
を共通駆動する複数本のエミッタ配線とは外部に取り出
される。そして例えば、ゲート配線を順次駆動しなが
ら、これに同期してエミッタ配線に1ラインずつの画像
データを与えることにより、いわゆる線順次駆動の画像
表示が行われる。
2. Description of the Related Art In recent years, as a flat panel display, a field emission display (FED) using a small emitter as an electron source has been developed.
Emission Display) is attracting attention. The FED is composed of a display substrate on which a plurality of pixels having a field emission type emitter driven by a gate electrode are formed and arranged, and an opposite substrate on which an anode electrode and a phosphor film are formed facing the display substrate. You. The space between the display substrate and the counter substrate is evacuated. A plurality of gate lines that commonly drive the pixels in the row direction on the display substrate and a plurality of emitter lines that commonly drive the field emission emitters of the pixels in the column direction are taken out. Then, for example, while sequentially driving the gate wiring, synchronously, by applying image data for each line to the emitter wiring, a so-called line-sequential driving image display is performed.

【0003】ゲート配線には例えば、順次正のゲート電
圧パルス(例えば、+25V)を印加することにより、
1ラインずつの選択が行われ、これに同期して各エミッ
タ配線には画像データに応じて負のエミッタ電圧パルス
(例えば、−25V)が印加される。ゲート配線に+2
5Vが印加され、エミッタ配線に−25Vが印加された
画素では、ゲート・エミッタ間電圧が50Vとなって電
子放出が生じ、この電子が正の高電圧500V〜6kV
が印加されたアノード電極側に加速されて蛍光体膜を叩
くことにより発光する。FEDの階調表示は、上述した
エミッタ電圧パルスをPWM(パルス幅変調)パルスと
して、そのパルス幅を制御することにより可能となる。
For example, by sequentially applying a positive gate voltage pulse (for example, +25 V) to the gate wiring,
Selection is performed line by line, and in synchronization with this, a negative emitter voltage pulse (for example, −25 V) is applied to each emitter wiring according to image data. +2 for gate wiring
In a pixel to which 5 V is applied and -25 V is applied to the emitter wiring, the voltage between the gate and the emitter becomes 50 V to emit electrons, and the electrons are emitted by a positive high voltage of 500 V to 6 kV.
Is accelerated toward the anode electrode side to which light is applied, and emits light by hitting the phosphor film. The gradation display of the FED can be realized by controlling the pulse width of the above-mentioned emitter voltage pulse as a PWM (pulse width modulation) pulse.

【0004】FEDのアノード電源回路には、例えばス
イッチング・インバータ形式の直流電源回路が用いられ
るが、アノード電源電圧が負荷に応じて変動すると、F
EDの表示性能に悪影響を与える。即ち、FEDの各画
素のエミッション電流はアノード電源電圧により加速さ
れてアノード電極上の蛍光体膜を叩き、表示しようとす
る画像に応じてアノード電流が0〜1mAの範囲で流れ
る。ところがアノード電流が流れることによりアノード
電源電圧が低下すると、必要な輝度が得られなくなる。
従って、アノード電源回路としては、負荷変動(即ちア
ノード電流変動)によらず一定の安定化出力電圧が得ら
れる高安定化電源が望まれる。
As the anode power supply circuit of the FED, for example, a DC power supply circuit of a switching inverter type is used.
The display performance of the ED is adversely affected. That is, the emission current of each pixel of the FED is accelerated by the anode power supply voltage, hits the phosphor film on the anode electrode, and the anode current flows in the range of 0 to 1 mA according to an image to be displayed. However, if the anode power supply voltage drops due to the flow of the anode current, the required brightness cannot be obtained.
Therefore, as the anode power supply circuit, a highly stabilized power supply that can obtain a constant stabilized output voltage regardless of a load change (that is, an anode current change) is desired.

【0005】[0005]

【発明が解決しようとする課題】しかし、FEDのアノ
ード電源回路は前述のように500V〜6kVという高
電圧であるため、その二次側出力を一次側に帰還するフ
ィードバック回路を内蔵して高安定化電源回路を構成し
た場合、フィードバック回路の抵抗やコンデンサには高
耐圧の個別部品を用いなければならず、従ってアノード
電源回路が大型化するという問題がある。
However, since the anode power supply circuit of the FED has a high voltage of 500 V to 6 kV as described above, it has a high stability by incorporating a feedback circuit for feeding back its secondary output to the primary side. When an integrated power supply circuit is configured, individual components having a high withstand voltage must be used for the resistance and the capacitor of the feedback circuit, and thus there is a problem that the anode power supply circuit becomes large.

【0006】この発明は、アノード電源回路に高安定化
電源を用いることなく、アノード電源電圧変動の輝度に
対する影響を補償することを可能としたFED装置を提
供することを目的としている。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an FED device capable of compensating for the influence of a change in anode power supply voltage on luminance without using a highly stabilized power supply in an anode power supply circuit.

【0007】[0007]

【課題を解決するための手段】この発明に係るFED装
置は、ゲート電極により駆動される電界放出型エミッタ
をもつ複数の画素が行列配置され、行方向の画素を共通
駆動する複数本のゲート配線と列方向の電界放出型エミ
ッタを共通駆動する複数本のエミッタ配線とが形成され
た表示基板、及びこの表示基板に対向配置されてアノー
ド電極と蛍光体膜が形成された対向基板を有するFED
装置本体と、前記アノード電極にアノード電源電圧を与
えるアノード電源回路と、前記複数本のゲート配線を選
択的に駆動するゲート駆動回路と、前記複数本のエミッ
タ配線を選択的に駆動するエミッタ駆動回路と、前記ア
ノード電源回路から出力されるアノード電源電圧の変動
をモニターする電圧検知手段と、前記ゲート駆動回路に
ゲート電源電圧を供給すると共に、このゲート電源電圧
が前記電圧検知手段の出力に応じて前記アノード電源電
圧の変動と逆極性の変動を生じるように可変制御される
ゲート電源回路とを備えたことを特徴とする。
According to the present invention, there is provided an FED device in which a plurality of pixels having a field emission type emitter driven by a gate electrode are arranged in a matrix, and a plurality of gate wirings for commonly driving pixels in a row direction. And a display substrate on which a plurality of emitter wirings for commonly driving field emission emitters in the column direction are formed, and a counter substrate disposed opposite to the display substrate and having an anode electrode and a phosphor film formed thereon.
A device main body, an anode power supply circuit for applying an anode power supply voltage to the anode electrode, a gate drive circuit for selectively driving the plurality of gate lines, and an emitter drive circuit for selectively driving the plurality of emitter lines A voltage detecting means for monitoring a change in an anode power supply voltage output from the anode power supply circuit, and a gate power supply voltage supplied to the gate drive circuit, and the gate power supply voltage is changed according to the output of the voltage detecting means. A gate power supply circuit variably controlled so as to generate a change in polarity opposite to the change in the anode power supply voltage.

【0008】この発明においては、ゲート駆動回路にゲ
ート電源電圧を与えるためのゲート電源回路として、出
力電圧が可変制御される可変電圧源を用いて、アノード
電源変動をモニターしながら、アノード電源電圧変動と
は逆極性の変動をゲート電源電圧に与えるようにしてい
る。従ってこの発明によれば、負荷電流に応じてアノー
ド電源電圧が変動したときに、その変動に応じてゲート
電源電圧の制御によるエミッション特性が制御され、こ
れによりアノード電源電圧の変動によるFEDの輝度へ
の影響が相殺されるようにしている。この発明による
と、アノード電源回路としてフィードバック回路内蔵の
高安定化電源を用いる必要がなく、FEDの電源回路の
小型化やASIC化,低コスト化が図られる。
In the present invention, a variable voltage source whose output voltage is variably controlled is used as a gate power supply circuit for applying a gate power supply voltage to the gate drive circuit, and while monitoring the anode power supply fluctuation, A change in the polarity opposite to that described above is applied to the gate power supply voltage. Therefore, according to the present invention, when the anode power supply voltage fluctuates according to the load current, the emission characteristic by controlling the gate power supply voltage is controlled in accordance with the fluctuation, whereby the brightness of the FED due to the fluctuation of the anode power supply voltage is reduced. So that the effects are offset. According to the present invention, it is not necessary to use a highly stabilized power supply having a built-in feedback circuit as the anode power supply circuit, and the power supply circuit of the FED can be reduced in size, ASIC, and cost can be reduced.

【0009】[0009]

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図1は、一実施例によるFED装
置の全体構成を示し、図2はそのFED本体1の表示基
板10側の4画素分のレイアウトを示し、図3はそのA
−A′位置でのFED本体1の断面構造を示している。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an overall configuration of an FED device according to an embodiment, FIG. 2 shows a layout of four pixels on the display substrate 10 side of the FED main body 1, and FIG.
2 shows a cross-sectional structure of the FED main body 1 at a position -A '.

【0010】FED本体1は、図3に示すように表示基
板10とこれに対向配置された対向基板20とから構成
される。表示基板10は例えば、シリコン基板11を用
いて構成されて、図1に示すように複数の画素Pij(i
=1〜m,j=1〜n)が行列配置される。表示基板1
0の各画素Pijに対応する位置に先鋭な先端を持つ電界
放出型エミッタ(以下、単にエミッタと称する)12
が、例えば4個ずつ形成される。図3では、便宜上各画
素に一つのエミッタ12しか示していない。またフルカ
ラー画像表示を行う場合には、各画素がR,G,Bドッ
トにより構成され、各ドット領域にエミッタ12が形成
される。
As shown in FIG. 3, the FED main body 1 includes a display substrate 10 and an opposing substrate 20 disposed opposite to the display substrate. The display substrate 10 is configured using, for example, a silicon substrate 11 and includes a plurality of pixels Pij (i
= 1 to m, j = 1 to n) are arranged in a matrix. Display substrate 1
Field emission type emitter (hereinafter simply referred to as an emitter) 12 having a sharp tip at a position corresponding to each pixel Pij of 0
Are formed, for example, four by four. FIG. 3 shows only one emitter 12 for each pixel for convenience. When performing full-color image display, each pixel is composed of R, G, and B dots, and an emitter 12 is formed in each dot region.

【0011】列方向のエミッタ12を共通駆動するエミ
ッタ配線13は、絶縁膜16により互いに分離されて、
1画素毎に1本(フルカラーの場合であれば、各画素に
R,G,B用の3本ずつ)配設されて、外部にエミッタ
端子E(E1,E2,…)として取り出される。行方向
の各エミッタ12を共通駆動するゲート配線(電極)1
4は、基板11上に絶縁膜17を介して形成されて、各
エミッタ12が露出する孔15が加工されている。各ゲ
ート配線14は、外部にゲート端子G(G1,G2,
…)として取り出される。
The emitter wirings 13 for commonly driving the emitters 12 in the column direction are separated from each other by an insulating film 16.
One pixel is provided for each pixel (in the case of full color, three R, G, and B pixels are provided for each pixel), and are externally extracted as emitter terminals E (E1, E2,...). Gate wiring (electrode) 1 for commonly driving each emitter 12 in the row direction
4 is formed on a substrate 11 via an insulating film 17, and a hole 15 from which each emitter 12 is exposed is processed. Each gate line 14 has a gate terminal G (G1, G2,
…).

【0012】対向基板20は、ガラス等の透明基板21
を用いて作られ、その表面にはITO等の透明導電膜に
よるアノード電極22が形成され、アノード電極22上
には、各画素に対応して蛍光体膜23が形成されてい
る。アノード電極22は、外部にアノード端子Aとして
取り出される。表示基板10と対向基板20の間は、図
示しないが、低融点ガラス等の封止材により真空封止さ
れる。この場合好ましくは、FED本体1の内部にはバ
リウム合金或いはジルコニウム合金等のゲッター材が封
入される。
The opposite substrate 20 is made of a transparent substrate 21 such as glass.
The anode electrode 22 made of a transparent conductive film such as ITO is formed on the surface thereof, and the phosphor film 23 is formed on the anode electrode 22 corresponding to each pixel. The anode electrode 22 is taken out as an anode terminal A to the outside. Although not shown, the space between the display substrate 10 and the counter substrate 20 is vacuum-sealed with a sealing material such as low-melting glass. In this case, preferably, a getter material such as a barium alloy or a zirconium alloy is sealed inside the FED main body 1.

【0013】この様に構成されたFED本体1の駆動回
路として、図1に示すように、ゲート端子Gに順次ゲー
ト電圧パルスを供給するゲート駆動回路3と、このゲー
ト駆動回路3と同期してエミッタ端子Eに画像データに
対応するエミッタ電圧パルスを供給するエミッタ駆動回
路4とが設けられる。これらのゲート駆動回路3及びエ
ミッタ駆動回路4の同期制御を行うのが、コントローラ
5である。通常、線順次による画像表示を行う場合、エ
ミッタ駆動回路4には1ラインずつの画像データが順次
送り込まれ、n本のエミッタ端子Eには1ラインを構成
する画像データが同時に与えられ、ゲート駆動回路3に
よって一つのゲート端子Gが選択駆動されて1ラインの
画像表示がなされ、以下順次、1ラインずつの画像デー
タに対してゲート端子Gが選択駆動される。
As shown in FIG. 1, as a driving circuit of the FED main body 1 configured as described above, a gate driving circuit 3 for sequentially supplying a gate voltage pulse to a gate terminal G, and in synchronization with the gate driving circuit 3, An emitter drive circuit 4 for supplying an emitter voltage pulse corresponding to image data to the emitter terminal E is provided. The controller 5 controls the synchronization of the gate drive circuit 3 and the emitter drive circuit 4. Normally, in the case of performing line-sequential image display, image data of one line is sequentially sent to the emitter driving circuit 4, and image data constituting one line are simultaneously supplied to the n emitter terminals E, and gate driving is performed. One gate terminal G is selectively driven by the circuit 3 to display an image of one line. Thereafter, the gate terminal G is selectively driven sequentially for one line of image data.

【0014】アノード電源回路2は、アノード端子Aに
数100V〜数kV程度の正の直流高電圧を印加するも
のであり、ゲート電源回路6は、ゲート駆動回路3に与
える数10Vの正の直流電圧を与えるものである。この
実施例においては、ゲート電源回路6は可変電圧源であ
って、アノード電源回路2の出力電圧の変動を検知する
電圧変動検知回路7が設けられて、この電圧変動検知回
路7の出力によりゲート電源回路6の出力電圧が可変制
御されるようになっている。
The anode power supply circuit 2 applies a positive DC high voltage of about several hundred volts to several kV to the anode terminal A, and the gate power supply circuit 6 supplies several tens of volts of positive DC power to the gate drive circuit 3. This is to give a voltage. In this embodiment, the gate power supply circuit 6 is a variable voltage source, and is provided with a voltage fluctuation detection circuit 7 for detecting a fluctuation in the output voltage of the anode power supply circuit 2. The output voltage of the power supply circuit 6 is variably controlled.

【0015】図4は、上述のアノード電源回路2、電圧
変動検知回路7及びゲート電源回路6の部分の具体的な
構成を示している。アノード電源回路2は、スイッチン
グインバータ41とこれにつながるトランス42、及び
その二次側に設けられた整流平滑回路43により構成さ
れている。出力安定化のためのフィードバック回路は設
けられていない。電圧変動検知回路7は、抵抗R1,R
2を直列接続した抵抗分圧回路である。例えば、R1=
6GΩ,R2=6MΩとして、1μA程度の微小電流に
より、アノード電源電圧変動を検知できるようにしてい
る。
FIG. 4 shows a specific configuration of the above-described anode power supply circuit 2, voltage fluctuation detection circuit 7, and gate power supply circuit 6. The anode power supply circuit 2 includes a switching inverter 41, a transformer 42 connected to the switching inverter 41, and a rectifying / smoothing circuit 43 provided on a secondary side thereof. No feedback circuit is provided for output stabilization. The voltage fluctuation detection circuit 7 includes resistors R1 and R
2 is a resistance voltage dividing circuit in which 2 are connected in series. For example, R1 =
Assuming that 6 GΩ and R2 = 6 MΩ, a change in anode power supply voltage can be detected by a very small current of about 1 μA.

【0016】ゲート電源回路6は、アノード電源回路2
の一次側を共有して、トランス二次側の中間タップ出力
を整流平滑する整流平滑回路44と、その整流平滑出力
を基準として電圧変動検知回路7から得られた出力によ
り出力電圧値が可変制御される可変電圧源45と、更に
その出力を対数変換するlogアンプ46とから構成さ
れる。可変電圧源45は、その出力電圧が、アノード電
源回路2の出力電圧変動の極性(従って電圧変動検知回
路7の出力電圧の変動極性)とは逆極性の変動を示すよ
うに設計されている。
The gate power supply circuit 6 includes the anode power supply circuit 2
And a rectifying / smoothing circuit 44 for rectifying and smoothing the intermediate tap output of the transformer secondary side, and the output voltage value being variably controlled by the output obtained from the voltage fluctuation detecting circuit 7 based on the rectified / smoothed output. And a log amplifier 46 for logarithmically converting the output. The variable voltage source 45 is designed such that its output voltage shows a change in the polarity opposite to the polarity of the output voltage change of the anode power supply circuit 2 (therefore, the change polarity of the output voltage of the voltage change detection circuit 7).

【0017】アノード端子Aに与えられる電圧の負荷変
動による変動と、ゲート端子Gにパルスで与えられる電
圧の変動の具体的な関係は示さないが、アノード端子A
の電圧変動に起因するFEDの輝度変化が、ゲート端子
Gに与えられる電圧の変動によるエミッション特性の変
化により丁度相殺されるように、可変電圧源45の可変
利得が設計される。一方、アノード端子Aに与えられる
電圧の負荷変動による変動と輝度変化とは直線関係にあ
るのに対し、ゲート端子Gに与えられる電圧の変動とエ
ミッション電流との関係は指数関数で表される。そこ
で、可変電圧源45の出力をlogアンプ46を通すこ
とによって、ゲート端子Gに与えられる電圧の変動とエ
ミッション電流との直線関係を保持するようにしてい
る。
Although a specific relationship between the fluctuation of the voltage applied to the anode terminal A due to the load fluctuation and the fluctuation of the voltage applied to the gate terminal G by a pulse is not shown, the anode terminal A
The variable gain of the variable voltage source 45 is designed such that a change in the luminance of the FED caused by the voltage change of the FED is just offset by a change in the emission characteristic due to a change in the voltage applied to the gate terminal G. On the other hand, while the change due to the load change of the voltage applied to the anode terminal A and the luminance change have a linear relationship, the relationship between the change in the voltage applied to the gate terminal G and the emission current is represented by an exponential function. Therefore, by passing the output of the variable voltage source 45 through the log amplifier 46, the linear relationship between the fluctuation of the voltage applied to the gate terminal G and the emission current is maintained.

【0018】以上のようにこの実施例によれば、アノー
ド電源回路2には高安定化電源を用いることなく、負荷
変動によるアノード電圧変動変動の輝度に対する影響を
ゲート電圧の調整によって補償することができる。即
ち、負荷電流によりアノード電圧が低下して輝度が低く
なろうとすると、ゲート駆動電圧が高くなってエミッシ
ョン電流が増大させられ、輝度低下が補償される。そし
てこの実施例によれば、高電圧を扱うアノード電源回路
2に出力安定化のためのフィードバック回路を設ける必
要がないため、電源回路の小型化やASIC化等が容易
であり、またFEDの低コスト化が図られる。
As described above, according to this embodiment, it is possible to compensate for the influence of the anode voltage fluctuation caused by the load fluctuation on the luminance by adjusting the gate voltage without using a highly stabilized power supply for the anode power supply circuit 2. it can. That is, when the anode voltage is reduced by the load current and the luminance is to be lowered, the gate drive voltage is increased and the emission current is increased, thereby compensating for the luminance reduction. According to this embodiment, it is not necessary to provide a feedback circuit for stabilizing the output in the anode power supply circuit 2 handling a high voltage, so that it is easy to reduce the size of the power supply circuit, to implement an ASIC, and to reduce the FED. Cost reduction is achieved.

【0019】[0019]

【発明の効果】以上述べたようにこの発明によれば、ア
ノード電源回路としてフィードバック回路内蔵の高安定
化電源を用いることなく、負荷電流によるアノード電源
電圧変動の輝度への影響を補償できるようにして、小型
化及び低コスト化を図ったFEDを得ることができる。
As described above, according to the present invention, it is possible to compensate for the influence of the load current on the luminance of the anode power supply voltage fluctuation without using a highly stabilized power supply with a built-in feedback circuit as the anode power supply circuit. Thus, an FED with reduced size and reduced cost can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例によるFED装置の構成
を示す。
FIG. 1 shows a configuration of an FED device according to an embodiment of the present invention.

【図2】 同実施例のFED本体の表示基板側の要部レ
イアウトを示す。
FIG. 2 shows a layout of a main part on the display substrate side of the FED main body of the embodiment.

【図3】 同実施例のFED本体の要部断面構造を示
す。
FIG. 3 shows a sectional structure of a main part of the FED body of the embodiment.

【図4】 同実施例のアノード及びゲート電源回路部の
構成を示す。
FIG. 4 shows a configuration of an anode and gate power supply circuit section of the embodiment.

【符号の説明】[Explanation of symbols]

1…FED本体、2…アノード電源回路、3…ゲート駆
動回路、4…エミッタ駆動回路、5…コントローラ、6
…ゲート電源回路、7…電圧変動検知回路、Pij…画
素、G…ゲート端子、E…エミッタ端子。
DESCRIPTION OF SYMBOLS 1 ... FED main body, 2 ... Anode power circuit, 3 ... Gate drive circuit, 4 ... Emitter drive circuit, 5 ... Controller, 6
... gate power supply circuit, 7 ... voltage fluctuation detection circuit, Pij ... pixel, G ... gate terminal, E ... emitter terminal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ゲート電極により駆動される電界放出型
エミッタをもつ複数の画素が行列配置され、行方向の画
素を共通駆動する複数本のゲート配線と列方向の電界放
出型エミッタを共通駆動する複数本のエミッタ配線とが
形成された表示基板、及びこの表示基板に対向配置され
てアノード電極と蛍光体膜が形成された対向基板を有す
るディスプレイ装置本体と、 前記アノード電極にアノード電源電圧を与えるアノード
電源回路と、 前記複数本のゲート配線を選択的に駆動するゲート駆動
回路と、 前記複数本のエミッタ配線を選択的に駆動するエミッタ
駆動回路と、 前記アノード電源回路から出力されるアノード電源電圧
の変動をモニターする電圧検知手段と、 前記ゲート駆動回路にゲート電源電圧を供給すると共
に、このゲート電源電圧が前記電圧検知手段の出力に応
じて前記アノード電源電圧の変動と逆極性の変動を生じ
るように可変制御されるゲート電源回路とを備えたこと
を特徴とする電界放出型ディスプレイ装置。
A plurality of pixels having a field emission type emitter driven by a gate electrode are arranged in a matrix, and a plurality of gate lines for commonly driving pixels in a row direction and a field emission type emitter for a column direction are commonly driven. A display device main body having a display substrate on which a plurality of emitter wirings are formed, an opposing substrate disposed opposite to the display substrate and having an anode electrode and a phosphor film formed thereon, and applying an anode power supply voltage to the anode electrode An anode power supply circuit; a gate drive circuit for selectively driving the plurality of gate wirings; an emitter drive circuit for selectively driving the plurality of emitter wirings; and an anode power supply voltage output from the anode power supply circuit. Voltage detection means for monitoring the fluctuation of the gate power supply, and supplying a gate power supply voltage to the gate drive circuit; Field emission display device characterized by comprising a gate power supply circuit is variably controlled to produce a variation of the change and opposite polarity of the anode power supply voltage according to the output of said voltage detecting means.
JP17197597A 1997-06-27 1997-06-27 Electric field emission display device Pending JPH1115431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17197597A JPH1115431A (en) 1997-06-27 1997-06-27 Electric field emission display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17197597A JPH1115431A (en) 1997-06-27 1997-06-27 Electric field emission display device

Publications (1)

Publication Number Publication Date
JPH1115431A true JPH1115431A (en) 1999-01-22

Family

ID=15933221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17197597A Pending JPH1115431A (en) 1997-06-27 1997-06-27 Electric field emission display device

Country Status (1)

Country Link
JP (1) JPH1115431A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267622A (en) * 1999-03-12 2000-09-29 Futaba Corp Luminance compensating circuit for electric field discharging type display device
JP2001324955A (en) * 2000-05-17 2001-11-22 Futaba Corp Brightness adjusting device and electric field discharge type display element
JP2006073500A (en) * 2004-08-31 2006-03-16 Samsung Sdi Co Ltd Electron emission display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267622A (en) * 1999-03-12 2000-09-29 Futaba Corp Luminance compensating circuit for electric field discharging type display device
JP2001324955A (en) * 2000-05-17 2001-11-22 Futaba Corp Brightness adjusting device and electric field discharge type display element
JP2006073500A (en) * 2004-08-31 2006-03-16 Samsung Sdi Co Ltd Electron emission display device

Similar Documents

Publication Publication Date Title
JP4970168B2 (en) Organic light emitting diode display device and driving method thereof
US6707438B1 (en) Apparatus and method for driving multi-color light emitting display panel
KR100417716B1 (en) Organic electroluminescence device and method for driving same
JP2001523016A (en) Method and apparatus for controlling the brightness of a field emission display
JP2001296837A (en) Driving method for current controlled type display device
EP1764764A1 (en) Electron emission display device and method of driving the same
JP2007108672A (en) Light emitting device
JP2003122305A (en) Organic el display device and its control method
KR20070043543A (en) Electron emission display device and control method of the same
JPH1115431A (en) Electric field emission display device
JPH1115430A (en) Electric field emission display device
JPH08273560A (en) Display device and method for driving same
JP2000206925A (en) Planar display device
JP2004246250A (en) Image display
KR100267376B1 (en) An apparatus for driving cathod of a field emission display
JP2001202059A (en) Driving method and circuit for cold cathode light emitting element, and display device
KR100225943B1 (en) Brightness-variable fed using anode electrode
JPH11339699A (en) Filament voltage control device for fluorescent character display tube
JP2001350444A (en) Electric field emission type display device
JP2006523858A (en) Display device
KR100257566B1 (en) Cell driving circuit of field emission display device
JP2001350443A (en) Electric field emission type display device
JP2001202058A (en) Driving method and circuit for cold cathode light emitting element, and display device
JP2001282179A (en) Cold cathode display device
KR20070014498A (en) Electron emission display device and driving method thereof