JPH11153637A - Liquid crystal panel inspecting device - Google Patents

Liquid crystal panel inspecting device

Info

Publication number
JPH11153637A
JPH11153637A JP9322663A JP32266397A JPH11153637A JP H11153637 A JPH11153637 A JP H11153637A JP 9322663 A JP9322663 A JP 9322663A JP 32266397 A JP32266397 A JP 32266397A JP H11153637 A JPH11153637 A JP H11153637A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
array sensor
sensor
scanner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9322663A
Other languages
Japanese (ja)
Other versions
JP3448195B2 (en
Inventor
Shinichi Murakawa
慎一 村川
Tadashi Shimazu
正 嶋津
Yoshio Egashira
良夫 江頭
Tadashi Rokkaku
正 六角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP32266397A priority Critical patent/JP3448195B2/en
Publication of JPH11153637A publication Critical patent/JPH11153637A/en
Application granted granted Critical
Publication of JP3448195B2 publication Critical patent/JP3448195B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To inspect a liquid crystal panel with improved detection level and S/N, at high precision. SOLUTION: On a substrate 4, a thin-type array sensor 1 and an amplifier and scanner 2 are provided. In addition, at an end part of the substrate 4, a plurality of step-like notches 6 re formed. With a lead-out electric line 3 formed by metal film forming, an array sensor 2, the amplifier and scanner 2, and the notch 6 are wired together. Since the array sensor 1 and the amplifier and scanner 2 as well as the electric line 3, are thin, the array sensor 1 is allowed to be close to a liquid crystal panel which is to be inspected. Further, through the lead-out electric line 3 of the notch 6, signal is easily taken out.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、テレビ、パソコン
などに使用する液晶パネルを検査する液晶パネル検査装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal panel inspection apparatus for inspecting a liquid crystal panel used for a television, a personal computer, and the like.

【0002】[0002]

【従来の技術】一般に、液晶パネルの評価方法として
は、動作試験、信頼性試験、外観試験などがある。上記
液晶パネルの検査は主に製品組立後に点灯動作確認試験
として実施しているが、液晶パネルの大型化、高精細化
に伴い検査の高速化が要求されている。
2. Description of the Related Art Generally, methods for evaluating a liquid crystal panel include an operation test, a reliability test, and an appearance test. The above-mentioned inspection of the liquid crystal panel is mainly performed as a lighting operation confirmation test after assembling the product. However, as the size of the liquid crystal panel becomes larger and the definition thereof becomes higher, a higher speed of the inspection is required.

【0003】[0003]

【発明が解決しようとする課題】従来、センサ電極から
の信号の取出し、供給手段として、ワイヤボンディング
法がある。このワイヤボンディング法は、通常実施して
いる方法であり、図11に示すように、液晶表示素子7
と駆動回路チップ8間をワイヤボンディング10で接続
している。なお図11において、9は実装用基板であ
る。
Conventionally, there is a wire bonding method as a means for extracting and supplying a signal from a sensor electrode. This wire bonding method is a commonly practiced method, and as shown in FIG.
And the drive circuit chip 8 are connected by wire bonding 10. In FIG. 11, reference numeral 9 denotes a mounting substrate.

【0004】図12は、上記ワイヤボンディング法を使
用したアレイセンサである。同図に示すように、センサ
13と回路基板12の電極パット14とをワイヤボンデ
ィング10により接続すると、ワイヤボンディング10
が同図のように浮き上がる。このため、液晶パネル23
とセンサ13との間隔Dが大きくなり、センサ13を検
査対象である液晶パネル23に近づけることができなく
なり、検出感度が低下し、S/N比が悪くなるという問
題があった。なお図12において、11はアンプであ
る。
FIG. 12 shows an array sensor using the above wire bonding method. As shown in the figure, when the sensor 13 and the electrode pad 14 of the circuit board 12 are connected by wire bonding 10, the wire bonding 10
Emerges as shown in the figure. For this reason, the liquid crystal panel 23
There is a problem that the distance D between the sensor 13 and the sensor 13 becomes large, the sensor 13 cannot be brought close to the liquid crystal panel 23 to be inspected, the detection sensitivity decreases, and the S / N ratio deteriorates. In FIG. 12, reference numeral 11 denotes an amplifier.

【0005】また、上記液晶パネルの検査方法として、
例えば図13に示すように、TFTトランジスタ30に
接続したソース電圧配線35とゲート電圧配線33にそ
れぞれ触針(プローバ)31,32を接触させ、出力電
圧から画素電極21の断線・短絡などを検査するプロー
バ方式が行なわれている。これは、上記、液晶パネル2
3のソース電圧配線35とゲート電圧配線33に検査信
号を印加することにより、液晶表示パネル23の画素電
極21の欠陥を検出するものである。なお図13におい
て34は基板である。
In addition, as a method for inspecting the liquid crystal panel,
For example, as shown in FIG. 13, probe pins 31 and 32 are brought into contact with the source voltage wiring 35 and the gate voltage wiring 33 connected to the TFT transistor 30, respectively, and the disconnection and short circuit of the pixel electrode 21 are inspected from the output voltage. A prober method is used. This is the liquid crystal panel 2
The defect of the pixel electrode 21 of the liquid crystal display panel 23 is detected by applying an inspection signal to the source voltage wiring 35 and the gate voltage wiring 33 of No.3. In FIG. 13, reference numeral 34 denotes a substrate.

【0006】しかし、図13に示す方法では、接触不良
の増加、あるいは触針(プローバ)31,32の交換の
維持費の増大という問題が生じてきた。さらに、表示情
報の多量化にともない、液晶ディスプレイの大型化、フ
ルカラー化、そして高精細化に伴う画素ピッチの縮小が
要求されてきたため、検査の高速化が重要な課題となっ
た。
However, the method shown in FIG. 13 has a problem that the contact failure increases or the maintenance cost for replacing the styluses (probers) 31 and 32 increases. Furthermore, with the increase in the amount of display information, there has been a demand for a liquid crystal display to be large-sized, full-colored, and to have a reduced pixel pitch in accordance with high definition, so that high-speed inspection has become an important issue.

【0007】通常のラップトップ型パソコン用の液晶パ
ネル23は、たとえば、10インチ型で640×480
画素あり、この液晶パネル23の検査用として、図14
に示す、アレイセンサ20で、上記液晶パネル23面上
を走査させる方法がある。この場合、アレイセンサ20
に組み込まれた検出用のFET電位センサ24もディス
プレイの画素電極21と同一ピッチ以下で製作する必要
がある。
A liquid crystal panel 23 for a normal laptop personal computer is, for example, a 640 × 480 liquid crystal panel of a 10-inch type.
Pixels are provided for inspection of the liquid crystal panel 23 as shown in FIG.
The method of scanning the surface of the liquid crystal panel 23 with the array sensor 20 shown in FIG. In this case, the array sensor 20
It is necessary to manufacture the detection FET potential sensor 24 incorporated in the display at the same pitch or less as the pixel electrode 21 of the display.

【0008】しかしながら、1個のアレイセンサでFE
T電位センサを数100個一列に配置するのは困難であ
るため、従来では図14に示すように複数のアレイセン
サ20を直列に接続している。このとき、アレイセンサ
20のFET電位センサのピッチLは、ケーシングのた
め各アレイセンサ20の接続部でL1にずれるという問
題があった。
[0008] However, FE can be realized by one array sensor.
Since it is difficult to arrange several hundred T potential sensors in a line, conventionally, a plurality of array sensors 20 are connected in series as shown in FIG. At this time, there is a problem that the pitch L of the FET potential sensors of the array sensor 20 is shifted to L1 at the connection portion of each array sensor 20 because of the casing.

【0009】[0009]

【課題を解決するための手段】本発明は、上記従来技術
に鑑み、液晶パネルを精度よく高速に検査することので
きる液晶パネル検査装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal panel inspection apparatus capable of inspecting a liquid crystal panel accurately and at high speed in view of the above-mentioned prior art.

【0010】上記課題を解決する本発明の構成は、検出
用センサを組み込んだアレイセンサを有する液晶パネル
検査装置において、基板上に設けた薄型のアレイセンサ
と、アレイセンサに隣接して基板上に設けた薄型のアン
プ及びスキャナと、上記基板の端部に独立して設けた複
数の段状の切り込みとを備え、金属膜成膜により、上記
アレイセンサと、上記アンプ及びスキャナと、上記切り
込みとの間を、配線したことを特徴とする。
In order to solve the above-mentioned problems, the present invention provides a liquid crystal panel inspection apparatus having an array sensor incorporating a detection sensor, comprising: a thin array sensor provided on a substrate; Provided with a thin amplifier and scanner provided, and a plurality of step-shaped cuts independently provided at the end of the substrate, the metal film deposition, the array sensor, the amplifier and the scanner, and the cut A wiring is provided between them.

【0011】また本発明の構成は、電界効果トランジス
タを応用した電位センサを用いて液晶パネルの画素電圧
を検出することにより配線の断線・短絡を検査する液晶
パネル検査装置において、中央を凸状にした基板と、基
板の凸状部にFET電位センサを配設したアレイセンサ
と、アレイセンサに隣接し且つ凸状部でない部分に設け
たアンプ及びスキャナとを備え、金属膜成膜により、上
記アレイセンサと、上記アンプと、上記スキャナとの間
を、配線したことを特徴とする。
Further, according to the structure of the present invention, in a liquid crystal panel inspection apparatus for inspecting a disconnection or short circuit of a wiring by detecting a pixel voltage of the liquid crystal panel by using a potential sensor to which a field effect transistor is applied, the center is made convex. Substrate, an array sensor in which an FET potential sensor is disposed on a convex portion of the substrate, and an amplifier and a scanner provided in a portion adjacent to the array sensor but not in the convex portion. A wiring is provided between the sensor, the amplifier, and the scanner.

【0012】また本発明の構成は、液晶パネルの画素電
極を検査する液晶パネル検査装置において、FET電位
センサを2列に配列したアレイセンサを備え、上記複数
のアレイセンサを基板上に千鳥状に配列したことを特徴
とする。
According to another aspect of the present invention, there is provided a liquid crystal panel inspection apparatus for inspecting pixel electrodes of a liquid crystal panel, comprising an array sensor in which FET potential sensors are arranged in two rows, wherein the plurality of array sensors are staggered on a substrate. It is characterized by being arranged.

【0013】[0013]

【発明の実施の形態】以下に本発明の実施の形態を、図
面に基づき詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0014】図1は本発明の第1の実施の形態に係わる
アレイセンサを示す概略斜視図、図2はアレイセンサの
端部を示す拡大図、図3はアレイセンサを示す断面図で
ある。
FIG. 1 is a schematic perspective view showing an array sensor according to a first embodiment of the present invention, FIG. 2 is an enlarged view showing an end of the array sensor, and FIG. 3 is a sectional view showing the array sensor.

【0015】検出部の概略斜視図である図1に示すよう
に、基板4上には、薄型のアレイセンサ1と、薄型のア
ンプ及びスキャナ2が配列している。アンプ及びスキャ
ナ2はアレイセンサ1の左右に隣接配置されている。更
に図1及び図2に示すように上記基板4の左右(端部)
には段状に複数の切込み6を設け、金属膜成膜によりア
レイセンサ1と、アンプ及びスキャナ2と、切込み6と
の間を、引出し電線3により配線している。
As shown in FIG. 1 which is a schematic perspective view of the detection unit, a thin array sensor 1, a thin amplifier and a scanner 2 are arranged on a substrate 4. The amplifier and the scanner 2 are arranged adjacent to the left and right of the array sensor 1. Further, as shown in FIGS. 1 and 2, the left and right (ends) of the substrate 4
Are provided with a plurality of cuts 6 in a stepped manner, and the lead wire 3 is used to connect the array sensor 1, the amplifier and the scanner 2, and the cuts 6 by forming a metal film.

【0016】図3は、画素電極21を備えた液晶パネル
23と、アレイセンサ1との配置関係を示したものであ
る。正確な検査を行うためには、液晶パネル23とアレ
イセンサ1との間隔dを20μm以下にする必要があ
る。したがって、第1の実施の形態では、アレイセンサ
1とアンプ及びスキャナ2等は極薄の、たとえば数10
μmの厚みのものを使用し、この間の引出し電極3は金
属膜成膜により左右の切込み6まで配線し、独立した構
造としている。
FIG. 3 shows an arrangement relationship between the liquid crystal panel 23 having the pixel electrodes 21 and the array sensor 1. In order to perform an accurate inspection, the distance d between the liquid crystal panel 23 and the array sensor 1 needs to be 20 μm or less. Therefore, in the first embodiment, the array sensor 1, the amplifier, the scanner 2 and the like are extremely thin, for example,
A lead electrode 3 having a thickness of μm is used, and the lead electrode 3 is wired up to the left and right cuts 6 by forming a metal film, thereby forming an independent structure.

【0017】このように、アレイセンサ1とアンプ及び
スキャナ2を極薄とし、かつ、引き出し電極3を金属膜
成膜により形成しているため、前記間隔dを20μm以
下にすることができる。しかも、切込み6にまで引き出
し電線3を配線しているため、前記間隔dが20μm以
下であっても、切込み6にある電線3を介して、信号取
り出しを容易に行うことができる。
As described above, since the array sensor 1, the amplifier and the scanner 2 are made extremely thin and the extraction electrode 3 is formed by forming a metal film, the distance d can be made 20 μm or less. Moreover, since the lead wires 3 are wired to the cuts 6, even if the distance d is 20 μm or less, it is possible to easily take out signals through the wires 3 in the cuts 6.

【0018】図1は、アレイセンサ1の全体を示したも
ので、通常は上記アレイセンサ1を液晶パネル23と一
定の間隔を保持し、走査しながら検査するが、上記の構
成とすることにより、液晶パネル23とアレイセンサ1
との間隔dを20μm以下にすることができるため、セ
ンサの検知レベル、およびS/N比が向上し、高精度、
高感度なセンサシステムができる。
FIG. 1 shows the entire array sensor 1. In general, the array sensor 1 is inspected while scanning at a constant distance from the liquid crystal panel 23 while scanning it. , Liquid crystal panel 23 and array sensor 1
Can be reduced to 20 μm or less, so that the detection level of the sensor and the S / N ratio are improved,
A highly sensitive sensor system can be created.

【0019】図4は本発明の第2の実施の形態に係わる
FET電位センサの検出原理を示す断面図、図5はアレ
イセンサの部分斜視図、図6は液晶パネルの画素電極と
アレイセンサとの関係図、図7及び図8はFET電位セ
ンサによる画素電極検査の判別方法を示す図である。
FIG. 4 is a sectional view showing the principle of detection of the FET potential sensor according to the second embodiment of the present invention, FIG. 5 is a partial perspective view of the array sensor, and FIG. 7 and 8 are diagrams showing a method of determining a pixel electrode test using an FET potential sensor.

【0020】第2の実施の形態のアレイセンサの主な構
成は、図5に示すように基板27の中央が凸状になって
おり、基板27の凸状部にFET電位センサ24をアレ
イ状に配置している。FET電位センサ24の左右両側
で且つ凸状部でない部分には、アンプ25とスキャナ2
6を隣接配置している。そしてFET電位センサ24と
アンプ25とスキャナ26の間を金属膜成膜による配線
19をしている。このアレイセンサを液晶パネルと一定
間隔に保持させながら走査し、液晶パネル23の画素電
極21を検査する。
The main configuration of the array sensor according to the second embodiment is that the center of a substrate 27 is convex as shown in FIG. Has been placed. The amplifier 25 and the scanner 2 are located on the left and right sides of the FET
6 are arranged adjacently. A wiring 19 is formed between the FET potential sensor 24, the amplifier 25, and the scanner 26 by forming a metal film. The array sensor is scanned while being held at a constant distance from the liquid crystal panel, and the pixel electrodes 21 of the liquid crystal panel 23 are inspected.

【0021】液晶パネルの検出原理は、図4に示すよう
に電界効果トランジスタ(FET)を応用した電位セン
サ24で、液晶パネル23の画素電極21をゲートとし
て、画素電圧を検出して配線の断線・短絡を検出するも
のである。なお図4において22はガラスである。
As shown in FIG. 4, the principle of detection of the liquid crystal panel is as follows. As shown in FIG. 4, a potential sensor 24 using a field effect transistor (FET) detects a pixel voltage using the pixel electrode 21 of the liquid crystal panel 23 as a gate and disconnects the wiring.・ It detects short circuit. In FIG. 4, reference numeral 22 denotes glass.

【0022】この実施の形態では、図4及び図6に示す
ように、液晶パネル23と上記FET電位センサ24と
の間隔を20μm以内に設定して、動作時の画素電圧を
ゲート電圧として検出し、これを増幅して画素電極21
の断線・短絡を検査する。
In this embodiment, as shown in FIGS. 4 and 6, the distance between the liquid crystal panel 23 and the FET potential sensor 24 is set within 20 μm, and the pixel voltage during operation is detected as the gate voltage. , Which are amplified to form a pixel electrode 21
Inspect for disconnections and short circuits.

【0023】この場合、FET電位センサ24を基板2
7の凸状部に配置し且つ配線19を金属膜成膜により形
成している一方で、凸状部でない部分にアンプ25やス
キャナ26を配置しているため、アンプ25やスキャナ
26が厚くても、アンプ25やスキャナ26の上面は、
FET電位センサ24の上面よりも下方に位置する。こ
のため、アンプ25やスキャナ26の厚さに影響される
ことなく、液晶パネル23と上記FET電位センサ24
との間隔を20μm以内に設定することができるのであ
る。
In this case, the FET potential sensor 24 is connected to the substrate 2
7 and the wiring 19 is formed by forming a metal film, while the amplifier 25 and the scanner 26 are arranged in a non-convex portion, so that the amplifier 25 and the scanner 26 are thick. The upper surface of the amplifier 25 and the scanner 26
It is located below the upper surface of the FET potential sensor 24. Therefore, the liquid crystal panel 23 and the FET potential sensor 24 are not affected by the thicknesses of the amplifier 25 and the scanner 26.
Can be set within 20 μm.

【0024】液晶パネル23の画素電極21は、前記の
ように640×480画素配列となっている。いま、図
6のようにアレイセンサ20が液晶パネル23の面上を
20μm以内の間隔で走査し画素電極21を検査する場
合、図7の画素電極A−1にパルス電圧を印加すると、
画素電極A−1と対面した、たとえば断線用と仮定した
FET電位センサ28の出力に図8(a)のような電圧
波形が生じるが、断線の場合は図8(b)のように出力
電圧は0となる。
The pixel electrodes 21 of the liquid crystal panel 23 have a 640 × 480 pixel arrangement as described above. Now, as shown in FIG. 6, when the array sensor 20 scans the surface of the liquid crystal panel 23 at intervals of 20 μm or less to inspect the pixel electrode 21, when a pulse voltage is applied to the pixel electrode A-1 in FIG.
A voltage waveform as shown in FIG. 8A is generated at the output of the FET potential sensor 28 facing the pixel electrode A-1, for example, for a disconnection. Becomes 0.

【0025】また、この状態で図7の短絡用と仮定した
FET電位センサ29の近傍、たとえばA−2,B−
1、あるいはB−2の位置に電圧が生じた場合は、画素
電極A−1にのみパルス電圧を印加したにもかかわらず
FET電位センサ29に電圧が生じたことになり、上記
位置の画素電極が短絡していると判断できる。この方法
でアレイセンサを走査させながら、液晶パネル23の画
素電極21が断線しているか短絡しているかを検査す
る。
In this state, the vicinity of the FET potential sensor 29 assumed to be short-circuited in FIG.
When a voltage is generated at the position 1 or B-2, a voltage is generated at the FET potential sensor 29 even though the pulse voltage is applied only to the pixel electrode A-1. Can be determined to be short-circuited. While scanning the array sensor by this method, it is inspected whether the pixel electrode 21 of the liquid crystal panel 23 is disconnected or short-circuited.

【0026】上記FET電位センサ24を用いて液晶パ
ネル23の検査を実施することにより画素電極の断線・
短絡の検査が高速、かつ高感度で測定することができ
る。
By inspecting the liquid crystal panel 23 using the FET potential sensor 24, disconnection of the pixel electrode
Short-circuit inspection can be performed at high speed and with high sensitivity.

【0027】次に本発明の第3の実施の形態を説明す
る。図9は、千鳥状に配置した第3の実施の形態に係わ
るアレイセンサの概略図。図10は、千鳥状に配置した
第3の実施の形態に係わるアレイセンサの斜視図であ
る。
Next, a third embodiment of the present invention will be described. FIG. 9 is a schematic diagram of an array sensor according to a third embodiment arranged in a staggered manner. FIG. 10 is a perspective view of an array sensor according to the third embodiment arranged in a staggered manner.

【0028】図14は、アレイセンサを直列にした場合
で各アレイセンサの接続点でFET電位センサ24のピ
ッチLがL1にずれた状態を示したもので、図9は、第
3の実施の形態によりアレイセンサを実装したものであ
る。
FIG. 14 shows a state in which the pitch L of the FET potential sensor 24 is shifted to L1 at the connection point of each array sensor when the array sensors are connected in series. FIG. 9 shows the third embodiment. An array sensor is mounted according to the form.

【0029】各アレイセンサ20には図9のように、断
線と短絡検査用のFET電位センサ24が2列直列で等
間隔に配置している。このアレイセンサ20を直線的に
接続すると両端のケーシングのため、図14のようにア
レイセンサ20の両端のFET電位センサ24のピッチ
LがL1になる。このため、第3の実施の形態では、図
9のように千鳥状に配列した。
As shown in FIG. 9, in each array sensor 20, FET potential sensors 24 for inspection of disconnection and short circuit are arranged in two columns in series at equal intervals. When this array sensor 20 is connected linearly, the pitch L between the FET potential sensors 24 at both ends of the array sensor 20 becomes L1, as shown in FIG. For this reason, in the third embodiment, they are arranged in a staggered pattern as shown in FIG.

【0030】これにより液晶パネルの画素電極の間隔L
と一致できるとともに、図10に示すように、多数のア
レイセンサ20を配置することにより大形の液晶パネル
の検査に対応することができる。なお図10において、
41はアンプ及びスキャナ、42は取出し電極である。
Thus, the distance L between the pixel electrodes of the liquid crystal panel is calculated.
10, and by arranging a large number of array sensors 20 as shown in FIG. 10, it is possible to cope with the inspection of a large liquid crystal panel. In FIG. 10,
41 is an amplifier and a scanner, and 42 is an extraction electrode.

【0031】[0031]

【発明の効果】以上実施の形態と共に具体的に説明した
ように、本発明では、検出用センサを組み込んだアレイ
センサを有する液晶パネル検査装置において、基板上に
設けた薄型のアレイセンサと、アレイセンサに隣接して
基板上に設けた薄型のアンプ及びスキャナと、上記基板
の端部に独立して設けた複数の段状の切り込みとを備
え、金属膜成膜により、上記アレイセンサと、上記アン
プ及びスキャナと、上記切り込みとの間を、配線した構
成とした。
As described in detail with the above embodiments, the present invention relates to a liquid crystal panel inspection apparatus having an array sensor incorporating a detection sensor, a thin array sensor provided on a substrate, A thin amplifier and scanner provided on the substrate adjacent to the sensor, and a plurality of step-shaped cuts provided independently at an end of the substrate; The configuration was such that wiring was performed between the amplifier and the scanner and the cut.

【0032】かかる構成としたため、本発明では、ワイ
ヤボンディングの浮き上がりというような不具合が生じ
ることはなく、液晶パネルとアレイセンサとの間隔を小
さくすることができ、検知レベル及びS/Nが向上し、
精度及び感度が高くなる。
With such a configuration, in the present invention, there is no problem such as floating of wire bonding, the distance between the liquid crystal panel and the array sensor can be reduced, and the detection level and S / N can be improved. ,
Accuracy and sensitivity are increased.

【0033】また本発明では、電界効果トランジスタを
応用した電位センサを用いて液晶パネルの画素電圧を検
出することにより配線の断線・短絡を検査する液晶パネ
ル検査装置において、中央を凸状にした基板と、基板の
凸状部にFET電位センサを配設したアレイセンサと、
アレイセンサに隣接し且つ凸状部でない部分に設けたア
ンプ及びスキャナとを備え、金属膜成膜により、上記ア
レイセンサと、上記アンプと、上記スキャナとの間を、
配線した構成とした。
According to the present invention, there is provided a liquid crystal panel inspection apparatus for inspecting a disconnection or short circuit of a wiring by detecting a pixel voltage of a liquid crystal panel using a potential sensor to which a field effect transistor is applied. An array sensor in which an FET potential sensor is disposed on a convex portion of the substrate,
An amplifier and a scanner provided adjacent to the array sensor and provided in a portion that is not a convex portion, and a metal film formed, between the array sensor, the amplifier, and the scanner,
Wiring configuration was adopted.

【0034】かかる構成としたため、本発明では、液晶
パネルとアレイセンサとの間隔を小さくすることがで
き、検知レベル及びS/Nが向上し、精度及び感度が高
くなると共に、画素電極の断線・短絡の検査を、高速・
高感度に行うことができる。
With such a configuration, according to the present invention, the distance between the liquid crystal panel and the array sensor can be reduced, the detection level and S / N can be improved, the accuracy and sensitivity can be increased, and disconnection of the pixel electrode can be improved. High-speed short-circuit inspection
It can be performed with high sensitivity.

【0035】また本発明では、液晶パネルの画素電極を
検査する液晶パネル検査装置において、FET電位セン
サを2列に配列したアレイセンサを備え、上記複数のア
レイセンサを基板上に千鳥状に配列した構成とした。
According to the present invention, in a liquid crystal panel inspection apparatus for inspecting pixel electrodes of a liquid crystal panel, an array sensor in which FET potential sensors are arranged in two rows is provided, and the plurality of array sensors are arranged in a staggered manner on a substrate. The configuration was adopted.

【0036】かかる構成としたため、本発明では、アレ
イセンサの電位センサピッチを、液晶パネルの画素電極
間隔に合わせることができ、また、多数のアレイセンサ
を配置することにより大形の液晶パネルの検査に対応す
ることができる。
With this configuration, in the present invention, the potential sensor pitch of the array sensor can be adjusted to the distance between the pixel electrodes of the liquid crystal panel, and the inspection of a large liquid crystal panel can be performed by disposing a large number of array sensors. Can be handled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係わるアレイセン
サを示す斜視図。
FIG. 1 is a perspective view showing an array sensor according to a first embodiment of the present invention.

【図2】第1の実施の形態に係わるアレイセンサの端部
を示す拡大図。
FIG. 2 is an enlarged view showing an end of the array sensor according to the first embodiment.

【図3】第1の実施の形態に係わるアレイセンサを示す
断面図。
FIG. 3 is a sectional view showing an array sensor according to the first embodiment.

【図4】FET電位センサを用いた本発明の第2の実施
の形態に係わるアレイセンサを示す断面図。
FIG. 4 is a sectional view showing an array sensor using a FET potential sensor according to a second embodiment of the present invention.

【図5】第2の実施の形態に係わるアレイセンサの一部
を示す斜視図。
FIG. 5 is a perspective view showing a part of an array sensor according to a second embodiment.

【図6】第2の実施の形態に係わるアレイセンサと液晶
パネルを示しており、(a)は平面図、(b)は正面
図。
6A and 6B show an array sensor and a liquid crystal panel according to a second embodiment, wherein FIG. 6A is a plan view and FIG. 6B is a front view.

【図7】FET電位センサによる画素電極検査の判別方
法を示す説明図。
FIG. 7 is an explanatory diagram showing a method for determining a pixel electrode test using an FET potential sensor.

【図8】FET電位センサによる画素電極検査の判別方
法を示す説明図。
FIG. 8 is an explanatory diagram showing a method for determining a pixel electrode test using an FET potential sensor.

【図9】第3の実施の形態に係わるアレイセンサを示す
概略図。
FIG. 9 is a schematic diagram showing an array sensor according to a third embodiment.

【図10】第3の実施の形態に係わるアレイセンサを示
す斜視図。
FIG. 10 is a perspective view showing an array sensor according to a third embodiment.

【図11】ワイヤボンディングした電子部品を示す斜視
図。
FIG. 11 is an exemplary perspective view showing an electronic component subjected to wire bonding;

【図12】ワイヤボンディング法を使用した従来のアレ
イセンサを示す構成図。
FIG. 12 is a configuration diagram showing a conventional array sensor using a wire bonding method.

【図13】プローバ方式の従来の検査装置を示す斜視
図。
FIG. 13 is a perspective view showing a conventional prober type inspection apparatus.

【図14】FET電位センサを用いた従来の直列接続型
のアレイセンサを示す構成図。
FIG. 14 is a configuration diagram showing a conventional series-connected array sensor using an FET potential sensor.

【符号の説明】[Explanation of symbols]

1 アレイセンサ 2 アンプ及びスキャナ 3 引出し電線 4 基板 6 切込み 7 液晶表示素子 8 駆動回路チップ 9 実装用基板 10 ワイヤボンディング 11 アンプ 12 回路基板 13 センサ 14 電極パット 19 配線 20 アレイセンサ 21 画素電極 22 ガラス 23 液晶パネル 24 FET電位センサ 25 アンプ 26 スキャナ 27 基板 28 断線用FET電位センサ 29 短絡用FET電位センサ 30 TFTトランジスタ 31 触針(プローバ) 32 触針(プローバ) 33 ゲート電圧配線 34 基板 35 ソース電圧配線 41 アンプおよびスキャナ 42 取出し電極 REFERENCE SIGNS LIST 1 array sensor 2 amplifier and scanner 3 lead wire 4 substrate 6 cut 7 liquid crystal display element 8 drive circuit chip 9 mounting substrate 10 wire bonding 11 amplifier 12 circuit board 13 sensor 14 electrode pad 19 wiring 20 array sensor 21 pixel electrode 22 glass 23 Liquid crystal panel 24 FET potential sensor 25 Amplifier 26 Scanner 27 Substrate 28 Disconnection FET potential sensor 29 Short-circuit FET potential sensor 30 TFT transistor 31 Probe (prober) 32 Probe (prober) 33 Gate voltage wiring 34 Substrate 35 Source voltage wiring 41 Amplifier and scanner 42 Extraction electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 六角 正 広島県広島市安佐南区祇園三丁目2番1号 三菱重工業株式会社広島工機工場内 ──────────────────────────────────────────────────の Continuing on the front page (72) Tadashi Hekkaku 3-2-1 Gion, Asaminami-ku, Hiroshima-shi, Hiroshima Hiroshima Koki Plant, Mitsubishi Heavy Industries, Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 検出用センサを組み込んだアレイセンサ
を有する液晶パネル検査装置において、 基板上に設けた薄型のアレイセンサと、アレイセンサに
隣接して基板上に設けた薄型のアンプ及びスキャナと、
上記基板の端部に独立して設けた複数の段状の切り込み
とを備え、 金属膜成膜により、上記アレイセンサと、上記アンプ及
びスキャナと、上記切込みとの間を、配線したことを特
徴とする液晶パネル検査装置。
1. A liquid crystal panel inspection apparatus having an array sensor incorporating a detection sensor, comprising: a thin array sensor provided on a substrate; a thin amplifier and a scanner provided on the substrate adjacent to the array sensor;
A plurality of step-shaped cuts provided independently at an end of the substrate, and wiring is provided between the array sensor, the amplifier and the scanner, and the cuts by forming a metal film. LCD panel inspection device.
【請求項2】 電界効果トランジスタを応用した電位セ
ンサを用いて液晶パネルの画素電圧を検出することによ
り配線の断線・短絡を検査する液晶パネル検査装置にお
いて、 中央を凸状にした基板と、基板の凸状部にFET電位セ
ンサを配設したアレイセンサと、アレイセンサに隣接し
且つ凸状部でない部分に設けたアンプ及びスキャナとを
備え、 金属膜成膜により、上記アレイセンサと、上記アンプ
と、上記スキャナとの間を、配線したことを特徴とする
液晶パネル検査装置。
2. A liquid crystal panel inspection apparatus for inspecting a disconnection or short circuit of a wiring by detecting a pixel voltage of a liquid crystal panel using a potential sensor to which a field effect transistor is applied. An array sensor in which an FET potential sensor is disposed in a convex portion of the array sensor; and an amplifier and a scanner provided in a portion adjacent to the array sensor and not in the convex portion. A liquid crystal panel inspection device, wherein a wiring is provided between the scanner and the scanner.
【請求項3】 液晶パネルの画素電極を検査する液晶パ
ネル検査装置において、 FET電位センサを2列に配列したアレイセンサを備
え、上記複数のアレイセンサを基板上に千鳥状に配列し
たことを特徴とする液晶パネル検査装置。
3. A liquid crystal panel inspection device for inspecting pixel electrodes of a liquid crystal panel, comprising an array sensor in which FET potential sensors are arranged in two rows, wherein the plurality of array sensors are arranged in a staggered manner on a substrate. LCD panel inspection device.
JP32266397A 1997-11-25 1997-11-25 LCD panel inspection equipment Expired - Fee Related JP3448195B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32266397A JP3448195B2 (en) 1997-11-25 1997-11-25 LCD panel inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32266397A JP3448195B2 (en) 1997-11-25 1997-11-25 LCD panel inspection equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002240347A Division JP3448290B2 (en) 2002-08-21 2002-08-21 LCD panel inspection equipment

Publications (2)

Publication Number Publication Date
JPH11153637A true JPH11153637A (en) 1999-06-08
JP3448195B2 JP3448195B2 (en) 2003-09-16

Family

ID=18146220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32266397A Expired - Fee Related JP3448195B2 (en) 1997-11-25 1997-11-25 LCD panel inspection equipment

Country Status (1)

Country Link
JP (1) JP3448195B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090409A (en) * 2000-09-12 2002-03-27 Ibiden Co Ltd Apparatus and method for electric inspection of printed- wiring board
US6891367B2 (en) 2001-09-28 2005-05-10 Murata Manufacturing Co., Ltd. Magnetic sensor including a plurality of staggerred overlapping rows of magnetoresistive elements
US7081908B2 (en) 2001-02-22 2006-07-25 Mitsubishi Heavy Industries, Ltd. Apparatus and method for testing electrode structure for thin display device using FET function

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090409A (en) * 2000-09-12 2002-03-27 Ibiden Co Ltd Apparatus and method for electric inspection of printed- wiring board
US7081908B2 (en) 2001-02-22 2006-07-25 Mitsubishi Heavy Industries, Ltd. Apparatus and method for testing electrode structure for thin display device using FET function
US6891367B2 (en) 2001-09-28 2005-05-10 Murata Manufacturing Co., Ltd. Magnetic sensor including a plurality of staggerred overlapping rows of magnetoresistive elements

Also Published As

Publication number Publication date
JP3448195B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
CN100428003C (en) Liquid crystal display panel and its probe for detection
JP3246704B2 (en) Wiring board inspection equipment
KR102081815B1 (en) Method and apparatus for testing a tft panel
JP6257192B2 (en) Array substrate, inspection method thereof, and liquid crystal display device
JPH08101397A (en) Thin film transistor liquid crystal display device and its manufacture
KR20070002147A (en) Test process for liquid crystal display device
US5473261A (en) Inspection apparatus and method for display device
KR100490040B1 (en) Liquid crystal display device with two or more shorting bars and method for manufacturing same
KR100576629B1 (en) TFT array substrate of LCD device and method for testing the same
JP3510490B2 (en) Inspection apparatus for electrode structure for thin display device and its inspection method
JP4246987B2 (en) Substrate inspection apparatus and substrate inspection method
JP3448195B2 (en) LCD panel inspection equipment
KR100278612B1 (en) LCD Panel
JP2006292846A (en) Liquid crystal panel and method for manufacturing the same
JP3448290B2 (en) LCD panel inspection equipment
JP2834935B2 (en) Active matrix display element and method of manufacturing the same
JP2008151954A (en) Method of manufacturing display device, and display device
JP2514236B2 (en) Display device
KR101274922B1 (en) Multi array substrate for liquid crystal panel
KR101157248B1 (en) Mass production system checking structure of liquid crystal display device
JP2006194786A (en) Sensor, inspection device, and inspection method
US7049527B1 (en) Conductor-pattern testing method, and electro-optical device
JP2506847B2 (en) Method for manufacturing reflective active matrix array
JP3014915B2 (en) Multi-panel thin film transistor array substrate and inspection method thereof
JPH02251931A (en) Active matrix array

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030603

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees