JPH11150005A - Ceramic barrister and manufacture of the same - Google Patents

Ceramic barrister and manufacture of the same

Info

Publication number
JPH11150005A
JPH11150005A JP9335023A JP33502397A JPH11150005A JP H11150005 A JPH11150005 A JP H11150005A JP 9335023 A JP9335023 A JP 9335023A JP 33502397 A JP33502397 A JP 33502397A JP H11150005 A JPH11150005 A JP H11150005A
Authority
JP
Japan
Prior art keywords
ceramic
spinel
layer
varistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9335023A
Other languages
Japanese (ja)
Inventor
Kiyoshi Matsuda
清 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marcon Electronics Co Ltd
Original Assignee
Marcon Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marcon Electronics Co Ltd filed Critical Marcon Electronics Co Ltd
Priority to JP9335023A priority Critical patent/JPH11150005A/en
Publication of JPH11150005A publication Critical patent/JPH11150005A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a plating layer from being formed at a part except an electrode part, without adding new processes at operating barrel plating for forming a barrier layer and a soldered plating layer on the surface of an electrode. SOLUTION: When the stoichiometric composition of a spinel powder is expressed by ZnXSbYOZ, a mixed powder obtained by adjusting Sb into stoichiometric ratio excess within the range of B/A=1.0-1.25 by using ZnX as an A site and SbY as a B site is burned in a temperature within a range of 1,000-1,200 deg.C so that the spinel power can be generated. Then, a ceramic burned body is embedded in this spinel powder, and sintered in a temperature within the range of 1,000-1,200 deg.C, so that a high resistance spinel layer 7 can be formed on the surface of a semiconductor ceramic part 1. After the high resistance spinel layer 7 formed at an electrode forming part has been mechanically removed, an outside electrode 3 is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミックバリス
タとその製造方法に関し、特に、その電極部を除く表面
を高抵抗化するための技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic varistor and a method for manufacturing the same, and more particularly, to a technique for increasing the resistance of a surface except for an electrode portion.

【0002】[0002]

【従来の技術】セラミックバリスタは、ZnO等のバリ
スタ組成材料を焼成して形成されたバリスタであり、セ
ラミックバリスタとしては、図5及び図6に示すよう
に、表面実装対応の積層チップタイプとディスクリート
タイプのセラミックバリスタが存在する。以下には、図
5及び図6を用いて、各タイプのセラミックバリスタに
ついてそれぞれ説明する。
2. Description of the Related Art A ceramic varistor is a varistor formed by firing a varistor composition material such as ZnO. As shown in FIGS. 5 and 6, a multilayer chip type for surface mounting and a discrete varistor are used. There are types of ceramic varistors. Hereinafter, each type of ceramic varistor will be described with reference to FIGS. 5 and 6.

【0003】まず、図5に示すように、表面実装対応の
積層チップタイプのセラミックバリスタは、ZnO等を
主成分とする半導体セラミック部1と、その内部に形成
された複数の内部電極2とからなる積層構造を持つバリ
スタであり、内部電極2の外部導出部に一対の外部電極
3が設けられている。そして、基板表面上への実装時に
は、この外部電極3が基板パターンにはんだ付けされる
ようになっている。なお、このような積層チップタイプ
のセラミックバリスタにおいて、内部電極2と外部電極
3は、一般的にAg又はAg/Pdを主成分とするメタ
ル焼成膜から形成されている。
First, as shown in FIG. 5, a multilayer chip type ceramic varistor for surface mounting is composed of a semiconductor ceramic portion 1 mainly composed of ZnO or the like and a plurality of internal electrodes 2 formed therein. The varistor has a laminated structure as follows. A pair of external electrodes 3 is provided at an external lead-out portion of the internal electrode 2. Then, at the time of mounting on the substrate surface, the external electrodes 3 are soldered to the substrate pattern. In such a laminated chip type ceramic varistor, the internal electrode 2 and the external electrode 3 are generally formed of a metal fired film mainly composed of Ag or Ag / Pd.

【0004】また、図6に示すように、表面実装対応の
ディスクリートタイプのセラミックバリスタは、ZnO
等を主成分とする半導体セラミック部1と、その両側に
設けられた一対の対向電極4とからなるバリスタであ
る。そして、基板表面上への実装時には、この対向電極
4の表面に予めはんだめっきされた金属ワイヤ5がはん
だ付け(はんだ層6)されるようになっている。なお、
このようなディスクリートタイプのセラミックバリスタ
において、対向電極4は、一般的に、Agを主成分とす
る材料から形成されている。
As shown in FIG. 6, a discrete type ceramic varistor for surface mounting is made of ZnO.
This is a varistor comprising a semiconductor ceramic portion 1 mainly composed of the above-mentioned components, and a pair of opposed electrodes 4 provided on both sides thereof. At the time of mounting on the surface of the substrate, a metal wire 5 previously solder-plated on the surface of the counter electrode 4 is soldered (solder layer 6). In addition,
In such a discrete-type ceramic varistor, the counter electrode 4 is generally formed from a material containing Ag as a main component.

【0005】[0005]

【発明が解決しようとする課題】ところで、上述したよ
うな従来の表面実装対応のセラミックバリスタには、は
んだ付け時におけるはんだ食われやAgマイグレーショ
ンが発生する可能性がある。この点について以下に説明
する。
However, in the above-mentioned conventional ceramic varistors for surface mounting, there is a possibility that solder erosion and Ag migration may occur during soldering. This will be described below.

【0006】まず、積層チップタイプのセラミックバリ
スタは、外部電極3の材料がAg又はAg/Pdを主成
分として構成されているため、はんだ付け時に外部電極
3のはんだ食われが発生する。そのため、このようなバ
リスタにおいて、外部電極材料が高温溶融はんだ流に晒
されるフロー式のはんだ付けプロセスを適用することは
困難であり、はんだ付けの効率を向上することは難し
い。また、外部電極3を構成する主成分がAg又はAg
/Pdであるため、湿度介在条件下において対向する電
極間でAgマイグレーションが発生する可能性がある。
First, in a multilayer chip type ceramic varistor, since the material of the external electrode 3 is mainly composed of Ag or Ag / Pd, solder erosion of the external electrode 3 occurs at the time of soldering. Therefore, in such a varistor, it is difficult to apply a flow type soldering process in which the external electrode material is exposed to a high-temperature molten solder flow, and it is difficult to improve the efficiency of soldering. The main component of the external electrode 3 is Ag or Ag.
/ Pd, there is a possibility that Ag migration may occur between opposing electrodes under the condition of intervening humidity.

【0007】次に、ディスクリートタイプのセラミック
バリスタは、予めはんだめっきされた金属ワイヤ5を介
して基板とのはんだ付けを行うことから、積層チップタ
イプとは異なり、はんだ食われの発生の可能性はないも
のの、対向電極4を構成する主成分がAgであるため、
積層チップタイプと同様に対向する電極間でAgマイグ
レーションが発生する可能性がある。
Next, since the discrete type ceramic varistor is soldered to the substrate via the metal wire 5 pre-soldered, unlike the laminated chip type, there is no possibility of solder erosion. However, since the main component of the counter electrode 4 is Ag,
Ag migration may occur between opposing electrodes as in the stacked chip type.

【0008】そして、積層チップタイプやディスクリー
トタイプのセラミックバリスタにおける、このような電
極のはんだ食われや対向する電極間のAgマイグレーシ
ョンの発生を防止するために、一般的には、基板にはん
だ付けされる電極(図5の外部電極3)又は金属ワイヤ
をはんだ付けする電極(図6の対向電極4)の表面にバ
リア層を介してはんだメッキ層を形成する方法が考えら
れる。すなわち、最初に、電極の全面をNi又は銅によ
って覆い、はんだに対して電極を保護するバリア層とな
るNi層又は銅層を形成し、さらに、このようなNi層
又は銅層の上にはんだ付け性を向上するためのはんだめ
っき層の形成を行う方法である。
[0008] In order to prevent such electrode erosion and Ag migration between opposing electrodes in a multilayer chip type or discrete type ceramic varistor, soldering is generally performed on a substrate. A method of forming a solder plating layer on the surface of an electrode (external electrode 3 in FIG. 5) or an electrode for soldering a metal wire (counter electrode 4 in FIG. 6) via a barrier layer is conceivable. That is, first, the entire surface of the electrode is covered with Ni or copper, a Ni layer or a copper layer serving as a barrier layer for protecting the electrode against solder is formed, and further, a solder layer is formed on the Ni layer or the copper layer. This is a method for forming a solder plating layer for improving the attachment property.

【0009】ここで、Ni層、Cu層、及びはんだめっ
き層を形成するためには、一般的にバレルめっきを行う
ことになる。しかしながら、セラミックバリスタにおい
て、セラミック部は半導体セラミックであるため、その
ようなバレルめっきを行った場合には、電極以外のセラ
ミック表面を含む表面全面に亘ってNi層、Cu層、及
びはんだめっき層が形成されてしまい、対向する電極間
が短絡状態になる不具合が発生する。
Here, in order to form the Ni layer, the Cu layer, and the solder plating layer, barrel plating is generally performed. However, in the ceramic varistor, since the ceramic portion is a semiconductor ceramic, when such barrel plating is performed, the Ni layer, the Cu layer, and the solder plating layer are formed over the entire surface including the ceramic surface other than the electrodes. As a result, there is a problem that the electrodes facing each other are short-circuited.

【0010】これに対して、バリスタの半導体セラミッ
ク部表面上へのめっき層の形成を防止するために、バレ
ルめっき後に除去可能な膜を予め半導体セラミック部表
面上に限って形成し、めっき完了後に除去する方法も考
えられる。しかし、この方法では、セラミック部に限定
して除去可能膜を形成する工程と、めっき完了後に除去
する工程が必要になり、コストアップと量産性阻害の原
因となるため、実用的でない。
On the other hand, in order to prevent formation of a plating layer on the surface of the semiconductor ceramic portion of the varistor, a film that can be removed after barrel plating is formed only on the surface of the semiconductor ceramic portion in advance, and after plating is completed, A method of removing is also conceivable. However, this method requires a step of forming a removable film limited to the ceramic portion and a step of removing after the plating is completed, which increases the cost and impairs mass productivity, and is not practical.

【0011】以上のような理由から、はんだ付け時のは
んだ食われや対向する電極間のマイグレーション発生の
可能性があるものの、表面実装対応の積層チップタイプ
のセラミックバリスタの外部電極には、Ag又はAg/
Pdを主成分とする材料が使用され、表面実装対応のデ
ィスクリートタイプのセラミックバリスタの対向電極に
は、Agを主成分とする材料が使用されているのが実情
である。
Although there is a possibility of solder erosion during soldering and migration between opposing electrodes for the reasons described above, the external electrodes of the multilayer chip type ceramic varistor for surface mounting are made of Ag or Ag. Ag /
In fact, a material mainly composed of Pd is used, and a material mainly composed of Ag is used for a counter electrode of a discrete type ceramic varistor for surface mounting.

【0012】本発明は、上記のような従来技術の問題点
を解決するために提案されたものであり、その第1の目
的は、対向する電極間の短絡等の不具合を発生すること
なく、はんだ付け時における電極のはんだ食われや対向
する電極間のAgマイグレーションの発生を有効に防止
可能であり、コスト面や量産性の面でも有利な、高品質
のセラミックバリスタを提供することである。そして、
このような目的を達成するために、具体的には、電極の
表面にバリア層及びはんだめっき層を形成するためのバ
レルめっき時において、新たな工程を追加することなし
に電極部以外の部分にめっき層が形成されることを防止
することを目的としている。
The present invention has been proposed in order to solve the problems of the prior art as described above, and a first object of the present invention is to prevent a problem such as a short circuit between opposing electrodes from occurring. An object of the present invention is to provide a high-quality ceramic varistor that can effectively prevent solder erosion of electrodes and Ag migration between opposing electrodes during soldering, and are advantageous in terms of cost and mass productivity. And
In order to achieve such an object, specifically, at the time of barrel plating for forming a barrier layer and a solder plating layer on the surface of the electrode, a portion other than the electrode portion is added without adding a new process. The purpose is to prevent the formation of a plating layer.

【0013】また、本発明の第2の目的は、そのような
高品質のセラミックバリスタを効率良く製造可能であ
り、コスト面や量産性の面でも有利な、優れた製造方法
を提供することである。
A second object of the present invention is to provide an excellent manufacturing method capable of efficiently manufacturing such a high-quality ceramic varistor and advantageous in terms of cost and mass productivity. is there.

【0014】[0014]

【課題を解決するための手段】上記の問題点を解決する
ために、請求項1に記載の発明は、バリスタ組成材料を
焼成してなるセラミック部とその表面に設けられた電極
部を備えたセラミックバリスタにおいて、前記セラミッ
ク部の前記電極部を除く表面が、ZnとSbを主成分と
するスピネル構造の高抵抗層で覆われていることを特徴
としている。
Means for Solving the Problems In order to solve the above problems, the invention according to claim 1 comprises a ceramic portion obtained by firing a varistor composition material and an electrode portion provided on the surface thereof. The ceramic varistor is characterized in that the surface of the ceramic portion excluding the electrode portion is covered with a high resistance layer having a spinel structure containing Zn and Sb as main components.

【0015】この構成によれば、次のような作用が得ら
れる。すなわち、ZnとSbを主成分とするスピネル構
造の高抵抗層は、十分に高い抵抗値を持つ。このような
高抵抗層を、セラミック部の電極部を除く表面に設ける
ことにより、電極の表面にバリア層及びはんだめっき層
を形成するためのバレルめっき時において、電極部以外
の部分にめっき層が形成されることを防止して、電極部
の表面のみにバリア層及びはんだめっき層を容易かつ確
実に形成することができる。そのため、対向する電極間
の短絡等の不具合を発生することなく、バリア層及びは
んだめっき層によって、はんだ付け時における電極のは
んだ食われや対向する電極間のAgマイグレーションの
発生を有効に防止できる。
According to this configuration, the following operation can be obtained. That is, the high-resistance layer having a spinel structure containing Zn and Sb as main components has a sufficiently high resistance value. By providing such a high resistance layer on the surface of the ceramic part except for the electrode part, the plating layer is formed on the part other than the electrode part at the time of barrel plating for forming a barrier layer and a solder plating layer on the surface of the electrode. The formation of the barrier layer and the solder plating layer can be easily and reliably formed only on the surface of the electrode portion by preventing the formation of the barrier layer and the solder plating layer. Therefore, the barrier layer and the solder plating layer can effectively prevent solder erosion of the electrodes during soldering and generation of Ag migration between the opposed electrodes without causing a problem such as a short circuit between the opposed electrodes.

【0016】請求項2に記載の発明は、バリスタ組成材
料を成形して成形体を形成し、この成形体を焼成してセ
ラミック部を形成し、このセラミック部の表面の一部に
電極部を設けてセラミックバリスタを製造する方法にお
いて、前記成形体の焼成時から焼成完了後までの任意の
時点で、ZnとSbを主成分とするスピネル粉体中に成
形体を埋め込み焼成することを特徴としている。
According to a second aspect of the present invention, a varistor composition material is formed to form a formed body, and the formed body is fired to form a ceramic portion, and an electrode portion is formed on a part of the surface of the ceramic portion. In the method for manufacturing a ceramic varistor provided, at any time from the firing of the molded body to after completion of the firing, the molded body is embedded in a spinel powder containing Zn and Sb as a main component and fired. I have.

【0017】この構成によれば、任意の時点で、Znと
Sbを主成分とするスピネル粉体中に成形体を埋め込み
焼成するだけで、工程を複雑化することなしに、高抵抗
層を容易に形成できる。すなわち、請求項1の発明につ
いて記載したように、セラミック部の電極部を除く表面
に高抵抗層を設けることにより、電極の表面にバリア層
及びはんだめっき層を形成するためのバレルめっき時に
おいて、電極部以外の部分にめっき層が形成されること
を防止して、電極部の表面のみにバリア層及びはんだめ
っき層を容易かつ確実に形成することができる。
According to this configuration, the high-resistance layer can be easily formed without complicating the process simply by embedding and sintering the compact in the spinel powder containing Zn and Sb as main components at any time. Can be formed. That is, as described in the first aspect of the present invention, by providing a high resistance layer on the surface of the ceramic portion excluding the electrode portion, at the time of barrel plating for forming a barrier layer and a solder plating layer on the surface of the electrode, A plating layer is prevented from being formed on a portion other than the electrode portion, and the barrier layer and the solder plating layer can be easily and reliably formed only on the surface of the electrode portion.

【0018】請求項3に記載の発明は、請求項2に記載
の製造方法において、前記スピネル粉体に成形体を埋め
込み焼成する際の温度が、1000〜1200℃の範囲
内の温度であることを特徴としている。
According to a third aspect of the present invention, in the manufacturing method of the second aspect, the temperature at which the compact is embedded in the spinel powder and fired is in the range of 1000 to 1200 ° C. It is characterized by.

【0019】この構成によれば、スピネル粉体を適切な
温度で焼成することにより、十分な生成速度で高品質な
高抵抗層を効率良く生成することができる。
According to this configuration, by firing the spinel powder at an appropriate temperature, a high-quality, high-resistance layer can be efficiently produced at a sufficient production rate.

【0020】請求項4に記載の発明は、請求項2又は3
に記載の製造方法において、前記スピネル粉体が、化学
量論的組成をZnX SbY Z で表した場合に、ZnX
をAサイト、SbY をBサイトとして、B/A=1.0
〜1.25の範囲でSbが化学量論比過剰に調整された
ものであることを特徴としている。
The invention according to claim 4 is the invention according to claim 2 or 3.
When expressed in the production method according the spinel powder, a stoichiometric composition in Zn X Sb Y O Z in, Zn X
B / A = 1.0 where A is site A and Sb Y is site B
It is characterized in that Sb is adjusted to have a stoichiometric excess in the range of 1.21.25.

【0021】この構成によれば、適切なB/Aサイト比
のスピネル粉体を使用することにより、十分な厚さを持
つ高抵抗層を形成することができる。
According to this configuration, a high-resistance layer having a sufficient thickness can be formed by using a spinel powder having an appropriate B / A site ratio.

【0022】請求項5に記載の発明は、請求項2〜4の
いずれか1項に記載の製造方法において、前記スピネル
粉体が、ZnとSbを主成分とする混合粉体を1000
〜1200℃の範囲内の温度で焼成して生成されること
を特徴としている。
According to a fifth aspect of the present invention, in the manufacturing method according to any one of the second to fourth aspects, the spinel powder comprises a mixed powder containing Zn and Sb as a main component in a quantity of 1000.
It is characterized by being produced by firing at a temperature in the range of ~ 1200 ° C.

【0023】この構成によれば、ZnとSbを主成分と
する混合粉体を適切な温度で焼成することにより、十分
な生成速度で高品質なスピネル粉体を効率良く生成する
ことができる。
According to this configuration, by firing a mixed powder containing Zn and Sb as main components at an appropriate temperature, a high-quality spinel powder can be efficiently produced at a sufficient production rate.

【0024】[0024]

【実施例】[1.セラミックバリスタの製造工程]以下
には、本発明を適用したセラミックバリスタの製造工程
の一例について説明する。ここで、本発明に係るセラミ
ックバリスタの製造工程は、スピネル粉体の生成工程
と、高抵抗スピネル層(スピネル構造の高抵抗層)の形
成工程とを含む。以下には、これらの工程とその条件の
詳細について説明する。 [1−1.スピネル粉体の生成工程とその条件]まず、
スピネル粉体の化学量論的組成をZn7 Sb2 12とし
て、ZnX をAサイト、SbY をBサイトとした場合の
B/Aサイト比を段階的に変化させながら、ボールミル
で脱イオン水と共に混合して、段階的に異なる各種の組
成比を有するZnOとSb2 3 の混合粉体を作製し
た。次に、この混合粉体を、焼成温度を段階的に変化さ
せながらそれぞれ4時間ずつ焼成して、Zn、Sbスピ
ネル粉体を生成した。
Embodiments [1. Manufacturing Process of Ceramic Varistor] An example of a manufacturing process of a ceramic varistor to which the present invention is applied will be described below. Here, the manufacturing process of the ceramic varistor according to the present invention includes a process of generating a spinel powder and a process of forming a high-resistance spinel layer (high-resistance layer having a spinel structure). Hereinafter, these steps and conditions thereof will be described in detail. [1-1. Production process of spinel powder and its conditions]
While the stoichiometric composition of the spinel powder is Zn 7 Sb 2 O 12 and the B / A site ratio in the case where Zn X is A site and Sb Y is B site is gradually changed, deionization is performed by a ball mill. By mixing with water, mixed powders of ZnO and Sb 2 O 3 having various composition ratios which differ stepwise were prepared. Next, this mixed powder was baked for 4 hours while changing the calcination temperature stepwise to produce Zn and Sb spinel powder.

【0025】この時点で、一例として、B/Aサイト比
を1.10とした混合粉体について、スピネル粉体を生
成する際の焼成温度を950〜1300℃まで段階的に
変化させた場合の反応生成物を、粉末X−ray回折法
によって調べたところ、次の表1に示すような結果が得
られた。
At this point, as an example, for the mixed powder having a B / A site ratio of 1.10, the firing temperature when producing the spinel powder is changed stepwise from 950 to 1300 ° C. When the reaction product was examined by the powder X-ray diffraction method, the results shown in the following Table 1 were obtained.

【0026】[0026]

【表1】 [Table 1]

【0027】この表からわかるように、焼成温度が10
00℃未満の場合には、ZnOとSbOX の未反応物が
存在する。また、焼成温度が1000℃〜1200℃の
範囲内では、ZnOとSbOX の未反応物は存在しなく
なるが、焼成温度が1200℃を超えると、ZnO単体
の未反応物が再び存在する状態となる。
As can be seen from this table, the firing temperature is 10
If it is less than 00 ° C., there are unreacted materials ZnO and SbO X. When the sintering temperature is in the range of 1000 ° C. to 1200 ° C., unreacted ZnO and SbO X do not exist, but when the sintering temperature exceeds 1200 ° C., the unreacted substance of ZnO alone exists again. Become.

【0028】この調査結果は、次のように判断できる。
すなわち、焼成温度が1000℃未満の場合には、焼成
温度が低すぎるために生成速度が遅くなり、4時間の焼
成時間ではスピネル粉体を十分に生成できないために、
ZnOとSbOX の未反応物が存在するものと考えられ
る。また、焼成温度が1300℃に達した場合には、焼
成温度が高すぎるために生成したスピネル粉体からSb
が蒸発してしまい、ZnO単体の未反応物が再び生成さ
れるものと考えられる。これに対して、焼成温度が10
00℃〜1200℃の場合には、焼成温度が適切である
ために十分な生成速度で高品質なスピネル粉体を効率良
く生成することができるものと考えられる。
The result of this investigation can be determined as follows.
In other words, when the firing temperature is lower than 1000 ° C., the firing rate is too low and the generation rate is slow, and the spinel powder cannot be sufficiently generated in the firing time of 4 hours.
It is believed that unreacted materials ZnO and SbO X is present. When the firing temperature reaches 1300 ° C., the firing temperature is too high, so that
Is considered to evaporate and unreacted ZnO alone is generated again. On the other hand, if the firing temperature is 10
In the case of 00 ° C to 1200 ° C, it is considered that high-quality spinel powder can be efficiently produced at a sufficient production rate because the firing temperature is appropriate.

【0029】以上のことから、スピネル粉体を生成する
際の焼成温度は、1000℃〜1200℃の範囲内とす
ることが望ましいことがわかる。 [1−2.高抵抗スピネル層の形成工程とその条件]次
に、上記の工程で作製したスピネル粉体を使用して、こ
のスピネル粉体中に3.2×2.5×1.0(mm)の
積層チップタイプのセラミック焼成体を埋め込み、10
50℃で4時間焼成し、図1に示すように、バリスタの
半導体セラミック部1の表面に、高抵抗スピネル層7を
形成した。
From the above, it can be seen that it is desirable that the sintering temperature at the time of producing the spinel powder be in the range of 1000 ° C. to 1200 ° C. [1-2. Step of Forming High-Resistance Spinel Layer and Conditions] Next, 3.2 × 2.5 × 1.0 (mm) is laminated on the spinel powder by using the spinel powder prepared in the above-described step. Embedded chip type ceramic fired body
It was baked at 50 ° C. for 4 hours, and as shown in FIG. 1, a high-resistance spinel layer 7 was formed on the surface of the semiconductor ceramic portion 1 of the varistor.

【0030】図2及び図3は、このように形成された高
抵抗スピネル層7を示す図であり、特に、Zn、Sbス
ピネルのB/Aサイト比が1.10のスピネル粉体に埋
め込み焼成して形成された高抵抗スピネル層7の表面及
び断面の状態を示す写真撮影図である。
FIGS. 2 and 3 show the high-resistance spinel layer 7 formed in this manner. In particular, the high-resistance spinel layer 7 is embedded and baked in a spinel powder having a B / A site ratio of Zn and Sb spinel of 1.10. FIG. 5 is a photograph showing a state of a surface and a cross section of a high-resistance spinel layer 7 formed as described above.

【0031】これらの図2及び図3に示すように、厚さ
約60μm以上の非常に緻密な高抵抗スピネル層7が形
成されている。さらに、この高抵抗スピネル層7の抵抗
値を測定したところ、109 (Ωcm)オーダーの十分
高い抵抗値が得られることが確認された。
As shown in FIGS. 2 and 3, a very dense high-resistance spinel layer 7 having a thickness of about 60 μm or more is formed. Further, when the resistance value of the high resistance spinel layer 7 was measured, it was confirmed that a sufficiently high resistance value on the order of 10 9 (Ωcm) was obtained.

【0032】また、以上のように生成される高抵抗スピ
ネル層7と、埋め込み焼成用のスピネル粉体のB/Aサ
イト比との関係を調べるために、B/Aサイト比を0.
95〜1.30の範囲で段階的に変化させた混合粉体を
作製し、1050℃で4時間焼成して、B/Aサイト比
が段階的に異なるスピネル粉体を生成した。そして、上
記と同様に、このスピネル粉体中に3.2×2.5×
1.0(mm)の積層チップタイプのセラミック焼成体
を埋め込み、1050℃で4時間焼成し、図1に示すよ
うに、バリスタの半導体セラミック部1の表面に、高抵
抗スピネル層7を形成した。そして、埋め込み焼成用の
スピネル粉体のB/Aサイト比と、形成された高抵抗ス
ピネル層7の厚さ(μm)との関係を調べたところ、次
の表2に示すような結果が得られた。
Further, in order to examine the relationship between the high resistance spinel layer 7 generated as described above and the B / A site ratio of the spinel powder for burying and firing, the B / A site ratio was set to 0.
A mixed powder having a stepwise change in the range of 95 to 1.30 was produced, and calcined at 1050 ° C. for 4 hours to produce a spinel powder having a B / A site ratio stepwise different. Then, similarly to the above, 3.2 × 2.5 ×
A 1.0 (mm) laminated chip type ceramic fired body was embedded and fired at 1050 ° C. for 4 hours to form a high-resistance spinel layer 7 on the surface of the semiconductor ceramic portion 1 of the varistor as shown in FIG. . When the relationship between the B / A site ratio of the spinel powder for burying and firing and the thickness (μm) of the formed high-resistance spinel layer 7 was examined, the results shown in Table 2 below were obtained. Was done.

【0033】[0033]

【表2】 [Table 2]

【0034】この表からわかるように、スピネル粉体の
B/Aサイト比が1.0未満の場合には、セラミック焼
成体の表面に十分な高抵抗スピネル層が形成されない。
また、B/Aサイト比が1.0〜1.25の範囲内で
は、B/Aサイト比の増加に従って高抵抗スピネル層の
厚さが増大するが、B/Aサイト比が1.25を超える
と、形成された高抵抗スピネル層の厚さは増大しなくな
り、B/Aサイト比を増加する効果がなくなる。
As can be seen from this table, if the B / A site ratio of the spinel powder is less than 1.0, a sufficiently high resistance spinel layer cannot be formed on the surface of the ceramic fired body.
When the B / A site ratio is in the range of 1.0 to 1.25, the thickness of the high-resistance spinel layer increases as the B / A site ratio increases. If it exceeds, the thickness of the formed high resistance spinel layer does not increase, and the effect of increasing the B / A site ratio is lost.

【0035】この調査結果から、スピネル粉体のB/A
サイト比は、1.0〜1.25の範囲内とすることが望
ましいことがわかる。 [1−3.外部電極の形成工程]さらに、以上のような
高抵抗スピネル層7の形成工程に続いて、セラミック焼
成体の電極形成部に形成された高抵抗スピネル層7を研
磨、ブラスト等の機械的手段によって除去した後、従来
と同様に、Ag又はAg/Pdを主成分とする一対の外
部電極3を形成した。図1は、このようにして完成した
バリスタを示している。 [2.作用・効果]以上のような製造工程とそれによっ
て完成したバリスタによれば、次のような作用・効果が
得られる。
From the results of this investigation, it was found that spinel powder B / A
It is understood that the site ratio is desirably in the range of 1.0 to 1.25. [1-3. External Electrode Forming Step] Further, following the above-described step of forming the high-resistance spinel layer 7, the high-resistance spinel layer 7 formed at the electrode forming portion of the fired ceramic body is polished, blasted, or the like by mechanical means. After the removal, a pair of external electrodes 3 containing Ag or Ag / Pd as a main component were formed as in the conventional case. FIG. 1 shows a varistor completed in this way. [2. Operation / Effect] According to the manufacturing process described above and the varistor completed thereby, the following operation / effect can be obtained.

【0036】まず、スピネル粉体の生成に当たっては、
前述したように、焼成温度を1000〜1200℃の範
囲内とすることが望ましく、それにより、十分な生成速
度で高品質なスピネル粉体を効率良く生成することがで
きる。また、このようにして得られたスピネル粉体によ
る高抵抗スピネル層の形成時における焼成温度について
も、同様に、焼成温度を1000〜1200℃の範囲内
とすることが望ましく、それにより、十分な生成速度で
高品質な高抵抗スピネル層を効率良く形成することがで
きる。さらに、スピネル粉体のサイト比を、1.0〜
1.25の範囲とすることが望ましく、それにより、十
分な厚さを持つ高抵抗スピネル層を形成することができ
る。
First, in producing the spinel powder,
As described above, it is desirable that the firing temperature be in the range of 1000 to 1200 ° C., whereby a high-quality spinel powder can be efficiently produced at a sufficient production rate. Similarly, the firing temperature when forming the high-resistance spinel layer using the spinel powder thus obtained is desirably in the range of 1000 to 1200 ° C., whereby a sufficient A high-quality, high-resistance spinel layer can be efficiently formed at a generation rate. Furthermore, the site ratio of the spinel powder is set to 1.0 to
It is desirable that the thickness be in the range of 1.25, so that a high-resistance spinel layer having a sufficient thickness can be formed.

【0037】そして、以上のような条件で生成された高
抵抗スピネル層7は、前述したように、109 (Ωc
m)オーダーの十分高い抵抗値を持つため、このような
高抵抗スピネル層7を電極部を除く半導体セラミック部
1の表面に設けることにより、バレルめっき時に、外部
電極3の表面にバリア層及びはんだめっき層を良好に形
成することができる。すなわち、バレルめっき時におい
て、外部電極3以外の部分にめっき層が形成されること
を防止して、外部電極3の表面のみに、Ni層や銅層等
のバリア層及びはんだめっき層を容易かつ確実に形成す
ることができる。そのため、対向する外部電極3間の短
絡等の不具合を発生することなく、バリア層及びはんだ
めっき層によって外部電極3のはんだ食われや対向する
外部電極3間のAgマイグレーションの発生を有効に防
止できる。さらに、このように外部電極3のはんだ食わ
れの発生を防止できることから、フロー式のはんだ付け
プロセスを適用することが可能となり、はんだ付けの効
率を向上することができる。そのため、コスト面や量産
性の面で有利である。
As described above, the high-resistance spinel layer 7 generated under the above-described conditions has a thickness of 10 9 (Ωc
m) Since such a high-resistance spinel layer 7 is provided on the surface of the semiconductor ceramic part 1 except for the electrode part because of having a sufficiently high resistance value on the order, a barrier layer and a solder are formed on the surface of the external electrode 3 during barrel plating. A plating layer can be formed favorably. That is, at the time of barrel plating, a plating layer is prevented from being formed on a portion other than the external electrode 3, and a barrier layer such as a Ni layer or a copper layer and a solder plating layer can be easily and only provided on the surface of the external electrode 3. It can be formed reliably. Therefore, the barrier layer and the solder plating layer can effectively prevent the solder erosion of the external electrodes 3 and the occurrence of Ag migration between the opposing external electrodes 3 without causing a problem such as a short circuit between the opposing external electrodes 3. . Furthermore, since the occurrence of solder erosion of the external electrodes 3 can be prevented in this manner, a flow-type soldering process can be applied, and the efficiency of soldering can be improved. Therefore, it is advantageous in terms of cost and mass productivity.

【0038】また、上記の製造工程によれば、ZnとS
bを主成分とするスピネル粉体にセラミック焼成体を埋
め込み焼成するだけで、工程を複雑化することなしに高
抵抗スピネル層を容易に形成できる。したがって、この
点からもコスト面や量産性の面で有利である。 [3.他の実施の形態]なお、本発明は、前記実施例に
限定されるものではなく、図4に示すように、ディスク
リートタイプのセラミックバリスタにも同様に適用可能
であり、同様に優れた作用・効果が得られるものであ
る。また、本発明において、スピネル粉体の生成時や高
抵抗スピネル層の形成時における焼成温度や焼成時間、
あるいはスピネル粉体のB/Aサイト比等の具体的な生
成条件は適宜選択可能である。例えば、前記実施例にお
いては、スピネル粉体にセラミック焼成体を埋め込み焼
成して高抵抗スピネル層を生成した場合について説明し
たが、本発明において、高抵抗スピネル層の形成は、セ
ラミック焼成体を完成する以前の、バリスタ組成材料か
らなる成形体の焼成時の段階で行うことも可能である。
すなわち、本発明において、高抵抗スピネル層の形成時
点は、成形体の焼成時から焼成完了後までの間で任意に
選択可能である。さらに、本発明は、各種の定格、寸法
形状を有する各種のセラミックバリスタに同様に適用可
能であり、同様に優れた作用・効果が得られるものであ
る。
According to the above-described manufacturing process, Zn and S
By simply embedding and firing a ceramic fired body in a spinel powder containing b as a main component, a high-resistance spinel layer can be easily formed without complicating the process. Therefore, this point is also advantageous in terms of cost and mass productivity. [3. Other Embodiments] It should be noted that the present invention is not limited to the above-described embodiment, but can be similarly applied to a discrete type ceramic varistor as shown in FIG. An effect can be obtained. Further, in the present invention, the firing temperature and firing time during the formation of the spinel powder and the formation of the high-resistance spinel layer,
Alternatively, specific production conditions such as the B / A site ratio of the spinel powder can be appropriately selected. For example, in the above-described embodiment, the case where the ceramic fired body is embedded in the spinel powder and fired to form the high-resistance spinel layer is described. It is also possible to carry out at the stage of firing the molded body made of the varistor composition material before performing.
That is, in the present invention, the time of forming the high-resistance spinel layer can be arbitrarily selected from the time of firing the molded body to the time after completion of firing. Further, the present invention is similarly applicable to various ceramic varistors having various ratings and dimensions and shapes, and similarly excellent functions and effects can be obtained.

【0039】[0039]

【発明の効果】以上述べたように、本発明によれば、セ
ラミック部の電極部を除く表面を、ZnとSbを主成分
とするスピネル構造の高抵抗層で覆うことにより、電極
部以外の部分にめっき層が形成されることを防止して、
電極部の表面のみにバリア層及びはんだめっき層を容易
かつ確実に形成することができる。したがって、対向す
る電極間の短絡等の不具合を発生することなく、バリア
層及びはんだめっき層によって電極のはんだ食われや対
向する電極間のAgマイグレーションの発生を有効に防
止可能であり、コスト面や量産性の面でも有利な、高品
質のセラミックバリスタを提供することができる。
As described above, according to the present invention, by covering the surface of the ceramic portion except for the electrode portion with the high resistance layer having a spinel structure containing Zn and Sb as main components, the other portions than the electrode portion can be obtained. Prevents the formation of plating layers on parts,
The barrier layer and the solder plating layer can be easily and reliably formed only on the surface of the electrode portion. Therefore, it is possible to effectively prevent the solder erosion of the electrodes and the occurrence of Ag migration between the opposed electrodes by the barrier layer and the solder plating layer, without causing a problem such as a short circuit between the opposed electrodes, thereby reducing cost and cost. A high-quality ceramic varistor that is advantageous in terms of mass productivity can be provided.

【0040】また、ZnとSbを主成分とするスピネル
粉体に成形体を埋め込み焼成するだけで、工程を複雑化
することなしに、上記のような高品質のセラミックバリ
スタを効率良く製造可能であり、コスト面や量産性の面
でも有利な、優れた製造方法を提供することができる。
Further, the high-quality ceramic varistor as described above can be manufactured efficiently without complicating the process only by embedding and firing the compact in a spinel powder containing Zn and Sb as main components. It is possible to provide an excellent manufacturing method which is advantageous in terms of cost and mass productivity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る積層チップタイプのセラミックバ
リスタの一例を模式的に示す断面図。
FIG. 1 is a sectional view schematically showing an example of a multilayer chip type ceramic varistor according to the present invention.

【図2】本発明によって形成された高抵抗スピネル層の
表面状態の一例を示す写真撮影図。
FIG. 2 is a photograph showing an example of a surface state of a high resistance spinel layer formed according to the present invention.

【図3】本発明によって形成された高抵抗スピネル層の
断面状態の一例を示す写真撮影図。
FIG. 3 is a photograph showing an example of a cross-sectional state of a high-resistance spinel layer formed according to the present invention.

【図4】本発明に係るディスクリートタイプのセラミッ
クバリスタの一例を模式的に示す断面図。
FIG. 4 is a sectional view schematically showing an example of a discrete type ceramic varistor according to the present invention.

【図5】従来技術に係る積層チップタイプのセラミック
バリスタの一例を模式的に示す断面図。
FIG. 5 is a cross-sectional view schematically showing an example of a laminated chip type ceramic varistor according to the related art.

【図6】従来技術に係るディスクリートタイプのセラミ
ックバリスタの一例を模式的に示す断面図。
FIG. 6 is a cross-sectional view schematically showing one example of a discrete type ceramic varistor according to the related art.

【符号の説明】 1…半導体セラミック部 2…内部電極 3…外部電極 4…対向電極 5…金属ワイヤ 6…はんだ層 7…高抵抗スピネル層[Description of Signs] 1 ... Semiconductor ceramic part 2 ... Internal electrode 3 ... External electrode 4 ... Counter electrode 5 ... Metal wire 6 ... Solder layer 7 ... High resistance spinel layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 バリスタ組成材料を焼成してなるセラミ
ック部とその表面に設けられた電極部を備えたセラミッ
クバリスタにおいて、 前記セラミック部の前記電極部を除く表面が、ZnとS
bを主成分とするスピネル構造の高抵抗層で覆われてい
ることを特徴とするセラミックバリスタ。
1. A ceramic varistor comprising a ceramic portion obtained by firing a varistor composition material and an electrode portion provided on the surface thereof, wherein the surface of the ceramic portion excluding the electrode portion has Zn and S
A ceramic varistor characterized by being covered with a high-resistance layer having a spinel structure containing b as a main component.
【請求項2】 バリスタ組成材料を成形して成形体を形
成し、この成形体を焼成してセラミック部を形成し、こ
のセラミック部の表面の一部に電極部を設けてセラミッ
クバリスタを製造する方法において、 前記成形体の焼成時から焼成完了後までの任意の時点
で、ZnとSbを主成分とするスピネル粉体中に成形体
を埋め込み焼成することを特徴とするセラミックバリス
タの製造方法。
2. A varistor composition material is molded to form a molded body, and the molded body is fired to form a ceramic part, and an electrode part is provided on a part of the surface of the ceramic part to manufacture a ceramic varistor. A method for manufacturing a ceramic varistor, comprising: embedding a compact in a spinel powder containing Zn and Sb as a main component and calcining the compact at any time from the firing of the compact to the completion of the firing.
【請求項3】 前記スピネル粉体に成形体を埋め込み焼
成する際の温度は、1000〜1200℃の範囲内の温
度であることを特徴とする請求項2記載のセラミックバ
リスタの製造方法。
3. The method for producing a ceramic varistor according to claim 2, wherein a temperature at which the compact is embedded and baked in the spinel powder is in a range of 1000 to 1200 ° C.
【請求項4】 前記スピネル粉体は、化学量論的組成を
ZnX SbY Z で表した場合に、ZnX をAサイト、
SbY をBサイトとして、B/A=1.0〜1.25の
範囲でSbが化学量論比過剰に調整されたものであるこ
とを特徴とする請求項2又は3記載のセラミックバリス
タの製造方法。
4. The spinel powder, when its stoichiometric composition is represented by Zn x Sb Y O Z , Zn x is an A site,
4. The ceramic varistor according to claim 2, wherein Sb Y is a B site, and Sb is adjusted to have a stoichiometric excess in the range of B / A = 1.0 to 1.25. Production method.
【請求項5】 前記スピネル粉体は、ZnとSbを主成
分とする混合粉体を1000〜1200℃の範囲内の温
度で焼成して生成されることを特徴とする請求項2乃至
4のいずれか1項に記載のセラミックバリスタの製造方
法。
5. The spinel powder according to claim 2, wherein the spinel powder is produced by firing a mixed powder containing Zn and Sb as main components at a temperature in the range of 1000 to 1200 ° C. A method for manufacturing a ceramic varistor according to any one of the preceding claims.
JP9335023A 1997-11-18 1997-11-18 Ceramic barrister and manufacture of the same Pending JPH11150005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9335023A JPH11150005A (en) 1997-11-18 1997-11-18 Ceramic barrister and manufacture of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9335023A JPH11150005A (en) 1997-11-18 1997-11-18 Ceramic barrister and manufacture of the same

Publications (1)

Publication Number Publication Date
JPH11150005A true JPH11150005A (en) 1999-06-02

Family

ID=18283888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9335023A Pending JPH11150005A (en) 1997-11-18 1997-11-18 Ceramic barrister and manufacture of the same

Country Status (1)

Country Link
JP (1) JPH11150005A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002071825A3 (en) * 2001-03-06 2002-10-31 Epcos Ag Electrical component
WO2003030187A3 (en) * 2001-09-28 2003-07-03 Epcos Ag Electroceramic component comprising a plurality of contact surfaces

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002071825A3 (en) * 2001-03-06 2002-10-31 Epcos Ag Electrical component
WO2003030187A3 (en) * 2001-09-28 2003-07-03 Epcos Ag Electroceramic component comprising a plurality of contact surfaces
US7123467B2 (en) 2001-09-28 2006-10-17 Epcos Ag Electroceramic component comprising a plurality of contact surfaces
US7341639B2 (en) 2001-09-28 2008-03-11 Epcos Ag Electroceramic component comprising a plurality of contact surfaces

Similar Documents

Publication Publication Date Title
KR20180116746A (en) Conductive paste for external electrode and method for manufacturing electronic component including the conductive paste for external electrode
JPH06231906A (en) Thermistor
CN214099309U (en) Coil component
JP3254399B2 (en) Multilayer chip varistor and method of manufacturing the same
JPH09246017A (en) Laminated chip varistor and manufacture thereof
JPH03173402A (en) Chip varistor
JPH1070012A (en) Manufacture of varistor
KR20040038782A (en) Chip shaped electronic device and a method of producing the same
JP6428797B2 (en) Negative characteristic thermistor and manufacturing method thereof
JPH11150005A (en) Ceramic barrister and manufacture of the same
JP3147134B2 (en) Chip type thermistor and manufacturing method thereof
JPH08306580A (en) Ceramic electronic part and its manufacture
JP3109700B2 (en) Chip type thermistor and manufacturing method thereof
JP2007273855A (en) Varistor element and varistor
JP2007284327A (en) Ceramic composition and laminated ceramic circuit device
JPH06302406A (en) Chip-type thermistor and its manufacture
JP2004128221A (en) Method of manufacturing chip ceramic electronic component
JP2007273820A (en) Varistor element and varistor
JP4020816B2 (en) Chip-shaped electronic component and manufacturing method thereof
JPH1092606A (en) Chip thermistor and its manufacture
JP2021108325A (en) Multilayer coil component
JP2003068508A (en) Method for manufacturing multilayer chip varistor
JP2020145360A (en) Chip resistor and manufacturing method thereof
JP2015051908A (en) Magnetic composition and multilayer electronic component manufactured by using the same
JPH02263731A (en) Thick film copper paste