JPH11149373A - プロセッサ - Google Patents
プロセッサInfo
- Publication number
- JPH11149373A JPH11149373A JP9317295A JP31729597A JPH11149373A JP H11149373 A JPH11149373 A JP H11149373A JP 9317295 A JP9317295 A JP 9317295A JP 31729597 A JP31729597 A JP 31729597A JP H11149373 A JPH11149373 A JP H11149373A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- power consumption
- hazard
- instruction
- pipeline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 プロセッサの実行速度を必要以上に落さない
形で、きめ細かに消費電力を調整することができるプロ
セッサを提供する。 【解決手段】 所定の単位周期に基づいてＮ（正の整
数）ステージにパイプライン化された命令バスと、前記
命令バスに対応してＮステージにパイプライン化された
データパスと、ハザード条件に従ってパイプラインのＫ
（＝１〜Ｎ）ステージ目をストールさせるＫステージス
トール手段を有し該Ｋステージストール手段の動作によ
ってパイプラインを制御するパイプライン制御手段とを
備えたプロセッサにおいて、次の単位周期で、Ｋ＋１ス
テージ以降で実行される命令によって活性化される資源
モジュールが消費する電力の総和が電力消費可能値を越
えている場合に、その状態を検出し前記ハザード条件と
して前記Ｋステージストール手段に通知するＫステージ
消費電力ハザード検出手段を設けた。
形で、きめ細かに消費電力を調整することができるプロ
セッサを提供する。 【解決手段】 所定の単位周期に基づいてＮ（正の整
数）ステージにパイプライン化された命令バスと、前記
命令バスに対応してＮステージにパイプライン化された
データパスと、ハザード条件に従ってパイプラインのＫ
（＝１〜Ｎ）ステージ目をストールさせるＫステージス
トール手段を有し該Ｋステージストール手段の動作によ
ってパイプラインを制御するパイプライン制御手段とを
備えたプロセッサにおいて、次の単位周期で、Ｋ＋１ス
テージ以降で実行される命令によって活性化される資源
モジュールが消費する電力の総和が電力消費可能値を越
えている場合に、その状態を検出し前記ハザード条件と
して前記Ｋステージストール手段に通知するＫステージ
消費電力ハザード検出手段を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、組み込み機器等に
搭載されるプロセッサに関し、特に低消費電力化を可能
にするプロセッサに関する。
搭載されるプロセッサに関し、特に低消費電力化を可能
にするプロセッサに関する。
【０００２】
【従来の技術】近年、携帯用情報機器が普及するにつ
れ、プロセッサの低消費電力化が重要になってきてい
る。
れ、プロセッサの低消費電力化が重要になってきてい
る。
【０００３】図３は、従来のプロセッサの構成を示すブ
ロック図である。
ロック図である。
【０００４】このプロセッサは、データパス１００と命
令バス２００とパイプライン制御手段３００とからな
り、５ステージにパイプライン化されている。データパ
ス１００は、５ステージにパイプライン化するためのデ
ータパイプラインステージレジスタ１２０，１３０，１
４０，１５０を備え、命令バス２００もそれに合わせ
て、命令パイプラインステージレジスタ２２０，２３
０，２４０，２５０とプログラムカウンタ（ＰＣ）２１
０を備えている。
令バス２００とパイプライン制御手段３００とからな
り、５ステージにパイプライン化されている。データパ
ス１００は、５ステージにパイプライン化するためのデ
ータパイプラインステージレジスタ１２０，１３０，１
４０，１５０を備え、命令バス２００もそれに合わせ
て、命令パイプラインステージレジスタ２２０，２３
０，２４０，２５０とプログラムカウンタ（ＰＣ）２１
０を備えている。
【０００５】パイプライン制御手段３００は、Ｆ，Ｄ，
Ｅ，Ｍ，Ｗの各ステージのステージストール手段３１
０，３２０，３３０，３４０，３５０を備えている。こ
れらの各ステージストール手段３１０〜３５０は、ハザ
ード条件に従ってパイプラインの当該ステージをストー
ルさせる機能を有する。
Ｅ，Ｍ，Ｗの各ステージのステージストール手段３１
０，３２０，３３０，３４０，３５０を備えている。こ
れらの各ステージストール手段３１０〜３５０は、ハザ
ード条件に従ってパイプラインの当該ステージをストー
ルさせる機能を有する。
【０００６】通常、ＬＳＩの消費電力Ｐは、 Ｐ＝ａ＊Ｃ＊Ｖ＊Ｖ＊ｎ＊ｆ＋Ｐｓ と表すことができる。ここで、ａは稼働率、ＣはＬＳＩ
の容量、Ｖは電源電圧、ｎは素子数、ｆは動作周波数、
Ｐｓは待機時の消費電力である。
の容量、Ｖは電源電圧、ｎは素子数、ｆは動作周波数、
Ｐｓは待機時の消費電力である。
【０００７】この中でａの稼働率に注目することにす
る。プロセッサアーキテクチャのレベルにおいて稼働率
を下げる従来の試みとしては、通常の動作をするモード
の他にシステム内で使用する必要のないときにプロセッ
サの稼働を止める動作モードなどを設けて、クロックの
供給を止める方法などがある。
る。プロセッサアーキテクチャのレベルにおいて稼働率
を下げる従来の試みとしては、通常の動作をするモード
の他にシステム内で使用する必要のないときにプロセッ
サの稼働を止める動作モードなどを設けて、クロックの
供給を止める方法などがある。
【０００８】一方、通常の動作をするモードにおいて消
費電力を抑える手法として、従来では、稼働率を下げる
のではなく、全体の動作周波数を変える方法を採ること
が一般的であった。この動作周波数の変更については、
実装上、２〜３程度の周波数を用意し、動作モードに応
じて動作周波数を切り替える形で行われるのが通例であ
る。
費電力を抑える手法として、従来では、稼働率を下げる
のではなく、全体の動作周波数を変える方法を採ること
が一般的であった。この動作周波数の変更については、
実装上、２〜３程度の周波数を用意し、動作モードに応
じて動作周波数を切り替える形で行われるのが通例であ
る。
【０００９】
【発明が解決しようとする課題】しかしながら、通常の
動作をするモードにおいて消費電力を抑える手法とし
て、動作モードに応じて動作周波数を切り替える方法を
採った場合は、動作周波数の調整度合が粗くなるので、
必要以上に実行速度を落さねばならなくなる可能性が大
きい。
動作をするモードにおいて消費電力を抑える手法とし
て、動作モードに応じて動作周波数を切り替える方法を
採った場合は、動作周波数の調整度合が粗くなるので、
必要以上に実行速度を落さねばならなくなる可能性が大
きい。
【００１０】日増しに低くなる消費電力低下に対する要
求仕様や要求される消費電力値を、プロセッサが通常動
作しているシステムの電力マネージメントの状態に応じ
て動的に変化させる必要がある場合などを考慮し、プロ
セッサの実行速度を必要以上に落さない形で、きめ細か
に消費電力を調整する手段が必要であるが、従来では、
システムで実行中のアプリケーションの内容に応じて稼
働率を変更できる手段がないため、求められる低消費電
力化を達成することができない。
求仕様や要求される消費電力値を、プロセッサが通常動
作しているシステムの電力マネージメントの状態に応じ
て動的に変化させる必要がある場合などを考慮し、プロ
セッサの実行速度を必要以上に落さない形で、きめ細か
に消費電力を調整する手段が必要であるが、従来では、
システムで実行中のアプリケーションの内容に応じて稼
働率を変更できる手段がないため、求められる低消費電
力化を達成することができない。
【００１１】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、プロセッサの
実行速度を必要以上に落さない形で、きめ細かに消費電
力を調整して低消費電力化を可能にするプロセッサを提
供することである。
するためになされたもので、その目的は、プロセッサの
実行速度を必要以上に落さない形で、きめ細かに消費電
力を調整して低消費電力化を可能にするプロセッサを提
供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明の特徴は、所定の単位周期に基づいてＮ
（正の整数）ステージにパイプライン化された命令バス
と、前記命令バスに対応してＮステージにパイプライン
化されたデータパスと、ハザード条件に従ってパイプラ
インのＫ（＝１〜Ｎ）ステージ目をストールさせるＫス
テージストール手段を有し該Ｋステージストール手段の
動作によってパイプラインを制御するパイプライン制御
手段とを備えたプロセッサにおいて、次の単位周期で、
Ｋ＋１ステージ以降で実行される命令によって活性化さ
れる資源モジュールが消費する電力の総和が電力消費可
能値を越えている場合に、その状態を検出し前記ハザー
ド条件として前記Ｋステージストール手段に通知するＫ
ステージ消費電力ハザード検出手段を前記パイプライン
制御手段に設けたことにある。
に、第１の発明の特徴は、所定の単位周期に基づいてＮ
（正の整数）ステージにパイプライン化された命令バス
と、前記命令バスに対応してＮステージにパイプライン
化されたデータパスと、ハザード条件に従ってパイプラ
インのＫ（＝１〜Ｎ）ステージ目をストールさせるＫス
テージストール手段を有し該Ｋステージストール手段の
動作によってパイプラインを制御するパイプライン制御
手段とを備えたプロセッサにおいて、次の単位周期で、
Ｋ＋１ステージ以降で実行される命令によって活性化さ
れる資源モジュールが消費する電力の総和が電力消費可
能値を越えている場合に、その状態を検出し前記ハザー
ド条件として前記Ｋステージストール手段に通知するＫ
ステージ消費電力ハザード検出手段を前記パイプライン
制御手段に設けたことにある。
【００１３】この第１の発明によれば、Ｋ（＝１〜Ｎ）
ステージ目のパイプラインストール要因となるハザード
条件として、次の単位周期での、Ｎステージ目からＫ＋
１ステージ目までの消費電力の総和が要求仕様値である
電力消費可能値を越えた状態も含める。すなわち、プロ
セッサ実行における時間の単位周期ごとに必要とされて
いる資源モジュールの消費電力を評価し、実行速度を調
整することが可能になるため、電力消費可能値の範囲で
パイプラインが順に進むことになり、必要以上に速度を
落すことなく、要求仕様を満たす低消費電力化を達成す
ることができる。
ステージ目のパイプラインストール要因となるハザード
条件として、次の単位周期での、Ｎステージ目からＫ＋
１ステージ目までの消費電力の総和が要求仕様値である
電力消費可能値を越えた状態も含める。すなわち、プロ
セッサ実行における時間の単位周期ごとに必要とされて
いる資源モジュールの消費電力を評価し、実行速度を調
整することが可能になるため、電力消費可能値の範囲で
パイプラインが順に進むことになり、必要以上に速度を
落すことなく、要求仕様を満たす低消費電力化を達成す
ることができる。
【００１４】第２の発明では、上記第１の発明におい
て、前記電力消費可能値は、装置の仕様として予め定め
られた値としたことにある。
て、前記電力消費可能値は、装置の仕様として予め定め
られた値としたことにある。
【００１５】この第２の発明によれば、電力消費可能値
を設定する必要がないので、構成が簡素化される。
を設定する必要がないので、構成が簡素化される。
【００１６】第３の発明では、上記第１の発明におい
て、前記電力消費可能値は、プログラムを実行する際に
設定可能にしたことにある。
て、前記電力消費可能値は、プログラムを実行する際に
設定可能にしたことにある。
【００１７】この第３の発明によれば、実行するプログ
ラムの内容に応じて電力消費可能値を設定することがで
きるようになる。
ラムの内容に応じて電力消費可能値を設定することがで
きるようになる。
【００１８】第４の発明では、上記第１乃至第３発明に
おいて、前記Ｋステージ消費電力ハザード検出手段は、
前記データパスに属する各資源モジュールの消費電力値
と、各命令の各パイプラインステージにおける使用モジ
ュールに関する情報とに基づいて、パイプラインの当該
Ｋステージ目のハザード条件を検出する構成にしたこと
にある。
おいて、前記Ｋステージ消費電力ハザード検出手段は、
前記データパスに属する各資源モジュールの消費電力値
と、各命令の各パイプラインステージにおける使用モジ
ュールに関する情報とに基づいて、パイプラインの当該
Ｋステージ目のハザード条件を検出する構成にしたこと
にある。
【００１９】この第４発明によれば、Ｋステージ目のハ
ザード条件が正確に検出される。
ザード条件が正確に検出される。
【００２０】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明の実施形態に係るプ
ロセッサの構成を示すブロック図である。
基づいて説明する。図１は、本発明の実施形態に係るプ
ロセッサの構成を示すブロック図である。
【００２１】このプロセッサは、従来の同一構成のデー
タパス１０及び命令バス２０と、本発明の特徴を成すパ
イプライン制御手段３０とから構成され、５ステージに
パイプライン化されている。データパス１０は、従来と
同様に、５ステージにパイプライン化するためのデータ
パイプラインステージレジスタ１２，１３，１４，１５
を備え、命令バス２０もそれに合わせて、命令パイプラ
インステージレジスタ２２，２３，２４，２５とプログ
ラムカウンタ（ＰＣ）２１を備えている。
タパス１０及び命令バス２０と、本発明の特徴を成すパ
イプライン制御手段３０とから構成され、５ステージに
パイプライン化されている。データパス１０は、従来と
同様に、５ステージにパイプライン化するためのデータ
パイプラインステージレジスタ１２，１３，１４，１５
を備え、命令バス２０もそれに合わせて、命令パイプラ
インステージレジスタ２２，２３，２４，２５とプログ
ラムカウンタ（ＰＣ）２１を備えている。
【００２２】各命令パイプラインステージレジスタ２２
〜２５は、各々のステージで実行中の命令に対応する制
御情報、及びその制御情報の有効性を示すバリッドビッ
ト（ｖａｌｉｄ ｂｉｔ）を保持している。バリッドビ
ットは制御情報とともに、ステージの進行に沿って、命
令バス２０を流れて行く。各データパイプラインステー
ジレジスタ１２〜１５は、各々対応するステージで実行
中の命令で処理する処理データを保持している。また、
各命令パイプラインステージレジスタ２２〜２５、及び
各データパイプラインレジスタ１２〜１５は、ラッチイ
ネーブル信号入力を有し、当該信号がネゲートされてい
るときは、単位周期が更新し時間が進んでも、ネゲート
される前の情報を保持し続ける。
〜２５は、各々のステージで実行中の命令に対応する制
御情報、及びその制御情報の有効性を示すバリッドビッ
ト（ｖａｌｉｄ ｂｉｔ）を保持している。バリッドビ
ットは制御情報とともに、ステージの進行に沿って、命
令バス２０を流れて行く。各データパイプラインステー
ジレジスタ１２〜１５は、各々対応するステージで実行
中の命令で処理する処理データを保持している。また、
各命令パイプラインステージレジスタ２２〜２５、及び
各データパイプラインレジスタ１２〜１５は、ラッチイ
ネーブル信号入力を有し、当該信号がネゲートされてい
るときは、単位周期が更新し時間が進んでも、ネゲート
される前の情報を保持し続ける。
【００２３】さらに、データパス１０は、プログラムカ
ウンタ２１の値をインクリメントするインクリメンタ１
１、汎用ワーキングレジスタや一時レジスタなどから構
成されるレジスタファイル１２ａ、即値拡張器１２ｂ、
分岐アダー１２ｃ、ＡＬＵ１３ａ、シフタ１３ｂ、オペ
ランドアダー１３ｃ、及びデータキャッシュ１４ａ等を
備えている。命令バス２０では、命令キャッシュ２６、
及びデコーダ２７を備えている。
ウンタ２１の値をインクリメントするインクリメンタ１
１、汎用ワーキングレジスタや一時レジスタなどから構
成されるレジスタファイル１２ａ、即値拡張器１２ｂ、
分岐アダー１２ｃ、ＡＬＵ１３ａ、シフタ１３ｂ、オペ
ランドアダー１３ｃ、及びデータキャッシュ１４ａ等を
備えている。命令バス２０では、命令キャッシュ２６、
及びデコーダ２７を備えている。
【００２４】以下、プログラムカウンタ２１と命令パイ
プラインステージレジスタ２２の間のステージをＦステ
ージと呼び、同様に命令パイプラインステージレジスタ
２２と２３の間のステージをＤステージ、命令パイプラ
インステージレジスタ２３と２４の間のステージをＥス
テージ、命令パイプラインステージレジスタ２４と２５
の間のステージをＭステージ、命令パイプラインステー
ジレジスタ２５以降のステージをＷステージと呼ぶ。ま
た、それに合わせて、命令パイプラインステージレジス
タ２２〜２５をそれぞれ命令Ｄレジスタ２２、命令Ｅレ
ジスタ２３、命令Ｍレジスタ２４、命令Ｗレジスタ２５
と呼び、対応するデータパイプラインステージレジスタ
１２〜１５をそれぞれデータＤレジスタ１２、データＥ
レジスタ１３、データＭレジスタ１４、データＷレジス
タ１５と呼ぶ。
プラインステージレジスタ２２の間のステージをＦステ
ージと呼び、同様に命令パイプラインステージレジスタ
２２と２３の間のステージをＤステージ、命令パイプラ
インステージレジスタ２３と２４の間のステージをＥス
テージ、命令パイプラインステージレジスタ２４と２５
の間のステージをＭステージ、命令パイプラインステー
ジレジスタ２５以降のステージをＷステージと呼ぶ。ま
た、それに合わせて、命令パイプラインステージレジス
タ２２〜２５をそれぞれ命令Ｄレジスタ２２、命令Ｅレ
ジスタ２３、命令Ｍレジスタ２４、命令Ｗレジスタ２５
と呼び、対応するデータパイプラインステージレジスタ
１２〜１５をそれぞれデータＤレジスタ１２、データＥ
レジスタ１３、データＭレジスタ１４、データＷレジス
タ１５と呼ぶ。
【００２５】ここで、Ｆステージで活性化され得る資源
としては、命令キャッシュ２６があり、Ｄステージで活
性化され得る資源としては、デコーダ２７、レジスタフ
ァイル１２ａからの読み出し、即値拡張器１２ｂ、及び
分岐Ａｄｄｅｔ１２ｃがある。さらに、Ｅステージで活
性化され得る資源としては、ＡＬＵ１３ａ、シフタ１３
ｂ、及びオペランドアダー１３ｃがあり、Ｍステージで
活性化され得る資源としては、データキャシュ１４ａが
ある。そして、Ｗステージで活性化され得る資源として
は、レジスタファイル１２ａへの書き込みがある。
としては、命令キャッシュ２６があり、Ｄステージで活
性化され得る資源としては、デコーダ２７、レジスタフ
ァイル１２ａからの読み出し、即値拡張器１２ｂ、及び
分岐Ａｄｄｅｔ１２ｃがある。さらに、Ｅステージで活
性化され得る資源としては、ＡＬＵ１３ａ、シフタ１３
ｂ、及びオペランドアダー１３ｃがあり、Ｍステージで
活性化され得る資源としては、データキャシュ１４ａが
ある。そして、Ｗステージで活性化され得る資源として
は、レジスタファイル１２ａへの書き込みがある。
【００２６】パイプライン制御手段３０は、Ｆ，Ｄ，
Ｅ，Ｍ，Ｗの各ステージのステージストール手段３１，
３２，３３，３４，３５と、各ステージストール手段３
１〜３５に対応したＦ，Ｄ，Ｅ，Ｍ，Ｗステージ消費電
力ハザード検出手段３１Ａ，３２Ａ，３３Ａ，３４Ａ，
３５Ａとを備えている。
Ｅ，Ｍ，Ｗの各ステージのステージストール手段３１，
３２，３３，３４，３５と、各ステージストール手段３
１〜３５に対応したＦ，Ｄ，Ｅ，Ｍ，Ｗステージ消費電
力ハザード検出手段３１Ａ，３２Ａ，３３Ａ，３４Ａ，
３５Ａとを備えている。
【００２７】ここで、ステージ消費電力ハザード検出手
段３１Ａ〜３５Ａは、次の単位周期の当該ステージ以降
の消費電力が電力消費可能値以下であるかどうかを判定
し、電力消費可能値を越えている場合には、その状態を
検出しハザード条件として各ステージストール手段３１
〜３５にそれぞれ通知する機能を有している。そして、
各ステージストール手段３１〜３５は、当該ステージの
ハザード条件に従ってパイプラインの当該ステージをス
トールさせる機能を有する。
段３１Ａ〜３５Ａは、次の単位周期の当該ステージ以降
の消費電力が電力消費可能値以下であるかどうかを判定
し、電力消費可能値を越えている場合には、その状態を
検出しハザード条件として各ステージストール手段３１
〜３５にそれぞれ通知する機能を有している。そして、
各ステージストール手段３１〜３５は、当該ステージの
ハザード条件に従ってパイプラインの当該ステージをス
トールさせる機能を有する。
【００２８】なお、各ステージストール手段３１〜３５
は、勿論、プロセッサ仕様が定めるストールすべき他の
ハザード検出手段からも信号を受けているので、それら
により各ステージがストールする場合もあるが、ここで
は、注目している消費電力に関するハザードとそれによ
るストールの実施形態について明確にするため、他のの
ハザードが発生しない場合について記述する。
は、勿論、プロセッサ仕様が定めるストールすべき他の
ハザード検出手段からも信号を受けているので、それら
により各ステージがストールする場合もあるが、ここで
は、注目している消費電力に関するハザードとそれによ
るストールの実施形態について明確にするため、他のの
ハザードが発生しない場合について記述する。
【００２９】次に、本実施形態の動作について説明す
る。但し、パイプライン型プロセッサの基本的な動作に
ついては、従来通りであるので割愛する。
る。但し、パイプライン型プロセッサの基本的な動作に
ついては、従来通りであるので割愛する。
【００３０】各Ｆ，Ｄ，Ｅ，Ｍ，Ｗのステージのステー
ジ消費電力ハザード検出手段３１Ａ〜３５Ａが、次の単
位周期で、次のステージ以降で実行される命令によって
活性化される資源が消費する電力消費量が電力消費可能
値を越えているのを検出すると、対応するステージスト
ロール手段３１〜３５は、その当該ステージをストール
する。
ジ消費電力ハザード検出手段３１Ａ〜３５Ａが、次の単
位周期で、次のステージ以降で実行される命令によって
活性化される資源が消費する電力消費量が電力消費可能
値を越えているのを検出すると、対応するステージスト
ロール手段３１〜３５は、その当該ステージをストール
する。
【００３１】例えば、Ｅステージ消費電力ハザード検出
手段３３Ａは、現在Ｅステージで実行中で次の単位周期
でＭステージで実行される命令、例えばデータキャシュ
１４ａにデータをストアする命令も、その単位周期でＷ
ステージで実行される命令、例えば加算結果をレジスタ
ファイル１２ａに書き込む命令も、どちらも有効な場合
に、Ｍステージで活性化する資源であるデータキャッシ
ュ１４ａが消費する電力とＷステージで活性化する資源
であるレジスタファイル１２ａへの書き込みが消費する
電力の和が電力消費可能値を越えているとき、Ｅステー
ジをストールべしという情報をＥステージストール手段
３３へ送る。
手段３３Ａは、現在Ｅステージで実行中で次の単位周期
でＭステージで実行される命令、例えばデータキャシュ
１４ａにデータをストアする命令も、その単位周期でＷ
ステージで実行される命令、例えば加算結果をレジスタ
ファイル１２ａに書き込む命令も、どちらも有効な場合
に、Ｍステージで活性化する資源であるデータキャッシ
ュ１４ａが消費する電力とＷステージで活性化する資源
であるレジスタファイル１２ａへの書き込みが消費する
電力の和が電力消費可能値を越えているとき、Ｅステー
ジをストールべしという情報をＥステージストール手段
３３へ送る。
【００３２】Ｅステージストール手段３３は、これを受
けてデータＥレジスタ１３、命令Ｅレジスタ２３、デー
タＭレジスタ１４、及びバリッドビット以外の命令Ｍレ
ジスタ２４のラッチイネーブル信号をネゲートするとと
もに、命令Ｍレジスタ２４のバリッドビットをネゲート
する。
けてデータＥレジスタ１３、命令Ｅレジスタ２３、デー
タＭレジスタ１４、及びバリッドビット以外の命令Ｍレ
ジスタ２４のラッチイネーブル信号をネゲートするとと
もに、命令Ｍレジスタ２４のバリッドビットをネゲート
する。
【００３３】Ｅステージがストールすれば、プロセッサ
の通常の制御通り、ＤステージもＦステージもストール
する。結果として、次の単位周期では、Ｍステージは、
有効でない命令が命令バス２０とデータパス１０を占有
するが、当該データパスを占有している信号値は、前単
位周期と同じ信号値であるため、半導体素子の充放電が
起こらず、電力は消費しない。
の通常の制御通り、ＤステージもＦステージもストール
する。結果として、次の単位周期では、Ｍステージは、
有効でない命令が命令バス２０とデータパス１０を占有
するが、当該データパスを占有している信号値は、前単
位周期と同じ信号値であるため、半導体素子の充放電が
起こらず、電力は消費しない。
【００３４】Ｆステージ、Ｄステージも同様の状態にあ
るため、消費電力が電力消費可能値以下である状態を満
たすことになる。
るため、消費電力が電力消費可能値以下である状態を満
たすことになる。
【００３５】同様に、上記の場合で、ＭステージとＷス
テージで消費する電力の和が、電力消費可能値を下回っ
ている場合において、次の単位周期でＥステージに実行
する命令が、その消費電力値を更に加えても電力消費可
能値を越えないシフタ１３ｂを活性化する命令だったと
きには、Ｄステージはストールしない。しかし、その消
費電力値を更に加えると電力消費可能値を越えてしまう
ＡＬＵ１３ａを活性化する命令だった場合には、Ｄステ
ージをストールさせることができる。
テージで消費する電力の和が、電力消費可能値を下回っ
ている場合において、次の単位周期でＥステージに実行
する命令が、その消費電力値を更に加えても電力消費可
能値を越えないシフタ１３ｂを活性化する命令だったと
きには、Ｄステージはストールしない。しかし、その消
費電力値を更に加えると電力消費可能値を越えてしまう
ＡＬＵ１３ａを活性化する命令だった場合には、Ｄステ
ージをストールさせることができる。
【００３６】図２（ａ），（ｂ），（ｃ）は、各ステー
ジ消費電力ハザード検出手段３１Ａ〜３５Ａの構成例を
示す模式図であり、例えばＥステージ消費電力ハザード
検出手段３３Ａを例にとって示したものである。
ジ消費電力ハザード検出手段３１Ａ〜３５Ａの構成例を
示す模式図であり、例えばＥステージ消費電力ハザード
検出手段３３Ａを例にとって示したものである。
【００３７】図２（ａ）に示す第１の構成では、次の単
位周期でＭステージで実行する命令を命令Ｅレジスタ２
３から参照し、その命令で活性化される資源の消費電力
をテーブル３３Ａ−１から引く。この値を次の単位周期
で、Ｍステージ以降全てのステージで消費される電力と
加算器３３Ａ−２で加算する。加算器３３Ａ−２の結果
は、電力消費可能値３３Ａ−３と比較器３３Ａ−４で比
較され、その結果を、Ｅステージストール手段３３へ渡
す。但し、本Ｅステージの場合はＭステージ以降のステ
ージがＷステージのみであるため、加算器３３Ａ−２は
２入力になっているが、Ｄステージ消費電力ハザード検
出手段３２Ａでは、加算器３３Ａ−２に対応する加算器
は３入力加算器となる。
位周期でＭステージで実行する命令を命令Ｅレジスタ２
３から参照し、その命令で活性化される資源の消費電力
をテーブル３３Ａ−１から引く。この値を次の単位周期
で、Ｍステージ以降全てのステージで消費される電力と
加算器３３Ａ−２で加算する。加算器３３Ａ−２の結果
は、電力消費可能値３３Ａ−３と比較器３３Ａ−４で比
較され、その結果を、Ｅステージストール手段３３へ渡
す。但し、本Ｅステージの場合はＭステージ以降のステ
ージがＷステージのみであるため、加算器３３Ａ−２は
２入力になっているが、Ｄステージ消費電力ハザード検
出手段３２Ａでは、加算器３３Ａ−２に対応する加算器
は３入力加算器となる。
【００３８】ハザードを検出するための遅延を軽減する
には、できるだけ早く全てのステージの演算器へ必要な
データを届けることが肝要である。本構成では、そのた
めに、元のデータをそのまま各ステージに届けることが
できる（加算器のキャリールックアヘッド機構と同
様）。
には、できるだけ早く全てのステージの演算器へ必要な
データを届けることが肝要である。本構成では、そのた
めに、元のデータをそのまま各ステージに届けることが
できる（加算器のキャリールックアヘッド機構と同
様）。
【００３９】図２（ｂ）に示す第２の構成において、上
記第１の構成と異なるのは、各ステージのステージ消費
電力ハザード検出手段３１Ａ〜３５Ａで求められた消費
電力の総和を、１つ前のステージ消費電力ハザード検出
手段に渡すことである。結果として、加算器３３Ａ−２
はどのステージでも常に２入力加算器になる。
記第１の構成と異なるのは、各ステージのステージ消費
電力ハザード検出手段３１Ａ〜３５Ａで求められた消費
電力の総和を、１つ前のステージ消費電力ハザード検出
手段に渡すことである。結果として、加算器３３Ａ−２
はどのステージでも常に２入力加算器になる。
【００４０】本構成によれば、ハザードを検出するため
の遅延の許容量に余裕がある場合に全てのステージの加
算器を２入力にすることにより、ハザード検出手段付加
に要する面積を小さく抑えることが可能になる。また、
全てのステージを同じ形で設計することができるため、
設計の容易性や、テスタビリティが向上する。
の遅延の許容量に余裕がある場合に全てのステージの加
算器を２入力にすることにより、ハザード検出手段付加
に要する面積を小さく抑えることが可能になる。また、
全てのステージを同じ形で設計することができるため、
設計の容易性や、テスタビリティが向上する。
【００４１】図２（ｃ）に示す第３の構成では、次の単
位周期でＭステージ及びＷステージで実行する命令の組
合わせから、Ｅステージをストールさせるかどうかの信
号を、テーブル３３Ａ−５で直接生成し、Ｅステージス
トール手段３３へ渡す。
位周期でＭステージ及びＷステージで実行する命令の組
合わせから、Ｅステージをストールさせるかどうかの信
号を、テーブル３３Ａ−５で直接生成し、Ｅステージス
トール手段３３へ渡す。
【００４２】対象としている元のプロセッサの機能や使
用し得る資源の量により、上記第１または第２の構成の
ように加算器を併用した方が速度や面積等で優位になる
場合と、本構成のように全てをテーブル参照で実装した
方が優位になる場合とがある。
用し得る資源の量により、上記第１または第２の構成の
ように加算器を併用した方が速度や面積等で優位になる
場合と、本構成のように全てをテーブル参照で実装した
方が優位になる場合とがある。
【００４３】上記の如く、本実施形態では、各ステージ
のステージ消費電力ハザード検出手段３１Ａ〜３５Ａ
が、次の単位周期で、次のステージ以降で実行される命
令によって活性化される資源の電力消費量が電力消費可
能値を越えているのを検出したとき、対応するステージ
ストロール手段３１〜３５によって、その当該ステージ
をストールするようにしたので、電力消費可能値の範囲
でパイプラインが順に進むことになり、必要以上に速度
を落すことなく、要求仕様を満たす低消費電力化を達成
することができる。
のステージ消費電力ハザード検出手段３１Ａ〜３５Ａ
が、次の単位周期で、次のステージ以降で実行される命
令によって活性化される資源の電力消費量が電力消費可
能値を越えているのを検出したとき、対応するステージ
ストロール手段３１〜３５によって、その当該ステージ
をストールするようにしたので、電力消費可能値の範囲
でパイプラインが順に進むことになり、必要以上に速度
を落すことなく、要求仕様を満たす低消費電力化を達成
することができる。
【００４４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、プロセッサ実行における時間の単位周期ごとに、
必要とされている資源モジュールの消費電力を評価し、
実行速度を調整することができる。すなわち、システム
で実行中のアプリケーションの内容に応じて稼働率を変
更することができ、要求仕様を越える消費電力を必要と
しない範囲で最大のパイプライン速度で動作させること
が可能となる。
れば、プロセッサ実行における時間の単位周期ごとに、
必要とされている資源モジュールの消費電力を評価し、
実行速度を調整することができる。すなわち、システム
で実行中のアプリケーションの内容に応じて稼働率を変
更することができ、要求仕様を越える消費電力を必要と
しない範囲で最大のパイプライン速度で動作させること
が可能となる。
【図１】本発明の実施形態に係るプロセッサの構成を示
すブロック図である。
すブロック図である。
【図２】各ステージ消費電力ハザード検出手段の構成例
を示す模式図である。
を示す模式図である。
【図３】従来のプロセッサの構成を示すブロック図であ
る。
る。
１０ データパス １２ データＤレジスタ １３ データＥレジスタ １４ データＭレジスタ １５ データＷレジスタ ２０ 命令バス ２１ プログラムカウンタ（ＰＣ） ２２ 命令Ｄレジスタ ２３ 命令Ｅレジスタ ２４ 命令Ｍレジスタ ２５ 命令Ｗレジスタ ３０ パイプライン制御手段 ３１ Ｆステージストール手段 ３２ Ｄステージストール手段 ３３ Ｅステージストール手段 ３４ Ｍステージストール手段 ３５ Ｗステージストール手段 ３１Ａ Ｆステージ消費電力ハザード検出手段 ３２Ａ Ｄステージ消費電力ハザード検出手段 ３３Ａ Ｅステージ消費電力ハザード検出手段 ３４Ａ Ｍステージ消費電力ハザード検出手段 ３５Ａ Ｗステージ消費電力ハザード検出手段
Claims (2)
- 【請求項１】 所定の単位周期に基づいてＮ（正の整
数）ステージにパイプライン化された命令バスと、前記
命令バスに対応してＮステージにパイプライン化された
データパスと、ハザード条件に従ってパイプラインのＫ
（＝１〜Ｎ）ステージ目をストールさせるＫステージス
トール手段を有し該Ｋステージストール手段の動作によ
ってパイプラインを制御するパイプライン制御手段とを
備えたプロセッサにおいて、 次の単位周期で、Ｋ＋１ステージ以降で実行される命令
によって活性化される資源モジュールが消費する電力の
総和が電力消費可能値を越えている場合に、その状態を
検出し前記ハザード条件として前記Ｋステージストール
手段に通知するＫステージ消費電力ハザード検出手段を
前記パイプライン制御手段に設けたことを特徴としたプ
ロセッサ。 - 【請求項２】 前記Ｋステージ消費電力ハザード検出手
段は、前記データパスに属する各資源モジュールの消費
電力値と、各命令の各パイプラインステージにおける使
用モジュールに関する情報とに基づいて、パイプライン
の当該Ｋステージ目のハザード条件を検出する構成にし
たことを特徴とする請求項１記載のプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9317295A JPH11149373A (ja) | 1997-11-18 | 1997-11-18 | プロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9317295A JPH11149373A (ja) | 1997-11-18 | 1997-11-18 | プロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11149373A true JPH11149373A (ja) | 1999-06-02 |
Family
ID=18086642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9317295A Pending JPH11149373A (ja) | 1997-11-18 | 1997-11-18 | プロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11149373A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7028165B2 (en) | 2000-12-06 | 2006-04-11 | Intel Corporation | Processor stalling |
| US7558972B2 (en) | 2005-01-25 | 2009-07-07 | Panasonic Corporation | Data processing apparatus |
| JP2016027701A (ja) * | 2014-07-04 | 2016-02-18 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
-
1997
- 1997-11-18 JP JP9317295A patent/JPH11149373A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7028165B2 (en) | 2000-12-06 | 2006-04-11 | Intel Corporation | Processor stalling |
| US7558972B2 (en) | 2005-01-25 | 2009-07-07 | Panasonic Corporation | Data processing apparatus |
| JP2016027701A (ja) * | 2014-07-04 | 2016-02-18 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8051315B2 (en) | Power throttling apparatus | |
| US6543002B1 (en) | Recovery from hang condition in a microprocessor | |
| US5996083A (en) | Microprocessor having software controllable power consumption | |
| US5500943A (en) | Data processor with rename buffer and FIFO buffer for in-order instruction completion | |
| US10423216B2 (en) | Asymmetric multi-core processor with native switching mechanism | |
| US8145887B2 (en) | Enhanced load lookahead prefetch in single threaded mode for a simultaneous multithreaded microprocessor | |
| US6745336B1 (en) | System and method of operand value based processor optimization by detecting a condition of pre-determined number of bits and selectively disabling pre-determined bit-fields by clock gating | |
| US6728866B1 (en) | Partitioned issue queue and allocation strategy | |
| US6772355B2 (en) | System and method for reducing power consumption in a data processor having a clustered architecture | |
| US8261276B2 (en) | Power-efficient thread priority enablement | |
| US8370671B2 (en) | Saving power by powering down an instruction fetch array based on capacity history of instruction buffer | |
| US20090132796A1 (en) | Polling using reservation mechanism | |
| US5991884A (en) | Method for reducing peak power in dispatching instructions to multiple execution units | |
| JP2004334872A (ja) | ユニット電力調整機構を備えた集積回路装置 | |
| JP2001521215A (ja) | マルチスレッド式プロセッサでスレッド切替えイベントを選択するための方法および装置 | |
| US6704876B1 (en) | Microprocessor speed control mechanism using power dissipation estimation based on the instruction data path | |
| EP0931287B1 (en) | Asynchronous data processing apparatus | |
| US5726921A (en) | Floating point power conservation | |
| KR20080028410A (ko) | 파이프라인 마이크로프로세서에서의 전력 절감을 위한시스템 및 방법 | |
| EP0901063A2 (en) | Power management methods | |
| US20070005676A1 (en) | Simple and amended saturation for pipelined arithmetic processors | |
| JPH11149373A (ja) | プロセッサ | |
| US6851044B1 (en) | System and method for eliminating write backs with buffer for exception processing | |
| CA2317080C (en) | Facilitation of register updates in an out-of-order processor | |
| US20080005545A1 (en) | Dynamically shared high-speed jump target predictor |