JPH11142371A - 電子サンプリング回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 より低コストで且つより低ビット数のアナロ
グ−デジタル変換器を使用して、２つあるいはそれ以上
のアナログ信号の間の差の測定を可能にするサンプリン
グ回路を提供する。 【解決手段】 溶液中に浸された第１の電極に、方形波
電圧の線形ランプを印加する。隣接する電極によって得
られた電流は、サンプリングのために電圧に変換され
る。１対のサンプル・ホールド回路４０，４２は、方形
波パルスのピーク及び隣接する谷でそれぞれサンプリン
グされた信号を記憶し、引き続くアナログ差回路４４
が、２つの信号を減算する。結果として得られた信号
は、低コスト且つ低ビット数のアナログ−デジタル変換
器４６によってデジタルコードに変換され、マイクロプ
ロセッサ４８に記憶される。サンプリングプロセスは、
ランプに沿った連続方形波に対して反復される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログ電子信号
のサンプリング、及びアナログ信号の変化を示す値のデ
ジタル形式での記憶に関する。

【０００２】

【従来の技術】電子信号のサンプリングは、非常に様々
な理由で実行される。一つのアプリケーションは、写真
用溶液（photographic solutions）の中での還元あるい
は酸化化学反応の研究におけるものであって、酸化還元
電位を決定するために行われる。ここで、酸化還元電位
は、溶液中の様々な成分あるいはイオン種（species）
の濃度に比例する。

【０００３】方形波ボルタンメトリー（voltammetry）
を使用する電子サンプリング回路が知られており、その
回路では、電解液に浸された電極によって得られた電流
が、電解液を通る直線掃引として印加された電圧方形波
信号の各パルスの頂部及び底部でサンプリングされる。
電圧方形波は所定の増分によって次第に増加し、電極か
らの連続電流が分析される。添付の図１は、印加された
電圧信号波形を示す。図２は、公知のサンプリング回路
のブロック図を示す。図１及び図２を参照すると、図１
に示される電圧方形波は、図２の３電極配置のポテンシ
オスタットシステム２に印加される。ポテンシオスタッ
ト２は、印加信号が試験セル１０の中の電解液８に浸さ
れた対向（counter）電極に到達する前に、増幅器４を
使用して印加信号を増幅する。液体８の中の電流は、作
用（working）電極１２で集められ、電流−電圧変換器
／増幅器１６の入力端子１４に導かれて、電解液電流の
測定値である出力信号をパス１８に方形波のかたちで与
える。変換器／増幅器１６の端子１４は、仮想接地電位
に維持されている。第３の電極である参照電極２０は、
対向電極６と作用電極１２との間で電解液８に浸されて
おり、増幅器２２を介して、増幅器４の他の入力端子へ
のフィードバックループを形成する。パス１８の測定電
圧信号は、サンプル・ホールド回路２４に送られる。最
初に、図１に示される測定電流の第１の方形波パルスの
ピークであるサンプリング点１で、サンプリングが行わ
れる。この値は、マイクロプロセッサ２８に記憶される
前に、アナログ−デジタル変換器（Ａ／Ｄ）２６によっ
てデジタルコードに変換される。パス１８の上の入力信
号は、その後に、図１に示される測定電流の第１の方形
波パルスの谷であるサンプリング点２でサンプリングさ
れ、変換器２６によってデジタル信号に変換されて、マ
イクロプロセッサ２８に記憶される。これらの値の両方
が記憶されると、マイクロプロセッサ２８の中のソフト
ウェアを使用して減算され、印加方形波電圧に応答して
電解液の中を流れる電流を示す差信号を生成する。この
測定は、その後、ランプ状に変化する方形波の各パルス
に対して、例えば１０００回あるいはそれ以上反復され
る。

【０００４】

【発明が解決しようとする課題】図１及び図２を参照し
て説明したサンプリングシステムのランプ関数状の入力
電流は、典型的には１５ｎＡから２ｍＡの広い範囲にあ
る。しかし、その一方で回路は、各方形波の２つのサン
プリング点において、典型的にはランプ全体の１０００
分の１のオーダである非常に狭い範囲を、非常に高い精
度で分析できる必要がある。これらの要件は、１８ビッ
トあるいはそれ以上のアナログ−デジタル変換器の使用
を必要とするが、それは、それ自身が高価であるだけで
はなく、回路の残り部分に低雑音で高精度の部品を必要
とする。このことは、サンプリングシステムの価格及び
複雑さをさらに増加させる。

【０００５】

【課題を解決するための手段】本発明の目的の一つは、
より低コストで且つより低ビット数のアナログ−デジタ
ル変換器を使用して、２つあるいはそれ以上のアナログ
信号の間の差の測定を可能にするサンプリング回路を提
供することである。

【０００６】本発明のある形態によれば、第１のアナロ
グ入力信号とこれに連続した第２のアナログ入力信号と
を、それぞれ反復的に受け取って記憶するように構成さ
れた第１及び第２の回路手段と、前記第１の信号と前記
連続した第２の信号とのそれぞれをお互いに減算して、
そこから連続した差信号を得るように構成された手段
と、前記アナログ差信号をデジタル信号に変換するよう
に構成された手段と、前記連続したデジタル信号を受け
取って記憶するように構成された電子処理手段と、を備
える、電子サンプリング回路が提供される。

【０００７】前記第１及び第２の回路手段の各々は、サ
ンプル・ホールド回路を備え得る。

【０００８】電子処理手段は、好ましくはマイクロプロ
セッサを備える。

【０００９】アナログ−デジタル変換手段は、８ビット
のアナログ−デジタル変換器を備え得る。

【００１０】本発明のある形態によれば、（ａ）前記信
号を異なる２回のタイミングでサンプリングするステッ
プと、（ｂ）それらの間の値の差を示す信号を得て、ア
ナログ−デジタル変換手段へ送るステップと、（ｃ）ス
テップ（ｂ）で得られた前記デジタル信号を記憶するス
テップと、（ｄ）ステップ（ａ）、（ｂ）、及び（ｃ）
を反復して、前記アナログ信号の値の変化を示す一連の
デジタル信号を記憶するステップと、を包含する、アナ
ログ信号をサンプリングする方法が提供される。

【００１１】本発明に従ったサンプリングにおいて、特
に２つのサンプル・ホールド配置の使用によって必要と
されるのは、単一のパルス（通常は方形波）からの電流
値よりも大きくない入力範囲を有するアナログ−デジタ
ル変換器である。なぜなら、サンプル・ホールド回路が
ランプ状変化の広い範囲を取り除くからである。現時点
で十分であるより小さいアナログ−デジタル変換器の、
より低ビットの、例えば８ビットの範囲で、公知の配置
にて必要とされる１２ビット変換器においてと同じ精度
が生成できる。さらに、より小さい変換器は雑音に対す
る感度がより低いので、回路の複雑さが低減される。

【００１２】低ビット数のアナログ−デジタル変換器
は、いくつかのマイクロプロセッサのファミリーに標準
的に適合するので、コストと部品数とをさらに減少させ
る。

【００１３】信号の処理時間は大きく増加するが、これ
は、信号の減算がソフトウェアではなくハードウェアで
実現されることによる。さらに、ソフトウェアでのより
少ないビット操作が実行されなければならないが、これ
は、より小さいデジタルコードが使用される必要がある
からである。

【００１４】より多機能のサンプリングシステムが実現
されるが、これは、全体の分解能を犠牲にすることなく
回路構成を容易に変更して、より広い入力電圧範囲に渡
る操作を行うことができるためである。

【００１５】

【発明の実施の形態】図２を参照して上記したように、
印加された電圧方形波入力は、３電極配置のポテンシオ
スタット２に与えられて、パス１８にアナログ方形波電
圧出力を生成する。しかし、本発明によれば、図３に示
されるように、サンプリング点１、すなわち、パルスの
ピーク（図１）でのサンプリングによって生じたパス１
８の信号は、第１のサンプル・ホールド回路４０に送ら
れる。サンプリング点２、すなわち、パルスの谷（図
１）でのサンプリングによって生じたパス１８の信号
は、第２のサンプル・ホールド回路４２に送られる。ア
ナログ差回路４４は、サンプル・ホールド回路４０及び
４２からの信号を減算する。結果として得られる信号
は、マイクロプロセッサ４８に記憶のために送られる前
に、低コストの８ビットアナログ−デジタル変換器回路
４６でデジタルコードに変換される。このプロセスが、
ランプ関数状信号に沿った連続方形波に対して反復され
る。サンプル・ホールド回路４０及び４２は、ランプの
広い範囲、典型的には１５ｎＡから２ｍＡを取り除き、
典型的には１５μＡである単一の方形波電流信号（図１
の点１から点２まで）のみが、アナログ−デジタル変換
器４６の入力に印加される。

【００１６】電圧に関して、サンプリングされた信号は
±１５Ｖの大きさのダイナミックレンジを有し得るが、
測定された信号は、わずか約５０μＶ程度しか異なって
いないことがある。本発明は、５０μＶの信号という正
確な分解能を可能にするとともに、±１５Ｖの範囲を取
り扱うことができる。その一方で、高ビット数であるた
めに比較的に高価な従来のアナログ−デジタル変換器
を、必要としない。

【図面の簡単な説明】

【図１】 印加電圧信号の波形を示す図である。

【図２】 公知のサンプリング回路のブロック図を示す
図である。

【図３】 本発明に従ったサンプリング回路及び方法を
例示する図であって、上記の図２の回路の改変であるサ
ンプリング回路のブロック図を示す図である。

【符号の説明】

２ ポテンシオスタット、４ 増幅器、６ 対向電極、
８ 電解液、１０ 試験セル、１２ 作用電極、１４
入力端子、１６ 電流−電圧変換器／増幅器、１８ パ
ス、２０ 参照電極、２２ 増幅器、２４ サンプル・
ホールド回路、２６ アナログ−デジタル変換器（Ａ／
Ｄ）、２８ マイクロプロセッサ、４０、４２ サンプ
ル・ホールド回路、４４ アナログ差回路、４６ アナ
ログ−デジタル変換器回路、４８ マイクロプロセッ
サ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステファン ジョン エドワーズ イギリス ミドルセックス ピナー マー スワース アベニュー 56

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電子サンプリング回路であって、 第１のアナログ入力信号とこれに連続した第２のアナロ
   グ入力信号とを、それぞれ反復的に受け取って記憶する
   ように構成された第１及び第２の回路手段と、 前記第１の信号と前記連続した第２の信号とのそれぞれ
   をお互いに減算して、そこから連続した差信号を得るよ
   うに構成された手段と、 前記アナログ差信号をデジタル信号に変換するように構
   成された手段と、 前記連続したデジタル信号を受け取って記憶するように
   構成された電子処理手段と、を備える、回路。
2. 【請求項２】 アナログ信号をサンプリングする方法で
   あって、 （ａ）前記信号を異なる２回のタイミングでサンプリン
   グするステップと、 （ｂ）それらの間の値の差を示す信号を得て、アナログ
   −デジタル変換手段へ送るステップと、 （ｃ）ステップ（ｂ）で得られた前記デジタル信号を記
   憶するステップと、 （ｄ）ステップ（ａ）、（ｂ）、及び（ｃ）を反復し
   て、前記アナログ信号の値の変化を示す一連のデジタル
   信号を記憶するステップと、を包含する、方法。