JPH11135888A - Semiconductor laser device and manufacture thereof - Google Patents

Semiconductor laser device and manufacture thereof

Info

Publication number
JPH11135888A
JPH11135888A JP29914197A JP29914197A JPH11135888A JP H11135888 A JPH11135888 A JP H11135888A JP 29914197 A JP29914197 A JP 29914197A JP 29914197 A JP29914197 A JP 29914197A JP H11135888 A JPH11135888 A JP H11135888A
Authority
JP
Japan
Prior art keywords
region
layer
mesa stripe
conductivity type
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29914197A
Other languages
Japanese (ja)
Inventor
Tatsuya Takeuchi
辰也 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29914197A priority Critical patent/JPH11135888A/en
Publication of JPH11135888A publication Critical patent/JPH11135888A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To restrain a leakage current of a semiconductor laser device and to improve efficiency thereof by positioning an interface between a high- resistance layer and a current diffusion preventing layer above an optical active layer 32 and below the top surface of a mesa-stripe region on the sidewall surface of the mesa-stripe region. SOLUTION: A current block region 34 includes an InP layer 34A which forms a bottom layer and doped with Fe and having high resistance, a current diffusion preventing layer 34B formed on the layer 34A and comprising InP which is non-doped and hardly diffused of Zn, and a current block layer 34C formed on the layer 34B and comprising n-type InP. The InP layer 34A contains Fe at a concentration of 6.0×10<16> /cm<3> , for example, and has a thickness of 2.8 μm, for example, such that an interface between the layer 34A and the layer 34B is positioned above an optical active layer 32 and below the top surface of a mesa-stripe region on the sidewall surface of the mesa-stripe region. The non-doped layer 34B has a thickness of 0.4 μm, for example.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は一般に光半導体装置
に関し、特に半導体レーザおよびその製造方法に関す
る。コンピュータ等の情報処理装置では、高速での信号
伝送に、動作速度および実装上の観点から、従来の同軸
ケーブルのかわりに光ファイバを使った光並列接続構成
を使用することが研究されている。かかる光並列接続の
実現には、光源として低電力で動作する電気−光変換素
子が必要であり、このため、しきい値の低い、高効率な
半導体レーザが研究されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to an optical semiconductor device, and more particularly to a semiconductor laser and a method of manufacturing the same. 2. Description of the Related Art For information processing devices such as computers, research has been made on using an optical parallel connection configuration using an optical fiber instead of a conventional coaxial cable for high-speed signal transmission from the viewpoints of operation speed and mounting. In order to realize such optical parallel connection, an electro-optical conversion element that operates with low power is required as a light source. For this reason, a semiconductor laser with a low threshold and high efficiency has been studied.

【0002】[0002]

【従来の技術】図11は、低いしきい値で動作する埋め
込み型半導体レーザとして従来より使われている、SI
−PBH(semi-insulating layer planar buried hete
rostructure )構造の半導体レーザ10の構成を示す。
図11を参照するに、半導体レーザ10はn型InP基
板11上に形成され、前記基板11上には、n型InG
aAsP光ガイド層と非ドープInGaAsP活性層と
を含む光活性領域12が形成される。前記光活性領域1
2上にはp型InPよりなるクラッド層13が形成さ
れ、前記光活性領域12およびクラッド層13は、基板
11の一部と共にメサ領域を形成する。また、前記メサ
領域の両側には、Fe等の深い不純物元素でドープされ
た高抵抗InPよりなる埋込み層14が形成される。
2. Description of the Related Art FIG. 11 shows an example of a conventional embedded semiconductor laser operating at a low threshold voltage.
-PBH (semi-insulating layer planar buried hete
1 shows a configuration of a semiconductor laser 10 having a rostructure) structure.
Referring to FIG. 11, a semiconductor laser 10 is formed on an n-type InP substrate 11, and an n-type InG
A photoactive region 12 is formed that includes an aAsP light guide layer and an undoped InGaAsP active layer. The photoactive region 1
A cladding layer 13 made of p-type InP is formed on 2, and the photoactive region 12 and the cladding layer 13 form a mesa region together with a part of the substrate 11. On both sides of the mesa region, buried layers 14 of high-resistance InP doped with a deep impurity element such as Fe are formed.

【0003】前記埋込み層14上には、n型InPより
なる別の埋込み層15が形成され、さらに前記埋込み層
15上には、前記クラッド13を覆うように、p型In
Pよりなる別のクラッド層16が形成され、さらに前記
クラッド層16上には、p型InGaAsPコンタクト
層17を介してp側電極18が形成される。また、前記
基板11の下主面には、n側電極19が形成される。
On the buried layer 14, another buried layer 15 made of n-type InP is formed. On the buried layer 15, a p-type InP is formed so as to cover the clad 13.
Another cladding layer 16 made of P is formed, and a p-side electrode 18 is formed on the cladding layer 16 via a p-type InGaAsP contact layer 17. An n-side electrode 19 is formed on the lower main surface of the substrate 11.

【0004】図11の構造は、例えば前記基板11上に
半導体層12,13をMOVPE法により順次堆積し、
前記メサ形成領域に誘電体マスクをストライプ状に形成
した後エッチングによりメサストライプを形成し、メサ
ストライプの両側を、MOVPE法により、埋込み層1
4および15の選択的埋め込み成長により埋める。前記
埋め込み層14,15の形成の後、MOVPE法により
前記p型InPクラッド層16およびp型InGaAs
Pコンタクト層17を順次形成し、さらに電極18,1
9を蒸着して半導体レーザ10が完成する。
In the structure shown in FIG. 11, for example, semiconductor layers 12 and 13 are sequentially deposited on the substrate 11 by MOVPE,
After forming a dielectric mask in a stripe shape in the mesa formation region, a mesa stripe is formed by etching, and both sides of the mesa stripe are buried in the buried layer 1 by MOVPE.
Fill by selective fill growth of 4 and 15. After the formation of the buried layers 14 and 15, the p-type InP cladding layer 16 and the p-type InGaAs are formed by MOVPE.
A P contact layer 17 is sequentially formed, and the electrodes 18 and 1 are further formed.
9 is deposited to complete the semiconductor laser 10.

【0005】図12は、SI−PBH構造と並んで、低
いしきい値で動作する埋め込み型半導体レーザとして従
来より使われている、SI−BH(semi-insulating la
yerburied heterostructure)構造の半導体レーザ20
の構成を示す。図12を参照するに、半導体レーザ20
はn型InP基板21上に形成され、前記基板21上に
は、n型InGaAsP光ガイド層と非ドープInGa
AsP活性層とを含む光活性領域22が形成される。前
記光活性領域22上にはp型InPよりなるクラッド層
23とp型InGaAsPよりなるコンタクト層24と
が順次形成され、前記光活性領域22,クラッド層23
およびコンタクト層24は、基板21の一部と共にメサ
領域を形成する。また、前記メサ領域の両側には、Fe
ドープされた高抵抗InPよりなる埋込み層25が形成
される。
FIG. 12 shows an SI-BH (semi-insulating lasing) conventionally used as a buried semiconductor laser operating at a low threshold value, in addition to the SI-PBH structure.
Semiconductor laser 20 with yerburied heterostructure) structure
Is shown. Referring to FIG.
Is formed on an n-type InP substrate 21, and an n-type InGaAsP light guide layer and an undoped InGa
A photoactive region 22 including an AsP active layer is formed. A cladding layer 23 made of p-type InP and a contact layer 24 made of p-type InGaAsP are sequentially formed on the photoactive region 22, and the photoactive region 22 and the cladding layer 23 are formed.
The contact layer 24 forms a mesa region with a part of the substrate 21. Further, on both sides of the mesa region, Fe
A buried layer 25 made of doped high-resistance InP is formed.

【0006】前記埋込み層25上には、前記コンタクト
層24を覆うように、p側電極26が、また前記基板2
1の下主面には、n側電極27が形成される。
On the buried layer 25, a p-side electrode 26 is provided so as to cover the contact layer 24.
An n-side electrode 27 is formed on the lower main surface of the first electrode 1.

【0007】[0007]

【発明が解決しようとする課題】図11のSI−PBH
型半導体レーザ10では、p側電極18から注入された
ホールとn側電極19から注入された電子とが活性領域
12に蓄積し、再結合することにより、発光が生じる。
生じた発光は誘導放出により増幅され、注入電流が所定
のしきい値を超えるとレーザ発振が生じる。
The SI-PBH shown in FIG.
In the type semiconductor laser 10, the holes injected from the p-side electrode 18 and the electrons injected from the n-side electrode 19 accumulate in the active region 12 and recombine to emit light.
The emitted light is amplified by stimulated emission, and laser oscillation occurs when the injection current exceeds a predetermined threshold.

【0008】レーザ発振を効率よく発生させるために
は、注入された電子とホールとが活性領域12に蓄積さ
れることが肝要であり、このため、図11の構成の半導
体レーザ10は、電極18と電極19との間で活性領域
12を迂回する電流経路を遮断するために、高抵抗埋め
込み領域14およびn型領域15を形成している。しか
し、図11の構成でも、p型クラッド層13に到達した
ホールが、高抵抗埋め込み層14に拡散し、埋め込み層
14から基板11に逃げる第1のリーク電流パスと、p
型クラッド層16に注入されたホールが、n型埋め込み
層15および高抵抗埋め込み層14を通って基板11に
逃げる第2のリーク電流パスとが考えられ、半導体レー
ザ10の低しきい値動作を実現するには、これらのリー
クパスを流れる電流を最小化する必要がある。
In order to efficiently generate laser oscillation, it is important that the injected electrons and holes are accumulated in the active region 12. Therefore, the semiconductor laser 10 having the structure shown in FIG. A high-resistance buried region 14 and an n-type region 15 are formed in order to cut off a current path bypassing the active region 12 between the electrode and the electrode 19. However, even in the configuration of FIG. 11, the hole that has reached the p-type cladding layer 13 diffuses into the high-resistance buried layer 14 and escapes from the buried layer 14 to the substrate 11 through the first leak current path.
The holes injected into the mold cladding layer 16 may be considered as a second leak current path for escaping to the substrate 11 through the n-type buried layer 15 and the high-resistance buried layer 14, and the low threshold operation of the semiconductor laser 10 may be reduced. To achieve this, it is necessary to minimize the current flowing through these leak paths.

【0009】また、図12のSI−BH構造の半導体レ
ーザ20では、p型InPクラッド層23から高抵抗埋
め込み領域25を通って基板21に流れるリーク電流パ
スが存在する。これらのリーク電流を効率的に遮断する
ためには、Feドープされた高抵抗埋め込み領域14あ
るいは25の電流阻止作用、特にその高抵抗が非常に重
要になるが、図11あるいは図12の従来の構成では、
高抵抗埋め込み領域、例えば図11の埋め込み領域14
がp型のクラッド層13および特にp型クラッド層16
に直接に接する構造になっているため、埋め込み領域1
4の選択成長の後、クラッド層16をMOVPE法によ
り成長させる際に、クラッド層16中のZnドーパント
がFeでドープされた埋め込み領域14中に拡散してし
まい、その結果領域14の一部がメサストライプの側壁
面に沿ってp型に変化してしまう可能性がある。このよ
うなp型領域が埋め込み領域14中に形成されると、形
成されたp型領域に沿って、光活性領域12を迂回した
リーク電流経路が形成されてしまう。
In the semiconductor laser 20 having the SI-BH structure shown in FIG. 12, there is a leakage current path flowing from the p-type InP clad layer 23 to the substrate 21 through the high-resistance buried region 25. In order to effectively block these leak currents, the current blocking action of the high resistance buried region 14 or 25 doped with Fe, particularly its high resistance becomes very important. In the configuration,
High resistance buried region, for example, buried region 14 in FIG.
Is the p-type cladding layer 13 and particularly the p-type cladding layer 16
Buried region 1
After the selective growth of No. 4, when the cladding layer 16 is grown by the MOVPE method, the Zn dopant in the cladding layer 16 diffuses into the buried region 14 doped with Fe. It may change to p-type along the side wall surface of the mesa stripe. When such a p-type region is formed in the buried region 14, a leak current path bypassing the photoactive region 12 is formed along the formed p-type region.

【0010】同様な問題は、図12のSI−BH型半導
体レーザ20においても生じるが、特に図11の半導体
レーザ10では、前記第2のリーク電流パスを遮断する
ためにn型埋め込み層15と光活性領域12の下のn型
メサ領域との距離をできるだけ離間させる必要があり、
このために前記Feドープされた埋め込み領域14とク
ラッド層16とが直接に接してしまい、リーク電流パス
が形成されやすくなっている。
A similar problem also occurs in the SI-BH type semiconductor laser 20 shown in FIG. 12, but in the semiconductor laser 10 shown in FIG. 11, in particular, the n-type buried layer 15 is formed to cut off the second leak current path. It is necessary to make the distance from the n-type mesa region below the photoactive region 12 as large as possible,
For this reason, the Fe-doped buried region 14 and the cladding layer 16 are in direct contact with each other, and a leak current path is easily formed.

【0011】また、従来より、Feドープ埋め込み領域
14中のリーク電流パスを遮断するために、前記埋め込
み領域14を形成する際に、選択成長の初期にZn拡散
が生じにくい非ドープ半導体層を成長させ、その上にF
eドープ高抵抗層を成長させることも提案されている
が、かかる非ドープ半導体層は前記メサストライプの側
壁面に沿って成長する傾向があり、非ドープ半導体層自
体がリーク電流パスになってしまい、問題の解決にはな
らない。
Further, conventionally, in order to cut off a leakage current path in the Fe-doped buried region 14, when forming the buried region 14, an undoped semiconductor layer in which Zn diffusion hardly occurs at the initial stage of selective growth is grown. Let F
Although it has been proposed to grow an e-doped high resistance layer, such an undoped semiconductor layer tends to grow along the side wall surface of the mesa stripe, and the undoped semiconductor layer itself becomes a leak current path. It does not solve the problem.

【0012】そこで、本発明は、上記の課題を解決した
半導体レーザおよびその製造方法を提供することを概括
的課題とする。本発明のより具体的な課題は、特にリー
ク電流を抑制した、効率の高い半導体レーザおよびその
製造方法を提供することにある。
Accordingly, it is a general object of the present invention to provide a semiconductor laser and a method of manufacturing the same that have solved the above-mentioned problems. A more specific object of the present invention is to provide a highly efficient semiconductor laser in which a leakage current is particularly suppressed and a method for manufacturing the same.

【0013】[0013]

【課題を解決するための手段】本発明は、上記の課題
を、請求項1に記載したように、(100)面で画成さ
れ、第1の導電型を有する化合物半導体基板と、前記化
合物半導体基板の一部に形成され、少なくとも(10
0)面で画成された基板表面と、前記基板表面上に形成
された活性層と、前記活性層上に形成された第2の導電
型を有する第1のクラッド層とを含むメサストライプ領
域と、前記メサストライプ領域の両側に形成された一対
の電流ブロック領域と、前記メサストライプ領域上に、
前記一対の電流ブロック領域を覆うように形成された、
第2の導電型を有する第2のクラッド層と、前記第2の
クラッド層上に形成された第1の電極と、前記化合物半
導体基板上に形成された第2の電極とを含む半導体レー
ザにおいて、前記電流ブロック領域の各々は、深い不純
物元素を含む高抵抗領域と、前記高抵抗領域上に形成さ
れ、前記第2のクラッド層中の第2の導電型の不純物元
素の拡散を抑止する拡散抑止領域とを含み、前記高抵抗
領域と前記拡散抑止領域との境界面が、前記メサストラ
イプ領域の側壁面上において、前記活性層よりも上で、
前記メサストライプ領域の上面よりも下側に位置するこ
とを特徴とする半導体レーザにより、または請求項2に
記載したように、(100)面で画成され、第1の導電
型を有する化合物半導体基板と、前記化合物半導体基板
の一部に形成され、少なくとも(100)面で画成され
た基板表面と、前記基板表面上に形成された活性層と、
前記活性層上に形成された第2の導電型を有するクラッ
ド層と、前記クラッド層上に形成されたコンタクト層と
を含むメサストライプ領域と、前記メサストライプ領域
の両側に形成された一対の電流ブロック領域と、前記メ
サストライプ領域上に、前記一対の電流ブロック領域を
覆うように形成された第1の電極と、前記化合物半導体
基板上に形成された第2の電極とを含む半導体レーザに
おいて、前記電流ブロック領域の各々は、深い不純物元
素を含む高抵抗領域と、前記高抵抗領域上に形成され、
前記クラッド層中の第2の導電型の不純物の拡散を抑止
する拡散抑止領域とを含み、前記高抵抗領域と前記拡散
抑止領域との境界面が、前記メサストライプ領域の側壁
面上において、前記活性層よりも上で、前記クラッド層
の下面よりも下側に位置することを特徴とする半導体レ
ーザにより、または請求項3に記載したように、前記電
流ブロック領域はInPよりなり、前記深い不純物元素
はFeよりなることを特徴とする請求項2または3記載
の半導体レーザにより、または請求項4に記載したよう
に、請求項1または請求項2記載の半導体レーザにおい
て、前記拡散抑止領域は非ドープ領域よりなることを特
徴とする半導体レーザにより、または請求項5に記載し
たように、(100)面で画成され、第1の導電型を有
する化合物半導体基板と、前記化合物半導体基板の一部
に形成され、少なくとも(100)面で画成された基板
表面と、前記基板表面上に形成された活性層と、前記活
性層上に形成された第2の導電型を有する第1のクラッ
ド層とを含むメサストライプ領域と、前記メサストライ
プ領域の両側に形成された一対の電流ブロック領域と、
前記メサストライプ領域上に、前記一対の電流ブロック
領域を覆うように形成された、第2の導電型を有する第
2のクラッド層と、前記第2のクラッド層上に形成され
た第1の電極と、前記化合物半導体基板上に形成された
第2の電極とを含み、前記電流ブロック領域の各々は、
深い不純物元素を含む高抵抗領域と、前記高抵抗領域上
に形成され、前記第2のクラッド層中の第2の導電型の
不純物元素の拡散を抑止する拡散抑止領域とを含み、前
記高抵抗領域と前記拡散抑止領域との境界面が、前記メ
サストライプ領域の側壁面上において、前記活性層より
も上で、前記メサストライプ領域の上面よりも下側に位
置する半導体レーザの製造方法において、前記電流ブロ
ック領域を、1分子中にCl原子を1つ持つクロロカー
ボンを成長雰囲気中に添加した有機金属気相成長法を使
った選択成長により形成することを特徴とする半導体レ
ーザの製造方法により、または請求項6に記載したよう
に、(100)面で画成され、第1の導電型を有する化
合物半導体基板と、前記化合物半導体基板の一部に形成
され、少なくとも(100)面で画成された基板表面
と、前記基板表面上に形成された活性層と、前記活性層
上に形成された第2の導電型を有するクラッド層と、前
記クラッド層上に形成されたコンタクト層とを含むメサ
ストライプ領域と、前記メサストライプ領域の両側に形
成された一対の電流ブロック領域と、前記メサストライ
プ領域上に、前記一対の電流ブロック領域を覆うように
形成された第1の電極と、前記化合物半導体基板上に形
成された第2の電極とを含み、前記電流ブロック領域の
各々は、深い不純物元素を含む高抵抗領域と、前記高抵
抗領域上に形成され、前記クラッド層中の第2の導電型
の不純物の拡散を抑止する拡散抑止領域とを含み、前記
高抵抗領域と前記拡散抑止領域との境界面が、前記メサ
ストライプ領域の側壁面上において、前記活性層よりも
上で、前記クラッド層の下面よりも下側に位置する半導
体レーザの製造方法において、前記電流ブロック領域
を、1分子中にCl原子を1つ持つクロロカーボンを成
長雰囲気中に添加した有機金属気相成長法を使った選択
成長により形成することを特徴とする半導体レーザの製
造方法により、または請求項7に記載したように、前記
クロロカーボンとして、モノクロロメタンまたはモノク
ロロエタンを使うことを特徴とする請求項5または6記
載の半導体レーザの製造方法により、または請求項8に
記載したように、(100)面で画成され、第1の導電
型を有する化合物半導体基板と、前記化合物半導体基板
の一部に形成され、少なくとも(100)面で画成され
た基板表面と、前記基板表面上に形成された活性層と、
前記活性層上に形成された第2の導電型を有する第1の
クラッド層とを含むメサストライプ領域と、前記メサス
トライプ領域の両側に形成された一対の電流ブロック領
域と、前記メサストライプ領域上に、前記一対の電流ブ
ロック領域を覆うように形成された、第2の導電型を有
する第2のクラッド層と、前記第2のクラッド層上に形
成された第1の電極と、前記化合物半導体基板上に形成
された第2の電極とを含む半導体レーザにおいて、前記
電流ブロック領域の各々は、前記メサストライプ領域の
上面よりも上方に上面を有し、前記メサストライプの上
面から斜め上方に延在し、前記電流ブロック領域の上面
に連続する斜面で画成され、前記半導体レーザは、前記
メサストライプ領域の上面と前記電流ブロック領域の上
面および前記斜面を覆う半導体層をさらに含み、前記半
導体層は、前記第1の導電型の不純物と前記第2の導電
型の不純物とを同時に含み、前記半導体層は、前記メサ
ストライプ領域の上面と前記電流ブロック領域の上面を
覆う部分では前記第2の導電型を、また前記斜面を覆う
部分では前記第1の導電型を有することを特徴とする半
導体レーザにより、または請求項9に記載したように、
前記電流ブロック領域の各々は、深い不純物元素を含む
高抵抗領域と、前記高抵抗領域上に形成され、前記第2
のクラッド層中の第2の導電型の不純物元素の拡散を抑
止する拡散抑止領域とを含み、前記高抵抗領域と前記拡
散抑止領域との境界面が、前記メサストライプ領域の側
壁面上において、前記活性層よりも上で、前記メサスト
ライプ領域の上面よりも下側に位置することを特徴とす
る請求項8記載の半導体レーザにより、解決する。 [作用]本発明の出願人は、側面がおおよそ(011)
面で画成されたメサストライプの両側に、MOVPE法
により埋め込み層を成長させる実験において、一般には
埋込み層はメサストライプの側壁面に沿って成長すると
ころが、成長雰囲気中にモノクロロメタン(CH3
l)あるいはモノクロロエタン(C2 5 Cl)を添加
すると、前記(011)側壁面上への埋込み層の堆積が
抑止され、埋込み層を、おおよそ(100)面に平行な
成長面を有するように形成することができることを発見
した。図1を参照。
According to the present invention, there is provided a compound semiconductor substrate having a first conductivity type defined by a (100) plane, as defined in claim 1; Formed on a part of the semiconductor substrate, at least (10
A mesa stripe region including a substrate surface defined by a 0) plane, an active layer formed on the substrate surface, and a first cladding layer having a second conductivity type formed on the active layer. And a pair of current block regions formed on both sides of the mesa stripe region, and on the mesa stripe region,
Formed to cover the pair of current block regions,
In a semiconductor laser including a second cladding layer having a second conductivity type, a first electrode formed on the second cladding layer, and a second electrode formed on the compound semiconductor substrate Each of the current blocking regions includes a high-resistance region including a deep impurity element and a diffusion formed on the high-resistance region and configured to suppress diffusion of a second conductivity type impurity element in the second cladding layer. Including a suppression region, a boundary surface between the high resistance region and the diffusion suppression region, on a side wall surface of the mesa stripe region, above the active layer,
3. A compound semiconductor having a first conductivity type defined by a (100) plane by a semiconductor laser, which is located below an upper surface of the mesa stripe region, or as described in claim 2, A substrate, a substrate surface formed on a part of the compound semiconductor substrate and defined by at least a (100) plane, and an active layer formed on the substrate surface;
A mesa stripe region including a cladding layer having a second conductivity type formed on the active layer, a contact layer formed on the cladding layer, and a pair of currents formed on both sides of the mesa stripe region In a semiconductor laser including a block region, a first electrode formed on the mesa stripe region so as to cover the pair of current block regions, and a second electrode formed on the compound semiconductor substrate, Each of the current block regions is formed on a high resistance region including a deep impurity element and the high resistance region,
A diffusion suppressing region for suppressing diffusion of a second conductivity type impurity in the cladding layer, wherein a boundary surface between the high resistance region and the diffusion suppressing region is formed on a side wall surface of the mesa stripe region; 4. The semiconductor device according to claim 3, wherein the current blocking region is made of InP, and the deep impurity is formed by a semiconductor laser located above the active layer and below the lower surface of the cladding layer. The semiconductor laser according to claim 2 or 3, wherein the element is made of Fe. In the semiconductor laser according to claim 1 or 2, the diffusion suppressing region is non-conductive. A compound semiconductor having a first conductivity type defined by a semiconductor laser comprising a doped region, or as defined in claim 5, having a (100) plane. A plate, a substrate surface formed on a part of the compound semiconductor substrate and defined by at least a (100) plane, an active layer formed on the substrate surface, and a second layer formed on the active layer. A mesa stripe region including a first cladding layer having a conductivity type of: and a pair of current block regions formed on both sides of the mesa stripe region;
A second cladding layer having a second conductivity type formed on the mesa stripe region so as to cover the pair of current blocking regions; and a first electrode formed on the second cladding layer. And a second electrode formed on the compound semiconductor substrate, wherein each of the current blocking regions includes:
A high-resistance region including a deep impurity element; and a diffusion suppression region formed on the high-resistance region and configured to suppress diffusion of a second conductivity-type impurity element in the second cladding layer. A method of manufacturing a semiconductor laser in which a boundary surface between a region and the diffusion suppression region is located on a sidewall surface of the mesa stripe region above the active layer and below an upper surface of the mesa stripe region. The method according to claim 1, wherein the current block region is formed by selective growth using metal organic chemical vapor deposition in which chlorocarbon having one Cl atom in one molecule is added to a growth atmosphere. Or a compound semiconductor substrate defined by the (100) plane and having the first conductivity type, and at least a part of the compound semiconductor substrate, wherein A substrate surface defined by the (100) plane, an active layer formed on the substrate surface, a cladding layer having a second conductivity type formed on the active layer, and a cladding layer formed on the cladding layer. And a pair of current block regions formed on both sides of the mesa stripe region, and a first formed on the mesa stripe region to cover the pair of current block regions. And a second electrode formed on the compound semiconductor substrate, wherein each of the current blocking regions is formed on a high-resistance region containing a deep impurity element, and the cladding is formed on the high-resistance region. A diffusion suppression region for suppressing diffusion of a second conductivity type impurity in the layer, wherein a boundary surface between the high resistance region and the diffusion suppression region is formed on a side wall surface of the mesa stripe region; In the method for manufacturing a semiconductor laser located above the active layer and below the lower surface of the cladding layer, the current blocking region is formed by adding chlorocarbon having one Cl atom per molecule to a growth atmosphere. A monolithic methane or monochloroethane is used as the chlorocarbon by a method of manufacturing a semiconductor laser characterized in that the chlorocarbon is formed by selective growth using an added metalorganic vapor phase epitaxy method. A method of manufacturing a semiconductor laser according to claim 5 or claim 6, or as described in claim 8, a compound semiconductor substrate defined by a (100) plane and having a first conductivity type; A substrate surface formed on a part of the compound semiconductor substrate and defined by at least a (100) plane; and an active layer formed on the substrate surface;
A mesa stripe region including a first cladding layer having a second conductivity type formed on the active layer; a pair of current block regions formed on both sides of the mesa stripe region; A second cladding layer having a second conductivity type formed so as to cover the pair of current blocking regions, a first electrode formed on the second cladding layer, and the compound semiconductor A second electrode formed on a substrate, wherein each of the current block regions has an upper surface above an upper surface of the mesa stripe region and extends obliquely upward from the upper surface of the mesa stripe region. Wherein the semiconductor laser is defined by a slope that is continuous with an upper surface of the current block region, and the semiconductor laser includes an upper surface of the mesa stripe region, an upper surface of the current block region, and the slope. The semiconductor layer further includes a covering semiconductor layer, the semiconductor layer simultaneously contains the first conductivity type impurity and the second conductivity type impurity, and the semiconductor layer includes an upper surface of the mesa stripe region and the current block region. A portion covering the upper surface of the semiconductor laser having the second conductivity type, and a portion covering the slope having the first conductivity type, or a semiconductor laser having the first conductivity type, or as described in claim 9,
Each of the current block regions is formed on the high resistance region including a deep impurity element and the second resistance region.
A diffusion suppression region for suppressing the diffusion of the second conductivity type impurity element in the cladding layer, wherein a boundary surface between the high resistance region and the diffusion suppression region is formed on a side wall surface of the mesa stripe region. 9. The semiconductor laser according to claim 8, wherein the semiconductor laser is located above the active layer and below an upper surface of the mesa stripe region. [Action] The applicant of the present invention has an aspect of approximately (011)
On both sides of the mesa stripe which is defined in terms, in the experiments of growing the buried layer by the MOVPE method, generally buried layer is where to grow along the sidewall surface of the mesa stripe, monochloromethane during growth atmosphere (CH 3 C
1) or the addition of monochloroethane (C 2 H 5 Cl) suppresses the deposition of the buried layer on the (011) side wall surface, so that the buried layer has a growth plane approximately parallel to the (100) plane. Have been found to be able to form. See FIG.

【0014】そこで、本発明の第1の特徴は、かかる成
長面が(100)面にほぼ平行になる特徴を使って、請
求項1に記載したように、電流ブロック層中にZnの拡
散を抑止するのに有効な非ドープ層を、前記高抵抗層と
前記非ドープ層との境界面が前記メサストライプ領域の
側壁面上において前記活性層よりも上で前記メサストラ
イプ領域の上面よりも下側に位置するように形成する。
このようにして形成された非ドープ層はZnの拡散抑制
領域として作用し、前記第2のクラッド層をZnを含む
雰囲気中においてMOVPE法により堆積する際に、前
記高抵抗層がZnを含んだ雰囲気に接することがなくな
り、前記高抵抗層中におけるZnの拡散によるリーク電
流パスの形成の問題が解消する。前記非ドープ層は、前
記メサストライプ領域の側壁面に沿って延在することが
ないので、非ドープ層がリーク電流パスを形成すること
もない。
Therefore, the first feature of the present invention is to use the feature that such a growth plane is substantially parallel to the (100) plane to prevent the diffusion of Zn into the current blocking layer. A non-doped layer effective for suppressing a boundary between the high-resistance layer and the undoped layer is formed on a side wall surface of the mesa stripe region above the active layer and below a top surface of the mesa stripe region. It is formed so as to be located on the side.
The undoped layer thus formed acts as a Zn diffusion suppressing region, and when the second cladding layer is deposited by MOVPE in an atmosphere containing Zn, the high-resistance layer contains Zn. The contact with the atmosphere is eliminated, and the problem of forming a leak current path due to the diffusion of Zn in the high resistance layer is solved. Since the undoped layer does not extend along the side wall surface of the mesa stripe region, the undoped layer does not form a leak current path.

【0015】本発明の第2の特徴は、前記Feドープさ
れた高抵抗層中への、Znドープされたクラッド層のM
OVPE法による堆積時におけるZnの拡散の問題を、
請求項9に記載したように、前記高抵抗埋込み層をZn
の拡散の生じにくい半導体層で覆うことにより回避す
る。前記半導体層は、第2のクラッド層から基板へのリ
ーク電流パスを遮断するため、特に電流ブロック領域の
うち前記メサストライプ上面より上の、(111)B面
よりなる斜面部を覆う部分を、クラッド層の導電型と逆
の導電型にドープする。前記半導体層のうち、前記斜面
部以外の(100)面を覆う部分は、前記クラッド層の
導電型と同じ導電型にドープされる。このような、結晶
面に依存するドーピングは、InP等の化合物半導体層
の気相成長の場合、p型ドーパントとn型ドーパントを
同時にドーピングすることにより、簡単に実行できる。
例えば、InP層を(111)B面上に、ZnとSeを
ドーパントとしてエピタキシャル成長させる場合、Se
が優先的に取り込まれる結果、InP層はn型にドープ
される。一方、同じ条件で前記InP層を(100)面
上に成長させる場合、Znが優先的に取り込まれてIn
P層はp型にドープされる。かかる構成により、基板と
クラッド層との間の、特に前記斜面部を通るリーク電流
パスが効果的に遮断され、半導体レーザの効率が向上す
る。
A second feature of the present invention is that the Zn-doped cladding layer has an M
The problem of Zn diffusion during deposition by the OVPE method
As described in claim 9, the high-resistance buried layer is made of Zn.
This can be avoided by covering the semiconductor layer with a semiconductor layer that is unlikely to cause diffusion. In order to block a leakage current path from the second cladding layer to the substrate, the semiconductor layer particularly covers a portion of the current block region covering a slope portion of the (111) B plane above the upper surface of the mesa stripe. Doping is performed to a conductivity type opposite to the conductivity type of the cladding layer. A portion of the semiconductor layer covering the (100) plane other than the slope portion is doped with the same conductivity type as the conductivity type of the cladding layer. Such doping depending on the crystal plane can be easily performed in the case of vapor phase growth of a compound semiconductor layer such as InP by doping a p-type dopant and an n-type dopant simultaneously.
For example, when an InP layer is epitaxially grown on a (111) B plane using Zn and Se as dopants, Se
Is taken in preferentially, the InP layer is doped n-type. On the other hand, when the InP layer is grown on the (100) plane under the same conditions, Zn is preferentially taken in and the InP layer is grown.
The P layer is doped p-type. With this configuration, a leak current path between the substrate and the cladding layer, particularly, passing through the slope portion is effectively blocked, and the efficiency of the semiconductor laser is improved.

【0016】[0016]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

[実施例1]図2は、本発明の第1実施例によるSI−
PBH構造の半導体レーザ30の構成を示す。図2を参
照するに、半導体レーザ30はn型基板31上に形成さ
れており、基板31上に形成され、n型InGaAsP
光ガイド層と非ドープInGaAsP発光層よりなる光
活性層32と、前記光活性層32上に形成された、Zn
によりp型にドープされたクラッド層33とを含む。前
記発光層は例えば1.3μm波長に対応するバンドギャ
ップを有する組成のものであり、前記光活性層32とク
ラッド層33とは基板31の一部と共に、半導体レーザ
30の軸方向に延在するメサストライプを形成し、前記
メサストライプの両側には、電流ブロック領域34が、
後程詳細に説明するように、選択成長により形成されて
いる。前記メサストライプの側壁面は、(011)面、
あるいはこれに近い結晶面よりなる。
[Embodiment 1] FIG.
1 shows a configuration of a semiconductor laser 30 having a PBH structure. Referring to FIG. 2, a semiconductor laser 30 is formed on an n-type substrate 31 and is formed on the substrate 31 to form an n-type InGaAsP.
A light active layer 32 composed of a light guide layer and an undoped InGaAsP light emitting layer; and Zn formed on the light active layer 32.
And a cladding layer 33 which is doped p-type with the same. The light emitting layer has a composition having a band gap corresponding to, for example, a 1.3 μm wavelength, and the photoactive layer 32 and the cladding layer 33 extend in the axial direction of the semiconductor laser 30 together with a part of the substrate 31. A mesa stripe is formed, and a current block region 34 is formed on both sides of the mesa stripe.
As will be described in detail later, it is formed by selective growth. The side wall surface of the mesa stripe is a (011) plane,
Alternatively, it is composed of a crystal plane close to this.

【0017】前記電流ブロック領域34は、下側にFe
ド−プされた高抵抗のInP層34Aを、またその上に
は非ドープInPよりなりZnの拡散の生じにくい拡散
抑止層34Bを含み、さらに、前記拡散抑止層34B上
には、n型InPよりなる電流ブロック層34Cが形成
されている。前記InP層34Aは、例えばFeを6.
0×1016cm-3の濃度で含み、層34Aと層34Bと
の境界面が、前記メサストライプ側壁面上において、前
記光活性層32よりも上で前記メサストライプ領域の上
面よりも下の位置に位置するように、例えば2.8μm
の厚さに形成されている。非ドープ層34Bは例えば
0.4μmの厚さを有し、一方n型電流ブロック層34
Cは厚さが例えば0.4μmで、n型ドーパントとして
Siを2.0×1018cm-3の濃度で含む。
The current block region 34 has a lower portion of Fe.
A doped high-resistance InP layer 34A and a diffusion suppression layer 34B made of undoped InP, in which diffusion of Zn is unlikely to occur, are further formed on the diffusion suppression layer 34B. A current blocking layer 34C is formed. The InP layer 34A is made of, for example, Fe.
Containing at a concentration of 0 × 10 16 cm −3 , wherein the boundary surface between the layer 34A and the layer 34B is located above the photoactive layer 32 and below the top surface of the mesa stripe region on the mesa stripe side wall surface. 2.8 μm, for example
It is formed in the thickness of. The undoped layer 34B has a thickness of, for example, 0.4 μm, while the n-type current blocking layer 34
C has a thickness of, for example, 0.4 μm and contains Si as an n-type dopant at a concentration of 2.0 × 10 18 cm −3 .

【0018】かかる構成では、前記電流ブロック領域3
4中、前記非ドープInP層34Bと前記n型InP電
流ブロック層34Cとの境界面、したがって電流ブロッ
ク層34Cは、前記メサストライプ上面よりも上方に形
成され、前記電流ブロック領域34は、前記メサストラ
イプ上面から斜め上方に延在する(111)B面、ある
いはこれに近い結晶面よりなる斜面により画成される。
前記斜面は、(100)面よりなる前記n型InP電流
ブロック層34Cの上面に接続する。
In this configuration, the current block region 3
4, the interface between the undoped InP layer 34B and the n-type InP current blocking layer 34C, that is, the current blocking layer 34C is formed above the upper surface of the mesa stripe, and the current blocking region 34 is It is defined by a (111) B plane extending obliquely upward from the upper surface of the stripe, or a slope formed of a crystal plane close to the (111) B plane.
The slope is connected to the upper surface of the n-type InP current blocking layer 34C having the (100) plane.

【0019】図2の半導体レーザ30では、さらに前記
メサストライブの最上層を構成する前記p型InPクラ
ッド層33上に、前記電流ブロック領域34の上面およ
び斜面を覆うように別のp型クラッド層35が、約1μ
mの厚さに形成される。前記p型クラッド層35はZn
により、5.0×1017cm-3の濃度にドープされ、前
記クラッド層35上には、Znにより1.0×1019
-3の濃度にドープされたp型InGaAsPよりなる
コンタクト層36が、典型的には0.5μmの厚さに形
成される。
In the semiconductor laser 30 of FIG. 2, another p-type cladding layer 35 is formed on the p-type InP cladding layer 33 constituting the uppermost layer of the mesa stripe so as to cover the upper surface and the slope of the current block region 34. But about 1μ
m. The p-type cladding layer 35 is made of Zn.
Is doped to a concentration of 5.0 × 10 17 cm −3 , and 1.0 × 10 19 c
A contact layer 36 of p-type InGaAsP doped to a concentration of m -3 is formed to a thickness of typically 0.5 μm.

【0020】前記コンタクト層36上には、Ti/Pt
/Au膜よりなるp側電極37が形成され、また基板3
1の下側主面上にはAuGe/Auよりなるn側電極3
8が形成される。かかる構成の半導体レーザ30では、
前記Znドープされたクラッド層35が、Feド−プさ
れた高抵抗層34Aに直接に接することがなく、クラッ
ド層35は前記斜面において、非ドープInPよりなる
拡散抑止層34Bに接する。このため、クラッド層35
をMOVPE法により形成する場合に、成長雰囲気ガス
中に含まれるZnが前記高抵抗層34Aに取り込まれる
ことがなく、高抵抗層34Aに高い抵抗値が保証され
る。また、前記高抵抗層34Aと前記非ドープ層34B
との境界面は、図1に示した構造と同様に、おおよそ
(100)面に平行で、高抵抗層34Aあるいは非ドー
プInP沿う34Bが、前記メサストライプの側壁面に
沿って這い上がる構造は生じない。このため、半導体レ
ーザ30はリーク電流が減少する特長を有し、共振器長
が300μmの素子の場合、しきい値電流が約4.5m
Aとなる結果が得られた。このしきい値電流は、従来の
値よりも0.5mA低い。
On the contact layer 36, Ti / Pt
A p-side electrode 37 made of an Au film is formed.
An n-side electrode 3 made of AuGe / Au on the lower main surface
8 are formed. In the semiconductor laser 30 having such a configuration,
The Zn-doped cladding layer 35 does not directly contact the Fe-doped high-resistance layer 34A, and the cladding layer 35 contacts the diffusion suppressing layer 34B made of undoped InP on the slope. Therefore, the cladding layer 35
Is formed by the MOVPE method, Zn contained in the growth atmosphere gas is not taken into the high-resistance layer 34A, and a high resistance value is guaranteed in the high-resistance layer 34A. The high resistance layer 34A and the undoped layer 34B
Similar to the structure shown in FIG. 1, the boundary surface is substantially parallel to the (100) plane. Does not occur. For this reason, the semiconductor laser 30 has a feature that the leak current is reduced. When the resonator length is 300 μm, the threshold current is about 4.5 m.
The result of A was obtained. This threshold current is 0.5 mA lower than the conventional value.

【0021】図3(A)〜(C)および図4(D)〜
(F)は、図2の半導体レーザ30を製造する製造工程
を示す。図3(A)を参照するに、前記n型InP基板
31上には、n型InGaAsPよりなる光ガイド層と
バンドギャップ波長が1.3μmの非ドープInGaA
sPよりなる発光層とを含む光活性層32が形成され、
さらに前記光活性層32上には前記p型クラッド層33
が形成される。
FIGS. 3A to 3C and FIGS.
(F) shows a manufacturing process for manufacturing the semiconductor laser 30 of FIG. 2. Referring to FIG. 3A, on the n-type InP substrate 31, an optical guide layer made of n-type InGaAsP and undoped InGaAs having a band gap wavelength of 1.3 μm are provided.
a light active layer 32 including a light emitting layer made of sP;
Further, the p-type cladding layer 33 is formed on the photoactive layer 32.
Is formed.

【0022】次に、図3(B)の工程において、図3
(A)の構造上にSiO2 よりなるマスクパターン33
Aを、半導体レーザ30の軸方向に沿って、CVD法お
よびフォトリソグラフィにより形成し、さらに図3
(C)の工程で、前記マスクパターン33Aをマスクと
して使い、エタン系のガスを使ったRIEを行うことに
より、高さが約3μmのメサストライプ31Aを形成す
る。
Next, in the step of FIG.
A mask pattern 33 made of SiO 2 on the structure of FIG.
A is formed along the axial direction of the semiconductor laser 30 by CVD and photolithography.
In the step (C), RIE using an ethane-based gas is performed using the mask pattern 33A as a mask, thereby forming a mesa stripe 31A having a height of about 3 μm.

【0023】次に、図4(D)の工程において、前記S
iO2 マスクパターン33Aを残したまま、TMInお
よびPH3 を原料としたMOVPE法により、前記In
P基板31上、前記メサ領域31Aの両側の領域に、前
記Feド−プ高抵抗InP層34Aと、前記非ドープI
nP層34Bと、前記n型InP層34Cとを、約60
0°Cの基板温度で順次選択成長させ、電流ブロック領
域34を形成する。その際、Feドーパントとしてはフ
ェロセンを使い、n型ドーパントとしてはSi 2 6
使う。
Next, in the step of FIG.
iOTwoWhile leaving the mask pattern 33A, TMIn
And PHThreeBy the MOVPE method using
On the P substrate 31, a region on both sides of the mesa region 31 </ b> A is
The Fe-doped high-resistance InP layer 34A and the undoped I
The nP layer 34B and the n-type InP layer 34C are
Selective growth is performed sequentially at a substrate temperature of 0 ° C.
An area 34 is formed. At this time, the Fe dopant is
Using Elocene and Si as the n-type dopant TwoH6To
use.

【0024】図4(D)の選択成長工程では、さらに層
34A〜34Cの堆積の際に、前記気相原料にモノクロ
ロメタンを、Cl/In=6となるような流量で供給す
る。その結果、前記選択成長層34A〜34Cの各々
は、先に図3で説明したように(100)面におおよそ
平行な主面を有するように成長し、メサストライプの側
壁面に沿って這い上がる成長モードは抑止される。かか
る這い上がり成長モードの抑止は、前記モノクロロメタ
ンの代わりにモノクロロエタン等、1分子中にCl原子
を1つ持つクロロカーボンを成長雰囲気ガスに添加する
ことによっても得られる。
In the selective growth step shown in FIG. 4D, monochloromethane is supplied to the gaseous source at a flow rate such that Cl / In = 6 when depositing the layers 34A to 34C. As a result, each of the selective growth layers 34A to 34C grows so as to have a main surface substantially parallel to the (100) plane as described above with reference to FIG. 3, and crawls along the side wall surface of the mesa stripe. The growth mode is suppressed. The suppression of the creeping growth mode can also be obtained by adding chlorocarbon having one Cl atom in one molecule, such as monochloroethane, to the growth atmosphere gas instead of the monochloromethane.

【0025】次に、図4(E)の工程で、前記マスクパ
ターン33Aを除去し、前記クラッド層33上にp型I
nPクラッド層35を、ZnをドーパントとしたMOV
PE法により、前記クラッド層35が、前記メサストラ
イプ31A中のクラッド層33のみならず、前記電流ブ
ロック領域34の斜面および上面をも覆うように堆積
し、さらにその上にp型InGaAsPコンタクト層3
6を、同様にMOVPE法により堆積する。
Next, in the step of FIG. 4E, the mask pattern 33A is removed, and a p-type I
MOV using Zn as a dopant for nP cladding layer 35
By the PE method, the clad layer 35 is deposited so as to cover not only the clad layer 33 in the mesa stripe 31A but also the slope and the upper surface of the current block region 34, and further the p-type InGaAsP contact layer 3 is formed thereon.
6 is similarly deposited by MOVPE.

【0026】さらに、図4(F)の工程において、前記
コンタクト層36上にオーミック電極37を、また前記
基板31の下主面にオーミック電極38を、それぞれ蒸
着により形成することにより、図2の半導体レーザ30
が得られる。図5は、図2の半導体レーザ30の一変形
例の構成30’を示す。ただし、図5中、先に説明した
部分には同一の参照符号を付し、説明を省略する。
Further, in the step of FIG. 4F, an ohmic electrode 37 is formed on the contact layer 36 and an ohmic electrode 38 is formed on the lower main surface of the substrate 31 by vapor deposition. Semiconductor laser 30
Is obtained. FIG. 5 shows a configuration 30 'of a modification of the semiconductor laser 30 of FIG. However, in FIG. 5, the parts described above are denoted by the same reference numerals, and description thereof will be omitted.

【0027】図5を参照するに、半導体レーザ30’で
は、前記n型InP電流ブロック層34Cとその下の非
ドープInP拡散抑制層34Bとの間にp型InP電流
ブロック層34Dを挿入する。かかる構成では、層34
Cと層34Dとの間の接合界面に形成される空乏層がさ
らにリーク電流の阻止に寄与し、電流狭搾効率が向上す
る。
Referring to FIG. 5, in the semiconductor laser 30 ', a p-type InP current blocking layer 34D is inserted between the n-type InP current blocking layer 34C and the undoped InP diffusion suppressing layer 34B thereunder. In such a configuration, layer 34
The depletion layer formed at the junction interface between C and the layer 34D further contributes to the prevention of the leak current, and the current narrowing efficiency is improved.

【0028】図6は、図2の構成を、図12のSI−B
H構造の半導体レーザに適用した場合の半導体レーザ4
0の構成を示す。ただし、図6中、先に説明した部分に
は対応する参照符号を付し、説明を省略する。図6を参
照するに、埋め込み層25はFeドープInPよりなる
下側層25Aと、その上の非ドープ層25Bとより構成
されており、層25Aと25Bの境界面は活性層22の
上側に位置する。かかる構成でも、非ドープ層25Bが
Feドープ層への不純物元素の拡散を効果的に抑止し、
リーク電流の増大の問題が回避される。 [実施例2]図7は、本発明の第2実施例による半導体
レーザ50の構成を示す。
FIG. 6 shows the configuration of FIG. 2 by replacing the SI-B of FIG.
Semiconductor laser 4 when applied to H-structure semiconductor laser
0 is shown. However, in FIG. 6, the parts described above are denoted by the corresponding reference numerals, and description thereof will be omitted. Referring to FIG. 6, the buried layer 25 includes a lower layer 25A made of Fe-doped InP and an undoped layer 25B thereon, and the boundary between the layers 25A and 25B is located above the active layer 22. To position. Even in such a configuration, the undoped layer 25B effectively suppresses diffusion of the impurity element into the Fe-doped layer,
The problem of increased leakage current is avoided. [Embodiment 2] FIG. 7 shows a configuration of a semiconductor laser 50 according to a second embodiment of the present invention.

【0029】図7を参照するに、半導体レーザ50はn
型基板51上に形成されており、基板51上に形成さ
れ、n型InGaAsP光ガイド層と非ドープInGa
AsP発光層よりなる光活性層52と、前記光活性層5
2上に形成された、Znによりp型にドープされたクラ
ッド層53とを含む。前記発光層は例えば1.3μm波
長に対応するバンドギャップを有する組成のものであ
り、前記光活性層52とクラッド層53とは基板51の
一部と共に、半導体レーザ50の軸方向に延在するメサ
ストライプを形成し、前記メサストライプの両側には、
電流ブロック領域54が、後程詳細に説明するように、
選択成長により形成されている。前記メサストライプの
側壁面は、(011)面、あるいはこれに近い結晶面よ
りなる。
Referring to FIG. 7, the semiconductor laser 50 has n
The n-type InGaAsP light guide layer and the undoped InGa
A photoactive layer 52 composed of an AsP light emitting layer;
2 and a clad layer 53 doped p-type with Zn. The light emitting layer has a composition having a band gap corresponding to, for example, a 1.3 μm wavelength, and the photoactive layer 52 and the cladding layer 53 extend in the axial direction of the semiconductor laser 50 together with a part of the substrate 51. Form a mesa stripe, on both sides of the mesa stripe,
As described in detail later, the current block region 54
It is formed by selective growth. The side wall surface of the mesa stripe is a (011) plane or a crystal plane close to the (011) plane.

【0030】前記電流ブロック領域54は、下側にFe
ド−プされた高抵抗のInP層54Aを、またその上に
は非ドープInPよりなりZnの拡散の生じにくい拡散
抑止層54Bを含み、さらに、前記拡散抑止層54B上
には、n型InPよりなる電流ブロック層54Cが形成
されている。前記InP層54Aは、例えばFeを6.
0×1016cm-3の濃度で含み、層54Aと層54Bと
の境界面が、前記メサストライプ側壁面上において、前
記光活性層52よりも上で前記メサストライプ領域の上
面よりも下の位置に位置するように、例えば2.8μm
の厚さに形成されている。非ドープ層54Bは例えば
0.4μmの厚さを有し、一方n型電流ブロック層54
Cは厚さが例えば0.4μmで、n型ドーパントとして
Siを2.0×1018cm-3の濃度で含む。
The current block region 54 has a lower side with Fe
A doped high-resistance InP layer 54A is further provided thereon, and a diffusion suppressing layer 54B made of undoped InP, which does not easily diffuse Zn, is further provided on the diffusion suppressing layer 54B. A current blocking layer 54C is formed. The InP layer 54A is made of, for example, Fe.
At a concentration of 0 × 10 16 cm −3 , and a boundary surface between the layer 54A and the layer 54B is on the side wall surface of the mesa stripe above the photoactive layer 52 and below the top surface of the mesa stripe region. 2.8 μm, for example
It is formed in the thickness of. The undoped layer 54B has a thickness of, for example, 0.4 μm, while the n-type current blocking layer 54B has a thickness of 0.4 μm.
C has a thickness of, for example, 0.4 μm and contains Si as an n-type dopant at a concentration of 2.0 × 10 18 cm −3 .

【0031】かかる構成では、前記電流ブロック領域5
4中、前記非ドープInP層54Bと前記n型InP電
流ブロック層54Cとの境界面、したがって電流ブロッ
ク層54Cは、前記メサストライプ上面よりも上方に形
成され、前記電流ブロック領域54は、前記メサストラ
イプ上面から斜め上方に延在する(111)B面、ある
いはこれに近い結晶面よりなる斜面により画成される。
前記斜面は、(100)面よりなる前記n型InP電流
ブロック層54Cの上面に接続する。
In this configuration, the current block region 5
4, the interface between the undoped InP layer 54B and the n-type InP current blocking layer 54C, that is, the current blocking layer 54C is formed above the mesa stripe upper surface, and the current blocking region 54 It is defined by a (111) B plane extending obliquely upward from the upper surface of the stripe, or a slope formed of a crystal plane close to the (111) B plane.
The slope is connected to the upper surface of the n-type InP current blocking layer 54C having the (100) plane.

【0032】図7の半導体レーザ50では、さらに前記
メサストライブの最上層を構成する前記p型InPクラ
ッド層53上に、前記電流ブロック領域54の上面およ
び(111)B斜面を覆うように、n型ドーパントであ
るSeおよびp型ドーパントであるZnの両方をドーパ
ントとして含むInP層55が、MOVPE法によりエ
ピタキシャルに堆積される。その際、SeおよびZnの
InP層55への取り込み効率は、層55の堆積が生じ
ている結晶面によって大きく異なり、層55が(10
0)面上に成長している部分ではZnが優先的に取り込
まれ、層55はp型にドープされるのに対し、(11
1)B面上に成長している部分ではSeが優先的に取り
込まれることにより層55はn型にドープされる。その
結果、InP層55は、クラッド層53を覆う領域55
Aおよびn型InP層54Cの上面を覆う領域55Bで
はp型にドープされるのに対し、前記(111)B斜面
を覆う部分ではn型にドープされる。
In the semiconductor laser 50 of FIG. 7, the n-type is further formed on the p-type InP cladding layer 53 constituting the uppermost layer of the mesa stripe so as to cover the upper surface of the current block region 54 and the (111) B slope. An InP layer 55 containing both Se as a dopant and Zn as a p-type dopant as a dopant is epitaxially deposited by MOVPE. At this time, the incorporation efficiency of Se and Zn into the InP layer 55 greatly differs depending on the crystal plane where the layer 55 is deposited.
In the portion growing on the (0) plane, Zn is preferentially taken in and the layer 55 is doped p-type, while
1) In the portion growing on the B-plane, Se is preferentially taken in, so that the layer 55 is doped n-type. As a result, the InP layer 55 becomes a region 55 covering the cladding layer 53.
The region 55B covering the upper surfaces of the A and n-type InP layers 54C is doped p-type, while the portion covering the (111) B slope is doped n-type.

【0033】さらに、前記InP層55上には別のp型
クラッド層56が、約1μmの厚さに形成される。前記
p型クラッド層56はZnにより、1.0×1018cm
-3の濃度にドープされ、前記クラッド層56上には、Z
nにより1.0×1019cm -3の濃度にドープされたp
型InGaAsPよりなるコンタクト層57が、典型的
には0.5μmの厚さに形成される。
Further, on the InP layer 55, another p-type
Cladding layer 56 is formed to a thickness of about 1 μm. Said
The p-type cladding layer 56 is made of18cm
-3, And on the cladding layer 56, Z
1.0 × 10 by n19cm -3P doped to a concentration of
A contact layer 57 of type InGaAsP is typically
Is formed to a thickness of 0.5 μm.

【0034】前記コンタクト層57上には、Ti/Pt
/Au膜よりなるp側電極58が形成され、また基板5
1の下側主面上にはAuGe/Auよりなるn側電極5
9が形成される。本実施例では、前記選択成長領域54
の斜面部がn型領域55cにより覆われるため、クラッ
ド層56をMOVPE法により形成しても、Znドーパ
ントの前記高抵抗層54Aへの拡散がより効果的に抑止
され、その結果クラッド層56のドーパント濃度を高
く、例えば1×1018cm-3程度に設定しても問題が生
じない。また、前記選択成長領域54の斜面部がn型領
域55Cにより覆われるため、かかる斜面部を通るリー
ク電流パスが効果的に遮断される。
On the contact layer 57, Ti / Pt
A p-side electrode 58 of an Au film is formed.
An n-side electrode 5 made of AuGe / Au on the lower main surface
9 is formed. In this embodiment, the selective growth region 54
Is covered with the n-type region 55c, even if the cladding layer 56 is formed by the MOVPE method, the diffusion of the Zn dopant into the high-resistance layer 54A is more effectively suppressed. Even if the dopant concentration is set high, for example, about 1 × 10 18 cm −3 , no problem occurs. Further, since the slope portion of the selective growth region 54 is covered with the n-type region 55C, a leak current path passing through the slope portion is effectively cut off.

【0035】このため、半導体レーザ50はリーク電流
が減少する特長を有し、共振器長が300μmの素子の
場合、しきい値電流が約4.5mAとなる結果が得られ
た。このしきい値電流は、従来の値よりも0.5mA低
い。さらに、半導体レーザ50は、クラッド層56の不
純物濃度をより高くでき、シリーズ抵抗が低くなる利点
を有する。
For this reason, the semiconductor laser 50 has a feature that the leak current is reduced. In the case of a device having a resonator length of 300 μm, a result was obtained in which the threshold current was about 4.5 mA. This threshold current is 0.5 mA lower than the conventional value. Further, the semiconductor laser 50 has an advantage that the impurity concentration of the cladding layer 56 can be further increased and the series resistance is reduced.

【0036】図8(A)〜(C)および図9(D)〜
(F)は、図7の半導体レーザ50を製造する製造工程
を示す。図8(A)を参照するに、前記n型InP基板
51上には、n型InGaAsPよりなる光ガイド層と
バンドギャップ波長が1.3μmの非ドープInGaA
sPよりなる発光層とを含む光活性層52が形成され、
さらに前記光活性層52上には前記p型クラッド層53
が形成される。
FIGS. 8 (A) to 8 (C) and FIGS. 9 (D) to 9 (D)
(F) shows a manufacturing process for manufacturing the semiconductor laser 50 of FIG. 7. Referring to FIG. 8A, on the n-type InP substrate 51, a light guide layer made of n-type InGaAsP and undoped InGaAs having a band gap wavelength of 1.3 μm are provided.
a light active layer 52 including a light emitting layer made of sP;
Further, on the photoactive layer 52, the p-type cladding layer 53 is formed.
Is formed.

【0037】次に、図8(B)の工程において、図8
(A)の構造上にSiO2 よりなるマスクパターン53
Aを、半導体レーザ50の軸方向に沿って、CVD法お
よびフォトリソグラフィにより形成し、さらに図8
(C)の工程で、前記マスクパターン53Aをマスクと
して使い、エタン系のガスを使ったRIEを行うことに
より、高さが約3μmのメサストライプ51Aを形成す
る。
Next, in the step of FIG.
A mask pattern 53 made of SiO 2 on the structure of FIG.
8A is formed along the axial direction of the semiconductor laser 50 by CVD and photolithography.
In the step (C), RIE using an ethane-based gas is performed using the mask pattern 53A as a mask, thereby forming a mesa stripe 51A having a height of about 3 μm.

【0038】次に、図9(D)の工程において、前記S
iO2 マスクパターン53Aを残したまま、TMInお
よびPH3 を原料としたMOVPE法により、前記In
P基板51上、前記メサ領域51Aの両側の領域に、前
記Feド−プ高抵抗InP層54Aと、前記非ドープI
nP層54Bと、前記n型InP層54Cとを、約60
0°Cの基板温度で順次選択成長させ、電流ブロック領
域54を形成する。その際、Feドーパントとしてはフ
ェロセンを使い、n型ドーパントとしてはSi 2 6
使う。
Next, in the step of FIG.
iOTwoWhile leaving the mask pattern 53A, TMIn
And PHThreeBy the MOVPE method using
On the P substrate 51, the region on both sides of the mesa region 51A is
The Fe-doped high-resistance InP layer 54A and the undoped I
The nP layer 54B and the n-type InP layer 54C are
Selective growth is performed sequentially at a substrate temperature of 0 ° C.
An area 54 is formed. At this time, the Fe dopant is
Using Elocene and Si as the n-type dopant TwoH6To
use.

【0039】図9(D)の選択成長工程では、さらに層
54A〜54Cの堆積の際に、先の実施例の場合と同様
に、前記気相原料にモノクロロメタンを、Cl/In=
6となるような流量で供給する。その結果、前記選択成
長層54A〜54Cの各々は、先に図3で説明したよう
に(100)面におおよそ平行な主面を有するように成
長し、メサストライプの側壁面に沿って這い上がる成長
モードは抑止される。かかる這い上がり成長モードの抑
止は、前記モノクロロメタンの代わりにモノクロロエタ
ン等、1分子中にCl原子を1つ持つクロロカーボンを
成長雰囲気ガスに添加することによっても得られる。
In the selective growth step of FIG. 9D, when depositing the layers 54A to 54C, monochloromethane is added to the gaseous phase material and Cl / In =
6 is supplied at a flow rate. As a result, each of the selective growth layers 54A to 54C grows so as to have a main surface approximately parallel to the (100) plane as described above with reference to FIG. 3, and crawls along the side wall surface of the mesa stripe. The growth mode is suppressed. The suppression of the creeping growth mode can also be obtained by adding chlorocarbon having one Cl atom in one molecule, such as monochloroethane, to the growth atmosphere gas instead of the monochloromethane.

【0040】次に、図9(E)の工程で、前記マスクパ
ターン33Aを除去し、前記クラッド層33上に、前記
InP層55を、MOVPE法により、H2 Seおよび
ジメチルジンク(DMZn)をドーパントガスとして供
給しながら0.15μmの厚さに形成し、その上にp型
InPクラッド層56を、ZnをドーパントとしたMO
VPE法により堆積する。さらに、前記クラッド層56
上にp型InGaAsPコンタクト層57を、同様にM
OVPE法により堆積する。ただし、図9(E)中、I
nP層55のうちp型領域55Aおよび55Bの図示は
省略してある。先にも説明したように、かかる構成で
は、InP層55の成長の際、層55のうち(111)
B面上に成長する領域55Cが選択的にSeを取り込
み、n型にドープされる。
Next, in the step of FIG. 9E, the mask pattern 33A is removed, and the InP layer 55 is formed on the cladding layer 33 by H 2 Se and dimethyl zinc (DMZn) by MOVPE. It is formed to a thickness of 0.15 μm while supplying as a dopant gas, and a p-type InP cladding layer 56 is formed thereon by MO
It is deposited by the VPE method. Further, the cladding layer 56
A p-type InGaAsP contact layer 57 is formed on the
It is deposited by the OVPE method. However, in FIG.
The illustration of the p-type regions 55A and 55B in the nP layer 55 is omitted. As described above, in such a configuration, when the InP layer 55 is grown, the (111)
The region 55C growing on the B-plane selectively takes in Se and is doped n-type.

【0041】さらに、図9(F)の工程において、前記
コンタクト層57上にオーミック電極58を、また前記
基板51の下主面にオーミック電極59を、それぞれ蒸
着により形成することにより、図7の半導体レーザ50
が得られる。図10は、図7の半導体レーザ50の一変
形例50’を示す。ただし、図10中、先に説明した部
分には同一の参照符号を付し、説明を省略する。
Further, in the step of FIG. 9F, an ohmic electrode 58 is formed on the contact layer 57 and an ohmic electrode 59 is formed on the lower main surface of the substrate 51 by vapor deposition. Semiconductor laser 50
Is obtained. FIG. 10 shows a modification 50 'of the semiconductor laser 50 of FIG. However, in FIG. 10, the same reference numerals are given to the parts described above, and the description will be omitted.

【0042】本実施例では、前記電流ブロック領域54
において、前記非ドープ層54Bを、p型InP層54
B’により置き換える。これに伴い前記Feド−プ高抵
抗層54Aの上面は、前記メサストライプ領域の上面よ
り上の斜面部にまで到達するが、前記斜面部がn型In
P領域55Cに覆われているため、前記クラッド層56
から高抵抗層54AへのZnの拡散は効果的に阻止され
る。また、前記p型InP層54B’を介在させること
により、クラッド層56から基板51への、基板主面に
略垂直な方向へのリーク電流パスの遮断が、さらに効果
的になる。
In the present embodiment, the current block region 54
In the above, the undoped layer 54B is formed as a p-type InP layer 54.
Replace with B '. Accordingly, the upper surface of the Fe-doped high-resistance layer 54A reaches a slope portion above the upper surface of the mesa stripe region.
The cladding layer 56 is covered by the P region 55C.
Zn is effectively prevented from diffusing into the high resistance layer 54A. By interposing the p-type InP layer 54B ', the leakage current path from the cladding layer 56 to the substrate 51 in a direction substantially perpendicular to the main surface of the substrate is further effectively prevented.

【0043】[0043]

【発明の効果】請求項1〜7記載の本発明の特長によれ
ば、(100)面で画成され、第1の導電型を有する化
合物半導体基板と、前記化合物半導体基板の一部に形成
され、少なくとも(100)面で画成された基板表面
と、前記基板表面上に形成された活性層と、前記活性層
上に形成された第2の導電型を有する第1のクラッド層
とを含むメサストライプ領域と、前記メサストライプ領
域の両側に形成された一対の電流ブロック領域と、前記
メサストライプ領域上に、前記一対の電流ブロック領域
を覆うように形成された、第2の導電型を有する第2の
クラッド層と、前記第2のクラッド層上に形成された第
1の電極と、前記化合物半導体基板上に形成された第2
の電極とを含む半導体レーザにおいて、前記電流ブロッ
ク領域の各々を、深い不純物元素を含む高抵抗領域と、
前記高抵抗領域上に形成され、前記第2のクラッド層中
の第2の導電型の不純物元素の拡散を抑止する拡散抑止
領域とにより、前記高抵抗領域と前記拡散抑止領域との
境界面が、前記メサストライプ領域の側壁面上におい
て、前記活性層よりも上で、前記メサストライプ領域の
上面よりも下側に位置するように構成することにより、
前記第2のクラッド層形成時に生じるp型ドーパントの
前記高抵抗領域への拡散が、前記拡散抑止領域により阻
止され、半導体レーザのしきい値特性が向上する。
According to the features of the present invention, a compound semiconductor substrate defined by the (100) plane and having the first conductivity type and a part of the compound semiconductor substrate are formed. A substrate surface defined by at least a (100) plane, an active layer formed on the substrate surface, and a first cladding layer having a second conductivity type formed on the active layer. A mesa stripe region, a pair of current block regions formed on both sides of the mesa stripe region, and a second conductivity type formed on the mesa stripe region to cover the pair of current block regions. A second clad layer, a first electrode formed on the second clad layer, and a second electrode formed on the compound semiconductor substrate.
And a high-resistance region containing a deep impurity element,
A boundary between the high resistance region and the diffusion suppression region is formed by a diffusion suppression region formed on the high resistance region and suppressing diffusion of a second conductivity type impurity element in the second cladding layer. On the side wall surface of the mesa stripe region, above the active layer, and below the upper surface of the mesa stripe region,
Diffusion of the p-type dopant into the high-resistance region, which occurs when the second cladding layer is formed, is prevented by the diffusion suppressing region, and the threshold characteristics of the semiconductor laser are improved.

【0044】特に、請求項5〜7に記載するように、前
記電流ブロック領域を構成する高抵抗領域と拡散抑止領
域とをMOVPE法により選択成長する際に、1分子中
にCl原子を1つ持つクロロカーボンを成長雰囲気中に
添加することにより、形成される高抵抗領域と拡散抑止
領域を、(100)面におおよそ平行な主面を有する半
導体層として形成することができ、メサストライプ構造
の側壁面を這い上がる構造の形成を抑止することができ
る。その結果、かかる側壁面を這い上がる構造によるリ
ーク電流パスの形成の問題を回避できる。
In particular, when selectively growing the high resistance region and the diffusion suppression region constituting the current block region by MOVPE, one Cl atom is contained in one molecule. By adding chlorocarbon to the growth atmosphere, a high resistance region and a diffusion suppression region to be formed can be formed as a semiconductor layer having a main surface substantially parallel to the (100) plane. The formation of a structure that crawls on the side wall surface can be suppressed. As a result, it is possible to avoid the problem of forming a leak current path due to the structure that crawls on the side wall surface.

【0045】請求項8,9記載の本発明の特長によれ
ば、(100)面で画成され、第1の導電型を有する化
合物半導体基板と、前記化合物半導体基板の一部に形成
され、少なくとも(100)面で画成された基板表面
と、前記基板表面上に形成された活性層と、前記活性層
上に形成された第2の導電型を有する第1のクラッド層
とを含むメサストライプ領域と、前記メサストライプ領
域の両側に形成された一対の電流ブロック領域と、前記
メサストライプ領域上に、前記一対の電流ブロック領域
を覆うように形成された、第2の導電型を有する第2の
クラッド層と、前記第2のクラッド層上に形成された第
1の電極と、前記化合物半導体基板上に形成された第2
の電極とを含み、前記電流ブロック領域の各々が、前記
メサストライプ領域の上面よりも上方に上面を有し、前
記メサストライプの上面から斜め上方に延在し、前記電
流ブロック領域の上面に連続する斜面で画成されている
半導体レーザの構造において、さらに前記メサストライ
プ領域の上面と前記電流ブロック領域の上面および前記
斜面を覆う半導体層を、前記半導体層が前記第1の導電
型の不純物と前記第2の導電型の不純物とを同時に含
み、前記メサストライプ領域の上面と前記電流ブロック
領域の上面を覆う部分では前記第2の導電型を、また前
記斜面を覆う部分では前記第1の導電型を有するように
設けることにより、前記メサストライプの両側に選択成
長される前記電流ブロック領域が、前記第2のクラッド
層から分離され、前記電流ブロック領域へのクラッド層
からのドーパントの拡散の問題が回避される。また、前
記半導体層のうち、前記斜面部を覆う部分の導電型が、
前記第1あるいは第2のクラッド層の導電型と反転する
ため、かかる斜面部を通るリーク電流パスが遮断され
る。
According to the features of the present invention as set forth in claims 8 and 9, a compound semiconductor substrate defined by the (100) plane and having the first conductivity type is formed on a part of the compound semiconductor substrate, A mesa including a substrate surface defined by at least a (100) plane, an active layer formed on the substrate surface, and a first cladding layer having a second conductivity type formed on the active layer. A stripe region, a pair of current block regions formed on both sides of the mesa stripe region, and a second conductive type formed on the mesa stripe region to cover the pair of current block regions. A second electrode formed on the compound semiconductor substrate, a first electrode formed on the second clad layer, and a second electrode formed on the compound semiconductor substrate.
Each of the current block regions has an upper surface above the upper surface of the mesa stripe region, extends obliquely upward from the upper surface of the mesa stripe region, and is continuous with the upper surface of the current block region. A semiconductor layer covering the upper surface of the mesa stripe region, the upper surface of the current block region, and the slope, wherein the semiconductor layer is formed of an impurity of the first conductivity type. The second conductivity type is simultaneously contained with the impurity of the second conductivity type, and the portion covering the upper surface of the mesa stripe region and the upper surface of the current block region has the second conductivity type, and the portion covering the slope has the first conductivity type. The current blocking regions selectively grown on both sides of the mesa stripe are separated from the second cladding layer by providing Dopant diffusion problems from the cladding layer to the current blocking layer is avoided. In the semiconductor layer, a conductivity type of a portion covering the slope portion is:
Since the conductivity type of the first or second cladding layer is reversed, a leakage current path passing through the slope portion is cut off.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理を示す図である。FIG. 1 is a diagram showing the principle of the present invention.

【図2】本発明の第1実施例による半導体レーザの構成
を示す図である。
FIG. 2 is a diagram showing a configuration of a semiconductor laser according to a first embodiment of the present invention.

【図3】(A)〜(C)は、図2の半導体レーザの製造
工程を説明する図(その1)である。
FIGS. 3A to 3C are diagrams (part 1) for explaining a manufacturing process of the semiconductor laser of FIG. 2;

【図4】(D)〜(F)は、図2の半導体レーザの製造
工程を説明する図(その2)である。
FIGS. 4D to 4F are diagrams (part 2) for explaining a manufacturing process of the semiconductor laser of FIG. 2;

【図5】第1実施例の一変形例を示す図である。FIG. 5 is a diagram showing a modification of the first embodiment.

【図6】第1実施例をSI−BH型半導体レーザに適用
した場合の構成を示す図である。
FIG. 6 is a diagram showing a configuration when the first embodiment is applied to an SI-BH type semiconductor laser.

【図7】本発明の第2実施例による半導体レーザの構成
を示す図である。
FIG. 7 is a diagram showing a configuration of a semiconductor laser according to a second embodiment of the present invention.

【図8】(A)〜(C)は、図7の半導体レーザの製造
工程を説明する図(その1)である。
FIGS. 8A to 8C are diagrams (part 1) for explaining a manufacturing process of the semiconductor laser of FIG. 7;

【図9】(D)〜(F)は、図7の半導体レーザの製造
工程を説明する図(その2)である。
FIGS. 9 (D) to 9 (F) are diagrams (part 2) for explaining a manufacturing process of the semiconductor laser of FIG. 7;

【図10】第1実施例の一変形例を示す図である。FIG. 10 is a diagram showing a modification of the first embodiment.

【図11】従来のSI−PBH型半導体レーザの構成を
示す図である。
FIG. 11 is a diagram showing a configuration of a conventional SI-PBH type semiconductor laser.

【図12】従来のSI−BH型半導体レーザの構成を示
す図である。
FIG. 12 is a diagram showing a configuration of a conventional SI-BH type semiconductor laser.

【符号の説明】[Explanation of symbols]

10,20,30,30’,40,50,50’ 半導
体レーザ 11,21,31,51 基板 12.22,32.52 光活性層 13,16,23,33,53,56 クラッド層 14,34,54 電流ブロック領域 15,35 n型層 17,24.36,57 コンタクト層 18,19,26,27.37,38,58,59 電
極 31A,51A メサストライプ 33A.53A マスク 34A,54A 高抵抗層 34B,54B 非ドープ拡散抑止層 34C,54C n型電流ブロック層 34D,54B’ p型電流ブロック層 55 InP層 55A,55B n型領域 55C p型領域
10, 20, 30, 30 ', 40, 50, 50' Semiconductor laser 11, 21, 31, 51 Substrate 12.22, 32.52 Photoactive layer 13, 16, 23, 33, 53, 56 Cladding layer 14, 34, 54 Current block region 15, 35 N-type layer 17, 24.36, 57 Contact layer 18, 19, 26, 27.37, 38, 58, 59 Electrode 31A, 51A Mesa stripe 33A. 53A Mask 34A, 54A High resistance layer 34B, 54B Non-doped diffusion suppressing layer 34C, 54C n-type current blocking layer 34D, 54B 'p-type current blocking layer 55 InP layer 55A, 55B n-type region 55C p-type region

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 (100)面で画成され、第1の導電型
を有する化合物半導体基板と、 前記化合物半導体基板の一部に形成され、少なくとも
(100)面で画成された基板表面と、前記基板表面上
に形成された活性層と、前記活性層上に形成された第2
の導電型を有する第1のクラッド層とを含むメサストラ
イプ領域と、 前記メサストライプ領域の両側に形成された一対の電流
ブロック領域と、 前記メサストライプ領域上に、前記一対の電流ブロック
領域を覆うように形成された、第2の導電型を有する第
2のクラッド層と、 前記第2のクラッド層上に形成された第1の電極と、 前記化合物半導体基板上に形成された第2の電極とを含
む半導体レーザにおいて、 前記電流ブロック領域の各々は、深い不純物元素を含む
高抵抗領域と、前記高抵抗領域上に形成され、前記第2
のクラッド層中の第2の導電型の不純物元素の拡散を抑
止する拡散抑止領域とを含み、前記高抵抗領域と前記拡
散抑止領域との境界面が、前記メサストライプ領域の側
壁面上において、前記活性層よりも上で、前記メサスト
ライプ領域の上面よりも下側に位置することを特徴とす
る半導体レーザ。
1. A compound semiconductor substrate defined by a (100) plane and having a first conductivity type; and a substrate surface formed on a part of the compound semiconductor substrate and defined by at least a (100) plane. An active layer formed on the substrate surface, and a second active layer formed on the active layer.
A first cladding layer having a conductivity type of: a pair of current blocking regions formed on both sides of the mesa stripe region; and covering the pair of current blocking regions on the mesa stripe region. A second cladding layer having a second conductivity type, a first electrode formed on the second cladding layer, and a second electrode formed on the compound semiconductor substrate Wherein each of the current block regions is formed on a high-resistance region containing a deep impurity element, and
A diffusion suppression region for suppressing the diffusion of the second conductivity type impurity element in the cladding layer, wherein a boundary surface between the high resistance region and the diffusion suppression region is formed on a side wall surface of the mesa stripe region. A semiconductor laser, which is located above the active layer and below an upper surface of the mesa stripe region.
【請求項2】 (100)面で画成され、第1の導電型
を有する化合物半導体基板と、 前記化合物半導体基板の一部に形成され、少なくとも
(100)面で画成された基板表面と、前記基板表面上
に形成された活性層と、前記活性層上に形成された第2
の導電型を有するクラッド層と、前記クラッド層上に形
成されたコンタクト層とを含むメサストライプ領域と、 前記メサストライプ領域の両側に形成された一対の電流
ブロック領域と、 前記メサストライプ領域上に、前記一対の電流ブロック
領域を覆うように形成された第1の電極と、 前記化合物半導体基板上に形成された第2の電極とを含
む半導体レーザにおいて、 前記電流ブロック領域の各々は、深い不純物元素を含む
高抵抗領域と、前記高抵抗領域上に形成され、前記クラ
ッド層中の第2の導電型の不純物の拡散を抑止する拡散
抑止領域とを含み、前記高抵抗領域と前記拡散抑止領域
との境界面が、前記メサストライプ領域の側壁面上にお
いて、前記活性層よりも上で、前記クラッド層の下面よ
りも下側に位置することを特徴とする半導体レーザ。
2. A compound semiconductor substrate defined by a (100) plane and having a first conductivity type, and a substrate surface formed on a part of the compound semiconductor substrate and defined by at least a (100) plane. An active layer formed on the substrate surface, and a second active layer formed on the active layer.
A mesa stripe region including a cladding layer having a conductivity type of, and a contact layer formed on the cladding layer; a pair of current blocking regions formed on both sides of the mesa stripe region; A semiconductor electrode comprising: a first electrode formed so as to cover the pair of current blocking regions; and a second electrode formed on the compound semiconductor substrate, wherein each of the current blocking regions has a deep impurity. A high-resistance region containing an element; and a diffusion-suppressing region formed on the high-resistance region and suppressing diffusion of a second conductivity type impurity in the cladding layer. A boundary surface between the active layer and the lower surface of the mesa stripe region on the side wall surface of the mesa stripe region. Semiconductor laser.
【請求項3】 前記電流ブロック領域はInPよりな
り、前記深い不純物元素はFeよりなることを特徴とす
る請求項2または3記載の半導体レーザ。
3. The semiconductor laser according to claim 2, wherein said current block region is made of InP, and said deep impurity element is made of Fe.
【請求項4】 請求項1または請求項2記載の半導体レ
ーザにおいて、前記拡散抑止領域は非ドープ領域よりな
ることを特徴とする半導体レーザ。
4. The semiconductor laser according to claim 1, wherein said diffusion suppressing region comprises an undoped region.
【請求項5】 (100)面で画成され、第1の導電型
を有する化合物半導体基板と、前記化合物半導体基板の
一部に形成され、少なくとも(100)面で画成された
基板表面と、前記基板表面上に形成された活性層と、前
記活性層上に形成された第2の導電型を有する第1のク
ラッド層とを含むメサストライプ領域と、前記メサスト
ライプ領域の両側に形成された一対の電流ブロック領域
と、前記メサストライプ領域上に、前記一対の電流ブロ
ック領域を覆うように形成された、第2の導電型を有す
る第2のクラッド層と、前記第2のクラッド層上に形成
された第1の電極と、前記化合物半導体基板上に形成さ
れた第2の電極とを含み、前記電流ブロック領域の各々
は、深い不純物元素を含む高抵抗領域と、前記高抵抗領
域上に形成され、前記第2のクラッド層中の第2の導電
型の不純物元素の拡散を抑止する拡散抑止領域とを含
み、前記高抵抗領域と前記拡散抑止領域との境界面が、
前記メサストライプ領域の側壁面上において、前記活性
層よりも上で、前記メサストライプ領域の上面よりも下
側に位置する半導体レーザの製造方法において、 前記電流ブロック領域を、1分子中にCl原子を1つ持
つクロロカーボンを成長雰囲気中に添加した有機金属気
相成長法を使った選択成長により形成することを特徴と
する半導体レーザの製造方法。
5. A compound semiconductor substrate defined by a (100) plane and having a first conductivity type, and a substrate surface formed on a part of the compound semiconductor substrate and defined by at least a (100) plane. A mesa stripe region including an active layer formed on the substrate surface and a first cladding layer having a second conductivity type formed on the active layer; and a mesa stripe region formed on both sides of the mesa stripe region. A pair of current blocking regions, a second cladding layer having a second conductivity type formed on the mesa stripe region so as to cover the pair of current blocking regions, and on the second cladding layer. A first electrode formed on the compound semiconductor substrate and a second electrode formed on the compound semiconductor substrate, wherein each of the current blocking regions includes a high-resistance region containing a deep impurity element and a high-resistance region on the high-resistance region. Formed in front A diffusion inhibiting region for inhibiting diffusion of a second conductivity type impurity element in the second cladding layer, wherein a boundary surface between the high resistance region and the diffusion inhibiting region is
In a method for manufacturing a semiconductor laser located on a sidewall surface of the mesa stripe region above the active layer and below an upper surface of the mesa stripe region, the current block region may be formed by Cl atoms in one molecule. A method of forming a semiconductor laser by selective growth using a metalorganic vapor phase epitaxy method in which chlorocarbon having one is added to a growth atmosphere.
【請求項6】 (100)面で画成され、第1の導電型
を有する化合物半導体基板と、前記化合物半導体基板の
一部に形成され、少なくとも(100)面で画成された
基板表面と、前記基板表面上に形成された活性層と、前
記活性層上に形成された第2の導電型を有するクラッド
層と、前記クラッド層上に形成されたコンタクト層とを
含むメサストライプ領域と、前記メサストライプ領域の
両側に形成された一対の電流ブロック領域と、前記メサ
ストライプ領域上に、前記一対の電流ブロック領域を覆
うように形成された第1の電極と、前記化合物半導体基
板上に形成された第2の電極とを含み、前記電流ブロッ
ク領域の各々は、深い不純物元素を含む高抵抗領域と、
前記高抵抗領域上に形成され、前記クラッド層中の第2
の導電型の不純物の拡散を抑止する拡散抑止領域とを含
み、前記高抵抗領域と前記拡散抑止領域との境界面が、
前記メサストライプ領域の側壁面上において、前記活性
層よりも上で、前記クラッド層の下面よりも下側に位置
する半導体レーザの製造方法において、 前記電流ブロック領域を、1分子中にCl原子を1つ持
つクロロカーボンを成長雰囲気中に添加した有機金属気
相成長法を使った選択成長により形成することを特徴と
する半導体レーザの製造方法。
6. A compound semiconductor substrate defined by a (100) plane and having a first conductivity type, and a substrate surface formed on a part of the compound semiconductor substrate and defined by at least a (100) plane. An active layer formed on the substrate surface, a cladding layer having a second conductivity type formed on the active layer, and a mesa stripe region including a contact layer formed on the cladding layer; A pair of current block regions formed on both sides of the mesa stripe region, a first electrode formed on the mesa stripe region to cover the pair of current block regions, and formed on the compound semiconductor substrate. Each of the current blocking regions includes a high-resistance region containing a deep impurity element,
A second layer formed on the high resistance region and in the cladding layer;
A diffusion inhibition region that inhibits diffusion of impurities of the conductivity type, and a boundary surface between the high resistance region and the diffusion inhibition region,
In a method for manufacturing a semiconductor laser located on a side wall surface of the mesa stripe region above the active layer and below a lower surface of the cladding layer, the current blocking region may include Cl atoms in one molecule. A method for manufacturing a semiconductor laser, wherein the semiconductor laser is formed by selective growth using a metal organic chemical vapor deposition method in which one chlorocarbon is added into a growth atmosphere.
【請求項7】 前記クロロカーボンとして、モノクロロ
メタンまたはモノクロロエタンを使うことを特徴とする
請求項5または6記載の半導体レーザの製造方法。
7. The method according to claim 5, wherein monochloromethane or monochloroethane is used as the chlorocarbon.
【請求項8】 (100)面で画成され、第1の導電型
を有する化合物半導体基板と、 前記化合物半導体基板の一部に形成され、少なくとも
(100)面で画成された基板表面と、前記基板表面上
に形成された活性層と、前記活性層上に形成された第2
の導電型を有する第1のクラッド層とを含むメサストラ
イプ領域と、 前記メサストライプ領域の両側に形成された一対の電流
ブロック領域と、 前記メサストライプ領域上に、前記一対の電流ブロック
領域を覆うように形成された、第2の導電型を有する第
2のクラッド層と、 前記第2のクラッド層上に形成された第1の電極と、 前記化合物半導体基板上に形成された第2の電極とを含
む半導体レーザにおいて、 前記電流ブロック領域の各々は、前記メサストライプ領
域の上面よりも上方に上面を有し、前記メサストライプ
の上面から斜め上方に延在し、前記電流ブロック領域の
上面に連続する斜面で画成され、 前記半導体レーザは、前記メサストライプ領域の上面と
前記電流ブロック領域の上面および前記斜面を覆う半導
体層をさらに含み、前記半導体層は、前記第1の導電型
の不純物と前記第2の導電型の不純物とを同時に含み、
前記半導体層は、前記メサストライプ領域の上面と前記
電流ブロック領域の上面を覆う部分では前記第2の導電
型を、また前記斜面を覆う部分では前記第1の導電型を
有することを特徴とする半導体レーザ。
8. A compound semiconductor substrate defined by a (100) plane and having a first conductivity type, and a substrate surface formed on a part of the compound semiconductor substrate and defined by at least a (100) plane. An active layer formed on the substrate surface, and a second active layer formed on the active layer.
A first cladding layer having a conductivity type of: a pair of current blocking regions formed on both sides of the mesa stripe region; and covering the pair of current blocking regions on the mesa stripe region. A second cladding layer having a second conductivity type, a first electrode formed on the second cladding layer, and a second electrode formed on the compound semiconductor substrate Wherein each of the current block regions has an upper surface above the upper surface of the mesa stripe region, extends obliquely upward from the upper surface of the mesa stripe region, and The semiconductor laser further includes a semiconductor layer covering the top surface of the mesa stripe region, the top surface of the current block region, and the slope. The semiconductor layer includes an impurity of the first conductivity type impurity and the second conductivity type at the same time,
The semiconductor layer has the second conductivity type in a portion covering the top surface of the mesa stripe region and the top surface of the current block region, and has the first conductivity type in a portion covering the slope. Semiconductor laser.
【請求項9】 前記電流ブロック領域の各々は、深い不
純物元素を含む高抵抗領域と、前記高抵抗領域上に形成
され、前記第2のクラッド層中の第2の導電型の不純物
元素の拡散を抑止する拡散抑止領域とを含み、前記高抵
抗領域と前記拡散抑止領域との境界面が、前記メサスト
ライプ領域の側壁面上において、前記活性層よりも上
で、前記メサストライプ領域の上面よりも下側に位置す
ることを特徴とする請求項8記載の半導体レーザ。
9. Each of the current blocking regions is formed on a high resistance region containing a deep impurity element, and a second conductivity type impurity element in the second cladding layer is formed on the high resistance region. And a boundary between the high resistance region and the diffusion suppressing region, on a side wall surface of the mesa stripe region, above the active layer, and above a top surface of the mesa stripe region. 9. The semiconductor laser according to claim 8, wherein said first laser is also located on the lower side.
JP29914197A 1997-10-30 1997-10-30 Semiconductor laser device and manufacture thereof Withdrawn JPH11135888A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29914197A JPH11135888A (en) 1997-10-30 1997-10-30 Semiconductor laser device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29914197A JPH11135888A (en) 1997-10-30 1997-10-30 Semiconductor laser device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11135888A true JPH11135888A (en) 1999-05-21

Family

ID=17868662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29914197A Withdrawn JPH11135888A (en) 1997-10-30 1997-10-30 Semiconductor laser device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11135888A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167050A (en) * 2003-12-04 2005-06-23 Nec Compound Semiconductor Devices Ltd High resistance buried semiconductor laser and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167050A (en) * 2003-12-04 2005-06-23 Nec Compound Semiconductor Devices Ltd High resistance buried semiconductor laser and its manufacturing method

Similar Documents

Publication Publication Date Title
US5856207A (en) Method for producing a semiconductor laser
US7060518B2 (en) Semiconductor optical device and the fabrication method
JP2004289157A (en) Laser diode structure and manufacturing method thereof
KR20010070460A (en) Al spikes in InP-based layer as a barrier for blocking Zinc diffusion in InP-based structures
JP5463760B2 (en) Optical waveguide integrated semiconductor optical device and manufacturing method thereof
US7741654B2 (en) Group III nitride semiconductor optical device
US20080049804A1 (en) Semiconductor laser diode with a mesa stripe buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
JP2006253212A (en) Semiconductor laser
US7408965B2 (en) Semiconductor laser diode with emission efficiency independent of thickness of p-type cladding layer
US7215691B2 (en) Semiconductor laser device and method for fabricating the same
US6560266B2 (en) Distributed feedback semiconductor laser
US6345064B1 (en) Semiconductor laser having an improved current blocking layers and method of forming the same
US20230096932A1 (en) Surface emitting laser
JPH11121860A (en) Compound semiconductor light emitting device and its forming method
JPH11135888A (en) Semiconductor laser device and manufacture thereof
JP3801410B2 (en) Semiconductor laser device and manufacturing method thereof
JPH07254750A (en) Semiconductor laser
US6653162B2 (en) Fabrication method of optical device having current blocking layer of buried ridge structure
JP3652454B2 (en) Semiconductor laser and manufacturing method thereof
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof
JPH09148669A (en) Semiconductor laser of buried-structure
US6548835B1 (en) Optoelectronic device having a highly conductive carrier tunneling current aperture
JP2000174388A (en) Semiconductor laser and manufacture thereof
JP2000040857A (en) Semiconductor laser element

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104