JPH11135733A - Manufacture of thin-film resistor - Google Patents

Manufacture of thin-film resistor

Info

Publication number
JPH11135733A
JPH11135733A JP24168398A JP24168398A JPH11135733A JP H11135733 A JPH11135733 A JP H11135733A JP 24168398 A JP24168398 A JP 24168398A JP 24168398 A JP24168398 A JP 24168398A JP H11135733 A JPH11135733 A JP H11135733A
Authority
JP
Japan
Prior art keywords
etching
film resistor
thin film
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24168398A
Other languages
Japanese (ja)
Other versions
JP3422261B2 (en
Inventor
Eiji Ishikawa
英司 石川
Kenji Kondo
憲司 近藤
Hajime Soga
肇 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP24168398A priority Critical patent/JP3422261B2/en
Publication of JPH11135733A publication Critical patent/JPH11135733A/en
Application granted granted Critical
Publication of JP3422261B2 publication Critical patent/JP3422261B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize high selectivity of a barrier metal layer and a thin-film resistor layer and high precision for the etching treating process of a thin-film resistor. SOLUTION: A tin-film resistor 12 is formed on an inter-layer insulated film 13 provided on a substrate 11. For the resistor 12, a CrSiN film 14 and a TiW film 15 are laminate-formed, a mask pattern 28 are formed by photoresist, and two steps of consecutive dry etching treatment is executed. The film 15 is supplied with an etching gas on a condition of enriching fluorine radical and is selectively etched, and the CrSiN film is supplied with an etching gas on a condition of enriching oxygen radical and is selectively etched. Thereby, a hem drawing phenomenon in the neighborhood of a mask due to etching is suppressed for precise etch-treatment of the mask pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板表面に積層形
成した薄膜抵抗体層およびバリアメタル層をエッチング
処理することにより所望の形状の薄膜抵抗体を形成する
薄膜抵抗体の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film resistor having a desired shape by etching a thin film resistor layer and a barrier metal layer laminated on a substrate surface.

【0002】[0002]

【発明が解決しようとする課題】半導体装置として特に
IC(集積回路)においては、その構成要素として絶縁
膜上に薄膜抵抗体を形成して用いるものがあり、これに
よって、全体としてチップの小型化や低コスト化を図る
ようにしている。この場合に、薄膜抵抗体としては、レ
ーザによる抵抗値調整が可能なCrSiやCrSiN等
のCrSi系の材料を用いることが行なわれるようにな
っている。
As a semiconductor device, in particular, in an IC (integrated circuit), there is a semiconductor device in which a thin-film resistor is formed on an insulating film as a constituent element. And lower costs. In this case, a CrSi-based material, such as CrSi or CrSiN, whose resistance can be adjusted by laser is used as the thin film resistor.

【0003】図8は薄膜抵抗体用材料として例えばCr
SiNを用いた場合における薄膜抵抗体の製造工程につ
いて示している。基板となる単結晶シリコン基板1上に
周知の方法により絶縁分離膜およびMOSFETやバイ
ポーラトランジスタなどの回路素子を形成し(図示せ
ず)、金属配線との絶縁性を確保するために層間絶縁膜
としてのシリコン酸化膜2をCVD法により堆積形成
し、熱処理を行なって膜質を向上させる。
FIG. 8 shows a material for a thin film resistor such as Cr
The manufacturing process of a thin film resistor in the case of using SiN is shown. An insulating separation film and circuit elements such as MOSFETs and bipolar transistors (not shown) are formed on a single crystal silicon substrate 1 serving as a substrate by a known method (not shown), and are used as interlayer insulating films in order to ensure insulation with metal wiring. The silicon oxide film 2 is deposited and formed by a CVD method, and heat treatment is performed to improve the film quality.

【0004】この後、シリコン酸化膜2上に薄膜抵抗体
層としてのCrSi系膜3を形成すると共に、バリアメ
タル層としてのTiW膜4を積層形成する。続いて、フ
ォトリソグラフィ処理によって所定形状にパターニング
したフォトレジスト層5を設け(図8(a)参照)、こ
れをマスク部材としてTiW膜4を周知のウェットエッ
チング処理によってエッチングし、CrSi系膜3を露
出させる(同図(b)参照)。
Thereafter, a CrSi-based film 3 as a thin-film resistor layer is formed on the silicon oxide film 2 and a TiW film 4 as a barrier metal layer is formed by lamination. Subsequently, a photoresist layer 5 patterned into a predetermined shape by a photolithography process is provided (see FIG. 8A), and using this as a mask member, the TiW film 4 is etched by a well-known wet etching process to form a CrSi-based film 3. It is exposed (see FIG. 3B).

【0005】次に、CrSi系膜3をエッチング処理に
よりパターニングする。これは、フォトレジスト層5お
よびバリアメタル層であるTiW膜4をマスク部材と
し、プラズマドライエッチングにより行なう(同図
(c)参照)。この方法については、例えば、特開平7
−335831号公報に示されている。そして、この
後、フォトレジスト層5を除去して、周知のフォトリソ
グラフィ処理によりアルミニウムなどの電極配線6を形
成する(同図(d)参照)。これにより、CrSi系膜
3による薄膜抵抗体が形成される。
Next, the CrSi-based film 3 is patterned by etching. This is performed by plasma dry etching using the photoresist layer 5 and the TiW film 4 as a barrier metal layer as a mask member (see FIG. 3C). This method is described in, for example,
No. 3,358,831. Thereafter, the photoresist layer 5 is removed, and an electrode wiring 6 made of aluminum or the like is formed by a known photolithography process (see FIG. 4D). Thus, a thin film resistor made of the CrSi-based film 3 is formed.

【0006】ところで、上述のような製造工程において
は、バリアメタル層であるTiW膜4をエッチングする
際に、そのエッチング残渣の発生やあるいは、図8
(b)にも示しているように、フォトレジスト層5の縁
部から内側に向けてサイドエッチングがあるので(サイ
ドエッチング幅Δd)、当初のパターン寸法d1(同図
(a)参照)に対して両サイドからのサイドエッチング
による幅2Δdだけ短い寸法d2(=d1−2Δd)に
形成されることになり、全体として加工幅のばらつきが
大きくなる。このことは、寸法d1の最小値を決めるパ
ターンの微細化を進めるにあたって、Δdの値がエッチ
ングの精度として同程度存在することを考慮すると、こ
れが全体に与える悪影響が大きくなるので、結果的に、
加工精度の向上に対して制約を与えるものである。
In the above-described manufacturing process, when the TiW film 4 serving as a barrier metal layer is etched, generation of an etching residue occurs, or FIG.
As shown in (b), since there is side etching from the edge of the photoresist layer 5 toward the inside (side etching width Δd), the original pattern dimension d1 (see FIG. 3A) is obtained. As a result, a dimension d2 (= d1-2Δd) shorter by a width 2Δd due to side etching from both sides is formed, and the variation in the processing width becomes large as a whole. This is because, when the miniaturization of the pattern for determining the minimum value of the dimension d1 is advanced, considering that the value of Δd is substantially the same as the etching accuracy, this has a large adverse effect on the whole, and as a result,
This limits the improvement of the processing accuracy.

【0007】本発明は、上記事情に鑑みてなされたもの
で、その目的は、このような薄膜抵抗体を形成する際の
エッチング処理工程において、その加工精度を高めるこ
とができ、バリアメタルおよび薄膜抵抗体をそれぞれ選
択性良くエッチング処理することができるようにした薄
膜抵抗体の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to improve the processing accuracy in an etching process for forming such a thin film resistor, and to provide a barrier metal and a thin film resistor. An object of the present invention is to provide a method of manufacturing a thin film resistor in which resistors can be etched with high selectivity.

【0008】[0008]

【課題を解決するための手段】請求項1の発明によれ
ば、マスクパターン形成工程においては、バリアメタル
層の表面にマスク材料層を形成してマスクパターンを形
成し、続いて、エッチング処理工程において、このマス
クパターンをマスクとしてフッ素化合物ガスおよび酸素
ガスを混合したエッチングガスをプラズマ活性化してド
ライエッチング処理を行なうことでバリアメタル層を選
択的にエッチングすると共に、薄膜抵抗体層を選択的に
エッチングする。
According to the first aspect of the present invention, in the mask pattern forming step, a mask material layer is formed on the surface of the barrier metal layer to form a mask pattern, and then the etching process step is performed. In this method, the barrier metal layer is selectively etched by performing dry etching by plasma-activating an etching gas in which a fluorine compound gas and an oxygen gas are mixed using the mask pattern as a mask, and selectively forming the thin film resistor layer. Etch.

【0009】この後、マスクパターンを剥離することに
より、基板の表面に薄膜抵抗体を形成することができ、
この結果、エッチング処理工程においては、バリアメタ
ル層と薄膜抵抗体層とを同じドライエッチング工程で連
続して実施することができるようになり、工程数を削減
することができると共に、サイドエッチングなどを極力
抑制して精度の高い加工を行なうことができるようにな
る。
Thereafter, the thin film resistor can be formed on the surface of the substrate by removing the mask pattern.
As a result, in the etching processing step, the barrier metal layer and the thin film resistor layer can be continuously performed in the same dry etching step, so that the number of steps can be reduced and side etching and the like can be performed. High-precision machining can be performed with the minimum possible.

【0010】請求項2の発明によれば、薄膜抵抗体層と
してクロム(Cr)およびシリコン(Si)を含む化合
物を用いるので、例えば、CrSiNなどの化合物を採
用することにより温度係数が小さい薄膜抵抗体として形
成することができるようになるので、素子の特性の向上
を図ることができ、この薄膜抵抗体層の上にチタン(T
i)あるいはタングステン(W)を含む化合物からなる
層を形成するので、薄膜抵抗体層に電気的に接続する配
線金属との直接の接触による好ましくない反応を防止す
ることができるようになる。
According to the second aspect of the present invention, since a compound containing chromium (Cr) and silicon (Si) is used for the thin film resistor layer, a thin film resistor having a small temperature coefficient can be obtained by employing a compound such as CrSiN. Since the element can be formed as a body, the characteristics of the element can be improved, and titanium (T
Since the layer made of i) or a compound containing tungsten (W) is formed, it is possible to prevent an undesired reaction due to direct contact with a wiring metal electrically connected to the thin film resistor layer.

【0011】請求項3の発明によれば、エッチング処理
工程においては、エッチングガスのフッ素成分の混合比
を高くしてバリアメタル層を選択的にエッチングするの
で、オーバーエッチングをした場合でもマスクパターン
や薄膜抵抗体層を過剰にエッチングすることがなく、し
たがって精度良くバリアメタル層をエッチングすること
ができ、次のエッチングでは、エッチングガスの酸素成
分の混合比を高くして薄膜抵抗体を選択的にエッチング
するので、バリアメタル層をマスクパターンとして薄膜
抵抗体層のエッチングを行なうことができるようになっ
て精度良く薄膜抵抗体を形成することができるようにな
る。
According to the third aspect of the present invention, in the etching process, the barrier metal layer is selectively etched by increasing the mixing ratio of the fluorine component of the etching gas. The thin film resistor layer is not excessively etched, so that the barrier metal layer can be etched with high precision. In the next etching, the mixing ratio of the oxygen component of the etching gas is increased and the thin film resistor is selectively etched. Since the etching is performed, the thin film resistor layer can be etched using the barrier metal layer as a mask pattern, so that the thin film resistor can be formed with high accuracy.

【0012】請求項5の発明によれば、エッチング処理
工程で用いるエッチングガスとして、四フッ化炭素(C
)ガスおよび酸素(O)ガスを混合したものを用
いているので、CF4ガスによりTiまたはWを含むバ
リアメタル層をエッチングすることができ、一方、CF
ガスおよびOガスによりクロム(Cr)やシリコン
(Si)を含む薄膜抵抗体をエッチングすることができ
るようになる。この結果、バリアメタル層のエッチング
処理と薄膜抵抗体のエッチング処理を同じ種類のガスを
用いてその流量の変更を行なうだけで両者を選択的に実
施することができるようになり、エッチング処理工程を
連続してガス交換をすることなく行なえるようになり、
迅速且つ確実に処理を行なうことができるようになる。
According to the invention of claim 5, carbon tetrafluoride (C) is used as an etching gas used in the etching process.
Since a mixture of F 4 ) gas and oxygen (O 2 ) gas is used, the barrier metal layer containing Ti or W can be etched with CF 4 gas, while CF 4 gas can be used.
The thin film resistor containing chromium (Cr) or silicon (Si) can be etched by the four gases and the O 2 gas. As a result, the etching process of the barrier metal layer and the etching process of the thin film resistor can be selectively performed only by changing the flow rate using the same kind of gas, and the etching process can be performed. It can be done without continuous gas exchange,
Processing can be performed quickly and reliably.

【0013】請求項6の発明によれば、バリアメタル層
をエッチングする際のガス比として、エッチングガス全
体に対する酸素の流量を20〜70%として設定するこ
とにより、薄膜抵抗体層に対するバリアメタル層のエッ
チング選択比を高めることができるようになる。また、
薄膜抵抗体をエッチングする際のガス比においては、酸
素の流量比を80%以上となるように設定することによ
り下地の基板表面に形成された酸化膜に対する薄膜抵抗
体層のエッチング選択比を高めた状態とすることができ
るようになる。
According to the sixth aspect of the present invention, the flow rate of oxygen with respect to the entire etching gas is set at 20 to 70% as a gas ratio when etching the barrier metal layer, so that the barrier metal layer with respect to the thin film resistor layer is formed. Can be increased in etching selectivity. Also,
In the gas ratio for etching the thin film resistor, the etching selectivity of the thin film resistor layer with respect to the oxide film formed on the underlying substrate surface is increased by setting the flow rate of oxygen to be 80% or more. It can be in a state where it has been set.

【0014】請求項7の発明によれば、バリアメタル層
をエッチングする際のガス比がエッチングガス全体に対
する酸素の流量を50%以下としているため、薄膜抵抗
体層に対するバリアメタル層のエッチング選択比を効果
的に高めることができるようになる。
According to the seventh aspect of the present invention, since the gas ratio at the time of etching the barrier metal layer is such that the flow rate of oxygen to the entire etching gas is 50% or less, the etching selectivity of the barrier metal layer to the thin film resistor layer is increased. Can be effectively increased.

【0015】請求項8および9の発明によれば、マスク
材料層として少なくともC−H結合を含んだ有機材料を
用いると共に、特に請求項8においてはエッチング処理
の際に基板温度を常温よりも高い所定温度に加熱するの
で、バリアメタル層のエッチング速度の向上が図れると
共に、バリアメタル層のエッチングの際に使用されるC
F4ガスによってそのマスク材料のC−H結合部分のH
がフッ素Fに置き替わりやすくなり、表面全体をC−F
結合とすることができるようになる。このようにマスク
材料層の表面をC−F結合とすることにより、次の処理
工程である薄膜抵抗体のエッチングにおいては、エッチ
ングガスの酸素ガス比率を高めた条件で行なう場合で
も、マスク材料の表面のOエッチング耐性が高まってい
るので、結果として薄膜抵抗体層をエッチングする際
に、マスク材料のエッチング量を抑制することができる
ようになる。
According to the eighth and ninth aspects of the present invention, an organic material containing at least a C--H bond is used as the mask material layer, and in particular, in the eighth aspect, the substrate temperature is higher than the normal temperature during the etching process. Since the heating is performed to a predetermined temperature, the etching rate of the barrier metal layer can be improved, and the C used for etching the barrier metal layer can be improved.
By the F4 gas, H of the C—H bonding portion of the mask material is
Is easily replaced with fluorine F, and the entire surface is C-F
It can be combined. By making the surface of the mask material layer a C—F bond in this manner, in the next processing step of etching the thin film resistor, even when the etching is performed under the condition that the oxygen gas ratio of the etching gas is increased, Since the O-etching resistance of the surface is increased, the amount of etching of the mask material can be suppressed when the thin-film resistor layer is etched as a result.

【0016】[0016]

【発明の実施の形態】以下、本発明の一実施形態につい
て図1ないし図7を参照しながら説明する。図1は基板
である単結晶シリコン基板11上に薄膜抵抗体12を形
成する場合の製造工程に対応した断面を模式的に示すも
ので、同図(d)にはこの方法により形成された薄膜抵
抗体12の断面構成を示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS. FIG. 1 schematically shows a cross section corresponding to a manufacturing process when a thin film resistor 12 is formed on a single crystal silicon substrate 11, which is a substrate. FIG. 1D shows a thin film formed by this method. 3 shows a cross-sectional configuration of the resistor 12.

【0017】すなわち、同図には、半導体基板である単
結晶シリコン基板11上に所定の素子形成工程を経て素
子の作り込みを行なった後に表面に層間絶縁膜としての
シリコン酸化膜13が形成されている。このシリコン酸
化膜13の表面に所定形状にパターニングされた薄膜抵
抗体12が形成されている。
In FIG. 1, a silicon oxide film 13 as an interlayer insulating film is formed on the surface of a single crystal silicon substrate 11, which is a semiconductor substrate, after a device is formed through a predetermined device forming process. ing. On the surface of the silicon oxide film 13, a thin film resistor 12 patterned in a predetermined shape is formed.

【0018】この薄膜抵抗体12は、後述するように、
抵抗体物質としてCrSiの焼結体を窒素ガスを含む雰
囲気中でスパッタにより形成するCrSiN膜14(同
図(a)参照)からなるもので、その膜厚は15nm程
度に形成されている。なお、薄膜抵抗体12を形成する
CrSiN膜14は、窒素を含有させることにより、抵
抗値の温度による変動量を示す係数である温度係数(T
CR)を小さくすることができ、これにより、温度に対
する動作安定性の向上を図れるものである。
As will be described later, this thin film resistor 12
It is composed of a CrSiN film 14 (see FIG. 3A) formed by sputtering a sintered body of CrSi as a resistor substance in an atmosphere containing a nitrogen gas, and has a thickness of about 15 nm. The CrSiN film 14 forming the thin-film resistor 12 contains nitrogen so that the temperature coefficient (T
CR) can be reduced, whereby the operation stability with respect to temperature can be improved.

【0019】薄膜抵抗体12の両端部の電極接触部分の
表面には、電極部分との間の反応による劣化を防止する
ためのバリアメタル層であるTiW膜15が形成されて
いる。このTiW膜15は250nm程度の膜厚で積層
形成されている。そして、この薄膜抵抗体12の両端の
TiW膜15を覆うようにして金属電極としてのアルミ
ニウム電極パターン16が形成されている。これによっ
て、アルミニウム電極パターン16間に薄膜抵抗体12
により抵抗体が形成されたことになる。
On the surfaces of the electrode contact portions at both ends of the thin film resistor 12, a TiW film 15 which is a barrier metal layer for preventing deterioration due to a reaction with the electrode portions is formed. The TiW film 15 is formed to have a thickness of about 250 nm. Then, an aluminum electrode pattern 16 as a metal electrode is formed so as to cover the TiW films 15 at both ends of the thin film resistor 12. Thereby, the thin film resistor 12 is formed between the aluminum electrode patterns 16.
As a result, a resistor is formed.

【0020】次に、上述の構成の薄膜抵抗体12を形成
する過程において、本発明でいうところのエッチング処
理工程を行なう際に使用するエッチング装置の構成につ
いて簡単に説明する。図2は、ケミカルドライエッチン
グ(Chemical Dry Etching)装置17の概略的構成を示
すもので、その内部全体は大きく分けてエッチング反応
室18とこれをガス通路19を介して連通しているプラ
ズマ発生室20とから構成されている。
Next, in the process of forming the thin film resistor 12 having the above-described structure, the structure of an etching apparatus used for performing the etching process according to the present invention will be briefly described. FIG. 2 shows a schematic configuration of a chemical dry etching (Chemical Dry Etching) apparatus 17. The whole inside thereof is roughly divided into an etching reaction chamber 18 and a plasma generation chamber which communicates this with a gas passage 19. 20.

【0021】プラズマ発生室20には、エッチングガス
を導入するガス導入口21が開口されており、エッチン
グガスとしてCFおよびOが内部に供給されるよう
になっている。また、プラズマ発生室20には導波管2
2を介してマイクロ波が内部に照射されるようになって
いる。そして、マイクロ波がプラズマ発生室20内に導
入されると、内部に供給されたエッチングガスは、プラ
ズマ状態となって励起されて活性化し、この活性化した
エッチングガスがガス通路19を介してエッチング反応
室18に導かれるようになっている。
A gas introduction port 21 for introducing an etching gas is opened in the plasma generation chamber 20, and CF 4 and O 2 are supplied to the inside as an etching gas. Further, the waveguide 2 is provided in the plasma generation chamber 20.
The microwave is radiated to the inside through the antenna 2. When the microwave is introduced into the plasma generation chamber 20, the etching gas supplied to the inside is excited into a plasma state and activated, and the activated etching gas is etched through the gas passage 19. It is led to the reaction chamber 18.

【0022】次に、エッチング反応室18においては、
上部にガス整流プレート23が配設されると共に、下部
中央に基板載置部24が設けられている。ガス整流プレ
ート23は、ガス通路19を介して導入されたエッチン
グガスを整流して基板載置部24に載置されるエッチン
グ対象である基板(ウエハ)25に均一に接触するよう
に配置されている。基板載置部24は、支持ピン24a
により基板25を支持するように設けられ、下方に設け
られた加熱用のランプ26の輻射熱により基板25を加
熱しながらエッチング処理を行なえるようになってい
る。
Next, in the etching reaction chamber 18,
A gas rectifying plate 23 is provided at an upper portion, and a substrate mounting portion 24 is provided at a lower center. The gas rectifying plate 23 is arranged so as to rectify the etching gas introduced through the gas passage 19 and uniformly contact a substrate (wafer) 25 to be etched placed on the substrate placing portion 24. I have. The substrate mounting portion 24 includes a support pin 24a.
Thus, the etching process can be performed while heating the substrate 25 by radiant heat of a heating lamp 26 provided below.

【0023】基板載置部24の下部でランプ26の側部
にはエッチングガスおよびその反応生成物を排出するこ
とおよび内部を減圧するための排気系に連通する排気口
27が設けられている。なお、図中では、各状態のエッ
チングガスの流通経路を示すために、○印で励起前のエ
ッチングガスを示し、△印で活性化したエッチングガス
を示し、さらに、□印でエッチングによる反応生成物を
示している。
An exhaust port 27 communicating with an exhaust system for discharging an etching gas and its reaction product and reducing the pressure inside the lamp is provided at a lower portion of the substrate mounting portion 24 and on a side portion of the lamp 26. In the figure, to show the flow path of the etching gas in each state, a circle indicates an etching gas before excitation, a triangle indicates an activated etching gas, and a square indicates a reaction generated by etching. Shows things.

【0024】さて、次に、薄膜抵抗体12を形成する製
造工程について図1を参照して説明する。まず、単結晶
シリコン基板11上に、図示はしないが、周知の方法に
より絶縁分離膜およびMOSFETやバイポーラトラン
ジスタなどの回路素子を形成し、その上に金属配線との
絶縁性を確保するために層間絶縁膜としてのシリコン酸
化膜12をCVD法により堆積形成する。このシリコン
酸化膜12は、この後、所定条件でアニーリング処理を
行なうことにより膜質を緻密な状態にする。
Next, a manufacturing process for forming the thin film resistor 12 will be described with reference to FIG. First, an insulating isolation film and circuit elements such as MOSFETs and bipolar transistors are formed on the single-crystal silicon substrate 11 by a known method (not shown), and an interlayer is formed on the monocrystalline silicon substrate 11 in order to ensure insulation with metal wiring. A silicon oxide film 12 as an insulating film is deposited and formed by a CVD method. Thereafter, the silicon oxide film 12 is subjected to an annealing process under a predetermined condition to make the film quality dense.

【0025】この後、シリコン酸化膜13上に薄膜抵抗
体層としてのCrSiN膜14を形成すると共に、バリ
アメタル層としてのTiW膜15を積層形成する。この
場合、CrSiN膜14は、CrSi焼結体を窒素(N
)ガスおよびアルゴン(Ar)ガスを含む雰囲気中で
反応性スパッタリングにより形成するもので、膜厚は1
5nm程度である。また、TiW膜15は、CrSiN
膜14と上部に形成するアルミニウム電極パターン16
とが反応して劣化するのを防止するために設けるもの
で、同じくアルゴン(Ar)雰囲気中でスパッタリング
により250nm程度の膜厚で形成する。
Thereafter, a CrSiN film 14 as a thin film resistor layer is formed on the silicon oxide film 13 and a TiW film 15 as a barrier metal layer is formed by lamination. In this case, the CrSiN film 14 is formed by converting the CrSi sintered body to nitrogen (N
2 ) It is formed by reactive sputtering in an atmosphere containing gas and argon (Ar) gas.
It is about 5 nm. The TiW film 15 is made of CrSiN
Film 14 and aluminum electrode pattern 16 formed on top
Is formed in order to prevent the reaction from deteriorating, and is similarly formed to a thickness of about 250 nm by sputtering in an argon (Ar) atmosphere.

【0026】続いて、TiW膜15上に、有機材料から
なるフォトレジストを例えば1μm程度の膜厚となるよ
うに塗布し、周知のフォトリソグラフィ処理によって薄
膜抵抗体12の形状に対応した形状にパターニングして
マスクパターン28を形成する(図1(a)参照)。こ
の場合、マスクパターン28を形成するフォトレジスト
は、例えば、フェノールノボラック樹脂からなり、この
樹脂には炭素水素結合(C−H結合)が含まれている。
Subsequently, a photoresist made of an organic material is applied on the TiW film 15 so as to have a thickness of, for example, about 1 μm, and is patterned into a shape corresponding to the shape of the thin film resistor 12 by a known photolithography process. Thus, a mask pattern 28 is formed (see FIG. 1A). In this case, the photoresist forming the mask pattern 28 is made of, for example, a phenol novolak resin, and the resin contains a carbon-hydrogen bond (CH bond).

【0027】次に、エッチング処理工程に進むと、前述
したケミカルドライエッチング装置17を用いて、上述
の状態まで形成している単結晶シリコン基板11のTi
W膜15およびCrSiN膜14のエッチング処理を行
なう。まず、基板25として、単結晶シリコン基板11
を基板載置部24の支持ピン24aにより支持させる。
この状態で、エッチングガスを導入してエッチング処理
を行なう。
Next, when the process proceeds to the etching process, using the above-described chemical dry etching apparatus 17, the Ti
The W film 15 and the CrSiN film 14 are etched. First, as the substrate 25, the single crystal silicon substrate 11
Is supported by the support pins 24 a of the substrate mounting portion 24.
In this state, an etching process is performed by introducing an etching gas.

【0028】エッチング処理に当たっては、TiW膜1
5およびCrSiN膜14のそれぞれに対して異なる条
件で行なう2ステップエッチングを採用している。各エ
ッチング処理における条件は、図3にも示すように、主
としてエッチングガスとして用いるフッ素化合物ガスで
ある四フッ化炭素ガス(CF)と酸素ガス(O)と
の混合比を異ならせることで設定している。
In the etching process, the TiW film 1
2 step etching is performed on each of the CrSiN film 5 and the CrSiN film 14 under different conditions. As shown in FIG. 3, the conditions in each etching process are different by changing the mixture ratio of carbon tetrafluoride gas (CF 4 ), which is a fluorine compound gas used mainly as an etching gas, and oxygen gas (O 2 ). You have set.

【0029】すなわち、第1ステップであるTiW膜1
5のエッチング処理では、エッチングガス全体の流量に
対する酸素ガスの流量の占める割合R(%)の値を20
〜70%程度の範囲を適正範囲として、例えば30%に
設定することで、フッ素成分の混合比を高く設定してい
る。
That is, the first step, TiW film 1
In the etching process of No. 5, the value of the ratio R (%) of the flow rate of the oxygen gas to the total flow rate of the etching gas is set to 20.
By setting the range of about 70% as an appropriate range, for example, 30%, the mixing ratio of the fluorine component is set high.

【0030】なお、CrSiN膜14がエッチングされ
にくい条件を考慮すると、図4から、上記割合R(%)
の値は、50%以下程度とすることが好ましく、また、
CrSiN膜14とTiW膜15とのエッチング選択比
を大きくとるという点からは、図5の結果から、割合R
(%)の値は50%以下程度とすることが好ましい。そ
して、割合R(%)の値の下限値としては、酸素ガスの
流量が低下することでCrSiN膜14に皮膜が形成さ
れて第2ステップのエッチングに悪影響を及ぼさないよ
うにする程度として、例えば20%以上程度とすること
が好ましい。
In consideration of the condition that the CrSiN film 14 is hardly etched, the above ratio R (%) is obtained from FIG.
Is preferably about 50% or less, and
From the viewpoint of increasing the etching selectivity between the CrSiN film 14 and the TiW film 15, the ratio R
The value of (%) is preferably about 50% or less. The lower limit of the value of the ratio R (%) is, for example, such that the flow rate of the oxygen gas is reduced so that a film is not formed on the CrSiN film 14 and adversely affects the etching in the second step. It is preferable to be about 20% or more.

【0031】また、第2ステップであるCrSiN膜1
4のエッチング処理では、割合R(%)の値を80〜9
5%の範囲を適正範囲として、例えば90%に設定する
ことで、酸素成分の混合比を高く設定している。
In the second step, a CrSiN film 1 is formed.
In the etching process of No. 4, the value of the ratio R (%) is set to 80 to 9
By setting the range of 5% as an appropriate range, for example, 90%, the mixing ratio of the oxygen component is set high.

【0032】そして、他の設定条件として、エッチング
ガス圧力,マイクロ波出力および基板温度については第
1ステップおよび第2ステップを共通の条件で設定す
る。エッチングガス圧力(Torr)は0.6±0.4
Torr程度を適正範囲として例えば0.3Torr程
度に設定し、マイクロ波出力としては、1000±60
0Wの範囲を適正範囲として例えば1000Wに設定
し、ランプ26により加熱する基板温度(℃)は室温〜
200℃の範囲を適正範囲として例えば100℃に設定
する。
As other setting conditions, the first step and the second step are set under common conditions for the etching gas pressure, the microwave output, and the substrate temperature. Etching gas pressure (Torr) is 0.6 ± 0.4
Torr is set as an appropriate range, for example, about 0.3 Torr, and the microwave output is 1000 ± 60.
The range of 0 W is set as an appropriate range, for example, 1000 W, and the substrate temperature (° C.) heated by the lamp 26 is from room temperature to
The range of 200 ° C. is set to, for example, 100 ° C. as an appropriate range.

【0033】なお、基板温度として200℃を上限とし
ているのは、形成しているマスク材料がエッチングマス
クとして使用可能な範囲内の条件であり、好ましくは1
50℃程度である。さらに、室温よりも高く設定するの
は、バリアメタル層のエッチング速度を向上できると共
に、加熱することにより後述する置換反応(C−H結合
をC−F結合に置換する反応)を促進させることができ
るという点も考慮しているからである。
The reason why the upper limit of the substrate temperature is 200 ° C. is that the mask material to be formed is within a range in which it can be used as an etching mask.
It is about 50 ° C. Further, setting the temperature higher than the room temperature can improve the etching rate of the barrier metal layer and promote the substitution reaction (replacement of C—H bond to C—F bond) described later by heating. This is because they also take into account that they can.

【0034】さて、上記したようなエッチング条件で第
1および第2のエッチング処理を行なう場合において、
プラズマ発生室20内にガスが導入されてこれにマイク
ロ波が照射されると、エッチングガスの分子が励起され
てフッ素成分はフッ素ラジカルとなり、酸素成分は酸素
ラジカルとなって反応性の高い粒子となってガス通路1
9を通ってエッチング反応室18に流入するようにな
る。
When the first and second etching processes are performed under the above-described etching conditions,
When a gas is introduced into the plasma generation chamber 20 and is irradiated with microwaves, the molecules of the etching gas are excited and the fluorine component becomes fluorine radicals, and the oxygen component becomes oxygen radicals and reacts with highly reactive particles. Become gas passage 1
9 and flows into the etching reaction chamber 18.

【0035】そして、これらフッ素ラジカルおよび酸素
ラジカルによってエッチング処理を行うが、TiW膜1
5および層間絶縁膜13のエッチングは主としてフッ素
ラジカルが作用して行われ、CrSiN膜14のエッチ
ングは主としてフッ素ラジカルおよび酸素ラジカルの両
方が作用して行われる。
Then, etching is performed by the fluorine radicals and oxygen radicals.
5 and the interlayer insulating film 13 are mainly etched by fluorine radicals, and the CrSiN film 14 is mainly etched by both fluorine radicals and oxygen radicals.

【0036】これは、フッ素ラジカルおよび酸素ラジカ
ルによりTiW膜15,シリコン酸化膜からなる層間絶
縁膜13およびCrSiN膜14に対して次のような反
応式(1)〜(3)で表される反応がおこることによ
り、エッチング処理がなされるものと考えられる。すな
わち、TiW膜15は、構成元素であるチタン(T
i),タングステン(W)がフッ素および酸素と化合し
てエッチング除去され、CrSiN膜14は、クロム
(Cr),シリコンがフッ素および酸素と化合してエッ
チング除去され、さらに、層間絶縁膜13は、シリコン
がフッ素と化合してエッチング除去されるのである。
This is because the fluorine radicals and oxygen radicals cause the TiW film 15, the interlayer insulating film 13 made of a silicon oxide film, and the CrSiN film 14 to react according to the following reaction formulas (1) to (3). It is considered that the etching process is performed by the occurrence of. That is, the TiW film 15 is made of titanium (T
i), tungsten (W) is etched and removed by combining with fluorine and oxygen, the CrSiN film 14 is etched and removed by combining chromium (Cr) and silicon with fluorine and oxygen, and the interlayer insulating film 13 is Silicon is combined with fluorine and etched away.

【0037】 TiW +F*+O* → TiF↑+WF↑+WOFx↑ …(1) CrSi +F*+O* → CrOxFy↑ +SiF↑ …(2) SiO +F* → SiF↑ …(3) 上式において、F*はフッ素ラジカル、O*は酸素ラジ
カルである。
TiW + F * + O * → TiF 4 ↑ + WF 6 ↑ + WOFx ↑ (1) CrSi + F * + O * → CrOxFy ↑ + SiF 4 … (2) SiO 2 + F * → SiF 4 … (3) In the formula, F * is a fluorine radical and O * is an oxygen radical.

【0038】上述のように四フッ化炭素(CF)ガス
および酸素ガスの流量を設定したのは、図4および図5
に示すように、上述の混合の割合Rの値を変化させて横
軸にとった場合の各膜のエッチング速度(nm/分)の
データおよび各膜間のエッチング選択比のデータに基づ
いて、TiW膜15のエッチング処理に有効な第1ステ
ップのエッチング条件およびCrSiN膜14のエッチ
ング処理に有効な第2ステップのエッチング条件として
求めた結果である。
The flow rates of the carbon tetrafluoride (CF 4 ) gas and the oxygen gas are set as described above with reference to FIGS.
As shown in FIG. 3, based on the data of the etching rate (nm / min) of each film and the data of the etching selectivity between the films when the value of the mixing ratio R is changed and the horizontal axis is used, This is a result obtained as a first step etching condition effective for the TiW film 15 etching process and a second step etching condition effective for the CrSiN film 14 etching process.

【0039】さて、このようなTi,W系/CrSi系
薄膜の連続ドライエッチングを行う場合においては、一
般的に1ステップでエッチングを行うことが望ましい
が、下地の層間絶縁膜13に対して薄膜系の選択比を高
く設定する条件では、酸素ラジカルによってマスクパタ
ーン28のフォトレジストの削れ量が増大してしまうの
で、薄膜抵抗体12の加工パターン幅の精度が低下する
問題があることから、本実施形態で示す2ステップエッ
チングが採用されているのである。
In the case where such a Ti, W-based / CrSi-based thin film is continuously dry-etched, it is generally desirable to perform the etching in one step. Under the condition that the selectivity of the system is set to be high, since the amount of the photoresist removed from the mask pattern 28 by the oxygen radical increases, there is a problem that the precision of the processing pattern width of the thin film resistor 12 is reduced. The two-step etching shown in the embodiment is employed.

【0040】そこで、エッチング処理工程の第1ステッ
プであるTiW膜15のエッチング処理では、上述した
エッチング条件にて行うことによりTiW膜15を選択
的にエッチングする(図1(b)参照)。このとき、後
述するように、マスクパターン28の近傍部分ではTi
W膜15のエッチング速度が他の部分に比べて2/3程
度に低下する性質があるので、これを解消するために5
0%以上のオーバーエッチングを行う(エッチングレー
トから求めたエッチング時間に対して1.5倍の時間だ
けエッチング処理を行なう)。これにより、他の部分の
TiW膜15がエッチングにより除去された状態でなお
周辺近傍部分が裾引き状態で残るのを防止して確実にエ
ッチングすることができる。
Therefore, in the etching process of the TiW film 15, which is the first step of the etching process, the TiW film 15 is selectively etched by performing the above-described etching conditions (see FIG. 1B). At this time, as described later, in the portion near the mask pattern 28, Ti
Since the etching rate of the W film 15 has a property of being reduced to about 2/3 as compared with other parts, 5
Over-etching of 0% or more is performed (etching is performed for 1.5 times the etching time obtained from the etching rate). Thus, it is possible to prevent the portion near the periphery from remaining as a footing state while the other portion of the TiW film 15 is removed by the etching, and to perform the etching reliably.

【0041】ところが、この場合において、周辺部近傍
のみに残るTiW膜15をエッチングするときに、Cr
SiN膜14が露出した状態となっているので、このC
rSiN膜14に対するエッチング速度が低くなるよう
に設定しておく必要がある。これは、TiW膜15に比
べてCrSiN膜14の膜厚が非常に薄く形成されてい
るため、オーバーエッチングを行っているときにCrS
iN膜14がエッチングにより除去されて下地の層間絶
縁膜13が露出すると、その層間絶縁膜13のエッチン
グによりフッ素ラジカルが消費されてしまうため、さら
にTiW膜15のエッチング速度が低下してしまうと共
に、層間絶縁膜13の膜厚の低下を招くからである。
However, in this case, when the TiW film 15 remaining only in the vicinity of the peripheral portion is etched,
Since the SiN film 14 is exposed, the C
It is necessary to set the etching rate for the rSiN film 14 to be low. This is because the CrSiN film 14 is formed to be much thinner than the TiW film 15, so that the CrS
When the iN film 14 is removed by etching to expose the underlying interlayer insulating film 13, fluorine radicals are consumed by the etching of the interlayer insulating film 13, so that the etching rate of the TiW film 15 further decreases, and This is because the thickness of the interlayer insulating film 13 is reduced.

【0042】そこで、本実施形態においては、以上の点
を考慮して、TiW膜15のエッチング処理において
は、CrSiN膜14に対する選択比が10以上得られ
る条件を設定することが好ましく、このエッチング条件
として図3の第1ステップに示したエッチングガスの流
量を設定している。
Therefore, in the present embodiment, in consideration of the above points, in the etching process of the TiW film 15, it is preferable to set a condition that can obtain a selectivity to the CrSiN film 14 of 10 or more. Is set as the flow rate of the etching gas shown in the first step of FIG.

【0043】なお、TiW膜15に対するCrSiN膜
14のエッチング選択比を考慮しないで、単なるマスク
パターン28のレジスト削れ量の低減を図るための条件
と、TiW膜15の層間絶縁膜12のに対するエッチン
グの選択比を高くするための条件による2ステップエッ
チングでは、次のような点で不具合が生ずる。
The conditions for simply reducing the amount of resist removal of the mask pattern 28 without considering the etching selectivity of the CrSiN film 14 with respect to the TiW film 15 and the etching of the TiW film 15 with respect to the interlayer insulating film 12 are considered. In the two-step etching under the conditions for increasing the selectivity, problems occur in the following points.

【0044】例えば、図7に示すように、図1(a)と
同様の状態の図7(a)から、エッチング処理を開始す
ると、マスクパターン28の周辺近傍で発生するTiW
膜15のエッチング速度の低下によって、マスクパター
ン28以外の部分では下地の層間絶縁膜が露出した状態
で、周辺近傍から外周に向けてなだらかな傾斜をもって
エッチングされていない領域Pが裾引き状態に残ること
になる(同図(b)参照)。したがって、この残った部
分をエッチング除去するために過剰なオーバーエッチン
グを行う必要が生ずる。このことが、結果として下地の
層間絶縁膜13の削れ量Qが増大してしまう(同図
(c)参照)という不具合が生ずるからである。
For example, as shown in FIG. 7, when the etching process is started from FIG. 7A in a state similar to FIG. 1A, TiW generated near the periphery of the mask pattern 28 is started.
Due to the lowering of the etching rate of the film 15, a region P which has not been etched with a gentle inclination from the vicinity to the outer periphery remains in a skirted state with the underlying interlayer insulating film exposed in portions other than the mask pattern 28. (See FIG. 3B). Therefore, it is necessary to perform excessive over-etching to remove the remaining portion by etching. This is because, as a result, the problem that the shaved amount Q of the underlying interlayer insulating film 13 increases (see FIG. 3C) occurs.

【0045】つまり、CrSiN膜14がTiW膜15
をエッチングする際にエッチングストッパとして作用す
るようなエッチング条件が必要となる。具体的に言う
と、TiW膜15のマスク近傍の裾引き領域がエッチン
グ除去されるまでの間、CrSiN膜14がそのエッチ
ング処理によって除去されないようなエッチング条件を
考慮する必要があるということである。
That is, the CrSiN film 14 becomes the TiW film 15
Etching conditions that act as an etching stopper when etching are used. Specifically, it is necessary to consider etching conditions such that the CrSiN film 14 is not removed by the etching process until the footing region near the mask of the TiW film 15 is removed by etching.

【0046】次に、エッチング処理工程の第2ステップ
であるCrSiN膜14のエッチング処理を行う(図1
(c)参照)。この場合には、マスクパターン28およ
びTiW膜15の両者をマスク部材としてエッチング処
理を行うことになる。そして、この第2ステップでは、
100%以上のオーバーエッチング処理を行う。なお、
このとき、エッチングガス中の成分として酸素ラジカル
を多く含めることで、下地の層間絶縁膜13のエッチン
グによる削れ量を50nm以下程度に抑制することがで
きるが、一方で、酸素ラジカルを多く含めることはマス
クパターン28のレジスト材料を高いエッチング速度で
エッチングすることになる。
Next, the CrSiN film 14 is etched as the second step of the etching process (FIG. 1).
(C)). In this case, etching is performed using both the mask pattern 28 and the TiW film 15 as mask members. And in this second step,
An over-etching process of 100% or more is performed. In addition,
At this time, by including a large amount of oxygen radicals as a component in the etching gas, the shaving amount of the underlying interlayer insulating film 13 due to the etching can be suppressed to about 50 nm or less. The resist material of the mask pattern 28 is etched at a high etching rate.

【0047】ところが、マスクパターン材料は、C−H
結合を有する材料(ここでは例えばフェノールノボラッ
ク樹脂)成分を含んでいるので、TiW膜15のエッチ
ング処理の際にフッ素ラジカルによりHが置換されやす
く、このとき基板温度を100℃に設定して加熱してい
ることからその置換反応が促進される効果があるので、
C−H結合はC−F結合へと移行するようになる。この
C−F結合は、C−H結合よりも強いので、CrNiS
i膜14のエッチングに際して酸素ラジカルが多くなる
条件であっても、酸素ラジカルと反応して置換されるこ
とを抑制することができ、この結果、マスクパターン材
料自身がエッチングされるのを防止することができるよ
うになる。なお、図4に示すフォトレジストのエッチン
グ速度は、フォトレジストの表面がフッ素ラジカルによ
り変質していない状態のときのものである。
However, the mask pattern material is CH—H.
Since a material having a bond (here, for example, a phenol novolak resin) is contained, H is easily replaced by fluorine radicals during the etching treatment of the TiW film 15, and at this time, the substrate temperature is set to 100 ° C. and heating is performed. Has the effect of promoting the substitution reaction,
The CH bond becomes a CF bond. Since this CF bond is stronger than the CH bond, CrNiS
Even under the condition that oxygen radicals increase in the etching of the i-film 14, it is possible to suppress the substitution by reacting with the oxygen radicals. As a result, it is possible to prevent the mask pattern material itself from being etched. Will be able to The etching rate of the photoresist shown in FIG. 4 is obtained when the surface of the photoresist is not altered by fluorine radicals.

【0048】また、バリアメタル層のTiW膜15は、
CrSiN膜14とほぼ同じエッチング速度であること
から、マスクパターン28がエッチングにより剥離され
てしまった場合でも、TiW膜15のエッチングによる
削れ量を30nm程度に抑制することができるようにな
る。この結果、TiW膜15のサイドエッチングなどの
不具合を大幅に改善することができるようになり、マス
クパターン28のパターン幅D1(図1(a)参照)に
対して、最終的に得られる薄膜抵抗体12のパターン幅
D2(同図(d)参照)は0.2μm程度の差として得
ることができ、高精度でパターニングすることができる
ようになる。
The TiW film 15 of the barrier metal layer is
Since the etching rate is substantially the same as that of the CrSiN film 14, even if the mask pattern 28 is peeled off by etching, the amount of shaving of the TiW film 15 by etching can be suppressed to about 30 nm. As a result, defects such as side etching of the TiW film 15 can be significantly improved, and the thin film resistance finally obtained with respect to the pattern width D1 of the mask pattern 28 (see FIG. 1A). The pattern width D2 of the body 12 (see FIG. 4D) can be obtained as a difference of about 0.2 μm, and patterning can be performed with high precision.

【0049】これは、例えば、図6に示すように、本発
明者らの測定結果では、例えば、マスクパターン28の
パターン幅寸法を4μm程度に設定した場合に得られる
各エッチング工程を行った場合の結果から明らかであ
る。すなわち、従来のウェットエッチングを行う工程を
採用した場合には、3.1μmを中心として±0.5μ
m程度の幅で大きくばらつきが生じている。また、連続
ドライエッチング処理を行うが1ステップで行った場合
(エッチング条件は、図3に示している)には2.9μ
mを中心として±0.3μm程度の幅でばらつきが生じ
ている。これに対して、本実施形態を採用した2ステッ
プエッチングを行った場合には、3.8μmを中心とし
て±0.1μm以下程度の小さなばらつきで精度良く形
成されていることがわかる。
This is because, for example, as shown in FIG. 6, according to the measurement results obtained by the present inventors, for example, when each etching step obtained when the pattern width of the mask pattern 28 is set to about 4 μm is performed. It is clear from the results. That is, when the conventional wet etching process is adopted, ± 0.5 μm around 3.1 μm is used.
A large variation occurs in a width of about m. The continuous dry etching is performed in one step (etching conditions are shown in FIG. 3).
Variations occur at a width of about ± 0.3 μm around m. On the other hand, when the two-step etching employing the present embodiment is performed, it can be seen that it is formed with a small variation of about ± 0.1 μm or less around 3.8 μm with high accuracy.

【0050】さて、図1(c)に示した状態から、次
に、マスクパターン28を周知の技術により除去した
後、フォトリソグラフィ処理により、アルミニウムを全
面に成膜すると共に、これを薄膜抵抗体12の両端部に
接触するアルミニウム電極パターン16を形成するよう
にエッチング処理を行う。また、このとき、露出する薄
膜抵抗体12の表面のTiW膜15は除去される。これ
により、薄膜抵抗体12は、バリアメタル層であるTi
W膜15を介してアルミニウム電極パターン16と電気
的に接触した状態に形成される。
Next, from the state shown in FIG. 1 (c), after removing the mask pattern 28 by a known technique, aluminum is formed on the entire surface by photolithography and the thin film resistor is formed. An etching process is performed so as to form an aluminum electrode pattern 16 that is in contact with both ends of the substrate 12. At this time, the exposed TiW film 15 on the surface of the thin film resistor 12 is removed. As a result, the thin film resistor 12 is made of Ti which is a barrier metal layer.
It is formed in a state of being in electrical contact with aluminum electrode pattern 16 via W film 15.

【0051】このような本実施形態によれば、バリアメ
タル層であるTiW膜15および薄膜電極層であるCr
SiN膜14のエッチング処理工程において、連続ドラ
イエッチング処理を2ステップエッチングを行うことに
より、製造工程数を削減して低コスト化を図れると共
に、マスクパターン28のパターン幅に対して高精度で
薄膜抵抗体12を形成することができるようになり、パ
ターン形成に際して工程ばらつきを低減して安定した加
工処理をすることができ、さらに、パターン設計におい
てマージンを大きく設定する必要がなくなり、素子形成
に当たって占有面積が増大するのを防止することができ
るようになる。
According to the present embodiment, the TiW film 15 serving as a barrier metal layer and the Cr film serving as a thin-film electrode layer are used.
In the etching process of the SiN film 14, a continuous dry etching process is performed in two steps, thereby reducing the number of manufacturing steps and reducing the cost. The body 12 can be formed, the process variation can be reduced during pattern formation, and stable processing can be performed. Further, it is not necessary to set a large margin in pattern design, and the occupied area in forming elements is reduced. Can be prevented from increasing.

【0052】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。CDE
装置に代えて、RIE(Reactive Ion Etching)装置
や、ICP(Inductively Coupled Plasma)装置などを
用いることができる。薄膜抵抗体層として、CrSi膜
を用いても良い。TiW膜に代えて、バリアメタル層と
してTi膜やW膜を形成しても良い。エッチングガスの
流量は混合比を保持することで適宜の流量に設定変更で
きるし、この場合には、必要に応じて圧力やマイクロ波
出力あるいは基板温度などを調整して行なえば良い。
The present invention is not limited to the above embodiment, but can be modified or expanded as follows. CDE
Instead of the apparatus, an RIE (Reactive Ion Etching) apparatus, an ICP (Inductively Coupled Plasma) apparatus, or the like can be used. A CrSi film may be used as the thin film resistor layer. Instead of the TiW film, a Ti film or a W film may be formed as a barrier metal layer. The flow rate of the etching gas can be changed to an appropriate flow rate by maintaining the mixing ratio. In this case, the pressure, the microwave output, the substrate temperature, and the like may be adjusted as necessary.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示す薄膜抵抗体の各製造
工程における模式的断面図
FIG. 1 is a schematic cross-sectional view showing a step of manufacturing a thin film resistor according to an embodiment of the present invention.

【図2】ケミカルドライエッチング装置の概略構成図FIG. 2 is a schematic configuration diagram of a chemical dry etching apparatus.

【図3】ドライエッチング処理の条件を示す説明図FIG. 3 is an explanatory diagram showing conditions of a dry etching process.

【図4】酸素混合比に対する各膜のエッチング速度の相
関図
FIG. 4 is a correlation diagram of an etching rate of each film with respect to an oxygen mixing ratio.

【図5】酸素混合比に対する各膜間のエッチング選択比
の相関図
FIG. 5 is a correlation diagram of an etching selectivity between respective films with respect to an oxygen mixing ratio.

【図6】各エッチング処理後のパターン幅の値FIG. 6 shows pattern width values after each etching process.

【図7】不適切な条件で2ステップエッチング処理を行
った場合の図1相当図
FIG. 7 is a diagram corresponding to FIG. 1 when a two-step etching process is performed under inappropriate conditions.

【図8】従来例を示す図1相当図FIG. 8 is a diagram corresponding to FIG. 1 showing a conventional example.

【符号の説明】[Explanation of symbols]

11は単結晶シリコン基板(基板)、12は薄膜抵抗
体、13は層間絶縁膜、14はCrSiN膜(薄膜抵抗
体層)、15はTiW膜(バリアメタル層)、16はア
ルミニウム電極パターン、17はケミカルドライエッチ
ング装置、18はエッチング反応室、19はガス通路、
20はプラズマ発生室、26はランプ、28はマスクパ
ターンである。
11 is a single crystal silicon substrate (substrate), 12 is a thin film resistor, 13 is an interlayer insulating film, 14 is a CrSiN film (thin film resistor layer), 15 is a TiW film (barrier metal layer), 16 is an aluminum electrode pattern, 17 Is a chemical dry etching apparatus, 18 is an etching reaction chamber, 19 is a gas passage,
20 is a plasma generation chamber, 26 is a lamp, and 28 is a mask pattern.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板表面に積層形成した薄膜抵抗体層お
よびバリアメタル層をエッチング処理することにより所
望の形状の薄膜抵抗体を形成する薄膜抵抗体の製造方法
において、 前記バリアメタル層上にマスク材料層を形成してパター
ニングすることによりマスクパターンを形成するマスク
パターン形成工程と、 フッ素化合物ガスおよび酸素ガスを混合したエッチング
ガスをプラズマ活性化してドライエッチング処理を行な
うことにより前記バリアメタル層を選択的にエッチング
すると共にこれに続いて薄膜抵抗体層を選択的にエッチ
ングするエッチング処理工程を含んでなる薄膜抵抗体の
製造方法。
1. A method of manufacturing a thin-film resistor having a desired shape by etching a thin-film resistor layer and a barrier metal layer laminated on a substrate surface, wherein a mask is formed on the barrier metal layer. A mask pattern forming step of forming a mask pattern by forming and patterning a material layer; and selecting the barrier metal layer by performing a dry etching process by plasma-activating an etching gas obtained by mixing a fluorine compound gas and an oxygen gas. A method of manufacturing a thin-film resistor, comprising an etching step of selectively etching and subsequently etching a thin-film resistor layer selectively.
【請求項2】 請求項1に記載の薄膜抵抗体の製造方法
において、 前記薄膜抵抗体層としてクロム(Cr)およびシリコン
(Si)を含む化合物からなる層を形成し、前記バリア
メタル層としてチタン(Ti)またはタングステン
(W)を含む化合物からなる層を形成したことを特徴と
する薄膜抵抗体の製造方法。
2. The method according to claim 1, wherein a layer made of a compound containing chromium (Cr) and silicon (Si) is formed as the thin film resistor layer, and titanium is formed as the barrier metal layer. A method for manufacturing a thin film resistor, comprising forming a layer made of a compound containing (Ti) or tungsten (W).
【請求項3】 請求項2に記載の薄膜抵抗体の製造方法
において、 前記エッチング処理工程においては、前記バリアメタル
層を選択的にエッチングするときに前記エッチングガス
のフッ素成分の混合比を高くして行なうと共に、前記薄
膜抵抗体を選択的にエッチングするときに前記エッチン
グガスの酸素成分の混合比を高くして行なうことを特徴
とする薄膜抵抗体の製造方法。
3. The method of manufacturing a thin film resistor according to claim 2, wherein in the etching step, a mixing ratio of a fluorine component of the etching gas is increased when the barrier metal layer is selectively etched. And selectively etching the thin-film resistor by increasing the mixing ratio of the oxygen component of the etching gas.
【請求項4】 請求項1ないし3のいずれかに記載の薄
膜抵抗体の製造方法において、 前記エッチング処理工程においては、プラズマドライエ
ッチング装置を用いてエッチング処理を行なうことを特
徴とする薄膜抵抗体の製造方法。
4. The method of manufacturing a thin film resistor according to claim 1, wherein in the etching process, an etching process is performed using a plasma dry etching apparatus. Manufacturing method.
【請求項5】 請求項4に記載の薄膜抵抗体の製造方法
において、 前記エッチング処理工程においては、前記エッチングガ
スとして、フッ素化合物である四フッ化炭素(CF
ガスおよび酸素(O)ガスを混合して用いることを特
徴とする薄膜抵抗体の製造方法。
5. The method of manufacturing a thin film resistor according to claim 4, wherein, in the etching process, carbon tetrafluoride (CF 4 ), which is a fluorine compound, is used as the etching gas.
A method for producing a thin film resistor, comprising using a mixture of a gas and an oxygen (O 2 ) gas.
【請求項6】 請求項5に記載の薄膜抵抗体の製造方法
において、 前記基板表面は、酸化膜が配置形成されており、 前記エッチング処理工程においては、前記バリアメタル
層のエッチングにおいては前記エッチングガス全体に流
量に対して酸素ガスの占める割合が20〜70%の範囲
とし、前記薄膜抵抗体層のエッチングにおいては前記割
合が80%以上の範囲としたことを特徴とする薄膜抵抗
体の製造方法。
6. The method for manufacturing a thin film resistor according to claim 5, wherein an oxide film is disposed on the surface of the substrate, and the etching is performed in the etching of the barrier metal layer in the etching process. The manufacturing of a thin film resistor, wherein the ratio of oxygen gas to the flow rate in the whole gas is in the range of 20 to 70%, and the ratio is in the range of 80% or more in etching the thin film resistor layer. Method.
【請求項7】 請求項6に記載の薄膜抵抗体の製造方法
において、 前記バリアメタル層のエッチングにおいては、前記エッ
チングガス全体の流量に対して酸素ガスの占める割合が
50%以下となるように設定したことを特徴とする薄膜
抵抗体の製造方法。
7. The method for manufacturing a thin film resistor according to claim 6, wherein in the etching of the barrier metal layer, the ratio of the oxygen gas to the total flow rate of the etching gas is 50% or less. A method for manufacturing a thin film resistor, wherein the method is set.
【請求項8】 請求項1ないし7のいずれかに記載の薄
膜抵抗体の製造方法において、 前記マスク材料層を形成するためのマスク材料として、
少なくともC−H(炭素−水素)結合を含む有機材料を
用い、 前記バリアメタル層のドライエッチング処理では、前記
基板を常温よりも高い所定温度に加熱した状態で行なう
ようにしたことを特徴とする薄膜抵抗体の製造方法。
8. The method of manufacturing a thin film resistor according to claim 1, wherein the mask material for forming the mask material layer is:
An organic material containing at least a C—H (carbon-hydrogen) bond is used, and the dry etching of the barrier metal layer is performed while the substrate is heated to a predetermined temperature higher than room temperature. A method for manufacturing a thin film resistor.
【請求項9】 請求項1ないし7のいずれかに記載の薄
膜抵抗体の製造方法において、 前記マスク材料層を形成するためのマスク材料として、
少なくともC−H(炭素−水素)結合を含む有機材料を
用い、 前記バリアメタル層のドライエッチング処理では、前記
エッチングガスに含まれるフッ素化合物ガス成分の作用
により、前記マスク材料層の表面のC−H結合をC−F
(炭素−フッ素)結合となるように置換反応を行なわせ
ることを特徴とする薄膜抵抗体の製造方法。
9. The method for manufacturing a thin film resistor according to claim 1, wherein the mask material for forming the mask material layer is:
An organic material containing at least a C—H (carbon-hydrogen) bond is used, and in the dry etching treatment of the barrier metal layer, a fluorine compound gas component contained in the etching gas acts to remove C—C on the surface of the mask material layer. H bond to CF
A method for producing a thin film resistor, wherein a substitution reaction is performed to form a (carbon-fluorine) bond.
JP24168398A 1997-08-29 1998-08-27 Manufacturing method of thin film resistor Expired - Fee Related JP3422261B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24168398A JP3422261B2 (en) 1997-08-29 1998-08-27 Manufacturing method of thin film resistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23496797 1997-08-29
JP9-234967 1997-08-29
JP24168398A JP3422261B2 (en) 1997-08-29 1998-08-27 Manufacturing method of thin film resistor

Publications (2)

Publication Number Publication Date
JPH11135733A true JPH11135733A (en) 1999-05-21
JP3422261B2 JP3422261B2 (en) 2003-06-30

Family

ID=26531877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24168398A Expired - Fee Related JP3422261B2 (en) 1997-08-29 1998-08-27 Manufacturing method of thin film resistor

Country Status (1)

Country Link
JP (1) JP3422261B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307903A (en) * 2000-04-11 2001-11-02 Koketsu Kagi Kofun Yugenkoshi Method of manufacturing thin film resistor
JP2005516420A (en) * 2002-01-31 2005-06-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electronic equipment
JP2016032117A (en) * 2014-07-29 2016-03-07 ラム リサーチ コーポレーションLam Research Corporation Method of etching tungsten containing layer
CN108598259A (en) * 2018-04-09 2018-09-28 上海集成电路研发中心有限公司 A kind of preparation method of film resistor
CN113410382A (en) * 2021-06-15 2021-09-17 西安微电子技术研究所 Chromium-silicon film resistor and preparation method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307903A (en) * 2000-04-11 2001-11-02 Koketsu Kagi Kofun Yugenkoshi Method of manufacturing thin film resistor
JP2005516420A (en) * 2002-01-31 2005-06-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electronic equipment
JP2016032117A (en) * 2014-07-29 2016-03-07 ラム リサーチ コーポレーションLam Research Corporation Method of etching tungsten containing layer
CN108598259A (en) * 2018-04-09 2018-09-28 上海集成电路研发中心有限公司 A kind of preparation method of film resistor
CN113410382A (en) * 2021-06-15 2021-09-17 西安微电子技术研究所 Chromium-silicon film resistor and preparation method thereof

Also Published As

Publication number Publication date
JP3422261B2 (en) 2003-06-30

Similar Documents

Publication Publication Date Title
US5503878A (en) Method of preparing thin film resistors
US6165862A (en) Method of producing a thin film resistor
JPS6323337A (en) Method of smoothening semiconductor substrate
JP3342164B2 (en) Semiconductor device and method of manufacturing the same
US6235653B1 (en) Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
JPH11135733A (en) Manufacture of thin-film resistor
JP7216463B2 (en) Device and method for thin film resistors using via delay layers
KR20040102325A (en) Semiconductor device, method for manufacturing the semiconductor device
JP3235549B2 (en) Conductive layer formation method
JP2002110641A (en) Manufacturing method of semiconductor device
JPH07202124A (en) Manufacture of semiconductor device
JPH0669166A (en) Method for forming contact hole
JP2515801B2 (en) Semiconductor device
CN113410382B (en) Chromium-silicon film resistor and preparation method thereof
JPS6290934A (en) Flattening etching method
JPS59167021A (en) Manufacture of semiconductor device
JPS5935451A (en) Forming method for inter-layer insulating film
JPH0529281A (en) Dry etching method
JPH03104127A (en) Formation of fine pattern
JP3877461B2 (en) Manufacturing method of semiconductor device
JPS60115255A (en) Semiconductor device and manufacture thereof
JPH05175159A (en) Manufacture of semiconductor element
JPS61216329A (en) Manufacture of semiconductor device
JPH08330422A (en) Semiconductor device and manufacture of the same
JPH0950982A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees