JPH11121735A

JPH11121735A - 集積化半導体レーザー及び構成部品構造

Info

Publication number: JPH11121735A
Application number: JP10234112A
Authority: JP
Inventors: Robert L Thornton; エル．ソルントンロバート; Robert A Street; エー．ストリートロバート
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1997-08-27
Filing date: 1998-08-20
Publication date: 1999-04-30
Also published as: US6246708B1; EP0899835A1

Abstract

(57)【要約】【課題】検出器との電気接続が可能で、光検出にかか
る時間を短縮し、検出器の層の厚さを調整することがで
きる集積された半導体レーザー及び構成部品構造の提
供。【解決手段】統合された半導体レーザー及び構成部品
構造が、基板上部に形成され、主に第１の材料を含有す
る活性層を有する縦形キャビティである表面発光レーザ
ー５２を含み、縦形キャビティ表面発光レーザーがある
波長において光を発光することが可能であり、また、基
板上に配置され、第１の材料とは異なる第２の材料を主
に含有する電子部品を少なくとも１つ含み、電子部品及
びレーザーを電気伝導状態にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザーに
関する。更に詳細には、本発明は、集積的に半導体上に
形成された結合される電子部品を有する半導体レーザー
に関する。

【０００２】

【従来の技術】半導体レーザーは、プリント、走査、通
信などを含む様々な用途に使用される重要なデバイスで
ある。通常、半導体レーザーは、端発光レーザーとキャ
ビティ表面発光レーザー（ＶＣＳＥＬ）の二つのカテゴ
リーに分かれる。このようなタイプのデバイスはそれぞ
れ広く知られている。端発光半導体レーザー構造では、
多数のレーザーが基板上に蒸着される。蒸着に続いて、
構造のエッジは２つに分けられ、部分的に透過性のある
ミラーを形成する。１層又はそれ以上の蒸着層がそのエ
ッジにミラーにより結合された光学キャビティを形成す
る。キャビティ内のミラー間でレージング(lasing)が起
こり、レーザービームがレーザー構造の片方又は両方の
エッジから層の平面に平行な方向に発光される。

【０００３】概念では類似しているが、表面発光レーザ
ーは、レーザービームが活性層の平面に垂直に発光され
る点が相違している。ミラー（複数）は光学キャビティ
の上部及び下部に、キャビティの各々のエッジに対向し
て配置される。表面発光レーザーは、所定の用途におい
て、端発光レーザーよりも有利な点を提供する。例え
ば、縦形キャビティレーザーの２次元アレイはウエハ形
状で生成されてもよいが、通常、端発光レーザーはその
ようなアレイを形成するために機械的に結合されなけれ
ばならない。また、端発光レーザーの高偏心楕円形ビー
ムに比べて、通常表面発光レーザーは、円形で相称的な
ガウスビームを発光する。従って、表面発光レーザーに
関して大きな関心が集まり、集中的に開発がなされてい
る。

【０００４】数多くの電子部品が、あらゆる半導体レー
ザーに結合される。例えば、レーザーのパワーは、通
常、その電極に印加される駆動電流によって制御され、
また、駆動回路を形成する１つ又はそれ以上の電子部品
（トランジスタ、コンデンサー、ダイオードなど）が、
駆動電流を制御するために用いられることができる。も
う一つの例として、トランジスタなどの部品は、そのよ
うなデバイスのアレイ（配列）においてそれぞれのレー
ザーをアドレスするために、回路をアドレスするのに用
いられることが多い。

【０００５】更に詳細には、レーザーのアレイにおい
て、それぞれのレーザーを独立して（別々に）アドレス
できることが望ましい。これは、そのようなレーザーに
ついての大きなアレイを扱う場合に問題を有する。その
ような大きなアレイにおいて、サイズが小さく、高密度
である電極のアレイへの接続は、接続における複雑さを
増す。更に、サイズの小さいアレイの製造を必要とする
ことにより、接続をアドレスし、回路が占有することが
できる表面領域を限定する。実用的なコスト体系の範囲
内でそのようなアレイを製造するために、回路及び配列
のアドレスは比較的単純でなければならない。最後に、
回路及び配列のアドレスはそれぞれのレーザーの敏速な
アドレスを支持するべきである。

【０００６】当技術には、回路及び配列のアドレスにつ
いての多数の実施例があるが、集積され（例えば、ＶＣ
ＳＥＬの形成のプロセスの一部として形成されるか又は
それに続くプロセスの一部としてＶＣＳＥＬの上方に形
成されるかのいづれか）、結合される電子部品構造を有
するＶＣＳＥＬの製造の試みは今のところ成功していな
い。むしろ、駆動回路及び他の関連した部品と同様に、
回路のアドレスが、レーザー構造そのものの外部で造ら
れてから、操作するために相互に接続されている。

【０００７】例えば、図１は、レーザー構造を例示し、
これは分離された形で電圧ソース１０に接続されてい
る。レーザー１２は、通常ＧａＡｓである基板１４に形
成される。まず、薄層が多数蒸着されて下部ミラー領域
１６を形成し、下部ミラー１６上にｎ型層１８が形成さ
れ、ｎ型層１８上に真性活性層２０が形成され、真性活
性層２０上にｐ型層２２が形成され、ｐ型層２２上に上
部ミラー層２４が形成される。金属のｎ型材料電極２６
が基板１４の下に形成され、金属のｐ型材料電極２８が
上部ミラー領域１８の上部に形成されるのが一般的であ
る。電極２８は、設計形状では、通常環状であるため、
表面接触度を最大にすると共に、構造に生成されるレー
ザービームＢ₁による干渉を最低限に留める。

【０００８】次に、外部電圧供給装置３０及びアドレス
回路３２から電圧が電極２８に印加される。電極２６
は、通常、大地電位に結合される。レーザー１２を通る
電流はレーザービームＢ₁を生成する。外部電圧供給装
置、アドレス回路、及び任意でレーザー１２に結合され
る他の電子部品が必要となるため、サイズ、コスト、構
成部品の複雑化などを軽減し、速度や効率などを増大す
る可能性が制限される。

【０００９】更に、レーザーによって放出されるビーム
のパワーを測定及び制御することが多くのレーザーシス
テムにおいて必要である。例えば、多数の用途におい
て、一定且つ所定のビームプロファイルを提供すること
が必要であり、これには、レーザーの温度や老朽化など
の補償が必要とされる。ビームのパワーの検出は、通
常、レーザービーム経路に検出器を設置する工程を含
む。所定の端発光レーザーの場合、これは２本のビーム
のうちの１本を検知することによって達成される。つま
り、端発光レーザーが、それぞれのエッジ（小面）から
一本ずつ発光される二本のビーム発光を有するタイプで
あった場合、一本のビームは前方発光ビーム、もう一本
は後方発光ビームと呼ばれる。通常、前方発光ビームは
後方発光ビームよりも高いパワーを有する。つまり、前
方発光ビームは通常、受光体への描写、コード化された
信号の伝導ラインへのパルス化、材料の切断などの所望
の機能を果たす操作可能なビームである一方、後方発光
（ビーム）は使用されないことが多い。しかしながら、
前方発光ビームのパワーと後方発光ビームのパワーとの
比率が測定され得る。従って、検出器を後方発光ビーム
の経路に配置し、上記のパワーの比率を用いることによ
り、前方発光ビームのパワーを測定することができる。

【００１０】

【発明が解決しようとする課題】いくつかの理由で、こ
のアプローチは表面発光レーザー構造の実用性を限定す
る。一般的に、表面発光レーザー構造は、870nm よりも
短い波長に対しては不透過性なヒ化ガリウム（ＧａＡ
ｓ）を含む。従って、ほとんどの用途で、基板は不透過
性となり、レーザー構造は単一の表面発光レーザービー
ムのみを生成することができる。第二に、通常できるだ
け高いビームパワーを提供することが所望されるため、
単一ビームレーザー構造を生成することがこの設計の目
的である。

【００１１】単一ビーム表面発光レーザー（本明細書中
では、特に示されない限り単一ビームであると仮定され
る）に検出器を組み込むための既存のアプローチは、レ
ーザー構造内に検出器を形成することである。つまり、
追加される層が、レーザー構造（例えば、単結晶など）
の上方に、エピタキシャル成長をし、適切にパターン化
及び／又はドープされたレーザー構造と同じ材料から成
り検出器を形成するために相互に連結されるのである。
通常、検出器はレーザービームと共軸で、当技術で知ら
れている方法によって、ビームの部分的な吸収に依存し
て検出される電子−ホール対を生成する。

【００１２】上部検出電極は、その最小部分が、基礎を
なすレーザーによって生成されたレーザービームの直径
に等しい内部直径ｄを有する。操作において、検出器は
レーザービームによる光子エネルギーをそれぞれの電極
に移動する電子−ホール対に変える。従って、ビームの
パワーは、電子−ホール対の生成の程度（例えば、検出
器に流れる電流）を定量することによって測定される。
検出器の速度は、電子又はホールがその各々の電極に移
動する速度によって測定される。環状検出電極の中心で
生成されたそれらの電子又はホールは少なくともｄ／２
の距離を移動しなければならない。これは比較的長い距
離であるため、検出するのに比較的時間がかかることに
なる。

【００１３】検出器は、基本的にｐ−ｉ−ｎフォトダイ
オードである。検出器のｐ型及びｎ型層は、連結された
層の厚さが1000Å又はそれ以上（レーザー波長は870nm
よりも短いと仮定する）の場合にレーザービームに対し
て透過性の材料であるＧａＡｓによって形成される。一
般的に、検出器によるビーム吸収量の設計目標点はビー
ムエネルギーの約５％である。しかしながら、層が薄す
ぎた場合、層が透過性となりすぎて、十分な光子エネル
ギーを吸収しないため、検出器としての役割を効果的に
果たすことができないであろう。従って、検出器に所望
の性能を持たせるために、ｐ型及びｎ型層の厚さを非常
に正確に制御する必要があり、これは生産のコストと複
雑性を更に上昇させることになる。

【００１４】回路又は検出器が、VCSEL の上方に形成さ
れた層の厚さを調整してレーザービームの反射領域の干
渉を「同調」することができるべきである。これは、レ
ーザーの効率及び性能の向上を可能にするであろう。し
かしながら、これを達成するためには、ＧａＡｓ層の制
約条件が備えていない層の厚さの調整についてのある程
度の柔軟性が必要となる。

【００１５】これに関して、VCSEL 表面に層が追加され
ることを予測して、レーザーそのものが改善されること
が必要となる。例えば、そのような追加される層からの
破壊的反射を補償するための唯一の方法は、一部が光学
キャビティの下方の下部ミラーとして機能する下部ミラ
ー層の厚さなどの様々なレーザー構造層の厚さを調整す
ることである。これによってピークレーザー性能に関し
てレーザー構造の設計が最適化される。

【００１６】更に、集積されたVCSEL 、センサー、及び
結合される電子構成部品についての技術の教示はない。
これまでに知られている全ての技術によると、このよう
な集積化は、レーザー構造の製造の複雑性及びコストを
著しく増加させるであろう。更に、その透過性による様
々な接点のサイズ及び位置の制限は、そのような構造の
アレイの所望されるレーザー構造の縮小を制限し、ま
た、相互接続の広いネットワークが必要であることを意
味する。

【００１７】結果として、レーザー構造に結合される電
子部品を接続する、現在受け入れられているアプローチ
は、そのような構造を外部回路に接続することである。
これは、本発明が克服しようとしている速度、縮小性、
及びシステムの複雑性を犠牲にすることを意味する。

【００１８】実際のところ、VCSEL と共に用いられる従
来のエレクトロニクスは、実質的に単結晶シリコンによ
ってのみ形成されている。しかしながら、単結晶エレク
トロニクスは、単結晶基板の上部に形成されるべきで、
そのようなエレクトロニクスをVCSEL に又はVCSEL と共
に形成することは不可能でないにせよ、非常に困難であ
る。

【００１９】

【課題を解決するための手段】集積された半導体レーザ
ー及び構成部品構造であって、その構造が、基板上部に
形成され、主に第１の材料を含有する活性層を有する縦
形キャビティである、表面発光レーザーを含み、縦形キ
ャビティ表面発光レーザーがある波長において光を発光
することが可能であり、また、基板上に配置され、第１
の材料と異なる第２の材料を主に含有する電子部品を少
なくとも１つ含み、電子部品及びレーザーが互いに電気
伝導状態にある、集積化半導体レーザー及び構成部品構
造を提供する。

【００２０】更に、光検出素子層及び接点を含む、光検
出素子層がレーザーによって発光される波長での光に対
して比較的透過性である検出器を含み、レーザー及び検
出器が別々に成形され、結合され、レーザーによって発
光された光の少なくとも一部が検出器を通るように位置
合せされる集積化半導体レーザー及び構成部品構造を提
供する。

【００２１】更に、検出器と共に集積されて形成され、
検出器と電気伝導状態にあるトランジスタを少なくとも
１つ含む、集積化半導体レーザー及び構成部品構造を提
供する。

【００２２】本発明は、レーザー構造及び結合される電
子部品を集積する従来技術の欠点を処理するプロセス及
び構造である。本明細書中で用いられるように、「電子
部品」とは、運搬、変更、蓄積、生成又は電子信号との
相互作用が可能なあらゆるデバイスである。また、本明
細書中で用いられるように、直接的又は間接的に、レー
ザーと電気的、光学的又は熱的伝導のいづれかの状態に
ある場合、電子部品は、レーザーと「結合」する。本発
明の１つの実施の形態によると、VCSEL 構造は、レーザ
ー構造のアドレスを可能にしながら、マトリクスアドレ
ス回路と共にトランジスタ要素の形態で提供される。VC
SEL 構造は、独立したレーザー、又はアレイを形成する
レーザーをそれぞれアドレスする結合される回路を有す
る前述のデバイスのアレイを形成する多数のそのような
レーザー構造のうちの１つであってもよい。

【００２３】ある実施の形態によると、トランジスタ構
造は、レーザー構造が形成される層の上部に蒸着される
層に備えられる。また、本発明の１つの実施の形態によ
ると、このようなトランジスタ構造のチャネル層は水素
化アモルファスシリコン（ａ−Ｓｉ：Ｈ）で形成されて
いる。更に、他の実施の形態によると、そのようなトラ
ンジスタ構造のうちの１つ又はそれ以上のチャネル層は
多結晶シリコン（ポリシリコン）によって形成されてい
る。

【００２４】トランジスタ構造の形成に加えて、コンデ
ンサー、抵抗器、ダイオード、などの他の回路が、所望
の機能を達成するために、集積されてレーザー構造上に
形成されてもよい。例えば、本発明のある実施の形態の
配列をアドレスするマトリックスは、トランジスタ構造
の形成と共に１つ又はそれ以上のコンデンサーが集積さ
れて形成されることによって得られたものである。

【００２５】更に、集積された検出器構造が所望される
場合、レーザー構造は、例えば、インジウム錫酸化物
（ＩＴＯ）で形成された透過性電極層の間に挟まれたｐ
−ｉ−ｎフォトダイオードと共にその出力表面に備えら
れる。検出器のｐ型材料電極は、表面発光レーザーのｐ
型材料電極であるのが一般的であるが、別の電極であっ
てもよい。

【００２６】トランジスタなどの１つ又はそれ以上の結
合する電子部品が、検出器構造と同じ層の少なくとも一
部に形成される。そのような集積されたトランジスタ
は、例えばレーザー構造及びセンサー構造のいづれか又
は両方をアドレスするオンチップマトリックスを備えて
いる。しかしながら、必要に応じて選択された回路をVC
SEL 構造と共に集積して形成することができるため、本
発明によって、事実上、レーザー及び／又はセンサー構
造に結合されたそのような回路のあらゆる用法が可能と
なり得る。

【００２７】本発明のある実施の形態を含むプロセスに
よると、VCSEL 構造は、当技術において広く知られてい
るプロセスによって形成される。１つ又はそれ以上の結
合される電子部品（トランジスタなど）は、低温下にお
いてレーザー構造の性能に悪影響を与えない方法で直接
形成される。

【００２８】本発明のもう１つの実施の形態では、検出
器構造がトランジスタと共に、低温下において、VCSEL
の性能に悪影響を与えない方法で、VCSEL 構造の上に直
接蒸着される。或いは、検出器構造はガラス、石英又は
類似した透過性基板によって形成され、続いてVCSEL ／
集積化トランジスタ構造に結合されてもよい。結合プロ
セス及び選択される材料は、レーザー、トランジスタ、
及び検出器構造の構造及び動作に有益なものである。

【００２９】ＧａＡｓ構造の付加フォトリソグラフィー
が必要とされないため、従来技術の欠点が処理される。
結合される電子部品及び／又は検出器構造を製造するた
めに必要とされるあらゆる蒸着、露光、エッチングなど
はレーザー構造のプロセスに続いて別々に行われる。
又、上記のように、トランジスタ及び／又は検出器構造
の製造に含まれるプロセスは基礎をなす表面発光レーザ
ー構造にとって有益なものが選択されるであろう。

【００３０】最後に、ａ−Ｓｉ：Ｈ及びポリシリコン回
路アレイの特性がしばらくの間研究され、これらの研究
による恩恵は、本発明に基づいた集積化構造において用
いられるであろう。

【００３１】更に本発明の完全な理解及びそれに付随す
る多くの利点は、以下の詳細の説明、及び様々な図の中
で同様の参照番号が同様の要素を意味する添付の図を参
照して容易に得られ、理解されるであろう。以下に簡潔
に記述される図は、一定の比例に応じたものではない。

【００３２】

【発明の実施の形態】本発明の一つの実施の形態による
集積された表面発光レーザー及び結合される電子部品５
０が、ここで図２を参照して説明される。本実施の形態
によると、結合される電子部品は、薄膜トランジスタで
ある。しかしながら、これは、本発明の概念を例示する
ほんの一実施例であり、本明細書に開示される発明の領
域を限定するわけではない。

【００３３】本発明の基礎となる構成部品は縦形キャビ
ティ表面発光レーザー（ＶＣＳＥＬ）構造５２である。
図２に示されるように、ＶＣＳＥＬ構造５２は、例え
ば、ｎ型ヒ化ガリウム（ＧａＡｓ）などの基板５４を含
む。ＧａＡｓ基板５４のドーピングは、通常５×１０¹⁸
ｃｍ^-3の範囲内に施される。基板５４の第１の面の上部
及び下部には、第１の電極層５６が形成される。この第
１の電極層５６は、ゲルマニウムと金との合金（ＧｅＡ
ｕ）などのｎ型材料であるのが一般的である。

【００３４】基板５４の第２の面（もう一つの面）の上
部又は覆い被さる層にはミラー構造５８が形成される。
ミラー構造５８は、（本明細書で記述される他のミラー
構造と同様に）複数の薄層の超格子(Super lattice) 又
は分配ブラッグ反射鏡（”ＤＢＲ”）などの他のタイプ
の構造形成であってもよい。約200 〜800 ナノメーター
（nm）のバッファ層（図２では図示せず）が、まず最初
に基板５４に形成され、基板５４とミラー構造５８の間
に配置される。この下部ミラー構造５８は、ＶＣＳＥＬ
を形成するために必要とされる内部反射の一部を供給す
る。

【００３５】下部ミラー構造５８は、通常、複数の高い
アルミニウム含有量及び低いアルミニウム含有量のヒ化
ガリウムアルミニウム（ＡｌＧａＡｓ）、又は一対のひ
化アルミニウム（ＡｌＡｓ）合金層を含む。これらの層
はそれぞれ、低アルミニウム層が０％〜１５％、高アル
ミニウム層が８５％〜１００％、であるアルミニウム含
有量を有し、アルミニウム含有量は各々の層において所
望の屈折率を達成するよう制御されている。通常、高い
アルミニウム含有量層の目標屈折率は約３．１〜３．２
で、低いアルミニウム含有量層の目標屈折率は約３．５
〜３．６である。これらの層のアルミニウム含有量も、
レージング波長で非吸収性となるように制御される。下
部ミラー構造の最上部層は、通常アルミニウム高含有層
である。

【００３６】それぞれの一組になった層の目標とされる
厚さの総計は、所望のレーザー動作波長の光学波長の２
分の１である。下部ミラー構造５８の最上層の目標とさ
れる厚さは、所望のレーザー操作波長の光学波長の４分
の１である。レーザー動作の波長は通常820nm である。

【００３７】レーザー出力は、ＶＣＳＥＬの一表面（上
部表面）のみを通して出力されるため、高い内部反射が
レーザー出力を最大にする。又、高い内部反射は、通常
必要とされるレーザーの閾値電流を減少させる。従っ
て、下部ミラー構造５８の反射率は１００％にできるだ
け近くなければならない。下部ミラー構造５８の反射率
は、一部アルミニウム高及び低含有層間の反射屈折率の
差の関数であることが広く知られている。また、反射率
は、構造内の層の組数の関数でもある。反射屈折率の差
が大きくなるにつれて、所定の反射率に到達するために
必要とされる層の組数が少なくなる。一般的に、２０〜
４０組の層のアルミニウム高及び低含有層が下部ミラー
構造５８を形成するために用いられる。下部ミラー構造
５８は、通常ドープされてｎ型材料から成るようにな
る。シリコンは、下部ミラー構造５８をドープしてｎ型
にするのに用いられる一般的な材料である。

【００３８】ミラー構造５８の上部又はそれに覆い被さ
る層に形成されるのは、第１のスペーサー層６０であ
る。スペーサー層６０は、通常、アルミニウム含有量約
４０％、及び厚さ約１００nmを有するＡｌＧａＡｓから
形成される。第１のスペーサー層６０はシリコン、セレ
ン、テルルなどで約１〜３×１０¹⁸ｃｍ^-3の濃度にドー
プされる。一般的に、第１のスペーサー層６０の最上部
の２０nmはドープされないまま残される。

【００３９】第１のスペーサー層６０の上部又はそれに
覆い被さる層は活性層６２である。活性層６２は、Ｇａ
Ａｓ、又はｐ型或いはｎ型にドープされたＧａＡｓ、又
はＡｌ_zＧａ_1-zＡｓ（ここで、ｚは非常に小さい（Ａ
ｌ_zＧａ_1-z)_0.5Ｉｎ_0.5Ｐである）から形成された単
一量子の優れた構造であってもよい。或いは、活性層６
２は、比較的薄い従来の二重ヘテロ構造（ＤＨ）構造、
複数量子の優れた構造（ＧａＡｓ及びＡｌ_zＧａ_1-zＡ
ｓなどの材料の交互層など）、又は他の知られている半
導体レーザーの活性層のための構造の中の一つであって
もよい。ここで、活性層６２を構成する材料は、ＶＣＳ
ＥＬ５２が主に構成される材料に限定される。

【００４０】活性層６２の上部又はそれに覆い被さる層
は第２のスペーサー層６４である。第１のスペーサー層
６０と同様に、第２のスペーサー層６４は、通常アルミ
ニウム含有量約４０％、及び約１００nmの厚さを有する
ＡｌＧａＡｓから形成される。第２のスペーサー層６４
はマグネシウム、炭素、亜鉛などで約１〜３×１０¹⁸ｃ
ｍ^-3の濃度にドープされる。一般的に、第２のスペーサ
ー層６４の最下部２０nmはドープされないまま残され
る。第１のスペーサー層６０、活性層６２及び第２のス
ペーサー層６４は、共同して所望の光学的ゲインが達成
される光学キャビティ６６を形成する。この光学キャビ
ティを構成する層の光学的厚さの総計は、最上の状態で
キャビティ内の光学波長の半分の整数倍に等しい。

【００４１】第２のスペーサー層６４の上部又はそれに
覆い被さる層は上部ミラー構造６８である。上部ミラー
構造６８はもう一つのＤＢＲミラーを形成し、相反した
極性を有するようにドープされていること以外は、構造
的には下部ミラー構造５８と同様である。つまり、下部
ミラー構造５８が、ｎ型にドープされている場合、上部
ミラー構造６８はｐ型にドープされるのである。更に、
光学エミッションがそこを通って出力されるため、上部
ミラー構造６８は下部ミラー構造５８に比べてわずかに
低い反射率を有するように形成される。通常、上部ミラ
ー構造６８は約９８％〜９９％の反射率を有するであろ
う。

【００４２】上部ミラー構造層６８の上部又はそれに覆
い被さる層は、第２の電極７０である。第２の電極７０
は通常、クロム及びゴールドの２分子層、チタン、プラ
チナ、及びゴールドの３分子層、又は他の同様の金属シ
ステムによって形成される。前に論述したように、第２
の電極７０が形成されている材料は通常不透過性である
ため、第２の電極７０はレーザービームがVCSEL 構造を
通って出力される領域を提供しなければならない。第２
の電極７０は、隣接した基盤層に接触する大きな表面領
域を有し、電気抵抗を最小限に留めるが、VCSEL の高密
度アレイの形成が十分に可能なほどの大きさであるべき
である。従って、第２の電極７０は、環状、中空楕円形
又は同様の平面図形型であることが多い。最後に、第２
の電極７０は、上記（及び随所）にｐ型ミラーとして示
されたものと接触しているため、ｐ型電極とも示され
る。これは、本発明の一つの実施の形態による例示的VC
SELに表される。

【００４３】VCSEL は、多数のほぼ同一のデバイス（ア
レイ）の集積化に理想的に相応しい。リソグラフィック
技術及びイオンビーム処理工程によって直径１μｍ未満
のVCSEL が生成された。それに付随するVCSEL の活性量
の減少は、駆動閾値電流を低下させ、密着して連結され
たアレイが大きく、複雑な構造を形成することを可能に
する。しかしながら、そのようなデバイスの形成はプロ
セスに依存する。そのようなVCSEL を形成するための一
つのプロセスはイオン注入である。このような方法は、
当技術では広く知られている（例えば、Morgan et al.,
IEEE PhotonicsTechnology Letters, vol. 7 , no.5, 1
995, pp.441 et seq., 及びそこに引用された参照文献
参照）。

【００４４】断面図である図２より、ＶＣＳＥＬ５２の
上部には、電子回路層100 が形成される。層100 を形成
するために、様々な形態、層、及び材料が用いられるこ
とが認識されるであろう。更に、層100 に形成される部
品の数及び型は、設計の選択に起因し、主に、それらが
製作される部分及び必要とされる部品又はシステム性能
を考慮してそれらを形成する材料の性能によって限定さ
れる。従って、本明細書に含まれる説明は単に例示的な
もので本発明の範囲を制限する方法ではないことが理解
されることが特に重要である。

【００４５】更に、ＶＣＳＥＬ５２及び層100 の構成部
品が異なった材料で形成されてもよいことが認識される
ことが重要である。ＶＣＳＥＬ５２の活性層６２の材料
が、ＶＣＳＥＬ５２を形成する主要材料として限定され
る。トランジスタなどの一定の電子部品も活性層を有
し、ここでは、そのような活性層の材料が構成部品を形
成する主要材料として限定される。しかしながら、その
ような活性層を有していない構成部品もある。活性層を
有していない構成部品の場合、本明細書中では、電極を
除いた構成部品の最も多くを構成する材料を、このよう
な構成部品を形成する主要材料とする。これらの材料の
相違点は、合金の相違、組成物の相違、結晶構造の相違
（例えば、単結晶、多結晶、及びアモルファス）、など
である。

【００４６】図２に示される実施の形態では、完成した
レーザー構造５２に覆い被さるようにパッシベーション
層102 が蒸着される。パッシベーション（不動態化）層
102は、ＶＣＳＥＬ５２によって発光される光に対して
透過性であるか、又はＶＣＳＥＬ５２によって発光され
る光が構造から出力されるために形成された開口部（図
示せず）を有するかのいずれかである。続いて起こるト
ランジスタ構造のドレインと電極７０との間の電気的伝
導に備えて、導電経路104 がパッシベーション層102 に
形成される。更に、続いて起こる第１のトランジスタ構
造のゲートと第２のトランジスタ構造のドレインとの間
の電気的伝導に備えてパッシベーション層102 に導電領
域106 が形成される。これについての詳細が以下に記述
される。

【００４７】図２に示される実施の形態では、第１のト
ランジスタ構造108 及び第２のトランジスタ構造110
が、それぞれ形成される。第１のトランジスタ構造はゲ
ート電極112 を、第２のトランジスタ構造はゲート電極
114 を備え、ゲート電極112 、114 はアルミニウムなど
の金属で形成されている。それぞれのゲート電極の上部
は絶縁材料116 及び118 で覆われている。図示されるよ
うに、絶縁材料118 の幅は、絶縁材料116 の幅よりも広
く延長され、２つのトランジスタ構造108 及び110 のド
レインとソース電極を絶縁する。絶縁材料116 、118 は
通常窒化ケイ素（ＳｉＮ）などの窒化物である。

【００４８】次に、ａ−Ｓｉ：Ｈ、多結晶シリコンなど
を含有するチャネル材料120 及び122 が、絶縁材料116
、118 の上部にそれぞれ蒸着される。チャネル材料が
ａ−Ｓｉ：Ｈを含有する場合、ゲート114 は、多量のレ
ーザー駆動電流に対応するために、比較的大きくなけれ
ばならない。次に、パッシベーション材料124 がチャネ
ル材料120 上に、パッシベーション材料126 がチャネル
材料122 上に蒸着される。パッシベーション材料124 、
126 は、ＳｉＮ、ポリイミド又はポリアミド、又はチャ
ネル材料120 、122 の表面を不活性化及び絶縁するため
に用いられる広く知られている他の材料であるのが一般
的であろう。

【００４９】次に、トランジスタ構造108 及び110 のソ
ース及びドレインが形成される。当技術において広く知
られている蒸着及びマスキング技術が用いられ、第１の
トランジスタ構造108 の絶縁されたソース128 及びドレ
イン130 、及び第２のトランジスタ構造110 のソース13
2 及びドレイン134 が蒸着される。更に重要なことに、
ドレイン130 は導電領域106 を介してゲート114 と電気
伝導状態にあり、ドレイン134 は導電経路104 を介して
レーザー構造の電極７０と電気伝導状態にある。

【００５０】トランジスタ108 の幅と長さの割合（ｗ／
ｌ）は、デバイスを通過する所望の電流が得られるよう
に選択される。電流は、ａ−Ｓｉ：Ｈと比較すると一定
の電流で小さいｗ／ｌを可能とする多結晶シリコンによ
るデバイス材料の機能にもよる。例えば、ピーク性能状
態にあるＶＣＳＥＬは、少なくとも１０マイクロアンペ
アの駆動電流を必要とする。実施例の方法によっての
み、トランジスタ108 の幅と長さの割合（ｗ／ｌ）は、
長さ８〜１０μｍの場合、約２となり得る（これは、多
結晶シリコンデバイスとしては一般的である）。チャネ
ル材料がａ−Ｓｉ：Ｈである場合、長さ８〜１０μｍの
場合に例えば約１０とするなどトランジスタ110 のｗ／
ｌを更に大きくすべきである。しかしながら、これらの
デバイスの相対的サイズは、デバイス性能が必要とす
る、ＶＣＳＥＬのサイズ、アレイ密度、使用材料などの
多数の要因に基づいた設計の選択に起因するもので、本
発明の範囲を限定すると理解されるべきではない。

【００５１】図３は、図２に示され、説明されるデバイ
スの略図を示す。また、図４は、同じデバイスの例示的
平面図を示す。これらのそれぞれの図を参照して動作が
説明されるであろう。上記の構造は底部ゲート構造（ａ
−Ｓｉ：Ｈデバイスでは一般的である）であるが、頂部
ゲート構造（多結晶シリコンデバイスでは一般的であ
る）も全面的に本発明の領域の範囲内である。

【００５２】セル138 は集積されたＶＣＳＥＬ及び結合
される電子部品５０の一実施形態で、ｘ−ｙマトリック
ス方式で配列された多数のそのようなセルのうちの１つ
であり、セル138 と同様のセルがセル138 の両側及び上
下に存在することが、仮定される。セル138 の参照構図
では、セル138 の左右のセルはセル138 と同じ行に、セ
ル138 の上下のセルはセル138 と同じ列に存在すると考
えられる。

【００５３】ＶＣＳＥＬ５２を駆動するのに十分な電圧
ソース140 からの電圧が、駆動ライン142 に印加され
る。この電圧は、セル138 の行の全てのセルに印加さ
れ、更に、それぞれのセルを以下に述べる構造にアドレ
スしながら、アレイのそのようなセル全てに同時に印加
されうる。

【００５４】データライン回路144 は、アレイの全ての
データラインｍ−１、ｍ、などに選択的に電圧を印加す
る。それぞれのデータラインの電圧は、それぞれの行の
レーザーの所望の状態（オン又はオフ）に依存して、高
いか又は低いかのいづれかである。まず、ＶＣＳＥＬ５
２の所望の状態がオン（例えば、光の発光）であると仮
定する。電圧は、データラインｍに印加され、その結果
トランジスタ108 のソースにも印加される。ゲートライ
ン回路146 は、ゲートラインｎに電圧を印加し、トラン
ジスタ108 のチャネルを導電性にする。これにより、チ
ャネル112 を導電性にしながら、データラインｍからト
ランジスタ110 のゲート114 に電圧を印加することがで
きる。従って、ＶＣＳＥＬ５２の電極７０に電圧が印加
され、レージングプロセス(lasing process)及びレーザ
ービームの発光が開始される。しかしながら、ＶＣＳＥ
Ｌ５２の指定された状態がオフ（例えば、光が発光しな
い状態など）である場合、電圧はデータラインｍに印加
されないため、電極７０に電圧は流れない。

【００５５】次に、ゲートラインｎを流れる電圧がオフ
にされる。新たなセットの電圧が一連のデータラインに
印加され、ゲートラインｎ＋１に電圧が印加される。従
って、ゲートラインｎ＋１に接続されたの選択されたＶ
ＣＳＥＬが光を発光する。このプロセスは、遂次的方式
で、ある列から次の列へ移行しながら連続される。ゲー
トラインを流れる電圧によってデータラインを流れる電
圧レベルを調整することにより、ＶＣＳＥＬに別々にア
ドレスすることができる。この構造は、２形態アドレス
（例えば、ＶＣＳＥＬがオン又はオフのいずれかの状態
にある）又はグレースケールアドレス（それぞれのデー
タラインに流れる電圧を制御することにより、ＶＣＳＥ
Ｌと駆動ラインの間のトランジスタを通過する電流を制
御する）において用いられることができる。

【００５６】前に説明された追加の実施の形態及び実施
の形態のバリエーションが、以下に示される。そのよう
な追加される実施の形態及びそのバリエーションが前に
説明されたものと異なる点が明確にされるであろう。し
かしながら、構造の詳細は反復されないため、特定の詳
細については、必要に応じて上記の説明を参照して理解
されるであろう。

【００５７】例えば、図５（Ａ）及び図５（Ｂ）は、各
々の図がセル148 及び149 をそれぞれに含んだ本発明の
２つの一般的な実施形態を例示する。それぞれの実施形
態で、ＶＣＳＥＬ構造は、少なくとも１つの電子部品５
３と接続される。図５（Ａ）に示される実施の形態で
は、ＶＣＳＥＬ５２と電子部品５３は相互に電気接続さ
れている。この実施の形態の一例として集積されたＶＣ
ＳＥＬとトランジスタのアドレスが挙げられる。図５
（Ｂ）に示される実施の形態では、ＶＣＳＥＬ５２と電
子部品５３は相互に電気的に絶縁されている。この実施
の形態の一例として集積されたＶＣＳＥＬと検出器構造
が挙げられる。

【００５８】図６及び図７は、本発明を更に特定する実
施の形態を例示する。図６の略図では、セル150 は、セ
ル138 のＶＣＳＥＬ５２と同様にトランジスタ108 及び
トランジスタ110 を含む。しかしながら、これに加え
て、コンデンサー152 が形成され、トランジスタ110 の
ゲート114 と駆動ライン142 に接続される。図７を参照
して、コンデンサー152 は、駆動ライン142 の下部に配
置されるトランジスタ110 のゲート接触材料の延長部15
4 を含む。延長部154 と駆動ライン142 の間の絶縁材料
（図示せず）は、パッシベーション層102 を形成する材
料から成りうる。コンデンサー152 は、トランジスタ11
0 のゲート電圧を維持し、ＶＣＳＥＬ電流の制御を改良
させ、寄生キャパシタンスに対するデバイスの感受性を
低下させる。

【００５９】図８及び図９を参照して、集積された検出
器構造が追加された集積レーザー及びトランジスタ構造
のもう１つの用法が示される。本実施形態によると、セ
ル160 は、ＶＣＳＥＬ５２に関して前に記述されたタイ
プのＶＣＳＥＬ構造162 を備えている。ＶＣＳＥＬ162
は、個別にアドレスされるか（図示されない方法によっ
て）又は集束してアドレスされるレーザー群の一部とし
てアドレスされるであろう。セル160 は、前に記述した
駆動ライン142 と同様の駆動電圧ライン166 に接続され
た検出器構造164 も備えている。

【００６０】検出器構造164 は、トランジスタ構造170
のソース168 にも接続される。トランジスタ170 のゲー
ト172 はゲートラインｎに、トランジスタ170 のドレイ
ン174 はデータラインｍにそれぞれ接続される。

【００６１】検出器構造164 は、受光素子（例えば、図
１５に示される光導電性層210 及び電極212 など）、電
極を備えたｐ−ｉ−ｎフォトダイオード（例えば、図１
３及び１４に示される）などのあらゆる好適な光検出素
子でよい。検出器構造164 は、通常レーザー構造162 の
頂部に直接形成されるか、又は透過性基板上に別に形成
されてから、レーザーによって発光されたビームが検出
器構造を通る集積化レーザー及びトランジスタ構造に結
合されるかのいずれかである。更に、本実施形態では、
検出器164 は、以下に記述されるように、トランジスタ
構造と共に透過性基板に形成されてからレーザー構造が
形成された基板に結合される。

【００６２】図の検出器164 はｐ−ｉ−ｎフォトダイオ
ードであると仮定されるであろう。検出器164 は、導電
性でレーザー162 の発光する波長の光に対して透過性で
もある材料によって形成された第１の検出電極176 を備
えている。第１の検出電極176 に好適な材料の一例とし
てインジウムスズ酸化物（ＩＴＯ）が挙げられる。第１
の検出電極176 は、厚さ約1000Åでよい。

【００６３】検出電極７６の上部又は覆い被さる層に
は、大部分がレーザー162 の波長の光に対して透過性で
あるドープされた水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）層（図示せず）が形成される。ある実施の形態
において、ａ−Ｓｉ：Ｈ層はｐ＋にドープされる。ドー
プされたａ−Ｓｉ：Ｈ層の上部又は覆い被さる層に、真
性ａ−Ｓｉ：Ｈ層が形成される。この層において、入射
光は、当技術において広く知られている方法で電子−ホ
ール対を生成し、そこを通過する光を検出及び限定する
ことができる。真性ａ−Ｓｉ：Ｈ層の上部又は覆い被さ
る層には、ＶＣＳＥＬ162 の波長の光に対して大部分が
透過性であり、ｎ＋にドープされているもう１層のドー
プされたａ−Ｓｉ：Ｈ層が形成される。最後に、ｎ＋に
ドープされたａ−Ｓｉ：Ｈ層の上部又は覆い被さる層に
は、上部検出電極178 が形成される。上部検出電極178
の構造及び組成は、下部検出電極176 と同様である。例
えば、上部検出電極178 は、厚さ約1000ÅのＩＴＯで形
成されてもよい。

【００６４】ａ- Ｓｉ：Ｈフィルムの厚さ及び組成は、
所望の吸収量（例えば約５％など）を備えるように選択
される。当技術において広く知られているように、ａ−
Ｓｉ：Ｈは、所望の吸収量を得るためにゲルマニウム又
はカーボンとの合金にされる。短い波長の吸収量（短い
波長のレーザーと共に用いられる検出器用）は、ａ−Ｓ
ｉ：Ｃ：Ｈから得られるが、長い波長の吸収量（長い波
長のレーザーと共に用いられる検出器用）が、ａ−Ｓ
ｉ：Ｇｅ：Ｈから得られるであろう。

【００６５】当技術において広く知られるように、ａ−
Ｓｉ：Ｈ及びその合金は、プラズマ化学蒸着（ＰＥＣＶ
Ｄ）によって蒸着されることができる。ソースゲージ
は、ＳｉＨ₄、ＧｅＨ₄、ＣＨ₄、などを含む。

【００６６】本実施形態による動作の一例は、以下のよ
うに進行する。レーザー162 にバイアスが印加され、レ
ーザービームが発光される（図示せず）。レーザービー
ムの電力は、例えば真性層の電子−ホール対のビームか
ら生成される検出電極176 と178 間のバイアスを測定す
るなどして検出器構造164 に検出される。

【００６７】本実施形態に基づく検出器のそれぞれのア
ドレスは、レーザー162 と集積して形成されるトランジ
スタ構造170 によって促進される。例えば、トランジス
タ170 をオンにする（導電する）ために、電圧がゲート
ラインｎに印加される。検出器構造164 の状態（例えば
レーザー162 に発光されるレーザービームの光学的電力
の測定など）は、データラインｍの電圧レベルを調査す
ることによってセル160 に対し測定されることができ
る。

【００６８】このような光学的電力情報の用途の一例
は、適切なハードウェア及び／又はソフトウェア（図示
せず）によるレーザー駆動電流のフィードバックループ
制御である。例えば、このレーザービームの光学的電力
は、駆動電流のレベルに一部起因する。例えば、検出器
構造164 が、ビームパワーが所望のレベルを下回ってい
ることを示すと、駆動電流が上昇し、同様に、検出器構
造164 がビームパワーが所望のレベルを上回っているこ
とを示すと、駆動電流が低下するであろう。

【００６９】レーザービームの光学的電力に関する情報
は、例えば、レーザー162 の老朽化を測定して交換の必
要性を予測するため、通信システムなどにおける様々な
可能であるレーザー162 の出力状況を区別するため、な
どのその他の用途に用いられてもよい。本明細書中に教
示される新型構造は、その用途に限られず、またそのよ
うな構造の利点が、拡張されて多くの分野で応用される
ことが重要である。

【００７０】重要な点は、レーザービームの電力の検出
において、検出器構造164 はビームの電力を最低限に減
衰させるだけであり、また、検出器構造164 は透過性で
あるため、その物理的なサイズは、レーザー構造の電極
サイズ及び形状のいずれにも、また、レーザービームの
直径にも左右されないことである。

【００７１】図１０及び１１を参照して、集積された検
出器構造が追加された集積化レーザー及びトランジスタ
構造のもう一つの用法が示される。本実施形態による
と、セル181 は、ＶＣＳＥＬ５２に関して前に記述され
た型のＶＣＳＥＬ構造182 を備えている。本実施形態で
は、ＶＣＳＥＬ182 は前に記述された方法でトランジス
タ部品184 及び186 によって別々にアドレスされるであ
ろう。図８及び９で示された上記の実施の形態の説明と
同様に、駆動電圧ライン190 及びトランジスタ構造192
に接続された検出器構造188 が提供される。また、図１
０は、セル181 に隣接したセル180 を示し、セル180
は、例えばセル181 と同様の構成部品（特に、ＶＣＳＥ
Ｌ194 、検出器構造196 、及び結合されたトランジスタ
198 ）を含む。

【００７２】図１０及び１１に示される実施の形態の動
作は、以下のように進行する。上記に示されたように、
ゲートラインｎ−１がオンの状態の場合、駆動電圧ライ
ン190 に印加された電圧はレーザー194 に印加される。
これにより、レーザー194 に発光されたレーザービーム
は検出器196 に検出される。次に、同様のプロセスがセ
ル181 で起こる。しかしながら、ゲートラインｎに電圧
を印加すると、トランジスタ198 のチャネルが導電さ
れ、検出器196 の状態がデータラインｍに読み取られ、
これは手段199 によってラインｍ上のデータ電圧と区別
されるであろう。基本的に、検出器196 を通る電流がま
ず測定され、次に、ＶＣＳＥＬ182 を駆動する電圧がデ
ータラインｍに印加される。

【００７３】図１２は、第１のセルの検出器が同セル内
のＶＣＳＥＬからの発光を検出し、隣接したセルのＶＣ
ＳＥＬが光を発光するであろう場合の上記の説明を辿っ
たタイミングダイアグラムである。電圧がゲートライン
ｎに印加されている間（例えば、２０μsec の間）、検
出器196 の状態は時間ｔ₁の間データラインｍに読み取
られる。ゲートラインｎ上の電圧の印加が終了する前
に、時間ｔ₂の間レーザー切換電圧がデータラインｍに
印加される。

【００７４】前述したように、本発明のもう一つの実施
形態200 では、検出器構造188 及びそれに結合されるト
ランジスタ構造192 は、レーザー構造182 及びトランジ
スタ構造184 及び186 の集積構造と分離して形成されて
もよい。例えば、検出器構造188 及びトランジスタ構造
192 は、形成され、検出サブアッセンブリ202 を形成す
るガラス、石英などの透過性基板に相互に電気接続され
る。レーザー構造182はトランジスタ構造184 及び186
と集積され、レーザーサブアッセンブリ204 を形成す
る。次に、検出サブアッセンブリ202 が、透過性エポキ
シ樹脂又は同様の接着剤208 を用いてレーザーサブアッ
センブリ204 に結合される。これは、図１３に例示され
る。図１３に示される実施の形態は、レーザーサブアッ
センブリ204 の上部表面に結合された検出サブアッセン
ブリ202 の基板を有するが、検出サブアッセンブリ202
を逆転させたものをレーザーサブアッセンブリ204 に結
合しても同様の結果が得られる。更に、透過性基板を通
過する際にレーザービームが発散しうるため、そのよう
なデバイスのアレイの中のVCSEL の充填密度を最大にす
るためにこの逆転した結合は有益であるだろう。

【００７５】図１４に示されるように、２つの独立した
サブアッセンブリ202 及び204 を１つの集積された構造
に結合するのにバンプ結合が用いられることができる。
この実施の形態では、検出サブアッセンブリ202 は逆転
されるのが一般的で、例えばインジウム／金、又は他の
広く知られている好適な材料によって形成されている導
電性結合バンプ206 を介してレーザーサブアッセンブリ
204 と電気接触状態にある。検出サブアッセンブリ202
とレーザーサブアッセンブリ204 の間隙は、空気で充填
されるのが一般的である。そのようなバンプ結合を行う
デバイス、例えば、セミコンダクター・エキップメント
・コーポレーション(Semiconductor Equipment Corpora
tion, Moorpark, CA) のＳＥＣモデル410 フリップチッ
プ結合剤(SEC Model 410 Flip Chip Die Bonder)などは
当技術において広く知られている。

【００７６】本発明の実施形態の１つの利点は、各々の
レーザー構造182 と検出器構造188を、それぞれに最適
化された製造技術を用いてそれぞれ独立して製造できる
ことである。更に、それぞれの構造の独立した製造は、
生産ステップの個別化を可能にし、ある構造の製造中又
は製造の結果、他の構造を損傷するあらゆる危険性をな
くす。それぞれのレーザー及び検出器構造の独立（個別
化）したテストにより、機能不良な構成部分（部品）が
早期に認識され、生産高の向上も可能となる。

【００７７】上記の実施の形態の１つのバリエーション
は、検出サブアッセンブリ202 の部分的完成、検出サブ
アッセンブリ202 の完成されたレーザーサブアッセンブ
リ204 への結合、及び続く検出サブアッセンブリ構造の
形成の完了である。例えば、集積された構造の形成が単
一基板アレイの形で完成されることが所望される場合、
又はあるグループがある点までデバイスの成形を完成さ
せ、この部分的に完成された構造を第２グループに運び
成形を完了することが所望される場合に有益であろう。

【００７８】本発明は、多くの特定の実施形態によって
記述されてきたが、多くの代案、変形例、及びバリエー
ションが本明細書に含まれる教示の範囲内にあること
が、当業者には明らかであるであろう。例えば、上記の
説明は、レーザー及びトランジスタ構造のアレイに関す
るものである。しかしながら、上記の説明は、同様に個
別のレーザー及びトランジスタ構造にも適用される。従
って、本発明は、当発明を例示するために用いられた実
施の形態に限定されるべきではなく、むしろ請求の範
囲、及び上記の代案、変形例及びバリエーションを全て
含む同等物の意図及び範囲に当てはまると考えられるべ
きである。

【図面の簡単な説明】

【図１】従来技術による外部回路を伴った縦形キャビテ
ィ表面発光レーザー構造の斜視図である。

【図２】本発明による改良された縦形キャビティ表面発
光レーザー構造及び集積化検出器構造の断面図である。

【図３】集積されたレーザー及びトランジスタ構造の一
つの実施形態の略図である。

【図４】図３の略図に相当するレーザーをアドレスする
ために用いられる集積されたレーザー及びトランジスタ
構造の１つのセルの平面図である。

【図５】（Ａ）及び（Ｂ）は、本発明の総体的な実施形
態を示す。

【図６】集積されたレーザー及びトランジスタ構造のも
う一つの実施形態の略図である。

【図７】図６の略図に相当するコンデンサー構造を組み
込み、レーザーをアドレスするために用いられる、集積
されたレーザー及びトランジスタ構造の１つのセルの平
面図である。

【図８】更に集積された検出器トランジスタ構造を備え
た集積化レーザー及び検出器構造の一実施形態の略図で
ある。

【図９】センサーをアドレスするために用いられる、図
８の略図に相当する集積されたトランジスタ構造を含む
集積化レーザー及び検出器構造の１つのセルの平面図で
ある。

【図１０】集積されたレーザー及び検出器トランジスタ
構造を備えた集積化レーザー及び検出器構造のもう一つ
の実施形態の略図である。

【図１１】レーザー及び検出器を別々にアドレスするた
めに用いられる、図１０の略図に相当する集積化トラン
ジスタ構造を含んだ集積化レーザー及び検出器構造の１
つのセルの平面図である。

【図１２】図１０の略図及び図１１の平面図に相当する
レーザー及び検出器を別々にアドレスするために用いら
れる集積化トランジスタ構造を含んだ集積化レーザー及
び検出器構造の１つのセルのための様々な電圧を示すタ
イミングダイアグラムである。

【図１３】ガラス基板上に形成された検出器及びトラン
ジスタ構造が、集積化レーザー及びトランジスタ構造に
結合される本発明の一実施形態の断面図である。

【図１４】ガラス基板上に形成された検出器及びトラン
ジスタ構造が、集積化レーザー及びトランジスタ構造に
結合され、レーザーと検出器構造が互いに電気伝導状態
にある本発明の一実施形態の断面である。

【図１５】集積された検出器の部品として光導電層を用
いた本発明のもう一つの実施形態の断面図である。

【符号の説明】

１２レーザー１４基板５２縦形キャビティ表面発光レーザー（ＶＣＳＥ
Ｌ）構造６２活性層１０８第１のトランジスタ構造１１０第２のトランジスタ構造

フロントページの続き (72)発明者ロバートエー．ストリートアメリカ合衆国 94306 カリフォルニア州パロアルトラパラアベニュー 894

Claims

【特許請求の範囲】

【請求項１】集積された半導体レーザー及び構成部品
構造であって、前記構造が、基板上に形成され、主に第１の材料を含有する活性層を
有する縦形キャビティである表面発光レーザーを含み、
前記縦形キャビティ表面発光レーザーがある波長におい
て光を発光することが可能であり、また、基板上に配置され、第１の材料と異なる第２の材料を主
に含有する電子部品を少なくとも１つ含み、前記電子部
品及び前記レーザーが互いに電気伝導状態にある、集積
化半導体レーザー及び構成部品構造。
【請求項２】前記集積化半導体レーザー及び構成部品
構造が、更に、光検出素子層及び接点を含む、前記光検出素子層が前記
レーザーによって発光される波長での光に対して比較的
透過性がある検出器を含み、前記レーザー及び前記検出器が別々に成形され、結合さ
れ、レーザーによって発光された光の少なくとも一部が
検出器を通るように位置合せされる、請求項１記載の集
積化半導体レーザー及び構成部品構造。
【請求項３】前記集積化半導体レーザー及び構成部品
構造が、更に、前記検出器と共に集積されて形成され、前記検出器と電
気伝導状態にあるトランジスタを少なくとも１つ含む、
請求項２記載の集積化半導体レーザー及び構成部品構
造。