JPH11121509A - Electrically conducting structure of ferroelectric memory chip, semiconductor device having the electrically conducting structure, and manufacture of the semiconductor device - Google Patents

Electrically conducting structure of ferroelectric memory chip, semiconductor device having the electrically conducting structure, and manufacture of the semiconductor device

Info

Publication number
JPH11121509A
JPH11121509A JP9277465A JP27746597A JPH11121509A JP H11121509 A JPH11121509 A JP H11121509A JP 9277465 A JP9277465 A JP 9277465A JP 27746597 A JP27746597 A JP 27746597A JP H11121509 A JPH11121509 A JP H11121509A
Authority
JP
Japan
Prior art keywords
gold
ferroelectric memory
bump
chip
memory chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9277465A
Other languages
Japanese (ja)
Other versions
JP3412672B2 (en
Inventor
Hiroshi Oka
浩 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27746597A priority Critical patent/JP3412672B2/en
Publication of JPH11121509A publication Critical patent/JPH11121509A/en
Priority to US09/738,537 priority patent/US6413797B2/en
Application granted granted Critical
Publication of JP3412672B2 publication Critical patent/JP3412672B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide electrical conduction between a ferroelectric memory chip and desired objects to be connected, without spoiling the characteristics of the ferroelectric memory chip. SOLUTION: In an electrically conducting structure for a ferroelectric memory chip 3 and desired objects 2 and 4 to be connected, gold bumps 30a and 31a are formed on electrode pads 30 and 31 of the chip 3, and the bumps 30a and 31a are connected to terminals 20 and 40 of the objects 2 and 4 via gold members 5 and 7, respectively. Further, such an electrically conducting structure is adopted for a semiconductor device 1. Preferably, each gold members 5 and 7 is a gold wire 5 or a compressible gold stud bump 7, and a gold bump forming surface 3a of the chip 3 is bonded to terminal forming surfaces 4a of the objects 2 and 4 with an adhesive 6 containing epoxy based or phenol based resin. As the objects 2 and 4, a semiconductor chip 4 is used, including the chip 3 and a substrate 2 made of resin or a metal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本願発明は、強誘電体メモリ
チップと所望の接続対象物との電気的導通構造、および
この接続構造を有する半導体装置、ならびにこの半導体
装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrical conduction structure between a ferroelectric memory chip and a desired connection object, a semiconductor device having the connection structure, and a method of manufacturing the semiconductor device.

【０００２】[0002]

【従来の技術】近年においては、誘電率の高い強誘電体
の自発分極を利用した不揮発性メモリ、すなわち強誘電
体メモリ（フェロエレクトリック・ランダム・アクセス
・メモリ、以下「ＦＲＡＭ」という）の開発が盛んに行
われている。このＦＲＡＭは、通常のＣＭＯＳトランジ
スタ層の上部にプレーナ型強誘電体キャパシタが形成さ
れた構造となっており、分極方向を反転させることによ
って極めて高速かつ低電圧で情報の書き換えが可能なメ
モリである。2. Description of the Related Art In recent years, the development of a nonvolatile memory utilizing spontaneous polarization of a ferroelectric substance having a high dielectric constant, that is, a ferroelectric memory (ferroelectric random access memory, hereinafter referred to as "FRAM") has been developed. It is being actively performed. This FRAM has a structure in which a planar ferroelectric capacitor is formed on a normal CMOS transistor layer, and is a memory capable of rewriting information at a very high speed and at a low voltage by reversing the polarization direction. .

【０００３】ところが、ＦＲＡＭに使用されている強誘
電体は、温度を高くすると、ある温度（キューリー温
度）以上で強誘電性を失って常誘電性への転移が起こ
り、自発分極しなくなってしまう。一般的に、ＦＲＡＭ
に使用されている強誘電体のキューリー温度は、１７０
〜１８０℃であり、これを有するＦＲＡＭが強誘電体の
キューリー温度以上に加熱されれば、動作が不安定とな
り、場合によっては動作しなくなってしまう。すなわ
ち、ＦＲＡＭは、熱に弱いといった欠点を有する。However, when the temperature of the ferroelectric used in the FRAM is increased, the ferroelectric substance loses ferroelectricity at a certain temperature (Curie temperature) or higher and transitions to paraelectricity, so that spontaneous polarization does not occur. . Generally, FRAM
The Curie temperature of the ferroelectric used for
If the FRAM having the temperature of 180 ° C. is heated to a temperature higher than the Curie temperature of the ferroelectric, the operation becomes unstable, and in some cases, the operation does not work. That is, the FRAM has a disadvantage that it is weak to heat.

【０００４】ところで周知のように、ＦＲＡＭに限ら
ず、半導体チップは、外部との電気的導通を図るべくリ
ードフレームの内部リード、あるいは基板上の回路パタ
ーンなどとの間が、たとえば金属ワイヤを用いて電気的
な接続が図られている。このような金属ワイヤを用いた
電気的な接続は、熱圧着ボンディングあるいは超音波ボ
ンディングなどの方法によって行われている。As is well known, a semiconductor chip is not limited to an FRAM. For example, metal wires are used between semiconductor chips and internal leads of a lead frame or a circuit pattern on a substrate in order to achieve electrical conduction with the outside. Electrical connection is achieved. Electrical connection using such a metal wire is performed by a method such as thermocompression bonding or ultrasonic bonding.

【０００５】熱圧着ボンディングは、ヒータなどによっ
て比較的高温（４００℃程度）にボンディング対象物を
予め加熱しておき、金属ワイヤをボンディング対象部位
に強く圧し付けることにより行われるが、ボンディング
対象物を４００℃程度に加熱しなければならないため、
熱に弱い半導体チップをボンディング対象物とする場合
には不向きである。一方、超音波ボンディングは、ボン
ディング対象物を加熱せずに、金属ワイヤをボンディン
グ対象部位に圧し付けた状態で超音波を付与することに
より行われるが、あまり大きな超音波を付与すると金属
ワイヤが切断されてしまうといった欠点を有する。[0005] The thermocompression bonding is performed by preliminarily heating a bonding object to a relatively high temperature (about 400 ° C.) by a heater or the like and strongly pressing a metal wire to a bonding object portion. Because it must be heated to about 400 ° C,
It is unsuitable when a semiconductor chip that is vulnerable to heat is to be bonded. On the other hand, ultrasonic bonding is performed by applying ultrasonic waves in a state where a metal wire is pressed against a bonding target site without heating the bonding target. It has the disadvantage that it is done.

【０００６】このため、熱圧着ボンディングおよび超音
波ボンディングのそれぞれ欠点を補うべく、比較的低温
（２００℃程度）にボンディング対象物を加熱してお
き、金属ワイヤをボンディング対象部位に圧し付けた状
態であまり大きくない超音波を付与する方法、すなわち
サーモソニックボンディング（熱超音波ボンディング）
が良く採用されている。Therefore, in order to compensate for the disadvantages of the thermocompression bonding and the ultrasonic bonding, the object to be bonded is heated at a relatively low temperature (about 200 ° C.), and the metal wire is pressed against the part to be bonded. A method of applying a not so large ultrasonic wave, that is, thermosonic bonding (thermal ultrasonic bonding)
Are often adopted.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、熱超音
波ボンディングは、半導体チップの加熱温度が２００℃
程度であるため、一般的な半導体チップのワイヤボンデ
ィングには好適に採用しうるが、上述したＦＲＡＭのよ
うに、１７０〜１８０℃で動作が不安定になる極めて熱
に弱い半導体チップのワイヤボンディングには不向きで
ある。However, in the thermal ultrasonic bonding, the heating temperature of the semiconductor chip is 200 ° C.
Therefore, it can be suitably used for wire bonding of a general semiconductor chip. However, as in the above-mentioned FRAM, the operation is unstable at 170 to 180 ° C. Is not suitable.

【０００８】また、通常、半導体チップの表面には、ワ
イヤボンディング用のボンディングパッドがアルミニウ
ムなどによって形成されているが、アルミニウムが酸化
して酸化膜を形成し易いすいため、形成された酸化膜に
よってボンディングパッドとボンディングワイヤとの間
の接合性が悪いといった不具合が生じていた。この不具
合は、ワイヤボンディング時の温度が高くなればなるほ
ど顕著に現れる。このような不具合を解消するために
は、形成された酸化膜を除去するために、ボンディング
部位に付与する超音波振動を大きくしなければならず、
この場合には、上述したように金属ワイヤが切断されて
しまうといった事態が生じかねない。In general, a bonding pad for wire bonding is formed of aluminum or the like on the surface of a semiconductor chip. However, aluminum is easily oxidized to form an oxide film. There has been a problem that the bondability between the bonding pad and the bonding wire is poor. This problem becomes more conspicuous as the temperature during wire bonding increases. In order to eliminate such a problem, the ultrasonic vibration applied to the bonding site must be increased in order to remove the formed oxide film.
In this case, a situation in which the metal wire is cut as described above may occur.

【０００９】本願発明は、上記した事情のもとで考え出
されたものであって、強誘電体メモリチップの特性を損
なうことなく、この強誘電体メモリチップと所望の接続
対象物との電気的導通を図れるようにすることをその課
題としている。The present invention has been conceived in view of the above circumstances, and has been developed in consideration of the electric connection between a ferroelectric memory chip and a desired connection object without deteriorating the characteristics of the ferroelectric memory chip. The object is to achieve electrical conduction.

【００１０】[0010]

【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。DISCLOSURE OF THE INVENTION In order to solve the above problems, the present invention employs the following technical means.

【００１１】すなわち、本願発明の第１の側面によれ
ば、強誘電体メモリチップと所望の接続対象物との電気
的導通構造であって、上記強誘電体メモリチップの電極
パッドに金製バンプが形成されているとともに、この金
製バンプが上記接続対象物の端子と金製部材を介して接
続されていることを特徴とする、強誘電体メモリチップ
の電気的導通構造が提供される。That is, according to a first aspect of the present invention, there is provided an electric conduction structure between a ferroelectric memory chip and a desired connection object, wherein a gold bump is provided on an electrode pad of the ferroelectric memory chip. Is formed, and the gold bump is connected to the terminal of the object to be connected via a gold member, thereby providing an electrical conduction structure of the ferroelectric memory chip.

【００１２】上記構成の強誘電体メモリチップの電気的
導通構造では、上記電極パッド上に金製バンプが形成さ
れているため、上記金製バンプによって電極パッドが覆
われて保護された恰好とされ、上記電極パッドが酸化さ
れてしまうことが回避されている。また、上記金製バン
プは、金によって形成されているため、従来のアルミニ
ウムの電極パッドなどと比較すれば、その表面に酸化膜
が形成されるようなことは起こりにくいといった利点を
有する。そして、本願発明では、上記強誘電体メモリチ
ップの金製バンプと上記接続対象物の端子との電気的導
通を図るための部材が金製であるため、上記金製部材の
表面も酸化されにくいのはいうまでもない。このため、
上記金製バンプと上記金製部材との間は、酸化膜が形成
されにくいものどうしの接続であるため、これらの接続
に際して酸化膜を除去するために接続すべき部位に大き
なエネルギを付与する必要はない。In the electric conduction structure of the ferroelectric memory chip having the above-described structure, since the gold bumps are formed on the electrode pads, the electrode pads are covered and protected by the gold bumps. This prevents the electrode pad from being oxidized. Further, since the gold bump is formed of gold, it has an advantage that an oxide film is less likely to be formed on the surface thereof as compared with a conventional aluminum electrode pad or the like. In the present invention, since the member for achieving electrical conduction between the gold bump of the ferroelectric memory chip and the terminal of the connection object is made of gold, the surface of the gold member is hardly oxidized. Needless to say. For this reason,
The connection between the gold bumps and the gold member is such that an oxide film is not easily formed, and it is necessary to apply a large energy to a portion to be connected in order to remove the oxide film at the time of these connections. There is no.

【００１３】上記金製部材として金線ワイヤを採用する
ことができるが、この場合には、上記強誘電体メモリチ
ップと上記接続対象物との間の接続は、いわゆる熱超音
波ボンディングなどによって行われる。上述したよう
に、熱超音波ボンディングは、ヒータなどによって所定
の温度にボンディング対象物を予め加熱しておき、金線
ワイヤをボンディング対象部位に強く圧し付ける同時
に、超音波を付与することにより行われる。従来では、
接続対象物を、たとえば２００℃程度まで加熱する必要
があり、これによりアルミニウムなどの電極パッドの酸
化が一段と進行してしまっていたために、金線ワイヤと
電極パッドとの間の接続性を高めるべくアルミニウム酸
化膜を除去する必要があった。このため、金線ワイヤと
電極パッドとの間の接続部位に、酸化膜を除去してクリ
ア面を露出させた状態で接続するために比較的大きな超
音波を付与しなければならず金線ワイヤが切断されてし
まうおそれがあった。A gold wire may be used as the gold member. In this case, the connection between the ferroelectric memory chip and the connection object is made by so-called thermosonic bonding or the like. Will be As described above, the thermal ultrasonic bonding is performed by preliminarily heating a bonding object to a predetermined temperature with a heater or the like, strongly applying a gold wire to a bonding target portion, and simultaneously applying ultrasonic waves. . Traditionally,
It is necessary to heat the connection object to, for example, about 200 ° C., and the oxidation of the electrode pad such as aluminum has progressed further. Therefore, in order to enhance the connectivity between the gold wire and the electrode pad. It was necessary to remove the aluminum oxide film. For this reason, a relatively large ultrasonic wave must be applied to the connection portion between the gold wire and the electrode pad in order to connect with the oxide film removed and the clear surface exposed. Could be cut.

【００１４】本願発明では、上述したように、上記電極
パッドの表面を保護するようにして金製バンプが形成さ
れているので、ボンディング時に上記強誘電体メモリチ
ップを加熱した場合であっても上記電極パッドが酸化さ
れるような事態は起こりにくい。しかも、上記強誘電体
メモリチップにおける上記金線ワイヤがボンディングさ
れる部位は、酸化されにくい金製バンプであり、上記金
線ワイヤも酸化されにくいものであるため、ボンディン
グに際して酸化膜を除去するといったことをあまり考慮
する必要はないため、上記金製バンプと上記金線ワイヤ
と接続に際して付与するエネルギを低減させることがで
きる。さらに、接続される部位がそれぞれ同種の金属
（金と金）であるため、従来の異種金属の接続（たとえ
ば金とアルミニウム）に比べて小さなエネルギ付与によ
って上記金製バンプと上記金線ワイヤと接続することが
できる一方、接続部が金−金接続であるため良好な接続
状態を維持することができる。In the present invention, as described above, the gold bump is formed so as to protect the surface of the electrode pad. Therefore, even if the ferroelectric memory chip is heated at the time of bonding, the gold bump is formed. It is unlikely that the electrode pad will be oxidized. Moreover, the portion of the ferroelectric memory chip to which the gold wire is bonded is a gold bump that is hard to be oxidized, and the gold wire is also hard to be oxidized. Since it is not necessary to consider this much, it is possible to reduce the energy applied when connecting the gold bump and the gold wire. Further, since the connected portions are made of the same kind of metal (gold and gold), the connection between the gold bump and the gold wire is performed by applying a smaller amount of energy as compared with the conventional connection of different metals (eg, gold and aluminum). On the other hand, a good connection state can be maintained because the connection portion is a gold-gold connection.

【００１５】このように、本願発明では、小さなエネル
ギの付与によって上記金製バンプと上記金線ワイヤとを
接続することができるため、上記強誘電体メモリチップ
と外部との電気的導通を図るべく行われる金線ワイヤを
用いた熱超音波ボンディングが、上記強誘電体メモリチ
ップを加熱する温度を、たとえば１００℃程度とし、し
かも従来よりも小さな熱超音波の付与によって遂行する
ことができるようになる。したがって、本願発明では、
たとえ１７０〜１８０℃程度で動作が不安定になる熱に
弱い強誘電体メモリチップであっても、その特性を損な
うことなく、しかもボンディングワイヤが切断される懸
念もなく金線を用いたワイヤボンディングによって上記
強誘電体メモリチップと外部との電気的導通を図ること
ができる。As described above, according to the present invention, since the gold bump and the gold wire can be connected by applying a small amount of energy, electrical conduction between the ferroelectric memory chip and the outside is achieved. The thermosonic bonding using a gold wire to be performed can be performed by setting the temperature for heating the ferroelectric memory chip to, for example, about 100 ° C., and by applying a thermosonic wave smaller than before. Become. Therefore, in the present invention,
Even if the ferroelectric memory chip is weak to heat at which the operation becomes unstable at about 170 to 180 ° C., wire bonding using a gold wire without impairing its characteristics and without fear of cutting the bonding wire. Thus, electrical conduction between the ferroelectric memory chip and the outside can be achieved.

【００１６】好ましい実施の形態においてはまた、対向
状とされた上記強誘電体メモリチップの金製バンプと上
記接続対象物の端子との間に、上記金製部材が介在させ
られている。In a preferred embodiment, the gold member is interposed between the opposing gold bumps of the ferroelectric memory chip and the terminals of the connection object.

【００１７】上記構成の強誘電体メモリチップの電気的
導通構造においても、上記金製部材と上記強誘電体メモ
リチップの金製バンプとの間の接続に関しては、上述し
た効果を享受することができる。すなわち、互いの接続
部位が金であるため、それぞれが酸化膜が形成されにく
い上に、同種の金属どうしの接続であるため、接続に際
して必要とされるエネルギが小さくてよいといった利点
を有する。[0017] In the electric conduction structure of the ferroelectric memory chip having the above configuration, the connection between the gold member and the gold bump of the ferroelectric memory chip can enjoy the above-described effects. it can. That is, since the connection portions are made of gold, an oxide film is hardly formed on each of them, and furthermore, since the same kind of metal is connected, the energy required for connection can be small.

【００１８】このような強誘電体メモリチップの電気的
導通構造においては、たとえば上記金製部材として、上
記強誘電体メモリチップの金製バンプまたは上記接続対
象物の端子から突出形成された圧縮変形可能なスタッド
バンプを採用することができる。In such an electrically conductive structure of a ferroelectric memory chip, for example, the gold member is formed by a compression deformation protruding from a gold bump of the ferroelectric memory chip or a terminal of the connection object. Possible stud bumps can be employed.

【００１９】上記スタッドバンプを介して上記金属バン
プと上記接続対象物の端子とを接続する場合には、たと
えば上記接続対象物の端子を上記金製バンプ上に形成さ
れたスタッドバンプに圧し付けることにより行われる。
このとき、上記スタッドバンプが圧縮変形可能とされて
いるために、上記スタッドバンプが圧縮変形することに
より、上記強誘電体メモリチップやこれの接続対象物に
必要以上に荷重が加えられてしまうことが回避されてい
る。すなわち、上記金製バンプと上記接続対象物の端子
との間に介在するスタッドバンプによって外的に加えら
れた荷重が吸収されることによって上記強誘電体メモリ
チップやこれの接続対象物が損傷してしまうことが回避
されている。もちろん、上記スタッドバンプは、上記強
誘電体メモリチップと上記接続対象物とを接続する場合
だけではなく、これらが接続された状態においても外的
に加えられた荷重を吸収して上記強誘電体メモリチップ
やこれの接続対象物が損傷してしまうことを回避するこ
とができる。When the metal bump and the terminal of the object to be connected are connected via the stud bump, for example, the terminal of the object to be connected is pressed against a stud bump formed on the gold bump. It is performed by
At this time, since the stud bumps are compressible and deformable, the stud bumps are compressed and deformed, so that an unnecessary load is applied to the ferroelectric memory chip and an object to be connected thereto. Has been avoided. That is, the externally applied load is absorbed by the stud bumps interposed between the gold bumps and the terminals of the connection target, thereby damaging the ferroelectric memory chip and the connection target thereof. Has been avoided. Of course, the stud bump absorbs an externally applied load not only when the ferroelectric memory chip is connected to the connection object but also when the ferroelectric memory chip and the connection target are connected to each other. It is possible to prevent the memory chip and the connection object thereof from being damaged.

【００２０】なお、上記スタッドバンプとしては、先端
部が尖った形状とされて、特に先端部が圧縮変形可能と
されたもの、あるいは所定の部位が脆弱状とされて圧縮
変形可能とされたものなどが採用される。たとえば、上
記スタッドバンプの先端部が尖った形状のスタッドバン
プは、ワイヤボンディング工程のファーストボンディン
グと略同様な操作などによって形成することもできる
（この点についての詳細は後述する）。このため、半導
体装置の製造工程においてワイヤボンディング工程を必
要とする場合には、同じ工程において上記スタッドバン
プを形成することができ、製造工程を簡略化することが
できる。また、本願発明に係る強誘電体メモリチップの
電気的導通構造におけるワイヤボンディング工程は、１
００℃程度の加熱によって行えるのも上述の通りであ
り、上記スタッドバンプも１００℃程度の加熱によって
形成することができるため、上記スタッドバンプを形成
する工程において上記強誘電体メモリチップが熱によっ
てその特性が劣化してしまうこともない。The stud bump has a sharp pointed tip, in particular, a tip that can be compressed and deformed, or a stud bump that has a weakened predetermined portion and can be compressed and deformed. Is adopted. For example, a stud bump having a sharp pointed end portion can be formed by a similar operation to the first bonding in the wire bonding step (this point will be described later in detail). Therefore, when a wire bonding step is required in the manufacturing process of the semiconductor device, the stud bump can be formed in the same process, and the manufacturing process can be simplified. Further, the wire bonding step in the electric conduction structure of the ferroelectric memory chip according to the present invention is as follows.
As described above, the heating can be performed at about 00 ° C., and the stud bump can be formed by heating at about 100 ° C. Therefore, in the step of forming the stud bump, the ferroelectric memory chip is heated by heat. The characteristics do not deteriorate.

【００２１】好ましい実施の形態においてはさらに、上
記強誘電体メモリチップの金製バンプ形成面と、上記対
象物の端子形成面とは、樹脂製の接着剤によって接合さ
れている。In a preferred embodiment, the surface of the ferroelectric memory chip on which the gold bumps are formed and the surface of the object on which the terminals are formed are joined by a resin adhesive.

【００２２】ところで、上記強誘電体メモリチップに限
らず、半導体チップにおいては、端子形成面と回路素子
が形成された面が一致している場合が多い。このような
場合には、上記強誘電体メモリチップの金製バンプ形成
面と上記対象物の端子形成面とを樹脂製の接着剤によっ
て機械的に接合すれば、これらが接合された状態におい
ては、上記樹脂製接着剤によって回路素子が保護される
こととなる。たとえば、上記接続対象物が半導体チップ
である、いわゆるチップ・オン・チップ方式の接合の場
合に、双方の半導体チップの端子形成面（金製バンプ形
成面）に回路素子が形成されているようなときには、こ
れらの半導体チップのそれぞれの回路素子が上記樹脂製
接着剤によって保護されていることになる。By the way, not only the ferroelectric memory chip but also a semiconductor chip, in many cases, a terminal formation surface and a surface on which circuit elements are formed coincide. In such a case, if the gold bump forming surface of the ferroelectric memory chip and the terminal forming surface of the object are mechanically joined by a resin adhesive, in a state where these are joined. The circuit element is protected by the resin adhesive. For example, in the case of a so-called chip-on-chip bonding in which the connection object is a semiconductor chip, a circuit element is formed on the terminal formation surface (gold bump formation surface) of both semiconductor chips. Sometimes, each circuit element of these semiconductor chips is protected by the resin adhesive.

【００２３】上述したように、上記スタッドバンプは、
たとえばワイヤボンディング工程のファーストボンディ
ングと略同様な操作によって形成することができ、ま
た、本願発明に係る強誘電体メモリチップの電気的導通
構造におけるワイヤボンディング工程は、１００℃程度
において行えるのも上述の通りである。すなわち、ワイ
ヤボンディング工程に引き続いて行われる上記強誘電体
メモリチップと上記接続対象物との間の電気的接続およ
び機械的接合を、上記強誘電体メモリチップをワイヤボ
ンディング工程と同様に１００℃程度に加熱して行うと
すれば、機械的接合を図るために使用される上記樹脂製
接着剤としては、１００℃程度で硬化する接着剤、たと
えばエポキシ系またはフェノール系の樹脂を用いるのが
好ましい。すなわち、ワイヤボンディング工程が行われ
る温度で硬化する樹脂製接着剤を使用すれば、接着剤を
用いた上記強誘電体メモリチップと上記接続対象との間
の機械的な接合を図るために、さらにワイヤボンディン
グ工程が行われる温度以上に加熱するなどする必要がな
く、また、加熱炉に搬入して加熱せずともワイヤボンデ
ィング工程時の熱を利用して機械的な接合を図れるとい
った利点が得られる。As mentioned above, the stud bumps are
For example, it can be formed by substantially the same operation as the first bonding in the wire bonding step. Further, the wire bonding step in the electric conduction structure of the ferroelectric memory chip according to the present invention can be performed at about 100 ° C. It is on the street. That is, the electrical connection and the mechanical connection between the ferroelectric memory chip and the object to be connected performed after the wire bonding step are performed at about 100 ° C. in the same manner as in the wire bonding step. In this case, it is preferable to use an adhesive that cures at about 100 ° C., for example, an epoxy or phenolic resin, as the resin adhesive used for mechanical bonding. That is, if a resin adhesive that is cured at the temperature at which the wire bonding step is performed is used, in order to mechanically join the ferroelectric memory chip and the connection target using the adhesive, There is no need to heat to a temperature higher than the temperature at which the wire bonding process is performed, and the advantage that mechanical bonding can be achieved by utilizing heat during the wire bonding process without being carried into a heating furnace and heated. .

【００２４】もちろん、本願発明の強誘電体メモリチッ
プの電気的導通構造は、いわゆるチップ・オン・チップ
方式の電気的接続、あるいは上記強誘電体メモリチップ
と上記基板との間の電気的な接続のいずれの場合であっ
ても好適に採用することができる。すなわち、上記接続
対象物としては、強誘電体メモリチップを含む半導体チ
ップであってもよいし、樹脂製、金属製、あるいはセラ
ミック製などの基板であってもよい。Of course, the electrical conduction structure of the ferroelectric memory chip according to the present invention is a so-called chip-on-chip electrical connection or an electrical connection between the ferroelectric memory chip and the substrate. In any case, it can be suitably adopted. That is, the connection object may be a semiconductor chip including a ferroelectric memory chip, or may be a substrate made of resin, metal, ceramic, or the like.

【００２５】なお、上記接続対象物の端子を金製のバン
プとして形成してもよいのはいうまでもない。たとえ
ば、上記強誘電体メモリチップと上記接続対象物とをワ
イヤボンディングによって接続する場合には、ファース
トボンディング部位およびセカンドボンディング部位の
いずれもその表面が金とされていることとなり、その表
面が酸化されにくい上に、ボンディング部位と金線ワイ
ヤとの接続が同種の金属どうしの接続であるため、上述
したように、上記強誘電体メモリチップおよび上記接続
対象物を１００℃程度に加熱した状態で超音波を付与す
ることにより、熱に弱い上記強誘電体メモリチップの特
性を損なうことなく良好な接続状態を得ることができ
る。Needless to say, the terminals of the connection object may be formed as gold bumps. For example, when the ferroelectric memory chip and the connection object are connected by wire bonding, the surfaces of both the first bonding portion and the second bonding portion are made of gold, and the surface is oxidized. In addition, since the connection between the bonding portion and the gold wire is made of the same kind of metal, the ferroelectric memory chip and the object to be connected are heated to about 100 ° C. as described above. By applying a sound wave, a favorable connection state can be obtained without impairing the characteristics of the ferroelectric memory chip that is vulnerable to heat.

【００２６】本願発明の第２の側面によれば、上述した
第１の側面に記載されたいずれかの強誘電体メモリチッ
プの電気的導通構造を有することを特徴とする、半導体
装置が提供される。According to a second aspect of the present invention, there is provided a semiconductor device having an electrical conduction structure of any of the ferroelectric memory chips described in the first aspect. You.

【００２７】上記半導体装置は、上述した第１の側面に
記載されたいずれかの強誘電体メモリチップの電気的導
通構造を有するので、上述した第１の側面に記載された
いずれかの効果を享受できるのはいうまでもない。すな
わち、ワイヤボンディング時などの加熱によって上記強
誘電体メモリチップの特性が損なわれることなく、その
特性が良好に維持されているのはいうまでもない。Since the above-described semiconductor device has the electric conduction structure of any of the ferroelectric memory chips described in the first aspect, it can achieve any of the effects described in the first aspect. It goes without saying that you can enjoy it. That is, it goes without saying that the characteristics of the ferroelectric memory chip are not deteriorated by heating during wire bonding or the like, and the characteristics are favorably maintained.

【００２８】本願発明の第３の側面によれば、強誘電体
メモリチップと所望の接続対象物との間の電気的導通が
図られた半導体装置の製造方法であって、上記強誘電体
メモリチップの所定部位に金製バンプを形成する工程
と、上記強誘電体メモリチップの金製バンプまたは上記
接続対象物の端子に圧縮変形可能なスタッドバンプを金
により突出形成する工程と、上記金製バンプと上記端子
とを対向状とするとともに、上記金製バンプと上記金製
端子との間に上記スタッドバンプを介在させる工程と、
を含むことを特徴とする、半導体装置の製造方法が提供
される。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which electrical conduction between a ferroelectric memory chip and a desired object to be connected is achieved. Forming a gold bump on a predetermined portion of the chip, forming a gold bump of the ferroelectric memory chip or a compressible deformable stud bump on a terminal of the connection object with gold; A step of interposing the stud bump between the gold bump and the gold terminal, with the bump and the terminal facing each other,
A method for manufacturing a semiconductor device is provided.

【００２９】上記金製バンプを形成する工程は、たとえ
ば電気メッキなどの手段を施すことによって上記電極パ
ッド上に金メッキ層を形成することにより行われる。具
体的には、たとえばシリコン基板などに所望の回路素子
が一体的に造り込まれたウエハの表面に、上記電極パッ
ドが臨むような状態でフォトレジスト層を形成し、この
ウエハを電解液に漬け込んでウエハを陰極として通電し
て上記電極パッド上に金メッキ層を形成することにより
行われる。もちろん、上記電極パッド上に金メッキが形
成された後には、フォトレジスト層が剥離処理などされ
て金メッキされた部位が金製バンプとされ、上記ウエハ
が分画されて金製バンプが形成された強誘電体メモリチ
ップが得られる。The step of forming the gold bump is performed by forming a gold plating layer on the electrode pad by applying means such as electroplating. Specifically, for example, a photoresist layer is formed on a surface of a wafer in which desired circuit elements are integrally formed on a silicon substrate or the like in a state where the above-mentioned electrode pads are exposed, and the wafer is immersed in an electrolytic solution. Then, a current is applied by using the wafer as a cathode to form a gold plating layer on the electrode pad. Of course, after the gold plating is formed on the electrode pad, the photoresist layer is subjected to a peeling process or the like, and the gold-plated portion is formed as a gold bump, and the wafer is fractionated to form a gold bump. A dielectric memory chip is obtained.

【００３０】このような電気メッキ工程は、各電極間が
通電されて電解液の温度が上昇したとしても、たいてい
の場合は電解液温度が１００℃以下であり、また、上記
ウエハが電解液に漬け込まれて大気に触れない状態で行
われるので、たとえ上記電極パッドが酸化されやすいア
ルミニウムで形成されている場合であっても、さほど上
記電極パッドに酸化膜が形成されることを懸念する必要
はない。このようにして形成された金製バンプは、上記
電極パッドの表面に酸化膜があまり形成されていない状
態で形成されているために上記電極パッドと良好に接続
された状態とされている。In such an electroplating step, even if the current between the electrodes is energized and the temperature of the electrolyte rises, in most cases, the temperature of the electrolyte is 100 ° C. or less, and the wafer is immersed in the electrolyte. Since it is immersed and is not exposed to the air, even if the electrode pad is made of aluminum which is easily oxidized, it is necessary to be concerned that an oxide film is formed on the electrode pad so much. There is no. The gold bump formed in this manner is in a state where it is well connected to the electrode pad since an oxide film is not formed much on the surface of the electrode pad.

【００３１】上記スタッドバンプを上記電極パッド上に
突出形成する工程は、たとえば金線を用いたワイヤボン
ディング工程の、いわゆるファーストボンディングと略
同様な操作によって行うことができる。具体的には、た
とえば以下のようにして行われる。まず、キャピラリと
呼ばれる治具内に挿通された金線ワイヤの先端部を、上
記キャピラリの先端部から突出させておき、金線ワイヤ
の先端部を水素炎などによって加熱溶融させて溶融状態
の金ボールを形成する。ついで、上記キャピラリを移動
させて上記電極パッドに上記金ボールを圧し付けて固着
する。このとき、上記金線ワイヤが完全に固化していな
い状態、あるいは固化した状態で、上記キャピラリを上
動させることによって金線ワイヤを引きちぎることによ
り上記スタッドバンプが上記電極パッド上に形成され
る。The step of projecting the stud bumps on the electrode pads can be performed by substantially the same operation as the so-called first bonding of a wire bonding step using a gold wire, for example. Specifically, this is performed, for example, as follows. First, the tip of a gold wire inserted into a jig called a capillary is made to protrude from the tip of the capillary, and the tip of the gold wire is heated and melted by a hydrogen flame or the like to melt the molten gold. Form a ball. Next, the capillary is moved to press and fix the gold ball against the electrode pad. At this time, the stud bump is formed on the electrode pad by tearing the gold wire by moving the capillary upward in a state where the gold wire is not completely solidified or in a solidified state.

【００３２】このように、上記スタッドバンプは、ワイ
ヤボンディング工程のファーストボンディングと略同様
な操作によって形成することができるため、半導体装置
を製造する際にワイヤボンディング工程が必要な場合に
は、上記スタッドバンプを形成する工程を別途設けるま
でもなく、ワイヤボンディング工程と同じ工程において
上記スタッドバンプを形成することができる。なお、上
記金線ワイヤは、上記キャピラリの上動によらず、外力
によって切断してもよいのはいうまでもなく、また、上
記金ボールを圧し付ける際に上記キャピラリを介して超
音波振動を付与してもよい。もちろん、上記スタッドバ
ンプの形成方法は、上記した方法には限定されず、その
他の方法であってもよい。As described above, the stud bump can be formed by substantially the same operation as the first bonding in the wire bonding step. Therefore, when the wire bonding step is required in manufacturing a semiconductor device, the stud bump is required. The stud bump can be formed in the same step as the wire bonding step without providing a step of forming a bump separately. It is needless to say that the gold wire may be cut by an external force without depending on the upward movement of the capillary.Also, when the gold ball is pressed, ultrasonic vibration is applied through the capillary. You may give. Of course, the method of forming the stud bump is not limited to the method described above, and may be another method.

【００３３】好ましい実施の形態においては、上記金製
バンプと上記端子との間に上記スタッドバンプを介在さ
せる工程は、上記強誘電体メモリチップの金製バンプ形
成面または上記接続対象物の端子形成面のいずれかに樹
脂製の接着剤が塗布または貼着された状態で行われ、ま
た、上記樹脂製の接着剤としては、エポキシ系の樹脂接
着剤またはフェノール系の樹脂接着剤を使用するのが好
ましい。In a preferred embodiment, the step of interposing the stud bump between the gold bump and the terminal includes forming the gold bump forming surface of the ferroelectric memory chip or forming the terminal of the connection object. It is performed in a state in which a resin adhesive is applied or stuck to one of the surfaces, and as the resin adhesive, an epoxy resin adhesive or a phenol resin adhesive is used. Is preferred.

【００３４】すなわち、上記強誘電体メモリチップの金
製バンプ形成面、あるいは上記対象物の端子形成面に、
液状樹脂または固体シート状樹脂を塗布または貼着した
状態で、上記強誘電体メモリチップの金製バンプと上記
接続対象物の端子との間に上記スタッドバンプを介在さ
せれば、上記樹脂接着剤も上記金製バンプ形成面と上記
端子形成面との間に介在させられることとなる。That is, the gold bump forming surface of the ferroelectric memory chip or the terminal forming surface of the object is
If the stud bump is interposed between the gold bump of the ferroelectric memory chip and the terminal of the connection object in a state where the liquid resin or the solid sheet resin is applied or adhered, the resin adhesive Is also interposed between the gold bump forming surface and the terminal forming surface.

【００３５】上述したように、半導体装置の製造工程に
おいてワイヤボンディング工程が必要とされる場合に
は、このワイヤボンディング工程は上記強誘電体メモリ
チップや接続対象物を１００℃程度に加熱すれば行うこ
とができ、上記スタッドバンプも１００℃程度の加熱に
よって行うことができる。このため、１００℃程度の熱
によって硬化するエポキシ系の樹脂接着剤またはフェノ
ール系の樹脂製接着剤などを使用すれば、上記強誘電体
メモリチップと上記対象物と機械的接合が上記ワイヤボ
ンディング工程や上記スタッドバンプ形成工程と同じ工
程および同じ加熱状態によって行うことができる。すな
わち、上記強誘電体メモリチップと上記対象物と機械的
接合を図るために、加熱炉に搬入するといった操作を不
要とし、また、ワイヤボンディング工程時の加熱を利用
して上記強誘電体メモリチップと上記対象物と機械的接
合を図ることができる。もちろん、上記強誘電体メモリ
チップと上記対象物と機械的接合を１００℃程度で図る
ことができるため、この接合工程において熱に弱い上記
強誘電体メモリチップの特性が劣化してしまうこともな
い。As described above, when a wire bonding step is required in the process of manufacturing a semiconductor device, this wire bonding step is performed by heating the ferroelectric memory chip and the object to be connected to about 100 ° C. The stud bump can be formed by heating at about 100 ° C. Therefore, if an epoxy-based resin adhesive or a phenol-based resin adhesive that is cured by heat of about 100 ° C. is used, the ferroelectric memory chip and the object are mechanically bonded to each other by the wire bonding process. Alternatively, it can be performed by the same step and the same heating state as the above-described stud bump forming step. That is, in order to mechanically join the ferroelectric memory chip and the object, an operation such as loading into a heating furnace is unnecessary, and the ferroelectric memory chip is heated by using a wire bonding process. And the above object can be mechanically joined. Needless to say, since the ferroelectric memory chip and the object can be mechanically joined at about 100 ° C., the characteristics of the ferroelectric memory chip that is vulnerable to heat do not deteriorate in this joining process. .

【００３６】本願発明の第４の側面によれば、強誘電体
メモリチップと所望の接続対象物との間の電気的導通が
図られた半導体装置の製造方法であって、上記強誘電体
メモリチップの所定位置に金製バンプを形成する工程
と、上記金製バンプに金線ワイヤの一端部を接続する工
程と、上記金製端子に金線ワイヤの他端部を接続する工
程と、を含むことをことを特徴とする、半導体装置の製
造方法が提供される。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which electrical connection between a ferroelectric memory chip and a desired object to be connected is achieved. Forming a gold bump at a predetermined position on the chip, connecting one end of a gold wire to the gold bump, and connecting the other end of the gold wire to the gold terminal. A method for manufacturing a semiconductor device is provided.

【００３７】上記製造方法においても、金製バンプを形
成する工程は、上述した第３の側面に記載された方法と
同様な方法によって行うことができる。また、上記金製
バンプに金線ワイヤの一端部を接続する工程および上記
金製端子に金線ワイヤの他端部を接続する工程は、周知
のワイヤボンディングの手法によって行うことができ
る。In the above manufacturing method, the step of forming a gold bump can be performed by a method similar to the method described in the third aspect. The step of connecting one end of the gold wire to the gold bump and the step of connecting the other end of the gold wire to the gold terminal can be performed by a known wire bonding technique.

【００３８】特に、本願発明では、金製バンプに金線ワ
イヤをボンディングするようになされているので、上述
したように、超音波を付与することを条件に１００℃程
度の加熱によって行うことができる。このため、上記製
造方法においても上記強誘電体メモリチップがその特性
が劣化してしまうことなく半導体装置を製造することが
できる。In particular, in the present invention, since a gold wire is bonded to a gold bump, it can be performed by heating at about 100 ° C. on condition that ultrasonic waves are applied as described above. . Therefore, even in the above-described manufacturing method, a semiconductor device can be manufactured without deteriorating the characteristics of the ferroelectric memory chip.

【００３９】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。[0039] Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

【００４０】[0040]

【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings.

【００４１】図１は、本願発明に係る半導体装置の一例
を表す透視斜視図であり、図２は、図１のII−II線に沿
う断面図である。FIG. 1 is a perspective view showing an example of a semiconductor device according to the present invention, and FIG. 2 is a sectional view taken along the line II-II of FIG.

【００４２】図１および図２に示すように、上記半導体
装置１は、ポリイミド樹脂製などのフィルム基板２と、
このフィルム基板２上に実装される強誘電体メモリチッ
プ（フェロエレクトリック・ランダム・アクセス・メモ
リ・チップ、以下「ＦＲＡＭチップ」という）３と、こ
のＦＲＡＭチップ３と電気的な導通が図られた半導体チ
ップ４とを備えて大略構成されている。As shown in FIGS. 1 and 2, the semiconductor device 1 comprises a film substrate 2 made of a polyimide resin or the like.
A ferroelectric memory chip (ferroelectric random access memory chip, hereinafter referred to as an “FRAM chip”) 3 mounted on the film substrate 2 and a semiconductor which is electrically connected to the FRAM chip 3 It is generally configured to include a chip 4.

【００４３】図１および図２に良く表れているように、
上記フィルム基板２の両端部には、それぞれ４つの貫通
孔２０ａが形成されており、これらの貫通孔２０ａの形
成部位に対応して端子２０が計８個形成されている。こ
れらの各端子２０は、上記フィルム基板２の上面に形成
された薄状端子部２２と上記フィルム基板２の下面に形
成されたボール状端子部２１とを有しており、もちろん
上記薄状端子部２２と上記ボール状端子部２１とは上記
貫通孔２０ａを介して電気的に導通している。なお、上
記薄状端子部２２は、たとえば銅などによって形成され
ており、上記ボール状端子部２１は、たとえばハンダな
どによって形成されている。As is best seen in FIGS. 1 and 2,
Four through holes 20a are formed at both ends of the film substrate 2, respectively, and a total of eight terminals 20 are formed corresponding to the formation portions of these through holes 20a. Each of these terminals 20 has a thin terminal portion 22 formed on the upper surface of the film substrate 2 and a ball-shaped terminal portion 21 formed on the lower surface of the film substrate 2. The portion 22 and the ball-shaped terminal portion 21 are electrically connected via the through hole 20a. The thin terminal portion 22 is formed of, for example, copper or the like, and the ball-shaped terminal portion 21 is formed of, for example, solder.

【００４４】上記ＦＲＡＭチップ３は、誘電率の高い強
誘電体の自発分極を利用した不揮発性メモリチップであ
り、図２に良く表れているように、その主面３ａの両側
部には、それぞれ第１電極パッド３０および第２電極パ
ッド３１が、たとえばアルミニウムなどによって形成さ
れている。もちろん、これらの各電極パッド３０，３１
は、上記ＦＲＡＭチップ３に一体的に形成された図示し
ない回路素子と電気的に導通している。上記第１および
第２電極パッド３０，３１上には、金メッキを施すなど
して第１金製バンプ３０ａおよび第２金製バンプ３１ａ
が上記主面３ａから突出してそれぞれ形成されている。
上記各第２金製バンプ３１ａ上には、圧縮変形可能なス
タッドバンプ７が金により形成されている。このスタッ
ドバンプとしては、少なくとも所定の部位が脆弱状とさ
れて圧縮変形可能とされたものが採用される。なお、上
記ＦＲＡＭチップ３は、たとえば樹脂製の接着剤６０に
よって上記フィルム基板２と接合されている。The FRAM chip 3 is a non-volatile memory chip utilizing spontaneous polarization of a ferroelectric substance having a high dielectric constant, and as shown in FIG. First electrode pad 30 and second electrode pad 31 are formed of, for example, aluminum or the like. Of course, each of these electrode pads 30, 31
Are electrically connected to a circuit element (not shown) formed integrally with the FRAM chip 3. On the first and second electrode pads 30 and 31, a first gold bump 30a and a second gold bump 31a are formed by gold plating or the like.
Are formed to protrude from the main surface 3a.
On each of the second gold bumps 31a, a stud bump 7 that can be compressed and deformed is formed of gold. As the stud bumps, at least predetermined portions are made to be fragile and can be compressed and deformed. The FRAM chip 3 is bonded to the film substrate 2 by, for example, an adhesive 60 made of resin.

【００４５】図１および図２に良く表れているように、
上記フィルム基板２の端子２０と上記ＦＲＡＭチップ３
の第１金製バンプ３０ａとは、金製部材としての金線ワ
イヤ５０を介して接続されて電気的な導通が図られてい
る。上記端子２０と上記第１金製バンプ３０ａとの金線
ワイヤ５による接続は、たとえば周知の熱超音波ワイヤ
ボンディングによって行われる。この熱超音波ボンディ
ングは、ヒータなどによって所定の温度に上記ＦＲＡＭ
チップ３およびフィルム基板２を予め加熱しておき、金
線ワイヤ５を上記ＦＲＡＭチップ３の第１金製バンプ３
０ａあるいは上記フィルム基板２の薄状端子部２２に強
く圧し付ける同時に、超音波を付与することにより行わ
れる。As is best seen in FIGS. 1 and 2,
The terminal 20 of the film substrate 2 and the FRAM chip 3
The first gold bump 30a is connected via a gold wire 50 as a gold member to achieve electrical continuity. The connection between the terminal 20 and the first gold bump 30a by the gold wire 5 is performed by, for example, well-known thermosonic wire bonding. This thermosonic bonding is performed by heating the FRAM to a predetermined temperature by a heater or the like.
The chip 3 and the film substrate 2 are heated in advance, and the gold wire 5 is connected to the first gold bump 3 of the FRAM chip 3.
0a or by pressing the thin terminal portion 22 of the film substrate 2 strongly while applying ultrasonic waves.

【００４６】上述したように、従来では、ワイヤボンデ
ィング対象物を、たとえば２００℃程度まで加熱する必
要があり、これによりアルミニウムなどによって形成さ
れた第１電極パッド３０の酸化が一段と進行してしまっ
ていたために、金線ワイヤ５と第１電極パッド３０との
間の接続性を高めるべくアルミニウム酸化膜を除去する
必要があった。このため、金線ワイヤ５と第１電極パッ
ド３０との間の接続部位に、酸化膜を除去してクリア面
を露出させた状態で接続するために比較的大きな超音波
を付与しなければならず金線ワイヤ５が切断されてしま
うおそれがあった。As described above, conventionally, it is necessary to heat the object to be wire-bonded to, for example, about 200 ° C., so that the oxidation of the first electrode pad 30 formed of aluminum or the like progresses further. Therefore, it was necessary to remove the aluminum oxide film in order to improve the connectivity between the gold wire 5 and the first electrode pad 30. For this reason, relatively large ultrasonic waves must be applied to the connection portion between the gold wire 5 and the first electrode pad 30 in order to connect in a state where the oxide film is removed and the clear surface is exposed. There was a risk that the gold wire 5 would be cut.

【００４７】本実施形態の上記ＦＲＡＭチップ３と上記
フィルム基板２との電気的接続構造では、上記第１電極
パッド３０の表面に保護するようにして第１金製バンプ
３０ａが形成されているので、ボンディング時に上記Ｆ
ＲＡＭチップ３を加熱した場合であっても上記第１電極
パッド３０が酸化されるような事態は起こりにくい。し
かも、上記第１金製バンプ３０ａは、酸化されにくい金
製であり、上記金線ワイヤ５も酸化されにくいものであ
るため、ボンディングに際して酸化膜を除去するといっ
たことをあまり考慮する必要はないため、上記第１金製
バンプ３０ａと上記金線ワイヤ５との接続に際して付与
すべきエネルギを低減させることができる。さらに、接
続される部位がそれぞれ同種の金属（金と金）であるた
め、従来の異種金属の接続（たとえば金とアルミニウ
ム）に比べて小さなエネルギ付与によって上記第１金製
バンプ３０ａと上記金線ワイヤ５と接続することができ
る一方、接続部が金−金接続であるため良好な接続状態
と維持することができるといった利点を有する。In the electrical connection structure between the FRAM chip 3 and the film substrate 2 of the present embodiment, the first gold bump 30a is formed on the surface of the first electrode pad 30 so as to protect it. At the time of bonding
Even when the RAM chip 3 is heated, it is unlikely that the first electrode pad 30 is oxidized. Moreover, since the first gold bump 30a is made of gold which is hard to be oxidized, and the gold wire 5 is also hard to be oxidized, it is not necessary to consider much about removing the oxide film at the time of bonding. The energy to be applied when the first gold bump 30a is connected to the gold wire 5 can be reduced. Further, since the connected portions are made of the same kind of metal (gold and gold), the first gold bump 30a and the gold wire are applied by applying a smaller amount of energy as compared with the conventional connection of different metals (eg, gold and aluminum). While it can be connected to the wire 5, it has an advantage that a good connection state can be maintained because the connection portion is a gold-gold connection.

【００４８】図２に良く表れているように、上記半導体
チップ４は、その主面４ａの両端部の上記ＦＲＡＭチッ
プ３の第２金製バンプ３１ａに対応した部位にそれぞれ
電極パッド４０が形成されており、これらの各電極パッ
ド４０上には、上記主面４ａから突出して金製のバンプ
端子４０ａが形成されている。対向状とされた上記ＦＲ
ＡＭチップ３の第２金製バンプ３１ａと上記半導体チッ
プ４の金製のバンプ端子４０ａとの間には、上記スタッ
ドバンプ７が介在させられており、上記第２金製バンプ
３１ａと上記金製のバンプ端子４０ａとが上記スタッド
バンプ７を介して電気的に導通されている。もちろん、
上記各電極パッド４０は、上記半導体チップ４に一体的
に形成された図示しない回路素子と電気的に導通してい
る。なお、上記半導体チップ４としては、たとえば上記
したＦＲＡＭチップ３を採用することができ、また、そ
の他の半導体チップであってもよく、適宜選択すればよ
い。As shown in FIG. 2, the semiconductor chip 4 has electrode pads 40 formed on both ends of the main surface 4a at positions corresponding to the second gold bumps 31a of the FRAM chip 3 respectively. On each of these electrode pads 40, a gold bump terminal 40a projecting from the main surface 4a is formed. The above-mentioned FR which is made to face
The stud bump 7 is interposed between the second gold bump 31a of the AM chip 3 and the gold bump terminal 40a of the semiconductor chip 4, and the second gold bump 31a and the gold bump terminal Are electrically connected to the bump terminals 40a via the stud bumps 7. of course,
Each of the electrode pads 40 is electrically connected to a circuit element (not shown) formed integrally with the semiconductor chip 4. As the semiconductor chip 4, for example, the above-described FRAM chip 3 can be adopted, or another semiconductor chip may be used, and may be appropriately selected.

【００４９】上記ＦＲＡＭチップ３と上記半導体チップ
４との電気的導通構造では、上記第２電極パッド３１上
に第２金製バンプ３１ａが形成されているため、この第
２金製バンプ３１ａによって第２電極パッド３１が覆わ
れて保護された恰好とされ、上記第１電極パッド３０と
同様に、上記第２電極パッド３１が酸化されてしまうこ
とが回避されている。また、上記第２金製バンプ３１ａ
も上記第１金製バンプ３０ａと同様に金によって形成さ
れているため、従来のアルミニウムの電極パッドなどと
比較すれば、その表面に酸化膜が形成されるようなこと
は起こりにくいといった利点を有する。そして、上記ス
タッドバンプ７も金製であるため、このスタッドバンプ
７の表面も酸化されにくいのはいうまでもない。このた
め、上記第２金製バンプ３１ａとスタッドバンプ７との
間は、酸化膜が形成されにくいものどうしの接続である
ため、これらの接続に際して酸化膜を除去するために接
続すべき部位に大きなエネルギを付与する必要はない。In the electrical conduction structure between the FRAM chip 3 and the semiconductor chip 4, the second gold bump 31 a is formed on the second electrode pad 31. The two-electrode pad 31 is covered and protected, so that the second electrode pad 31 is prevented from being oxidized in the same manner as the first electrode pad 30. The second gold bump 31a
Is formed of gold in the same manner as the first gold bump 30a, and has an advantage that an oxide film is less likely to be formed on the surface thereof as compared with a conventional aluminum electrode pad or the like. . Since the stud bumps 7 are also made of gold, it goes without saying that the surfaces of the stud bumps 7 are hardly oxidized. For this reason, since the connection between the second gold bump 31a and the stud bump 7 is a connection between those in which an oxide film is unlikely to be formed, a large portion is required to be connected in order to remove the oxide film in these connections. There is no need to apply energy.

【００５０】このように、本実施形態では、小さなエネ
ルギの付与によって上記第１金製バンプ３０ａと上記金
線ワイヤ５とを、上記第２金製バンプ３１ａと上記スタ
ッドバンプ７とを接続することができるため、上記ＦＲ
ＡＭチップ３と上記フィルム基板２、あるいは上記半導
体チップ４との電気的導通を図る際に上記ＦＲＡＭチッ
プ３やフィルム基板２を加熱するとしても、その温度
を、たとえば１００℃程度とし、しかも従来よりも小さ
な熱超音波の付与によって遂行することが可能となる。
したがって、本実施形態では、たとえ１７０〜１８０℃
程度で動作が不安定になる熱に弱いＦＲＡＭチップ３で
あっても、その特性を損なうことなく、しかも金線ワイ
ヤ５が切断される懸念もなく上記強誘電体メモリチップ
と上記フィルム基板２、あるいは上記半導体チップ４と
の電気的導通を図ることができる。As described above, according to the present embodiment, the first gold bump 30a and the gold wire 5 are connected to the second gold bump 31a and the stud bump 7 by applying small energy. The above FR
Even when the FRAM chip 3 or the film substrate 2 is heated when electrical connection between the AM chip 3 and the film substrate 2 or the semiconductor chip 4 is performed, the temperature is set to, for example, about 100 ° C. Can be achieved by applying a small thermal ultrasonic wave.
Therefore, in this embodiment, even if 170-180 degreeC
Even if the FRAM chip 3 is weak to heat, the operation of which is unstable to the extent that the ferroelectric memory chip and the film substrate 2 do not impair the characteristics of the FRAM chip 3 and have no fear of the gold wire 5 being cut. Alternatively, electrical conduction with the semiconductor chip 4 can be achieved.

【００５１】上記ＦＲＡＭチップ３と上記半導体チップ
４との間の電気的な接続は、スタッドバンプ７を介して
行われているのは上述の通りであるが、図２に良く表れ
ているように、上記ＦＲＡＭチップ３と上記半導体チッ
プ４との機械的な接合は、たとえば樹脂製などの接着剤
６を用いて行われる。この接着剤６としては、たとえば
エポキシ樹脂やフェノール樹脂などを採用することがで
きる。The electrical connection between the FRAM chip 3 and the semiconductor chip 4 is performed through the stud bumps 7 as described above, as shown in FIG. The mechanical connection between the FRAM chip 3 and the semiconductor chip 4 is performed using an adhesive 6 made of, for example, resin. As the adhesive 6, for example, an epoxy resin or a phenol resin can be employed.

【００５２】ところで、上記ＦＲＡＭチップ３に限ら
ず、半導体チップにおいては、端子形成面３ａ，４ａと
回路素子が形成された面が一致している場合が多い。こ
のような場合には、上記ＦＲＡＭチップ３の第２金製バ
ンプ形成面（主面）３ａと上記半導体チップ４の端子形
成面（主面）４ａとを樹脂製の接着剤６によって接合す
れば、これらが接合された状態においては、上記樹脂製
接着剤６によって回路素子が保護されることとなる。By the way, not only the FRAM chip 3 but also a semiconductor chip, in many cases, the terminal forming surfaces 3a, 4a and the surface on which the circuit element is formed coincide with each other. In such a case, the second gold bump forming surface (main surface) 3a of the FRAM chip 3 and the terminal forming surface (main surface) 4a of the semiconductor chip 4 may be joined by a resin adhesive 6. In a state where these are joined, the circuit element is protected by the resin adhesive 6.

【００５３】図１および図２に良く表れている、ＦＲＡ
Ｍチップ３、半導体チップ４、フィルム基板、および金
線ワイヤ５は、エポキシなどの樹脂によってパッケージ
ングされている。すなわち、これらの部材は、たとえば
金型成形などによって形成された樹脂パッケージ６１に
よって覆われて保護されているとともに、取り扱い上の
便宜が図られている。The FRA which is well shown in FIG. 1 and FIG.
The M chip 3, the semiconductor chip 4, the film substrate, and the gold wire 5 are packaged with a resin such as epoxy. In other words, these members are covered and protected by the resin package 61 formed by, for example, die molding, and the handling is facilitated.

【００５４】なお、上記半導体チップ４の各電極パッド
４０上に金製のバンプ端子４０ａを形成するか否かは選
択的事項であり、必ずしも金製のバンプ端子４０ａを形
成する必要はないが、各電極パッド４０の酸化防止とい
った観点から金製のバンプ端子４０ａを形成することが
望ましい。Whether or not the gold bump terminals 40a are formed on each of the electrode pads 40 of the semiconductor chip 4 is an optional matter, and it is not always necessary to form the gold bump terminals 40a. It is desirable to form the bump terminals 40a made of gold from the viewpoint of preventing oxidation of each electrode pad 40.

【００５５】次に、図１および図２に示した半導体装置
１の製造方法の一例を、図３ないし図８を参照しつつ簡
単に説明する。Next, an example of a method of manufacturing the semiconductor device 1 shown in FIGS. 1 and 2 will be briefly described with reference to FIGS.

【００５６】上記半導体装置１の製造方法は、上記ＦＲ
ＡＭチップ３の所定部位に第１および第２金製バンプ３
０ａ，３１ａを形成する工程と、上記フィルム基板２と
なるべき長尺帯状樹脂フィルム２Ａの所定部位に薄状端
子部２２を形成する工程と、上記ＦＲＡＭチップ３と上
記フィルム２Ａの薄状端子部２２との間を金線ワイヤ５
によって接続する工程と、上記ＦＲＡＭチップ３の第２
金製バンプ３１ａ上に圧縮変形可能なスタッドバンプ７
を突出形成する工程と、上記ＦＲＡＭチップ３の金製バ
ンプ形成面（主面）３ａに樹脂製の接着剤６を塗布する
工程と、上記ＦＲＡＭチップ３の第２金製バンプ３１ａ
と上記半導体チップ４の金製のバンプ端子４０ａとを対
向状とするとともに、上記第２金製バンプ３１ａと上記
金製のバンプ端子４０ａとの間に上記スタッドバンプ７
を介在させる工程と、上記ＦＲＡＭチップ３と上記半導
体チップ４との間の機械的に接合する工程と、上記樹脂
フィルム２Ａから半導体装置１を分離する工程と、を含
んでいる。The method of manufacturing the semiconductor device 1 is based on the FR method.
The first and second gold bumps 3 are formed on predetermined portions of the AM chip 3.
0a, 31a; forming a thin terminal portion 22 at a predetermined portion of a long strip-shaped resin film 2A to be the film substrate 2; and forming a thin terminal portion between the FRAM chip 3 and the film 2A. 22 and gold wire 5
And the second step of the FRAM chip 3
Stud bump 7 that can be compressed and deformed on gold bump 31a
A step of applying a resin adhesive 6 to the gold bump forming surface (main surface) 3a of the FRAM chip 3; and a second gold bump 31a of the FRAM chip 3
And the gold bump terminal 40a of the semiconductor chip 4 are opposed to each other, and the stud bump 7 is provided between the second gold bump 31a and the gold bump terminal 40a.
, A step of mechanically joining the FRAM chip 3 and the semiconductor chip 4, and a step of separating the semiconductor device 1 from the resin film 2A.

【００５７】図示しないが、上記ＦＲＡＭチップ３の第
１および第２電極パッド３０，３１に第１および第２金
製バンプ３０ａ，３１ａを形成する工程は、たとえば電
気メッキなどの手段によって行われる。具体的には、た
とえばシリコン基板などに所望の回路素子が複数個一体
的に造り込まれたウエハの表面に、上記各電極パッド３
０，３１が臨むような状態でフォトレジスト層を形成
し、このウエハを電解液に漬け込んでウエハを陰極とし
て通電して上記各電極パッド３０，３１上に金メッキを
形成することにより行われる。もちろん、上記電極パッ
ド上に金メッキが形成された後には、フォトレジスト層
が剥離処理などされて金メッキされた部位が第１および
第２金製バンプ３０ａ，３１ａとされ、ウエハを分画す
ることによって第１および第２金製バンプ３０ａ，３１
ａが形成されたＦＲＡＭチップ３が得られる。なお、上
記半導体チップ４に金製のバンプ端子４０ａを形成する
工程も同様にして行われる。Although not shown, the step of forming the first and second gold bumps 30a and 31a on the first and second electrode pads 30 and 31 of the FRAM chip 3 is performed by means such as electroplating. Specifically, for example, the electrode pads 3 are formed on a surface of a wafer in which a plurality of desired circuit elements are integrally formed on a silicon substrate or the like.
This is performed by forming a photoresist layer in a state where 0, 31 faces, immersing the wafer in an electrolytic solution, and applying electricity using the wafer as a cathode to form gold plating on the electrode pads 30, 31. Of course, after gold plating is formed on the electrode pads, the photoresist layer is subjected to a peeling process or the like, and the gold-plated portions are used as first and second gold bumps 30a and 31a. First and second gold bumps 30a, 31
As a result, the FRAM chip 3 on which a is formed is obtained. The step of forming the gold bump terminals 40a on the semiconductor chip 4 is performed in the same manner.

【００５８】このような電気メッキ工程は、各電極間が
通電されて電解液の温度が上昇したとしても、たいてい
の場合は電解液温度が１００℃以下であり、また、上記
ウエハが電解液に漬け込まれて大気に触れない状態で行
われるので、たとえ上記各電極パッド３０，３１が酸化
されやすいアルミニウムで形成されている場合であって
も、さほど上記各電極パッド３０，３１に酸化膜が形成
されることを懸念する必要はない。このようにして形成
された上記各金製バンプ３０ａ，３１ａは、上記各電極
パッド３０，３１の表面に酸化膜があまり形成されてい
ない状態で形成されているために上記各電極パッド３
０，３１と良好に接続された状態とされている。In such an electroplating step, even if the temperature of the electrolytic solution rises due to the current flowing between the electrodes, the electrolytic solution temperature is usually 100 ° C. or lower, and the wafer is immersed in the electrolytic solution. Since the electrode pads 30 and 31 are soaked and do not come into contact with the atmosphere, even if the electrode pads 30 and 31 are made of aluminum which is easily oxidized, an oxide film is not so formed on the electrode pads 30 and 31. You do not need to worry about being formed. The gold bumps 30a and 31a thus formed are formed in such a state that an oxide film is not formed on the surface of each of the electrode pads 30 and 31, so that each of the electrode pads 3 and 31 is not formed.
0 and 31 are well connected.

【００５９】上記長尺帯状樹脂フィルム２Ａに薄状端子
部２２を形成する工程は、上記樹脂フィルム２Ａの表面
の貫通孔２０ａに対応した部位に、たとえばスパッタリ
ング、蒸着、あるいはＣＶＤなどの手段によって銅など
の被膜を形成した後に、エッチング処理を施すことによ
って行われる。このようにして上記薄状端子部２２が形
成された上記フィルム２Ａ上には、上記第１および第２
金製バンプ３０ａ，３１ａが形成された面（主面）３ａ
が上部に臨むようしてしてＦＲＡＭチップ３が実装され
て図３の状態とされる。具体的には、上記ＦＲＡＭチッ
プ３の実装は、上記ＦＲＡＭチップ３の一面、あるいは
上記フィルム２Ａの一面に、液状またはシート状の樹脂
製接着剤６０を塗布または貼着した状態で上記ＦＲＡＭ
チップ３を上記フィルム２Ａ上に載置することにより行
われる。The step of forming the thin terminal portions 22 on the long strip-shaped resin film 2A is performed by forming a thin terminal portion 22 on the surface of the resin film 2A corresponding to the through hole 20a by, for example, sputtering, vapor deposition, or CVD. After forming a film such as a film, etching is performed. The first and second films are formed on the film 2A on which the thin terminal portions 22 are formed in this manner.
Surface (main surface) 3a on which gold bumps 30a and 31a are formed
The FRAM chip 3 is mounted in such a manner as to face the upper part, and the state shown in FIG. 3 is obtained. Specifically, the FRAM chip 3 is mounted by applying or sticking a liquid or sheet-like resin adhesive 60 to one surface of the FRAM chip 3 or one surface of the film 2A.
This is performed by placing the chip 3 on the film 2A.

【００６０】このときに使用される樹脂接着剤６０とし
ては、たとえばエポキシ樹脂やフェノール樹脂などの熱
硬化性樹脂が挙げられるが、後述するように、上記ＦＲ
ＡＭチップ３と上記半導体チップ４とが樹脂接着剤６を
用いて機械的に接合されるため、この工程において使用
される樹脂接着剤６と同様のもの、たとえば同じ温度で
硬化する樹脂製接着剤６０を用いるのが好ましい。この
場合には、上記ＦＲＡＭチップ３を上記フィルム２Ａ上
に実装する工程において加熱して樹脂接着剤６０を硬化
させるのではなく、上記ＦＲＡＭチップ３を仮実装した
状態で所定の工程を行い、樹脂接着剤６を硬化させるこ
とにより行われる上記ＦＲＡＭチップ３と上記半導体チ
ップ４とを機械的に接合する工程において、この工程に
用いられる樹脂接着剤６と同時に硬化させれば製造効率
が良くなる。The resin adhesive 60 used at this time is, for example, a thermosetting resin such as an epoxy resin or a phenol resin.
Since the AM chip 3 and the semiconductor chip 4 are mechanically joined using the resin adhesive 6, the same as the resin adhesive 6 used in this step, for example, a resin adhesive that cures at the same temperature Preferably, 60 is used. In this case, instead of heating and curing the resin adhesive 60 in the step of mounting the FRAM chip 3 on the film 2A, a predetermined step is performed with the FRAM chip 3 temporarily mounted, In the step of mechanically joining the FRAM chip 3 and the semiconductor chip 4 by curing the adhesive 6, if the resin adhesive 6 used in this step is cured at the same time, the production efficiency is improved.

【００６１】上記ＦＲＡＭチップ３と上記フィルム２Ａ
の端子２０との間を金線ワイヤ５によって接続する工程
は、たとえば１００℃程度に加熱された支持台９上に上
記フィルム２Ａを載置した状態で行われるが、この工程
は、図４に示すファーストボンディングと、図５に示す
セカンドボンディングとからなる。もちろん、このとき
上記ＦＲＡＭチップ３および上記フィルム２Ａも加熱さ
れて１００℃程度の温度に達する。図４に良く表れてい
るように、上記ファーストボンディングは、以下のよう
にして行われる。すなわち、キャピラリ８と呼ばれる治
具内に挿通された金線ワイヤ５０の先端部を、上記キャ
ピラリ８の先端部８０から突出させておき、金線ワイヤ
５０の先端部を水素炎などによって加熱溶融させて溶融
状態の金ボール５０ａを形成し、上記キャピラリ８を移
動させて上記第１金製バンプ３０ａに上記金ボール５０
ａを圧し付けて固着することにより行われる。もちろ
ん、上記金ボール５０ａを圧し付ける際に、固着すべき
部位に超音波振動を供給してもよい。図５に良く表れて
いるように、上記ファーストボンディングに引き続いて
行われる上記セカンドボンディングは、上記金線ワイヤ
５０を引き出しつつ上記フィルム２Ａの薄状端子部２２
の位置まで移動させ、上記キャピラリ８の先端部によっ
て上記薄状端子部２２の上面に金線ワイヤ５０を圧し付
けるながら超音波振動を供給することにより行われる。
上記金線ワイヤ５０が圧着された場合には、上記キャピ
ラリ８をスライド移動させて上記金線ワイヤ５０を圧し
切って、ワイヤボンディング工程が終了する。The FRAM chip 3 and the film 2A
Is connected to the terminal 20 by the gold wire 5 while the film 2A is placed on the support 9 heated to about 100 ° C., for example. The first bonding shown in FIG. 5 and the second bonding shown in FIG. Of course, at this time, the FRAM chip 3 and the film 2A are also heated to reach a temperature of about 100 ° C. As best shown in FIG. 4, the first bonding is performed as follows. That is, the tip of the gold wire 50 inserted into the jig called the capillary 8 is made to protrude from the tip 80 of the capillary 8, and the tip of the gold wire 50 is heated and melted by a hydrogen flame or the like. To form a molten gold ball 50a, and move the capillary 8 to the first gold bump 30a so that the gold ball 50a
This is performed by pressing and fixing a. Of course, when the gold ball 50a is pressed, ultrasonic vibration may be supplied to a portion to be fixed. As shown in FIG. 5, the second bonding performed following the first bonding is performed by pulling out the gold wire 50 while holding the thin terminal portion 22 of the film 2A.
And the ultrasonic vibration is supplied while pressing the gold wire 50 on the upper surface of the thin terminal portion 22 by the tip of the capillary 8.
When the gold wire 50 is crimped, the capillary 8 is slid and the gold wire 50 is completely pressed to complete the wire bonding step.

【００６２】図６に示すように、上記スタッドバンプ７
を上記第２金製バンプ３１ａ上に突出形成する工程は、
たとえば上述した金線ワイヤ５０を用いたワイヤボンデ
ィング工程のファーストボンディングと略同様な操作に
よって行うことができる。すなわち、上記フィルム２Ａ
を載置した状態で、キャピラリ８の先端部８０から突出
した金線ワイヤ５０の先端部を加熱溶融させて形成され
た溶融状態の金ボール５０ａを、上記第２金製バンプ３
１ａ上に圧し付け、上記金ボール５０ａが完全に固化し
ていない状態、あるいは固化した状態で、上記キャピラ
リ８を上動させることによって金線ワイヤ５０を引きち
ぎることにより行われる。このようにして形成されたス
タッドバンプ７は、先端部が尖った形状とされて先端部
が圧縮変形可能とされている。As shown in FIG. 6, the stud bump 7
Is formed on the second gold bump 31a,
For example, it can be performed by substantially the same operation as the first bonding in the wire bonding process using the gold wire 50 described above. That is, the film 2A
The gold ball 50a formed by heating and melting the distal end of the gold wire 50 projecting from the distal end 80 of the capillary 8 is placed on the second gold bump 3.
This is performed by pressing the capillary 8 upward in a state where the gold ball 50a is not completely solidified or is solidified by pressing the gold wire 50a on the gold wire 50a. The stud bump 7 formed in this manner has a pointed tip, and the tip is compressively deformable.

【００６３】このように、上記スタッドバンプ７は、ワ
イヤボンディング工程のファーストボンディングと略同
様な操作によって形成することができるため、半導体装
置１を製造する際に、上述のようにワイヤボンディング
工程が必要な場合には、上記スタッドバンプ７を形成す
る工程を別途設けるまでもなく、ワイヤボンディング工
程を同じ工程において上記スタッドバンプ７を形成する
ことができる。なお、上記金線ワイヤ５０は、上記キャ
ピラリ８の上動によらず、外力によって切断してもよい
のはいうまでもなく、また、上記金ボール５０ａを圧し
付ける際に上記キャピラリ８を介して超音波振動を付与
してもよい。もちろん、上記スタッドバンプ７の形成方
法は、上記した方法には限定されず、その他の方法であ
ってもよい。As described above, the stud bumps 7 can be formed by substantially the same operation as the first bonding in the wire bonding step. Therefore, when the semiconductor device 1 is manufactured, the wire bonding step is required as described above. In such a case, the stud bump 7 can be formed in the same wire bonding step without providing a separate step of forming the stud bump 7. It is needless to say that the gold wire 50 may be cut by an external force, not by the upward movement of the capillary 8, and when the gold ball 50a is pressed, the gold wire 50 may be cut through the capillary 8. Ultrasonic vibration may be applied. Of course, the method of forming the stud bumps 7 is not limited to the above method, and may be another method.

【００６４】図７に示すように、上記ＦＲＡＭチップ３
の金製バンプ形成面（主面）３ａに樹脂製の接着剤６を
塗布する工程は、引き続いて支持台９に載置され、上記
ＦＲＡＭチップ３などが加熱された状態で行われる。こ
の工程において使用される上記樹脂接着剤６としては、
たとえば１００℃で硬化するエポキシ樹脂やフェノール
樹脂などが好適である。上記樹脂接着剤６は、たとえば
液状とされて上記第１および第２金製バンプ３０ａ，３
１ａを覆うようにして上記ＦＲＡＭチップ３の金製バン
プ形成面（主面）３ａに塗布される。もちろん、固体シ
ート状とされた樹脂接着剤６を用いてこの工程を行って
もよいのはいうまでもない。As shown in FIG. 7, the FRAM chip 3
The step of applying the resin-made adhesive 6 to the gold bump forming surface (main surface) 3a is performed while the FRAM chip 3 and the like are subsequently placed on the support 9 and heated. As the resin adhesive 6 used in this step,
For example, an epoxy resin or a phenol resin that cures at 100 ° C. is suitable. The resin adhesive 6 is, for example, in the form of a liquid, and the first and second gold bumps 30a, 3 are formed.
The FRAM chip 3 is coated on the gold bump forming surface (principal surface) 3a so as to cover 1a. Of course, it goes without saying that this step may be performed using the resin adhesive 6 in the form of a solid sheet.

【００６５】図８に示すように、上記ＦＲＡＭチップ３
の第２金製バンプ３１ａと上記半導体チップ４の金製の
バンプ端子４０ａとを対向状とするとともに、上記第２
金製バンプ３１ａと上記金製のバンプ端子４０ａとの間
に上記スタッドバンプ７を介在させる工程も、支持台９
に載置された状態で行われる。この工程は、上記半導体
チップ４を上記ＦＲＡＭチップ３に圧し付けることによ
り行われるが、このとき、上記半導体チップ４は上記ス
タッドバンプ７によって上記ＦＲＡＭチップ３上に仮支
持されるとともに、上記第２金製バンプ３１ａと上記金
製のバンプ端子４０ａとの間の電気な導通が図られる。As shown in FIG. 8, the FRAM chip 3
The second gold bump 31a and the gold bump terminal 40a of the semiconductor chip 4 are opposed to each other.
The step of interposing the stud bump 7 between the gold bump 31a and the gold bump terminal 40a is also performed by the support 9
It is carried out in a state where it is mounted. This step is performed by pressing the semiconductor chip 4 against the FRAM chip 3. At this time, the semiconductor chip 4 is temporarily supported on the FRAM chip 3 by the stud bumps 7 and the second Electrical conduction between the gold bump 31a and the gold bump terminal 40a is achieved.

【００６６】上記スタッドバンプ７は圧縮変形可能とさ
れているので、上記半導体チップ４を上記ＦＲＡＭチッ
プ３に圧し付けた場合には、上記スタッドバンプ７が圧
縮変形することにより、上記強ＦＲＡＭチップ３および
上記半導体チップ４に必要以上に荷重が加えられてしま
うことが回避されている。すなわち、上記第２金製バン
プ３１ａと上記半導体チップ４の金製のバンプ端子４０
ａとの間に介在するスタッドバンプ７によって外的荷重
が吸収され、上記ＦＲＡＭチップ３や半導体チップ４が
損傷してしまうことが回避されている。また、上記ＦＲ
ＡＭチップ３の金製バンプ形成面（主面）３ａには液状
あるいは固体シート状とされた樹脂接着剤６が塗布また
は貼着されているので、上記半導体チップ４が上記ＦＲ
ＡＭチップ３上に仮支持された状態では、上記ＦＲＡＭ
チップ３と上記半導体チップ４との間に樹脂接着剤６が
介在させられている。Since the stud bumps 7 can be compressed and deformed, when the semiconductor chip 4 is pressed against the FRAM chip 3, the stud bumps 7 are compressed and deformed, so that the strong FRAM chip 3 is deformed. Further, it is possible to prevent the semiconductor chip 4 from being unnecessarily loaded. That is, the second gold bump 31a and the gold bump terminal 40 of the semiconductor chip 4 are formed.
The external load is absorbed by the stud bumps 7 interposed between the FRAM chip 3 and the semiconductor chip 4 to prevent the FRAM chip 3 and the semiconductor chip 4 from being damaged. In addition, the above FR
A liquid or solid sheet-like resin adhesive 6 is applied or adhered to the gold bump forming surface (main surface) 3a of the AM chip 3, so that the semiconductor chip 4 is not bonded to the FR.
While temporarily supported on the AM chip 3, the FRAM
A resin adhesive 6 is interposed between the chip 3 and the semiconductor chip 4.

【００６７】図示しないが、上記ＦＲＡＭチップ３と上
記半導体チップ４との間の機械的に接合する工程は、上
記ＦＲＡＭチップ３と上記半導体チップ４との間に介在
させられた上記樹脂接着剤６を硬化させることにより行
われる。この工程も、上記支持台９上に載置された状態
で行われるので、上記支持台９から加えられる熱によっ
て上記樹脂接着剤６を硬化させることができる。すなわ
ち、この工程は、上記樹脂接着剤６を硬化させるため
に、加熱炉などに搬入して加熱する必要がないので、こ
のことにより製造工程を簡略化することできる。Although not shown, the step of mechanically joining the FRAM chip 3 and the semiconductor chip 4 includes the step of mechanically bonding the resin adhesive 6 interposed between the FRAM chip 3 and the semiconductor chip 4. Is carried out by curing. Since this step is also performed while being placed on the support 9, the resin adhesive 6 can be cured by the heat applied from the support 9. That is, in this step, it is not necessary to carry the resin adhesive 6 into a heating furnace or the like and heat it in order to cure the resin adhesive 6, thereby simplifying the manufacturing process.

【００６８】続いて、たとえばエポキシ樹脂などを用い
たトランスファ成形などによって上記ＦＲＡＭチップ
３、半導体チップ４、および金線ワイヤ５を覆うようし
て樹脂パッケージ６１を形成した後に、上記フィルム２
Ａの裏面に、上記貫通孔２０ａを介して上記薄状端子部
２２と導通するハンダ端子部２１を形成し、上記樹脂フ
ィルム２Ａから半導体装置１を分離することにより、図
１および図２に示すような半導体装置１を得ることがで
きる。Subsequently, a resin package 61 is formed to cover the FRAM chip 3, the semiconductor chip 4, and the gold wire 5 by transfer molding using, for example, an epoxy resin or the like.
On the back surface of A, a solder terminal portion 21 that is electrically connected to the thin terminal portion 22 through the through hole 20a is formed, and the semiconductor device 1 is separated from the resin film 2A, as shown in FIGS. Such a semiconductor device 1 can be obtained.

【００６９】このように、上記した半導体装置１の製造
方法は、上記樹脂フィルム２Ａへの上記ＦＲＡＭチップ
３の載置、上記樹脂フィルム２Ａと上記ＦＲＡＭチップ
３とのワイヤボンディング、上記ＦＲＡＭチップ３と上
記半導体装置１との電気的接続および機械的接合は、上
記支持台９に載置され、しかも１００℃程度に加熱され
た状態で行われるので、熱に弱い上記ＦＲＡＭチップ３
を使用する場合であっても、その特性を損なうことなく
半導体装置１を製造することができる。As described above, the method of manufacturing the semiconductor device 1 includes the steps of mounting the FRAM chip 3 on the resin film 2A, bonding the FRAM chip 3 with the resin film 2A, and bonding the FRAM chip 3 with the FRAM chip 3. Since the electrical connection and the mechanical bonding with the semiconductor device 1 are performed while being mounted on the support base 9 and heated to about 100 ° C., the FRAM chip 3 that is weak to heat is
, The semiconductor device 1 can be manufactured without deteriorating its characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本願発明に係る半導体装置の一例を表す透視斜
視図である。FIG. 1 is a perspective view showing an example of a semiconductor device according to the present invention.

【図２】図１のII−II線に沿う断面図である。FIG. 2 is a cross-sectional view taken along the line II-II of FIG.

【図３】長尺帯状のフィルムにＦＲＡＭチップが実装さ
れた状態を表す斜視図である。FIG. 3 is a perspective view showing a state in which an FRAM chip is mounted on a long strip film.

【図４】ワイヤボンディング工程のファーストボンディ
ングを表す図である。FIG. 4 is a diagram illustrating first bonding in a wire bonding step.

【図５】ワイヤボンディング工程のセカンドボンディン
グを表す図である。FIG. 5 is a diagram illustrating second bonding in a wire bonding step.

【図６】上記ＦＲＡＭチップの電極パッド上にスタッド
バンプを形成している状態の図である。FIG. 6 is a diagram showing a state where stud bumps are formed on electrode pads of the FRAM chip.

【図７】上記ＦＲＡＭチップの電極パッド形成面に液状
樹脂接着剤を塗布した状態を表す図である。FIG. 7 is a diagram illustrating a state in which a liquid resin adhesive is applied to an electrode pad formation surface of the FRAM chip.

【図８】上記ＦＲＡＭチップ上に半導体チップを接合し
ている状態の図である。FIG. 8 is a view showing a state in which a semiconductor chip is bonded on the FRAM chip.

【符号の説明】[Explanation of symbols]

１ 半導体装置 ２ フィルム基板（接続対象物としての） ３ ＦＲＡＭチップ（強誘電体メモリチップ） ３ａ 金製バンプ形成面（ＦＲＡＭチップの） ４ 半導体チップ（接続対象物としての） ４ａ ５ 金線ワイヤ（金製部材としての） ６ 液状樹脂接着剤 ７ スタッドバンプ（金製部材としての） ２０ 端子（基板の） ３０ 第１電極パッド（第１金製バンプが形成される） ３０ａ 第１金製バンプ ３１ 第２電極パッド（第２金製バンプが形成される） ３１ａ 第２金製バンプ ４０ 電極パッド（半導体チップの） ４０ａ 金製のバンプ端子（半導体チップの） Reference Signs List 1 semiconductor device 2 film substrate (as connection object) 3 FRAM chip (ferroelectric memory chip) 3a gold bump forming surface (of FRAM chip) 4 semiconductor chip (as connection object) 4a 5 gold wire ( 6 As a gold member 6 Liquid resin adhesive 7 Stud bump (as a gold member) 20 Terminal (of a substrate) 30 1st electrode pad (1st gold bump is formed) 30a 1st gold bump 31 Second electrode pad (second gold bump is formed) 31a Second gold bump 40 Electrode pad (of semiconductor chip) 40a Gold bump terminal (of semiconductor chip)

Claims (14)

【特許請求の範囲】[Claims] 【請求項１】 強誘電体メモリチップと所望の接続対象
物との電気的導通構造であって、 上記強誘電体メモリチップの電極パッドに金製バンプが
形成されているとともに、この金製バンプが上記接続対
象物の端子と金製部材を介して接続されていることを特
徴とする、強誘電体メモリチップの電気的導通構造。An electric conduction structure between a ferroelectric memory chip and a desired connection object, wherein a gold bump is formed on an electrode pad of the ferroelectric memory chip, and the gold bump is formed on the electrode pad. Is connected to the terminal of the object to be connected via a gold member. 【請求項２】 上記金製部材は、金線ワイヤである、請
求項１に記載の電気的導通構造。2. The electrical conduction structure according to claim 1, wherein said gold member is a gold wire. 【請求項３】 対向状とされた上記強誘電体メモリチッ
プの金製バンプと上記接続対象物の端子との間に、上記
金製部材が介在させられている、請求項１に記載の半導
体装置。3. The semiconductor according to claim 1, wherein the gold member is interposed between the opposing gold bumps of the ferroelectric memory chip and the terminals of the connection object. apparatus. 【請求項４】 上記金製部材は、上記強誘電体メモリチ
ップの金製バンプまたは上記接続対象物の端子から突出
形成された圧縮変形可能なスタッドバンプである、請求
項３に記載の電気的導通構造。4. The electrical member according to claim 3, wherein the gold member is a gold bump of the ferroelectric memory chip or a compressible deformable stud bump protruding from a terminal of the connection object. Conductive structure. 【請求項５】 上記強誘電体メモリチップの金製バンプ
形成面と、上記対象物の端子形成面とは、樹脂製の接着
剤によって接合されている、請求項３または４に記載の
電気的導通構造。5. The electrical device according to claim 3, wherein the gold bump forming surface of the ferroelectric memory chip and the terminal forming surface of the object are joined by a resin adhesive. Conductive structure. 【請求項６】 上記樹脂製の接着剤は、エポキシ系また
はフェノール系の樹脂である、請求項５に記載の電気的
導通構造。6. The electrical conduction structure according to claim 5, wherein the resin adhesive is an epoxy-based or phenol-based resin. 【請求項７】 上記接続対象物は、強誘電体メモリチッ
プを含む半導体チップである、請求項１ないし６のいず
れかに記載の電気的導通構造。7. The electrical conduction structure according to claim 1, wherein the connection target is a semiconductor chip including a ferroelectric memory chip. 【請求項８】 上記接続対象物は、樹脂製、金属製、あ
るいはセラミック製の基板である、請求項１ないし７の
いずれかに記載の電気的導通構造。8. The electrical conduction structure according to claim 1, wherein the connection target is a substrate made of resin, metal, or ceramic. 【請求項９】 上記接続対象物の端子は、金製のバンプ
を有している、請求項１ないし８のいずれかに記載の半
導体装置。9. The semiconductor device according to claim 1, wherein the terminal of the connection target has a gold bump. 【請求項１０】 請求項１ないし９のいずれかに記載さ
れた強誘電体メモリチップの電気的導通構造を有するこ
とを特徴とする、半導体装置。10. A semiconductor device having an electrical conduction structure of the ferroelectric memory chip according to claim 1. 【請求項１１】 強誘電体メモリチップと所望の接続対
象物との間の電気的導通が図られた半導体装置の製造方
法であって、 上記強誘電体メモリチップの所定部位に金製バンプを形
成する工程と、 上記強誘電体メモリチップの金製バンプまたは上記接続
対象物の端子に圧縮変形可能なスタッドバンプを金によ
り突出形成する工程と、 上記金製バンプと上記端子とを対向状とするとともに、
上記金製バンプと上記端子との間に上記スタッドバンプ
を介在させる工程と、 を含むことをことを特徴とする、半導体装置の製造方
法。11. A method of manufacturing a semiconductor device in which electrical connection between a ferroelectric memory chip and a desired connection object is achieved, wherein a gold bump is formed on a predetermined portion of the ferroelectric memory chip. Forming, forming a gold bump of the ferroelectric memory chip or a stud bump that can be compressed and deformed on the terminal of the connection target with gold, and setting the gold bump and the terminal to face each other. Along with
Interposing the stud bump between the gold bump and the terminal. A method for manufacturing a semiconductor device, comprising: 【請求項１２】 上記金製バンプと上記端子との間に上
記スタッドバンプを介在させる工程は、上記強誘電体メ
モリチップの金製バンプ形成面または上記接続対象物の
端子形成面のいずれかに樹脂製の接着剤が塗布または貼
着された状態で行われる、請求項１１に記載の半導体装
置の製造方法。12. A step of interposing the stud bump between the gold bump and the terminal, the step of interposing the stud bump on either the gold bump forming surface of the ferroelectric memory chip or the terminal forming surface of the connection object. The method of manufacturing a semiconductor device according to claim 11, wherein the method is performed in a state in which a resin adhesive is applied or adhered. 【請求項１３】 上記樹脂製の接着剤としては、エポキ
シ系の樹脂接着剤またはフェノール系の樹脂接着剤が使
用される、請求項１２に記載の半導体装置の製造方法。13. The method according to claim 12, wherein an epoxy resin adhesive or a phenol resin adhesive is used as the resin adhesive. 【請求項１４】 強誘電体メモリチップと所望の接続対
象物との間の電気的導通が図られた半導体装置の製造方
法であって、 上記強誘電体メモリチップの所定部位に金製バンプを形
成する工程と、 上記金製バンプに金線ワイヤの一端部を接続する工程
と、 上記接続対象物の端子に金線ワイヤの他端部を接続する
工程と、 を含むことをことを特徴とする、半導体装置の製造方
法。14. A method of manufacturing a semiconductor device in which electrical connection between a ferroelectric memory chip and a desired connection object is achieved, wherein a gold bump is formed on a predetermined portion of the ferroelectric memory chip. Forming, connecting one end of a gold wire to the gold bump, and connecting the other end of the gold wire to a terminal of the object to be connected. To manufacture a semiconductor device.
JP27746597A 1997-10-09 1997-10-09 Semiconductor device and method of manufacturing this semiconductor device Expired - Fee Related JP3412672B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27746597A JP3412672B2 (en) 1997-10-09 1997-10-09 Semiconductor device and method of manufacturing this semiconductor device
US09/738,537 US6413797B2 (en) 1997-10-09 2000-12-15 Semiconductor device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27746597A JP3412672B2 (en) 1997-10-09 1997-10-09 Semiconductor device and method of manufacturing this semiconductor device

Publications (2)

Publication Number Publication Date
JPH11121509A true JPH11121509A (en) 1999-04-30
JP3412672B2 JP3412672B2 (en) 2003-06-03

Family

ID=17583984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27746597A Expired - Fee Related JP3412672B2 (en) 1997-10-09 1997-10-09 Semiconductor device and method of manufacturing this semiconductor device

Country Status (1)

Country Link
JP (1) JP3412672B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007764A (en) * 2001-06-27 2003-01-10 Nec Corp Semiconductor device and its manufacturing method
JP2004128513A (en) * 2003-11-26 2004-04-22 Rohm Co Ltd Semiconductor device and its manufacturing method
US7037754B2 (en) 1999-09-20 2006-05-02 Rohm Co., Ltd. Semiconductor chip and method of producing the same
JP2009115811A (en) * 2008-12-26 2009-05-28 Denso Corp Dynamic quantity sensor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037754B2 (en) 1999-09-20 2006-05-02 Rohm Co., Ltd. Semiconductor chip and method of producing the same
JP2003007764A (en) * 2001-06-27 2003-01-10 Nec Corp Semiconductor device and its manufacturing method
JP4663165B2 (en) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP2004128513A (en) * 2003-11-26 2004-04-22 Rohm Co Ltd Semiconductor device and its manufacturing method
JP4740536B2 (en) * 2003-11-26 2011-08-03 ローム株式会社 Semiconductor device and manufacturing method thereof
JP2009115811A (en) * 2008-12-26 2009-05-28 Denso Corp Dynamic quantity sensor device

Also Published As

Publication number Publication date
JP3412672B2 (en) 2003-06-03

Similar Documents

Publication Publication Date Title
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US6921682B2 (en) Method for manufacturing encapsulated electronic components, particularly integrated circuits
US6413797B2 (en) Semiconductor device and method for making the same
JP3111312B2 (en) Semiconductor device
JPS59139636A (en) Bonding method
JPH10275826A (en) Semiconductor device and manufacture thereof
JP2647047B2 (en) Flip chip mounting method for semiconductor element and adhesive used in this mounting method
JP3412672B2 (en) Semiconductor device and method of manufacturing this semiconductor device
JP2002110856A (en) Manufacturing method of semiconductor device
JPH0817870A (en) Semiconductor device
JP4026732B2 (en) Semiconductor device and manufacturing method thereof
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
US20220320032A1 (en) Connecting strip for discrete and power electronic devices
JP4521954B2 (en) IC module manufacturing method
JPH0936119A (en) Semiconductor device, its manufacture and semiconductor unit using the semiconductor device
JP2975783B2 (en) Lead frame and semiconductor device
JPS58201388A (en) Semiconductor device
JP2002092578A (en) Ic module and manufacturing method thereof
JP2000012621A (en) Semiconductor device and its manufacture
JP2000349125A (en) Semiconductor package
JP2000012608A (en) Manufacture of semiconductor device
JPH11121522A (en) Semiconductor device and its manufacturing method
JPS6118157A (en) Semiconductor device
JPH05198615A (en) Production of semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees